KR20070090293A - Method for forming an oxidation layer - Google Patents
Method for forming an oxidation layer Download PDFInfo
- Publication number
- KR20070090293A KR20070090293A KR1020060019808A KR20060019808A KR20070090293A KR 20070090293 A KR20070090293 A KR 20070090293A KR 1020060019808 A KR1020060019808 A KR 1020060019808A KR 20060019808 A KR20060019808 A KR 20060019808A KR 20070090293 A KR20070090293 A KR 20070090293A
- Authority
- KR
- South Korea
- Prior art keywords
- oxygen
- deuterium
- radical
- oxide film
- radicals
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 230000003647 oxidation Effects 0.000 title description 2
- 238000007254 oxidation reaction Methods 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000001301 oxygen Substances 0.000 claims abstract description 40
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 39
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 39
- 239000010703 silicon Substances 0.000 claims abstract description 39
- 239000007789 gas Substances 0.000 claims abstract description 13
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910001882 dioxygen Inorganic materials 0.000 claims abstract description 12
- 229910052805 deuterium Inorganic materials 0.000 claims description 52
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 claims description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- UFHFLCQGNIYNRP-VVKOMZTBSA-N Dideuterium Chemical compound [2H][2H] UFHFLCQGNIYNRP-VVKOMZTBSA-N 0.000 abstract 9
- 239000004065 semiconductor Substances 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 239000011261 inert gas Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- XLYOFNOQVPJJNP-ZSJDYOACSA-N Heavy water Chemical compound [2H]O[2H] XLYOFNOQVPJJNP-ZSJDYOACSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
- H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
도 1은 본 발명의 바람직한 일실시예에 따른 산화막 형성 방법을 설명하기 위한 흐름도이다.1 is a flowchart illustrating a method of forming an oxide film according to an exemplary embodiment of the present invention.
도 2는 도 1의 산화막 형성 방법을 설명하기 위한 개략적인 공정 타이밍도이다. FIG. 2 is a schematic process timing diagram for describing the oxide film forming method of FIG. 1.
도 3 내지 도 6은 도 1에 도시된 산화막 형성 방법을 이용하여 이미지 소자의 제조 방법을 설명하기 위한 단면도들이다.3 to 6 are cross-sectional views illustrating a method of manufacturing an image device using the oxide film forming method illustrated in FIG. 1.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100 : 실리콘 기판 102 : 소자 분리 패턴100: silicon substrate 102: device isolation pattern
104 : 게이트 산화막 106 : 도전막104: gate oxide film 106: conductive film
108 : 게이트 전극 110 : 포토 다이오드108: gate electrode 110: photodiode
112 : 플로팅 확산 영역112: floating diffusion region
본 발명은 산화막 형성 방법에 관한 것으로, 보다 상세하게는 중수소(deuterum) 가스를 이용하는 산화막 형성 방법에 관한 것이다.The present invention relates to a method of forming an oxide film, and more particularly to a method of forming an oxide film using deuterium gas.
현재 반도체 소자 제조공정에서, 반도체 기판으로 실리콘 웨이퍼를 사용할 경우, 게이트 절연막으로서 대부분 실리콘 산화막(SiO2)이 사용된다. 상기 실리콘 산화막은 고온 상태에서 산소와 수소를 반응시켜 형성한다. 한편, 반도체 소자의 집적도가 증가할수록 상기 게이트 절연막의 두께도 얇아진다. 따라서, 핫 캐리어효과, 문턱전압 등의 특성이 우수한 게이트 절연막이 요구된다. 예를 들면, 상기 실리콘 웨이퍼 상에 게이트 절연막으로서 실리콘 산화막을 막을 형성하면, 실리콘 기판과 실리콘 산화막 계면에 존재하는 댕글링 본드(dangling bond)에 수소가 결합된다. In the current semiconductor device manufacturing process, when using a silicon wafer as a semiconductor substrate, a silicon oxide film (SiO2) is mostly used as a gate insulating film. The silicon oxide film is formed by reacting oxygen and hydrogen in a high temperature state. On the other hand, as the degree of integration of semiconductor devices increases, the thickness of the gate insulating film also becomes thinner. Therefore, a gate insulating film having excellent characteristics such as a hot carrier effect and a threshold voltage is required. For example, when a silicon oxide film is formed as a gate insulating film on the silicon wafer, hydrogen is bonded to a dangling bond existing at the interface between the silicon substrate and the silicon oxide film.
그런데, 핫 캐리어 효과에 의한 고속 전자에 의해 상기 댕글링 본드와 수소의 결합이 쉽게 깨지게 되며, 문턱전압의 변화(threshold voltage shift)도 발생한다. 따라서 반도체 소자 특성에 나쁜 영향을 미치게 된다. However, the coupling between the dangling bond and hydrogen is easily broken by high-speed electrons due to the hot carrier effect, and a threshold voltage shift also occurs. Therefore, the semiconductor device characteristics are adversely affected.
상기와 같은 문제점을 해결하기 위해, 수소 열처리를 통해 상기 댕글링 본드를 감소시키는 방법이 제시되고 있다. 그러나, 반도체 소자의 집적도가 증가함에 따라 다층의 금속 배선 구조가 필수적으로 도입되고 있다. 다층의 금속 배선구조의 도입에 따라 수소의 확산 경로가 길어진다. 그러므로 상기 수소 원자가 반도체 기판의 표면 또는 계면에 존재하는 댕글링 본드에까지 도달하기 어렵다.In order to solve the above problems, a method of reducing the dangling bond through hydrogen heat treatment has been proposed. However, as the degree of integration of semiconductor devices increases, a multilayer metal wiring structure is essentially introduced. The introduction of a multilayer metal wiring structure leads to a long diffusion path of hydrogen. Therefore, it is difficult for the hydrogen atom to reach the dangling bond present at the surface or interface of the semiconductor substrate.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 실리콘 기판의 표면 또는 계면에 존재하는 댕글링 본드를 감소시킬 수 있는 산화막 형성 방법을 제공하는데 있다.An object of the present invention for solving the above problems is to provide an oxide film forming method that can reduce the dangling bond present on the surface or interface of the silicon substrate.
상기 본 발명의 목적을 달성하기 위한 본 발명의 바람직한 일 실시예에 의하면, 산화막 형성 방법은 산소 및 중수소를 각각 산소 라디칼 및 중수소 라디칼로 형성한다. 다음으로, 상기 중수소 라디칼이 상기 산소 라디칼 및 중수소 라디칼 전체에서 1 내지 55%의 비율을 갖도록 상기 산소 라디칼 및 중수소 라디칼을 실리콘 기판 상으로 제공한다. 이후, 상기 산소 라디칼과 중수소 라디칼의 반응시켜 상기 실리콘 기판 상에 산화막을 증착하여 산화막을 형성한다. According to a preferred embodiment of the present invention for achieving the above object of the present invention, the oxide film forming method forms oxygen and deuterium as oxygen radicals and deuterium radicals, respectively. Next, the oxygen radicals and deuterium radicals are provided on the silicon substrate such that the deuterium radicals have a ratio of 1 to 55% in the oxygen radicals and the deuterium radicals. Thereafter, the oxygen radicals and the deuterium radicals react to form an oxide film by depositing an oxide film on the silicon substrate.
상기 라디칼 산화막의 형성은 약 0.1 내지 100000 m Torr의 압력 및 약 50 내지 1100℃의 온도에서 이루어지는 것이 바람직하다. Formation of the radical oxide film is preferably made at a pressure of about 0.1 to 100000 m Torr and a temperature of about 50 to 1100 ℃.
상기 산소 라디칼 및 중수소 라디칼은 상기 산소 및 중수소에 각각 고주파를 인가하거나, 상기 산소 및 중수소를 각각 가열함으로써 형성되는 것이 바람직하다.The oxygen radical and deuterium radical are preferably formed by applying a high frequency to the oxygen and deuterium, or by heating the oxygen and deuterium, respectively.
이와 같이 구성된 본 발명에 따른 산화막 형성 방법은 산소 라디칼과 중수소 라디칼을 이용하여 산화막을 형성한다. 따라서 실리콘 기판과 산화막 사이의 계면에 존재하는 댕글링 본드가 Si-D 결합을 이룬다. 상기 Si-D 결합은 핫 캐리어 효과에 의한 고속 전자에 의해 쉽게 깨지지 않는다. 또한, 상기 산화막 형성 방법은 비교적 저온 상태에서 진행할 수 있으므로, 반도체 소자를 용이하게 제조할 수 있다.The oxide film forming method according to the present invention configured as described above forms an oxide film using oxygen radicals and deuterium radicals. Therefore, the dangling bond present at the interface between the silicon substrate and the oxide film forms a Si-D bond. The Si-D bond is not easily broken by the high speed electrons due to the hot carrier effect. In addition, the oxide film forming method can proceed in a relatively low temperature state, it is possible to easily manufacture a semiconductor device.
이하, 본 발명에 따른 바람직한 실시예들을 첨부된 도면을 참조하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 한정되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에 있어서, 기판, 층(막), 영역, 리세스, 패드, 패턴들 또는 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 층(막), 영역, 패드, 리세스, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 영역, 패드, 리세스, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들 위에 형성되거나 또는 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 기판 상에 추가적으로 형성될 수 있다. 또한, 각 층(막), 영역, 패드, 리세스, 패턴 또는 구조물들이 "제1" 및/또는 "제2"로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 각 층(막), 영역, 패드, 리세스, 패턴 또는 구조물들을 구분하기 위한 것이다. 따라서, "제1" 및/또는 "제2"는 각 층(막), 영역, 패드, 리세스, 패턴 또는 구조물들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, but the present invention is not limited to the following embodiments, and those skilled in the art will have the technical idea of the present invention. The present invention may be embodied in various other forms without departing from the scope of the present invention. In the accompanying drawings, the dimensions of the substrates, layers (films), regions, recesses, pads, patterns or structures are shown to be larger than actual for clarity of the invention. In the present invention, each layer (film), region, pad, recess, pattern or structure is placed on the "on", "top" or "bottom" of the substrate, each layer (film), region, pad or pattern. When referred to as being formed, it means that each layer (film), region, pad, recess, pattern or structure is directly formed on or under the substrate, each layer (film), region, pad or patterns or Other layers (films), other regions, different pads, different patterns or other structures may additionally be formed on the substrate. Further, where each layer (film), region, pad, recess, pattern or structure is referred to as "first" and / or "second", it is not intended to limit these members but only each layer (film), To distinguish between areas, pads, recesses, patterns or structures. Thus, the "first" and / or "second" may be used selectively or interchangeably for each layer (film), region, pad, recess, pattern or structure, respectively.
도 1은 본 발명의 바람직한 일실시예에 따른 산화막 형성 방법을 설명하기 위한 흐름도이고, 도 2는 도 1의 산화막 형성 방법을 설명하기 위한 개략적인 공정 타이밍도이다. 1 is a flowchart illustrating an oxide film formation method according to an exemplary embodiment of the present invention, and FIG. 2 is a schematic process timing diagram for describing the oxide film formation method of FIG. 1.
도 1 및 도 2를 참조하면, 우선 산소 가스 및 중수소 가스를 각각 산소 라디칼 및 중수소 라디칼로 형성한다.(S110)1 and 2, first, the oxygen gas and the deuterium gas are formed of oxygen radicals and deuterium radicals, respectively (S110).
구체적으로, 산소 가스 및 중수소 가스를 준비한다. 상기 산소 가스 및 중수소 가스에 각각 고주파를 인가하거나, 상기 산소 가스 및 중수소 가스를 각각 가열한다. 상기 고주파 인가 또는 가열에 의해 상기 산소 가스는 활성화되어 라디칼 상 태가 된다. 마찬가지로, 상기 고주파 인가 또는 가열에 의해 상기 중수소 가스는 활성화되어 라디칼 상태가 된다. 따라서, 상기 산소 가스 및 중수소 가스를 각각 산소 라디칼 및 중수소 라디칼로 형성한다.Specifically, oxygen gas and deuterium gas are prepared. High frequency is applied to the oxygen gas and deuterium gas, respectively, or the oxygen gas and deuterium gas are heated, respectively. By the high frequency application or heating, the oxygen gas is activated to a radical state. Similarly, the deuterium gas is activated and brought into a radical state by the high frequency application or heating. Thus, the oxygen gas and deuterium gas are formed of oxygen radicals and deuterium radicals, respectively.
다음으로, 상기 중수소 라디칼이 1 내지 55%의 비율을 갖도록 상기 산소 라디칼 및 중수소 라디칼을 실리콘 기판 상으로 제공한다.(S120)Next, the oxygen radicals and deuterium radicals are provided on the silicon substrate so that the deuterium radicals have a ratio of 1 to 55%.
구체적으로, 상기 산소 라디칼과 상기 중수소 라디칼은 상기 실리콘 기판 상으로 각각 제공된다. 상기 산소 라디칼 및 중수소 라디칼을 포함하는 전체 라디칼 중 상기 중수소 라디칼은 1 내지 55%의 비율을 갖는다. 상기 중수소 라디칼의 비율이 1% 미만일 경우, 상기 실리콘 기판과 산화막 사이의 댕글링 본드를 감소시키기 어렵다. 반면, 상기 중수소 라디칼의 비율이 55% 이상일 경우, 상기 중수소 라디칼의 비율이 상기 산소 라디칼의 비율보다 커 상기 실리콘 기판 상에 산화막이 형성되기 어려울 수 있다. 보다 바람직하게는 상기 중수소 라디칼은 5 내지 33%의 비율을 갖는다.Specifically, the oxygen radical and the deuterium radical are provided on the silicon substrate, respectively. The deuterium radical in the total radical including the oxygen radical and the deuterium radical has a ratio of 1 to 55%. When the ratio of the deuterium radical is less than 1%, it is difficult to reduce the dangling bond between the silicon substrate and the oxide film. On the other hand, when the ratio of the deuterium radical is 55% or more, it may be difficult to form an oxide film on the silicon substrate because the ratio of the deuterium radical is larger than the ratio of the oxygen radical. More preferably the deuterium radical has a ratio of 5 to 33%.
다음으로, 상기 산소 라디칼과 중수소 라디칼의 반응시켜 상기 실리콘 기판 상에 산화막을 증착한다.(S130)Next, an oxide film is deposited on the silicon substrate by reacting the oxygen radicals with deuterium radicals (S130).
상기 산화막의 증착은 대기압보다 낮은 압력에서 이루어진다. 일예로, 상기 산화막 증착은 약 0.1 내지 100000 m Torr의 압력에서 이루어진다. 또한, 상기 산화막의 증착은 비교적 낮은 온도에서 이루어진다. 일예로, 상기 산화막의 증착은 약 50 내지 1100℃의 온도에서 이루어진다.The oxide film is deposited at a pressure lower than atmospheric pressure. In one example, the oxide film deposition is performed at a pressure of about 0.1 to 100,000 m Torr. In addition, the deposition of the oxide film is carried out at a relatively low temperature. In one example, the oxide film is deposited at a temperature of about 50 to 1100 ° C.
상기 온도와 압력 조건에서, 상기 실리콘 기판 상으로 제공된 산소 라디칼과 중수소라디칼은 중수(D2O) 증기를 형성한다. 상기 중수 증기는 실리콘 기판에 대한 산소 라디칼의 용해도를 높혀 상기 산화막의 성장 속도를 높인다. 상기 산소 라디칼과 반응하지 못한 중수소 라디칼은 상기 실리콘 기판에 대한 저온 어닐링 효과를 발생시킨다. 또한 상기 중수소 라디칼의 중수소는 상기 산화막을 투과하여 상기 실리콘 기판과 상기 산화막의 계면에 존재하는 댕글링 본드를 감소시킨다. 따라서, 상기 산소 라디칼과 중수소 라디칼을 이용한 산화 공정은 비교적 낮은 온도에서도 특성이 우수한 산화막을 형성할 수 있다. 또한, 상기 산화막의 성장 속도가 높아서 비교적 낮은 온도에서도 충분한 두께의 산화막을 형성할 수 있다.Under the temperature and pressure conditions, the oxygen radicals and deuterium radicals provided on the silicon substrate form heavy water (D 2 O) vapors. The heavy water vapor increases the solubility of oxygen radicals in the silicon substrate to increase the growth rate of the oxide film. Deuterium radicals that do not react with the oxygen radicals generate a low temperature annealing effect on the silicon substrate. In addition, deuterium of the deuterium radical penetrates the oxide film to reduce dangling bonds present at the interface between the silicon substrate and the oxide film. Therefore, the oxidation process using the oxygen radicals and deuterium radicals can form an oxide film having excellent properties even at a relatively low temperature. In addition, since the oxide film has a high growth rate, an oxide film having a sufficient thickness can be formed even at a relatively low temperature.
그리고, 상기 산화막 증착시 압력을 낮게 유지함으로써, 실리콘 기판 상에 증착되는 산화막을 두께를 용이하게 조절할 수 있다. In addition, the thickness of the oxide film deposited on the silicon substrate may be easily controlled by maintaining a low pressure during the deposition of the oxide film.
상기 산소 라디칼과 중수소 라디칼을 공급하는 단계를 다음에 제시되는 타이밍도(timing diagram)를 참조하여 구체적으로 설명한다.The step of supplying the oxygen radicals and deuterium radicals will be described in detail with reference to the timing diagram presented next.
도 2를 참조하면, 실리콘 기판을 도입한 후 제1 온도(T1)로 유지하면서 제1 압력을 갖도록 압력을 감소시킨다. 상기 제1 온도(T1)는 약 50 내지 1100 ℃이고, 상기 제1 압력은 약 0.1 내지 100000 m Torr이다. 이때, 분위기는 제1 불활성 가스를 이용한다. 일예로, 상기 제1 불활성 가스는 질소 가스와 산소 가스의 혼합 가스이다.Referring to FIG. 2, after introducing the silicon substrate, the pressure is reduced to have the first pressure while maintaining the first temperature T1. The first temperature (T1) is about 50 to 1100 ℃, the first pressure is about 0.1 to 100000 m Torr. At this time, the atmosphere uses a first inert gas. In one example, the first inert gas is a mixed gas of nitrogen gas and oxygen gas.
이후에, 온도를 제2 온도(T2)까지 상승시켜 유지한다. 상기 제2 온도(T2)는 상기 제1 온도(T1)보다 높다. 이 상태에서, 산소 라디칼 및 중수소 라디칼을 공급한다. 상기 실리콘 기판과 상기 산소 라디칼의 반응에 의해 산화막이 형성된다. 상 기 중수소 라디칼은 상기 산화막을 투과하여 상기 실리콘 기판과 상기 산화막의 계면에 존재하는 댕글링 본드와 결합한다. 산소와 수소를 이용하여 산화막을 형성하는 경우 생성되는 Si-H 결합보다 강한 상기 Si-D 결합을 형성한다. 따라서, 핫 캐리어 효과에 의한 고속 전자에 의해 상기 Si-D 결합이 깨어지지 않으므로 댕글링 본드의 발생을 줄일 수 있다.Thereafter, the temperature is raised to the second temperature T2 and maintained. The second temperature T2 is higher than the first temperature T1. In this state, oxygen radicals and deuterium radicals are supplied. An oxide film is formed by the reaction of the silicon substrate with the oxygen radicals. The deuterium radical penetrates the oxide film and bonds with the dangling bond present at the interface between the silicon substrate and the oxide film. When the oxide film is formed using oxygen and hydrogen, the Si-D bond is stronger than the Si-H bond generated. Therefore, since the Si-D bond is not broken by the high-speed electrons due to the hot carrier effect, the occurrence of dangling bonds can be reduced.
이후에, 실리콘 기판의 온도를 상기 제1 온도(T1)로 저하시켜 유지한다. 이때의 분위기로는 제2 불활성 가스를 사용하는 것이 바람직하다. 일예로, 상기 제2 불활성 가스는 질소 가스이다. 상기 제2 불활성 가스는 압력을 상승시키는 역할을 한다.Thereafter, the temperature of the silicon substrate is lowered to and maintained at the first temperature T1. As the atmosphere at this time, it is preferable to use a second inert gas. In one example, the second inert gas is nitrogen gas. The second inert gas serves to increase the pressure.
도 3 내지 도 6은 도 1에 도시된 산화막 형성 방법을 이용하여 이미지 소자의 제조 방법을 설명하기 위한 단면도들이다.3 to 6 are cross-sectional views illustrating a method of manufacturing an image device using the oxide film forming method illustrated in FIG. 1.
도 3을 참조하면, 실리콘 기판(100)을 마련한다. 이때, 상기 실리콘 기판(100)은 P형 도펀트(dopant)가 도핑된 고농도 P형층(P++)과, P형에피층(P-Epi)이 적층된 구조를 갖는다.Referring to FIG. 3, a
이어서, 상기 P형에피층의 소정 부분에 액티브 영역 및 필드 영역을 정의하기 위한 소자 분리 패턴(102)을 형성한다.Subsequently, a
도 4를 참조하면, 상기 소자 분리 패턴(102)이 형성된 실리콘 기판(100) 상에 게이트 산화막(104) 및 게이트용 도전막(106)을 순차적으로 형성한다.Referring to FIG. 4, the
보다 상세하게 설명하면, 상기 실리콘 기판(100) 상에 게이트 산화막(104)을 상기 산소 라디칼과 중수소 라디칼을 이용하여 형성한다. 상기 게이트 산화막(104)을 형성하는 구체적인 방법은 도 1에서 설명된 산화막 형성 방법과 동일하다.In more detail, the
이어서, 상기 게이트 산화막(104) 상에 게이트 전극으로 사용될 도전막(106)을 형성한다.Subsequently, a
상기 도전막(106)은 폴리실리콘을 포함하는 제1층 및 금속을 포함하는 제2층의 적층 구조로 이루어질 수 있다. 보다 구체적으로, 우선, 확산 공정, 이온 주입 또는 인-시튜 도핑(in-situ doping) 공정과 같은 도핑 공정에 의해 고농도의 불순물로 도핑된 폴리실리콘층(poly silicon)을 형성한다. 이어서, 상기 폴리실리콘층 상에 텅스텐(W), 티타늄(Ti), 텅스텐 실리콘(WSi) 또는 티타늄 질화물(TiN)과 같은 제2층을 형성함으로써, 상기 도전막(106)을 제1층 및 제2층의 적층 구조로 형성할 수 있다.The
한편, 단위 픽셀에는 보통 4개 게이트 전극들을 포함하며, 상기 게이트 전극들은 트랜스퍼 게이트(transfer gate), 리셋 게이트(reset gate), 선택 게이트(selection gate) 및 액세스 게이트(excess gate)이다.On the other hand, a unit pixel usually includes four gate electrodes, and the gate electrodes are a transfer gate, a reset gate, a selection gate, and an access gate.
특히, 상기 트랜스퍼 게이트의 일 측에는 저전압 포토 다이오드가 매립되어 형성된다. 이때, 상기 포토 다이오드의 도핑 프로파일이 전하 운송 효율을 결정하기 되므로 상기 트랜스퍼 게이트 전극의 두께를 충분히 두껍게 하여 저전압 포토 다이오드를 형성하기 위한 고 에너지 N형 도펀트 이온 주입과 P형 도펀트 이온 주입을 트랜스퍼 게이트 전극의 일 측에서 자기 정렬할 수 있도록 한다.In particular, a low voltage photodiode is buried in one side of the transfer gate. At this time, since the doping profile of the photodiode determines the charge transport efficiency, the transfer gate electrode is a high-energy N-type dopant ion implantation and a P-type dopant ion implantation to form a low voltage photodiode with a sufficient thickness of the transfer gate electrode Allow one side of the self to align.
여기서, 상기 트랜스퍼 게이트 전극의 두께를 충분히 두껍게 하지 않으면, 고 에너지 N형 도펀트 이온 주입 시, 상기 N형 도펀트가 상기 트랜스퍼 게이트 전극을 뚫고 들어가 고 에너지 P형 도펀트 이온 주입과 저 에너지 P형 이온 주입을 트랜스퍼 전극의 일 측에서 자기 정렬할 수 없게 되어 전하 운송 효율이 저하된다.Here, if the thickness of the transfer gate electrode is not sufficiently thick, the N-type dopant penetrates the transfer gate electrode during high-energy N-type dopant ion implantation, and high-energy P-type dopant ion implantation and low-energy P-type ion implantation are performed. It is impossible to self-align on one side of the transfer electrode, thereby degrading charge transport efficiency.
도 5를 참조하면, 상기 도전막(106) 상에 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 식각 마스크로 상기 도전막(106) 및 게이트 산화막(104)을 식각하여 게이트 전극(108)을 형성한다.Referring to FIG. 5, a photoresist pattern is formed on the
이어서, 도시되어 있지는 않지만 선택적으로 상기 게이트 전극(108) 측벽에 스페이서를 형성할 수 있다.Subsequently, although not shown, a spacer may be formed on the sidewall of the
도 6을 참조하면, 상기 게이트 전극(108)을 이온 주입 마스크 사용하여 N형 및 P형 도펀트를 순차적으로 주입함으로써, 게이트 전극(108) 일 측과 일 소자 분리 영역(102) 사이 노출된 실리콘 기판(100) 표면 하부에 포토 다이오드(110)를 형성한다.Referring to FIG. 6, a silicon substrate exposed between one side of the
또한, 상기 게이트 전극(108)의 타 측과 다른 소자 분리 영역(102) 사이 노출된 실리콘 기판(100) 표면 하부에 N형 도펀트가 주입된 플로팅 확산 영역(112)을 형성한다.In addition, a floating
이로써, 이미지 소자의 단위 픽셀을 구성하는 포토 다이오드(110) 및 트랜지스터를 형성할 수 있다.As a result, the
상술한 공정에 따르면, 산소 라디칼 및 중수소 라디칼을 이용하여 실리콘 재질의 실리콘 기판(100)의 계면에 게이트 산화막(104)을 형성한다. 그러므로, 상기 실리콘 기판(100)의 계면에 강한 결합력을 갖는 Si-D 결합을 형성하여 댕글링 본드 를 감소시킨다. 또한, 후속하는 식각 공정에 따른 핫 캐리어 효과에 의한 고속 전자에 의해 상기 댕글링 본드와 중수소의 결합이 쉽게 깨지지 않는다. 그러므로 상기 댕글링 본드의 발생을 줄일 수 있다. 따라서, 실리콘 기판(100)과 게이트 산화막(104)의 계면의 댕글링본드를 감소시켜 암전류를 최대한 억제시킨다.According to the above-described process, the
상기에서는 산화막 형성 방법이 이미지 소자의 제조에 사용되는 것으로 설명되었지만, 상기 산화막 형성 방법은 디램(DRAM), 에스램(SRAM), 플래시(FLASH) 등의 반도체 소자에서도 사용될 수 있다.Although the oxide film forming method has been described as being used for manufacturing an image device, the oxide film forming method may also be used in semiconductor devices such as DRAM, SRAM, and FLASH.
상술한 바와 같이, 본 발명의 바람직한 실시예에 따른 산화막 형성 방법은 산소 가스 및 중수소 가스를 라디칼 상태로 실리콘 기판 상으로 제공하여 산화막을 형성한다. 상기 산화막 형성 방법은 비교적 낮은 온도에서 특성이 우수한 산화막을 형성할 수 있다. As described above, the oxide film forming method according to the preferred embodiment of the present invention forms an oxide film by providing oxygen gas and deuterium gas on a silicon substrate in a radical state. The oxide film forming method may form an oxide film having excellent characteristics at a relatively low temperature.
또한, 상기 중수소 라디칼은 확산에 의해 실리콘 기판과 게이트 산화막의 계면에 존재하는 댕글링 본드와 보다 강하게 결합할 수 있다. 따라서, 핫 캐리어 효과를 효과적으로 개선할 수 있고, 반도체 소자의 장기적인 신뢰성 및 성능의 개선을 얻을 수 있다.In addition, the deuterium radical may be more strongly bonded to the dangling bond present at the interface between the silicon substrate and the gate oxide layer by diffusion. Therefore, the hot carrier effect can be effectively improved, and long term reliability and performance of the semiconductor element can be obtained.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.While the foregoing has been described with reference to preferred embodiments of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060019808A KR20070090293A (en) | 2006-03-02 | 2006-03-02 | Method for forming an oxidation layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060019808A KR20070090293A (en) | 2006-03-02 | 2006-03-02 | Method for forming an oxidation layer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070090293A true KR20070090293A (en) | 2007-09-06 |
Family
ID=38688703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060019808A KR20070090293A (en) | 2006-03-02 | 2006-03-02 | Method for forming an oxidation layer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070090293A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170014559A (en) * | 2015-07-30 | 2017-02-08 | 삼성전자주식회사 | Integrated circuit device and method of manufacturing the same |
-
2006
- 2006-03-02 KR KR1020060019808A patent/KR20070090293A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170014559A (en) * | 2015-07-30 | 2017-02-08 | 삼성전자주식회사 | Integrated circuit device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9196700B2 (en) | Multi-plasma nitridation process for a gate dielectric | |
| JP4898066B2 (en) | Manufacturing method of flash memory cell | |
| KR100400249B1 (en) | Method for forming the MOS transistor in semiconductor device | |
| KR20020002624A (en) | Method for forming gate electrode in semiconductor deivce | |
| KR100444604B1 (en) | Method of manufacturing a flash memory cell | |
| US6753232B2 (en) | Method for fabricating semiconductor device | |
| KR20070090293A (en) | Method for forming an oxidation layer | |
| KR100542394B1 (en) | Method of forming gate electrode in semiconductor devices | |
| KR20090111481A (en) | Method for manufacturing columnar poly silicon gate and method for manufacturing semiconductor device | |
| KR101072996B1 (en) | Method of manufacturing in semiconductor device | |
| KR101129028B1 (en) | Method for passivation annealing process in semiconductor device | |
| KR100559988B1 (en) | Semiconductor device and its fabricating method | |
| KR100486825B1 (en) | Method of manufacturing a semiconductor device | |
| KR100393964B1 (en) | Method of forming Gate of SRAM Device | |
| KR100633988B1 (en) | Semiconductor device and manufacturing method thereof | |
| KR101016336B1 (en) | Method for manufacturing flash memory device | |
| KR100691937B1 (en) | Method of manufacturing a semiconductor device | |
| JPH0689904A (en) | Manufacture of insulated gate type field-effect semiconductor device | |
| KR100972695B1 (en) | Method of manufacturing in semiconductor device | |
| KR100549572B1 (en) | Method for forming transistor provided with buffer layer for LDD screen | |
| KR100900224B1 (en) | Gate of semiconductor device and method for fabricating the same | |
| KR100672757B1 (en) | Method of forming shallow jucntion in semiconductor device | |
| KR100235962B1 (en) | Method for manufacturing semiconductor device | |
| KR100494127B1 (en) | Method for forming plug in semiconductor device | |
| KR20060064887A (en) | Method for forming transistor of semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |