KR20060064887A - Method for forming transistor of semiconductor devices - Google Patents

Method for forming transistor of semiconductor devices Download PDF

Info

Publication number
KR20060064887A
KR20060064887A KR1020040103567A KR20040103567A KR20060064887A KR 20060064887 A KR20060064887 A KR 20060064887A KR 1020040103567 A KR1020040103567 A KR 1020040103567A KR 20040103567 A KR20040103567 A KR 20040103567A KR 20060064887 A KR20060064887 A KR 20060064887A
Authority
KR
South Korea
Prior art keywords
insulating film
gate
forming
gate insulating
layer
Prior art date
Application number
KR1020040103567A
Other languages
Korean (ko)
Inventor
김남경
신승아
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040103567A priority Critical patent/KR20060064887A/en
Publication of KR20060064887A publication Critical patent/KR20060064887A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체소자의 트랜지스터 형성방법에 관한 것으로, 반도체소자의 리프레쉬 특성을 향상시키기 위하여,The present invention relates to a method for forming a transistor of a semiconductor device, in order to improve the refresh characteristics of the semiconductor device,

게이트 영역의 반도체기판에 트렌치를 형성하고 상기 트렌치 표면에 제1게이트절연막을 형성한 다음, 상기 제1게이트절연막 상에 하이드로겐 ( hydrogen ) 의 장벽층인 제2게이트절연막을 형성하고 상기 트렌치를 매립하는 폴리실리콘층을 형성한 다음, 후속 공정으로 게이트를 형성하여 폴리실리콘층 증착공정시 유발되는 하이드로겐 소스와 제1게이트절연막 반응에 의한 결함 유발을 방지하고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시킬 수 있도록 하는 기술이다. A trench is formed in the semiconductor substrate in the gate region, and a first gate insulating film is formed on the trench surface. A second gate insulating film, which is a barrier layer of hydrogen, is formed on the first gate insulating film, and the trench is buried. After the polysilicon layer is formed, a gate is formed in a subsequent process to prevent defects caused by the reaction between the hydrogen source and the first gate insulating layer caused by the polysilicon layer deposition process, thereby improving the characteristics and reliability of the semiconductor device. It's a technology that makes it possible.

Description

반도체소자의 트랜지스터 형성방법{Method for forming transistor of semiconductor devices}Method for forming transistor of semiconductor devices

도 1a 내지 도 1f 는 본 발명에 따른 반도체소자의 트랜지스터 형성방법을 도시한 단면도.1A to 1F are cross-sectional views showing a transistor forming method of a semiconductor device according to the present invention.

본 발명은 반도체소자의 트랜지스터 형성방법에 관한 것으로, 특히 반도체소자의 리프레쉬 특성을 향상시키기 위하여 깊은 리세스 게이트 ( deep recess gate ) 를 형성하는 기술에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a transistor of a semiconductor device, and more particularly, to a technique of forming a deep recess gate in order to improve refresh characteristics of a semiconductor device.

일반적으로, 반도체소자의 트랜지스터 형성방법은 다음과 같은 공정으로 형성된다. In general, a transistor forming method of a semiconductor device is formed by the following process.

먼저, 소자분리막이 형성된 반도체기판 상에 게이트산화막, 폴리실리콘층, 게이트 금속층 및 하드마스크층의 적층구조를 형성한다. First, a stacked structure of a gate oxide film, a polysilicon layer, a gate metal layer, and a hard mask layer is formed on a semiconductor substrate on which an isolation layer is formed.

게이트 마스크를 이용한 사진식각공정으로 상기 적층구조를 식각하여 게이트를 형성한다. The stacked structure is etched by a photolithography process using a gate mask to form a gate.

상기 게이트를 마스크로 하여 저농도의 불순물을 이온주입하여 저농도의 불 순물 영역을 형성하고 상기 게이트 측벽에 절연막 스페이서를 형성한 다음, 고농도의 불순물 접합영역을 형성함으로써 엘.디.디. ( lightly doped drain, 이하에서 LDD 라 함 ) 구조의 트랜지스터를 형성한다. A low concentration of impurity regions are formed by ion implantation of a low concentration of impurities using the gate as a mask, an insulating film spacer is formed on the sidewalls of the gate, and a high concentration of impurity junction regions is formed. (lightly doped drain, hereinafter referred to as LDD) to form a transistor.

그러나, 반도체소자의 고집적화에 따른 리프레쉬 특성 향상을 위하여 게이트의 저부에 위한 반도체기판을 식각하고 이를 매립하는 게이트를 형성하였다. However, in order to improve refresh characteristics due to high integration of semiconductor devices, a gate for etching and filling the semiconductor substrate for the bottom of the gate is formed.

도시되지 않았으나, 최근의 반도체소자의 트랜지스터 형성방법을 설명하면 다음과 같다. Although not shown, a method of forming a transistor of a semiconductor device is as follows.

먼저, 반도체기판 상에 소자분리막을 형성하여 활성영역을 정의한다. First, an isolation region is formed on a semiconductor substrate to define an active region.

게이트 마스크를 이용한 사진식각공정으로 상기 반도체기판을 식각하여 게이트 영역에 트렌치를 형성한다. The semiconductor substrate is etched by a photolithography process using a gate mask to form trenches in the gate region.

상기 트렌치 표면에 게이트 산화막을 형성하고 후속 공정으로 상기 게이트를 매립하는 게이트 물질층을 형성한 다음, 게이트 마스크를 이용한 사진식각공정으로 게이트를 형성한다. A gate oxide layer is formed on the trench surface, and a gate material layer for filling the gate is formed in a subsequent process, and then a gate is formed by a photolithography process using a gate mask.

후속 공정으로 불순물을 이온주입하여 트랜지스터를 형성한다. In a subsequent process, impurities are implanted to form a transistor.

그러나, 상기 트렌치에 폴리실리콘층을 증착하는 공정시 사용되는 가스의 미반응물과 하이드로겐 소스 ( hydrogen source ) 가 상기 트렌치의 내부에서 외부로 탈착되지 못하고 계속적으로 축적되어 후속 고온 열적 에너지를 통해 하이드로겐 소스들이 게이트 산화막 표면으로 흡착된 후 급속하게 박막 내부로 확산되어 결함들이 유발된다. However, an unreacted substance and a hydrogen source of a gas used in the process of depositing a polysilicon layer in the trench are not desorbed from the inside of the trench to the outside and continuously accumulate, so that the hydrogen is generated through subsequent high temperature thermal energy. Sources are adsorbed onto the gate oxide surface and then rapidly diffuse into the thin film, causing defects.

상기 결함들은 소자의 누설전류를 증가시켜 전기적 특성을 열화시키고 소자 의 특성 및 신뢰성을 저하시키는 문제점이 있다. The defects increase the leakage current of the device, thereby deteriorating electrical characteristics and degrading the characteristics and reliability of the device.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 폴리실리콘층을 증착하고 잔류하는 하이드로겐 소자의 확산을 억제시키는 실리콘산화막/알루미늄산화막의 적층구조로 게이트 절연막을 형성하여 유전율을 증가시키는 동시에 결함 발생을 방지할 수 있도록 하여 반도체소자의 특성 및 신뢰성을 향상시킬 수 있도록 하는 반도체소자의 트랜지스터 형성방법을 제공하는데 그 목적이 있다. In order to solve the above-mentioned problems of the prior art, the gate insulating film is formed in a stacked structure of a silicon oxide film / aluminum oxide film which deposits a polysilicon layer and suppresses diffusion of residual hydrogen elements, thereby increasing dielectric constant and defects. It is an object of the present invention to provide a method for forming a transistor of a semiconductor device that can prevent the occurrence of the semiconductor device to improve the characteristics and reliability of the semiconductor device.

이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 트랜지스터 형성방법은, In order to achieve the above object, a method of forming a transistor of a semiconductor device according to the present invention,

게이트 영역의 반도체기판에 트렌치를 형성하는 공정과,Forming a trench in the semiconductor substrate in the gate region;

상기 트렌치 표면에 제1게이트절연막을 형성하는 공정과,Forming a first gate insulating film on the trench surface;

상기 제1게이트절연막 상에 하이드로겐 ( hydrogen ) 의 장벽층인 제2게이트절연막을 형성하는 공정과,Forming a second gate insulating film on the first gate insulating film as a barrier layer of hydrogen;

상기 트렌치를 매립하는 폴리실리콘층을 형성하는 공정과,Forming a polysilicon layer filling the trench;

상기 폴리실리콘층 상에 게이트 금속층과 하드마스크층을 적층하는 공정을 포함하는 것과,Laminating a gate metal layer and a hard mask layer on the polysilicon layer;

상기 제1게이트절연막은 실리콘 산화막이나 실리콘산화질화막으로 형성하는 것과,The first gate insulating film is formed of a silicon oxide film or a silicon oxynitride film,

상기 제2게이트절연막은 알루미늄 산화막이나 알루미늄 산화질화막으로 형성 하는 것과,The second gate insulating film is formed of an aluminum oxide film or an aluminum oxynitride film,

상기 제2게이트절연막은 CVD ( chemical vapor deposition ) 나 ALD ( atomic layer deposition ) 방법을 이용하여 25 ∼ 1000 ℃ 의 온도, 1E(-3) ∼ 100 Torr 의 압력에서 1 ∼ 1000 Å 두께만큼 형성하는 것과,The second gate insulating film may be formed by using a chemical vapor deposition (CVD) or atomic layer deposition (ALD) method at a thickness of 1 to 1000 kPa at a temperature of 25 to 1000 ° C. and a pressure of 1E (-3) to 100 Torr. ,

상기 폴리실리콘층은 환원분위기의 Ar, Ne 또는 N2 가스를 반응가스로 사용하는 CVD 나 ALD 방법을 이용하여 400 ∼ 1000 ℃ 의 온도, 1E(-3) ∼ 100 Torr 의 압력에서 100 ∼ 1000 Å 두께로 형성하는 것과,The polysilicon layer is 100 to 1000 mm thick at a temperature of 400 to 1000 ° C. and a pressure of 1E (-3) to 100 Torr using CVD or ALD method using Ar, Ne or N2 gas in a reducing atmosphere as a reaction gas. Formed with,

상기 게이트 금속층은 W, WN, Pt, Ir, Ru, IrOx, RuOx, Ti, TiN, Cu 및 이들의 조합으로 이루어지는 군에서 선택된 한가지를 이용하여 형성하고, 상기 하드마스크층은 100 ∼ 10000 Å 두께의 질화막으로 형성하는 것을 특징으로 한다.The gate metal layer is formed using one selected from the group consisting of W, WN, Pt, Ir, Ru, IrOx, RuOx, Ti, TiN, Cu, and a combination thereof, and the hard mask layer is 100 to 10000 mm thick. It is formed by a nitride film.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1f 는 본 발명의 실시예에 따른 반도체소자의 트랜지스터 형성방법을 도시한 단면도이다. 1A to 1F are cross-sectional views illustrating a transistor forming method of a semiconductor device according to an embodiment of the present invention.

도 1a를 참조하면, 반도체기판(11)에 활성영역을 정의하는 트렌치형 소자분리막(13)을 형성한다. 이때, 상기 트렌치형 소자분리막(11)은 반도체 기판(11) 상에 패드 절연막(미도시)을 형성하고 소자분리 마스크를 이용한 사진식각공정으로 상기 패드 절연막 및 소정 두께의 반도체 기판을 식각한 다음, 이를 매립하는 산화막을 형성하고 상기 패드 절연막을 제거함으로써 형성한 것이다Referring to FIG. 1A, a trench type isolation layer 13 is formed on the semiconductor substrate 11 to define an active region. In this case, the trench type isolation layer 11 may form a pad insulating film (not shown) on the semiconductor substrate 11 and etch the pad insulating film and the semiconductor substrate having a predetermined thickness by a photolithography process using an element isolation mask. It was formed by forming an oxide film to fill it and removing the pad insulating film.

도 1b를 참조하면, 게이트 마스크(미도시)를 이용한 사진식각공정으로 상기 반도체기판(11)을 식각하여 소정깊이의 트렌치(15)를 형성한다. Referring to FIG. 1B, a trench 15 having a predetermined depth is formed by etching the semiconductor substrate 11 by a photolithography process using a gate mask (not shown).                     

도 1c를 참조하면, 상기 트렌치(15)를 포함한 전체표면상부에 제1게이트절연막(17)을 형성한다. 이때, 상기 제1게이트절연막(17)은 실리콘산화막이나 실리콘산화질화막으로 형성한 것이다. Referring to FIG. 1C, the first gate insulating layer 17 is formed on the entire surface including the trench 15. In this case, the first gate insulating film 17 is formed of a silicon oxide film or a silicon oxynitride film.

도 1d를 참조하면, 제1게이트절연막(17) 상에 제2게이트절연막(19)을 형성한다. 이때, 상기 제2게이트절연막(19)은 알루미늄산화막(AlxOy, 단 x,y 는 0.1∼5 )이나 알루미늄산화질화막(AlxOyNz, 단 x,y,z 는 0.1∼5 )으로 형성한 것이다. Referring to FIG. 1D, a second gate insulating film 19 is formed on the first gate insulating film 17. At this time, the second gate insulating film 19 is formed of an aluminum oxide film (AlxOy, where x and y are 0.1 to 5) or an aluminum oxynitride film (AlxOyNz (where x, y and z are 0.1 to 5).

여기서, 상기 제2게이트절연막(19)은 CVD 나 ALD 방법을 이용하여 25 ∼ 1000 ℃ 의 온도, 1E(-3) ∼ 100 Torr 의 압력에서 1 ∼ 1000 Å 두께로 형성한 것이다. Here, the second gate insulating film 19 is formed to a thickness of 1 to 1000 kPa using a CVD or ALD method at a temperature of 25 to 1000 ° C. and a pressure of 1E (-3) to 100 Torr.

도 1e를 참조하면, 상기 트렌치(15)를 매립하는 폴리실리콘층(21)을 전체표면상부에 형성한다. Referring to FIG. 1E, a polysilicon layer 21 filling the trench 15 is formed on the entire surface.

이때, 상기 폴리실리콘층(21)은 환원분위기의 Ar, Ne 또는 N2 가스를 반응가스로 사용하는 CVD 나 ALD 방법을 이용하여 400 ∼ 1000 ℃ 의 온도, 1E(-3) ∼ 100 Torr 의 압력에서 100 ∼ 1000 Å 두께로 형성한 것이다. At this time, the polysilicon layer 21 is a CVD or ALD method using Ar, Ne or N2 gas in the reducing atmosphere as a reaction gas at a temperature of 400 ~ 1000 ℃, pressure of 1E (-3) ~ 100 Torr It is formed in thickness of 100-1000 mm.

도 1f를 참조하면, 상기 폴리실리콘층(21) 상에 게이트 금속층(23) 및 하드마스크층(25)을 형성한다. 이때, 상기 게이트 금속층(23)은 고융점 금속, 예를 들면 W, WN, Pt, Ir, Ru, IrOx, RuOx, Ti, TiN, Cu 및 이들의 조합으로 이루어지는 군에서 선택된 한가지를 이용하여 형성하고, 상기 하드마스크층(25)은 100 ∼ 10000 Å 두께의 질화막으로 형성한 것이다. Referring to FIG. 1F, a gate metal layer 23 and a hard mask layer 25 are formed on the polysilicon layer 21. In this case, the gate metal layer 23 is formed using a high melting point metal, for example, one selected from the group consisting of W, WN, Pt, Ir, Ru, IrOx, RuOx, Ti, TiN, Cu, and combinations thereof. The hard mask layer 25 is formed of a nitride film having a thickness of 100 to 10000 GPa.

그 다음, 게이트 마스크(미도시)를 이용한 사진식각공정으로 상기 하드마스 크층(25), 고융점 금속층(23) 및 폴리실리콘층(21)을 식각하여 게이트를 형성한다. Next, the hard mask layer 25, the high melting point metal layer 23, and the polysilicon layer 21 are etched by a photolithography process using a gate mask (not shown) to form a gate.

상기 게이트를 마스크로 하여 상기 반도체기판(11)의 활성영역에 저농도의 불순물 접합영역(미도시)을 형성하고 상기 게이트 측벽에 절연막 스페이서(27)를 형성한 다음, 고농도의 불순물 접합영역(미도시)을 형성하여 LDD 구조의 트랜지스터를 형성한다. A low concentration impurity junction region (not shown) is formed in the active region of the semiconductor substrate 11 using the gate as a mask, and an insulating film spacer 27 is formed on the sidewall of the gate, and then a high concentration impurity junction region (not shown) is formed. ) To form an LDD structure transistor.

여기서, 상기 고농도 및 저농도의 불순물 접합영역은 상기 절연막 스페이서(27)의 형성공정후 고농도 또는 저농도의 불순물만을 이온주입하여 접합영역을 형성할 수도 있다. Here, the high concentration and low concentration impurity junction regions may be formed by ion implanting only high or low concentrations of impurities after the process of forming the insulating layer spacer 27.

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 트랜지스터 형성방법은, 폴리실리콘층의 형성공정시 발생되는 소오스가스의 미반응물과 하이드로겐 소오스 등이 트렌치 내부에 남아 후속 열처리 공정시 게이트절연막인 산화막에 흡착되는 현상을 방지하기 위하여 하이드로겐 장벽층인 알루미늄 산화막이나 알루미늄 산화질화막을 형성함으로써 게이트 절연막의 결함 유발을 방지하고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시킬 수 있도록 하는 효과를 제공한다. As described above, in the method of forming a transistor of the semiconductor device according to the present invention, an unreacted material of a source gas, a hydrogen source, and the like, generated during the polysilicon layer forming process, remains in the trench and is deposited on the oxide film as a gate insulating film during the subsequent heat treatment process. In order to prevent the adsorption phenomenon, by forming an aluminum oxide film or an aluminum oxynitride film, which is a hydrogen barrier layer, it is possible to prevent the occurrence of defects in the gate insulating film and thereby improve the characteristics and reliability of the semiconductor device.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.

Claims (6)

게이트 영역의 반도체기판에 트렌치를 형성하는 공정과,Forming a trench in the semiconductor substrate in the gate region; 상기 트렌치 표면에 제1게이트절연막을 형성하는 공정과,Forming a first gate insulating film on the trench surface; 상기 제1게이트절연막 상에 하이드로겐 ( hydrogen ) 의 장벽층인 제2게이트절연막을 형성하는 공정과,Forming a second gate insulating film on the first gate insulating film as a barrier layer of hydrogen; 상기 트렌치를 매립하는 폴리실리콘층을 형성하는 공정과,Forming a polysilicon layer filling the trench; 상기 폴리실리콘층 상에 게이트 금속층과 하드마스크층을 적층하는 공정을 포함하는 반도체소자의 트랜지스터 형성방법.And depositing a gate metal layer and a hard mask layer on the polysilicon layer. 제 1 항에 있어서, The method of claim 1, 상기 제1게이트절연막은 실리콘 산화막이나 실리콘산화질화막으로 형성하는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.And the first gate insulating film is formed of a silicon oxide film or a silicon oxynitride film. 제 1 항에 있어서, The method of claim 1, 상기 제2게이트절연막은 알루미늄 산화막이나 알루미늄 산화질화막으로 형성하는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.And the second gate insulating film is formed of an aluminum oxide film or an aluminum oxynitride film. 제 1 항에 있어서, The method of claim 1, 상기 제2게이트절연막은 CVD 나 ALD 방법을 이용하여 25 ∼ 1000 ℃ 의 온 도, 1E(-3) ∼ 100 Torr 의 압력에서 1 ∼ 1000 Å 두께만큼 형성하는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법. The second gate insulating film is formed by using a CVD or ALD method to form a thickness of 1 ~ 1000 에서 at a temperature of 25 ~ 1000 ℃, pressure of 1E (-3) ~ 100 Torr, characterized in that the transistor forming method of a semiconductor device. . 제 1 항에 있어서, The method of claim 1, 상기 폴리실리콘층은 환원분위기의 Ar, Ne 또는 N2 가스를 반응가스로 사용하는 CVD 나 ALD 방법을 이용하여 400 ∼ 1000 ℃ 의 온도, 1E(-3) ∼ 100 Torr 의 압력에서 100 ∼ 1000 Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.The polysilicon layer is 100 to 1000 mm thick at a temperature of 400 to 1000 ° C. and a pressure of 1E (-3) to 100 Torr using CVD or ALD method using Ar, Ne or N2 gas in a reducing atmosphere as a reaction gas. And forming a transistor in the semiconductor device. 제 1 항에 있어서, The method of claim 1, 상기 게이트 금속층은 W, WN, Pt, Ir, Ru, IrOx, RuOx, Ti, TiN, Cu 및 이들의 조합으로 이루어지는 군에서 선택된 한가지를 이용하여 형성하고, 상기 하드마스크층은 100 ∼ 10000 Å 두께의 질화막으로 형성하는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.The gate metal layer is formed using one selected from the group consisting of W, WN, Pt, Ir, Ru, IrOx, RuOx, Ti, TiN, Cu, and a combination thereof, and the hard mask layer is 100 to 10000 mm thick. A method of forming a transistor of a semiconductor device, characterized in that formed of a nitride film.
KR1020040103567A 2004-12-09 2004-12-09 Method for forming transistor of semiconductor devices KR20060064887A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040103567A KR20060064887A (en) 2004-12-09 2004-12-09 Method for forming transistor of semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040103567A KR20060064887A (en) 2004-12-09 2004-12-09 Method for forming transistor of semiconductor devices

Publications (1)

Publication Number Publication Date
KR20060064887A true KR20060064887A (en) 2006-06-14

Family

ID=37160256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040103567A KR20060064887A (en) 2004-12-09 2004-12-09 Method for forming transistor of semiconductor devices

Country Status (1)

Country Link
KR (1) KR20060064887A (en)

Similar Documents

Publication Publication Date Title
EP1433196B1 (en) Apparatus to prevent lateral oxidation in a transistor utilizing an ultra thin oxygen-diffusion barrier
US6503826B1 (en) Semiconductor device and method for manufacturing the same
US8309448B2 (en) Method for forming buried word line in semiconductor device
US20140191301A1 (en) Transistor and fabrication method
US20110223752A1 (en) Method for fabricating a gate structure
KR100603588B1 (en) Semiconductor device with low contact resistance and method for fabricating the same
US20070057333A1 (en) MOS transistor and method of manufacturing the same
US7320919B2 (en) Method for fabricating semiconductor device with metal-polycide gate and recessed channel
US20120261748A1 (en) Semiconductor device with recess gate and method for fabricating the same
JP2007027348A (en) Semiconductor device and its manufacturing method
US20070022941A1 (en) Method of forming a layer and method of manufacturing a semiconductor device using the same
KR20100089023A (en) Method of fabricating a field effect transistor and semiconductor integrated circuit device fabricated thereby
US20060115967A1 (en) Methods of manufacturing a semiconductor device
US7026250B2 (en) Method for reducing contact resistance of a semiconductor device
JP2007234740A (en) Manufacturing method of semiconductor device
KR20060064887A (en) Method for forming transistor of semiconductor devices
KR20040007949A (en) Method of manufacture semiconductor device
KR100559988B1 (en) Semiconductor device and its fabricating method
KR100811449B1 (en) Semiconductor device and the fabricating method thereof
CN110649091B (en) Semiconductor device, manufacturing method thereof and electronic device
KR100486825B1 (en) Method of manufacturing a semiconductor device
KR100548579B1 (en) Method of manufacturing semiconductor device
KR100949874B1 (en) A method for forming a storage node of a semiconductor device
KR100494127B1 (en) Method for forming plug in semiconductor device
KR20070023384A (en) Method for forming a transistor

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination