KR20070083758A - 적어도 2개의 실행 유닛을 포함하는 컴퓨터 시스템에서전환을 위한 방법 및 장치 - Google Patents
적어도 2개의 실행 유닛을 포함하는 컴퓨터 시스템에서전환을 위한 방법 및 장치 Download PDFInfo
- Publication number
- KR20070083758A KR20070083758A KR1020077009143A KR20077009143A KR20070083758A KR 20070083758 A KR20070083758 A KR 20070083758A KR 1020077009143 A KR1020077009143 A KR 1020077009143A KR 20077009143 A KR20077009143 A KR 20077009143A KR 20070083758 A KR20070083758 A KR 20070083758A
- Authority
- KR
- South Korea
- Prior art keywords
- mode
- execution
- switching
- allocated
- unit
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 230000015654 memory Effects 0.000 claims abstract description 82
- 230000007704 transition Effects 0.000 claims description 43
- 230000004913 activation Effects 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 2
- 239000000306 component Substances 0.000 description 66
- 238000006243 chemical reaction Methods 0.000 description 31
- 230000000875 corresponding effect Effects 0.000 description 28
- 238000001514 detection method Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 22
- 238000012545 processing Methods 0.000 description 21
- 230000000873 masking effect Effects 0.000 description 14
- 239000000872 buffer Substances 0.000 description 10
- 230000006399 behavior Effects 0.000 description 9
- 238000004364 calculation method Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 230000009977 dual effect Effects 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 8
- 230000001360 synchronised effect Effects 0.000 description 7
- 230000010363 phase shift Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000007935 neutral effect Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000012935 Averaging Methods 0.000 description 2
- 241000761456 Nops Species 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 108010020615 nociceptin receptor Proteins 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 206010027476 Metastases Diseases 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000009401 metastasis Effects 0.000 description 1
- 230000010076 replication Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1695—Error detection or correction of the data by redundancy in hardware which are operating with time diversity
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/845—Systems in which the redundancy can be transformed in increased performance
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Multimedia (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
Description
Claims (24)
- 적어도 2개의 실행 유닛을 구비한 컴퓨터 시스템에서 전환을 위한 방법이며, 적어도 2개의 작동 모드 사이를 전환시키도록 구성된 전환 수단이 포함되며, 제1 작동 모드는 비교 모드에 상응하고 제2 작동 모드는 실행 모드에 상응하는 전환 방법에 있어서,하나의 인터럽트 컨트롤러가 배치되며, 또한 적어도 세 개의 메모리 영역이 제공되며, 적어도 하나의 제1 실행 유닛에는 제1 메모리 영역이 할당되고 적어도 하나의 제2 실행 유닛에는 제2 메모리 영역이 할당되고 적어도 두 개의 실행 유닛들에는 적어도 하나의 제3 메모리 영역이 할당될 수 있도록 메모리 영역에 대한 접근이 이루어지는 것을 특징으로 하는 전환 방법.
- 제1항에 있어서, 실행 모드에서 각각의 실행 유닛에는 각각 하나의 메모리 영역이 할당되며, 상기 메모리 영역에는 정확히 하나의 인터럽트 컨트롤러가 할당되는 것을 특징으로 하는 전환 방법.
- 제1항 또는 제2항에 있어서, 실행 모드에서 각각의 실행 유닛에는 각각 하나의 메모리 영역이 할당되며, 모든 메모리 영역에는 정확히 하나의 인터럽트 컨트롤러가 할당되는 것을 특징으로 하는 전환 방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서, 모든 인터럽트 컨트롤러들이 인터럽트 컨트롤러에 할당되는 것을 특징으로 하는 전환 방법.
- 제1항 내지 제4항 중 어느 한 항에 있어서, 실행 모드에서 적어도 하나의 제1 실행 유닛에는 제1 메모리 영역이 할당되고 적어도 하나의 제2 실행 유닛에는 제2 메모리 영역이 할당되는 것을 특징으로 하는 전환 방법.
- 제1항 내지 제5항 중 어느 한 항에 있어서, 비교 모드에서 적어도 하나의 제3 메모리 영역은 적어도 두 개의 실행 유닛에 할당되는 것을 특징으로 하는 전환 방법.
- 제1항 내지 제6항 중 어느 한 항에 있어서, 실행 모드에서 각각의 실행 유닛에 하나의 메모리 영역이 할당되는 할당만이 활성화되는 것을 특징으로 하는 전환 방법.
- 제1항 내지 제7항 중 어느 한 항에 있어서, 비교 모드에서 적어도 두 개의 실행 유닛에 적어도 세 개의 메모리 영역이 할당되는 할당만이 활성화되는 것을 특징으로 하는 전환 방법.
- 제1항 내지 제8항 중 어느 한 항에 있어서, 활성화된 할당들 중 하나에 의해 할당된 정확히 하나의 메모리 영역이 각각의 실행 유닛에 대해 존재하도록 각각의 모드에서 단지 정확히 하나의 스키마만이 활성화되는 것을 특징으로 하는 전환 방법.
- 제1항 내지 제9항 중 어느 한 항에 있어서, 비교 모드로부터 실행 모드로의 전환 시에 활성화 할당들에 대한 스키마가 변경되는 것을 특징으로 하는 전환 방법.
- 제1항 내지 제10항 중 어느 한 항에 있어서, 할당된 메모리 영역의 기록이 각각의 모드에서는 허용되지 않는 것을 특징으로 하는 전환 방법.
- 제1항 내지 제11항 중 어느 한 항에 있어서, 할당된 메모리 영역의 기록은 할당이 활성화된 모드에서만 허용되는 것을 특징으로 하는 전환 방법.
- 적어도 2개의 실행 유닛을 구비한 컴퓨터 시스템에서 전환을 위한 장치이며, 적어도 2개의 작동 모드 사이를 전환시키도록 구성된 전환 수단이 포함되며, 제1 작동 모드는 비교 모드에 상응하고 제2 작동 모드는 실행 모드에 상응하는 전환 장치에 있어서,적어도 세 개의 메모리 영역이 할당된 하나의 인터럽트 컨트롤러가 포함되며, 적어도 하나의 제1 실행 유닛에는 적어도 하나의 제1 메모리 영역이 할당되고 적어도 하나의 제2 실행 유닛에는 제2 메모리 영역이 할당되고 적어도 두 개의 실행 유닛들에는 적어도 하나의 제3 메모리 영역이 할당될 수 있는 것을 특징으로 하는 전환 장치.
- 제13항에 있어서, 실행 모드에서 각각의 실행 유닛에는 각각 하나의 메모리 영역이 할당되며, 정확히 하나의 인터럽트 컨트롤러가 제공되는 것을 특징으로 하는 전환 장치.
- 제13항 또는 제14항에 있어서, 모든 메모리 영역들이 인터럽트 컨트롤러에 할당되는 것을 특징으로 하는 전환 장치.
- 제13항 내지 제15항 중 어느 한 항에 있어서, 실행 모드에서 적어도 하나의 제1 실행 유닛에는 제1 메모리 영역이 할당되고 적어도 하나의 제2 실행 유닛에는 제2 메모리 영역이 할당되는 것을 특징으로 하는 전환 장치.
- 제13항 내지 제16항 중 어느 한 항에 있어서, 비교 모드에서 적어도 하나의 제3 메모리 영역은 적어도 두 개의 실행 유닛에 할당되는 것을 특징으로 하는 전환 장치.
- 제13항 내지 제17항 중 어느 한 항에 있어서, 메모리 영역이 인터럽트 컨트 롤러 내에 배치되는 것을 특징으로 하는 전환 장치.
- 제13항 내지 제18항 중 어느 한 항에 있어서, 실행 모드에서 각각의 실행 유닛에 하나의 메모리 영역이 할당되는 할당만이 활성화되는 것을 특징으로 하는 전환 장치.
- 제13항 내지 제19항 중 어느 한 항에 있어서, 실행 모드에서 실행 유닛에 하나의 메모리 영역이 할당되는 할당만이 활성화되는 것을 특징으로 하는 전환 장치.
- 제13항 내지 제20항 중 어느 한 항에 있어서, 비교 모드에서 적어도 두 개의 실행 유닛에 적어도 세 개의 메모리 영역이 할당되는 할당만이 활성화되는 것을 특징으로 하는 전환 장치.
- 제13항 내지 제21항 중 어느 한 항에 있어서, 활성화된 할당들 중 하나에 의해 할당된 정확히 하나의 메모리 영역이 각각의 실행 유닛에 대해 존재하도록 각각의 모드에서 단지 정확히 하나의 스키마만이 활성화되는 것을 특징으로 하는 전환 장치.
- 제13항 내지 제22항 중 어느 한 항에 있어서, 비교 모드로부터 실행 모드로의 전환 시에 활성화 할당들에 대한 스키마가 변경되는 것을 특징으로 하는 전환 장치.
- 제13항 내지 제23항 중 어느 한 항에 있어서, 비교 모드로부터 실행 모드로의 전환 시에 활성화된 할당들의 변경이 전환기의 작동에 의해 이루어지는 것을 특징으로 하는 전환 장치.
Applications Claiming Priority (13)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004051992.7 | 2004-10-25 | ||
DE200410051937 DE102004051937A1 (de) | 2004-10-25 | 2004-10-25 | Verfahren und Vorrichtung zur Synchronisierung in einem Mehrprozessorsystem |
DE102004051950.1 | 2004-10-25 | ||
DE102004051952.8 | 2004-10-25 | ||
DE102004051964.1 | 2004-10-25 | ||
DE102004051937.4 | 2004-10-25 | ||
DE200410051950 DE102004051950A1 (de) | 2004-10-25 | 2004-10-25 | Verfahren und Vorrichtung zur Taktumschaltung bei einem Mehrprozessorsystem |
DE200410051964 DE102004051964A1 (de) | 2004-10-25 | 2004-10-25 | Verfahren und Vorrichtung zur Überwachung einer Speichereinheit in einem Mehrprozessorsystem |
DE200410051952 DE102004051952A1 (de) | 2004-10-25 | 2004-10-25 | Verfahren zur Datenverteilung und Datenverteilungseinheit in einem Mehrprozessorsystem |
DE200410051992 DE102004051992A1 (de) | 2004-10-25 | 2004-10-25 | Verfahren und Vorrichtung zur Verzögerung von Zugriffen auf Daten und/oder Befehle eines Mehrprozessorsystems |
DE200510037220 DE102005037220A1 (de) | 2005-08-08 | 2005-08-08 | Verfahren und Vorrichtung zur Umschaltung bei einem Rechnersystem mit wenigstens zwei Ausführungseinheiten |
DE102005037220.1 | 2005-08-08 | ||
PCT/EP2005/055500 WO2006045775A1 (de) | 2004-10-25 | 2005-10-25 | Verfahren und vorrichtung zur umschaltung bei einem rechnersystem mit wenigstens zwei ausführungseinheiten |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070083758A true KR20070083758A (ko) | 2007-08-24 |
KR101052994B1 KR101052994B1 (ko) | 2011-07-29 |
Family
ID=35507811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020077009143A KR101052994B1 (ko) | 2004-10-25 | 2005-10-25 | 적어도 2개의 실행 유닛을 포함하는 컴퓨터 시스템에서전환을 위한 방법 및 장치 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8090983B2 (ko) |
EP (1) | EP1820093B1 (ko) |
JP (1) | JP5053854B2 (ko) |
KR (1) | KR101052994B1 (ko) |
CN (1) | CN101048730A (ko) |
WO (1) | WO2006045775A1 (ko) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005037248A1 (de) * | 2005-08-08 | 2007-02-15 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Steuerung eines Speicherzugriffs bei einem Rechnersystem mit wenigsterns zwei Ausführungseinheiten |
DE102005061394A1 (de) * | 2005-12-22 | 2007-06-28 | Robert Bosch Gmbh | Fehlertolerantes Prozessorsystem |
DE102006048169A1 (de) * | 2006-10-10 | 2008-04-17 | Robert Bosch Gmbh | Verfahren zur Überwachung einer Funktionsfähigkeit einer Steuerung |
JP2010198131A (ja) | 2009-02-23 | 2010-09-09 | Renesas Electronics Corp | プロセッサシステム、及びプロセッサシステムの動作モード切り替え方法 |
JP5796311B2 (ja) | 2011-03-15 | 2015-10-21 | オムロン株式会社 | 制御装置およびシステムプログラム |
KR101867336B1 (ko) * | 2011-07-11 | 2018-06-15 | 삼성전자주식회사 | 다중 프로세서를 지원하는 인터럽트 발생을 위한 장치 및 방법 |
US9111998B2 (en) | 2012-04-04 | 2015-08-18 | Samsung Electronics Co., Ltd | Multi-level stack having multi-level contact and method |
US9287162B2 (en) | 2013-01-10 | 2016-03-15 | Samsung Austin Semiconductor, L.P. | Forming vias and trenches for self-aligned contacts in a semiconductor structure |
DE102016215345A1 (de) * | 2016-08-17 | 2018-02-22 | Siemens Aktiengesellschaft | Verfahren und Vorrichtung zur redundanten Datenverarbeitung |
JP2019061392A (ja) | 2017-09-26 | 2019-04-18 | ルネサスエレクトロニクス株式会社 | マイクロコントローラ及びマイクロコントローラの制御方法 |
US20230098640A1 (en) * | 2021-09-26 | 2023-03-30 | Ceremorphic, Inc. | Core Processor and Redundant Branch Processor with Control Flow Attack Detection |
EP4266175A1 (de) | 2022-04-22 | 2023-10-25 | Siemens Mobility GmbH | Verfahren zum rechnergestützten betreiben einer speichereinheit und ausführen von applikationsprogrammen mit speicherüberprüfung auf speicherfehler |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61101868A (ja) * | 1984-10-24 | 1986-05-20 | Panafacom Ltd | 二重化プロセツサにおける相互割込みマスク制御方式 |
JP2601359B2 (ja) * | 1990-03-08 | 1997-04-16 | 松下電器産業株式会社 | 並行処理マイクロプロセッサ |
US5754837A (en) * | 1994-12-22 | 1998-05-19 | Texas Instruments Incorporated | Clock control circuits, systems and methods |
US6438720B1 (en) * | 1995-06-07 | 2002-08-20 | Texas Instruments Incorporated | Host port interface |
US5732209A (en) * | 1995-11-29 | 1998-03-24 | Exponential Technology, Inc. | Self-testing multi-processor die with internal compare points |
US5995750A (en) * | 1997-12-16 | 1999-11-30 | Micro Motion, Inc. | Memory protection system for a multi-tasking system |
US6349363B2 (en) * | 1998-12-08 | 2002-02-19 | Intel Corporation | Multi-section cache with different attributes for each section |
US6438671B1 (en) * | 1999-07-01 | 2002-08-20 | International Business Machines Corporation | Generating partition corresponding real address in partitioned mode supporting system |
US6615366B1 (en) * | 1999-12-21 | 2003-09-02 | Intel Corporation | Microprocessor with dual execution core operable in high reliability mode |
US20010042202A1 (en) * | 2000-04-14 | 2001-11-15 | Horvath Charles J. | Dynamically extendible firewall |
US6772368B2 (en) * | 2000-12-11 | 2004-08-03 | International Business Machines Corporation | Multiprocessor with pair-wise high reliability mode, and method therefore |
KR100437473B1 (ko) * | 2001-03-02 | 2004-06-23 | 삼성에스디아이 주식회사 | 엘디디 구조를 갖는 씨모스 박막 트랜지스터 및 그의제조방법 |
JP2004157865A (ja) | 2002-11-07 | 2004-06-03 | Sony Corp | マルチプロセッサシステム |
US7055060B2 (en) * | 2002-12-19 | 2006-05-30 | Intel Corporation | On-die mechanism for high-reliability processor |
US6990560B2 (en) * | 2003-01-16 | 2006-01-24 | International Business Machines Corporation | Task synchronization mechanism and method |
US7350005B2 (en) * | 2003-05-23 | 2008-03-25 | Arm Limited | Handling interrupts in a system having multiple data processing units |
EP1639454A2 (de) * | 2003-06-24 | 2006-03-29 | Robert Bosch GmbH | Verfahren zur umschaltung zwischen wenigstens zwei betriebsmodi einer prozessoreinheit sowie entsprechende prozessoreinheit |
US7328370B2 (en) * | 2003-09-12 | 2008-02-05 | Rockwell Automation Technologies, Inc. | Safety controller with simplified interface |
US20050132364A1 (en) * | 2003-12-16 | 2005-06-16 | Vijay Tewari | Method, apparatus and system for optimizing context switching between virtual machines |
JP2005275629A (ja) * | 2004-03-23 | 2005-10-06 | Nec Corp | マルチプロセッサシステム、及び、メモリアクセス方法 |
US7287185B2 (en) * | 2004-04-06 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Architectural support for selective use of high-reliability mode in a computer system |
US7831979B2 (en) * | 2004-04-28 | 2010-11-09 | Agere Systems Inc. | Processor with instruction-based interrupt handling |
JP2006119802A (ja) * | 2004-10-20 | 2006-05-11 | Hitachi Ltd | マルチプロセッサシステム |
US20060117133A1 (en) * | 2004-11-30 | 2006-06-01 | Crowdsystems Corp | Processing system |
US20060248287A1 (en) * | 2005-04-29 | 2006-11-02 | Ibm Corporation | Methods and arrangements for reducing latency and snooping cost in non-uniform cache memory architectures |
KR20070112950A (ko) * | 2006-05-24 | 2007-11-28 | 삼성전자주식회사 | 멀티-포트 메모리 장치, 멀티-포트 메모리 장치를 포함하는멀티-프로세서 시스템, 및 멀티-프로세서 시스템의 데이터전달 방법 |
-
2005
- 2005-10-25 JP JP2007538398A patent/JP5053854B2/ja not_active Expired - Fee Related
- 2005-10-25 EP EP05826785.7A patent/EP1820093B1/de active Active
- 2005-10-25 WO PCT/EP2005/055500 patent/WO2006045775A1/de active Application Filing
- 2005-10-25 US US11/666,184 patent/US8090983B2/en not_active Expired - Fee Related
- 2005-10-25 KR KR1020077009143A patent/KR101052994B1/ko active IP Right Grant
- 2005-10-25 CN CNA2005800364863A patent/CN101048730A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
KR101052994B1 (ko) | 2011-07-29 |
US8090983B2 (en) | 2012-01-03 |
US20090204740A1 (en) | 2009-08-13 |
CN101048730A (zh) | 2007-10-03 |
EP1820093B1 (de) | 2018-08-15 |
EP1820093A1 (de) | 2007-08-22 |
WO2006045775A1 (de) | 2006-05-04 |
JP2008518338A (ja) | 2008-05-29 |
JP5053854B2 (ja) | 2012-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101052994B1 (ko) | 적어도 2개의 실행 유닛을 포함하는 컴퓨터 시스템에서전환을 위한 방법 및 장치 | |
KR100994039B1 (ko) | 복수의 컴포넌트를 구비한 컴퓨터 시스템에서 신호를생성하기 위한 방법 및 장치 | |
KR20070083759A (ko) | 적어도 2개의 실행 유닛을 포함하는 컴퓨터 시스템에서모드 전환을 위한 방법 및 장치 | |
KR20070083760A (ko) | 적어도 2개의 실행 유닛을 구비한 컴퓨터 시스템에서전환을 위한 방법 및 장치 | |
KR20070062573A (ko) | 적어도 2개의 실행 유닛을 구비한 컴퓨터 시스템의 전환장치 및 전환 방법 | |
KR20070062577A (ko) | 적어도 2개의 실행 유닛을 포함하는 컴퓨터 시스템의신호를 평가하기 위한 방법 및 장치 | |
CN100520730C (zh) | 在具有至少两个执行单元的计算机***中对程序代码的执行进行分离的方法和设备 | |
KR20070085278A (ko) | 적어도 2개의 실행 유닛을 구비한 컴퓨터 시스템의 전환방법 및 그 전환 장치 | |
KR20070062576A (ko) | 적어도 2개의 실행 유닛을 포함하는 컴퓨터 시스템에서프로그램 코드로부터 처리를 분리하기 위한 방법 및 장치 | |
KR101031181B1 (ko) | 컴퓨터 시스템의 기능을 모니터링하기 위한 방법 및 장치 | |
JP2008518310A (ja) | マルチプロセッサシステム内のメモリユニットを監視する方法および装置 | |
KR20070062574A (ko) | 적어도 2개의 실행 유닛을 구비한 컴퓨터 시스템의 전환방법 및 그 전환 장치 | |
KR20070083776A (ko) | 적어도 하나의 외부 신호에 의한 멀티 프로세서 시스템의작동 모드 사이의 스위칭을 위한 방법 및 장치 | |
US20080313384A1 (en) | Method and Device for Separating the Processing of Program Code in a Computer System Having at Least Two Execution Units | |
US20110208948A1 (en) | Reading to and writing from peripherals with temporally separated redundant processor execution | |
CN101048746A (zh) | 用于评价具有至少两个执行单元的计算机***的信号的方法和设备 | |
JP2009505179A (ja) | 少なくとも2つの実行ユニットを有する計算機システムにおいてレジスタのマーキングによってスタート状態を定める方法および装置 | |
JP2009506408A (ja) | 複数の実行ユニットを有する計算機システム内のプロセスを分析する方法および装置 | |
RU2384877C2 (ru) | Способ и устройство для генерирования сигнала в вычислительной системе, включающей в себя несколько компонентов | |
Koser et al. | A chip-level redundant threading (CRT) scheme for shared-memory protection |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140724 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150722 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160721 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170717 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20180716 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20190716 Year of fee payment: 9 |