KR20070057522A - Liquid crystal display panel and method for fabricating thereof - Google Patents

Liquid crystal display panel and method for fabricating thereof Download PDF

Info

Publication number
KR20070057522A
KR20070057522A KR1020050117060A KR20050117060A KR20070057522A KR 20070057522 A KR20070057522 A KR 20070057522A KR 1020050117060 A KR1020050117060 A KR 1020050117060A KR 20050117060 A KR20050117060 A KR 20050117060A KR 20070057522 A KR20070057522 A KR 20070057522A
Authority
KR
South Korea
Prior art keywords
grinding
short bar
pads
reference keys
gate
Prior art date
Application number
KR1020050117060A
Other languages
Korean (ko)
Inventor
우철민
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050117060A priority Critical patent/KR20070057522A/en
Publication of KR20070057522A publication Critical patent/KR20070057522A/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/44—Testing lamps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Abstract

An LCD(Liquid Crystal Display) panel and a method for manufacturing the same are provided to shorten the time for a grinding process, by forming a grinding reference key(112) across links so as to provide a reference of grinding degree during a grinding process. Pads(104) are elongated from respective signal lines. Driving signals are supplied through the pads from the outside. A short bar(106) is electrically connected to the pads. A signal for determining whether pixels are turned on or off is supplied through the short bar. Links(110) connect the short bar and the pads. A grinding reference key(112) is formed across the links, wherein the grinding reference key provides a reference of grinding degree during a grinding process for removing the short bar.

Description

액정표시패널 및 그의 제조방법{Liquid Crystal Display Panel And Method For Fabricating Thereof} Liquid Crystal Display Panel And Method For Fabricating Thereof

도 1은 종래의 점등검사를 위한 쇼트바를 구비하는 박막 트랜지스터 어레이 모(Mother) 기판의 일부를 나타내는 평면도. 1 is a plan view showing a part of a thin film transistor array mother substrate having a short bar for a conventional lighting test;

도 2는 정상적인 그라인딩 공정의 정상상태 및 불량상태를 각각 나타내는 도면. 2 is a view showing a normal state and a bad state of a normal grinding process, respectively.

도 3은 본 발명에 따른 액정표시패널을 형성하기 위한 박막 트랜지스터 어레이 모(Mother) 기판을 나타내는 평면도. 3 is a plan view showing a thin film transistor array mother substrate for forming a liquid crystal display panel according to the present invention.

도 4는 도 3의 C영역을 구체적으로 나타내는 도면. 4 is a view illustrating region C of FIG. 3 in detail.

도 5는 하나의 제1 링크에 대응되는 그라인딩 기준 키들을 구체적으로 나타내는 도면.5 illustrates in detail grinding reference keys corresponding to one first link.

도 6은 본 발명에 따른 액정표시패널의 제조방법을 설명하기 위한 순서도. 6 is a flowchart illustrating a method of manufacturing a liquid crystal display panel according to the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

2,102 : 박막 트랜지스터 어레이 모(Mother) 기판2,102 : Thin Film Transistor Array Mother Board

4,104 : 패드 14,114 : 제2 링크4,104: pad 14,114: second link

10,110 : 제1 링크 6,106 : 쇼트바10,110: first link 6,106: short bar

8,108 : 스크라이빙 라인 112 : 그라인딩 기준키8,108 scribing line 112 grinding reference key

본 발명은 액정표시패널에 관한 것으로, 특히 그라인딩(grinding) 공정 시간을 단축시킬 수 있는 액정표시패널 및 그 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display panel, and more particularly, to a liquid crystal display panel and a method for manufacturing the same, which can shorten the grinding process time.

최근의 정보화 사회에서 표시소자는 시각정보 전달매체로서 그 중요성이 어느 때보다 강조되고 있다. 현재 주류를 이루고 있는 음극선관(Cathode Ray Tube) 또는 브라운관은 무게와 부피가 큰 문제점이 있다. 이러한 음극선관의 한계를 극복할 수 있는 많은 종류의 평판표시소자(Flat Panel Display)가 개발되고 있다. In today's information society, display elements are more important than ever as visual information transfer media. Cathode ray tubes or cathode ray tubes, which are currently mainstream, have problems with weight and volume. Many kinds of flat panel displays have been developed to overcome the limitations of the cathode ray tube.

평판표시소자에는 액정표시장치(Liquid Crystal Display Device : LCD), 전계 방출 표시소자(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 일렉트로루미네센스(Electroluminescence : EL) 등이 있고 이들 대부분이 실용화되어 시판되고 있다.The flat panel display device includes a liquid crystal display device (LCD), a field emission display (FED), a plasma display panel (PDP), and an electroluminescence (EL). Most of these are commercially available and commercially available.

액정표시장치는 전자제품의 경박단소 추세를 만족할 수 있고 양산성이 향상되고 있어 많은 응용분야에서 음극선관을 빠른 속도로 대체하고 있다. Liquid crystal display devices can meet the trend of light and short and short of electronic products and mass production is improving, and are rapidly replacing cathode ray tubes in many applications.

특히, 박막트랜지스터(Thin Film Transistor : 이하, "TFT"라 한다)를 이용하여 액정셀을 구동하는 액티브 매트릭스 타입의 액정표시소자는 화질이 우수하고 소비전력이 낮은 장점이 있으며, 최근의 양산기술 확보와 연구개발의 성과로 대형화와 고해상도화로 급속히 발전하고 있다. In particular, an active matrix type liquid crystal display device that drives a liquid crystal cell using a thin film transistor (hereinafter referred to as "TFT") has the advantages of excellent image quality and low power consumption, and secures the latest mass production technology. As a result of research and development, it is rapidly developing into larger size and higher resolution.

액티브 매트릭스 타입의 액정표시장치를 제조하기 위한 제조공정은 기판 세정공정, 어레이 기판 형성 공정, 점등검사 공정, 기판 합착공정, 스크라이빙 공정, 액정주입 공정, 그라인딩 공정, 실장 공정, 불량화소검사 공정, 리페어 공정 등으로 나뉘어진다. Manufacturing process for manufacturing active matrix type liquid crystal display device includes substrate cleaning process, array substrate forming process, lighting inspection process, substrate bonding process, scribing process, liquid crystal injection process, grinding process, mounting process, defective pixel inspection process. , Repair process and the like.

기판 세정공정에서는 액정표시소자의 기판 표면에 오염된 이물질을 세정액으로 제거하게 된다. In the substrate cleaning process, foreign substances contaminated on the substrate surface of the liquid crystal display device are removed by the cleaning liquid.

어레이 기판 형성 공정에서는 컬러필터 어레이들이 다수형성된 상부 모기판(mother glass)을 형성공정과, 박막 트랜지스터 어레이들이 형성된 하부 모기판(mother glass)의 형성으로 나뉘어진다. 상부 모기판에 형성된 각각의 컬러필터 어레이에는 컬러필터, 공통전극, 블랙 매트릭스 등이 형성된다. 하부 모기판에 형성된 각각의 박막 트랜지스터 어레이는 데이터 라인과 게이트 라인 등의 신호배선이 형성되고, 데이터 라인과 게이트 라인의 교차부에 TFT가 형성되며, 데이터 라인과 게이트 라인 사이의 화소영역에 TFT와 접속되는 화소전극이 형성된다. In the array substrate forming process, an upper mother glass having a plurality of color filter arrays is formed, and a lower mother glass on which thin film transistor arrays are formed. Each color filter array formed on the upper mother substrate includes a color filter, a common electrode, a black matrix, and the like. Each thin film transistor array formed on the lower mother substrate includes signal lines such as data lines and gate lines, TFTs are formed at intersections of the data lines and gate lines, and TFTs are formed in the pixel region between the data lines and the gate lines. The pixel electrode to be connected is formed.

점등검사 공정은 하부 모기판 에서의 하부 어레이들에서의 액정셀들의 점등 유무를 확인하는 공정을 나타낸다. The lighting test process is a process of confirming whether the liquid crystal cells in the lower arrays in the lower mother substrate are lit.

기판합착은 다수의 컬러필터 어레이 들이 형성된 상부 모기판과 박막 트랜지스터 어레이 들이 형성된 하부 모기판을 실런트를 통해 합착시키는 공정이다. Substrate bonding is a process of bonding the upper mother substrate on which the plurality of color filter arrays are formed and the lower mother substrate on which the thin film transistor arrays are formed through a sealant.

스크라이빙 공정은 실런트를 통해 합착된 상부 모기판과 하부 모기판을 다수 의 액정표시패널로 분리시키는 공정이다. The scribing process is a process of separating the upper mother substrate and the lower mother substrate bonded through the sealant into a plurality of liquid crystal display panels.

액정주입 공정에서는 액정주입구를 통하여 액정을 액정표시패널에 주입한 후 그 액정주입구를 봉지하는 공정으로 진행된다. In the liquid crystal injection process, the liquid crystal is injected into the liquid crystal display panel through the liquid crystal inlet, and then the liquid crystal inlet is sealed.

그라인딩(grinding) 공정은 박막 트랜지스터 어레이의 점등 검사시 이용되는 쇼트바를 제거하는 공정이다.Grinding process is a process of removing the short bar used in the lighting test of the thin film transistor array.

실장공정에서는 게이트 드라이브 집적회로 및 데이터 드라이브 집적회로 등의 집적회로가 실장된 테이프 케리어 패키지(Tape Carrier Package : 이하, "TCP"라 한다)를 기판 상의 패드부에 접속시키게 된다. 이러한 드라이브 집적회로는 전술한 TCP를 이용한 테이프 오토메이티드 본딩(Tape Automated Bonding) 방식 이외에 칩 온 글라스(Chip On Glass ; COG) 방식 등으로 기판 상에 직접 실장될 수도 있다. In the mounting process, a tape carrier package (hereinafter referred to as "TCP") in which integrated circuits such as a gate drive integrated circuit and a data drive integrated circuit are mounted is connected to a pad portion on a substrate. The drive integrated circuit may be directly mounted on a substrate by a chip on glass (COG) method in addition to the tape automated bonding method using the above-described TCP.

불량화소 검사공정은 액정표시패널의 패드들에 검사핀을 접촉시키고 신호를 공급함으로써 각 화소들의 불량여부를 판단하는 검사를 말한다. The defective pixel inspection process is a test for determining whether each pixel is defective by contacting the test pins with pads of the liquid crystal display panel and supplying a signal.

리페어 공정은 검사 공정에 의해 리페어가 가능한 것으로 판정된 기판에 대한 복원을 실시한다. 한편, 검사 공정에서 리페어가 불가능한 불량기판들에 대하여는 폐기처분된다. The repair process restores the substrate that is determined to be repairable by the inspection process. On the other hand, defective substrates that cannot be repaired in the inspection process are discarded.

이하, 도 1을 참조하여 그라인딩 공정을 구체적으로 설명하기 위한 하부 모기판을 나타내는 평면도이다. Hereinafter, a plan view illustrating a lower mother substrate for specifically describing the grinding process with reference to FIG. 1.

도 1에 도시된 하부 모기판(2)은 박막 트랜지서터 어레이가 위치하는 어레이 영역(P1), 어레이 영역(P1)에서 신장된 패드(4), 점등검사시 패드(4)에 온/오프 신 호를 공급하는 쇼트바(6), 쇼트바(6)를 기준으로 어레이 영역의 반대편에 위치하는 스크라이빙 라인(8), 쇼트바(6)와 패드(4)를 연결시키는 제1 링크(10), 패드(4)와 어레이 영역(P1)을 연결시키는 제2 링크(14)를 나타내었다. 여기서, 제2 링크(14) 및 패드(4)는 박막 트랜지스터 어레이의 게이트 라인에서 신장되는 게이트 링크 및 게이트 패드 일수도 있고, 데이터 라인에서 신장되는 데이트 링크 및 데이터 패드 일수도 있다.The lower mother substrate 2 shown in FIG. 1 is turned on / off in the array region P1 where the thin film transistor array is located, the pad 4 extending in the array region P1, and the pad 4 during the lighting test. A first link connecting the short bar 6 and the pad 4 with a short bar 6 for supplying a signal, a scribing line 8 located opposite the array area with respect to the short bar 6 (10), the second link 14 connecting the pad 4 and the array region P1 is shown. Here, the second link 14 and the pad 4 may be gate links and gate pads extending from the gate line of the thin film transistor array, or data links and data pads extending from the data line.

이러한, 하부 모기판(2)은 다수의 박막 트랜지스터 어레이를 형성함과 아울러 패드(4), 쇼트바(6)가 형성된 후 점등 검사가 실시된다. The lower mother substrate 2 is formed with a plurality of thin film transistor arrays, and a lighting test is performed after the pad 4 and the short bar 6 are formed.

쇼트바(4)를 이용한 점등검사는 점등검사장비의 검사핀이 쇼트바(4)에 접촉된 후 온/오프를 위한 신호가 인가됨으로서 박막 트랜지스터 어레이들 내의 화소셀들의 점등 유무를 판별하게 된다. In the lighting test using the short bar 4, a signal for on / off is applied after the test pin of the lighting test device contacts the short bar 4 to determine whether the pixel cells in the thin film transistor arrays are turned on.

이러한, 점등검사가 실시된 후 정상 판정을 받은 하부 모기판은 상부 모기판과 합착된 후 스크라이빙 라인(10)을 따라 합착된 상하부 모기판을 절단하는 스크라이빙 공정이 실시된다. 이후, 분리된 각각의 액정표시패널에 액정이 주입되고 쇼트바(106)를 제거하는 그라인딩 공정이 실시됨으로써 하나의 박막 트랜지스터 어레이 기판과 컬러필터 어레이 기판으로 이루어지는 액정표시패널이 형성된다. After the lighting test is performed, the lower mother substrate, which is normally determined, is bonded to the upper mother substrate, and then a scribing process of cutting the upper and lower mother substrates bonded along the scribing line 10 is performed. Thereafter, a liquid crystal is injected into each of the separated liquid crystal display panels and a grinding process of removing the short bar 106 is performed to form a liquid crystal display panel including one thin film transistor array substrate and a color filter array substrate.

여기서, 그라인딩 공정은 그라인딩 장비(또는 "그라인더" 라 한다)를 이용하여 박막 트랜지스터 어레이 기판의 끝단에 위치하게 되는 쇼트바(6)를 연마시켜 제거하게 된다. 이때, 쇼트바(6)를 연마하는 과정에서 쇼트바(6) 뿐만 아니라 패드(4)까지도 연마되는 문제가 발생할 수 있다. In this case, the grinding process is performed by grinding and removing the short bar 6 positioned at the end of the thin film transistor array substrate using grinding equipment (or referred to as "grinder"). In this case, in the process of polishing the short bar 6, a problem may occur that not only the short bar 6 but also the pad 4 is polished.

도 2는 정상적으로 그라인딩 공정이 수행된 상태를 나타내고, 그라인딩 공정 후의 불량상태를 타나내고 있다. 2 shows a state in which the grinding process is normally performed, and shows a bad state after the grinding process.

즉, 도 2의 (1)에 도시된 바와 같이, 박막 트랜지스터 어레이 기판(2a)의 끝단만 부분적으로 연마를 하여야함에도 불구하고, 도 2의 (2)에 도시된 바와 같이, 너무 많은 연마가 실시됨으로써 설계된 그라인딩 영역(B)을 넘어서 과하게 그라인딩이 진행되는 일이 빈번히 발생된다. 그 결과, 박막 트랜지스터 어레이 기판(2a)의 패드(4)가 손상되거나 이후 진행될 실장공정에서 TCP 등이 기판의 날카로운 부분에 의해 손상을 받을 염려가 발생된다. 이러한, 문제를 방지하기 위하여 사용자는 그라인더를 사용하는 경우 현미경을 이용하여 그라인딩 정도를 주기적으로 확인할 수 밖에 없다. 이와 같이 현미경을 이용하여 그라인딩 정도를 확인하는 경우 쇼트바(6)와 패드(4) 사이의 제1 링크(10)의 남아있는 정도를 구체적으로 확인하기 위하여는 좀더 정밀한 방법으로 연마되지 않고 남아 있는 제1 링크(10)의 길이를 측정해야 한다. 그러나, 이러한 측정과정은 단순히 현미경으로 관할하는 정도가 아니라 측정 장비를 이용하여 함으로써 전체 그라인딩 공정시간을 증가시키는 원인이 되고 있다. That is, as shown in FIG. 2 (1), although only the end of the thin film transistor array substrate 2a must be partially polished, too much polishing is performed as shown in FIG. As a result, excessive grinding occurs frequently beyond the designed grinding area B. As a result, there is a concern that the pad 4 of the thin film transistor array substrate 2a may be damaged or the TCP or the like may be damaged by a sharp portion of the substrate in a mounting process to be performed later. In order to prevent such a problem, the user has to check the grinding degree periodically using a microscope when using the grinder. As such, when checking the grinding degree using a microscope, in order to specifically check the remaining degree of the first link 10 between the short bar 6 and the pad 4, the grinding remains in a more precise manner. The length of the first link 10 should be measured. However, this measurement process is not just a microscope, but by using the measuring equipment to increase the overall grinding process time.

따라서, 본 발명의 목적은 그라인딩(grinding) 공정 시간을 단축시킬 수 있는 액정표시패널 및 그 제조방법을 제공함에 있다. Accordingly, an object of the present invention is to provide a liquid crystal display panel and a method of manufacturing the same which can shorten the grinding process time.

상기 목적을 달성하기 위하여, 본 발명은 게이트 라인 및 데이터 라인에 의해 정의되는 화소셀들이 매트릭스 형태로 배열된 하부 어레이 기판을 가지는 액정표시패널에 있어서, 상기 하부 어레이 기판은 상기 신호라인들 각각에서 신장되어 외부로부터의 구동신호를 공급하는 패드들와; 상기 패드들과 전기적으로 접속되며 상기 화소셀들의 점등 유무를 판별하기 위한 신호를 상기 패드들에 공급하는 쇼트바와; 상기 쇼트바와 상기 패드들을 연결시키는 링크와; 상기 링크를 가로지르도록 형성되어 상기 쇼트바의 제거를 위한 그라인딩 공정시 그라인딩 정도의 기준을 제공하는 그라인딩 기준 키(key)들을 구비한다.In order to achieve the above object, the present invention provides a liquid crystal display panel having a lower array substrate in which pixel cells defined by gate lines and data lines are arranged in a matrix, wherein the lower array substrate extends in each of the signal lines. Pads for supplying driving signals from the outside; A short bar electrically connected to the pads and supplying a signal to the pads to determine whether the pixel cells are lit; A link connecting the short bar and the pads; Grinding reference keys are formed to cross the link and provide a criterion of the degree of grinding in the grinding process for removal of the short bar.

이웃하는 상기 그라인딩 기준 키들 간의 간격은 등 간격인 것을 특징으로 한다.The spacing between neighboring grinding reference keys is an equal spacing.

상기 패드들은 상기 게이트 라인과 접속되는 게이트 패드 및 상기 데이터 라인과 접속되는 데이터 패드를 포함한다.The pads include a gate pad connected to the gate line and a data pad connected to the data line.

상기 그라인딩 기준 키들은 상기 게이트 라인, 게이트 패드 및 쇼트바와 동일물질로 동시에 형성된다.The grinding reference keys are simultaneously formed of the same material as the gate line, the gate pad, and the short bar.

상기 그라인딩 기준 키들은 상기 데이터 라인, 데이터 패드 및 쇼트바와 동일물질로 동시에 형성된다.The grinding reference keys are simultaneously formed of the same material as the data line, data pad and short bar.

상기 그라인딩 기준 키들은 그라인딩 공정시 부분적으로 제거된다.The grinding reference keys are partially removed during the grinding process.

본원발명은 다수의 신호라인, 상기 신호라인에 의해 정의되는 화소셀, 상기 신호라인과 접속된 패드들, 상기 패드와 전기적으로 연결된 쇼트바, 상기 쇼트바 및 상기 패드를 연결시키는 링크, 상기 링크를 가로지르도록 위치하는 다수의 그라 인딩 기준 키들을 구비하는 하부 어레이 기판을 형성하는 단계와; 상기 쇼트바에 점등신호를 공급하여 상기 화소셀들의 점등 여부를 검사하는 단계와; 상기 그라인딩 기준 키들을 기준으로 상기 쇼트바를 제거하는 그라인딩 공정을 실시하는 단계를 포함한다.The present invention provides a plurality of signal lines, a pixel cell defined by the signal line, pads connected to the signal line, a short bar electrically connected to the pad, a link connecting the short bar and the pad, the link Forming a lower array substrate having a plurality of grinding reference keys positioned to traverse; Supplying a lighting signal to the short bar to check whether the pixel cells are turned on; And performing a grinding process of removing the short bar based on the grinding reference keys.

상기 그라인딩 공정을 실시하는 단계는 그라인더를 이용하여 상기 쇼트바를 연마하는 단계와; 상기 링크 및 그라인딩 기준 키를 부분적으로 연마하는 단계와; 상기 그라인딩 기준 키들 중 잔여 개수를 파악하여 그라인딩 공정의 종료여부를 판단하는 단계를 포함한다.The performing of the grinding process may include grinding the short bar using a grinder; Partially grinding the link and grinding reference keys; Determining whether the grinding process is finished by identifying the remaining number of the grinding reference keys.

이웃하는 상기 그라인딩 기준 키들 간의 간격은 등 간격인 것을 특징으로 한다.The spacing between neighboring grinding reference keys is an equal spacing.

상기 패드들은 상기 게이트 라인과 접속되는 게이트 패드 및 상기 데이터 라인과 접속되는 데이터 패드를 포함한다.The pads include a gate pad connected to the gate line and a data pad connected to the data line.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다. Other objects and features of the present invention in addition to the above object will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하, 도 3 내지 도 6을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 3 to 6.

도 3은 본 발명의 실시예에 따른 박막 트랜지스터 어레이들이 형성된 하부 모(Mother)기판을 나타내는 도면이고, 도 4는 도 3의 C,D영역을 확대하여 구체적으로 나타내는 도면이다. 여기서, 도 3에서의 C,D 영역의 평면 형상은 동일하므로 도 4에서는 C,D 중 어느 하나의 형상만을 나타내었고 "패드(104)"는 게이트 패드 (104a) 및 데이터 패드(104b) 중 어느 하나를 나타내고, "쇼트바(106)"는 게이트 쇼트바(106a) 및 데이터 쇼트바(106b) 중 어느 하나를 나타낸다.3 is a diagram illustrating a lower mother substrate on which thin film transistor arrays are formed, and FIG. 4 is an enlarged view of the C and D regions of FIG. 3. Here, since the planar shapes of the C and D regions in FIG. 3 are the same, only the shape of any one of C and D is shown in FIG. 4, and the “pad 104” refers to any one of the gate pad 104a and the data pad 104b. One represents " short bar 106 " represents either the gate short bar 106a or the data short bar 106b.

도 3 및 도 4를 참조하면, 하부 모기판(102)은 박막 트랜지스터 어레이들이 형성된 어레이 영역(P1), 어레이 영역(P1)에서 신장된 게이트 패드(104a) 및 데이터 패드(104b), 점등검사시 게이트 패드(104a) 및 데이터 패드(104b)에 온/오프 신호를 공급하는 게이트 쇼트바(106a) 및 데이터 쇼트바(106b), 게이트 쇼트바(106a) 및 데이터 쇼트바(106b)를 기준으로 어레이 영역(P1)의 반대편에 위치하는 스크라이빙 라인(108), 게이트 쇼트바(106a)와 게이트 패드(104a) 사이를 연결시키고 데이터 쇼트바(106b)와 데이터 패드(104b) 사이를 연결시키는 제1 링크(110), 게이트 패드(104a) 및 데이터 패드(104b)와 어레이 영역(P1)을 연결시키는 제2 링크(114)를 구비한다. 3 and 4, the lower mother substrate 102 may include an array region P1 in which thin film transistor arrays are formed, a gate pad 104a and a data pad 104b extending from the array region P1, and a lighting test. Array based on gate short bar 106a and data short bar 106b, gate short bar 106a, and data short bar 106b that supply on / off signals to gate pad 104a and data pad 104b. A scribing line 108, a gate short bar 106a and a gate pad 104a, which is located opposite the region P1, and a connection between the data short bar 106b and the data pad 104b. A first link 110, a gate pad 104a, and a second link 114 connecting the data pad 104b and the array region P1 are provided.

어레이 영역(P1)에는 서로 교차되게 형성되는 게이트 라인(GL) 및 데이터 라인(DL), 게이트 라인(GL) 및 데이터 라인(DL)의 교차영역에 위치하는 박막 트랜지스터, 게이트 라인(GL) 및 데이터 라인(DL)에 의해 정의되는 화소영역에 위치하며 박막 트랜지스터와 접촉되는 화소전극 등이 형성된다. In the array region P1, the thin film transistor, the gate line GL, and the data positioned at the intersection of the gate line GL and the data line DL, the gate line GL, and the data line DL are formed to cross each other. A pixel electrode, etc., positioned in the pixel region defined by the line DL and in contact with the thin film transistor, are formed.

게이트 라인(GL)은 제2 링크(114)를 통해 게이트 패드(104a)와 연결되고, 데이터 라인(DL)은 제2 링크(114)를 통해 데이터 패드(104a)와 연결된다. The gate line GL is connected to the gate pad 104a through the second link 114, and the data line DL is connected to the data pad 104a through the second link 114.

패드들(104){게이트 패드(104a) 및 데이터 패드(104b)}은 외부구동회로부로의 구동신호들을 게이트 라인(GL) 및 데이터 라인(DL)에 전달하는 역할을 한다. 도 3 및 도 4에서는 패드들(104)이 쇼트바(106)에 공통으로 연결됨으로써 쇼트바(106) 로부터 온/오프 신호를 공급받아 게이트 라인(GL) 및 데이터 라인(DL)에 전달하게 된다.The pads 104 (the gate pad 104a and the data pad 104b) serve to transfer driving signals to the external driving circuit unit to the gate line GL and the data line DL. In FIGS. 3 and 4, the pads 104 are commonly connected to the short bar 106 to receive an on / off signal from the short bar 106 and transmit the on / off signal to the gate line GL and the data line DL. .

쇼트바(106)와 패드(104)를 연결시키는 제1 링크(110)는 도 4에서와 같이 제1 링크(110)와 교차되는 형태인 그라인딩 기준 키(112)들이 다수 형성된다. 이러한, 그라인딩 기준 키들은 제1 링크(110)의 좌우로 돌출된 형태로 도 4에서는 총 4개가 구비되는 경우를 예를 들어 도시하였다. As shown in FIG. 4, the first link 110 connecting the short bar 106 and the pad 104 has a plurality of grinding reference keys 112 formed to intersect the first link 110. The grinding reference keys are protruded to the left and right of the first link 110 in FIG. 4. For example, four grinding reference keys are provided.

여기서, 각각의 그라인딩 기준 키(112)들 간의 간격(d)은 동일하게 설정된다.Here, the spacing d between the respective grinding reference keys 112 is set equally.

이러한, 그라인딩 기준 키(112)들은 그라인딩 공정시 그라인딩의 정도를 제시하는 역할을 한다. 즉, 별도의 장비를 이용하여 그라인딩 정도를 측정하지 않고 단순히 현미경 등으로 관찰하여 그라인딩 기준 키(112)들의 남은 갯수 등으로 그라인딩 정도를 손쉽게 판별할 수 있게 된다. 그 결과, 그라인딩 공정 시간이 상당히 줄어들게 된다. The grinding reference keys 112 serve to indicate the degree of grinding in the grinding process. That is, by simply observing with a microscope or the like without measuring the grinding degree by using a separate equipment it is possible to easily determine the grinding degree by the remaining number of grinding reference keys (112). As a result, the grinding process time is significantly reduced.

이를 좀더 구체적으로 설명하면 다음과 같다. This will be described in more detail as follows.

일반적으로 쇼트바(106)를 이용한 점등검사가 실시된 후 정상 판정을 받은 하부 모기판은 상부 모기판과 합착된 후 스크라이빙 라인(108)을 따라 합착된 상하부 모기판을 다수의 액정표시패널로 절단하는 스크라이빙 공정이 실시된다. 이후, 분리된 각각의 액정표시패널(102a)에 액정이 주입되고 그라인더(Grinder)를 이용하여 쇼트바(106)를 포함하는 그라인딩 영역(B)을 연마하게 된다. 그러나, 종래에는 쇼트바(106) 및 제1 링크(110) 등 그라인딩 영역(B)의 연마 정도를 확인할 수 없었 으므로 별도의 측정장비를 이용하여 제1 링크(110)에서 연마 되지 않고 남아 있는 정도를 측정함으로써 전체 연마 정도를 측정하였다. 이에 따라, 전체 그라인딩 공정시간이 길어지는 문제가 있었다. 이러한, 문제를 해결하기 위해 본원발명에서는 도 5에 도시된 바와 같이 다수의 그라인딩 기준 키(112)들이 형성된다. 이러한, 그라인딩 기준 키(112)들은 제1 링크(110)를 가로지르는 바 형태로 형성됨과 아울러 이웃하는 그라인딩 기준 키(112)들 간의 등 간격(d)으로 형성된다. 이에 따라, 그라인딩 공정을 실시하는 경우 간편하게 그라인딩 기준 키(112)들의 남은 갯수로 그라인딩 정도를 판별한다. 즉, 그라인딩 공정에서 패드(104)들과 가장 인접하게 위치하는 그라인딩 기준 키(112) 들 중 남은 갯수를 현미경 등으로 관찰하는 정도만으로 그라인딩 정도를 쉽게 판별할 수 있게 된다. 그 결과, 종래와 같이 별도의 측정장비를 이용하여 그라인딩 정도를 측정할 필요가 없게 됨으로써 그라인딩 공정시간을 현저히 절약할 수 있게 된다. In general, the lower mother substrate, which is normally determined after the lighting test using the short bar 106, is bonded to the upper mother substrate, and then the upper and lower mother substrates bonded along the scribing line 108 are arranged in a plurality of liquid crystal display panels. The scribing process of cutting into a furnace is performed. Thereafter, liquid crystal is injected into each of the separated liquid crystal display panels 102a, and the grinding region B including the shot bar 106 is polished using a grinder. However, in the related art, since the grinding degree of the grinding area B, such as the shot bar 106 and the first link 110, could not be confirmed, the degree remaining without being ground in the first link 110 by using a separate measuring device is used. The total polishing degree was measured by measuring. Accordingly, there was a problem that the entire grinding process time is long. In order to solve this problem, in the present invention, a plurality of grinding reference keys 112 are formed as shown in FIG. 5. The grinding reference keys 112 are formed in a bar shape across the first link 110 and are formed at equal intervals d between neighboring grinding reference keys 112. Accordingly, when the grinding process is performed, the grinding degree is simply determined by the remaining number of the grinding reference keys 112. That is, the grinding degree can be easily determined only by observing the remaining number of the grinding reference keys 112 positioned closest to the pads 104 with a microscope or the like in the grinding process. As a result, it is not necessary to measure the degree of grinding by using a separate measuring equipment as in the prior art it is possible to significantly reduce the grinding process time.

한편, 도 4 및 도 5에서는 그라인딩 기준 키(112)들의 형태가 모두 동일하며 그간 간의 간격 또한 등 간격(d) 이지만, 이와 달리 다양한 형태를 가질 수 있다. 예를 들어, 그라인딩 기준 키(112)들을 도형화한다든가 각각의 간격을 비등간격으로 설계할 수 도 있다. Meanwhile, in FIGS. 4 and 5, the types of the grinding reference keys 112 are all the same, and the intervals therebetween are equal intervals d. However, the grinding reference keys 112 may have various shapes. For example, the grinding reference keys 112 may be graphed or each interval may be designed as a boiling interval.

이러한, 본원발명에서의 그라인딩 기준 키(112)들은 게이트 패드(104a)와 인접하게 위치하는 경우 게이트 라인(GL), 게이트 패드(104a) 등 게이트 금속과 동일한 금속으로 동시에 형성된다. 즉, 게이트 패드(104a)와 인접한 영역에서의 게이트 쇼트바(106a), 제1 및 제2 링크(110,114)는 게이트 패드(104a) 등은 하나의 마스크 를 이용한 패터닝 공정에 의해 동시에 형성될 수 있다.In the present invention, the grinding reference keys 112 are simultaneously formed of the same metal as the gate metal, such as the gate line GL and the gate pad 104a when positioned adjacent to the gate pad 104a. That is, the gate short bars 106a, the first and second links 110 and 114 in the region adjacent to the gate pad 104a may be simultaneously formed by a patterning process using one mask. .

이와 마찬가지로 데이터 패드(104b)와 인접하게 위치하는 그라인딩 기준 키(112)들은 데이터 패드(104b), 데이터 쇼트바(106b) 등과 동시에 형성되게 된다. Similarly, the grinding reference keys 112 positioned adjacent to the data pad 104b are formed simultaneously with the data pad 104b, the data short bar 106b, and the like.

상술한 그라인딩 기준 키(112)들을 이용하여 그라인딩 공정을 수행하는 과정을 포함하는 액정표시패널의 제조방법을 도 6에 도시된 순서도를 참조하여 설명하면 다음과 같다.A manufacturing method of a liquid crystal display panel including a grinding process using the above-described grinding reference keys 112 will be described with reference to the flowchart shown in FIG. 6.

다수의 게이트 라인(GL) 및 데이터 라인(DL), 게이트 라인(GL) 및 데이터 라인(DL)에 의해 정의되는 화소셀(화소전극, 박막 트랜지스터 등), 게이트 라인(GL)과 제2 링크(110)를 통해 접속된 게이트 패드(104a), 데이터 라인(DL)과 제2 링크(110)를 통해 접속된 데이터 패드(104b) 등을 포함하는 박막 트랜지스터 어레이를 형성함과 아울러 각각의 패드(104)들과 전기적으로 연결된 쇼트바(106), 쇼트바(106) 및 패드(104)들을 연결시키는 제1 링크(110), 제1 링크(110)를 가로지르도록 위치하는 다수의 그라인딩 기준 키(112)들을 구비하는 하부 모기판을 형성한다.(S2)Pixel cells (pixel electrodes, thin film transistors, etc.) defined by a plurality of gate lines GL and data lines DL, gate lines GL, and data lines DL, gate lines GL, and second links ( Each pad 104 is formed while forming a thin film transistor array including a gate pad 104a connected through the 110, a data line DL and a data pad 104b connected through the second link 110, and the like. A plurality of grinding reference keys positioned across the first link 110, the first link 110 connecting the short bar 106, the short bar 106 and the pads 104 electrically connected to the A lower mother substrate having the 112 is formed (S2).

이후, 하부 모기판의 쇼트바(106)에 점등신호를 공급하여 상기 화소셀들의 점등 여부를 검사한다.(S4) Thereafter, a lighting signal is supplied to the short bar 106 of the lower mother substrate to check whether the pixel cells are lit.

한편, (S2)단계와는 별도로 다수의 컬러필터 어레이 등이 형성되는 상부 모기판을 형성한다.(S6) On the other hand, apart from the step (S2) to form an upper mother substrate is formed a plurality of color filter array, etc. (S6).

상부 모기판과 하부 모기판은 실런트를 통해 합착(S8)된 후, 스크라이빙 라인(108)을 기준으로 합착된 상부 모기판과 하부 모기판을 절단하는 스크라이빙 공 정이 실시된다.(S10) After the upper mother substrate and the lower mother substrate are bonded (S8) through the sealant, a scribing process is performed to cut the upper and lower mother substrate bonded to the scribing line 108 (S10). )

이후, 절단된 다수의 액정표시패널에서 잔존하는 쇼트바(104)를 제거하는 그라인딩 공정이 실시된다.(S12)Thereafter, a grinding process of removing the short bars 104 remaining in the plurality of cut liquid crystal display panels is performed (S12).

이 그라인딩 공정이 실시되는 경우, 그라인더를 이용하여 쇼트바(106)를 연마하고, 제1 링크(110) 및 그라인딩 기준 키(112)들을 부분적으로 연마한다. 여기서, 그라인딩 기준 키(112)들은 그라인딩 공정의 종료 여부를 제시하는 역할을 한다. 즉, 그라인딩 공정 중 사용자는 중 그라인딩 기준 키(112)들의 잔여 개수를 파악하여 그라인딩 공정의 종료여부를 판단하게 된다.When this grinding process is performed, the shot bar 106 is polished using the grinder, and the first link 110 and the grinding reference keys 112 are partially polished. Here, the grinding reference keys 112 serve to indicate whether the grinding process is finished. That is, during the grinding process, the user may determine whether the grinding process is finished by identifying the remaining number of the grinding reference keys 112.

이와 같은 그라인딩 공정이 실시된 액정표시패널은 실장 공정, 불량화소검사 공정, 리페어 공정 등이 더 실시된다. The liquid crystal display panel subjected to such a grinding process is further subjected to a mounting process, a defective pixel inspection process, a repair process, and the like.

상술한 바와 같이, 본 발명의 실시 예에 따른 액정표시패널 및 그 제조방법은 쇼트바와 패드 사이의 제1 링크에 다수의 그라인딩 기준 키들을 형성한다. 이 그라인딩 기준 키들은 제1 링크부를 가로지르는 바 형태로 형성됨과 아울러 이웃하는 그라인딩 기준 키들 간의 소정 간격을 두고 위치하게 된다. 이에 따라, 그라인딩 공정에서 패드와 가장 인접하게 위치하는 그라인딩 기준키 들 중 남은 갯수를 현미경 등으로 관찰하는 정도만으로 그라인딩 정도를 쉽게 판별할 수 있게 된다. 그 결과, 종래와 같이 별도의 측정장비를 이용하여 그라인딩 정도를 측정할 필요가 없게 됨으로써 그라인딩 공정시간을 현저히 절약할 수 있게 된다. As described above, the liquid crystal display panel and the method of manufacturing the same according to the embodiment of the present invention form a plurality of grinding reference keys on the first link between the short bar and the pad. The grinding reference keys are formed in a bar shape across the first link portion and are positioned at predetermined intervals between neighboring grinding reference keys. Accordingly, the grinding degree can be easily determined only by observing the remaining number of the grinding reference keys closest to the pad with a microscope in the grinding process. As a result, it is not necessary to measure the degree of grinding by using a separate measuring equipment as in the prior art it is possible to significantly reduce the grinding process time.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 예컨대 본 발명의 기술적 사상은 실시예에서 액정표시패널의 전기적 검사를 중심으로 설명되었지만 그와 다른 평판표시장치에 형성된 신호배선들에 대한 전기적 검사에도 동일하게 적용될 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다. Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. For example, although the technical concept of the present invention has been described with reference to the electrical inspection of the liquid crystal display panel in the embodiment, the same may also be applied to the electrical inspection of signal wires formed on the other flat panel display device. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (12)

게이트 라인 및 데이터 라인에 의해 정의되는 화소셀들이 매트릭스 형태로 배열된 하부 어레이 기판을 가지는 액정표시패널에 있어서, A liquid crystal display panel having a lower array substrate in which pixel cells defined by gate lines and data lines are arranged in a matrix form. 상기 하부 어레이 기판은The lower array substrate 상기 신호라인들 각각에서 신장되어 외부로부터의 구동신호를 공급하는 패드들와;Pads extending from each of the signal lines to supply a driving signal from the outside; 상기 패드들과 전기적으로 접속되며 상기 화소셀들의 점등 유무를 판별하기 위한 신호를 상기 패드들에 공급하는 쇼트바와;A short bar electrically connected to the pads and supplying a signal to the pads to determine whether the pixel cells are lit; 상기 쇼트바와 상기 패드들을 연결시키는 링크와; A link connecting the short bar and the pads; 상기 링크를 가로지르도록 형성되어 상기 쇼트바의 제거를 위한 그라인딩 공정시 그라인딩 정도의 기준을 제공하는 그라인딩 기준 키(key)들을 구비하는 것을 특징으로 하는 액정표시패널. And grinding reference keys which are formed to cross the link and provide a reference for the degree of grinding during the grinding process for removing the short bar. 제 1 항에 있어서,The method of claim 1, 이웃하는 상기 그라인딩 기준 키들 간의 간격은 등 간격인 것을 특징으로 하는 액정표시패널.And the spacing between adjacent grinding reference keys is an equal spacing. 제 1 항에 있어서,The method of claim 1, 상기 패드들은 The pads 상기 게이트 라인과 접속되는 게이트 패드 및 상기 데이터 라인과 접속되는 데이터 패드를 포함하는 것을 특징으로 하는 액정표시패널. And a gate pad connected to the gate line and a data pad connected to the data line. 제 3 항에 있어서,The method of claim 3, wherein 상기 그라인딩 기준 키들은 상기 게이트 라인, 게이트 패드 및 쇼트바와 동일물질로 동시에 형성된 것을 특징으로 하는 액정표시패널.And the grinding reference keys are simultaneously formed of the same material as the gate line, the gate pad, and the short bar. 제 3 항에 있어서,The method of claim 3, wherein 상기 그라인딩 기준 키들은 상기 데이터 라인, 데이터 패드 및 쇼트바와 동일물질로 동시에 형성된 것을 특징으로 하는 액정표시패널.And the grinding reference keys are simultaneously formed of the same material as the data line, the data pad, and the short bar. 제 1 항에 있어서,The method of claim 1, 상기 그라인딩 기준 키들은 그라인딩 공정시 부분적으로 제거되는 것을 특징으로 하는 액정표시패널. And the grinding reference keys are partially removed during the grinding process. 다수의 신호라인, 상기 신호라인에 의해 정의되는 화소셀, 상기 신호라인과 접속된 패드들, 상기 패드와 전기적으로 연결된 쇼트바, 상기 쇼트바 및 상기 패드를 연결시키는 링크, 상기 링크를 가로지르도록 위치하는 다수의 그라인딩 기준 키들을 구비하는 하부 어레이 기판을 형성하는 단계와; A plurality of signal lines, pixel cells defined by the signal lines, pads connected to the signal lines, short bars electrically connected to the pads, links connecting the short bars and the pads, and crossing the links Forming a lower array substrate having a plurality of grinding reference keys positioned therein; 상기 쇼트바에 점등신호를 공급하여 상기 화소셀들의 점등 여부를 검사하는 단계와; Supplying a lighting signal to the short bar to check whether the pixel cells are turned on; 상기 그라인딩 기준 키들을 기준으로 상기 쇼트바를 제거하는 그라인딩 공정을 실시하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법. And performing a grinding process of removing the short bar on the basis of the grinding reference keys. 제 7 항에 있어서,The method of claim 7, wherein 상기 그라인딩 공정을 실시하는 단계는The step of performing the grinding process 그라인더를 이용하여 상기 쇼트바를 연마하는 단계와;Polishing the short bar using a grinder; 상기 링크 및 그라인딩 기준 키를 부분적으로 연마하는 단계와; Partially polishing the link and grinding reference keys; 상기 그라인딩 기준 키들 중 잔여 개수를 파악하여 그라인딩 공정의 종료여부를 판단하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법. Determining whether the grinding process is terminated by determining the remaining number of the grinding reference keys. 제 7 항에 있어서,The method of claim 7, wherein 이웃하는 상기 그라인딩 기준 키들 간의 간격은 등 간격인 것을 특징으로 하는 액정표시패널의 제조방법.And a gap between adjacent grinding reference keys is equally spaced. 제 7 항에 있어서,The method of claim 7, wherein 상기 패드들은 The pads 상기 게이트 라인과 접속되는 게이트 패드 및 상기 데이터 라인과 접속되는 데이터 패드를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법. And a gate pad connected to the gate line and a data pad connected to the data line. 제 10 항에 있어서,The method of claim 10, 상기 그라인딩 기준 키들은 상기 게이트 라인, 게이트 패드 및 쇼트바와 동일물질로 동시에 형성되는 것을 특징으로 하는 액정표시패널의 제조방법.And the grinding reference keys are simultaneously formed of the same material as the gate line, the gate pad, and the short bar. 제 10 항에 있어서,The method of claim 10, 상기 그라인딩 기준 키들은 상기 데이터 라인, 데이터 패드 및 쇼트바와 동일물질로 동시에 형성되는 것을 특징으로 하는 액정표시패널의 제조방법.And the grinding reference keys are simultaneously formed of the same material as the data line, the data pad, and the short bar.
KR1020050117060A 2005-12-02 2005-12-02 Liquid crystal display panel and method for fabricating thereof KR20070057522A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050117060A KR20070057522A (en) 2005-12-02 2005-12-02 Liquid crystal display panel and method for fabricating thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050117060A KR20070057522A (en) 2005-12-02 2005-12-02 Liquid crystal display panel and method for fabricating thereof

Publications (1)

Publication Number Publication Date
KR20070057522A true KR20070057522A (en) 2007-06-07

Family

ID=38354849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050117060A KR20070057522A (en) 2005-12-02 2005-12-02 Liquid crystal display panel and method for fabricating thereof

Country Status (1)

Country Link
KR (1) KR20070057522A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013033931A1 (en) * 2011-09-07 2013-03-14 深圳市华星光电技术有限公司 Short-circuiting bar assembly, liquid crystal display panel, and liquid crystal display
KR20170038435A (en) * 2015-09-30 2017-04-07 엘지디스플레이 주식회사 Display panel and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013033931A1 (en) * 2011-09-07 2013-03-14 深圳市华星光电技术有限公司 Short-circuiting bar assembly, liquid crystal display panel, and liquid crystal display
KR20170038435A (en) * 2015-09-30 2017-04-07 엘지디스플레이 주식회사 Display panel and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US7365560B2 (en) Apparatus and method for testing liquid crystal display panel
KR101137885B1 (en) Liquid Crystal Display Device and Testing Method thereof
JP5053479B2 (en) Matrix array substrate and manufacturing method thereof
KR20060134263A (en) Thin film transistor substrate and liquid crystal display including the same
KR101351404B1 (en) Method for reparing liquid crystal display device
KR20040059670A (en) Bump structure for testing tft-lcd
KR20120075096A (en) Liquid crystal display device and inspection method thereof
KR101165469B1 (en) Liquid Crystal Display Device
KR100557498B1 (en) Liquid crystal display device and fabrication method thereof
KR101258085B1 (en) Liquid crystal display device prevetable static electricity prevention and method of fabricating thereof
KR20110032328A (en) Liquid crystal display device
KR102078994B1 (en) Liquid Crystal Display device and Inspection Method thereof
KR20070057522A (en) Liquid crystal display panel and method for fabricating thereof
KR20040057692A (en) Pad structure for testing liquid crystal display panel
KR101102020B1 (en) Liquid Crystal Display Panel And Method For Fabricating Thereof
JP2009103872A (en) Active matrix substrate and liquid crystal display device, and manufacturing method of active matrix substrate
KR101186010B1 (en) liquid crystal display device and switching element repair method threreof
JP3843661B2 (en) Electro-optical device manufacturing method and electro-optical device inspection method
KR101165463B1 (en) liquid crystal display device and switching element repair method threreof
KR100965095B1 (en) Liquid crystal display device
KR101035177B1 (en) Array substrate and the fabrication method for lcd
KR100724747B1 (en) Method of Fabricating Liquid Crystal Display Device
KR100911104B1 (en) Array substrate and the fabrication method for lcd
KR20040040786A (en) Array substrate and the fabrication method for lcd
KR20050062272A (en) Liquid crystal display panel

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination