KR20070046779A - 직교 주파수 분할 다중화 시스템용 전치 보상기 및 이를동작시키는 방법 - Google Patents

직교 주파수 분할 다중화 시스템용 전치 보상기 및 이를동작시키는 방법 Download PDF

Info

Publication number
KR20070046779A
KR20070046779A KR1020067013612A KR20067013612A KR20070046779A KR 20070046779 A KR20070046779 A KR 20070046779A KR 1020067013612 A KR1020067013612 A KR 1020067013612A KR 20067013612 A KR20067013612 A KR 20067013612A KR 20070046779 A KR20070046779 A KR 20070046779A
Authority
KR
South Korea
Prior art keywords
precompensator
power amplifier
input
high power
output
Prior art date
Application number
KR1020067013612A
Other languages
English (en)
Inventor
루이 제이. 피. 디 피게이레두
병 무 이
Original Assignee
더 리전트 오브 더 유니버시티 오브 캘리포니아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 더 리전트 오브 더 유니버시티 오브 캘리포니아 filed Critical 더 리전트 오브 더 유니버시티 오브 캘리포니아
Publication of KR20070046779A publication Critical patent/KR20070046779A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
    • H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

전치 보상기 및 전력 증폭기는 통신 시스템에서 결합된다. 전력 증폭기의 목적은 고전력 증폭기에 의하여 통신시스템에 패스된 직교 주파수 분할 다중화(OFDM) 신호를 가능한 높게 제공하는 것이다. 전치 보상기는 전치 보상기 및 고전력 증폭기의 결합이 고전력 증폭기의 정상 선형 범위 외부에서 선형 특성을 가지도록 증폭기의 비선형성을 반전시킨다. 전치 보상기는 전력 증폭기에 대한 분석 모델에 기초하여 전치 보상기의 입력-출력 특성을 기술하는 정확한 분석 표현에 기초한다. 계산-분석 혼합형 방법은 시변 특성들에도 조차 고전력 증폭기의 비선형 왜곡을 보상한다. 이는 전력 증폭기의 어떤 고속 시변 작용을 효율적으로 트래킹하는 능력과 함께 전치 보상기의 희소 및 정밀 표현을 야기한다.
전치 보상기, 전력 증폭기, 통신 시스템, 비선형성

Description

직교 주파수 분할 다중화 시스템용 전치 보상기 및 이를 동작시키는 방법{A pre-distorter for orthogonal frequency division multiplexing systems and method of operating the same}
본 출원은 2004년 8월 19일에 출원된 미국 가출원번호 제60/602,905호와 관련되며, 이 가출원은 여기에 참조문헌으로서 통합되고 35 USC 119에 따라 우선권을 주장한다.
본 발명은 전력 증폭기의 신호-종속 및 시변 파라미터들이 전치 보상기에 의하여 선형화되는 전력 증폭기들을 사용하는 통신 시스템들에 있어서의 전치 보상기 분야에 관한 것이다.
직교 주파수 분할 다중화(OFDM)는 신호가 다른 주파수들에서 여러 협대역 채널들로 분할되는 디지털 변조 방법이다. 서로 근접한 채널들간의 주파수 간섭을 최소화하기 위한 기술이 1960년대 및 1970년대에 연구되었다. 어떤 면에서, OFDM은 종래의 주파수-분할 다중화(FDM)와 유사하다. 차이점은 신호들이 변조되고 복조되는 방식이다. 데이터 스트림을 포함하는 채널들 및 심볼들간에 간섭 또는 크로스토크를 최소화하는데 우선순위가 제공된다. 개별 채널들을 개선하는데 있어서는 중요성이 덜하다. OFDM은 유럽 디지털 오디오 방송 서비스들에서 사용된다. 기술은 디지털 텔레비전에 적합하며, 종래의 전화라인들을 통해 고속 디지털 데이터 전송을 수행하는 방법으로서 고려된다. 또한, 이 기술은 무선 근거리 통신망에서 사용된다.
직교 주파수 분할 다중화(OFDM)는 심볼간 간섭에 대한 높은 면역성, 다중-경로 페이딩에 대한 견고성 및 고데이터율에 대한 능력과 같은 여러 바람직한 속성들을 가진다. 이들 속성들은 IEEE 802.11a WLAN 및 ETSI 지상파 방송과 같은 무선 표준들의 출현시 OFDM이 통합되도록 하였다. 그러나, OFDM에 의하여 제기된 주요 문제점들중 한 문제는 높은 피크-투-평균-전력비에 의하여 유발된 비선형성 왜곡 때문에 고전력 증폭기(HPA)의 전력 효율성을 심각하게 제한하는 높은 피크-투-평균-전력비(PAPR)이다. 이러한 왜곡은 RF 시스템 설계 커뮤니티에 대하여 주요 관심원을 구성한다.
이러한 비선형 왜곡을 완화하기 위한 가장 유망한 방법들중 한 방법은 고전력 증폭기에 입력되기전에 OFDM 신호에 적용된 전치 보상기를 사용하는 것이다. 대부분, 전치 보상기-기반 방법들은 (1) 룩-업 테이블(LUT)을 사용하여 최소평균자승(LMS) 에러 추정을 통해 테이블을 업데이트하는 단계, (2) 2개의-스테이지 추정을 사용하는 단계, 즉 고전력 증폭기에 대한 위너-형 시스템 모델링 및 전치 보상기에 대한 해머스타인 시스템 모델링을 사용하는 단계, (3) 고전력 증폭기 비선형성을 보상하는 단순화된 볼테라-기반 모델링을 사용하는 단계, 및 (4) 이러한 비선형성의 다중화 근사치를 사용하는 단계를 포함한다.
그러나, 이들 기술들의 모두는 물리적 장치 고려사항들로부터 수집된 이용가 능한 특정 형태들보다 오히려 비선형 시스템에 대한 일반적인 근사 형태에 기초한다.
룩-업 테이블의 경우에, 룩-업 테이블은 적응 알고리즘에 의하여 업데이트된다. 이는 고전력 증폭기를 추정한후에 룩업-테이블의 업데이트에 포함된 긴 시간 및 룩-업 테이블의 제한된 크기에 의하여 유발된 고유 양자화 잡음의 단점을 가진다.
2개의-스테이지 추정의 경우에, 추정은 제 1추정 고전력 증폭기에 대한 위너 시스템의 파라미터들을 추정하고 고전력 증폭기에 대한 파라미터들의 정보를 사용하여 전치 보상기에 대한 파라미터들을 추정하기 위하여 이용된다. 이는 파라미터 추정치들의 수렴을 위하여 짧은 시간을 요구하는 단점을 가진다.
볼테르-기반 전치 보상기를 사용하는 경우에, 이러한 방법은 계수들을 더 효율적으로 트레이닝하기 위하여 직접 뿐만아니라 간접 학습 구조를 이용한다. 이는 볼테르 시리즈의 모델링 및 추정시에 복잡한 단점을 가진다.
고전력 증폭기 및 전치 보상기의 다항식 근사치를 사용하는 경우에, 알고리즘은 일반적이나, 다항식 근사치에 의하여 유발된 복잡성의 단점을 가진다.
진행파관 증폭기의 정확한 반전 모델을 사용하는 경우에, 이는 시변 고전력 증폭기 시스템들에 적합하지 않는 단점을 가진다.
앞서 기술된 이들 기술들의 모두는 물리적 장치의 고려사항들로부터 수집된 이용가능한 특정 형식들보다 오히려 비선형 시스템에 대한 일반적인 근사 형식에 기초한다.
본 발명의 전치 보상기는 최소 비선형 왜곡으로 고전력 증폭기에 의하여 전송된 전력을 강화하기 위하여 어떤 종류의 무선 통신들, 예컨대 셀룰라 전화, 디지털 비디오 방송, 디지털 오디오 방송 또는 어떤 종류의 유선 통신들, 예컨대 디지털 가입자 라인(DSL)에 의하여 사용될 수 있다. 본 발명은 핸드헬드 무선 통신 장치들 및 디지털 위성 통신들에서 즉시 사용될 수 있다.
본 발명은 전치 보상기이다. 전치 보상기는 무선 통신 시스템의 송신 안테나에 접속된 고전력 증폭기전에 배치된 전자 비선형 신호 처리장치이다. 고전력 증폭기의 목적은 고전력 증폭기에 의하여 송신 안테나에 패스된 OFDM 신호에 가능한 높은 전력을 제공하는데 있다. 그러나, 전력이 증가할수록, 고전력 증폭기의 신호는 고전력 증폭기의 선형 범위 이상으로 진행한다. 왜곡을 최소화하면서 고전력 증폭기의 출력에서 전력을 증가시키기 위하여, 전치 보상기는 증폭기전에 삽입된다. 전치 보상기는 전치 보상기 및 고전력 증폭기의 결합이 고전력 증폭기의 정상 선형 범위 이상에서 선형 특성을 가지도록 증폭기의 비선형성을 반전시킨다. 이러한 프로세스는 선형성이라 불린다.
기술된 발명의 특별한 특징은 전치 보상기의 설계가 고전력 증폭기에 대한 분석 모델에 기초하여 전치 보상기의 입력-출력 특징을 기술하는 정확한 분석 표현에 기초한다. 이는 OFDM 신호 전송 시스템에 의하여 앞의 선형성 동작의 성능을 정확하고 효율적으로 이루어지도록 한다.
이 응용을 관리하는 기본적인 원리는 다수의 무선 통신 표준들, 예컨대 IEEE 802.11a 및 WLAM 및 ETSI 지상 방송에 대한 주요 후보이도록 하는 여러 바람직한 속성들을 가진다. 그러나, OFDM 신호에 의하여 유발된 주요 문제들중 한 문제는 높은 피크-투-평균-전력비로부터 발생하는 비선형 왜곡 때문에 고전력 증폭기의 전력 효율성을 심각하게 제한하는 높은 피크-투-평균-전력 비이다.
기술된 실시예는 고전력 증폭기가 진행파관 증폭기(TWTA) 또는 시변 특성을 가진 고체 상태 전력 증폭기(SSPA)인 경우들에 대한 비선형 왜곡을 보상하는 신규한 계산-분석 혼합형 방법을 제공한다. 진행파관 증폭기들은 고전송전력이 디지털 위성 채널의 경우에서 처럼 요구될때 무선 통신시스템들에서 사용되며, 고체 상태 전력 증폭기들은 지상-기반 이동 무선 통신시스템들을 위하여 사용된다. 룩-업 테이블 또는 적응 방식들에 기초하는 이전 전치 보상기 기술들과 비교하여, 기술된 실시예는 비선형 파라미터 추정 알고리즘과 관련하여 살레흐 진행파관 증폭기 모델 및 라프 고체 상태 전력 증폭기 모델의 분석 반전에 의존한다. 이는 고전력 증폭기의 어떤 고속 시변 동작을 효율적으로 트래킹하는 능력과 함께 전치 보상기의 희소 및 정밀 표현을 야기한다. 컴퓨터 시뮬레이션 결과들은 제시된 방법을 기술하며 유효하게 한다.
기술된 실시예에서는 이들 장치들에 대한 살레흐 진행파관 증폭기 모델 및 라프 고체 상태 전력 증폭기 모델을 사용하여 단지 소수의 파라미터들에 의하여 표현된 반전에 대한 정확한 폐쇄 형식 표현을 보고함으로서 고전력 증폭기에 대한 전치 보상기의 신규한 방법을 기술한다. 이러한 방법은 일반적인 근사 표현(다항식 표현과 같은)이 정확한 표현을 위하여 필요한 다수의 파라미터들을 방지한다.
기술된 방법에서는 전치 보상기 I 및 전치 보상기 II로 라벨링된 2개의 전치 보상기들에 대한 코우전트 알고리즘들을 유도하기 위하여 고체 상태 전력 증폭기 및 진행파관 증폭기에 대한 분석 모델을 이용한다. 전치 보상기 I는 고체 상태 전력 증폭기에 적용하며, 전치 증폭기 II는 진행파관 증폭기에 적용한다.
이들 두 타입의 고전력 증폭기들을 사용하는 이유는 이들 2개의 타입들이 오늘날의 무선 통신 시스템들에서 매우 중요하기 때문이다. 진행파관 증폭기들은 위성 통신들을 위하여 보통 사용되며, 고체 상태 증폭기들은 이동 통신 시스템들을 위하여 사용된다. 이러한 타입의 증폭기의 심각한 비선형성 때문에 진행파관 증폭기와 관련된 왜곡을 보상하기 위해서는 상당한 작업을 필요로 한다. 그러나, OFDM은 코드분할 다중접속(CDMA)과 결합된 차세대 셀룰라 시스템들, 즉 다중 캐리어 코드-분할 다중접속(MC-CDMA) 또는 다중 캐리어 직접 시퀀스 코드-분할 다중접속(MC-DS-CDMA)에 대한 표준으로 예상된다. 코드-분할 다중접속은 스펙트럼 확산 기술을 사용하는 디지털 셀룰라 기술이다. 경쟁 시스템들과 다르게, CDMA는 각각의 사용자에게 특정 주파수를 할당하지 않는다. 대신에, 모든 채널은 전체 이용가능한 스펙트럼을 사용한다. 개별 대화들은 의사-랜덤 디지털 시퀀스로 인코딩된다. CDMA는 다른 상업적 이동 기술들보다 음성 및 데이터 통신들에 있어서 양호한 용량을 제공하며, 이에 따라 어떤 주어진 시간에 더 많은 가입자들이 접속된다. 다중-캐리어(MC) CDMA는 직접 시퀀스(DS) CDMA(코드분할 다중접속) 및 OFDM 기술들의 결합된 기술이다. 이는 주파수 영역에서 확산 시퀀스에 적용한다.
따라서, 고체 상태 전력 증폭기의 중요성이 날로 증가하고 있다. 이러한 이유로 인하여, 고전력 증폭기 모델로서 고체 상태 전력 증폭기를 사용한다. 살레흐 모델의 반전에 대한 폐쇄형 표현이 공지되어 있는 반면에, 이러한 반전은 고전력 증폭기의 특성이 시간에 따라 변화하는 기술된 실시예에서 전치 보상기의 구현시 사용되지 않는다. 본 발명에서는 시퀀스 비선형 파라미터 추정 알고리즘과 고전력 증폭기 특성의 반전에 대한 폐쇄형 표현을 결합하였으며, 이는 전치 보상기의 희소 구현을 가능하게 하며 또한 고전력 증폭기의 시변 동작을 정확하게 트래킹 또는 적응할 수 있도록 한다.
앞서 언급된 다른 종래의 방법들과 비교하여, 본 발명의 알고리즘은 이하에 기술된 컴퓨터 시뮬레이션들에 의하여 명시되고 검증되는 바와같이 고속이고 정확하며 단순하다.
장치 및 방법이 기능적으로 설명되는 반면에, 35 USC 112하에서 명시적으로 규정되지 않는 경우에 청구항들은 반드시 "수단" 또는 "단계"의 구성에 의하여 제한되는 것으로 구성되지 않으며 균등론하에서 청구항들에 의하여 제공된 한정범위의 전체 균등 범위에 따르며, 청구항들이 35 USC 112하에서 명시적으로 규정되는 경우에 35 USC 112하에서 전체 균등 범위를 따른다. 본 발명은 동일 부호가 동일한 엘리먼트를 나타내는 첨부 도면들을 참조로하여 이하에서 더 상세히 설명될 것이다.
도 1은 본 발명의 고전력 증폭기 및 전치 보상기를 가진 단순화된 OFDM 통신 송신기를 도시한 도면.
도 2는 정규화된 입력의 함수로서 정규화된 출력을 가진 살레흐 진행파관 증폭기 모델의 비선형 증폭 및 위상 전달 함수에 대한 그래프.
도 3은 정규화된 입력의 함수로서 정규화된 출력을 가진 라프의 고체 상태 전력 증폭기 모델의 비선형 증폭 전달 함수에 대한 그래프.
도 4는 정규화된 입력의 함수로서 정규화된 출력을 가진 전치 보상기를 가진 살레흐 진행파관 증폭기 모델의 증폭 보상 효과를 도시한 그래프.
도 5는 시변 고전력 증폭기와 결합된 전치 보상기의 단순화된 블록도.
도 6a는 정규화된 입력의 함수로서 정규화된 출력을 가진 전치 보상기를 사용하여 라프의 고체 상태 전력 증폭기 모델의 보상 효과를 도시한 그래프.
도 6b는 정규화된 입력의 함수로서 정규화된 출력을 가진 전치 보상기를 사용하여 라프의 고체 상태 전력 증폭기 모델의 보상 및 절단 효과를 도시한 그래프.
도 7a는 I 채널 대 Q 채널을 가진 전치 보상기 없이 진행파관 증폭기를 사용하여 수신된 OFDM 신호 배열을 도시한 그래프.
도 7b는 I 채널 대 Q 채널을 가진 전치 보상기와 진행파관 증폭기를 사용하여 수신된 OFDM 신호 배열들을 도시한 도면.
도 8은 입력 Eb/No 비(db)의 함수로서 BER을 가진 시불변 진행파관 증폭기를 가진 OFDM 시스템에서 전치 보상기를 사용하고 또한 전치 보상기를 사용하지 않은 비트 에러비(BER) 출력 성능을 도시한 그래프로서, Eb는 비트당 신호 에너지이며 No는 잡음 전력 스펙트럼 밀도이며, Eb/No = SNR(신호대 잡음비)인 그래프.
도 9a는 정규화된 입력의 함수로서 정규화된 출력을 도시한 도 1에서 정규화된 신호가 절단된 포화 조건에서 신호 증폭을 도시한 도면.
도 9b는 포화 조건에서 신호의 위상을 도시하며 또한 출력 위상 왜곡이 정규화된 입력 증폭의 함수이기 때문에 정규화된 입력 증폭 대 출력 위상 왜곡을 도시한 그래프.
도 10은 IBO(입력 백-오프)=6dB로 균일하게 분포된 파라미터들을 가진 시변 진행파관 증폭기를 가지며 전치 보상기가 입력 Eb/No 비(db)의 함수로서 BER을 도시하는 트래킹을 가지고 또한 가지지 않는 OFDM 시스템에서 전치 보상기를 사용하고 또한 전치 보상기를 사용하지 않은 비트 에러비(BER) 출력 성능을 도시한 그래프로서, Eb는 비트당 신호 에너지이며 No는 잡음 전력 스펙트럼 밀도이며, Eb/No = SNR(신호대 잡음비)인 그래프.
도 11은 IBO(입력 백-오프)=7dB로 균일하게 분포된 파라미터들을 가진 시변 진행파관 증폭기를 가지며 전치 보상기가 입력 Eb/No 비(db)의 함수로서 BER을 도시하는 트래킹을 가지고 또한 가지지 않는 OFDM 시스템에서 전치 보상기를 사용하고 또한 전치 보상기를 사용하지 않은 비트 에러비(BER) 출력 성능을 도시한 그래프로서, Eb는 비트당 신호 에너지이며 No는 잡음 전력 스펙트럼 밀도이며, Eb/No = SNR(신호대 잡음비)인 그래프.
도 12a는 I 채널 대 Q 채널을 가진 전치 보상기없이 고체 상태 전력 증폭기를 사용하여 수신된 OFDM 신호 배열을 도시한 그래프.
도 12b는 I 채널 대 Q 채널을 가진 전치 보상기와 고체 상태 전력 증폭기를 사용하여 수신된 OFDM 신호 배열들을 도시한 그래프.
도 13은 Ao=p=1일때 입력 Eb/No 비(db)의 함수로서 BER을 가진 시불변 고체 상태 전력 증폭기를 가진 OFDM 시스템에서 전치 보상기의 BER 성능을 도시한 그래프로서, Eb는 비트당 신호 에너지이며, No는 잡음 전력 스펙트럼 밀도이며, Eb/No = SNR(신호대 잡음비)인 그래프.
도 14는 파라미터들이 범위
Figure 112006048501053-PCT00001
에서 균일하게 분포될때 입력 Eb/No 비(db)의 함수로서 BER을 도시한 IBO=6dB과 함께 전치 보상기의 BER 성능을 도시한 그래프로서, Eb는 비트 에러들의 수이며, No는 입력 비트의 전체 수인 그래프.
도 15는 파라미터들이 범위
Figure 112006048501053-PCT00002
에서 균일하게 분포될때 입력 Eb/No 비(db)의 함수로서 BER을 도시한 IBO=6dB과 함께 전치 보상기의 BER 성능을 도시한 그래프로서, Eb는 비트당 신호 에너지이며, No는 잡음 전력 스펙트럼 밀도이며, Eb/No = SNR(신호대 잡음비)인 그래프.
도 16은 파라미터들이 범위
Figure 112006048501053-PCT00003
에서 균일하게 분포될때 입력 Eb/No 비(db)의 함수로서 BER을 도시한 IBO=7dB과 함께 전치 보상기의 BER 성능을 도시한 그래프로서, Eb는 비트당 신호 에너지이며, No는 잡음 전력 스펙트럼 밀 도이며, Eb/No = SNR(신호대 잡음비)인 그래프.
도 17은 살레흐 TWTA 모델에서 가우시안 및 균일하게 분포된 β,ε을 가진 2개의 가변 파라미터들의 수렴을 도시한 도면.
도 18은 IBO(입력 백-오프)=6dB로 균일하게 분포된 가우시안인 파라미터들을 가진 시변 진행파관 증폭기를 가지며 전치 보상기가 입력 Eb/No 비(db)의 함수로서 BER을 도시하는 트래킹을 가지고 또한 가지지 않는 OFDM 시스템에서 전치 보상기를 사용하고 또한 전치 보상기를 사용하지 않은 비트 에러비(BER) 출력 성능을 도시한 그래프로서, Eb는 비트당 신호 에너지이며 No는 잡음 전력 스펙트럼 밀도이며, Eb/No = SNR(신호대 잡음비)인 그래프.
도 19는 IBO(입력 백-오프)=7dB로 균일하게 분포된 가우시안인 파라미터들을 가진 시변 진행파관 증폭기를 가지며 전치 보상기가 입력 Eb/No 비(db)의 함수로서 BER을 도시하는 트래킹을 가지고 또한 가지지 않는 OFDM 시스템에서 전치 보상기를 사용하고 또한 전치 보상기를 사용하지 않은 비트 에러비(BER) 출력 성능을 도시한 그래프로서, Eb는 비트당 신호 에너지이며 No는 잡음 전력 스펙트럼 밀도이며, Eb/No = SNR(신호대 잡음비)인 그래프.
도 20은 라프 SSPA 모델(평균=1.5 및 분산=0.01)에서 가우시안 분포 A0, p를 가진 2개의 가변 파라미터들의 수렴을 도시한 도면.
도 21은 파라미터들이 가우시안 분포되고 분산=0.1일때 입력 Eb/No 비(db)의 함수로서 BER을 도시하는 IBO=6dB과 함께 전치 보상기의 BER 성능을 도시한 도면으로서, Eb는 비트당 신호 에너지이며 No는 잡음 전력 스펙트럼 밀도인 도면.
도 22는 파라미터들이 가우시안 분포되고 분산=0.1일때 입력 Eb/No 비(db)의 함수로서 BER을 도시하는 IBO=7dB과 함께 전치 보상기의 BER 성능을 도시한 그래프로서, Eb는 비트당 신호 에너지이며 No는 잡음 전력 스펙트럼 밀도이며, Eb/No = SNR(신호대 잡음비)인 그래프.
본 발명 및 이의 다양한 실시예들은 청구항들에서 한정된 본 발명을 예시적으로 기술한 바람직한 실시예들의 이하의 상세한 설명을 통해 보다 용이하게 이해될 것이다. 본 발명은 이하의 기술된 실시예들보다 넓은 청구항들에 의하여 한정된다는 것이 이해되어야 한다.
시스템 설명
도 1은 OFDM 시스템에 대한 고전력 증폭기 비선형성을 보장하기 위하여 도면부호 10으로 표시된 시스템 아키텍처를 도시한 본 발명의 단순화된 블록도이다. OFDM 기저대역 모듈(12)은 전치 보상기(14)에 OFDM-포맷된 신호를 발생시키며, 전치 보상기의 디지털 출력은 디지털 대 아날로그 변환기(16)에 의하여 아날로그 형식으로 변환되어 위상 시프트된 QAM 출력들을 곱셈기들(18, 20)에 발생시키며, 곱셈기들(18, 20)의 출력은 가산기(22)에서 결합되어 합산되며 무선 또는 유선 통신 시스템에 전송하기 위하여 전력 증폭기(24)에 입력된다. 도 1의 하드웨어가 다수의 균등 방식으로 구현될 수 있다는 것이 이해되어야 한다. 예컨대, 전치 보상기(14)는 하드웨어 및/또는 펌웨어의 결합을 사용하는 전용 디지털 신호 프로세서이거나 또는 적절한 신호 인터페이스들을 가진 컴퓨터일 수 있는 디지털 회로이며, 컴퓨터는 본 발명에서 개시된 디지털 정보를 처리하기 위하여 소프트웨어로 구성된다. 전치 보상기(14)가 구현될 수 있고 지금 공지되거나 또는 이후에 고안된 모든 수단들이 본 발명의 범위내에 있는 것으로 고려되는 특정 기술에 제한되지 않는다.
전형적으로, OFDM 신호 x(t)는 다음과 같은 수식(1)과 같이 분석적으로 표현될 수 있다.
Figure 112006048501053-PCT00004
(1)
여기서, X[k]는 직교 진폭 변조(QAM) 심볼을 나타내며, N은 서브-캐리어들의 수이며, fk는 다음과 같은 수식(2)로 표현될 수 있는 k번째 서브-캐리어 주파수이다.
Figure 112006048501053-PCT00005
(2)
여기서 TS는 x(t)의 샘플링 주기이다. QAM은 2개의 진폭-변조된(AM) 신호들을 신호 채널에 결합하여 유효 대역폭을 두배로하는 방법이다. QAM은 디지털 시스템들, 특히 무선 응용들에서 펄스 진폭 변조(PAM)와 함께 사용된다. QAM 신호에서 는 2개의 캐리어들이 존재하며, 각각의 캐리어는 동일한 주파수를 가지나 90도 위상차를 가진다(용어 직교가 발생하는 사이클의 1/4). 한 신호는 I 신호라 불리는 반면에 다른 신호는 Q 신호라 불린다. 수학적으로, 신호들중 하나는 사인파로 표현될 수 있으며, 다른 하나는 코사인파로 표현될 수 있다. 2개의 변조된 캐리어들은 전송소스에서 결합된다. 목적지에서, 캐리어들은 분리되며, 데이터는 각각으로부터 추출되며, 그 다음에 데이터는 원래의 변조 정보에 결합된다.
t=nTs에서 x(t)를 이산화시킴으로서, 다음과 같은 수식 (3)이 얻어진다.
Figure 112006048501053-PCT00006
(3)
전치 보상기(14)는 전치 보상기(14) 뒤에 배치된 제로(zero) 메모리 고전력 증폭기(24)에 존재하는 비선형 왜곡을 사전에 계산하여 제거하는 비선형 제로 메모리 장치이다.
진행파관 증폭기 모델
고전력 증폭기 모델로서, 살레흐 진행파관 증폭기 모델을 제시한다. 이러한 모델에서, 진행파관 증폭기의 AM/AM 및 AM/PM 변환은 다음과 같은 수식(4) 및 (5)으로 표현될 수 있다.
Figure 112006048501053-PCT00007
(4), (5)
여기서, u는 진폭 응답이며, φ는 위상 응답이며, r은 진행파관 증폭기의 입력 진폭이며, α,β,γ,ε는 4개의 조절 가능 파라미터들이다. 수식(4) 및 (5)의 작용은 도 2의 그래프에 기술되며, 여기서 진행파관 증폭기의 정규화된 출력은 정규화된 입력의 함수로서 도시된다. 도 2에서는 살레흐 원작용점으로서 α=1.9638; β=0.9945; γ=2.5293;ε=2.8168를 사용한다. 전치 보상기(14) 없는 진행파관 증폭기(24)의 출력 z(t)은 다음과 같은 수식(6)으로 표현될 수 있다.
Figure 112006048501053-PCT00008
(6)
여기서,
Figure 112006048501053-PCT00009
는 입력신호의 위상이며,
Figure 112006048501053-PCT00010
는 캐리어 주파수이다.
고체 상태 전력 증폭기 모델
고체 상태 전력 증폭기(24)와 관련하여, 정규화된 라프 모델을 사용한다. 이러한 모델에서, AM/PM 변환이 충분히 작아서 무시될 수 있다는 것을 가정한다. 그다음에, AM/AM 및 AM/PM 변환은 다음과 같은 수식(7) 및 (8)로 표현될 수 있다.
Figure 112006048501053-PCT00011
(7), (8)
여기서, r은 고체 상태 전력 증폭기(24)의 입력 진폭이며, A0는 최대 출력 진폭이며, p는 전이의 평활도에 영향을 미치는 파라미터들이다. 수식(7)의 작용은 도 3의 그래프에 기술되며, 여기서 정규화 출력은 정규화 입력의 함수로서 도시된 다. 전치 보상기(24) 없는 고체 상태 전력 증폭기(24)의 출력 z(t)은 다음과 같은 수식(9)으로 표현될 수 있다.
Figure 112006048501053-PCT00012
(9)
여기서,
Figure 112006048501053-PCT00013
은 입력의 위상이다.
전치 보상기들
지금부터는 본 발명에 따른 진행파관 증폭기(24) 및 고체 상태 증폭기(24)에 대한 전치 보상기들(14)이 고려된다. q 및 u가 전치 보상기(14)의 비선형 제로 메모리 입력 및 출력 맵들을 각각 나타내고, xl(n)은 전치 보상기(14)의 입력을 나타내고, yl(n)은 고전력 증폭기(24)의 입력인 전치 보상기(14)의 출력을 나타내고, z(t)가 도 1에 도시된 고전력 증폭기(24)의 출력을 나타낸다고 한다. 그 다음에, 어떤 주어진 고전력 증폭기(24)에 대하여, 본 발명에 따른 이상적인 전치 보상기(14)는 입력-출력 맵들이 다음과 같은 수식(10)을 만족하는 전치 보상기이다.
Figure 112006048501053-PCT00014
(10)
여기서, k는 사전에 결정된 특정 선형 진폭 상수이다. 이러한 설명에서, k=1이라고 가정한다.
진행파관 증폭기에 대한 전치 보상기
시불변의 경우
진행파관 증폭기(24)에서, 전치 보상기(14)의 입력 xl(n) 및 yl(n)에 대한 일반적인 기저대역(등가 저역통과 신호) 표현이 다음과 같은 수식(11) 및 (12)로 표현된다.
Figure 112006048501053-PCT00015
(11), (12)
여기서, 함수 q 및 φ는 수식(10)이 만족되는 것을 요구함으로서 결정된다. 수식(4) 및 (5)에 따르면, 진행파관 증폭기(24)의 입력 및 출력은 다음과 같은 수식(13) 및 (14)로 된다.
Figure 112006048501053-PCT00016
(13), (14)
여기서,
Figure 112006048501053-PCT00017
(15), (16)
수식(10)을 만족시키기 위하여, 다음과 같은 수식(17) 및 (18)이 유지되어야 한다.
Figure 112006048501053-PCT00018
(17), (18)
수식(17)로부터 다음과 같은 수식이 얻어진다.
Figure 112006048501053-PCT00019
(19)
이러한 수식은 이하의 수식(20)을 산출하기 위하여 q에 대하여 풀어질 수 있다.
Figure 112006048501053-PCT00020
(20)
또한, 제로 위상 왜곡에 대하여, 다음과 같은 수식(21) 또는 (22)을 가져야 한다.
Figure 112006048501053-PCT00021
(21)
또는
Figure 112006048501053-PCT00022
(22)
만일 r>1이면, 수식(20)은 해결되지 않는다. 이는 도 4의 그래프에 따른 신호의 절단에 대응하며, 여기서 정규화된 출력은 전치 보상기(14)를 가진 진행파관 증폭기(24)의 정규화된 입력의 함수로서 도시된다. 수식(20) 및 (22)의 이러한 분 석 해법은 브라잘(Brajal) 및 코울리(Chouly)에 의하여 이전에 얻었다.
시변 적응의 경우
지금부터는 이하와 같은 시변 경우에 대한 해결방법을 확장한다. 시변 모델로서, 4개의 파라미터 α,β,γ 및 ε가 시간에 따라 변화한다는 것을 가정한다. 다음과 같은 수식(23)을 표현한다.
Figure 112006048501053-PCT00023
(23)
여기서 J는 최소화되어야하는 비용 함수이며, E는 α,β에 대한 기대치이다. α에 대한 부분 미분하고 결과치를 0으로 놓으면 다음과 같은 수식(24) 및 (25)가 얻어진다.
Figure 112006048501053-PCT00024
(24), (25)
β에 대해여 유사하게 처리하면 다음과 같은 수식 (26) 또는 (27)이 얻어진다.
Figure 112006048501053-PCT00025
(26)
또는
Figure 112006048501053-PCT00026
(27)
단순화를 위하여 이하의 수식과 같이 정의한다.
Figure 112006048501053-PCT00027
(28), (29), (30), (31)
수식 (25), (28) 및 (29)에 따르는 다음과 같은 수식(32)이 얻어진다.
Figure 112006048501053-PCT00028
(32)
수식 (27), (30), (31) 및 (32)에 따르는 다음과 같은 수식(33)이 얻어진다.
Figure 112006048501053-PCT00029
(33)
따라서, 본 방법은
Figure 112006048501053-PCT00030
의 추정치인
Figure 112006048501053-PCT00031
에 대하여 도 5에 도시된 추정기(26)에서 수식(33)을 수치적으로 해결하고
Figure 112006048501053-PCT00032
의 추정치인
Figure 112006048501053-PCT00033
를 얻기 위하여 수식(32)에서
Figure 112006048501053-PCT00034
를 대체한다. 수식(28), (29), (30) 및 (31)의 기대치는 다음과 같은 수식 들를 사용하여 추정될 수 있다.
Figure 112006048501053-PCT00035
(34), (35), (36), (37)
γ 및 ε는 앞서 기술된 것과 동일한 방식으로 정확하게 추정될 수 있다. 이러한 방법은 시변 고전력 증폭기에 관한 전치 보상기(14)를 도시하는 도 5의 블록도에 기술되며, 여기서 파라미터 추정기(26)는 고전력 증폭기(24)로부터 파라미터들을 취하여 이들을 추정기(26)에 제공하여 전치 보상기(14)의 파라미터 추정치들을 생성한다.
수식(33)으로부터 β의 최적 추정치를 얻기 위하여, 이하의 수식을 사용한다.
Figure 112006048501053-PCT00036
(38)
수식(38)을 만족하는 최적 계수
Figure 112006048501053-PCT00037
는 이하의 수식(39)으로 정의된 MSE(평균자승에러)를 최소화하기 위하여 결정된다.
Figure 112006048501053-PCT00038
(39)
여기서, J는 최소화될 비용 함수이며, E는 β와 관한 기대치이다.
그다음에, β에 관한 도함수 J가 다음과 같은 수식으로 얻어진다.
Figure 112006048501053-PCT00039
(40)
여기서,
Figure 112006048501053-PCT00040
(41), (42), (43), (44)
이 다음에, LMS(최소평균자승) 알고리즘은 다음과 같은 수식(45)으로 표현될 수 있다.
Figure 112006048501053-PCT00041
(45)
여기서,
Figure 112006048501053-PCT00042
는 LMS 알고리즘의 스텝 크기이다.
일단 β의 추정치가 얻어지면, 수식(32)으로부터 α의 추정치가 용이하게 얻어진다. γ 및 ε는 앞서 기술된 것과 동일한 방식으로 추정될 수 있다.
고체 상태 전력 증폭기에 대한 전치 보상기
시불변의 경우
진행파관 증폭기(24)에서와 같이, 고체 상태 전력 증폭기(24)에 대한 전치 보상기(14)의 입력 xl(n) 및 출력 yl(n)에 대한 일반적인 기저대역(등가적으로 저역통과 신호) 표현들은 다음과 같다.
Figure 112006048501053-PCT00043
(46), (47)
여기서 함수 q 및 φ는 수식(10)이 만족될 것을 요구함으로서 결정된다. 위상 왜곡이 무시됨에 따라 위상 전치 보상을 처리할 필요가 없다는 것을 가정한다. 수식 (7) 및 (8)에 따르면, 고체 상태 전력 증폭기(24)의 입력 및 출력은 다음과 같은 수식으로 표현된다.
Figure 112006048501053-PCT00044
(48) 및 (49)
여기서,
Figure 112006048501053-PCT00045
(50)
수식(50)에 따르면, 수식(10)은 다음과 같은 수식(51)을 함축한다.
Figure 112006048501053-PCT00046
(51)
그 다음에, 어떤 대수 조작후에, 이하의 전치 보상기 특징 q(r)에 대한 정확한 표현을 발견하였다.
Figure 112006048501053-PCT00047
(52)
보상 효과에 대한 설명은 도 6에 기술된다. r>A0일때, 수식(52)은 해결되지 않는다. 이러한 경우에, 본 발명에서는 도 6에서 처럼 입력 신호를 절단한다.
시변 적응의 경우
고전력 증폭기(24)가 시변 시스템이기 때문에, 시변 모델로서 고체 상태 전력 증폭기 모델의 파라미터들 A0 및 p가 시간에 따라 변화한다는 것을 가정한다. 2개의 파라미터들 A0 및 p를 트래킹하기 위하여, 트레이닝 심볼들을 사용한다. 트레이닝 심볼들을 사용하면, 전치 보상기(14)의 입력, 즉 q(n) 및 전치 보상기(14)의 출력, 즉 u(n)이 얻어진다. 트레이닝 단계동안, 전치 보상기(14)가 턴오프된다고 가정한다. 즉, 전치 보상기(14)의 입력 및 출력은 동일한 (r(n)=q(n))이다.
파라미터들 A0 및 p를 추정하기 위하여, 수식(50)을 다음과 같은 수식(53)으로 변경한다.
Figure 112006048501053-PCT00048
(53)
알고리즘을 요약하기 위하여, 만일 p를 알면, 수식(53)으로부터 A0를 용이하게 얻을 수 있다. 그러나, A0 및 p가 시간에 따라 변화한다는 것을 가정한다. 첫째, 2개의 트레이닝 심볼들을 전송하면, 고전력 증폭기(24)의 입력 진폭 q 및 출력 진폭 u를 안다. 그 다음에, 2개의 다른 트레이닝 심볼들에 대응하는 수식(53)으로부터 A0의 2개의 상이한 추정치들, 즉 이하의 수식(54) 및 (55)에 의하여 주어진 A01 및 A02를 얻을 수 있다. 만일 트레이닝 시간동안 고전력 증폭기(24)와 동일한 정확한 p를 선택하면, A0의 2개의 다른 값들, 즉 A01 및 A02는 거의 동일한 값을 가지거나 또는 스텝 크기로 인하여 매우 근사한 값들을 가진다. A0의 2개의 추정치들간의 가장 작은 거리, 즉
Figure 112006048501053-PCT00049
를 가지는 지점에 대한 p를 찾을 수 있다. 그 다음에, 수식(53) 및 p의 추정치로부터,최소거리
Figure 112006048501053-PCT00050
에서
Figure 112006048501053-PCT00051
= A01
Figure 112006048501053-PCT00052
A02 를 얻을 수 있다. 이러한 알고리즘은 계 산적으로 용이하다. 2개의 트레이닝 심볼들만을 사용하고 반복하지 않으며 이에 따라 매우 작은 지연만이 야기된다.
알고리즘의 간단한 설명
1, 2개의 트레이닝 심볼들을 전송한다.
2. 수식(53)으로부터 A0, A01 및 A02의 2개의 추정된 값들을 얻는다.
3. p에 대한 스텝 크기를 선택하고,
Figure 112006048501053-PCT00053
를 산출하는 대응 p를 얻기 위하여
Figure 112006048501053-PCT00054
를 찾는다.
4.
Figure 112006048501053-PCT00055
= A01
Figure 112006048501053-PCT00056
A02인 A0,
Figure 112006048501053-PCT00057
의 추정된 값을 얻는다.
더 정밀한 방식으로서, 만일 p를 알면, 수식(53)으로부터 A0를 용이하게 얻을 수 있다. 그러나, A0 및 p가 시간에 따라 변화한다고 가정한다. 이 경우에, 이하의 알고리즘을 제안한다. 첫째, 2개의 트레이닝 심볼들을 전송하고, 이후에 고전력 증폭기(24)의 입력 진폭 q 및 고전력 증폭기(24)의 출력 진폭 u를 안다. 이 그다음에, 2개의 다른 트레이닝 심볼들에 대응하는 수식(53)으로부터, A0의 이하의 2개의 상이한 추정치들, 즉 A01 및 A02를 얻는다.
Figure 112006048501053-PCT00058
(54), (55)
여기서, q1, u1은 각각 제 1트레이닝 심볼에 대한 전치 보상기(14) 및 고전 력 증폭기(24)의 출력 진폭들이며, q2, u2는 각각 제 2 트레이닝 심볼에 대한 전치 보상기(14) 및 고전력 증폭기(24)의 출력 진폭들이다. 트레이닝 심볼들은 이전에 언급된 바와같이 전치 보상기(14)의 함수에 의하여 영향을 받지 않는다. 트레이닝 기간동안, 트레이닝 심볼들의 원래의 진폭들인 q1 및 q2를 r1 및 r2로 대체할 수 있다. 이하의 수식들로부터 미지의 A0 및 p를 추정할 수 있다.
Figure 112006048501053-PCT00059
(56), (57)
여기서,
Figure 112006048501053-PCT00060
는 A0의 추정치이며,
Figure 112006048501053-PCT00061
는 수식(56)으로부터 얻을 수 있는 최적
Figure 112006048501053-PCT00062
이다.
시뮬레이션 결과 및 논의
컴퓨터 시뮬레이션들에 의하여 제시된 고전력 증폭기 비선형 왜곡을 보정하는 전치 보상 기술에 대한 테스트를 지금 고려한다. 추가 백색 가우시안 잡음(AWGN) 채널들은 기술된 전치 보상기(14)에 의한 비선형성 및 성능 개선의 효과를 명확하게 관찰하기 위하여 가정된다. 128개의 서브캐리어들 및 16개의 QAM을 가진 OFDM 시스템(10)이 고려된다. 만일 입력 진폭이 매우 높으면, 고전력 증폭기(24)는 높은 비선형 시뮬레이션에서 동작한다. 만일 입력 진폭이 매우 작으면, 매우 작은 왜곡으로 동작한다. 고전력 증폭기(24)의 동작에서, 전력 백오프의 상 대 레벨은 왜곡을 감소시키기 위하여 필요하다. 그러나, 이러한 전력 백오프는 그것이 전력의 효율성을 감소시키기 때문에 바람직하지 않다. 본 알고리즘에서, 보상 해답은 항상 범위 r < A0 에서 존재하며, A0는 최대 출력 진폭이다. 따라서, 만일 입력 평균 전력이
Figure 112006048501053-PCT00063
와 동일하면, 최대 전력 효율을 얻으나 높은 비선형 결과가 유발된다. 따라서, 최적 전력 효율성으로부터 얼마나 큰 전력 백오프를 나타내는지의 대한 기준이 필요하다. 시뮬레이션들에서, 다음과 같은 수식(58)으로서 IBO(입력 백오프)를 정의한다.
Figure 112006048501053-PCT00064
(58)
여기서 Pin은 입력 평균 전력(OFDM 신호의 평균전력)이다. 유사하게, 다음과 같은 수식(59)으로서 OBO(출력 백오프)를 정의할 수 있다.
Figure 112006048501053-PCT00065
(59)
여기서 Pout는 출력 평균전력(고전력 증폭기(24)의 평균 출력전력)이다.
진행파관 증폭기의 전치 보상기
시불변 경우
파라미터들 α,β,γ 및 ε가 시불변이라는 가정하에 지금 OFDM 시뮬레이션 결과들을 고려한다. 도 7a 및 도 7b는 I의 함수로서 α를 도시하고 전치 보상기(14)를 가지고 또한 전치 보상기(14)를 가지지 않는 신호 배열의 차이를 도시한 그래프들이다. 도 7a 및 도 7b에서는 IBO=6 dB를 사용한다. 도 8의 그래프에 도시된 비트 에러율 또는 비트 에러비(BER) 성능 곡선은 Eb/N0의 함수로서 BER을 도시하며 또는 전치 보상기(14)가 OFDM 시스템(10)에서 비선형 왜곡을 상당히 감소시킬 수 있다는 것을 도시하며, 여기서 Eb는 비트당 신호 에너지이며, N0는 잡음 전력 스펙트럼 밀도이다. BER은 어떤 시뮬레이트 기간 이상 전송, 수신 또는 처리되는 비트들의 전체 수로 나누어진 에러 비트들의 수이다. 비트 에러 비의 예들은 (a) 전송 BER, 즉 전송된 비트들의 전체 수로 나누어진 수신된 에러 비트들의 수; 및 (b) 디코딩된(보정된) 비트들의 전체 수에 의하여 나누어진 에러 디코딩(보정)된 비트들의 수이다. BER은 보통 계수 및 10의 제곱으로서 표현되며; 예컨대 전송된 100,000중 2.5 에러 비트들은 105 또는 2.5×10-5중 2.5이다.
균일 분포를 가진 시변 적응의 경우
이전에 언급된 바와같이, 고전력 증폭기(24)는 시변 시스템이다. 4개의 파라미터들 α,β,γ 및 ε가 지금 시변 파라미터들이며, 이에 따라 α,β,γ 및 ε의 변화를 트래킹해야 한다고 가정한다. 이들 4개의 파라미터들은 이하의 조건들에 따라 균일한 분포로 변화한다고 가정한다.
(1) 4개의 파라미터들은 이하의 범위들내에서 변화한다.
Figure 112006048501053-PCT00066
(2) 입력 및 출력 정규화 조건, β=α-1.
(3) 포화 조건, 즉 신호는 도 9a 및 도 9b의 그래프에 도시된 바와같이 1 이상이 절단된다.
진폭 및 위상에 대하여 앞의 조건들을 선택하는 이유는 비록 진폭이 변화할지라도 앞의 범위(r > A0)내에서 포화 조건 및 입력 및 출력의 정규화 제약들을 유지하는 것이다. 이들 제약들은 표현을 편리하게 할 수 있으며, 그 결과 실제 시스템에서는 비록 앞의 조건이 유지되지 않을지라도 본 알고리즘이 양호하게 작동한다. 테이블 1은 본 알고리즘을 사용하여 α,β,γ 및 ε를 트래킹한후 에러들을 도시한다. 여기서는 테이블 1의 결과들을 얻기 위하여 이하의 수식들을 사용한다.
Figure 112006048501053-PCT00067
(63), (64), (65), (66)
단지 2개의 트레이닝 심볼들을 사용하고 1000번 계산하고 계산된 결과들을 평균하여 테이블 1의 결과치들을 얻었다.
테이블 1. 파라미터들의 에러
Figure 112006048501053-PCT00068
테이블 1의 결과치들은 단지 2개의 트레이닝 시스템들이 본 알고리즘에 충분하다는 것을 나타낸다. 이는 본 알고리즘이 고속이며 짧은 지연을 가진다는 것을 지시한다. 시변 고전력 증폭기(24)를 가진 OFDM(10)에서 전치 보상기(14)의 BER 성능은 도 10 및 도 11의 그래프들에 도시된다. 이들 곡선들에서는 스텝 크기 = 0.01를 가정한다. 도 10 및 도 11로부터 명확한 바와같이, 만일 고전력 증폭기(24)의 변화가 트래킹되지 않으면, 성능은 트래킹하는 경우와 비교하여 매우 악화된다. 시뮬레이션 결과치들은 파라미터들의 변화를 트래킹하는 능력이 시스템 성능에 값을 추가한다는 것을 나타낸다.
가우시안 분포 및 LMS 알고리즘을 가진 시변 적응의 경우
여기서는 PD를 다시 시뮬레이션하나 다른 파라미터 분포를 시뮬레이션한다. 4개의 파라미터들 α,β,γ 및 ε이 가우시안 및 균일 분포를 가지고 시간적으로 변화하며 LMS(최소평균자승) 알고리즘을 사용하여 파라미터들의 성능을 트래킹한다는 것을 가정한다. 첫째, 도 17에 본 알고리즘의 수렴을 도시한다. 단지 2개의 파라미터들 β 및 ε만을 도시하는 이유는 이전에 언급한 바와같이 일단 β 및 ε를 얻으면 다른 파라미터들 α 및γ가 용이하게 실현될 수 있기 때문이다. 이러한 시뮬레이션에서, β가 균일하게 분포되고 ε가 살레흐 원시 모델에서 처럼 평균 E(ε)=2.8168가지고 분산 0.01를 가진 가우시안 분포이다. 고속 수렴을 위하여 스텝 크기
Figure 112006048501053-PCT00069
및
Figure 112006048501053-PCT00070
을 사용한다.
지금부터는 트래킹을 가질때의 성능 및 트래킹을 가지지 않을때의 성능간의 BER 성능의 비교를 기술한다. 이들 시뮬레이션들에서는 이하의 조건들에 따라 2개의 파라미터들이 변화한다는 것을 가정한다.
(1) 2개의 파라미터들은 이하의 범위들내에서 변화한다.
Figure 112006048501053-PCT00071
(2) 위상 파라미터들 γ 및 ε는 평균
Figure 112006048501053-PCT00072
및 분산
Figure 112006048501053-PCT00073
을 가진 가우시안 분포로 각각 변화한다.
(3) 입력 및 출력 정규화 조건, β = α -1.
(4) 시뮬레이션 조건, 신호는 도 9a 및 도 9b의 그래프에서 도시된 바와같이 1 이상에서 절단된다.
이전에 언급한 바와같이, 이들 제약들은 단지 표현을 편리하게 하기 위한 것이다. 시변 HPA를 가진 OFDM에서 PD의 BER 성능은 도 18(IBO=6dB) 및 도 19(IBO=6dB)로 도시된다. 이들 BER 성능 시뮬레이션에서, 스텝 크기들
Figure 112006048501053-PCT00074
이고
Figure 112006048501053-PCT00075
인 것이 가정된다. 2개의 트레이닝 심볼들을 사용하여 1000번 반복한다. 보통 PD가 매우 적은 반복을 필요할때 조차, 여기서는 모든 파라미터들이 수렴하도록 충분한 수의 반복을 사용한다. 도 18 및 도 19로부터 명확하게 알 수 있는 바와같이, 만일 HPA의 변화가 트래킹되지 않으면, 성능은 트래킹이 수행되는 경우에 비교하여 악화된다. 시뮬레이션 결과는 파라미터들의 변화들을 트래킹하는 능력이 시스템 성능에 값을 추가한다는 것을 나타낸다.
고체 상태 전력 증폭기에 대한 전치 보상기
시불변의 경우
고체 상태 전력 증폭기(24)가 시불변 시스템인 가정하에서 OFDM 시뮬레이션 결과들을 고려한다. 이러한 시뮬레이션에서, 16 QAM들은 변조 방식으로서 사용되며 128 서브-캐리어들을 사용한다. 높은 피크 대 평균 전력 비 때문에, OFDM은 단일 캐리어 시스템보다 더 많은 IBO를 필요로한다. 도 12a 및 도 12b는 전치 보상기(14)를 가지지 않고 또한 전치 보상기(14)를 가진 신호 배열 출력을 도시한다. 진행파관 증폭기 경우와 비교하여, 진폭 왜곡은 너무 심각하지 않으며 위상 왜곡은 존재하지 않는다. 그러나, 전치 보상기(14)없이, 비록 IBO=6dB이면, 진폭 왜곡은 높다. 도 13에서, BER 성능 곡선들은 전치 보상기(14)가 OFDM 시스템(10)에서 비선형 왜곡의 현상을 현저하게 감소시킬 수 있다는 것을 나타낸다. 도 13에서는 A0 = p = 1이다.
균일 분포를 사용하는 시변 적응의 경우
이전에 언급한 바와같이, 고전력 증폭기(14)는 시변 시스템이다. 2개의 파라미터들 A0 및 p가 시간적으로 변화하여 A0 및 p의 변화를 트래킹해야 한다는 것을 가정한다. 진행파관 증폭기(24)의 경우에서처럼, 2개의 파라미터들 A0 및 p가 균일 분포를 가진다. 시뮬레이션들은 단일 탐색 알고리즘을 사용했다. 테이블 2는 본 알고리즘을 사용하여 A0 및 p를 트래킹한후 에러들을 도시한다. 테이블 2의 결과치들을 얻기 위하여 이하의 수식들을 사용하였다.
Figure 112006048501053-PCT00076
(69), (70)
여기서,
Figure 112006048501053-PCT00077
및
Figure 112006048501053-PCT00078
는 단순한 탐색 알고리즘 및
Figure 112006048501053-PCT00079
및
Figure 112006048501053-PCT00080
변화 범위들을 사용하여 파라미터들을 트래킹하였다. 에러마다 평균적으로 1000번 수식(69) 및 (70)을 계산한다. 테이블 2에 따르면, 짝수 스텝 크기는 0.1이며 에러들은 매우 작다.
테이블 2.
Figure 112006048501053-PCT00081
및
Figure 112006048501053-PCT00082
의 에러
Figure 112006048501053-PCT00083
시변 고체 상태 전력 증폭기(24)에 대한 전치 보상기(14)의 BER 성능을 지금 기술한다. 이하의 BER 성능 시뮬레이션들에서 스텝 크기 0.01를 사용한다. 도 14에서는 IBO = 6dB마다 평균 = 1.25를 가진 범위
Figure 112006048501053-PCT00084
에서 균일한 분포를 가 진다는 것을 가정한다. 트래킹 없는 경우에, 양 파라미터들에 대하여 평균값 1.25를 사용한다. 도 15 및 도 16에서는 2개의 파라미터들이 IBO=6dB 및 7dB마다 평균 = 1.5를 가진 넓은 범위
Figure 112006048501053-PCT00085
에서 균일한 분포를 가질때 시변 고체 상태 전력 증폭기(24)에 대한 전치 보상기(14)의 BER 성능을 도시한다. 트래킹없는 경우에, 양 파라미터들에 대하여 평균값 1.5를 사용한다.
가우시안 분포를 가진 시변 적응의 경우
지금, 파라미터들 A0 및 p가 가우시안 분포를 가지고 시간에 대하여 변화하며 LMS 알고리즘을 사용하여 변화를 트래킹하는 것을 가정한다. 첫째, 도 20에서 본 알고리즘의 수렴을 시뮬레이트한다. 이러한 시뮬레이션에서는 가우시안 분포(평균 E(A0) = 1.5, E(p) = 1.5 및 분산
Figure 112006048501053-PCT00086
)를 가지고 연속적으로 변화한다는 것을 가정한다. 고속 수렴을 위하여 스텝 크기
Figure 112006048501053-PCT00087
를 사용한다. MSE(평균자승에러)로서, 에러를 각각 100번 계산하고 이들을 평균한다. A0의 MSE가 p의 MSE에 따르기 때문에, MSE는 유사한 특성을 나타낸다. 도 21(IBO = 6dB) 및 도 22(IBO = 7dB)에서, 파라미터들 p 및 A0의 변화를 트래킹하는 경우와 파라미터들 p 및 A0의 변화를 트래킹하지 않은 경우를 비교한다. 이들 시뮬레이션에서는 2개의 파라미터들 p 및 A0이 분산 0.1를 가진 가우시안 분포를 가진다고 가정한다. 실제 시스템에서 HPA의 특성이 너무 빠르게 변화하지 않기 때문에, 2개의 파라미터들 p 및 A0가 768 심볼마다 변화한다는 것을 가정하며 파라미터들이 변화할때를 알린다. 만일 파라미터가 고속으로 변화하면, 2개의 파라미터들의 분산을 트래킹하기 위하여 트레이닝 단계의 기간을 감소시킨다. 고속 수렴을 위하여 스텝 크기
Figure 112006048501053-PCT00088
를 사용한다. 트래킹 없는 경우에, 2개의 파라미터 p 및 A0의 평균 값을 사용한다. 어느 한 경우에, 앞의 언급은 선택된 트레이닝 심볼들과 관련하여 HPA 함수의 비선형 위치로부터 심볼들을 선택한다. 만일 입력이 매우 작으면, HPA는 선형 상황에 매우 근접하게 동작한다. 즉, 이러한 경우는 입력 = 출력이다. 그 다음에, 수식(53)으로부터, A0은 무한대로 진행하며, 2개의 파라미터들 p 및 A0를 찾을 수 없다. 그러나, HPA는 항상 비선형 영역을 가지며(만일 비선형 부분을 가지지 않으면 전치 보상기를 사용할 필요가 없다), 2개의 적절한 파라미터들 p 및 A0를 항상 찾을 수 있다.
OFDM-기반 무선 통신들(10)에서 사용된 시변 고전력 증폭기들(24)의 비선형 왜곡을 제거하거나 또는 완화하기 위하여 앞서 기술된 모델 기반 전치 보상 방법의 장점들이 지금 인식될 수 있다. 이러한 방법은 반전 표현시 필요한 소수의 파라미터들과 함께 진행파관 증폭기의 살레흐 모델 및 고체 상태 전력 증폭기의 라프 모델의 폐쇄형 반전들을 사용한다. 이러한 희소 및 정확한 표현은 고전력 증폭기(240의 시변 작용을 고속으로 트래킹한다. 이들 특성들은 단순한 컴퓨터 시뮬레이션들에 의하여 검증되었다.
많은 변형들 및 수정들이 본 발명의 사상 및 범위를 벗어나지 않고 당업자에 의하여 이루어질 수 있다. 따라서, 기술된 실시예가 예시적으로만 설명되며 이하의 발명 및 다양한 실시예들에 의하여 한정된 본 발명을 제한하는 것으로 구성되지 않는다는 것이 이해되어야 한다.
따라서, 기술된 실시예가 단지 예시적으로만 설명되고 이하의 청구항들에 의하여 한정된 발명을 제한하는 것으로 구성되지 않는다는 것을 이해해야 한다. 예컨대, 청구항의 엘리먼트들이 어떤 결합으로 이하에서 설명되는 사실에도 불구하고, 본 발명이 상기 결합들로 초기에 청구될때조차 앞서 기술된 소수, 다수 또는 다른 엘리먼트들의 다른 결합들을 포함한다는 것이 이해되어야 한다. 2개의 엘리먼트들이 청구된 결합으로 결합되는 기술은 2개의 엘리먼트들이 서로 결합되지 않으나 단독으로 사용되거나 또는 다른 결합들로 결합되는 청구된 결합들을 허용한다. 본 발명의 어떤 기술된 엘리먼트의 삭제는 본 발명의 범위내에서 고려된다.
본 발명 및 다양한 실시예들를 기술하기 위하여 본 명세서에서 사용된 용어들은 공통으로 정의된 의미로 뿐만아니라 공동으로 한정된 의미의 범위 이외의 특정 구조, 재료 또는 작용과 관련한 특정 의미로 사용된다. 따라서, 만일 엘리먼트가 하나 이상의 의미를 포함하는 것으로 본 상세한 설명과 관련하여 이해될 수 있는 경우에, 청구항의 용도는 명세서 및 단어 그 자체에 의하여 지지되는 모든 가능한 의미로 이해되어야 한다.
이하의 청구항들의 용어들 또는 엘리먼트들의 정의들은 글자 그대로 설명된 엘리먼트들의 결합 뿐만아니라 동일한 결과를 얻기 위한 동일한 방식으로 동일한 기능을 수행하기 위한 모든 등가 구조, 재료 또는 작용을 포함하는 것으로 본 명세 서에서 한정된다. 따라서, 이러한 의미에서, 2개 이상의 엘리먼트의 균등 대체물이 이하의 청구항들에 기재된 엘리먼트들중 어느 하나로 대체될 수 있고 단일 엘리먼트가 청구항에 기재된 2개 이상의 엘리먼트로 대체될 수 있다는 것이 고려된다. 비록 엘리먼트들이 어떤 결합들로 작용하는 것으로 앞서 기술되고 초기에 청구될 수 있을지라도, 청구된 결합으로부터의 하나 이상의 엘리먼트들이 결합으로 실시될 수 있고 청구된 결합이 부조합의 부결합 또는 변형과 관련될 수 있다는 것이 이해되어야 한다.
당업자에게 인식되는 청구된 요지의 실질적 변화들은 청구범위내에서 균등한 것으로 고려된다. 따라서, 당업자에게 공지된 명백한 대체물들은 한정된 엘리먼트들의 범위내에 속하는 것으로 한정된다.
따라서, 청구항들은 앞에서 상세히 기술되고 개념적으로 균등하며 명백하게 대체되며 본 발명의 요지를 통합하는 것을 포함하는 것으로 이해된다.

Claims (30)

  1. 직교 주파수 분할 다중화(OFDM) 신호의 디지털 비선형 신호 처리 장치를 포함하는 통신 시스템에서 고전력 증폭기와 결합된 전치 보상기에 있어서,
    상기 디지털 비선형 신호 처리 장치는 상기 고전력 증폭기 전에 배치되며;
    상기 전력 증폭기는 상기 고전력 증폭기에 의하여 상기 통신 시스템에 전달되는 상기 OFDM 신호에 가능한 높은 전력을 제공하며, 상기 전력 증폭기는 정상 선형 범위를 가지며, 상기 정상 선형 범위 밖에서는 상기 전력 증폭기가 비선형이며;
    상기 전치 보상기는 상기 전력 증폭기의 비선형성을 반전시키며, 이에 따라 상기 전치 보상기 및 상기 고전력 증폭기의 결합은 상기 고전력 증폭기의 정상 선형 범위 밖에서 선형 특성을 집합적으로 나타내며;
    상기 전치 보상기는 상기 고전력 증폭기에 대한 분석 모델에 기초하여 상기 전치 보상기의 입력-출력 특성을 기술하는 정확한 분석 표현을 특징으로 하는, 전치 보상기.
  2. 제 1항에 있어서, 상기 고전력 증폭기는 시변 특성을 가진 진행파관 증폭기 또는 시변 특성을 가진 고체 상태 전력 증폭기를 포함하며,
    상기 전치 보상기는 상기 전력 증폭기의 비선형 왜곡을 보상하는 계산/분석 혼합형 알고리즘을 특징으로 하는, 전치 보상기.
  3. 제 2항에 있어서, 상기 고전력 증폭기에 대한 분석 모델은 살레흐(Saleh) 진행파관 증폭기 모델이며,
    상기 비선형 왜곡을 보상하는 계산/분석 알고리즘은 상기 고전력 증폭기의 어떤 고속 시변 동작을 효율적으로 트래킹하는 능력과 함께 상기 전치 보상기의 희소(sparse) 및 정밀 표현을 제공하기 위하여 비선형 파라미터 추정 알고리즘과 결합된 분석 반전 알고리즘을 포함하는, 전치 보상기.
  4. 제 2항에 있어서, 상기 고전력 증폭기에 대한 분석 모델은 라프(Rapp)의 고체 상태 전력 증폭기 모델이며,
    비선형 왜곡을 보상하는 상기 계산/분석 알고리즘은 상기 고전력 증폭기의 어떤 고속 시변 동작을 효율적으로 트래킹하는 능력과 함께 상기 전치 보상기의 희소 및 정밀 표현을 제공하기 위하여 비선형 파라미터 추정 알고리즘과 결합된 분석 반전 알고리즘을 포함하는, 전치 보상기.
  5. 제 3항에 있어서, 상기 살레흐 진행파관 증폭기 모델은 추정된 전치 보상기 I에 대한 코우전트 알고리즘(cogent algorithm)을 유도하기 위하여 상기 진행파관 증폭기에 대한 분석 모델에 기초하여 단지 소수의 파라미터에 의하여 표현되는 증폭기 모델의 반전에 대한 정확한 폐쇄형 표현을 제공하기 위하여 사용되는, 전치 보상기.
  6. 제 4항에 있어서, 상기 라프의 고체 상태 전력 증폭기 모델은 추정된 전치 보상기 II에 대한 코우전트 알고리즘을 유도하기 위하여 상기 고체 상태 전력 증폭기에 대한 분석 모델에 기초하여 단지 소수의 파라미터에 의하여 표현되는 증폭기 모델의 반전에 대한 정확한 폐쇄형 표현을 제공하기 위하여 사용되는, 전치 보상기.
  7. 제 1항에 있어서, 상기 전치 보상기 및 상기 전력 증폭기는 각각 비선형 제로(zero) 메모리 장치들이며, 상기 전치 보상기는 상기 전력 증폭기에 존재하는 상기 비선형 왜곡을 사전에 계산하고 삭제하는, 전치 보상기.
  8. 제 5항에 있어서, 상기 살레흐 진행파관 증폭기 모델은,
    Figure 112006048501053-PCT00089
    로 표현되며,
    u는 진폭 응답이며, φ는 위상 응답이며, r은 진행파관 증폭기의 입력 진폭이며, α,β,γ 및 ε는 4개의 조절 가능한 파라미터들인, 전치 보상기.
  9. 제 6항에 있어서, 라프의 고체 상태 전력 증폭기 모델은,
    Figure 112006048501053-PCT00090
    으로 표현되며,
    r은 고체 상태 전력 증폭기의 입력 진폭이며, A0은 최대 출력 진폭이며, p는 전이의 평활도(smoothness of the transition)에 영향을 미치는 파라미터인, 전치 보상기.
  10. 제 1항에 있어서, 상기 전력 증폭기 및 상기 전치 보상기는 파라미터들 α,β,γ 및 ε에 의하여 특징지어지고, q 및 u는 상기 전치 보상기 및 상기 고전력 증폭기의 비선형 제로 메모리 입력 및 출력 맵들을 각각 나타내고, xl(n)은 상기 전치 보상기의 입력을 나타내고, yl(n)은 상기 고전력 증폭기에 대한 입력인 상기 전치 보상기의 출력을 나타내고, z(t)는 상기 고전력 증폭기의 출력을 나타내어, 어떤 주어진 전력 증폭기에 대하여 상기 전치 보상기의 동작은 입력-출력 맵들
    Figure 112006048501053-PCT00091
    에 의하여 특징지어지며, k는 사전 특정된 적정 선형 진폭 상수이며,
    상기 전력 증폭기는 진행파관이고, 상기 진행파관 증폭기의 입력 및 출력은,
    Figure 112006048501053-PCT00092
    이고, 여기서
    Figure 112006048501053-PCT00093
    이며,
    관계들,
    Figure 112006048501053-PCT00094
    Figure 112006048501053-PCT00095
    이 유지되며, 그 결과,
    Figure 112006048501053-PCT00096
    이 산출되며,
    파라미터들 α,β,γ 및 ε이 시간에 따라 변화하여,
    Figure 112006048501053-PCT00097
    이 되고,
    E는 β에 대한 기대값이고,
    Figure 112006048501053-PCT00098
    이며,
    그 결과,
    Figure 112006048501053-PCT00099
    이 되며, 이 수식은 상기 β의 추정치인
    Figure 112006048501053-PCT00100
    에 대하여 수치적으로 해결되며, 상기 α에 대한 추정치인
    Figure 112006048501053-PCT00101
    를 얻기 위하여
    Figure 112006048501053-PCT00102
    에
    Figure 112006048501053-PCT00103
    를 사용하고,
    Figure 112006048501053-PCT00104
    에 의해 정의된 추정치들을 생성하고, 유사한 방식에 따라 γ 및 ε을 또한 추정하고,
    Figure 112006048501053-PCT00105
    을 사용하여 β의 최적 추정치를 얻고,
    최적 계수
    Figure 112006048501053-PCT00106
    는
    Figure 112006048501053-PCT00107
    에 의하여 정의된 MSE(평균자승에러)를 최소화하기 위하여 결정된
    Figure 112006048501053-PCT00108
    를 만족하며,
    J는 최소화될 비용 함수이며, E는 β에 대한 기대치이며,
    β에 대한 J의 도함수를,
    Figure 112006048501053-PCT00109
    를 사용하여 얻고, 여기서
    Figure 112006048501053-PCT00110
    이고,
    Figure 112006048501053-PCT00111
    으로 표현된 LMS(최소평균자승) 알고리즘을 사용하고,
    β의 추정치를 얻은 후에,
    Figure 112006048501053-PCT00112
    으로부터 α의 추정치를 얻고, 앞의 연산들과 동일한 순서를 사용하여 γ 및 ε을 얻는, 전치 보상기.
  11. 제 1항에 있어서, 상기 전력 증폭기는 파라미터들 α,β,γ 및 ε에 의하여 특징지어지고, 상기 전력 증폭기와 상기 전치 보상기 사이에 결합되어, 시변 형식으로 상기 전치 보상기를 제어하기 위하여 상기 전력 증폭기의 추정된 파라미터들
    Figure 112006048501053-PCT00113
    및
    Figure 112006048501053-PCT00114
    를 생성하는 디지털 신호 프로세서를 더 포함하는, 전치 보상기.
  12. 제 1항에 있어서, 상기 전치 보상기는 적어도 2개의 파라미터들에 의하여 특징지어지며, 상기 전력 증폭기와 상기 전치 보상기 사이에 결합되어, 시변 전력 증폭기에 응답하여 시변 형식으로 상기 전치 보상기를 제어하기 위하여 상기 전치 보상기의 적어도 2개의 추정된 파라미터들을 생성하는 디지털 신호 프로세서를 더 포함하는, 전치 보상기.
  13. 제 10항에 있어서, 상기 제로 위상 왜곡은
    Figure 112006048501053-PCT00115
    으로부터 얻어지며, 그 결과
    Figure 112006048501053-PCT00116
    인, 전치 보상기.
  14. 제 1항에 있어서, q 및 u는 상기 전치 보상기 및 상기 고전력 증폭기의 비선형 제로 메모리 입력 및 출력 맵들을 각각 나타내고, xl(n)은 상기 전치 보상기의 입력을 나타내고, yl(n)은 상기 고전력 증폭기에 대한 입력인 상기 전치 보상기의 출력을 나타내고, z(t)는 상기 고전력 증폭기의 출력을 나타내어, 어떤 주어진 전력 증폭기에 대하여 상기 전치 보상기의 동작은 입력-출력 맵들
    Figure 112006048501053-PCT00117
    에 의하여 특징지어지며, k는 사전 특정된 적정 선형 진폭 상수이며,
    상기 전력 증폭기는 시간에 따라 변화하는 파라미터들 A0 및 p에 의하여 특 징지어지는 고체 상태 전력 증폭기이고,
    상기 전치 보상기의 입력은 q(n)으로 나타내고, 상기 전치 보상기의 출력은 u(n)으로 나타내고,
    트레이닝 단계동안, 상기 전치 보상기가 턴-오프되어 상기 전치 증폭기의 입력 및 출력이 r(n)=q(n)인 것으로 가정하며,
    LMS(최소평균자승) 알고리즘에 대한 MSE(평균자승에러)가
    Figure 112006048501053-PCT00118
    인 A0 및 p를 생성하기 위하여 사용되며, 이에 따라 주어진 p에 대하여 A0는, A0의 2개의 상이한 추정치들, 즉 A01 및 A02를 생성하기 위하여, 상기 고전력 증폭기에 알려진 입력 q를 제공하고 상기 고전력 증폭기의 출력 진폭 u를 얻도록, 2개의 트레이닝 심볼들을 전송함으로써 시간의 함수로서 생성되며,
    상기 2개의 상이한 추정치 A01 및 A02는,
    Figure 112006048501053-PCT00119
    으로 표현되며,
    Figure 112006048501053-PCT00120
    를 사용하여 미지의 A0 및 p를 추정하 기 위하여, q1, u1은 각각 제 1트레이닝 심볼에 대한 상기 전치 보상기 및 상기 고전력 증폭기의 출력 진폭들이며, q2, u2는 각각 제 2 트레이닝 심볼에 대한 상기 전치 보상기 및 상기 고전력 증폭기의 출력 진폭들이며,
    Figure 112006048501053-PCT00121
    는 최적 추정치
    Figure 112006048501053-PCT00122
    이고, LMS(최소평균자승) 알고리즘이 p의 시간 변화를 트래킹하도록 A0의 추정치가 생성되고, 최적 계수
    Figure 112006048501053-PCT00123
    가
    Figure 112006048501053-PCT00124
    에 의하여 정의된 MSE(평균자승에러) 기준을 최소화 하기 위하여 결정되고,
    p를 추정하기 위한 LMS 알고리즘은,
    Figure 112006048501053-PCT00125
    으로 표현되며,
    Figure 112006048501053-PCT00126
    는 LMS 알고리즘의 스텝 크기인, 전치 보상기.
  15. 제 1항에 있어서, q 및 u는 상기 전치 보상기 및 상기 고전력 증폭기의 비선형 제로 메모리 입력 및 출력 맵들을 각각 나타내고, xl(n)은 상기 전치 보상기의 입력을 나타내고, yl(n)은 상기 고전력 증폭기에 대한 입력인 상기 전치 보상기의 출력을 나타내고, z(t)는 상기 고전력 증폭기의 출력을 나타내어, 어떤 주어진 전력 증폭기에 대하여 상기 전치 보상기의 동작은 입력-출력 맵들
    Figure 112006048501053-PCT00127
    에 의하여 특징지어지며, k는 사전 특정된 적정 선형 진폭 상수이며,
    상기 전력 증폭기는 시간에 따라 변화하는 파라미터들 A0 및 p에 의하여 특징지어지는 고체 상태 전력 증폭기이고, 상기 전치 보상기의 입력은 q(n)으로 나타내고, 상기 전치 보상기의 출력은 u(n)으로 나타내며,
    트레이닝 단계동안, 상기 전치 보상기가 턴-오프되어 상기 전치 보상기의 입력 및 출력이 r(n)=q(n)인 것으로 가정하며,
    LMS(최소평균자승) 알고리즘에 대한 MSE(평균자승에러)는
    Figure 112006048501053-PCT00128
    인 A0 및 p를 생성하기 위하여 사용되고, 이에 따라 주어진 p에 대하여, A0가 생성되고, 상기 A0 및 p는 시간에 따라 변화하며,
    2개의 트레이닝 심볼들이 상기 고전력 증폭기의 입력 진폭 q 및 출력 진폭 u가 알려지도록 상기 전치 보상기에 전송되고,
    상기 2개의 상이한 트레이닝 심볼들에 대응하여, A0의 2개의 상이한 추정치들, 즉 A01 및 A02가 생성되며,
    상기 고전력 증폭기에서 상기 트레이닝 기간동안 거의 일정한 p가 선택되고, A0의 상이한 2개의 추정치들, 즉 A01 및 A02는 거의 동일한 값을 가지거나 스텝 크기 로 인하여 매우 근사한 값들을 가지며, 이에 따라 p에 대한 값이 발견될 수 있고, 상기 p에 대한 값은 2개의 추정치들 간의 최소 거리, 즉
    Figure 112006048501053-PCT00129
    를 산출하고 또한 상기 p의 추정치로부터 단지 2개의 트레이닝 심볼을 사용하여 반복없이 최소 거리
    Figure 112006048501053-PCT00130
    에서
    Figure 112006048501053-PCT00131
    를 산출하는, 전치 보상기.
  16. 전력 증폭기가 정상 선형 범위를 가지고 상기 정상 선형 범위 밖에서는 상기 전력 증폭기가 비선형인 통신 시스템에서 고전력 증폭기 전에 배치된 전치 보상기를 동작시키는 방법에 있어서,
    직교 주파수 분할 다중화(OFDM) 신호를 제공하는 단계;
    상기 전력 증폭기의 비선형성에 의하여 결정된 OFDM 신호를 반전시킴으로써 상기 전치 보상기에 의하여 상기 OFDM 신호를 전치 보상하는 단계로서, 상기 전치 보상기의 동작은 상기 고전력 증폭기에 대한 분석 모델에 기초하여 상기 전치 보상기의 입력-출력 특성을 기술하는 정확한 분석 표현을 특징으로 하는, 상기 전치 보상 단계; 및
    상기 전치 보상기와 상기 고전력 증폭기의 결합이 상기 고전력 증폭기의 정상 선형 범위 밖에서 선형 특성을 집합적으로 나타내도록, 상기 고전력 증폭기에 의하여 상기 통신 시스템에 전달되는 OFDM 신호에 대하여 상기 전력 증폭기로 가능한 높은 전력으로 상기 전치 보상된 OFDM 신호를 증폭하는 단계를 포함하는, 전치 보상기 동작 방법.
  17. 제 16항에 있어서, 상기 고전력 증폭기는 시변 특성을 가진 진행파관 증폭기 또는 시변 특성을 가진 고체 상태 전력 증폭기를 포함하며, 상기 전치 보상기에 의하여 상기 OFDM 신호를 전치 보상하는 단계는, 상기 전력 증폭기의 비선형 왜곡을 보상하는 계산/분석 혼합 알고리즘을 사용하는 단계를 포함하는, 전치 보상기 동작 방법.
  18. 제 17항에 있어서, 상기 고전력 증폭기에 대한 상기 분석 모델은 살레흐 진행파관 증폭기 모델이며,
    상기 계산/분석 혼합 알고리즘 사용 단계는, 상기 고전력 증폭기의 어떤 고속 시변 동작을 효율적으로 트래킹하는 능력과 함께 상기 전치 보상기의 희소 및 정밀 표현을 제공하기 위하여 비선형 파라미터 추정 알고리즘을 사용하고 분석 반전하는 단계를 포함하는, 전치 보상기 동작 방법.
  19. 제 17항에 있어서, 상기 고전력 증폭기에 대한 분석 모델은 라프의 고체 상태 전력 증폭기 모델이며,
    상기 계산/분석 혼합 알고리즘 사용 단계는 상기 고전력 증폭기의 어떤 고속 시변 동작을 효율적으로 트래킹하는 능력과 함께 상기 전치 보상기의 희소 및 정밀 표현을 제공하기 위하여 비선형 파라미터 추정 알고리즘을 사용하고 분석 반전하는 단계를 포함하는, 전치 보상기 동작 방법.
  20. 제 18항에 있어서, 추정된 전치 보상기 I에 대한 코우전트 알고리즘을 유도하기 위하여 상기 진행파관 증폭기에 대한 분석 모델에 기초하여 단지 소수의 파라미터에 의하여 표현되는 증폭기 모델의 반전에 대한 정확한 폐쇄형 표현을 제공하기 위하여 상기 살레흐 진행파관 증폭기 모델을 사용하는 단계를 더 포함하는, 전치 보상기 동작 방법.
  21. 제 19항에 있어서, 추정된 전치 보상기 II에 대한 코우전트 알고리즘을 유도하기 위하여 상기 고체 상태 전력 증폭기에 대한 분석 모델에 기초하여 단지 소수의 파라미터들에 의하여 표현되는 상기 증폭기 모델의 반전에 대한 정확한 폐쇄형 표현을 제공하기 위하여 라프 고체 상태 전력 증폭기 모델을 사용하는 단계를 더 포함하는, 전치 보상기 동작 방법.
  22. 제 16항에 있어서, 상기 전치 보상기 및 상기 전력 증폭기는 각각 비선형 제로(zero) 메모리 장치들이며, 상기 전치 보상기에 의하여 상기 OFDM 신호를 전치 보상하는 단계는, 상기 전력 증폭기에 존재하는 상기 비선형 왜곡을 사전에 계산하고 삭제하는 단계를 포함하는, 전치 보상기 동작 방법.
  23. 제 20항에 있어서, 상기 살레흐 진행파관 증폭기 모델을 사용하는 단계는,
    Figure 112006048501053-PCT00132
    을 사용하여 상기 전력 증폭기를 모델링하는 단계를 포함하며,
    u는 진폭 응답이며, φ는 위상 응답이며, r은 진행파관 증폭기의 입력 진폭이며, α,β,γ 및 ε는 4개의 조절 가능한 파라미터들인, 전치 보상기 동작 방법.
  24. 제 21항에 있어서, 상기 라프의 고체 상태 전력 증폭기 모델 사용 단계는,
    Figure 112006048501053-PCT00133
    을 사용하여 상기 전력 증폭기를 모델링하는 단계를 포함하며,
    r은 고체 상태 전력 증폭기의 입력 진폭이며, A0는 최대 출력 진폭이며, p는 전이의 평활도에 영향을 미치는 파라미터인, 전치 보상기 동작 방법.
  25. 제 16항에 있어서, 상기 전치 보상기에 의하여 상기 OFDM 신호를 전치 보상하는 단계는,
    파라미터들 α,β,γ 및 ε에 의하여 상기 전력 증폭기 및 상기 전치 보상기 를 특징짓는 단계;
    q 및 u는 상기 전치 보상기 및 상기 전력 증폭기의 비선형 제로 메모리 입력 및 출력 맵들을 각각 나타내고, xl(n)은 상기 전치 보상기의 입력을 나타내고, yl(n)은 상기 고전력 증폭기에 대한 입력인 상기 전치 보상기의 출력을 나타내고, z(t)는 상기 고전력 증폭기의 출력을 나타내어, 어떤 주어진 전력 증폭기에 대하여 입력-출력 맵들
    Figure 112006048501053-PCT00134
    에 따라 상기 전치 보상기를 동작시키는 단계로서, k는 사전 특정된 적정 선형 진폭 상수인, 상기 전치 보상기를 동작시키는 단계;
    상기 전력 증폭기는 진행파관이며, 상기 진행파관 증폭기의 입력 및 출력이,
    Figure 112006048501053-PCT00135
    ,
    이 되도록 상기 진행파관 증폭기를 동작시키는 단계로서,
    Figure 112006048501053-PCT00136
    이며,
    관계들,
    Figure 112006048501053-PCT00137
    Figure 112006048501053-PCT00138
    이 유지되며, 그 결과,
    Figure 112006048501053-PCT00139
    이 산출되며,
    파라미터들 α,β,γ 및 ε이 시간에 따라 변화하여,
    Figure 112006048501053-PCT00140
    이 되고,
    E는 β에 대한 기대값이며,
    Figure 112006048501053-PCT00141
    이며,
    그 결과,
    Figure 112006048501053-PCT00142
    이 되는, 상기 진행파관 증폭기를 동작시키는 단계;
    β의 추정치인
    Figure 112006048501053-PCT00143
    을 수치적으로 해결하고, 상기 α에 대한 추정치인
    Figure 112006048501053-PCT00144
    를 얻기 위하여
    Figure 112006048501053-PCT00145
    에 상기
    Figure 112006048501053-PCT00146
    를 사용하고,
    Figure 112006048501053-PCT00147
    에 의해 정의된 추정치들을 생성하는 단계로서, 유사한 방식에 따라 γ 및 ε을 또한 추정하는, 상기 추정치들을 생성하는 단계;
    Figure 112006048501053-PCT00148
    을 사용하여 β의 최적 추정치를 얻는 단계로서,
    최적 계수
    Figure 112006048501053-PCT00149
    는
    Figure 112006048501053-PCT00150
    에 의하여 정의된 MSE(평균자승에러)를 최소화하기 위하여 결정된
    Figure 112006048501053-PCT00151
    를 만족하며,
    J는 최소화될 비용 함수이며, E는 상기 β에 대한 기대치인, 상기 β의 최적 추정치를 얻는 단계;
    β에 대한 J의 도함수,
    Figure 112006048501053-PCT00152
    를 얻는 단계로서,
    Figure 112006048501053-PCT00153
    인, 상기 β에 대한 J의 도함수를 얻는 단계;
    β의 추정치를 얻기 위하여,
    Figure 112006048501053-PCT00154
    으로 표현된 LMS(최소평균자승) 알고리즘을 사용하는 단계; 및
    Figure 112006048501053-PCT00155
    으로부터 α의 추정치를 얻고 앞의 연산들과 동일한 방법을 사용하여 γ 및 ε를 추정하는 단계를 포함하는, 전치 보상기 동작 방법.
  26. 제 16항에 있어서, 상기 전치 보상기에 의하여 상기 OFDM 신호를 전치 보상하는 단계는, 시변 파라미터들 α,β,γ 및 ε에 의하여 상기 전력 증폭기를 특징짓는 단계, 및 시변 방식으로 상기 전치 보상기를 제어하기 위하여 상기 전력 증폭기의 추정된 파라미터들
    Figure 112006048501053-PCT00156
    및
    Figure 112006048501053-PCT00157
    을 생성하는 단계를 포함하는, 전치 보상기 동작 방법.
  27. 제 16항에 있어서, 상기 전치 보상기에 의하여 상기 OFDM 신호를 전치 보상하는 단계는, 적어도 2개의 시변 파라미터들에 의하여 상기 전력 증폭기를 특징짓는 단계, 및 시변 방식으로 상기 전치 보상기를 제어하기 위하여 상기 전력 증폭기 의 적어도 2개의 추정된 파라미터들을 생성하는 단계를 포함하는, 전치 보상기 동작 방법.
  28. 제 25항에 있어서, 상기 전치 보상기에 의하여 상기 OFDM 신호를 전치 보상하는 단계는,
    Figure 112006048501053-PCT00158
    이고
    Figure 112006048501053-PCT00159
    이도록 제로 위상 왜곡을 제공하는 단계를 포함하는, 전치 보상기 동작 방법.
  29. 제 16항에 있어서, 상기 전치 보상기에 의하여 상기 OFDM 신호를 전치 보상하는 단계는,
    상기 전치 보상기 및 상기 고전력 증폭기의 비선형 제로 메모리 입력 및 출력 맵들을 각각 나타내기 위하여 q 및 u를 사용하고, 상기 전치 보상기의 입력을 나타내기 위하여 xl(n)을 사용하고, 상기 고전력 증폭기에 대한 입력인 상기 전치 보상기의 출력을 나타내기 위하여 yl(n)을 사용하고, 상기 고전력 증폭기의 출력을 나타내기 위하여 z(t)를 사용하여, 어떤 주어진 전력 증폭기에 대하여 입력-출력 맵들
    Figure 112006048501053-PCT00160
    에 따라 상기 전치 보상기를 동작시키는 단계로서, k는 사전 특정된 적정 선형 진폭 상수인, 상기 전치 보상기를 동작시키는 단계;
    시간에 따라 변화하는 파라미터들 A0 및 p에 의하여 고체 상태 전력 증폭기로서 상기 전력 증폭기를 특징짓는 단계로서, 상기 전치 보상기의 입력은 q(n)으로 나타내고, 상기 전치 보상기의 출력은 u(n)으로 나타내며, 트레이닝 단계를 제공하고, 상기 트레이닝 단계동안 상기 전치 보상기가 턴-오프되어 상기 전치 보상기의 입력 및 출력이 r(n)=q(n)인 것으로 가정하는, 상기 특징짓는 단계;
    Figure 112006048501053-PCT00161
    인 LMS(최소평균자승) 알고리즘에 MSE(평균자승에러)를 사용하여 A0 및 p를 생성하는 단계로서, 주어진 p에 대하여 A0는, A0의 2개의 상이한 추정치들, 즉 A01 및 A02를 생성하기 위하여, 상기 고전력 증폭기에 알려진 입력 q를 제공하고 상기 고전력 증폭기의 출력 진폭 u를 얻도록 2개의 트레이닝 심볼들을 전송함으로써 시간의 함수로서 생성되며,
    상기 2개의 상이한 추정치 A01 및 A02는,
    Figure 112006048501053-PCT00162
    으로 표현되며,
    q1, u1은 각각 제 1트레이닝 심볼에 대한 상기 전치 보상기 및 상기 전력 증폭기의 출력 진폭들이며, 상기 q2, u2는 각각 제 2 트레이닝 심볼에 대한 상기 전치 보상기 및 상기 전력 증폭기의 출력 진폭들인, 상기 A0 및 p를 생성하는 단계; 및
    Figure 112006048501053-PCT00163
    를 사용하여 미지의 A0 및 p를 추정하는 단계로서,
    Figure 112006048501053-PCT00164
    는 최적 추정치
    Figure 112006048501053-PCT00165
    이고, LMS(최소평균자승) 알고리즘을 사용하여 p의 시간변화를 트래킹하는 A0의 추정치를 생성하고,
    Figure 112006048501053-PCT00166
    에 의하여 정의된 MSE(평균자승에러) 기준을 최소화하기 위하여 최적 계수
    Figure 112006048501053-PCT00167
    를 결정하며,
    Figure 112006048501053-PCT00168
    를 가진 LMS 알고리즘을 사용하여 p를 추정하고,
    Figure 112006048501053-PCT00169
    는 LMS 알고리즘의 스텝 크기인, 상기 미지의 A0 및 p를 추정하는 단계를 포함하는, 전치 보상기 동작 방법.
  30. 제 16항에 있어서, 상기 전치 보상기에 의하여 상기 OFDM 신호를 전치 보상하는 단계는,
    상기 전치 보상기 및 상기 고전력 증폭기의 비선형 제로 메모리 입력 및 출력 맵들을 각각 나타내기 위하여 q 및 u를 사용하고, 상기 전치 보상기의 입력을 나타내기 위하여 xl(n)을 사용하고, 상기 고전력 증폭기에 대한 입력인 상기 전치 보상기의 출력을 나타내기 위하여 yl(n)을 사용하고, 상기 고전력 증폭기의 출력을 나타내기 위하여 z(t)를 사용하여, 어떤 주어진 전력 증폭기에 대하여 입력-출력 맵들
    Figure 112006048501053-PCT00170
    에 따라 상기 전치 보상기를 동작시키는 단계로서, k는 사전 특정된 적정 선형 진폭 상수인, 상기 전치 보상기를 동작시키는 단계;
    시간에 따라 변화하는 파라미터들 A0 및 p에 의하여 고체 상태 전력 증폭기로서 상기 전력 증폭기를 특징짓는 단계로서, 상기 전치 보상기의 입력은 q(n)으로 나타내고, 상기 전치 보상기의 출력은 u(n)으로 나타내며, 트레이닝 단계를 제공하고, 상기 트레이닝 단계동안 상기 전치 보상기가 턴-오프되어 상기 전치 보상기의 입력 및 출력이 r(n)=q(n)인 것으로 가정하는, 상기 특징짓는 단계;
    주어진 p에 대하여, A0가 생성되고 상기 A0 및 p는 시간에 따라 변화하도록
    Figure 112006048501053-PCT00171
    인 LMS(최소평균자승) 알고리즘에 대한 MSE(평균자승에러)를 사용하여 A0 및 p를 생성하는 단계;
    상기 고전력 증폭기의 입력 진폭 q 및 출력 진폭 u가 알려지도록 상기 전치 보상기에 상기 2개의 트레이닝 심볼들을 전송하는 단계;
    상기 2개의 상이한 트레이닝 심볼들에 대응하는 A0의 상이한 2개의 추정치들, 즉 A01 및 A02를 생성하는 단계;
    상기 고전력 증폭기에서 상기 트레이닝 기간동안 거의 일정한 p를 선택하는 단계로서, 상기 A0의 상이한 2개의 추정치들, 즉 A01 및 A02는 거의 동일한 값을 가지거나 또는 스텝 크기로 인하여 매우 근사한 값들을 가지는, 상기 일정한 p를 선택하는 단계; 및
    p에 대한 값을 구하는 단계로서, p에 대한 값은 2개의 추정치들간의 최소 거리, 즉
    Figure 112006048501053-PCT00172
    를 산출하고, 또한 p의 추정치로부터 단지 2개의 트레이닝 심볼을 사용하여 반복없이 최소 거리
    Figure 112006048501053-PCT00173
    에서
    Figure 112006048501053-PCT00174
    를 산출하는, p에 대한 값을 구하는 단계를 포함하는, 전치 보상기 동작 방법.
KR1020067013612A 2004-08-19 2005-08-18 직교 주파수 분할 다중화 시스템용 전치 보상기 및 이를동작시키는 방법 KR20070046779A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US60290504P 2004-08-19 2004-08-19
US60/602,905 2004-08-19

Publications (1)

Publication Number Publication Date
KR20070046779A true KR20070046779A (ko) 2007-05-03

Family

ID=36119344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067013612A KR20070046779A (ko) 2004-08-19 2005-08-18 직교 주파수 분할 다중화 시스템용 전치 보상기 및 이를동작시키는 방법

Country Status (6)

Country Link
US (1) US20060039498A1 (ko)
EP (1) EP1779622A2 (ko)
JP (1) JP2008511212A (ko)
KR (1) KR20070046779A (ko)
CN (1) CN101112031A (ko)
WO (1) WO2006036380A2 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2846812B1 (fr) * 2002-11-05 2005-01-28 Eads Defence & Security Ntwk Perfectionnement aux procedes et dispositifs d'apprentissage d'un dispositif de linearisation d'un amplificateur rf
FR2846813B1 (fr) * 2002-11-05 2005-01-28 Eads Defence & Security Ntwk Procede et dispositif d'apprentissage d'un dispositif de linearisation d'un amplificateur rf, et terminal mobile incorporant un tel dispositif
US7620076B2 (en) * 2005-08-23 2009-11-17 Meshnetworks, Inc. System and method for variably inserting training symbols into transmissions by estimating the channel coherence time in a wireless communication network
US7400129B1 (en) * 2006-06-30 2008-07-15 At&T Mobility Ii Llc Measurement of distortion in an amplifier
CN101355536B (zh) * 2007-07-24 2013-01-23 鼎桥通信技术有限公司 对基带信号进行预失真处理的装置及方法
CN101175061B (zh) * 2007-11-30 2011-05-04 北京北方烽火科技有限公司 一种ofdm发射机的自适应数字预失真方法和装置
GB0900045D0 (en) * 2009-01-05 2009-02-11 Astrium Ltd A signal pre-processor for an amplifying system
TW201027953A (en) * 2009-01-09 2010-07-16 Ralink Technology Corp Method and circuit for calibrating analog circuit components
CA2763134C (en) 2009-06-26 2021-01-19 Hypres, Inc. System and method for controlling combined radio signals
US9203654B2 (en) 2013-11-26 2015-12-01 Plusn Llc System and method for radio frequency carrier aggregation
US8774315B2 (en) * 2009-08-25 2014-07-08 The Aerospace Corporation Phase-optimized constant envelope transmission (POCET) method, apparatus and system
WO2011064783A1 (en) * 2009-11-30 2011-06-03 Ben Gurion University Of The Negev, Research And Development Authority System and method for reducing bit-error-rate in orthogonal frequency-division multiplexing
CN102480450B (zh) * 2010-11-30 2014-12-10 富士通株式会社 预失真器控制装置和方法、功率控制状态检测方法
EP2772031A4 (en) * 2011-10-27 2015-07-29 Lsi Corp DIRECT DIGITAL SYNTHESIS OF SIGNALS WITH MAXIMUM LIKELIHOOD BITSTROM CODING
CN103001900B (zh) * 2012-12-11 2015-08-05 华为技术有限公司 发射机的发射通道间干扰消除方法及装置
US20150280657A1 (en) * 2014-03-28 2015-10-01 Qualcomm Incorporated Adaptive digital pre-distortion
CN105282078B (zh) * 2014-06-19 2019-02-26 上海数字电视国家工程研究中心有限公司 对频域ofdm符号的预处理方法及前导符号的生成方法
WO2016190903A2 (en) * 2014-12-29 2016-12-01 Vasco Data Security, Inc. Method and apparatus for securing a mobile application
CN105471783B (zh) * 2015-06-28 2019-03-15 知鑫知识产权服务（上海）有限公司 基于输入序列的mimo***发射端数字预失真优化方法
JP6641121B2 (ja) * 2015-08-25 2020-02-05 日本放送協会 デジタル信号の送信装置
US10461972B2 (en) * 2017-10-30 2019-10-29 Zte Corporation Using multi-level pulse amplitude modulation with probabilistic shaping
US11133834B2 (en) 2019-03-07 2021-09-28 Samsung Electronics Co., Ltd. Device and method of compensating for nonlinearity of power amplifier
US10985951B2 (en) 2019-03-15 2021-04-20 The Research Foundation for the State University Integrating Volterra series model and deep neural networks to equalize nonlinear power amplifiers
CN113726450B (zh) * 2021-07-30 2023-05-16 中国电子科技集团公司第三十八研究所 一种s频段单址链路建模仿真***

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4465980A (en) * 1982-09-23 1984-08-14 Rca Corporation Predistortion circuit for a power amplifier
US4564816A (en) * 1984-05-09 1986-01-14 Rca Corporation Predistortion circuit
US4554514A (en) * 1984-12-21 1985-11-19 Rca Corporation Predistortion circuit with feedback
FR2644638B1 (ko) * 1989-03-14 1991-05-31 Labo Electronique Physique
FR2707127A1 (fr) * 1993-06-29 1995-01-06 Philips Laboratoire Electroniq Système de transmission numérique à prédisposition.
US5748678A (en) * 1995-07-13 1998-05-05 Motorola, Inc. Radio communications apparatus
US5760646A (en) * 1996-03-29 1998-06-02 Spectrian Feed-forward correction loop with adaptive predistortion injection for linearization of RF power amplifier
FR2752313B1 (fr) * 1996-08-07 1998-11-13 Alcatel Telspace Procede et dispositif de modelisation des caracteristiques am/am et am/pm d'un amplificateur, et procede de predistorsion correspondant
FR2766992B1 (fr) * 1997-08-01 2000-12-29 France Telecom Procede de simulation d'amplificateur non lineaire a memoire d'enveloppe
US6075411A (en) * 1997-12-22 2000-06-13 Telefonaktiebolaget Lm Ericsson Method and apparatus for wideband predistortion linearization
US6944139B1 (en) * 1998-03-27 2005-09-13 Worldspace Management Corporation Digital broadcast system using satellite direct broadcast and terrestrial repeater
US6314146B1 (en) * 1998-06-05 2001-11-06 The Board Of Trustees Of The Leland Stanford Junior University Peak to average power ratio reduction
JP3451947B2 (ja) * 1998-07-03 2003-09-29 住友電気工業株式会社 Ｏｆｄｍ変調器
US6370202B1 (en) * 1998-11-23 2002-04-09 Lockheed Martin Corporation Self-selective multi-rate transmitter
US6369648B1 (en) * 1999-04-21 2002-04-09 Hughes Electronics Corporation Linear traveling wave tube amplifier utilizing input drive limiter for optimization
IT1313906B1 (it) * 1999-06-15 2002-09-26 Cit Alcatel Precorrezione digitale adattiva di non-linearita' introdotte daamplicatori di potenza.
JP4256057B2 (ja) * 1999-09-30 2009-04-22 株式会社東芝 非線形補償器
DE19962341C1 (de) * 1999-12-23 2001-08-23 Bosch Gmbh Robert Sender zum Versenden von Signalen über Funkkanäle und Verfahren zum Senden von Signalen über Funkkanäle
DE19962340B4 (de) * 1999-12-23 2005-11-03 Robert Bosch Gmbh Sender zum Versenden von Signalen über Funkkanäle und Verfahren zum Senden von Signalen über Funkkanäle
US6674808B1 (en) * 1999-12-28 2004-01-06 General Dynamics Decision Systems, Inc. Post-amplifier filter rejection equalization
US6429740B1 (en) * 2000-03-23 2002-08-06 The Aerospace Corporation High power amplifier linearization method using extended saleh model predistortion
US6545535B2 (en) * 2000-10-12 2003-04-08 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for reducing distortion
US6958497B2 (en) * 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
US20030063686A1 (en) * 2001-07-25 2003-04-03 Giardina Charles Robert System and method for predistorting a signal using current and past signal samples
US6931080B2 (en) * 2001-08-13 2005-08-16 Lucent Technologies Inc. Multiple stage and/or nested predistortion system and method
JP3567148B2 (ja) * 2001-09-05 2004-09-22 株式会社日立国際電気 歪み補償装置
US7158494B2 (en) * 2001-10-22 2007-01-02 Matsushita Electric Industrial Co., Ltd. Multi-mode communications transmitter
FR2835120B1 (fr) * 2002-01-21 2006-10-20 Evolium Sas Procede et dispositif de preparation de signaux destines a etre compares pour etablir une pre-distorsion sur l'entree d'un amplificateur
US7085330B1 (en) * 2002-02-15 2006-08-01 Marvell International Ltd. Method and apparatus for amplifier linearization using adaptive predistortion
US6885241B2 (en) * 2002-03-26 2005-04-26 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Type-based baseband predistorter function estimation technique for non-linear circuits
US6985704B2 (en) * 2002-05-01 2006-01-10 Dali Yang System and method for digital memorized predistortion for wireless communication
US6680649B2 (en) * 2002-06-07 2004-01-20 Telefonaktiebolaget Lm Ericsson (Publ) Coordinate rotation of pre-distortion vector in feedforward linearization amplification system
US6891902B2 (en) * 2002-07-02 2005-05-10 Intel Corporation System and method for adjusting a power level of a transmission signal
US7116726B2 (en) * 2002-08-12 2006-10-03 Cubic Corporation Method and apparatus for transferring multiple symbol streams at low bit-error rates in a narrowband channel
US20040057533A1 (en) * 2002-09-23 2004-03-25 Kermalli Munawar Hussein System and method for performing predistortion at intermediate frequency
US20050032472A1 (en) * 2003-08-08 2005-02-10 Yimin Jiang Method and apparatus of estimating non-linear amplifier response in an overlaid communication system
US7099399B2 (en) * 2004-01-27 2006-08-29 Crestcom, Inc. Distortion-managed digital RF communications transmitter and method therefor
US7342976B2 (en) * 2004-01-27 2008-03-11 Crestcom, Inc. Predistortion circuit and method for compensating A/D and other distortion in a digital RF communications transmitter
US7542517B2 (en) * 2004-02-02 2009-06-02 Ibiquity Digital Corporation Peak-to-average power reduction for FM OFDM transmission
US7113036B2 (en) * 2004-04-15 2006-09-26 Agere Systems Inc. Method and apparatus for adaptive digital predistortion using nonlinear and feedback gain parameters
US7336716B2 (en) * 2004-06-30 2008-02-26 Intel Corporation Power amplifier linearization methods and apparatus using predistortion in the frequency domain
KR100882529B1 (ko) * 2005-04-20 2009-02-06 삼성전자주식회사 광대역 무선통신시스템에서 피크 전력 대 평균 전력비를감소하기 위한 장치 및 방법
US7583755B2 (en) * 2005-08-12 2009-09-01 Ati Technologies, Inc. Systems, methods, and apparatus for mitigation of nonlinear distortion
EP1883119B1 (de) * 2006-07-27 2015-11-04 OSRAM Opto Semiconductors GmbH Halbleiter-Schichtstruktur mit Übergitter
EP1883141B1 (de) * 2006-07-27 2017-05-24 OSRAM Opto Semiconductors GmbH LD oder LED mit Übergitter-Mantelschicht

Also Published As

Publication number Publication date
JP2008511212A (ja) 2008-04-10
WO2006036380A2 (en) 2006-04-06
EP1779622A2 (en) 2007-05-02
WO2006036380A3 (en) 2007-08-02
CN101112031A (zh) 2008-01-23
US20060039498A1 (en) 2006-02-23

Similar Documents

Publication Publication Date Title
KR20070046779A (ko) 직교 주파수 분할 다중화 시스템용 전치 보상기 및 이를동작시키는 방법
Kang et al. On compensating nonlinear distortions of an OFDM system using an efficient adaptive predistorter
Park et al. A new PAPR reduction technique of OFDM system with nonlinear high power amplifier
JP3451947B2 (ja) Ｏｆｄｍ変調器
Wang et al. Compensation of nonlinear distortions with memory effects in OFDM transmitters
Chang et al. A simplified predistorter for compensation of nonlinear distortion in OFDM systems
Lee et al. Adaptive predistorters for linearization of high-power amplifiers in OFDM wireless communications
Guo et al. A novel adaptive pre-distorter using LS estimation of SSPA non-linearity in mobile OFDM systems
Abdelali et al. New Technique Combining the Tone Reservation Method with Clipping Technique to Reduce the Peak-to-Average Power Ratio.
Singhal et al. Analysis of carrier aggregated OFDM signals in presence of dual band power amplifiers
Dehos et al. Digital compensation of amplifier nonlinearities in the receiver of a wireless system
Sadeghpour et al. Compensation of transmission non-linearity distortion with memory effect for a WLAN802. 11a transmitter
Kuipers et al. Pre-distorted amplifiers for OFDM in wireless indoor multimedia communications
Lee et al. A tunable pre-distorter for linearization of solid state power amplifier in mobile wireless OFDM
Bulusu et al. Fast convergence joint optimization of papr reduction and digital predistortion in the next-generation broadcasting systems
KR20140118130A (ko) 복수의 비선형 증폭기에 대하여 단일 피드백 회로를 사용하는 전치보상 장치 및 방법
Qing et al. A Combined Approach of DPD and CFR in F-OFDM System
Hoh et al. A nonlinearity predistortion technique for HPA with memory effects in OFDM systems
Mohammed Design and Linearization of Energy Efficiency Power Amplifier in Nonlinear OFDM Transmitter for LTE-5G Applications. Simulation and measurements of energy efficiency power amplifier in the presence of nonlinear OFDM transmitter system and digital predistortion based on Hammerstein-Wiener method
Ghazaany Design and implementation of adaptive baseband predistorter for OFDM nonlinear transmitter. Simulation and measurement of OFDM transmitter in presence of RF high power amplifier nonlinear distortion and the development of adaptive digital predistorters based on Hammerstein approach.
de Figueiredo et al. A new pre-distortion approach to TWTA compensation for wireless OFDM systems
Muhonen Amplifier linearization for broadband wireless applications
Doblado et al. Improved power efficiency for DVB-SH transmitters
Chang et al. Analysis of amplitude and phase predistortion and polynomial-based predistortion in OFDM systems
Ali et al. Novel predistortion algorithm for OFDMA

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid