KR20070044573A - Electron emission display device - Google Patents

Abstract

본 발명은 전자 방출 표시 디바이스에 관한 것으로서, 보다 상세하게 본 발명의 실시예에 따른 전자 방출 표시 디바이스는 서로 대향 배치되는 제1 기판 및 제2 기판과, 상기 제1 기판과 상기 제2 기판 중 어느 일 기판에 형성되는 형광층들과, 상기 제1 기판과 상기 제2 기판 중 다른 일 기판에 상기 형광층들에 대응하여 단위 영역마다 형성되는 전자 방출부들과, 상기 형광층들 사이에 배치되어 상기 제1 기판과 상기 제2 기판의 간격을 유지시키는 복수의 스페이서들을 포함한다. 이때, 상기 전자 방출부들은 하기 조건을 만족한다.The present invention relates to an electron emission display device, and in more detail, an electron emission display device according to an embodiment of the present invention includes a first substrate and a second substrate facing each other, and one of the first substrate and the second substrate. Fluorescent layers formed on one substrate, electron emitters formed in unit regions corresponding to the fluorescent layers on the other of the first substrate and the second substrate, and disposed between the fluorescent layers; It includes a plurality of spacers for maintaining the gap between the first substrate and the second substrate. In this case, the electron emission units satisfy the following conditions.

M₁ ＜ M₂ M ₁ <M ₂

여기서, M₁은 상기 스페이서와 이웃하는 단위 영역 내의 전자 방출부들의 개수이고, M₂는 상기 스페이서와 이웃하지 않는 단위 영역 내의 전자 방출부들의 개수이다.Here, M ₁ is the number of electron emission portions in the unit region adjacent to the spacer, and M ₂ is the number of electron emission portions in the unit region adjacent to the spacer.

전자 방출부, 스페이서, 단위 영역, 형광층 Electron emission region, spacer, unit region, fluorescent layer

Description

전자 방출 표시 디바이스 {ELECTRON EMISSION DISPLAY DEVICE}Electron Emission Display Device {ELECTRON EMISSION DISPLAY DEVICE}

도 1은 본 발명의 제1 실시예에 따른 전자 방출 표시 디바이스의 부분 분해 사시도이다.1 is a partially exploded perspective view of an electron emission display device according to a first embodiment of the present invention.

도 2는 본 발명의 제1 실시예에 따른 전자 방출 표시 디바이스의 부분 단면도이다.2 is a partial cross-sectional view of an electron emission display device according to a first embodiment of the present invention.

도 3은 본 발명의 제1 실시예에 따른 전자 방출 표시 디바이스의 부분 평면도이다.3 is a partial plan view of an electron emission display device according to a first embodiment of the present invention.

도 4는 본 발명의 제2 실시예에 따른 전자 방출 표시 디바이스의 부분 평면도이다.4 is a partial plan view of an electron emission display device according to a second embodiment of the present invention.

도 5는 본 발명의 제3 실시예에 따른 전자 방출 표시 디바이스의 부분 평면도이다.5 is a partial plan view of an electron emission display device according to a third embodiment of the present invention.

도 6은 본 발명의 제4 실시예에 따른 전자 방출 표시 디바이스의 부분 평면도이다.6 is a partial plan view of an electron emission display device according to a fourth embodiment of the present invention.

본 발명은 전자 방출 표시 디바이스에 관한 것으로서, 보다 상세하게는 구동 전극들에 의해 제어되는 전자 방출부들에 관한 것이다.TECHNICAL FIELD The present invention relates to an electron emission display device, and more particularly, to electron emission portions controlled by driving electrodes.

일반적으로 전자 방출 소자(electron emission element)는 전자원의 종류에 따라 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식으로 분류될 수 있다.In general, an electron emission element may be classified into a method using a hot cathode and a cold cathode according to the type of electron source.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(Field Emitter Array; 이하 'FEA'라 함)형, 표면 전도 에미션(Surface-Conduction Emission; 이하 'SCE'라 함)형, 금속-절연층-금속(Metal-Insulator-Metal; 이하 'MIM'이라 함)형 및 금속-절연층-반도체(Metal-Insulator-Semiconductor; 이하 'MIS'라 함)형 등이 알려져 있다.Here, the electron emission device using the cold cathode may be a field emitter array (FEA) type, a surface conduction emission type (SCE) type, metal Metal-Insulator-Metal (hereinafter referred to as 'MIM') type and Metal-Insulator-Semiconductor (hereinafter referred to as 'MIS') type are known.

상기 MIM형과 MIS형 전자 방출 소자는 각각 금속/절연층/금속(MIM)과 금속/절연층/반도체(MIS) 구조로 이루어진 전자 방출부를 형성하고, 절연층을 사이에 두고 위치하는 두 금속 또는 금속과 반도체 사이에 전압을 인가할 때, 금속이나 반도체로부터 공급되는 전자가 터널링(tunneling) 현상에 의하여 절연층을 통과하여 상부 금속에 도달하고, 도달한 전자 중 상부 금속의 일함수(work function) 이상의 에너지를 가지는 전자가 상부 전극으로부터 방출되는 원리를 이용한다.The MIM type and the MIS type electron emission devices each form an electron emission portion having a metal / insulation layer / metal (MIM) and a metal / insulation layer / semiconductor (MIS) structure, and are disposed between two metals having an insulation layer therebetween, or When voltage is applied between the metal and the semiconductor, electrons supplied from the metal or the semiconductor pass through the insulating layer to reach the upper metal by a tunneling phenomenon, and the work function of the upper metal among the reached electrons. The principle that the electron with the above energy is emitted from the upper electrode is used.

상기 SCE형 전자 방출 소자는 일 기판 위에 서로 마주보며 배치된 제1 전극과 제2 전극 사이에 도전 박막을 제공하고 이 도전 박막에 미세 균열을 제공함으로써 전자 방출부를 형성하며, 양 전극에 전압을 인가하여 도전 박막의 표면으로 전류가 흐를 때 전자 방출부로부터 전자가 방출되는 원리를 이용한다.The SCE type electron emission device forms an electron emission portion by providing a conductive thin film between a first electrode and a second electrode disposed to face each other on a substrate and providing a micro crack in the conductive thin film, and applying a voltage to both electrodes. By using the principle that the electron is emitted from the electron emission portion when the current flows to the surface of the conductive thin film.

상기 FEA형 전자 방출 소자는 전자 방출부와 이 전자 방출부의 전자 방출을 제어하는 구동 전극들로서 하나의 캐소드 전극과 하나의 게이트 전극을 구비하며, 전자 방출부의 물질로 일 함수(work function)가 낮거나 종횡비가 큰 물질, 일례로 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뾰족한 팁 구조물이나, 탄소 나노튜브와 흑연 및 다이아몬드상 탄소와 같은 탄소계 물질을 사용하여 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한다.The FEA type electron emission device includes an electron emission portion and driving electrodes for controlling electron emission of the electron emission portion, and includes one cathode electrode and one gate electrode, and has a low work function as a material of the electron emission portion. Materials with high aspect ratios, such as molybdenum (Mo) or silicon (Si), have sharp tip structures, or carbon-based materials such as carbon nanotubes and graphite and diamond-like carbon, By using the principle that electrons are easily emitted.

한편, 전자 방출 소자는 일 기판에 어레이를 이루며 형성되어 전자 방출 디바이스(electron emission device)를 구성하고, 전자 방출 디바이스는 형광층과 애노드 전극 등으로 이루어진 발광 유닛이 구비된 다른 기판과 결합하여 전자 방출 표시 디바이스(electron emission display device)를 구성한다.On the other hand, the electron emission elements are formed in an array on one substrate to form an electron emission device, and the electron emission device is combined with another substrate having a light emitting unit composed of a fluorescent layer and an anode electrode to emit electrons. A display device (electron emission display device) is constituted.

즉, 통상의 전자 방출 디바이스는 전자 방출부와 더불어 주사 전극들과 데이터 전극들로 기능하는 복수의 구동 전극들을 구비하여 전자 방출부와 구동 전극들의 작용으로 화소별 전자 방출의 온/오프와 전자 방출량을 제어한다. 그리고 전자 방출 표시 디바이스는 전자 방출부에서 방출된 전자들로 형광층을 여기시켜 소정의 발광 또는 표시 작용을 한다.That is, the conventional electron emitting device includes a plurality of driving electrodes that function as scan electrodes and data electrodes in addition to the electron emitting part, so that the electron emission amount and the electron emission amount per pixel are controlled by the action of the electron emitting part and the driving electrodes. To control. The electron emission display device excites the fluorescent layer with the electrons emitted from the electron emission unit to perform a predetermined light emission or display function.

전자 방출 표시 디바이스는 진공 용기의 내,외부 압력 차이에 의한 기판의 변형과 파손을 방지하도록 다수의 스페이서들을 구비한다. 이 스페이서들은 흑색층이 위치하는 비발광 영역에 위치한다.The electron emission display device includes a plurality of spacers so as to prevent deformation and breakage of the substrate due to a difference in pressure inside and outside the vacuum container. These spacers are located in the non-light emitting region where the black layer is located.

한편, 전자 방출부는 구동 전극들의 전압 차에 의해 전자를 방출하는데, 통상 전자 방출부에서 방출된 전자들은 형광층을 향해 진행하면서 두 기판과 소정 각 도를 이루며 퍼지게 된다. 이는 전자 방출부 주위의 등전위선이 두 기판과 평탄하게 형성되지 못하고, 어느 일 기판을 향하여 볼록하거나 오목하게 형성되기 때문이다.On the other hand, the electron emission unit emits electrons by the voltage difference between the driving electrodes. In general, electrons emitted from the electron emission unit spread toward the fluorescent layer at a predetermined angle with the two substrates. This is because the equipotential lines around the electron emission portions are not formed flat with the two substrates, but are convex or concave toward one substrate.

이와 같은 전자 빔의 퍼짐 현상으로 인하여, 스페이서들은 주위에 위치하는 전자 방출부들에서 방출된 전자들과 충돌하게 되며, 이는 스페이서를 차징(charging)시키는 원인이 된다.Due to the spreading of the electron beam, the spacers collide with electrons emitted from the electron emitters located around them, which causes charging of the spacers.

스페이서가 플러스(+) 또는 마이너스(-) 전하로 차징되면 전자 방출부에서 방출된 전자들을 끌어당기거나 밀어 전자 빔 궤적을 왜곡시키는 문제를 발생시킨다.If the spacer is charged with a positive (+) or negative (-) charge, it causes a problem of distorting the electron beam trajectory by attracting or pushing electrons emitted from the electron emission portion.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 전자 방출부에서 방출된 전자들이 스페이서와 충돌하는 것을 방지하는 전자 방출 표시 디바이스를 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide an electron emission display device which prevents electrons emitted from an electron emission portion from colliding with a spacer.

상기의 목적을 달성하기 위하여, 본 발명의 실시예에 따른 전자 방출 표시 디바이스는 서로 대향 배치되는 제1 기판 및 제2 기판과, 상기 제1 기판과 상기 제2 기판 중 어느 일 기판에 형성되는 형광층들과, 상기 제1 기판과 상기 제2 기판 중 다른 일 기판에 상기 형광층들에 대응하여 단위 영역마다 형성되는 전자 방출부들과, 상기 형광층들 사이에 배치되어 상기 제1 기판과 상기 제2 기판의 간격을 유지시키는 복수의 스페이서들을 포함한다. 이때, 상기 전자 방출부들은 하기 조건을 만족한다.In order to achieve the above object, an electron emission display device according to an exemplary embodiment of the present invention includes a first substrate and a second substrate disposed opposite to each other, and a fluorescence formed on any one of the first substrate and the second substrate. Layers, electron emission parts formed per unit region in correspondence with the fluorescent layers on one of the first and second substrates, and disposed between the fluorescent layers and between the first substrate and the first substrate; And a plurality of spacers for maintaining the spacing of the two substrates. In this case, the electron emission units satisfy the following conditions.

M₁ ＜ M₂ M ₁ <M ₂

여기서, M₁은 상기 스페이서와 이웃하는 단위 영역 내의 전자 방출부들의 개수이고, M₂는 상기 스페이서와 이웃하지 않는 단위 영역 내의 전자 방출부들의 개수이다.Here, M ₁ is the number of electron emission portions in the unit region adjacent to the spacer, and M ₂ is the number of electron emission portions in the unit region adjacent to the spacer.

또한, 상기 스페이서와 이웃하는 단위 영역 내의 전자 방출부들은 일부 제거되어 형성될 수 있다. 이때, 상기 스페이서와 이웃하는 단위 영역 내의 전자 방출부들 중 상기 스페이서와 최단거리를 갖는 전자 방출부가 제거될 수 있다.In addition, the electron emission parts in the unit region adjacent to the spacer may be partially removed. In this case, the electron emitting part having the shortest distance from the spacer among the electron emitting parts in the unit region adjacent to the spacer may be removed.

또한, 상기 스페이서는 벽체형 또는 기둥형으로 형성될 수 있다.In addition, the spacer may be formed in a wall shape or a pillar shape.

보다 구체적으로 본 발명의 실시예에 따른 전자 방출 표시 디바이스는 서로 대향 배치되는 제1 기판 및 제2 기판과, 상기 제1 기판 위에 서로 절연 상태를 유지하며 교차하도록 배치되는 캐소드 전극들 및 게이트 전극들과, 상기 캐소드 전극들과 상기 게이트 전극들의 교차 영역에서 상기 캐소드 전극들과 연결되는 전자 방출부들과, 상기 캐소드 전극들 및 게이트 전극들 상부에 형성되며 상기 캐소드 전극들 및 상기 게이트 전극들의 교차 영역에 대응하여 상기 전자 방출부들을 노출시키는 개구부들을 구비한 집속 전극과, 상기 제1 기판에 대향하는 상기 제2 기판의 일면에 형성되는 형광층들과, 상기 개구부들 사이에 배치되어 상기 제1 기판과 상기 제2 기판의 간격을 유지시키는 복수의 스페이서들을 포함한다. 여기서, 상기 스페이서와 이웃하는 단위 영역 내의 전자 방출부들은 일부 제거되어 형성된다.More specifically, the electron emission display device according to the embodiment of the present invention, the first substrate and the second substrate disposed to face each other, the cathode electrodes and the gate electrodes disposed to intersect while being insulated from each other on the first substrate And electron emission parts connected to the cathode electrodes at an intersection region of the cathode electrodes and the gate electrodes, and formed on the cathode electrodes and the gate electrodes, and at an intersection region of the cathode electrodes and the gate electrodes. A focusing electrode having openings correspondingly exposing the electron emission portions, fluorescent layers formed on one surface of the second substrate facing the first substrate, and disposed between the openings and the first substrate; It includes a plurality of spacers for maintaining the spacing of the second substrate. Here, the electron emission parts in the unit region adjacent to the spacer are partially removed.

또한, 본 발명의 실시예에 따른 전자 방출 표시 디바이스는 상기 스페이서와 이웃하는 개구부 내의 전자 방출부들 중 상기 스페이서와 최단거리를 갖는 전자 방출부가 제거될 수 있다.Further, in the electron emission display device according to the exemplary embodiment of the present invention, the electron emission part having the shortest distance with the spacer among the electron emission parts in the opening adjacent to the spacer may be removed.

또한, 상기 캐소드 전극들과 상기 게이트 전극들 사이에는 절연층이 형성되고, 상기 개구부 내에 위치하는 상기 게이트 전극들 및 상기 절연층에는 상기 전자 방출부들과 일대일 대응하는 홀들이 각각 형성되며, 상기 스페이서와 최단거리를 갖는 상기 홀을 제외한 나머지 홀들에 상기 전자 방출부들이 형성될 수 있다.In addition, an insulating layer is formed between the cathode electrodes and the gate electrodes, and holes corresponding to the electron emission parts are formed in the gate electrodes and the insulating layer positioned in the opening, respectively. The electron emission parts may be formed in the remaining holes except the hole having the shortest distance.

또한, 상기 스페이서는 벽체형으로 형성되고, 그 길이 방향이 상기 캐소드 전극들 및 상기 게이트 전극들 중 어느 한 전극과 나란할 수 있다.In addition, the spacer may be formed in a wall shape, and a length direction thereof may be parallel to one of the cathode electrodes and the gate electrodes.

또한, 상기 스페이서는 기둥형으로 형성되고, 2개 또는 4개의 개구부가 서로 마주하는 영역에 형성될 수 있다.In addition, the spacer may be formed in a columnar shape and may be formed in an area in which two or four openings face each other.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 제1 실시예에 따른 전자 방출 표시 디바이스의 부분 분해 사시도이고, 도 2는 본 발명의 제1 실시예에 따른 전자 방출 표시 디바이스의 부분 단면도이며, 도 3은 본 발명의 제1 실시예에 따른 전자 방출 표시 디바이스의 부분 평면도이다.1 is a partially exploded perspective view of an electron emission display device according to a first embodiment of the present invention, FIG. 2 is a partial cross-sectional view of an electron emission display device according to a first embodiment of the present invention, and FIG. A partial plan view of an electron emission display device according to an embodiment.

도시된 바와 같이, 본 발명의 실시예에 따른 전자 방출 표시 디바이스는 내부 공간부를 사이에 두고 서로 평행하게 대향 배치되는 제1 기판(2)과 제2 기판(4)을 포함한다. 이 기판들 중 제1 기판(2)에는 전자를 방출하는 구성이 제공되고, 제2 기판(4)에는 전자에 의해 가시광을 방출하여 임의의 발광 또는 표시를 행하는 구 성이 제공된다.As shown, the electron emission display device according to the embodiment of the present invention includes a first substrate 2 and a second substrate 4 which are disposed to face each other in parallel with each other with an internal space therebetween. Among these substrates, the first substrate 2 is provided with a configuration for emitting electrons, and the second substrate 4 is provided with a configuration for emitting visible light by electrons to perform any light emission or display.

보다 구체적으로, 제1 기판(2) 위에는 캐소드 전극들(6)이 제1 기판(2)의 일 방향(도 1에서 y축 방향)을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극들(6)을 덮으면서 제1 기판(2) 전체에 제1 절연층(8)이 형성된다. 제1 절연층(8) 위에는 게이트 전극들(10)이 캐소드 전극(6)과 직교하는 방향(도 2에서 x축 방향)을 따라 스트라이프 패턴으로 형성된다.More specifically, the cathode electrodes 6 are formed on the first substrate 2 in a stripe pattern along one direction (y-axis direction in FIG. 1) of the first substrate 2, and the cathode electrodes 6 are formed. The first insulating layer 8 is formed on the entire first substrate 2 while covering it. Gate electrodes 10 are formed on the first insulating layer 8 in a stripe pattern along a direction orthogonal to the cathode electrode 6 (the x-axis direction in FIG. 2).

본 발명의 실시예에 따른 전자 방출 표시 디바이스에서 캐소드 전극(6)과 게이트 전극(10)의 교차 영역을 일례로 단위 영역으로 정의하면, 이 단위 영역 내의 제1 절연층(8)과 게이트 전극(10)에는 캐소드 전극(6)을 일부 노출시키는 홀들(8a, 10a)이 각각 형성된다. 일례로, 제1 절연층(8)의 홀(8a)과 게이트 전극(10)의 홀(10a)은 서로 일대일 대응하며 형성될 수 있다.In an electron emission display device according to an exemplary embodiment of the present invention, when an intersection region of the cathode electrode 6 and the gate electrode 10 is defined as a unit region, for example, the first insulating layer 8 and the gate electrode (in the unit region) may be defined. Holes 8a and 10a that partially expose the cathode electrode 6 are formed in 10, respectively. For example, the holes 8a of the first insulating layer 8 and the holes 10a of the gate electrode 10 may be formed in a one-to-one correspondence with each other.

그리고, 제1 절연층(8)과 게이트 전극(10) 상부에는 제2 절연층(12)과 집속 전극(14)이 위치하며, 이 제2 절연층(12)과 집속 전극(14)에는 일례로, 상기 단위 영역에 대응하는 개구부(12a, 14a)가 각각 형성된다. 집속 전극(14)은 도 1에 도시된 바와 같이, 제2 절연층(12) 전체에 위치하도록 형성될 수 있으나, 소정 패턴으로 구분되어 복수개로 형성될 수도 있다.The second insulating layer 12 and the focusing electrode 14 are positioned on the first insulating layer 8 and the gate electrode 10, and the second insulating layer 12 and the focusing electrode 14 are one example. The openings 12a and 14a corresponding to the unit region are formed, respectively. As shown in FIG. 1, the focusing electrode 14 may be formed in the entirety of the second insulating layer 12, but may be formed in plurality in a predetermined pattern.

다음으로, 제1 기판(2)에 대향하는 제2 기판(4)의 일면에는 상기 단위 영역에 대응하여 적색(R), 녹색(G) 및 청색(B) 형광층들(16)이 각각 분리 형성되고, 이 형광층들(16) 사이에는 화면의 콘트라스트 향상을 위한 흑색층(18)이 형성된다. 상기 적색(R), 녹색(G) 및 청색(B) 형광층들(16)은 각각 서브 픽셀을 구성한다. 다 만, 이 형광층들은 스트라이프 패턴으로 형성될 수도 있다.Next, red (R), green (G), and blue (B) fluorescent layers 16 are respectively separated on one surface of the second substrate 4 opposite to the first substrate 2. A black layer 18 is formed between the fluorescent layers 16 to improve contrast of the screen. The red (R), green (G), and blue (B) fluorescent layers 16 constitute subpixels, respectively. However, these fluorescent layers may be formed in a stripe pattern.

그리고, 형광층(16)과 흑색층(18) 위로는 알루미늄과 같은 금속막으로 이루어지는 애노드 전극(20)이 형성된다. 애노드 전극(20)은 외부로부터 전자빔 가속에 필요한 고전압을 인가받으며, 형광층(16)에서 방사된 가시광 중 제1 기판(2)을 향해 방사된 가시광을 제2 기판(4) 측으로 반사시켜 화면의 휘도를 높이는 역할을 한다.An anode electrode 20 made of a metal film such as aluminum is formed on the fluorescent layer 16 and the black layer 18. The anode electrode 20 receives a high voltage necessary for accelerating the electron beam from the outside, and reflects the visible light emitted toward the first substrate 2 of the visible light emitted from the fluorescent layer 16 toward the second substrate 4 side of the screen. It increases the brightness.

한편, 애노드 전극은 금속막이 아닌 ITO(indium tin oxide)와 같은 투명한 도전막으로 이루어질 수 있다. 이 경우 애노드 전극은 제2 기판을 향한 형광층과 흑색층의 일면에 위치하며, 소정의 패턴으로 구분되어 복수개로 형성될 수 있다.The anode electrode may be made of a transparent conductive film such as indium tin oxide (ITO) instead of a metal film. In this case, the anode electrode may be positioned on one surface of the fluorescent layer facing the second substrate and the black layer, and may be formed in plural in a predetermined pattern.

그리고, 제1 기판(2)과 제2 기판(4) 사이에는 다수의 스페이서(22)가 설치되어 양 기판(2, 4)의 간격을 일정하게 유지시킨다. 도 1에서는 일례로 벽체형 스페이서를 도시하였다.In addition, a plurality of spacers 22 are provided between the first substrate 2 and the second substrate 4 to keep the distance between the two substrates 2 and 4 constant. 1 shows a wall-shaped spacer as an example.

이 스페이서(22)는 형광층(16)을 향해 진행하는 전자들을 차단시키지 않도록 흑색층(18)이 위치하는 비발광 영역에 대응하여 배치된다. 이를 위해 스페이서(22)들은 집속 전극(14)의 개구부(14a) 사이 영역에 위치한다. 이 스페이서(22)는 캐소드 전극(6) 또는 게이트 전극(10)과 나란하게 배치될 수 있다.The spacer 22 is disposed corresponding to the non-light emitting region where the black layer 18 is located so as not to block electrons traveling toward the fluorescent layer 16. To this end, the spacers 22 are located in the region between the openings 14a of the focusing electrodes 14. The spacer 22 may be disposed in parallel with the cathode electrode 6 or the gate electrode 10.

그리고, 제1 절연층(8) 및 게이트 전극(10)의 홀(8a, 10a) 내에는 전자 방출부(24)가 캐소드 전극(6)과 연결되며 형성된다. 본 실시예는 스페이서(22)와 이웃한 집속 전극(14)의 개구부(14a) 내에 위치하는 전자 방출부들(24)의 개수와 스페이서(22)와 이웃하지 않는 집속 전극(14)의 개구부(14a) 내에 위치하는 전자 방출 부들(24)의 개수가 서로 다르게 형성된다.The electron emission part 24 is connected to the cathode electrode 6 in the holes 8a and 10a of the first insulating layer 8 and the gate electrode 10. In this embodiment, the number of electron emission portions 24 located in the opening 14a of the focusing electrode 14 adjacent to the spacer 22 and the opening 14a of the focusing electrode 14 not neighboring the spacer 22 are shown. The number of the electron emission portions 24 positioned in the () is formed differently.

도 2 및 도 3을 참고하여 스페이서(22)와 이웃한 집속 전극(14)의 개구부(14a) 내에 위치하는 전자 방출부들(24)을 살펴보면, 스페이서(22)와 최단거리를 갖는 제1 절연층(8) 및 게이트 전극(10)의 홀(8a, 10a)에는 전자 방출부가 형성되어 있지 않고, 나머지 홀(8a, 10a)에만 전자 방출부(24)가 형성되어 있다.Referring to FIGS. 2 and 3, electron emission portions 24 positioned in the opening 14a of the spacer 22 and the adjacent focusing electrode 14 are described. The first insulating layer having the shortest distance from the spacer 22 is described. Electron emitters are not formed in the holes 8a and 10a of the 8 and the gate electrode 10, and the electron emitters 24 are formed only in the remaining holes 8a and 10a.

반면, 스페이서(22)와 이웃하지 않는 집속 전극(14)의 개구부(14a) 내에 위치하는 제1 절연층(8) 및 게이트 전극(10)의 홀(8a, 10a)에는 모두 전자 방출부들(24)이 형성된다.On the other hand, in the holes 8a and 10a of the first insulating layer 8 and the gate electrode 10 positioned in the opening 14a of the focusing electrode 14 which is not adjacent to the spacer 22, electron emission portions 24 are formed. ) Is formed.

즉, 도 3에 도시된 바와 같이, 스페이서(22)와 이웃하는 좌측 3개의 각 개구부(14a) 내에는 스페이서(22)와 가장 가까운 홀(8a, 10a)을 제외한 3개의 홀(8a, 10a)에 전자 방출부들(24)이 형성되고, 스페이서(22)와 이웃하지 않는 우측 3개의 개구부(14a) 내에는 4개의 홀(8a, 10a) 모두 전자 방출부들이 형성된다.That is, as shown in FIG. 3, in each of the left three openings 14a adjacent to the spacer 22, three holes 8a and 10a except for the holes 8a and 10a closest to the spacer 22 are shown. Electron emitters 24 are formed in each of the four holes 8a and 10a in the right three openings 14a not adjacent to the spacer 22.

결과적으로, 스페이서(22)와 이웃한 개구부(14a) 내에 위치하는 전자 방출부들(24)의 개수(M₁)가 스페이서(22)와 이웃하지 않는 개구부(14a) 내에 위치하는 전자 방출부들(24)의 개수(M₂)보다 적게 형성된다. (M₁ ＜ M₂)As a result, the number M ₁ of electron emission portions 24 located in the opening 14a adjacent to the spacer 22 is located in the opening 14a not adjacent to the spacer 22. Less than the number M ₂ ). (M ₁ <M ₂ )

도면에서는 전자 방출부들(24)이 원형으로 형성되고, 개구부(14a) 내에 캐소드 전극(6)의 길이 방향을 따라 일렬로 배열되는 구성을 도시하였다. 그러나 전자 방출부(24)의 평면 형상과 화소 영역당 개수 및 배열 형태 등은 도시한 예에 한정되지 않는다.In the drawing, the electron emitting portions 24 are formed in a circular shape and arranged in a line along the longitudinal direction of the cathode electrode 6 in the opening 14a. However, the planar shape of the electron emission unit 24, the number and arrangement form per pixel area, etc. are not limited to the illustrated example.

또한, 상기 실시예에서는 전자 방출부가 제거된 부위에 홀들이 그대로 잔존하나, 전자 방출부가 형성되지 않을 부위에는 이 홀들을 공정상 식각하지 않을 수도 있으며, 그에 따라 집속 전극의 개구부 크기도 이에 대응하여 줄어들 수 있다.Further, in the above embodiment, the holes remain in the portion where the electron emission portion is removed, but the holes may not be etched in the process where the electron emission portion is not formed, and thus the opening size of the focusing electrode is correspondingly reduced. Can be.

그리고, 전자 방출부(24)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질들, 가령 카본계 물질 또는 나노미터(nm) 사이즈 물질로 이루어진다. 전자 방출부(12)로 사용 바람직한 물질로는 탄소 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 탄소, 풀러렌(C₆₀), 실리콘 나노와이어 및 이들의 조합 물질이 있으며, 전자 방출부(12)의 제조법으로는 직접 성장, 스크린 인쇄, 화학기상증착 또는 스퍼터링 등을 적용할 수 있다.In addition, the electron emission unit 24 is formed of materials emitting electrons when an electric field is applied in a vacuum, for example, a carbon-based material or a nanometer (nm) size material. Preferred materials for use as the electron emitter 12 include carbon nanotubes, graphite, graphite nanofibers, diamond, diamond-like carbon, fullerene (C ₆₀ ), silicon nanowires, and combinations thereof. ), Direct growth, screen printing, chemical vapor deposition or sputtering may be applied.

한편, 상기에서는 제1 절연층(8)을 사이에 두고 게이트 전극(10)이 캐소드 전극(6) 상부에 위치하는 구조를 설명하였으나, 그 반대의 경우, 즉 캐소드 전극이 게이트 전극의 상부에 위치하는 구조도 가능하다. 이 구조에서는 전자 방출부가 캐소드 전극의 일측면과 접촉하며 절연층 위에 형성될 수 있다.Meanwhile, the structure in which the gate electrode 10 is positioned above the cathode electrode 6 with the first insulating layer 8 interposed therebetween has been described. In the opposite case, that is, the cathode electrode is positioned above the gate electrode. It is also possible to structure. In this structure, the electron emission part may be formed on the insulating layer in contact with one side of the cathode electrode.

또한, 본 발명의 실시예에 따른 전자 방출 표시 디바이스는 집속 전극을 구비하지 않을 수도 있다.In addition, the electron emission display device according to the exemplary embodiment may not include the focusing electrode.

상기와 같이 스페이서(22) 주위에 전자 방출부들(24)를 일부 제거하면 스페이서(22)와 전자 방출부(24)와의 거리가 멀어져 전자들이 스페이서(22)와 충돌하는 확률이 감소한다. 그리고, 제거되는 전자 방출부들(24)은 단위 영역의 최외곽에 배치되고, 일반적으로 전자빔의 빔경이 형광층보다 크게 형성되므로 이들을 제거하더 라도 형광층을 발광시키는 특성에는 지장이 없다.As described above, when the electron emitters 24 are partially removed around the spacers 22, the distance between the spacers 22 and the electron emitters 24 is increased, thereby reducing the probability of electrons colliding with the spacers 22. The removed electron emission parts 24 are disposed at the outermost part of the unit region, and in general, since the beam diameter of the electron beam is formed larger than the fluorescent layer, even if the electron emission parts are removed, there is no problem in emitting the fluorescent layer.

도 4는 본 발명의 제2 실시예에 따른 전자 방출 표시 디바이스의 부분 평면도이고, 도 5는 본 발명의 제3 실시예에 따른 전자 방출 표시 디바이스의 부분 평면도로서, 기둥형 스페이서가 적용된 전자 방출 표시 디바이스를 나타낸다.4 is a partial plan view of an electron emission display device according to a second embodiment of the present invention, and FIG. 5 is a partial plan view of an electron emission display device according to a third embodiment of the present invention. Represents a device.

도 4에 도시된 바와 같이, 원 기둥형 스페이서(26)는 4개의 개구부(14a)가 마주하는 영역에 배치될 수 있으며, 이때 4개의 개구부(14a) 내에서 스페이서(26)와 최단거리를 갖는 제1 절연층(8) 및 게이트 전극(10)의 각 홀(8a, 10a)에는 전자 방출부가 제거된다.As shown in FIG. 4, the circular columnar spacer 26 may be disposed in an area where the four openings 14a face each other, and have the shortest distance to the spacer 26 in the four openings 14a. Electron emitters are removed in the holes 8a and 10a of the first insulating layer 8 and the gate electrode 10.

도 5에 도시된 바와 같이, 원 기둥형 스페이서(26)는 2개의 개구부(14a_가 마주하는 영역에 배치될 수 있으며, 스페이서(26)와 최단거리를 갖는 전자 방출부가 제거되는 것은 전술한 바와 같다.As shown in FIG. 5, the circular columnar spacer 26 may be disposed in an area facing the two openings 14a_, and the electron emission portion having the shortest distance with the spacer 26 is removed as described above. same.

도 6은 본 발명의 제4 실시예에 따른 전자 방출 표시 디바이스의 부분 평면도이다.6 is a partial plan view of an electron emission display device according to a fourth embodiment of the present invention.

지금까지, 제1 절연층과 게이트 전극에는 전자 방출부(24)에 일대일 대응하는 홀들이 각각 형성되었으나, 본 발명의 실시예에 따른 전자 방출 표시 디바이스는 도 6에 도시된 바와 같이, 단위 영역에 존재하는 전자 방출부들(24)을 일괄적으로 노출시키도록 슬럿(slot) 형태의 홀들(8b, 10b)을 제1 절연층과 게이트 전극에 각각 구비할 수 있다.Until now, holes having one-to-one correspondence to the electron emission units 24 are formed in the first insulating layer and the gate electrode, but the electron emission display device according to the exemplary embodiment of the present invention is illustrated in FIG. 6. Slot-shaped holes 8b and 10b may be provided in the first insulating layer and the gate electrode, respectively, to expose the existing electron emission parts 24 collectively.

그리고, 본 발명의 실시예에 따른 전자 방출 표시 디바이스는 전계 방출 어레이(FEA)형에 대해서만 적용되었으나, 이에 한정되지 않으며, 표면 전도 에미션 (SCE)형, 금속-절연층-금속(MIM)형 및 금속-절연층-반도체(MIS)형 등 다양하게 적용될 수 있다.In addition, the electron emission display device according to the exemplary embodiment of the present invention has been applied only to the field emission array (FEA) type, but is not limited thereto. The surface conduction emission (SCE) type and the metal-insulating layer-metal (MIM) type And metal-insulating layer-semiconductor (MIS) types.

또한, 상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.In addition, although the preferred embodiment of the present invention has been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it is within the scope of the present invention.

이상에서 살펴본 바와 같이, 본 발명의 실시예에 따른 전자 방출 표시 디바이스는 스페이서 주위의 전자 방출부를 일부 제거함으로써, 전자 방출부에서 방출된 전자들과 스페이서가 서로 충돌하는 것을 억제한다. 따라서, 본 발명의 실시예에 따른 전자 방출 표시 디바이스는 스페이서의 차징에 의한 전자빔 왜곡 현상을 방지하여 스페이서 주위에 이상발광 현상이 발생하는 것을 방지할 수 있다.As described above, the electron emission display device according to the exemplary embodiment of the present invention suppresses the collision between the electrons emitted from the electron emission portion and the spacer by partially removing the electron emission portion around the spacer. Therefore, the electron emission display device according to the embodiment of the present invention can prevent the electron beam distortion caused by the charging of the spacer, thereby preventing the occurrence of abnormal light emission around the spacer.

Claims (12)

서로 대향 배치되는 제1 기판 및 제2 기판과;A first substrate and a second substrate disposed to face each other; 상기 제1 기판과 상기 제2 기판 중 어느 일 기판에 형성되는 형광층들과;Fluorescent layers formed on one of the first substrate and the second substrate; 상기 제1 기판과 상기 제2 기판 중 다른 일 기판에 상기 형광층들에 대응하여 단위 영역마다 형성되는 전자 방출부들과;Electron emission parts formed on the other of the first substrate and the second substrate for each unit region corresponding to the fluorescent layers; 상기 형광층들 사이에 배치되어 상기 제1 기판과 상기 제2 기판의 간격을 유지시키는 복수의 스페이서들을 포함하며,A plurality of spacers disposed between the fluorescent layers to maintain a distance between the first substrate and the second substrate, 상기 전자 방출부들이 하기 조건을 만족하는 전자 방출 표시 디바이스.And an electron emission display device satisfying the following conditions. M₁ ＜ M₂ M ₁ <M ₂ 여기서, M₁은 상기 스페이서와 이웃하는 단위 영역 내의 전자 방출부들의 개수이고, M₂는 상기 스페이서와 이웃하지 않는 단위 영역 내의 전자 방출부들의 개수이다.Here, M ₁ is the number of electron emission portions in the unit region adjacent to the spacer, and M ₂ is the number of electron emission portions in the unit region adjacent to the spacer. 제1항에 있어서,The method of claim 1, 상기 스페이서와 이웃하는 단위 영역 내의 전자 방출부들이 일부 제거되어 형성되는 전자 방출 표시 디바이스.And an electron emission portion in the unit region adjacent to the spacer is partially removed. 제2항에 있어서,The method of claim 2, 상기 스페이서와 이웃하는 단위 영역 내의 전자 방출부들 중 상기 스페이서와 최단거리를 갖는 전자 방출부가 제거되는 전자 방출 표시 디바이스.And an electron emitter having the shortest distance from the spacer among the electron emitters in the unit region adjacent to the spacer. 제3항에 있어서,The method of claim 3, 상기 형광층들은 적색(R), 녹색(G) 및 청색(B) 형광층 각각이 서브 픽셀마다 분리 형성되는 전자 방출 표시 디바이스.And the fluorescent layers are each formed of a red (R), green (G), and blue (B) fluorescent layer separately for each subpixel. 제3항에 있어서,The method of claim 3, 상기 스페이서가 벽체형으로 형성되는 전자 방출 표시 디바이스.And the spacer is formed in a wall shape. 제3항에 있어서,The method of claim 3, 상기 스페이서가 기둥형으로 형성되는 전자 방출 표시 디바이스.And the spacer is formed in a columnar shape. 서로 대향 배치되는 제1 기판 및 제2 기판과;A first substrate and a second substrate disposed to face each other; 상기 제1 기판 위에 서로 절연 상태를 유지하며 교차하도록 배치되는 캐소드 전극들 및 게이트 전극들과;Cathode electrodes and gate electrodes disposed on the first substrate so as to cross each other while being insulated from each other; 상기 캐소드 전극들과 상기 게이트 전극들의 교차 영역에서 상기 캐소드 전극들과 연결되는 전자 방출부들과;Electron emission parts connected to the cathode electrodes at an intersection area between the cathode electrodes and the gate electrodes; 상기 캐소드 전극들 및 게이트 전극들 상부에 형성되며, 상기 캐소드 전극들 및 상기 게이트 전극들의 교차 영역에 대응하여 상기 전자 방출부들을 노출시키는 개구부들을 구비한 집속 전극과;A focusing electrode formed on the cathode electrodes and the gate electrodes, the focusing electrode having openings exposing the electron emission portions in correspondence to an intersection area of the cathode electrodes and the gate electrodes; 상기 제1 기판에 대향하는 상기 제2 기판의 일면에 형성되는 형광층들과;Fluorescent layers formed on one surface of the second substrate facing the first substrate; 상기 개구부들 사이에 배치되어 상기 제1 기판과 상기 제2 기판의 간격을 유지시키는 복수의 스페이서들을 포함하며,A plurality of spacers disposed between the openings to maintain a distance between the first substrate and the second substrate, 상기 스페이서와 이웃하는 단위 영역 내의 전자 방출부들 중 상기 스페이서와 최단거리를 갖는 전자 방출부가 제거되는 전자 방출 표시 디바이스.And an electron emitter having the shortest distance from the spacer among the electron emitters in the unit region adjacent to the spacer. 제7항에 있어서,The method of claim 7, wherein 상기 캐소드 전극들과 상기 게이트 전극들 사이에 절연층이 형성되고,An insulating layer is formed between the cathode electrodes and the gate electrodes, 상기 개구부 내에 위치하는 상기 게이트 전극들 및 상기 절연층에 상기 전자 방출부들과 일대일 대응하는 홀들이 각각 형성되며,Holes corresponding to the electron emission parts are formed in the gate electrodes and the insulating layer positioned in the opening, respectively. 상기 스페이서와 최단거리를 갖는 상기 홀을 제외한 나머지 홀들에 상기 전자 방출부들이 형성되는 전자 방출 표시 디바이스.And an electron emission portion formed in the remaining holes except the hole having the shortest distance from the spacer. 제7항에 있어서,The method of claim 7, wherein 상기 스페이서는 벽체형으로 형성되고, 그 길이 방향이 상기 캐소드 전극들 및 상기 게이트 전극들 중 어느 한 전극과 나란한 전자 방출 표시 디바이스.And the spacer is formed in a wall shape and its length direction is parallel to any one of the cathode electrodes and the gate electrodes. 제7항에 있어서,The method of claim 7, wherein 상기 스페이서는 기둥형으로 형성되고, 2개의 개구부가 서로 마주하는 영역 에 형성되는 전자 방출 표시 디바이스.And the spacers are formed in a columnar shape and formed in an area where two openings face each other. 제7항에 있어서,The method of claim 7, wherein 상기 스페이서는 기둥형으로 형성되고, 4개의 개구부가 서로 마주하는 영역에 형성되는 전자 방출 표시 디바이스.And the spacers are formed in a columnar shape and formed in an area where four openings face each other. 제1항 또는 제7항에 있어서,The method according to claim 1 or 7, 상기 전자 방출부가 탄소 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 탄소, 플러렌(C₆₀) 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함하는 전자 방출 표시 디바이스.And the electron emission unit comprises at least one material selected from the group consisting of carbon nanotubes, graphite, graphite nanofibers, diamonds, diamond-like carbons, fullerenes (C ₆₀ ), and silicon nanowires.

Images