KR20060104650A - Electron emission device - Google Patents

Abstract

본 발명은 전자 방출부에서 방출된 전자들이 절연층의 개구부 측벽에 충돌하지 않도록 전자 방출부와 절연층의 형상을 개선한 전자 방출 소자에 관한 것으로서, 본 발명에 따른 전자 방출 소자는 기판 위에 형성되는 캐소드 전극들과, 캐소드 전극들 위에 형성되며 다수의 제1 개구부들을 구비하는 제1층 및 제1층 위에서 제1층보다 큰 두께를 가지며 형성되고 다수의 제1 개구부들을 둘러싸는 제2 개구부를 구비하는 제2층을 포함하는 절연층과, 각각의 제1 개구부 내측에서 캐소드 전극들 위에 형성되는 다수의 전자 방출부들과, 절연층 위에 형성되는 게이트 전극들을 포함하며, 제2 개구부 내측에 위치하는 다수의 제1 개구부들 가운데 최외곽 제1 개구부의 중심과 제2 개구부의 측벽간 거리가 제1 개구부들의 중심간 거리보다 크게 이루어진다.The present invention relates to an electron emitting device having an improved shape of the electron emitting section and the insulating layer so that electrons emitted from the electron emitting section do not collide with the opening sidewall of the insulating layer. The electron emitting device according to the present invention is formed on a substrate. Cathode electrodes, a first layer formed on the cathode electrodes and having a plurality of first openings, and a second opening formed on the first layer with a thickness greater than the first layer and surrounding the plurality of first openings; An insulating layer including a second layer, a plurality of electron emission parts formed on the cathode electrodes in each of the first openings, and gate electrodes formed on the insulating layer, and located in the second openings. The distance between the center of the outermost first opening and the sidewalls of the second opening among the first openings is greater than the distance between the centers of the first openings.

캐소드전극, 게이트전극, 집속전극, 전자방출부, 절연층, 개구부, 전자빔, 애노드전극, 형광층 Cathode electrode, gate electrode, focusing electrode, electron emitting part, insulating layer, opening part, electron beam, anode electrode, fluorescent layer

Description

전자 방출 소자 {ELECTRON EMISSION DEVICE}Electron Emission Device {ELECTRON EMISSION DEVICE}

도 1은 본 발명의 실시예에 따른 전자 방출 소자의 부분 분해 사시도이다.1 is a partially exploded perspective view of an electron emission device according to an exemplary embodiment of the present invention.

도 2는 본 발명의 실시예에 따른 전자 방출 소자의 부분 단면도이다.2 is a partial cross-sectional view of an electron emitting device according to an embodiment of the present invention.

도 3과 도 4는 도 2의 부분 확대도이다.3 and 4 are partially enlarged views of FIG. 2.

본 발명은 전자 방출 소자에 관한 것으로서, 보다 상세하게는 전자 방출부에서 방출된 전자들이 절연층의 개구부 측벽에 충돌하지 않도록 전자 방출부와 절연층의 형상을 개선한 전자 방출 소자에 관한 것이다.The present invention relates to an electron emitting device, and more particularly, to an electron emitting device having an improved shape of an electron emitting unit and an insulating layer so that electrons emitted from the electron emitting unit do not collide with the sidewall of the opening of the insulating layer.

일반적으로 전자 방출 소자는 전자원의 종류에 따라 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식으로 분류할 수 있다.In general, the electron emission device may be classified into a method using a hot cathode and a cold cathode according to the type of the electron source.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(field emitter array; FEA)형, 표면 전도 에미션(surface-conduction emission; SCE)형, 금속-절연층-금속(metal-insulator-metal; MIM)형 및 금속-절연층-반도체(metal-insulator-semiconductor; MIS)형 등이 알려져 있다.Here, the electron-emitting device using a cold cathode is a field emitter array (FEA) type, surface conduction emission (SCE) type, metal-insulator-metal-insulator- metal (MIM) type and metal-insulator-semiconductor (MIS) type and the like are known.

이 가운데 FEA형 전자 방출 소자는 일 함수(work function)가 낮거나 종횡비 (aspect ratio)가 큰 물질을 전자원으로 사용할 경우 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한 것으로서, 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뾰족한 팁 구조물이나 카본 나노튜브, 흑연, 다이아몬드상 카본과 같은 카본계 물질을 전자원으로 적용한 예가 개발되고 있다.Among these, the FEA type electron emitting device uses a principle that electrons are easily emitted by an electric field in vacuum when a material having a low work function or a large aspect ratio is used as the electron source. Molybdenum (Mo) Or, an example is developed in which a tip structure mainly made of silicon (Si) or the like is applied, or a carbon-based material such as carbon nanotubes, graphite, or diamond-like carbon as an electron source.

통상의 FEA형 전자 방출 소자는 진공 용기를 구성하는 두 기판 중 제1 기판 위에 전자 방출부를 형성하고, 전자 방출부의 전자 방출을 제어하는 구동 전극들로서 캐소드 전극과 게이트 전극을 제공하며, 제1 기판에 대향하는 제2 기판의 일면에 형광층과 더불어 형광층을 고전위 상태로 유지시키는 애노드 전극을 마련한 구성으로 이루어진다.A conventional FEA type electron emission device forms an electron emission portion on a first substrate of two substrates constituting a vacuum container, provides a cathode electrode and a gate electrode as driving electrodes for controlling electron emission of the electron emission portion, and It consists of the structure which provided the anode electrode which keeps a fluorescent layer in high electric potential state in addition to a fluorescent layer on one surface of the opposing 2nd board | substrate.

캐소드 전극은 전자 방출부와 전기적으로 연결되어 전자 방출부에 전자 방출에 필요한 전류를 공급하는 역할을 하며, 게이트 전극은 캐소드 전극과의 전압 차를 이용해 전자 방출부 주위에 전계를 형성하는 역할을 한다. 이 때, 캐소드 전극과 게이트 전극 사이에는 절연층이 배치되어 두 전극을 절연시킨다.The cathode electrode is electrically connected to the electron emitter to supply current required for electron emission to the electron emitter, and the gate electrode forms an electric field around the electron emitter by using a voltage difference from the cathode electrode. . At this time, an insulating layer is disposed between the cathode electrode and the gate electrode to insulate the two electrodes.

상기 FEA형 전자 방출 소자는 구동 전극들의 배열 구조에 따라 여러 타입으로 분류된다. 이 가운데 제1 기판으로부터 캐소드 전극과 절연층 및 게이트 전극이 순차적으로 형성되고, 게이트 전극과 절연층이 개구부를 구비하며, 개구부 내측으로 캐소드 전극 위에 전자 방출부가 배치된 구성이 공지되어 있다.The FEA type electron emission device is classified into various types according to the arrangement of driving electrodes. It is known that a cathode electrode, an insulating layer, and a gate electrode are sequentially formed from the first substrate, the gate electrode and the insulating layer have openings, and an electron emission part is disposed on the cathode electrode inside the opening.

또한 이 구조에서 절연층과 전자 방출부는 공정이 용이한 스크린 인쇄법으로 제작할 수 있다. 이 경우, 절연층은 수 마이크로미터(㎛) 두께로 형성되고, 전자 방출부는 절연층보다 작은 두께로 형성된다.In addition, in this structure, the insulating layer and the electron emitting portion can be manufactured by a screen printing method which is easy to process. In this case, the insulating layer is formed to a few micrometers (μm) thickness, and the electron emission portion is formed to a thickness smaller than that of the insulating layer.

그런데 상기 구조에서는 전자 방출부 주위에 전계를 형성하여 이로부터 전자들을 방출시킬 때, 대부분의 전자들은 형광층이 위치하는 제2 기판을 향해 직진하지만 일부의 전자들이 사선 방향으로 퍼지며 진행하여 절연층의 개구부 측벽에 부딪히게 된다. 이는 게이트 전극과의 거리가 가장 가까운 전자 방출부의 상측 가장자리에 주로 전계가 집중되어 이로부터 전자들이 게이트 전극을 향해 퍼지며 진행하기 때문이다.However, in the above structure, when an electric field is formed around the electron emission part and the electrons are emitted therefrom, most of the electrons go straight toward the second substrate on which the fluorescent layer is located, but some of the electrons propagate in an oblique direction to form an insulating layer. It hits the side wall of the opening. This is because an electric field is mainly concentrated at the upper edge of the electron emission portion closest to the gate electrode, and electrons propagate toward the gate electrode therefrom.

이와 같이 전자들이 절연층의 개구부 측벽에 부딪히게 되면, 제어가 불가능한 이차 전자들이 다량으로 발생하고, 절연층의 대전(charging)을 유발하여 전자빔 궤적을 왜곡시킨다. 이로 인해 제2 기판 상에는 의도하지 않은 발광군이 형성되며, 타색 발광을 유발하는 등 화면 품질이 저하되는 문제가 있다.As such, when the electrons strike the sidewall of the opening of the insulating layer, a large amount of uncontrollable secondary electrons are generated, causing charging of the insulating layer to distort the electron beam trajectory. As a result, an unintended light emitting group is formed on the second substrate, and the screen quality is degraded, such as causing other colors to emit light.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 전자 방출부에서 방출된 전자들이 절연층의 개구부 측벽에 부딪히지 않도록 하여 절연층의 대전과 이차 전자 발생을 억제할 수 있는 전자 방출 소자를 제공하는데 있다.Accordingly, an object of the present invention is to solve the above problems, and an object of the present invention is to prevent electrons emitted from an electron emission part from hitting the sidewall of the opening of the insulating layer, thereby preventing charging of the insulating layer and generation of secondary electrons. It is to provide an element.

상기의 목적을 달성하기 위하여 본 발명은,In order to achieve the above object, the present invention,

기판 위에 형성되는 캐소드 전극들과, 캐소드 전극들 위에 형성되며 다수의 제1 개구부들을 구비하는 제1층 및 제1층 위에서 제1층보다 큰 두께를 가지며 형성되고 다수의 제1 개구부들을 둘러싸는 제2 개구부를 구비하는 제2층을 포함하는 절 연층과, 각각의 제1 개구부 내측에서 캐소드 전극들 위에 형성되는 다수의 전자 방출부들과, 절연층 위에 형성되는 게이트 전극들을 포함하며, 제2 개구부 내측에 위치하는 다수의 제1 개구부들 가운데 최외곽 제1 개구부의 중심과 제2 개구부의 측벽간 거리가 제1 개구부들의 중심간 거리보다 크게 이루어지는 전자 방출 소자를 제공한다.Cathodes formed on the substrate, a first layer formed on the cathode electrodes, the first layer having a plurality of first openings, and a first layer formed on the first layer having a thickness greater than that of the first layer and surrounding the plurality of first openings. An insulating layer including a second layer having a second opening, a plurality of electron emission portions formed on the cathode electrodes inside each first opening, and gate electrodes formed on the insulating layer, Provided is an electron emitting device in which a distance between a center of an outermost first opening and a sidewall of a second opening is greater than a distance between the centers of first openings among a plurality of first openings.

더욱 바람직하게, 상기 제1 개구부들은 하기 조건을 만족하도록 형성된다.More preferably, the first openings are formed to satisfy the following conditions.

여기서, z는 다수의 제1 개구부들 가운데 최외곽 제1 개구부의 중심과 제2 개구부의 측벽간 거리를 나타내고, t는 제1층의 두께를 나타내며, d는 제1 개구부의 직경 또는 폭을 나타내고, h는 절연층의 전체 두께를 나타낸다.Where z represents the distance between the center of the outermost first opening and the sidewall of the second opening among the plurality of first openings, t represents the thickness of the first layer, and d represents the diameter or width of the first opening. , h represents the total thickness of the insulating layer.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 전자 방출 소자의 부분 분해 사시도이고, 도 2는 도 1의 조립 상태를 나타내는 부분 단면도이며, 도 3은 도 2의 부분 확대도이다.1 is a partially exploded perspective view of an electron emission device according to an exemplary embodiment of the present invention, FIG. 2 is a partial cross-sectional view illustrating an assembled state of FIG. 1, and FIG. 3 is a partially enlarged view of FIG. 2.

도 1 내지 도 3을 참고하면, 전자 방출 소자는 내부 공간부를 사이에 두고 서로 평행하게 대향 배치되는 제1 기판(2)과 제2 기판(4)을 포함한다. 이 기판들 중 제1 기판(2)에는 전자 방출을 위한 구성이 제공되고, 제2 기판(4)에는 전자에 의해 가시광을 방출하여 임의의 발광 또는 표시를 행하는 구성이 제공된다.Referring to FIGS. 1 to 3, the electron emission device includes a first substrate 2 and a second substrate 4 that are disposed to face each other in parallel to each other with an internal space therebetween. Among these substrates, the first substrate 2 is provided with a configuration for emitting electrons, and the second substrate 4 is provided with a configuration for emitting visible light by electrons to perform any light emission or display.

먼저, 제1 기판(2) 위에는 캐소드 전극들(6)이 제1 기판의 일 방향(도면의 y축 방향)을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극들(6)을 덮으면서 제1 기판(2) 전체에 하부 절연층(8)이 형성된다. 하부 절연층(8) 위에는 게이트 전극들(10)이 캐소드 전극(6)과 직교하는 방향(도면의 x축 방향)을 따라 스트라이프 패턴으로 형성된다.First, the cathode electrodes 6 are formed on the first substrate 2 in a stripe pattern along one direction (y-axis direction of the drawing) of the first substrate, and cover the cathode electrodes 6 to cover the first substrate ( 2) The lower insulating layer 8 is formed in its entirety. Gate electrodes 10 are formed on the lower insulating layer 8 in a stripe pattern along a direction orthogonal to the cathode electrode 6 (x-axis direction in the drawing).

본 실시예에서 캐소드 전극(6)과 게이트 전극(10)의 교차 영역을 화소 영역으로 정의하면, 게이트 전극(10)과 하부 절연층(8)에는 화소 영역마다 하나 또는 그 이상의 개구부(10a, 8a, 8b)가 형성된다. 도면에서는 일례로 화소 영역마다 게이트 전극(10)에 하나의 개구부(10a)가 마련된 구성을 도시하였다.In the present exemplary embodiment, when the intersection region of the cathode electrode 6 and the gate electrode 10 is defined as a pixel region, one or more openings 10a and 8a are formed in each of the pixel regions in the gate electrode 10 and the lower insulating layer 8. , 8b). In the drawing, for example, a configuration in which one opening 10a is provided in the gate electrode 10 in each pixel area is illustrated.

이 때, 하부 절연층(8)은 그 두께 방향을 따라 게이트 전극(10)의 개구부(10a)와 동일한 크기의 단일 개구부를 형성하는 대신, 그 두께 방향을 따라 크기가 서로 다른 개구부들(8a, 8b)을 형성하여 하부 절연층(8) 표면에 대한 전자빔 충돌을 최소화하도록 한다.At this time, instead of forming a single opening having the same size as the opening 10a of the gate electrode 10 along the thickness direction, the lower insulating layer 8 has openings 8a, having different sizes along the thickness direction thereof. 8b) is formed to minimize electron beam collisions to the lower insulating layer 8 surface.

보다 구체적으로, 하부 절연층(8)은 화소 영역마다 캐소드 전극(6) 위에서 t(도 3 참고)의 두께를 가지며 형성되는 제1층(12)과, 제1층(12) 위에서 제1층(12)보다 큰 두께를 가지며 형성되는 제2층(14)의 적층 구조로 이루어진다. 제1층(12)은 수 마이크로미터(㎛)의 미세 직경 또는 미세 폭을 갖는 다수의 제1 개구부들(8a)을 형성하여 캐소드 전극(6)의 일부 표면을 노출시키며, 제2층(14)은 다수의 제1 개구부들(8a)을 포괄하는 제2 개구부(8b)를 형성한다. 여기서, 하부 절연층(8)의 제2 개구부(8b)는 실질적으로 게이트 전극(10)의 개구부(10a)와 동일한 크기를 갖는다.More specifically, the lower insulating layer 8 has a thickness of t (see FIG. 3) on the cathode electrode 6 in each pixel region, and a first layer on the first layer 12. It consists of a laminated structure of the 2nd layer 14 formed with thickness larger than (12). The first layer 12 forms a plurality of first openings 8a having a fine diameter or fine width of several micrometers (μm) to expose a portion of the surface of the cathode electrode 6, and the second layer 14 ) Forms a second opening 8b encompassing a plurality of first openings 8a. Here, the second opening 8b of the lower insulating layer 8 has substantially the same size as the opening 10a of the gate electrode 10.

그리고 제1 개구부들(8a) 내측으로 캐소드 전극(6) 위에 전자 방출부(16)가 형성된다. 전자 방출부(16)는 전계가 가해지면 전자를 방출하는 물질들, 가령 카본계 물질 또는 나노미터(nm) 사이즈 물질로 이루어진다.The electron emission part 16 is formed on the cathode electrode 6 inside the first openings 8a. The electron emission unit 16 is formed of materials that emit electrons when an electric field is applied, such as a carbon-based material or a nanometer (nm) size material.

전자 방출부(16)로 사용 바람직한 물질로는 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀, 실리콘 나노와이어 및 이들의 조합 물질이 있으며, 그 제조법으로는 제1 개구부들(8a) 내측으로 페이스트상의 전자 방출 물질을 스크린 인쇄법으로 주입한 후 이를 건조 및 소성(燒成)하는 방법을 적용할 수 있다.Preferred materials for use as the electron emitter 16 include carbon nanotubes, graphite, graphite nanofibers, diamond, diamond-like carbon, C ₆₀ , silicon nanowires, and combinations thereof. (8a) A method of injecting a paste-like electron-emitting material into the screen printing method and then drying and calcining the same may be applied.

여기서, 제1 개구부(8a) 내측에 위치하는 전자 방출부(16)는 그 상단이 제1층(12) 위로 돌출되지 않도록 그 최대 두께가 제1층(12)의 두께보다 작은 것이 바람직하다. 이는 전자 방출부(16)의 상단이 제1층(12) 위로 돌출되면, 전자 방출부(16)의 상단으로부터 전자들이 방출될 때 발산각이 커져 전자빔 집속에 불리하기 때문이다. 이를 위해 제1층(12)은 스크린 인쇄법 적용시 구현되는 전자 방출부(16)의 두께보다 작은 두께로 형성한다.Here, it is preferable that the maximum thickness of the electron emission part 16 positioned inside the first opening 8a is smaller than the thickness of the first layer 12 so that the upper end thereof does not protrude above the first layer 12. This is because if the upper end of the electron emitting portion 16 protrudes above the first layer 12, the divergence angle becomes large when electrons are emitted from the upper end of the electron emitting portion 16, which is disadvantageous for electron beam focusing. To this end, the first layer 12 is formed to have a thickness smaller than the thickness of the electron emission unit 16 implemented when the screen printing method is applied.

그리고 제2 개구부(8b) 내측에 위치하는 다수의 제1 개구부들(8a)은 제2 개구부(8b) 중심부에 조밀하게 배치된다. 즉, 제2 개구부(8b) 내측에 위치하는 다수의 제1 개구부들(8a) 중 최외곽에 위치하는 제1 개구부(8a)의 중심과 제2 개구부(8b) 측벽 사이의 거리를 z(도 3 참고)라 하고, 제1 개구부들(8a)의 중심간 거리를 z'(도 3 참고)라 할 때, z는 z'보다 큰 값을 갖는다.The plurality of first openings 8a positioned inside the second opening 8b are densely arranged in the center of the second opening 8b. That is, the distance between the center of the first opening 8a located at the outermost side of the plurality of first openings 8a located inside the second opening 8b and the sidewall of the second opening 8b is z (Fig. 3), and when the distance between the centers of the first openings 8a is z '(see FIG. 3), z has a value larger than z'.

이 때, z는 최외곽 전자 방출부(16)의 중심과 제2 개구부(8b) 측벽 사이의 거리로도 정의할 수 있으며, z'는 전자 방출부들(16)의 중심간 거리로도 정의할 수 있다.In this case, z may also be defined as the distance between the center of the outermost electron emitter 16 and the sidewall of the second opening 8b, and z 'may also be defined as the distance between the centers of the electron emitters 16. Can be.

이러한 z와 z'의 크기 차이는, 하부 절연층(8)의 제2 개구부(8b)에 둘러싸인 다수의 전자 방출부들(16) 가운데 최외곽에 위치하는 전자 방출부(16)에서 방출된 전자들이 하부 절연층(8)의 제2 개구부(8b) 측벽에 부딪히지 않도록 하기 위한 것이며, 이를 위해 최외곽 전자 방출부(16)는 하기 조건을 만족하는 위치에 형성된다.The size difference between z and z 'indicates that the electrons emitted from the electron emitter 16 positioned at the outermost side of the plurality of electron emitters 16 surrounded by the second opening 8b of the lower insulating layer 8 are separated. This is to avoid hitting the sidewall of the second opening 8b of the lower insulating layer 8, and for this purpose, the outermost electron emitting portion 16 is formed at a position satisfying the following condition.

여기서, t는 제1층(12)의 두께를 나타내고, d는 제1 개구부(8a)의 직경 또는 폭을 나타내며, h는 하부 절연층(8)의 전체 두께를 나타낸다.Here, t represents the thickness of the first layer 12, d represents the diameter or width of the first opening 8a, and h represents the total thickness of the lower insulating layer (8).

또한, 제1 개구부들(8a)과 전자 방출부들(16)은 하나의 화소에서 방출되는 전자들이 균일한 전자빔 다발을 이룰 수 있도록 서로가 동일한 간격을 유지하며 위치하는 것이 바람직하다.In addition, the first openings 8a and the electron emitters 16 are preferably positioned at equal intervals so that electrons emitted from one pixel can form a uniform electron beam bundle.

상기 하부 절연층(8)과 게이트 전극(10) 위로 상부 절연층(18)과 집속 전극(20)이 형성된다. 상부 절연층(18)과 집속 전극(20)에도 제1 기판(2) 상에 전자 방출부(16)가 노출되도록 하는 각각의 개구부(18a, 20a)가 형성되는데, 이 개구부 (18a, 20a)는 일례로 게이트 전극(10)의 개구부(10a)와 동일한 위치에서 게이트 전극(10)의 개구부(10a)보다 큰 폭을 가지며 형성된다. 집속 전극(20)은 도면에 나타낸 바와 같이 제1 기판(2) 전체에 형성될 수 있으며, 다른 예로서 소정의 패턴으로 구분되어 복수개로 형성될 수 있다.An upper insulating layer 18 and a focusing electrode 20 are formed on the lower insulating layer 8 and the gate electrode 10. In the upper insulating layer 18 and the focusing electrode 20, respective openings 18a and 20a are formed on the first substrate 2 to expose the electron emission portions 16. The openings 18a and 20a are formed. For example, is formed to have a larger width than the opening 10a of the gate electrode 10 at the same position as the opening 10a of the gate electrode 10. As shown in the drawing, the focusing electrode 20 may be formed on the entirety of the first substrate 2, and as another example, the focusing electrode 20 may be formed in a plurality of patterns.

다음으로, 제1 기판(2)에 대향하는 제2 기판(4)의 일면에는 형광층(22)과 흑색층(24)이 형성되고, 형광층(22)과 흑색층(24) 위로는 알루미늄과 같은 금속막으로 이루어지는 애노드 전극(26)이 형성된다. 애노드 전극(26)은 외부로부터 전자빔 가속에 필요한 전압을 인가받으며, 형광층(22)에서 방사된 가시광 중 제1 기판(2)을 향해 방사된 가시광을 제2 기판(4) 측으로 반사시켜 화면의 휘도를 높이는 역할을 한다.Next, a fluorescent layer 22 and a black layer 24 are formed on one surface of the second substrate 4 facing the first substrate 2, and aluminum is disposed on the fluorescent layer 22 and the black layer 24. The anode electrode 26 which consists of a metal film like this is formed. The anode electrode 26 receives a voltage necessary for accelerating the electron beam from the outside, and reflects the visible light emitted toward the first substrate 2 of the visible light emitted from the fluorescent layer 22 toward the second substrate 4 side of the screen. It increases the brightness.

한편, 애노드 전극은 금속막이 아닌 ITO(indium tin oxide)와 같은 투명한 도전막으로 이루어질 수 있다. 이 경우 애노드 전극은 제2 기판을 향한 형광층과 흑색층의 일면에 위치하며, 소정의 패턴으로 구분되어 복수개로 형성될 수 있다.The anode electrode may be made of a transparent conductive film such as indium tin oxide (ITO) instead of a metal film. In this case, the anode electrode may be positioned on one surface of the fluorescent layer facing the second substrate and the black layer, and may be formed in plural in a predetermined pattern.

전술한 제1 기판(2)과 제2 기판(4)은 집속 전극(20)과 애노드 전극(26)이 서로 마주한 상태에서 임의의 간격을 두고 그 둘레에 도포되는 글래스 프릿에 의해 일체로 접합되며, 내부 공간부를 배기시켜 진공 상태로 유지함으로써 전자 방출 소자를 구성한다. 이 때, 제1 기판(2)과 제2 기판(4) 사이의 비발광 영역에는 다수의 스페이서(28)가 배치되어 양 기판의 간격을 일정하게 유지시킨다.The first substrate 2 and the second substrate 4 described above are integrally bonded by a glass frit applied around each other at random intervals while the focusing electrode 20 and the anode electrode 26 face each other. The electron emitting device is constituted by evacuating the internal space to maintain the vacuum. At this time, a plurality of spacers 28 are disposed in the non-light emitting region between the first substrate 2 and the second substrate 4 to keep the distance between the two substrates constant.

상기 구성의 전자 방출 소자는 외부로부터 캐소드 전극(6), 게이트 전극(10), 집속 전극(20) 및 애노드 전극(26)에 소정의 전압을 공급하여 구동하는데, 일례로 캐소드 전극(6)과 게이트 전극(10)에는 수 내지 수십 볼트의 전압 차를 갖는 구동 전압이 인가되고, 집속 전극(20)에는 수 내지 수십 볼트의 (-) 직류 전압이 인가되며, 애노드 전극(26)에는 수백 내지 수천 볼트의 (+) 직류 전압이 인가된다.The electron-emitting device of the above configuration is driven by supplying a predetermined voltage to the cathode electrode 6, the gate electrode 10, the focusing electrode 20 and the anode electrode 26 from the outside, for example the cathode electrode 6 and A driving voltage having a voltage difference of several to several tens of volts is applied to the gate electrode 10, a negative DC voltage of several to several tens of volts is applied to the focusing electrode 20, and hundreds to thousands of voltages are applied to the anode electrode 26. A positive DC voltage of volts is applied.

따라서, 캐소드 전극(6)과 게이트 전극(10)간 전압 차가 임계치 이상인 화소에 대해 전자 방출부(16) 주위에 전계가 형성되어 이로부터 전자들이 방출되고, 방출된 전자들은 집속 전극(20)의 (-) 전위에 의해 발산각이 작아지는 방향으로 힘을 받아 집속되며, 애노드 전극(26)에 인가된 고전압에 이끌려 대응하는 화소의 형광층(22)에 충돌함으로써 이를 발광시킨다.Therefore, an electric field is formed around the electron emission section 16 for the pixel where the voltage difference between the cathode electrode 6 and the gate electrode 10 is greater than or equal to the threshold value, and electrons are emitted therefrom, and the emitted electrons of the focused electrode 20 It is focused by receiving a force in a direction in which the divergence angle becomes smaller by the negative potential, and is attracted by the high voltage applied to the anode electrode 26 to impinge on the fluorescent layer 22 of the corresponding pixel to emit light.

상기한 구동 과정에서 본 실시예의 전자 방출 소자에서는 전자 방출부들(16)이 수 마이크로미터의 미세 직경 또는 미세 폭을 갖는 제1 개구부들(8a) 내측에 위치함에 따라, 도 4에 도시한 바와 같이 기본적으로 각각의 전자 방출부(16)에서 방출되는 전자들의 발산각은 종래의 전자 방출 소자보다 작은 값을 갖는다.In the above-described driving process, in the electron emission device of the present embodiment, as the electron emission portions 16 are located inside the first openings 8a having a fine diameter or fine width of several micrometers, as shown in FIG. 4. Basically, the divergence angle of electrons emitted from each electron emission portion 16 has a smaller value than that of a conventional electron emission element.

또한, 전자 방출부들(16)이 제2 개구부(8b)의 중심부에 조밀하게 배치되어 있으므로 전자 방출부들(16)로부터 방출되는 전자들은 전자빔 다발을 이루며 제2 기판(4)을 향해 진행하고, 더욱이 최외곽 전자 방출부가 전술한 수학식 1의 조건을 만족하는 위치에서는 최외곽 전자 방출부(16)로부터 전자들이 임의의 발산각을 가지며 방출되더라도 하부 절연층(8)의 제2 개구부(8b) 측벽과 상부 절연층(18)의 개구부(18a) 측벽에 부딪히지 않고 다른 전자들과 함께 전자빔 다발을 이루며 제2 기판(4)을 향해 진행하게 된다.Further, since the electron emitting portions 16 are densely arranged in the center of the second opening 8b, the electrons emitted from the electron emitting portions 16 travel toward the second substrate 4 in the form of an electron beam bundle, and moreover. At the position where the outermost electron emitter satisfies the above-described condition, the sidewall of the second opening 8b of the lower insulating layer 8 may be emitted from the outermost electron emitter 16 with an arbitrary divergence angle. And does not hit the sidewall of the opening 18a of the upper insulating layer 18, and moves toward the second substrate 4 in a bundle of electron beams together with other electrons.

따라서, 본 실시예의 전자 방출 소자는 상, 하부 절연층(18, 8)의 대전에 의한 전자빔 왜곡과 제어 불가능한 이차 전자들의 발생을 효율적으로 억제할 수 있으며, 그 결과 제2 기판(4) 상에 의도하지 않은 발광군의 형성을 억제하여 화면 품질을 높이는 효과를 갖는다.Therefore, the electron emission device of this embodiment can effectively suppress the generation of electron beam distortion and uncontrollable secondary electrons due to the charging of the upper and lower insulating layers 18 and 8, and as a result, on the second substrate 4 It has the effect of suppressing the formation of unintended light emitting group to enhance the screen quality.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to

이와 같이 본 발명에 의한 전자 방출 소자는 전술한 하부 절연층의 개구부 형상과 전자 방출부들의 위치 특성에 의해 전자 방출 소자 작용시 하부 절연층과 상부 절연층의 개구부 측벽에 전자들이 충돌하는 것을 효율적으로 억제할 수 있다. 따라서 본 발명에 의한 전자 방출 소자는 절연층의 대전으로 인한 전자빔 왜곡과 제어 불가능한 이차 전자들의 발생을 최소화할 수 있으며, 그 결과 제2 기판 상에 의도하지 않은 발광군의 형성을 억제하여 화면 품질을 높일 수 있다.As described above, the electron emitting device according to the present invention efficiently prevents electrons from colliding with the opening sidewalls of the lower insulating layer and the upper insulating layer when the electron emitting device functions by the opening shape of the lower insulating layer and the positional characteristics of the electron emitting parts. It can be suppressed. Therefore, the electron emitting device according to the present invention can minimize the generation of electron beam distortion and uncontrollable secondary electrons due to the charging of the insulating layer, and as a result, suppress the formation of unintended light emitting groups on the second substrate, thereby improving the screen quality. It can increase.

Claims (9)

기판과;A substrate; 상기 기판 위에 형성되는 캐소드 전극들과;Cathode electrodes formed on the substrate; 상기 캐소드 전극들 위에 형성되며 다수의 제1 개구부들을 구비하는 제1층 및 상기 제1층 위에서 제1층보다 큰 두께를 가지며 형성되고 다수의 제1 개구부들을 둘러싸는 제2 개구부를 구비하는 제2층을 포함하는 절연층과;A first layer formed on the cathode electrodes and having a plurality of first openings and a second opening formed on the first layer with a thickness greater than the first layer and surrounding the plurality of first openings; An insulating layer comprising a layer; 상기 각각의 제1 개구부 내측에서 상기 캐소드 전극들 위에 형성되는 다수의 전자 방출부들; 및A plurality of electron emission portions formed on the cathode electrodes inside the respective first openings; And 상기 절연층 위에 형성되는 게이트 전극들을 포함하며,A gate electrode formed on the insulating layer, 상기 제2 개구부 내측에 위치하는 상기 다수의 제1 개구부들 가운데 최외곽 제1 개구부의 중심과 상기 제2 개구부의 측벽간 거리가 상기 제1 개구부들의 중심간 거리보다 크게 이루어지는 전자 방출 소자.And a distance between the center of the outermost first opening and the sidewall of the second opening is greater than the distance between the centers of the first openings among the plurality of first openings positioned inside the second opening. 제1항에 있어서,The method of claim 1, 상기 제1 개구부들이 하기 조건을 만족하는 전자 방출 소자.And the first openings satisfy the following conditions.

여기서, z는 상기 다수의 제1 개구부들 가운데 최외곽 제1 개구부의 중심과 상기 제2 개구부의 측벽간 거리를 나타내고, t는 상기 제1층의 두께를 나타내며, d 는 상기 제1 개구부의 직경 또는 폭을 나타내고, h는 상기 절연층의 전체 두께를 나타낸다.Here, z represents a distance between the center of the outermost first opening of the plurality of first openings and the side wall of the second opening, t represents the thickness of the first layer, d is the diameter of the first opening Or width, and h represents the total thickness of the insulating layer. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제1 개구부들이 서로가 동일한 간격을 유지하며 위치하는 전자 방출 소자.And the first openings are positioned at equal intervals from each other. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 전자 방출부가 상기 제1층보다 작은 두께로 형성되는 전자 방출 소자.And the electron emission portion is formed to have a thickness smaller than that of the first layer. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 게이트 전극들이 상기 절연층의 제2 개구부와 실질적으로 동일한 크기의 개구부를 형성하는 전자 방출 소자.And the gate electrodes form openings of substantially the same size as the second openings of the insulating layer. 제5항에 있어서,The method of claim 5, 상기 게이트 전극들과 절연을 유지하며 게이트 전극들 상부에 형성되는 집속 전극을 더욱 포함하는 전자 방출 소자.And a focusing electrode formed on the gate electrodes while maintaining insulation from the gate electrodes. 제6항에 있어서,The method of claim 6, 상기 집속 전극이 상기 게이트 전극들의 개구부보다 큰 폭의 개구부를 형성 하는 전자 방출 소자.And the focusing electrode forms an opening having a width larger than that of the gate electrodes. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 전자 방출부가 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀ 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함하는 전자 방출 소자.And the electron emission unit comprises at least one material selected from the group consisting of carbon nanotubes, graphite, graphite nanofibers, diamonds, diamond-like carbons, C ₆₀ and silicon nanowires. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 기판과 소정의 간격을 두고 대향 배치되는 타측 기판에 형성되는 적어도 하나의 애노드 전극 및 애노드 전극의 어느 일면에 형성되는 형광층을 더욱 포함하는 전자 방출 소자.And at least one anode electrode formed on the other substrate disposed to face the substrate at a predetermined distance, and a fluorescent layer formed on one surface of the anode electrode.

Images