KR20070036499A - Method for manufacturing nano structure - Google Patents

Method for manufacturing nano structure Download PDF

Info

Publication number
KR20070036499A
KR20070036499A KR1020050091588A KR20050091588A KR20070036499A KR 20070036499 A KR20070036499 A KR 20070036499A KR 1020050091588 A KR1020050091588 A KR 1020050091588A KR 20050091588 A KR20050091588 A KR 20050091588A KR 20070036499 A KR20070036499 A KR 20070036499A
Authority
KR
South Korea
Prior art keywords
conductive film
nanostructure
thin film
aluminum thin
film
Prior art date
Application number
KR1020050091588A
Other languages
Korean (ko)
Other versions
KR101003836B1 (en
Inventor
김기범
박상현
Original Assignee
재단법인서울대학교산학협력재단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인서울대학교산학협력재단 filed Critical 재단법인서울대학교산학협력재단
Priority to KR20050091588A priority Critical patent/KR101003836B1/en
Priority to PCT/KR2006/003939 priority patent/WO2007037658A1/en
Publication of KR20070036499A publication Critical patent/KR20070036499A/en
Application granted granted Critical
Publication of KR101003836B1 publication Critical patent/KR101003836B1/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00111—Tips, pillars, i.e. raised structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0009—Forming specific nanostructures
    • B82B3/0038—Manufacturing processes for forming specific nanostructures not provided for in groups B82B3/0014 - B82B3/0033

Abstract

본 발명은 양극산화를 통해 물질층을 산화시킬 때 형성되는 나노 포어의 크기 및 깊이 균일도를 확보할 수 있는 나노 구조체의 제조 방법을 제공하기 위한 것으로, 본 발명은 실리콘웨이퍼 상에 실리콘산화막을 형성하는 단계; 상기 실리콘산화막을 선택적으로 식각하여 완만한 곡률의 측벽 모양을 갖는 트렌치를 형성하는 단계; 상기 트렌치를 포함한 실리콘산화막 상에 전도성막을 형성하는 단계; 상기 전도성막 상에 나노 포어 어레이가 형성될 알루미늄박막을 형성하는 단계; 상기 알루미늄박막의 표면을 화학적기계적연마를 통해 평탄화시키는 단계; 양극산화 공정을 통해 상기 표면이 평탄화된 알루미늄박막을 산화시켜 나노 포어어레이를 갖는 알루미나를 형성하는 단계; 상기 나노포어어레이 아래의 알루미나를 제거하도록 상기 양극산화를 과잉으로 더 진행하여 상기 나노포어어레이 아래에 상기 전도성막의 표면을 드러내는 단계; 및 상기 표면이 노출된 전도성막을 이용하여 상기 나노포어 어레이 각각의 나노포어 내부에 나노와이어를 성장시키는 단계를 포함하고, 상술한 본 발명은 알루미늄박막을 증착하고 화학적기계적연마(CMP)를 통해 알루미늄박막의 표면거칠기를 개선하므로써 후속 양극산화에 의해 형성되는 양극산화 알루미늄의 포어의 깊이 및 크기 균일도를 향상시킬 수 있는 효과가 있으며, 또한, 본 발명은 실리콘기판에 다양한 패턴으로 인해 굴곡이 있는 경우에도 평탄한 양극산화 알루미늄의 포어어레이를 균일한 깊이, 크기 및 간격으로 구현할 수 있는 효과가 있다.The present invention is to provide a method for producing a nanostructure that can ensure the size and depth uniformity of the nano-pores formed when the material layer is oxidized through anodization, the present invention is to form a silicon oxide film on a silicon wafer step; Selectively etching the silicon oxide layer to form a trench having a sidewall shape having a gentle curvature; Forming a conductive film on the silicon oxide film including the trench; Forming an aluminum thin film on which the nanopore array is to be formed on the conductive film; Planarizing the surface of the aluminum thin film through chemical mechanical polishing; Oxidizing the aluminum flattened surface through an anodization process to form alumina having nano-pores; Further proceeding the anodization excessively to remove alumina under the nanopore array to expose the surface of the conductive film under the nanopore array; And growing nanowires inside the nanopores of each of the nanopore arrays using the conductive film having the surface exposed. The above-described present invention deposits an aluminum thin film and an aluminum thin film through chemical mechanical polishing (CMP). By improving the surface roughness of the pores of the anodized aluminum formed by the subsequent anodization has the effect of improving the depth and size uniformity, and the present invention is also flat even when there is bending due to various patterns on the silicon substrate The fore-array of anodized aluminum can be implemented at a uniform depth, size and spacing.

나노포어, AAO, 양극산화, 나노와이어, 트렌치, 전도성막 Nanopore, AAO, Anodized, Nanowire, Trench, Conductive Film

Description

나노 구조체의 제조 방법{METHOD FOR MANUFACTURING NANO STRUCTURE}Manufacturing method of nano structure {METHOD FOR MANUFACTURING NANO STRUCTURE}

도 1a 내지 도 1d는 종래기술에 따른 양극 산화알루미늄의 포어어레이를 형성하는 방법을 도시한 도면,1A to 1D illustrate a method of forming a fore array of anodized aluminum oxide according to the prior art;

도 2a 내지 도 2c는 종래기술에 따른 2차 양극산화공정후의 양극산화알루미늄의 포어 어레이를 보여주는 SEM 사진,2a to 2c are SEM images showing a pore array of aluminum anodized after the secondary anodization process according to the prior art,

도 3a 내지 도 3d는 본 발명의 제1실시예에 따른 양극산화 알루미늄의 포어어레이 제조 방법을 도시한 공정 단면도,3A to 3D are cross-sectional views illustrating a method of manufacturing a fore array of anodized aluminum according to a first embodiment of the present invention;

도 4a 내지 도 4d는 본 발명의 제2실시예에 따른 양극산화 알루미늄의 포어어레이 제조 방법을 도시한 공정 단면도,4A to 4D are cross-sectional views illustrating a method of manufacturing a fore array of anodized aluminum according to a second embodiment of the present invention;

도 5a 내지 도 5d는 본 발명의 제3실시예에 따른 양극산화 알루미늄의 포어어레이 제조 방법을 도시한 공정 단면도,5A to 5D are cross-sectional views illustrating a method of manufacturing a fore array of anodized aluminum according to a third embodiment of the present invention;

도 6a 내지 도 6c는 본 발명의 제1실시예에 따른 2차 양극산화공정후의 양극산화알루미늄의 포어 어레이를 보여주는 SEM 사진,6a to 6c are SEM photographs showing a pore array of aluminum anodization after the second anodization process according to the first embodiment of the present invention;

도 7a 내지 도 7e는 기판에 패턴이 존재하는 경우(특히, 제3실시예)의 양극산화알루미늄의 포어어레이를 보여주는 SEM 사진,7A to 7E are SEM images showing a fore array of anodized aluminum in the case where a pattern is present on the substrate (particularly, the third embodiment);

도 8a 내지 도 8e는 본 발명의 제4실시예에 따른 양극산화 알루미늄의 포어 어레이를 이용한 나노구조체의 제조 방법을 도시한 공정 단면도,8A to 8E are cross-sectional views illustrating a method of manufacturing a nanostructure using a pore array of anodized aluminum according to a fourth embodiment of the present invention;

도 9a 내지 도 9c는 트렌치의 형성 방법을 자세히 설명하기 위한 도면,9A to 9C are views for explaining a method of forming a trench in detail;

도 10a 및 도 10b는 전도성막이 질화티타늄인 경우의 나노와이어 성장 방법을 도시한 도면.10A and 10B illustrate a nanowire growth method when the conductive film is titanium nitride.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

31 : 실리콘웨이퍼31: Silicon Wafer

32 : 실리콘산화막32: silicon oxide film

33 : 알루미늄박막33: aluminum thin film

34 : 나노 포어34: Nano Pore

본 발명은 나노 구조물에 관한 것으로, 특히 양극산화 알루미늄(Anodized Aluminum oxide; AAO)의 포어 어레이(Pore array)를 이용한 나노구조체의 제조 방법에 관한 것이다.The present invention relates to nanostructures, and more particularly, to a method of manufacturing nanostructures using a pore array of anodized aluminum oxide (AAO).

일반적으로 양극산화 알루미늄(Anodized Aluminum Oxide; AAO)으로부터 얻을 수 있는 나노구조의 포어(Pore)는 초기의 무작위하게 분포하는 포어의 입구들로부터 산화가 지속됨에 따라 포어간의 작용에 의해 포어의 위치가 규칙적으로 전이하 는 특성을 가진다. In general, nanostructured pores obtained from anodized aluminum oxide (AAO) have a constant pore position due to the action between the pores as the oxidation continues from the inlet of the initial randomly distributed pores. Has the property to transition to.

초기에 발생하는 포어의 입구가 무작위하게 분포하는 이유는 포어의 형성이 알루미늄 표면의 거칠기(Roughness)와 이에 따른 전기장의 불균일한 분포와 깊은 연관을 가지고 있기 때문이며, 알루미늄 표면에 수직하여 성장하는 포어의 성장 특성 역시 알루미늄 표면에 굴곡이 있을 때 포어의 규칙성을 해치는 요인이 된다. The initial distribution of the pores of the pore that occurs initially is because the formation of the pores is closely related to the roughness of the aluminum surface and thus the uneven distribution of the electric field. Growth characteristics also impair the regularity of the pores when there is a bend in the aluminum surface.

도 1a 내지 도 1d는 종래기술에 따른 양극 산화알루미늄의 포어어레이를 형성하는 방법을 도시한 도면이다.1A to 1D illustrate a method of forming a fore array of anodized aluminum oxide according to the prior art.

도 1a에 도시된 바와 같이, 실리콘웨이퍼(11) 상에 실리콘산화막(12)을 형성한 후, 실리콘산화막(12) 상에 전도성막(13)을 형성하고, 전도성막(13) 상에 스퍼터법(Sputter)을 포함한 다양한 박막형성기술(CVD, ALD 포함)을 이용하여 알루미늄박막(14)을 형성한다.As shown in FIG. 1A, after the silicon oxide film 12 is formed on the silicon wafer 11, a conductive film 13 is formed on the silicon oxide film 12, and a sputtering method is performed on the conductive film 13. The aluminum thin film 14 is formed using various thin film formation techniques (including CVD and ALD), including (Sputter).

이어서, 알루미늄박막(14)이 형성된 실리콘웨이퍼(11)를 전해질 용액에 침지한다. 이때, 전해질용액(Electrolyte)에서 알루미늄박막(14)을 양극으로 하고, 별도의 탄소전극(15)을 음극으로 하여 직류를 흘려준다.Subsequently, the silicon wafer 11 on which the aluminum thin film 14 is formed is immersed in the electrolyte solution. At this time, an aluminum thin film 14 is used as an anode in an electrolyte solution and a separate carbon electrode 15 is used as a cathode to flow a direct current.

위와 같이 전해질용액에 알루미늄박막(14)을 침지시키는 방법에서, 전해질용액은 옥살산, 인산 또는 황산 중에서 선택되는 어느 하나의 산 전해질 용액을 이용한다.In the method of immersing the aluminum thin film 14 in the electrolyte solution as described above, the electrolyte solution is any one of the acid electrolyte solution selected from oxalic acid, phosphoric acid or sulfuric acid.

상기한 전해질용액에서의 전기화학적 산화반응을 통해 도 1c에 도시된 바와 같이, 알루미늄 박막(14)이 산화되어 알루미나(Al2O3, 14a)가 되면서 알루미나(14a) 내부에 규칙적으로 배열되는 다수개의 포어(14b)가 형성되며, 알루미나(14a)가 형성되면서 두께가 감소되는 알루미늄박막(14c)의 표면은 울퉁불퉁한 표면을 갖는다. 이상의 산화공정을 1차 양극산화라 한다.As shown in FIG. 1C through the electrochemical oxidation in the electrolyte solution, the aluminum thin film 14 is oxidized to become alumina (Al 2 O 3 , 14a), and a plurality of regularly arranged inside the alumina 14a. Pores 14b are formed, and the surface of the aluminum thin film 14c whose thickness is reduced as the alumina 14a is formed has an uneven surface. The above oxidation process is called primary anodization.

이어서, 도 1c에 도시된 바와 같이, 알루미나(14a)를 산 용액(인산 또는 인산과 크롬산의 혼합용액)에 담가 모두 제거하고 다시 도 1a에 도시된 것처럼 전해질용액에 침지시키는 방법을 이용하여 알루미늄박막(14c)의 산화공정을 진행한다.Subsequently, as shown in FIG. 1C, the alumina 14a is immersed in an acid solution (phosphoric acid or a mixture of phosphoric acid and chromic acid), and then removed, and the aluminum thin film is immersed in an electrolyte solution as shown in FIG. 1A. The oxidation process of (14c) is performed.

이러한 두번째 산화공정(2차 양극산화)을 통해 도 1d에 도시된 바와 같이, 알루미늄 박막(14c)이 산화되어 알루미나(Al2O3, 14a)가 되면서 알루미나(14a) 내부에 규칙적으로 배열되는 다수개의 포어(14b)가 형성되며, 알루미나(14c)가 형성되면서 두께가 감소되는 알루미늄박막(14d)의 표면은 울퉁불퉁한 표면을 갖는다.As shown in FIG. 1D through the second oxidation process (secondary anodization), the aluminum thin film 14c is oxidized to become alumina (Al 2 O 3 , 14a), and a plurality of regularly arranged inside the alumina 14a. Pores 14b are formed, and the surface of the aluminum thin film 14d whose thickness is reduced as the alumina 14c is formed has an uneven surface.

위와 같이 전해질용액에서 알루미늄박막을 적어도 2회 이상에 걸쳐 산화시키는 공정에 의해 다수개의 포어를 형성하는 방법을 양극산화(Anodization)라 일컫는다.As described above, a method of forming a plurality of pores by oxidizing an aluminum thin film at least twice in an electrolyte solution is called anodization.

그러나, 종래기술은 다음과 같은 문제점들을 갖고 있다.However, the prior art has the following problems.

첫째, 알루미늄박막이 갖는 표면 평탄도 불량에 의해 포어를 균일한 크기 및 깊이로 형성하는 것이 불가능하다.First, it is impossible to form a pore with a uniform size and depth due to poor surface flatness of the aluminum thin film.

즉, 스퍼터법을 이용하여 알루미늄박막을 증착할 때, 알루미늄박막의 표면의 표면거칠기(surface roughness)가 매우 불량하고, 이러한 상태에서 양극산화를 통해 나노크기의 포어를 형성하면, 포어의 깊이 및 크기 균일도가 매우 불균일해진 다.That is, when the aluminum thin film is deposited using the sputtering method, the surface roughness of the surface of the aluminum thin film is very poor, and in this state, if the nano-sized pores are formed through anodization, the depth and size of the pores Uniformity becomes very uneven.

도 2a 내지 도 2c는 종래기술에 따른 2차 양극산화공정후의 포어 어레이를 보여주는 SEM 사진으로서, 1차 양극산화의 시간에 따른 SEM 사진이다. 그리고, 도 2a 내지 도 2c는 각각 1차 양극산화를 8분, 30분, 60분동안 진행한 것이다.2A to 2C are SEM images showing the pore array after the secondary anodization process according to the prior art, and SEM images according to the time of the first anodization. 2A to 2C show primary anodization for 8 minutes, 30 minutes, and 60 minutes, respectively.

도 2a 내지 도 2c에 도시된 것처럼, 양극산화가 진행되어도 하부의 알루미늄박막의 표면거칠기가 매우 거칠어 양극산화공정후에 형성되는 포어의 깊이 및 크기 균일도가 매우 불량함을 알 수 있다.As shown in FIGS. 2A to 2C, it can be seen that even when anodization is performed, the surface roughness of the lower aluminum thin film is very rough, so that the depth and size uniformity of the pores formed after the anodization process are very poor.

위와 같은 문제점은 양극산화를 통해 나노크기의 포어를 제공할 수 있는 알루미늄박막외 여러 물질들에서도 발생한다.This problem also occurs in many other materials besides aluminum thin films that can provide nano-sized pores through anodization.

둘째, 종래기술은 양극산화를 이용한 포어 어레이를 틀(template)로 이용하여 포어 내부에 탄소나노튜브와 같은 나노와이어(nano-wire)를 성장시킬 때 포어 하부에 연속적으로 존재하는 알루미나가 나노와이어의 성장을 방해한다.Second, in the prior art, when using a pore array using anodization as a template (template) to grow nanowires such as carbon nanotubes inside the pore, alumina continuously present in the lower portion of the pore Impedes growth.

특히, 포어 하부의 전도성막(13)이 드러나야 하는 전기화학적증착방법이나 촉매가 필요한 CVD 법 등을 이용한 나노와이어 성장시에는 포어 하부의 연속적인 알루미나를 제거하여 나노와이어 성장에 필요한 전도성막(13)을 드러내야 할 필요성이 있으며, 이를 위해 종래기술은 알루미나를 습식식각을 통해 식각하였다.In particular, when the nanowires are grown using an electrochemical deposition method in which the conductive layer 13 at the lower part of the pore is exposed or a CVD method requiring a catalyst, the conductive layer 13 necessary for the nanowire growth is removed by removing continuous alumina at the lower part of the pore. There is a need to reveal, for this purpose the prior art etched alumina through wet etching.

그러나, 이러한 습식식각 방법은 포어 하부뿐만 아니라 포어 전체를 식각하게 되므로 포어 하부의 알루미나 두께가 이웃한 포어간 측벽의 두께와 비슷할 경우 사용할 수 없는 방법이다. 따라서, 포어 내부에 나노와이어를 성장시키고자 하는 경우 포어 하부의 연속적인 알루미나를 선택적으로 제거할 수 있는 기술이 필요하 다.However, such a wet etching method may not be used when the alumina thickness of the lower portion of the pore is similar to the thickness of the adjacent pore sidewalls because the entire pore is etched as well as the lower portion of the pore. Therefore, if the nanowires are to be grown inside the pore, there is a need for a technique capable of selectively removing continuous alumina under the pore.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 양극산화를 통해 알루미늄박막을 산화시킬 때 형성되는 나노 포어의 크기 및 깊이 균일도를 확보할 수 있는 나노 구조체의 제조 방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and provides a method of manufacturing a nanostructure that can ensure the size and depth uniformity of nanopores formed when oxidizing an aluminum thin film through anodization. There is a purpose.

상기 목적을 달성하기 위한 본 발명의 나노 구조체의 제조 방법은 실리콘웨이퍼 상에 실리콘산화막을 형성하는 단계; 상기 실리콘산화막을 선택적으로 식각하여 완만한 곡률의 측벽 모양을 갖는 트렌치를 형성하는 단계; 상기 트렌치를 포함한 실리콘산화막 상에 전도성막을 형성하는 단계; 상기 전도성막 상에 나노 포어 어레이가 형성될 알루미늄박막을 형성하는 단계; 상기 알루미늄박막의 표면을 화학적기계적연마를 통해 평탄화시키는 단계; 양극산화 공정을 통해 상기 표면이 평탄화된 알루미늄박막을 산화시켜 나노포어어레이를 갖는 알루미나를 형성하는 단계; 상기 나노포어어레이 아래의 알루미나를 제거하도록 상기 양극산화를 과잉으로 더 진행하여 상기 나노포어어레이 아래에 상기 전도성막의 표면을 드러내는 단계; 및 상기 표면이 노출된 전도성막을 이용하여 상기 나노포어어레이 각각의 나노포어 내부에 나노와이어를 성장시키는 단계를 포함하는 것을 특징으로 한다.Method of manufacturing a nanostructure of the present invention for achieving the above object comprises the steps of forming a silicon oxide film on a silicon wafer; Selectively etching the silicon oxide layer to form a trench having a sidewall shape having a gentle curvature; Forming a conductive film on the silicon oxide film including the trench; Forming an aluminum thin film on which the nanopore array is to be formed on the conductive film; Planarizing the surface of the aluminum thin film through chemical mechanical polishing; Oxidizing the aluminum flattened surface through an anodization process to form alumina having nanopores; Further proceeding the anodization excessively to remove alumina under the nanopore array to expose the surface of the conductive film under the nanopore array; And growing nanowires inside the nanopores of each of the nanopores using the conductive layer exposed to the surface.

또한, 본 발명의 나노구조체의 제조 방법은 실리콘웨이퍼 상에 표면이 평탄 한 실리콘산화막을 형성하는 단계; 상기 실리콘산화막 상에 전도성막을 형성하는 단계; 상기 전도성막 상에 나노 포어 어레이가 형성될 알루미늄박막을 형성하는 단계; 상기 알루미늄박막의 표면을 화학적기계적연마를 통해 평탄화시키는 단계; 양극산화 공정을 통해 상기 표면이 평탄화된 알루미늄박막을 산화시켜 나노포어 어레이를 갖는 알루미나를 형성하는 단계; 상기 나노포어 어레이 아래의 알루미나를 제거하도록 상기 양극산화를 과잉으로 더 진행하여 상기 나노포어어레이 아래에 상기 전도성막의 표면을 드러내는 단계; 및 상기 표면이 노출된 전도성막을 이용하여 상기 나노포어어레이 각각의 나노포어 내부에 나노와이어를 성장시키는 단계를 포함하는 것을 특징으로 한다.In addition, the method of manufacturing a nanostructure of the present invention comprises the steps of forming a silicon oxide film with a flat surface on the silicon wafer; Forming a conductive film on the silicon oxide film; Forming an aluminum thin film on which the nanopore array is to be formed on the conductive film; Planarizing the surface of the aluminum thin film through chemical mechanical polishing; Oxidizing an aluminum thin film having the planarized surface through an anodization process to form alumina having a nanopore array; Excessively anodizing to remove alumina under the nanopore array to expose the surface of the conductive film under the nanopore array; And growing nanowires inside the nanopores of each of the nanopores using the conductive layer exposed to the surface.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .

도 3a 내지 도 3d는 본 발명의 제1실시예에 따른 양극산화 알루미늄의 포어어레이를 이용한 나노구조체의 제조 방법을 도시한 공정 단면도이다.3A to 3D are cross-sectional views illustrating a method of manufacturing a nanostructure using a fore array of anodized aluminum according to a first embodiment of the present invention.

도 3a에 도시된 바와 같이, 실리콘웨이퍼(21) 상에 실리콘산화막(SiO2, 22)을 형성한 후, 실리콘산화막(22) 상에 전도성막(23)을 형성한다.As shown in FIG. 3A, after the silicon oxide films SiO 2 and 22 are formed on the silicon wafer 21, the conductive film 23 is formed on the silicon oxide film 22.

이어서, 전도성막(23) 상에 스퍼터법(Sputter)을 포함한 다양한 박막형성기술(CVD, ALD 포함)을 이용하여 알루미늄박막(24)을 형성한다. 여기서, 실리콘산화막(22)은 증착하지 않을 수도 있다.Subsequently, the aluminum thin film 24 is formed on the conductive film 23 using various thin film formation techniques (including CVD and ALD) including a sputtering method. Here, the silicon oxide film 22 may not be deposited.

도 3b에 도시된 바와 같이, 알루미늄박막(24)의 표면을 화학적기계적연마(Chemical Mechanical Polishing; CMP)를 통해 평탄화시킨다.As shown in FIG. 3B, the surface of the aluminum thin film 24 is planarized through chemical mechanical polishing (CMP).

이러한, 화학적기계적연마를 통해 알루미늄박막(24)의 표면을 평탄화시키므로써, 알루미늄박막(24)의 표면거칠기가 개선된다. 도며부호 '24a'는 평탄화된 알루미늄박막을 나타내고, '24b'는 CMP를 통해 제거되는 알루미늄박막을 나타낸다.By planarizing the surface of the aluminum thin film 24 through such chemical mechanical polishing, the surface roughness of the aluminum thin film 24 is improved. The symbol '24a' denotes a flattened aluminum thin film, and '24b' denotes an aluminum thin film removed through CMP.

표면이 평탄화된 알루미늄박막(24a)이 형성된 실리콘웨이퍼(21)를 전해질 용액에 침지하고(양극산화) 알루미나를 산 용액에 담가 모두 제거하고 다시 전해질용액에 침지시키는 즉, 두번에 걸친 양극산화 공정을 진행한다. 이때, 전해질용액(Electrolyte)에서 알루미늄박막(24a)을 양극으로 하고, 별도의 탄소전극(도시 생략)을 음극으로 하여 직류를 흘려준다.The silicon wafer 21 having the flattened aluminum thin film 24a was immersed in the electrolyte solution (anodized), and the alumina was immersed in the acid solution to remove all of them, and then immersed in the electrolyte solution. Proceed. At this time, the aluminum thin film 24a is used as an anode in an electrolyte solution, and a separate carbon electrode (not shown) is used as a cathode to flow a direct current.

위와 같이 전해질용액에 알루미늄박막(24a)을 침지시키는 방법에서, 전해질용액은 옥살산, 인산 또는 황산 중에서 선택되는 어느 하나의 산 전해질 용액을 이용한다.In the method of immersing the aluminum thin film 24a in the electrolyte solution as above, the electrolyte solution uses any one of an acid electrolyte solution selected from oxalic acid, phosphoric acid, or sulfuric acid.

상기한 전해질용액에서의 전기분해를 통해 양극산화공정을 진행하면, 도 3c에 도시된 바와 같이, 알루미늄 박막(24a)이 산화되어 알루미나(Al2O3, 24c)가 되면서 알루미나(24c) 내부에 규칙적으로 배열되는 다수개의 포어(24d)가 형성된다.When the anodization process is performed through the electrolysis in the electrolyte solution, as shown in FIG. 3c, the aluminum thin film 24a is oxidized to become alumina (Al 2 O 3 , 24c), and then inside the alumina 24c. A plurality of pores 24d are formed which are arranged regularly.

상술한 제1실시예는 실리콘웨이퍼(21) 상에 패턴이 없는 경우로서, 알루미늄박막(24)의 CMP 공정은, 실리카계 슬러리(pH=7.2)를 이용하여 5분동안 진행한다. 평균적으로 2㎛의 두께 정도를 연마한다. 그리고, CMP 공정동안 하중(Weight)(또는 로드(load)라고 함)은 5kg(한 번에 2.5cm×2.5cm 시편 세개를 CMP)으로 하고, 회전속도는 60rpm으로 한다.The first embodiment described above is a case where there is no pattern on the silicon wafer 21, and the CMP process of the aluminum thin film 24 is performed for 5 minutes using a silica-based slurry (pH = 7.2). On average, a thickness of 2 μm is polished. During the CMP process, the weight (or load) is 5 kg (three specimens of 2.5 cm x 2.5 cm at a time) and the rotation speed is 60 rpm.

위와 같이, 다수개의 포어(24d)를 형성한 후에, 포어(24d) 내부에 나노와이어를 성장시키는데, 도 3d에 도시된 것처럼, 포어(24d) 하부에 알루미나(24c)가 존재하지 않도록 양극산화 공정시 과잉 양극산화를 더 진행하여 전도성막(23)을 노출시킨다. 즉, 과잉의 양극산화공정을 더 진행하여 포어 하부의 연속적인 알루미나(24c)를 완전히 제거하여 전도성막(23)을 드러낸다. 이는 포어 하부에서 양극산화시 알루미늄박막의 용해와 생성이 평형을 이루며 성장하는 현상을 이용하는 것으로, 이를 통해 포어(24d) 하부의 알루미늄박막을 모두 소모시키는 것이다.As described above, after forming the plurality of pores (24d), the nanowires are grown inside the pore (24d), as shown in Figure 3d, anodizing process so that alumina (24c) does not exist below the pore (24d) When the excess anodization is further proceeded to expose the conductive film (23). That is, the excessive anodization process is further performed to completely remove the continuous alumina 24c under the pore to expose the conductive film 23. This uses the phenomenon that the dissolution and formation of the aluminum thin film grows in equilibrium during anodization at the lower portion of the pore, thereby consuming all of the aluminum thin film under the pore 24d.

특히, 전도성막(23)이 질화티타늄(TiN)인 경우에는, 알루미늄박막이 모두 소모되고 난 후에도 더 양극산화를 진행하여 포어(24d) 아래에 드러난 질화티타늄을 산화티타늄으로 산화시키고, 이 산화티타늄을 선택적으로 습식식각을 통해 제거하므로써 하부의 전도성 질화티타늄을 노출시킬 수 있다.In particular, in the case where the conductive film 23 is titanium nitride (TiN), even after all of the aluminum thin film is consumed, anodization is further performed to oxidize titanium nitride exposed under the pore 24d to titanium oxide, and titanium dioxide Can be selectively removed by wet etching to expose the underlying conductive titanium nitride.

그리고, 산화티타늄 나노와이어를 성장시키는 경우에는, 양극산화 중 발생한 산화티타늄을 제거하지 않고, 이후 성장될 산화티타늄 나노와이어의 핵(seed)으로 이용하여 CVD 등의 방법을 통해 산화티타늄 나노와이어를 성장시킬 수 있다.In the case of growing the titanium oxide nanowires, the titanium oxide nanowires are grown by a method such as CVD without removing the titanium oxides generated during anodization, and as a seed of the titanium oxide nanowires to be grown later. You can.

한편, 포어 아래에 노출되는 전도성막(23)이 산화가 어려운 금속막, 예컨대, 백금 또는 금인 경우에는 산화금속의 선택적 식각과정을 진행하지 않아도 알루미늄 박막이 모두 산화된 후에 양극산화를 더 진행시키므로써 전도성막(23)을 포어(24d) 아래에 선택적으로 노출시킬 수 있으며, 이 경우 전도성막(23)을 나노와이어 성장 의 촉매로 바로 사용할 수 있다.On the other hand, in the case where the conductive film 23 exposed under the pore is a metal film that is difficult to oxidize, for example, platinum or gold, anodization is further progressed after all of the aluminum thin film is oxidized even without performing selective etching of the metal oxide. The conductive film 23 may be selectively exposed under the pore 24d. In this case, the conductive film 23 may be directly used as a catalyst for nanowire growth.

도 4a 내지 도 4d는 본 발명의 제2실시예에 따른 양극산화 알루미늄의 포어어레이를 이용한 나노구조체의 제조 방법을 도시한 공정 단면도이다.4A to 4D are cross-sectional views illustrating a method of manufacturing a nanostructure using a fore array of anodized aluminum according to a second embodiment of the present invention.

도 4a에 도시된 바와 같이, 소정 패턴이 형성된 실리콘산화막(32)에 의해 표면 굴곡이 발생된 실리콘웨이퍼(31) 상에 전도성막(33)을 형성한 후, 전도성막(33) 상에 스퍼터법(Sputter)을 이용하여 알루미늄박막(34)을 형성한다. 이때, 알루미늄박막(34)의 표면(34a)은 울퉁불퉁하고, 실리콘산화막(32)에 형성된 패턴은 요부를 갖는다.As shown in FIG. 4A, after the conductive film 33 is formed on the silicon wafer 31 on which surface curvature is generated by the silicon oxide film 32 having a predetermined pattern, the sputtering method is performed on the conductive film 33. The aluminum thin film 34 is formed using (Sputter). At this time, the surface 34a of the aluminum thin film 34 is uneven, and the pattern formed on the silicon oxide film 32 has recesses.

도 4b에 도시된 바와 같이, 알루미늄박막(34)의 표면(34a)을 화학적기계적연마(Chemical Mechanical Polishing; CMP)를 통해 평탄화시킨다. 이때, 화학적기계적연마 공정은 알루미늄박막(34b)이 일정 두께로 잔류할때까지 진행한다.As shown in FIG. 4B, the surface 34a of the aluminum thin film 34 is planarized through chemical mechanical polishing (CMP). At this time, the chemical mechanical polishing process proceeds until the aluminum thin film 34b remains at a predetermined thickness.

이러한, 화학적기계적연마를 통해 알루미늄박막(34b)의 표면을 평탄화시키므로써, 알루미늄박막(34b)의 표면거칠기(증착에 의한 거칠기 및 하부 패턴의 구조에 의한 굴곡)가 개선된다.By planarizing the surface of the aluminum thin film 34b through such chemical mechanical polishing, the surface roughness (roughness due to deposition and bending due to the structure of the lower pattern) of the aluminum thin film 34b is improved.

표면이 평탄화된 알루미늄박막(34b)이 형성된 실리콘웨이퍼(31)를 전해질 용액에 침지하고 알루미나를 산 용액에 담가 모두 제거하고 다시 전해질용액에 침지시키는 과정 즉, 적어도 두번에 걸친 양극산화 공정을 진행한다. 이때, 전해질용액(Electrolyte)에서 알루미늄박막(33b)을 양극으로 하고, 별도의 탄소전극(도시 생략)을 음극으로 하여 직류를 흘려준다.The silicon wafer 31 having the flattened aluminum thin film 34b is immersed in an electrolyte solution, immersed alumina in an acid solution, removed, and then immersed in the electrolyte solution, that is, at least two times of anodizing. . At this time, the aluminum thin film 33b is used as an anode in an electrolyte solution, and a separate carbon electrode (not shown) is used as a cathode to flow a direct current.

위와 같이 전해질용액에 알루미늄박막(34b)을 침지시키는 방법에서, 전해질 용액은 옥살산, 인산 또는 황산 중에서 선택되는 어느 하나의 산 전해질 용액을 이용한다.In the method of immersing the aluminum thin film 34b in the electrolyte solution as above, the electrolyte solution uses any one of an acid electrolyte solution selected from oxalic acid, phosphoric acid or sulfuric acid.

상기한 전해질용액에서의 전기분해를 통해 양극산화공정을 진행하면, 도 4c에 도시된 바와 같이, 알루미늄 박막(34b)이 산화되어 알루미나(Al2O3, 35)가 되면서 알루미나(35) 내부에 규칙적으로 배열되는 다수개의 포어(36)가 형성된다. 이때, 알루미늄박막(34b)은 두께가 감소되어 얇은 알루미늄박막(34c)이 잔류할 수 있으며, 잔류하는 알루미늄박막을 모두 산화시켜 요부 안쪽까지 다수개의 포어(36)를 형성하거나 혹은 요부에 잔류한 알루미늄을 제외한 알루미나를 식각시킨 후에 2차 양극산화 과정을 통해 요부 내에만 규칙적으로 배열되는 다수개의 포어를 지닌 알루미나를 형성할 수도 있다.When the anodization process is performed through the electrolysis in the electrolyte solution, as shown in FIG. 4C, the aluminum thin film 34b is oxidized to become alumina (Al 2 O 3 , 35), and then into the alumina 35. A plurality of pores 36 are formed which are arranged regularly. At this time, the aluminum thin film 34b may have a reduced thickness, and thus a thin aluminum thin film 34c may remain. After the etching of the alumina except for the second anodic oxidation process may be formed alumina having a plurality of pores arranged regularly only in the recess.

이후, 포어(36) 내부에 나노와이어를 성장시키는데, 도 4d에 도시된 것처럼, 포어(36) 하부에 알루미나(35)가 존재하지 않도록 양극산화 공정시 과잉 양극산화를 더 진행하여 전도성막(33)을 노출시킨다. 즉, 과잉의 양극산화공정을 더 진행하여 포어 하부의 연속적인 알루미나(35)를 완전히 제거하여 전도성막(33)을 드러낸다. Thereafter, nanowires are grown in the pores 36, and as illustrated in FIG. 4D, excessive anodization is further performed during the anodization process so that the alumina 35 does not exist under the pores 36. ). That is, the excessive anodization process is further performed to completely remove the continuous alumina 35 under the pore to expose the conductive layer 33.

특히, 전도성막(33)이 질화티타늄(TiN)인 경우에는, 알루미늄박막이 모두 소모되고 난 후에도 더 양극산화를 진행하여 포어(36) 아래에 드러난 질화티타늄을 산화티타늄으로 산화시키고, 이 산화티타늄을 선택적으로 습식식각을 통해 제거하므로써 하부의 전도성 질화티타늄을 노출시킬 수 있다.Particularly, in the case where the conductive film 33 is titanium nitride (TiN), after the aluminum thin film is exhausted, further anodization proceeds to oxidize the titanium nitride exposed under the pore 36 to titanium oxide, and titanium dioxide Can be selectively removed by wet etching to expose the underlying conductive titanium nitride.

그리고, 산화티타늄 나노와이어를 성장시키는 경우에는, 양극산화 중 발생한 산화티타늄을 제거하지 않고, 이후 성장될 산화티타늄 나노와이어의 핵(seed)으로 이용하여 CVD 등의 방법을 통해 산화티타늄 나노와이어를 성장시킬 수 있다.In the case of growing the titanium oxide nanowires, the titanium oxide nanowires are grown by a method such as CVD without removing the titanium oxides generated during anodization, and as a seed of the titanium oxide nanowires to be grown later. You can.

한편, 포어 아래에 노출되는 전도성막(33)이 산화가 어려운 금속막, 예컨대, 백금 또는 금인 경우에는 산화금속의 선택적 식각과정을 진행하지 않아도 알루미늄 박막이 모두 산화된 후에 양극산화를 더 진행시키므로써 전도성막(33)을 포어(36) 아래에 선택적으로 노출시킬 수 있으며, 이 경우 전도성막(33)을 나노와이어 성장의 촉매로 바로 사용할 수 있다.On the other hand, in the case where the conductive film 33 exposed under the pore is a metal film that is difficult to oxidize, for example, platinum or gold, anodization is further progressed after all of the aluminum thin film is oxidized without performing selective etching of the metal oxide. The conductive film 33 may be selectively exposed under the pore 36, in which case the conductive film 33 may be used directly as a catalyst for nanowire growth.

도 5a 내지 도 5d는 본 발명의 제3실시예에 따른 양극산화 알루미늄의 포어어레이를 이용한 나노구조체의 제조 방법을 도시한 공정 단면도이다.5A to 5D are cross-sectional views illustrating a method of manufacturing a nanostructure using a fore array of anodized aluminum according to a third embodiment of the present invention.

도 5a에 도시된 바와 같이, 소정 패턴이 형성된 실리콘산화막(42)에 의해 표면 굴곡이 발생된 실리콘웨이퍼(41) 상에 전도성막(43)을 형성한 후, 전도성막(43) 상에 스퍼터법(Sputter)을 이용하여 알루미늄박막(44)을 형성한다. 이때, 알루미늄박막(44)의 표면(44a)은 울퉁불퉁하고, 실리콘산화막(42)에 형성된 패턴은 요부를 갖는다.As shown in FIG. 5A, after the conductive film 43 is formed on the silicon wafer 41 where surface bending occurs by the silicon oxide film 42 having a predetermined pattern, a sputtering method is performed on the conductive film 43. The aluminum thin film 44 is formed using (Sputter). At this time, the surface 44a of the aluminum thin film 44 is uneven, and the pattern formed on the silicon oxide film 42 has recesses.

도 5b에 도시된 바와 같이, 알루미늄박막(44)의 표면(44a)을 화학적기계적연마(Chemical Mechanical Polishing; CMP)를 통해 평탄화시킨다. 이때, 화학적기계적연마 공정은 실리콘웨이퍼(41)에 형성된 실리콘산화막(42)의 패턴 내부에 잔류할때까지 진행한다. As shown in FIG. 5B, the surface 44a of the aluminum thin film 44 is planarized through chemical mechanical polishing (CMP). At this time, the chemical mechanical polishing process proceeds until it remains inside the pattern of the silicon oxide film 42 formed on the silicon wafer 41.

이러한 화학적기계적연마를 통해 알루미늄박막(44)의 표면을 평탄화시키므로 써, 알루미늄박막(44)의 표면거칠기가 개선된다.By chemically polishing the surface of the aluminum thin film 44, the surface roughness of the aluminum thin film 44 is improved.

표면이 평탄화된 알루미늄박막(44b)이 형성된 실리콘웨이퍼(41)를 전해질 용액에 침지하고 알루미나를 산 용액에 담가 모두 제거하고 다시 전해질용액에 침지시키는 즉, 두번에 걸친 양극산화 공정을 진행한다. 이때, 전해질용액(Electrolyte)에서 알루미늄박막(44b)을 양극으로 하고, 별도의 탄소전극(도시 생략)을 음극으로 하여 직류를 흘려준다.The silicon wafer 41 having the flattened aluminum thin film 44b is immersed in an electrolyte solution, immersed alumina in an acid solution, removed, and then immersed again in the electrolyte solution. At this time, the aluminum thin film 44b is used as an anode in an electrolyte solution, and a direct current flows with a separate carbon electrode (not shown) as a cathode.

위와 같이 전해질용액에 알루미늄박막(44b)을 침지시키는 방법에서, 전해질용액은 옥살산, 인산 또는 황산 중에서 선택되는 어느 하나의 산 전해질 용액을 이용한다.In the method of immersing the aluminum thin film 44b in the electrolyte solution as above, the electrolyte solution uses any one of an acid electrolyte solution selected from oxalic acid, phosphoric acid or sulfuric acid.

상기한 전해질용액을 통해 양극산화공정을 진행하면, 도 5c에 도시된 바와 같이, 알루미늄 박막(44b)이 산화되어 알루미나(Al2O3, 45)가 되면서 알루미나(45) 내부에 규칙적으로 배열되는 다수개의 포어(46)가 형성된다. 이때, 알루미늄박막(44b)은 두께가 감소되어 얇은 알루미늄박막(44c)이 잔류한다. When the anodization process is performed through the electrolyte solution, as shown in FIG. 5C, the aluminum thin film 44b is oxidized to be alumina (Al 2 O 3 , 45), and is regularly arranged inside the alumina 45. Multiple pores 46 are formed. At this time, the thickness of the aluminum thin film 44b is reduced, so that the thin aluminum thin film 44c remains.

위와 같이, 다수개의 포어(46)를 형성한 후에, 포어(46) 내부에 나노와이어를 성장시키는데, 도 5d에 도시된 것처럼, 포어(46) 하부에 알루미나(45)가 존재하지 않도록 양극산화 공정시 과잉 양극산화를 더 진행하여 전도성막(43)을 노출시킨다. 즉, 과잉의 양극산화공정을 더 진행하여 포어 하부의 연속적인 알루미나(45)를 완전히 제거하여 전도성막(43)을 드러낸다. 이는 포어 하부에서 양극산화시 알루미늄박막의 용해와 생성이 평형을 이루며 성장하는 현상을 이용하는 것으로, 이를 통 해 포어(45) 하부의 알루미늄박막을 모두 소모시키는 것이다. As described above, after forming the plurality of pores 46, the nanowires are grown inside the pore 46, as shown in Figure 5d, anodizing process so that the alumina 45 does not exist below the pore 46 When the excess anodization is further proceeded to expose the conductive film 43. That is, the excessive anodization process is further performed to completely remove the continuous alumina 45 under the pore to expose the conductive layer 43. This uses the phenomenon that the dissolution and formation of the aluminum thin film grows in equilibrium during anodization at the lower part of the pore, thereby consuming all the aluminum thin film under the pore 45.

특히, 전도성막(33)이 질화티타늄(TiN)인 경우에는, 알루미늄박막이 모두 소모되고 난 후에도 더 양극산화를 진행하여 포어(36) 아래에 드러난 질화티타늄을 산화티타늄으로 산화시키고, 이 산화티타늄을 선택적으로 습식식각을 통해 제거하므로써 하부의 전도성 질화티타늄을 노출시킬 수 있다.Particularly, in the case where the conductive film 33 is titanium nitride (TiN), after the aluminum thin film is exhausted, further anodization proceeds to oxidize the titanium nitride exposed under the pore 36 to titanium oxide, and titanium dioxide Can be selectively removed by wet etching to expose the underlying conductive titanium nitride.

그리고, 산화티타늄 나노와이어를 성장시키는 경우에는, 양극산화 중 발생한 산화티타늄을 제거하지 않고, 이후 성장될 산화티타늄 나노와이어의 핵(seed)으로 이용하여 CVD 등의 방법을 통해 산화티타늄 나노와이어를 성장시킬 수 있다.In the case of growing the titanium oxide nanowires, the titanium oxide nanowires are grown by a method such as CVD without removing the titanium oxides generated during anodization, and as a seed of the titanium oxide nanowires to be grown later. You can.

한편, 포어 아래에 노출되는 전도성막(43)이 산화가 어려운 금속막, 예컨대, 백금 또는 금인 경우에는 산화금속의 선택적 식각과정을 진행하지 않아도 알루미늄 박막이 모두 산화된 후에 양극산화를 더 진행시키므로써 전도성막(43)을 포어(46) 아래에 선택적으로 노출시킬 수 있으며, 이 경우 전도성막(43)을 나노와이어 성장의 촉매로 바로 사용할 수 있다.On the other hand, in the case where the conductive film 43 exposed under the pore is a metal film that is difficult to oxidize, for example, platinum or gold, anodization is further progressed after all of the aluminum thin film is oxidized without performing selective etching of the metal oxide. The conductive film 43 may be selectively exposed under the pore 46, in which case the conductive film 43 may be used directly as a catalyst for nanowire growth.

도 6a 내지 도 6c는 본 발명의 제1실시예에 따른 2차 양극산화공정후의 양극산화알루미늄의 포어 어레이를 보여주는 SEM 사진으로서, 1차 양극산화의 시간에 따른 SEM 사진이다. 그리고, 도 6a 내지 도 6c는 각각 1차 양극산화를 8분, 30분, 60분동안 진행한 것이다.6A to 6C are SEM photographs showing a pore array of aluminum anodization after the second anodization process according to the first embodiment of the present invention, and SEM images according to the time of the first anodization. 6A to 6C show primary anodization for 8 minutes, 30 minutes, and 60 minutes, respectively.

도 6a 내지 도 6c에 도시된 것처럼, 양극산화가 진행될 하부의 알루미늄박막의 표면거칠기가 개선되어(즉, 표면이 평탄하고 매끄럽게 되어) 양극산화공정후에 형성되는 포어의 깊이 및 크기 균일도가 향상됨을 알 수 있다.6a to 6c, it can be seen that the surface roughness of the lower aluminum thin film to be anodized is improved (that is, the surface is smooth and smooth) to improve the depth and size uniformity of the pores formed after the anodizing process. Can be.

도 7a 내지 도 7e는 실리콘웨이퍼 상에 패턴이 존재하는 경우(특히, 제3실시예)의 양극산화알루미늄의 포어어레이를 보여주는 SEM 사진이다. 여기서, 포어어레이는 요부에만 형성된 것이고, 패턴은 CVD를 통해 입힌 2㎛ 두께의 SiO2를 포토리소그래피와 건식식각을 통해 수 내지 수백 ㎛의 너비를 가지도록 형성하였다.7A to 7E are SEM images showing a fore array of anodized aluminum in the case where a pattern is present on a silicon wafer (particularly, the third embodiment). Here, the fore-array is formed only on the recess, and the pattern is formed to have a width of several to several hundred micrometers of 2 μm-thick SiO 2 coated by CVD through photolithography and dry etching.

도 7a는 알루미늄을 8㎛ 두께로 형성한 후 3kg의 로드(load)를 준 상태에서 경질패드(Hard pad)와 연질패드(Soft pad)의 순서로 CMP를 한 후 표면이 평탄화되었음을 보여주는 사진이다.FIG. 7A is a photograph showing that the surface is flattened after CMP is formed in the order of a hard pad and a soft pad in a state in which aluminum is formed to a thickness of 8 μm and a load of 3 kg is given.

이와 같이, 패턴이 있는 경우는 더 낮은 로드에서 경질패드와 연질패드를 병행하여 기판 평탄도를 개선할 수 있다. 패턴이 있는 경우의 CMP 공정의 시간은 수분(2∼3분)동안 진행한다.As such, when the pattern is present, the substrate flatness may be improved by using the hard pad and the soft pad at a lower load. If there is a pattern, the time of the CMP process proceeds for a few minutes (2 to 3 minutes).

도 7b는 CMP를 통해 평탄화된 알루미늄 박막을 패턴 요부의 알루미늄막만 남을 때까지 양극산화를 진행시킨 후의 사진이다. 알루미늄의 하부에 TiN(50nm)과 Ti(50nm)가 전도층으로 사용되고 있다. 즉, Al/TiN/Ti/SiO2/Si의 순서가 된다.7B is a photograph after anodization of the aluminum thin film planarized through CMP until only the aluminum film of the pattern recess remains. TiN (50 nm) and Ti (50 nm) are used as the conductive layer under the aluminum. That is, the order is Al / TiN / Ti / SiO 2 / Si.

도 7c는 이미 형성된 알루미나를 제거한후 요부 내의 알루미늄을 양극산화시켜 포어어레이를 요부 내에만 형성시킨 예의 평면사진이다. 참고로 사각형 바깥의 흰점들은 포어들이 아니라 하부의 TiN이 산화되어 만들어진 TiO dot이다.FIG. 7C is a planar view of an example in which the pore array is formed only in the recess by anodizing aluminum in the recess after removing the already formed alumina. For reference, the white spots outside the rectangles are not pores, but TiO dots made by oxidizing the underlying TiN.

도 7d는 이미 형성된 알루미나를 제거한후 요부 내의 알루미늄을 양극산화시켜 포어어레이를 요부 내에만 형성시킨 예(도7c)의 단면사진이다. 가장자리에 양극산화가 덜 진행되어 남아있는 알루미늄을 발견할 수 있다. FIG. 7D is a cross-sectional photograph of an example in which an aluminum oxide in the recess is anodized after removing the already formed alumina to form a pore array in the recess. Less anodization at the edges leads to the discovery of the remaining aluminum.

도 7e는 도 7d보다 더 넓은 패턴에 형성된 포어 어레이의 단면사진이다.FIG. 7E is a cross-sectional photograph of a pore array formed in a wider pattern than FIG. 7D.

도 8a 내지 도 8e는 본 발명의 제4실시예에 따른 양극산화 알루미늄의 포어어레이를 이용한 나노구조체의 제조 방법을 도시한 공정 단면도이다.8A to 8E are cross-sectional views illustrating a method of manufacturing a nanostructure using a fore array of anodized aluminum according to a fourth embodiment of the present invention.

도 8a에 도시된 바와 같이, 실리콘웨이퍼(51) 상에 실리콘산화막(52)을 형성한 후, 실리콘산화막(52)을 선택적으로 식각하여 트렌치(53)를 형성한다. 이때, 트렌치(53) 형성을 위한 식각공정은 트렌치(53)의 측벽 형태를 등방성식각 특성을 보이도록 하기 위해 습식식각 또는 건식식각과 습식식각을 병행하여 진행한다. 이러한 습식식각을 통해 트렌치(53)를 형성하면 트렌치(53)의 측벽은 완만한 곡률을 가지고, 완만한 곡률의 측벽을 가지게 하면, 후속 양극산화공정 시 포어의 측면을 잡아주는 비율을 줄일 수 있어 추가적인 스트레스를 줄일 수 있을뿐만 아니라 산화되지 않고 남아있는 알루미늄박막을 방지할 수 있다. 또한, 트렌치(53)의 측벽을 완만하게 하면 포어가 측벽으로 휘는 문제도 해결할 수 있다. 또한 트렌치(53)의 깊이를 줄이면 포어의 성장이 억제되는 현상이 나타나기 전에 양극산화를 끝낼 수 있다.As shown in FIG. 8A, after the silicon oxide film 52 is formed on the silicon wafer 51, the trench 53 is formed by selectively etching the silicon oxide film 52. At this time, the etching process for forming the trench 53 is performed in parallel with the wet etching or dry etching and the wet etching in order to show the isotropic etching characteristics of the sidewalls of the trench 53. When the trench 53 is formed through the wet etching, the sidewalls of the trench 53 have a gentle curvature, and the sidewalls of the gentle curvature have a gentle curvature, thereby reducing the ratio of holding the side of the pore during the subsequent anodization process. In addition to reducing the additional stress, it also prevents the aluminum film from remaining unoxidized. In addition, when the sidewall of the trench 53 is smoothed, the problem of bending the pores to the sidewall can also be solved. In addition, if the depth of the trench 53 is reduced, anodization may be terminated before the phenomenon in which the growth of the pores is suppressed appears.

결국, 트렌치(53)의 측벽형태를 완만한 곡률을 가지도록 하는 이유는 포어 어레이가 균일하게 트렌치(53) 내부에서 형성되도록 하기 위한 것이다.As a result, the reason why the sidewall shape of the trench 53 has a gentle curvature is to allow the pore array to be uniformly formed inside the trench 53.

도 9a 내지 도 9c는 트렌치의 형성 방법을 자세히 설명하기 위한 도면이다.9A to 9C are diagrams for describing a method of forming a trench in detail.

도 9a에 도시된 바와 같이, 실리콘 산화막(52)이 존재하는 실리콘 웨이퍼(51)상에 포토레지스트를 사용하여 포토레지스트패턴(PR)을 만든 후, 포토레지스트 패턴(PR)을 사용한 습식식각을 통해 실리콘산화막(52)을 식각하여 측벽이 완만한 경사를 가지는 트렌치(53)를 형성한다.As shown in FIG. 9A, after the photoresist pattern PR is formed on the silicon wafer 51 on which the silicon oxide film 52 is present, the photoresist pattern PR is formed, and then wet etching is performed using the photoresist pattern PR. The silicon oxide film 52 is etched to form the trench 53 having a gentle slope of the sidewall.

도 9b 및 도 9c는 도 9a의 트렌치 측벽의 경사도가 너무 완만한 경우에 적용하기 위한 트렌치 형성 방법으로서, 실리콘산화막(52)에 대해 미리 건식식각(Dry etch)을 실시하여 1차로 트렌치(53a)를 형성한 후(도 9b), 도 9c에서 습식식각을 진행할 때 최종 형성되는 트렌치(53)의 측벽 경사도를 줄인다.9B and 9C illustrate a trench forming method for applying when the inclination of the trench sidewall of FIG. 9A is too slow. The silicon oxide film 52 may be subjected to dry etching in advance to firstly form the trench 53a. After forming (FIG. 9B), the slope of the sidewall of the trench 53 that is finally formed when wet etching is performed in FIG. 9C is reduced.

위와 같이 측벽이 완만한 곡률을 갖는 트렌치(53)를 형성한 후에, 도 8b에 도시된 바와 같이, 트렌치(53)가 형성된 실리콘산화막(52) 상에 전도성막(54)을 형성한 후, 전도성막(54) 상에 스퍼터법(Sputter)을 이용하여 알루미늄박막(55)을 형성한다. 이때, 알루미늄박막(55)의 표면(55a)은 울퉁불퉁하다.After forming the trench 53 having a smooth curvature of the side wall as described above, as shown in FIG. 8B, the conductive film 54 is formed on the silicon oxide film 52 having the trench 53 formed thereon, and then conductive. The aluminum thin film 55 is formed on the film-forming 54 using the sputtering method. At this time, the surface 55a of the aluminum thin film 55 is bumpy.

도 8c에 도시된 바와 같이, 알루미늄박막(55)의 표면(55a)을 화학적기계적연마(Chemical Mechanical Polishing; CMP)를 통해 평탄화시킨다. 이때, 화학적기계적연마 공정은 실리콘웨이퍼(51)에 형성된 실리콘산화막(52)의 패턴 내부에 잔류할때까지 진행한다. As shown in FIG. 8C, the surface 55a of the aluminum thin film 55 is planarized through chemical mechanical polishing (CMP). At this time, the chemical mechanical polishing process proceeds until it remains inside the pattern of the silicon oxide film 52 formed on the silicon wafer 51.

이러한 화학적기계적연마를 통해 알루미늄박막(55)의 표면을 평탄화시키므로써, 알루미늄박막(55)의 표면거칠기가 개선된다.By planarizing the surface of the aluminum thin film 55 through such chemical mechanical polishing, the surface roughness of the aluminum thin film 55 is improved.

표면이 평탄화된 알루미늄박막(55b)이 형성된 실리콘웨이퍼(51)를 전해질 용액에 침지하고 알루미나를 산 용액에 담가 모두 제거하고 다시 전해질용액에 침지시키는 즉, 두번에 걸친 양극산화 공정을 진행한다. 이때, 전해질용액(Electrolyte)에서 알루미늄박막(55b)을 양극으로 하고, 별도의 탄소전극(도시 생략)을 음극으로 하여 직류를 흘려준다.The silicon wafer 51 having the flattened aluminum thin film 55b is immersed in an electrolyte solution, immersed alumina in an acid solution, removed, and then immersed again in the electrolyte solution. At this time, the aluminum thin film 55b is used as an anode in an electrolyte solution, and a direct current flows with a separate carbon electrode (not shown) as a cathode.

위와 같이 전해질용액에 알루미늄박막(55b)을 침지시키는 방법에서, 전해질용액은 옥살산, 인산 또는 황산 중에서 선택되는 어느 하나의 산 전해질 용액을 이용한다.In the method of immersing the aluminum thin film 55b in the electrolyte solution as above, the electrolyte solution uses any one of an acid electrolyte solution selected from oxalic acid, phosphoric acid, or sulfuric acid.

상기한 전해질용액에서의 전기분해를 통해 양극산화공정을 진행하면, 도 8d에 도시된 바와 같이, 알루미늄 박막(55b)이 산화되어 알루미나(Al2O3, 56)가 되면서 알루미나(56) 내부에 규칙적으로 배열되는 다수개의 포어(57)가 형성된다. 이때, 알루미늄박막(55b)은 두께가 감소되어 얇은 알루미늄박막(55c)이 잔류한다. When the anodization process is performed through the electrolysis in the electrolyte solution, as shown in FIG. 8D, the aluminum thin film 55b is oxidized to become alumina (Al 2 O 3 , 56), and thus inside the alumina 56. A plurality of pores 57 are formed which are arranged regularly. At this time, the thickness of the aluminum thin film 55b is reduced, so that the thin aluminum thin film 55c remains.

위와 같이, 다수개의 포어(57)를 형성한 후에, 도 8e에 도시된 바와 같이, 포어(57) 내부에 나노와이어(58)를 성장시키는데, 포어(57) 하부에 알루미나(56)가 존재하지 않도록 도 8d에서 양극산화 공정시 과잉 양극산화를 더 진행하여 전도성막(54)을 노출시킨다. 즉, 과잉의 양극산화공정을 더 진행하여 포어 하부의 연속적인 알루미나(56)를 완전히 제거하여 전도성막(54)을 드러낸다. 이는 포어 하부에서 양극산화시 알루미늄박막의 용해와 생성이 평형을 이루며 성장하는 현상을 이용하는 것으로, 이를 통해 포어(57) 하부의 알루미늄박막을 모두 소모시키는 것이다. As described above, after forming the plurality of pores 57, as shown in Figure 8e, to grow the nanowires 58 inside the pore 57, there is no alumina 56 under the pore 57 In order to prevent excessive anodization during the anodization process in FIG. 8D, the conductive layer 54 is exposed. That is, the excessive anodization process is further performed to completely remove the continuous alumina 56 under the pore to expose the conductive film 54. This uses the phenomenon that the dissolution and formation of the aluminum thin film grows in equilibrium during anodization at the lower portion of the pore, thereby consuming all of the aluminum thin film under the pore 57.

특히, 전도성막(54)이 질화티타늄(TiN)인 경우에는, 도 10a 및 도 10b를 참조하여 설명하기로 한다.In particular, when the conductive film 54 is titanium nitride (TiN), it will be described with reference to FIGS. 10A and 10B.

도 10a 및 도 10b는 전도성막이 질화티타늄인 경우의 나노와이어 성장 방법을 도시한 도면이다.10A and 10B illustrate a nanowire growth method when the conductive film is titanium nitride.

도 10a 및 도 10b에 도시된 바와 같이, 알루미늄박막이 모두 소모되고 난 후 에도 더 양극산화를 진행하여 포어(57) 아래에 드러난 질화티타늄을 산화티타늄(54a)으로 산화시키고(도 10a 참조), 이 산화티타늄(54a)을 선택적으로 습식식각을 통해 제거한 후 드러난 전도성막(질화티타늄)을 이용하여 전기화학적 증착법(Electro-deposition)을 통해 촉매 또는 핵(seed)을 증착시키고 나서 나노와이어(58)를 성장시킨다(도 10b 참조).As shown in Figs. 10A and 10B, even after the aluminum thin film is exhausted, further anodization proceeds to oxidize the titanium nitride exposed under the pore 57 to titanium oxide 54a (see Fig. 10A). After the titanium oxide 54a was selectively removed through wet etching, a catalyst or a seed was deposited through electro-deposition using an exposed conductive film (titanium nitride), followed by nanowires 58. Grow (see FIG. 10B).

그리고, 나노와이어(58)를 산화티타늄으로 성장시키는 경우에는, 산화티타늄(54a)을 제거하지 않고, 이후 성장될 산화티타늄 나노와이어의 핵(seed)으로 이용하여 CVD 등의 방법을 통해 산화티타늄 나노와이어를 성장시킬 수 있다.In the case where the nanowires 58 are grown with titanium oxide, the titanium oxide nanoparticles are removed by a method such as CVD without removing the titanium oxide 54a and using as a seed of the titanium oxide nanowires to be grown later. The wire can be grown.

한편, 포어 아래에 노출되는 전도성막(54)이 산화가 어려운 금속막, 예컨대, 백금 또는 금인 경우에는 산화금속의 선택적 식각과정을 진행하지 않아도 알루미늄 박막이 모두 산화된 후에 양극산화를 더 진행시키므로써 전도성막(54)을 포어(57) 아래에 선택적으로 노출시킬 수 있으며, 이 경우 전도성막(54)을 나노와이어 성장의 촉매로 바로 사용할 수 있다.On the other hand, in the case where the conductive film 54 exposed under the pore is a metal film that is difficult to oxidize, for example, platinum or gold, anodization is further progressed after all of the aluminum thin film is oxidized even without performing selective etching of the metal oxide. The conductive film 54 may be selectively exposed under the pore 57, in which case the conductive film 54 may be used directly as a catalyst for nanowire growth.

상술한 제4실시예에서는, 실리콘산화막(52)에 형성되는 패턴, 즉 트렌치(53)의 측벽모양을 완만한 곡률을 가지도록 하여, 알루미늄박막(55)의 양극산화공정시 트렌치(53)의 측벽에서 포어가 불균일해지는 것을 방지하여 전체적으로 포어어레이를 균일하게 형성할 수 있다.In the above-described fourth embodiment, the pattern formed in the silicon oxide film 52, that is, the sidewalls of the trench 53 have a gentle curvature, so that the trench 53 in the anodizing process of the aluminum thin film 55 is formed. It is possible to prevent the non-uniformity of the pores in the side wall to form a uniform fore as a whole.

즉, 트렌치(53)의 측벽이 완만한 곡률을 가지게 하면, 양극산화공정시 포어의 측면을 잡아주는 비율을 줄일 수 있어 추가적인 스트레스를 줄일 수 있을뿐만 아니라 산화되지 않고 남아있는 알루미늄박막을 방지할 있다. 또한, 트렌치(53)의 측벽을 완만하게 하면 포어가 측벽으로 휘는 문제도 해결할 수 있다. 그리고, 트렌치(53)의 깊이를 줄이면 포어의 성장이 억제되는 현상이 나타나기 전에 양극산화를 끝낼 수 있다.That is, if the sidewalls of the trench 53 have a gentle curvature, the ratio of holding the side of the pores during the anodization process can be reduced, thereby reducing additional stress and preventing the aluminum thin film remaining without oxidation. . In addition, when the sidewall of the trench 53 is smoothed, the problem of bending the pores to the sidewall can also be solved. In addition, if the depth of the trench 53 is reduced, anodization may be terminated before the phenomenon in which pore growth is suppressed appears.

상술한 본 발명에서, 실리콘웨이퍼 상에 증착된 알루미늄 박막을 직접 양극산화하며 나노 포어 구조를 얻기 위해서는 긴 산화시간 동안 충분히 버틸 수 있도록 박막의 두께가 충분히 두꺼워야 하며, 알루미늄 박막을 충분히 평탄화하여 나노 포어 입구의 생성에 있어 불균일성을 최소화해야 한다. 또한, 실제 실리콘웨이퍼에 양극 산화알루미늄의 나노 포어 구조를 응용하는데 있어서 실리콘웨이퍼에 형성되어 있는 패턴에 의한 표면 굴곡에 의한 영향을 최소화 해야 할 것이다. 양극 산화알루미늄의 나노 포어 구조를 실리콘웨이퍼에 선택적으로 위치시키기 위해 실리콘웨이퍼의 패터닝 과정을 통해 잘 정의된 트렌치 부분에서만 채널 구조를 형성시킬 수도 있는데, 이 경우 공정 중에 트렌치 내의 알루미늄으로 적절히 전류가 끊기지 않고 흐르도록 유도하는 전도성막을 삽입할 수 있다. 특히 알루미늄을 증착하는 과정에서 접착층으로 쓰이는 타이타늄이나 질화타이타늄 막은 그 전도성이 좋으므로 앞서 언급한 전도성 막으로 그대로 쓰일 수 있다. 또한, 전도성막에 촉매로 쓰일 수 있는 층을 삽입하여 포어성장이후 나노와이어 등의 성장에 도움을 줄 수도 있다.In the present invention described above, in order to directly anodize the aluminum thin film deposited on the silicon wafer and obtain a nano-pore structure, the thickness of the thin film must be sufficiently thick so that it can withstand a long oxidation time, and the aluminum thin film is sufficiently flattened to nanopore. Inhomogeneities in the creation of inlets should be minimized. In addition, in the application of the nanopore structure of anodized aluminum oxide to the actual silicon wafer, it is necessary to minimize the influence of the surface bending caused by the pattern formed on the silicon wafer. In order to selectively place the nanopore structure of anodized aluminum on the silicon wafer, the channel structure may be formed only in well-defined trench portions through the silicon wafer patterning process, in which case the current in the trench may not be adequately interrupted by the aluminum in the trench. A conductive film may be inserted to induce flow. In particular, the titanium or titanium nitride film used as an adhesive layer in the process of depositing aluminum has good conductivity, and thus may be used as the aforementioned conductive film. In addition, by inserting a layer that can be used as a catalyst in the conductive film may help the growth of nanowires after pore growth.

상술한 실시예들에서, 실리콘웨이퍼 대신에 유리(즉, 실리카(SiO2) 또는 다른 유리), 사파이어(sappire), 석영(quartz) 기판 및 금속 기판과 같은 플라스틱 기판, 세라믹 기판뿐만 아니라, 다른 반도체 기판, 예를 들어 갈륨 아세나이드(gallium arsenide) 및 실리콘 카바이드(silicon carbide)에 제한되지 않는다는 것을 인식할 수 있다. 게다가, 나노포어 어레이는 이를 형성하기 위해서 양극 산화에 의해서와 같이 산화될 수 있는 적당한 물질에 형성될 수 있다. 예를 들어, 알루미늄 대신에, 다른 금속들, 예를 들어 티타늄(양극 산화에서 티타늄 산화막을 형성), 탄탈륨(tantalum)(양극 산화에서 Ta2O5 형성), 니오비움(niobium) 또는 그것들의 합금들이 사용될 수 있다. 일반적으로, 미세 다공질 구조를 형성하기 위하여 산화될 수 있는 어떠한 금속 또는 반도체들이 사용될 수 있다. In the above embodiments, instead of silicon wafers, glass (ie, silica (SiO 2 ) or other glass), plastic substrates such as sapphire, quartz substrates and metal substrates, ceramic substrates, as well as other semiconductors It will be appreciated that the substrate is not limited to, for example, gallium arsenide and silicon carbide. In addition, nanopore arrays can be formed in suitable materials that can be oxidized, such as by anodic oxidation, to form them. For example, instead of aluminum, other metals, for example titanium (forming a titanium oxide film in anodization), tantalum (forming Ta 2 O 5 in anodization), niobium or alloys thereof Can be used. In general, any metal or semiconductor that can be oxidized to form a microporous structure can be used.

그리고, 나노와이어를 성장시킨 후에, 나노포어어레이가 형성된 알루미나를 제거하여 나노와이어를 외부로 드러내므로써 나노와이어의 표면적을 넓힐 수 있다.Then, after the nanowires are grown, the surface area of the nanowires can be increased by exposing the nanowires to the outside by removing the alumina in which the nanopores are formed.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 본 발명은 알루미늄박막을 증착하고 화학적기계적연마(CMP)를 통해 알루미늄박막의 표면거칠기를 개선하므로써 후속 양극산화에 의해 형성되는 양극산화 알루미늄의 포어의 깊이 및 크기 균일도를 향상시킬 수 있는 효과가 있다.The present invention described above has the effect of improving the depth and size uniformity of pores of anodized aluminum formed by subsequent anodization by depositing an aluminum thin film and improving the surface roughness of the aluminum thin film through chemical mechanical polishing (CMP). have.

또한, 본 발명은 실리콘기판에 다양한 패턴으로 인해 굴곡이 있는 경우에도 평탄한 양극산화 알루미늄의 포어어레이를 균일한 깊이, 크기 및 간격으로 구현할 수 있는 효과가 있다.In addition, the present invention has the effect that even in the case of bending due to the various patterns on the silicon substrate can be implemented in a uniform depth, size and spacing of the anodized aluminum anodized.

또한 본 발명은 양극산화 알루미늄의 포어어레이의 끝단에 형성되는 알루미나를 알루미늄 하단에 증착하는 전도성막의 산화 효과와 화학적식각 방법을 이용하여 제거하여 포어어레이 하부를 적절한 전도성막으로 노출되게 함으로서, 이러한 전도성막을 이용하여 나노와이어를 포어어레이에 선택적으로 성장시킬 수 하는 효과가 있다.In addition, the present invention by removing the alumina formed at the end of the forelay of the anodized aluminum by using the oxidation effect and the chemical etching method of the conductive film deposited on the bottom of the aluminum to expose the lower portion of the forelay to a suitable conductive film, such conductivity There is an effect that the nanowires can be selectively grown on the pore array using a film.

또한 본 발명은 양극산화 알루미늄(알루미나) 틀에 형성된 다수의 나노 미터 크기의 포어어레이에 탄소나노튜브 등을 포함한 다양한 나노와이어를 증착함으로서, 이러한 나노와이어를 이용한 다양한 나노 센서를 제작 가능하게 하는 효과가 있다.In addition, the present invention by depositing a variety of nanowires, including carbon nanotubes in a plurality of nanometer-sized forear formed on the anodized aluminum (alumina) frame, it is effective to make a variety of nano-sensors using such nanowires have.

Claims (21)

실리콘웨이퍼 상에 실리콘산화막을 형성하는 단계; Forming a silicon oxide film on the silicon wafer; 상기 실리콘산화막을 선택적으로 식각하여 완만한 곡률의 측벽 모양을 갖는 트렌치를 형성하는 단계;Selectively etching the silicon oxide layer to form a trench having a sidewall shape having a gentle curvature; 상기 트렌치를 포함한 실리콘산화막 상에 전도성막을 형성하는 단계;Forming a conductive film on the silicon oxide film including the trench; 상기 전도성막 상에 나노 포어 어레이가 형성될 알루미늄박막을 형성하는 단계;Forming an aluminum thin film on which the nanopore array is to be formed on the conductive film; 상기 알루미늄박막의 표면을 화학적기계적연마를 통해 평탄화시키는 단계; Planarizing the surface of the aluminum thin film through chemical mechanical polishing; 양극산화 공정을 통해 상기 표면이 평탄화된 알루미늄박막을 산화시켜 나노 포어어레이를 갖는 알루미나를 형성하는 단계;Oxidizing the aluminum flattened surface through an anodization process to form alumina having nano-pores; 상기 나노포어어레이 아래의 알루미나를 제거하도록 상기 양극산화를 과잉으로 더 진행하여 상기 나노포어어레이 아래에 상기 전도성막의 표면을 드러내는 단계; 및Further proceeding the anodization excessively to remove alumina under the nanopore array to expose the surface of the conductive film under the nanopore array; And 상기 표면이 노출된 전도성막을 이용하여 상기 나노포어어레이 각각의 나노포어 내부에 나노와이어를 성장시키는 단계 Growing nanowires inside each of the nanopores using the conductive layer exposed to the surface; 를 포함하는 나노 구조체의 제조 방법.Method of producing a nanostructure comprising a. 제1항에 있어서,The method of claim 1, 상기 화학적기계적연마는,The chemical mechanical polishing, 상기 트렌치 내부에만 상기 알루미늄 박막이 잔류할때까지 진행하는 것을 특징으로 하는 나노구조체의 제조 방법.Method of producing a nanostructure, characterized in that the progress until the aluminum thin film remains only in the trench. 제1항에 있어서,The method of claim 1, 상기 트렌치를 형성하는 단계는,Forming the trench, 습식식각으로 진행하는 것을 특징으로 하는 나노구조체의 제조 방법.Method of producing a nanostructure, characterized in that the wet etching. 제3항에 있어서,The method of claim 3, 상기 트렌치의 측벽의 경사도를 조절하기 위해 상기 습식식각에 앞서 미리 건식식각을 진행하는 것을 특징으로 하는 나노구조체의 제조 방법. Method of producing a nanostructure, characterized in that for performing the dry etching prior to the wet etching in order to adjust the slope of the sidewall of the trench. 제1항에 있어서,The method of claim 1, 상기 전도성막은, 상기 양극산화공정시 동시에 산화되는 물질로 형성하는 것을 특징으로 하는 나노구조체의 제조 방법.The conductive film is a method of manufacturing a nanostructure, characterized in that formed with a material that is simultaneously oxidized during the anodization process. 제5항에 있어서,The method of claim 5, 상기 전도성막은, 질화티타늄으로 형성하는 것을 특징으로 하는 나노구조체의 제조 방법.The conductive film is a method of manufacturing a nanostructure, characterized in that formed of titanium nitride. 제1항에 있어서,The method of claim 1, 상기 전도성막은 상기 양극산화공정시 산화가 진행되지 않는 물질로 형성하는 것을 특징으로 하는 나노구조체의 제조 방법.The conductive film is a method of manufacturing a nanostructure, characterized in that formed with a material that does not proceed oxidation during the anodization process. 제7항에 있어서,The method of claim 7, wherein 상기 전도성막은, 백금 또는 금으로 형성하는 것을 특징으로 하는 나노구조체의 제조 방법.The conductive film is a method of manufacturing a nanostructure, characterized in that formed of platinum or gold. 제1항에 있어서,The method of claim 1, 상기 전도성막은 상기 나노와이어와 동일 물질로 형성하는 것을 특징으로 하는 나노구조체의 제조 방법.The conductive film is a method of manufacturing a nanostructure, characterized in that formed with the same material as the nanowire. 제9항에 있어서,The method of claim 9, 상기 전도성막은 산화물인 것을 특징으로 하는 나노구조체의 제조 방법.The conductive film is a method for producing a nanostructure, characterized in that the oxide. 제1항에 있어서,The method of claim 1, 상기 화학적기계적연마는,The chemical mechanical polishing, 상기 트렌치에 의한 표면굴곡을 평탄화시키면서 상기 실리콘산화막 상부에서 상기 알루미늄 박막이 일정 두께로 잔류할 때까지 진행하는 것을 특징으로 하는 나노구조체의 제조 방법.The planar surface curvature by the trench while the planarization of the nanostructures, characterized in that the progress until the aluminum thin film remaining on the silicon oxide film to a predetermined thickness. 실리콘웨이퍼 상에 표면이 평탄한 실리콘산화막을 형성하는 단계;Forming a silicon oxide film having a flat surface on the silicon wafer; 상기 실리콘산화막 상에 전도성막을 형성하는 단계;Forming a conductive film on the silicon oxide film; 상기 전도성막 상에 나노 포어 어레이가 형성될 알루미늄박막을 형성하는 단계;Forming an aluminum thin film on which the nanopore array is to be formed on the conductive film; 상기 알루미늄박막의 표면을 화학적기계적연마를 통해 평탄화시키는 단계; Planarizing the surface of the aluminum thin film through chemical mechanical polishing; 양극산화 공정을 통해 상기 표면이 평탄화된 알루미늄박막을 산화시켜 나노포어 어레이를 갖는 알루미나를 형성하는 단계;Oxidizing an aluminum thin film having the planarized surface through an anodization process to form alumina having a nanopore array; 상기 나노포어 어레이 아래의 알루미나를 제거하도록 상기 양극산화를 과잉으로 더 진행하여 상기 나노포어어레이 아래에 상기 전도성막의 표면을 드러내는 단계; 및Excessively anodizing to remove alumina under the nanopore array to expose the surface of the conductive film under the nanopore array; And 상기 표면이 노출된 전도성막을 이용하여 상기 나노포어어레이 각각의 나노포어 내부에 나노와이어를 성장시키는 단계 Growing nanowires inside each of the nanopores using the conductive layer exposed to the surface; 를 포함하는 나노 구조체의 제조 방법.Method of producing a nanostructure comprising a. 제12항에 있어서,The method of claim 12, 상기 트렌치를 형성하는 단계는,Forming the trench, 습식식각으로 진행하는 것을 특징으로 하는 나노구조체의 제조 방법.Method of producing a nanostructure, characterized in that the wet etching. 제13항에 있어서,The method of claim 13, 상기 트렌치의 측벽의 경사도를 조절하기 위해 상기 습식식각에 앞서 미리 건식식각을 진행하는 것을 특징으로 하는 나노구조체의 제조 방법. Method of producing a nanostructure, characterized in that for performing the dry etching prior to the wet etching in order to adjust the slope of the sidewall of the trench. 제12항에 있어서,The method of claim 12, 상기 전도성막은, 상기 양극산화공정시 동시에 산화되는 물질로 형성하는 것을 특징으로 하는 나노구조체의 제조 방법.The conductive film is a method of manufacturing a nanostructure, characterized in that formed with a material that is simultaneously oxidized during the anodization process. 제15항에 있어서,The method of claim 15, 상기 전도성막은, 질화티타늄으로 형성하는 것을 특징으로 하는 나노구조체의 제조 방법.The conductive film is a method of manufacturing a nanostructure, characterized in that formed of titanium nitride. 제12항에 있어서,The method of claim 12, 상기 전도성막은 상기 양극산화공정시 산화가 진행되지 않는 물질로 형성하는 것을 특징으로 하는 나노구조체의 제조 방법.The conductive film is a method of manufacturing a nanostructure, characterized in that formed with a material that does not proceed oxidation during the anodization process. 제17항에 있어서,The method of claim 17, 상기 전도성막은, 백금 또는 금으로 형성하는 것을 특징으로 하는 나노구조체의 제조 방법.The conductive film is a method of manufacturing a nanostructure, characterized in that formed of platinum or gold. 제12항에 있어서,The method of claim 12, 상기 전도성막은 상기 나노와이어와 동일 물질로 형성하는 것을 특징으로 하는 나노구조체의 제조 방법.The conductive film is a method of manufacturing a nanostructure, characterized in that formed with the same material as the nanowire. 제19항에 있어서,The method of claim 19, 상기 전도성막은 산화물인 것을 특징으로 하는 나노구조체의 제조 방법.The conductive film is a method for producing a nanostructure, characterized in that the oxide. 제12항에 있어서,The method of claim 12, 상기 나노와이어를 성장시킨 후에,After growing the nanowires, 상기 나노포어어레이가 형성된 알루미나를 선택적으로 제거하는 것을 특징으로 하는 나노구조체의 제조 방법.Method of producing a nanostructure, characterized in that to selectively remove the alumina in which the nano-pore array is formed.
KR20050091588A 2005-09-29 2005-09-29 Method for manufacturing nano structure KR101003836B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20050091588A KR101003836B1 (en) 2005-09-29 2005-09-29 Method for manufacturing nano structure
PCT/KR2006/003939 WO2007037658A1 (en) 2005-09-29 2006-09-29 Method for fabricating nanostructure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20050091588A KR101003836B1 (en) 2005-09-29 2005-09-29 Method for manufacturing nano structure

Publications (2)

Publication Number Publication Date
KR20070036499A true KR20070036499A (en) 2007-04-03
KR101003836B1 KR101003836B1 (en) 2010-12-27

Family

ID=37900021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20050091588A KR101003836B1 (en) 2005-09-29 2005-09-29 Method for manufacturing nano structure

Country Status (2)

Country Link
KR (1) KR101003836B1 (en)
WO (1) WO2007037658A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100852684B1 (en) * 2007-04-26 2008-08-19 연세대학교 산학협력단 Preparation methods of the selective nanowire
KR100937167B1 (en) * 2007-06-05 2010-01-15 재단법인서울대학교산학협력재단 Fabrication method of nanostructure using nanopore array
US7696105B2 (en) 2007-12-13 2010-04-13 Samsung Electronics Co., Ltd. Method for producing catalyst-free single crystal silicon nanowires, nanowires produced by the method and nanodevice comprising the nanowires
WO2013095013A1 (en) * 2011-12-23 2013-06-27 성균관대학교 산학협력단 Method for manufacturing two-dimensional zinc-oxide nanosheet-based nanogenerator, and nanogenerator manufactured by the method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100294691B1 (en) * 1998-06-29 2001-07-12 김영환 Memory device using multilevel quantum dot structure and method of the same
US6306694B1 (en) * 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
KR100748857B1 (en) * 2001-03-30 2007-08-13 엘지.필립스 엘시디 주식회사 Method of fabricating thin film transistor and Array substrate with the same
US6709929B2 (en) 2001-06-25 2004-03-23 North Carolina State University Methods of forming nano-scale electronic and optoelectronic devices using non-photolithographically defined nano-channel templates
WO2003046265A2 (en) * 2001-11-26 2003-06-05 Massachusetts Institute Of Technology Thick porous anodic alumina films and nanowire arrays grown on a solid substrate

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100852684B1 (en) * 2007-04-26 2008-08-19 연세대학교 산학협력단 Preparation methods of the selective nanowire
KR100937167B1 (en) * 2007-06-05 2010-01-15 재단법인서울대학교산학협력재단 Fabrication method of nanostructure using nanopore array
US7696105B2 (en) 2007-12-13 2010-04-13 Samsung Electronics Co., Ltd. Method for producing catalyst-free single crystal silicon nanowires, nanowires produced by the method and nanodevice comprising the nanowires
US8207521B2 (en) 2007-12-13 2012-06-26 Samsung Electronics Co., Ltd. Method for producing catalyst-free single crystal silicon nanowires, nanowires produced by the method and nanodevice comprising the nanowires
WO2013095013A1 (en) * 2011-12-23 2013-06-27 성균관대학교 산학협력단 Method for manufacturing two-dimensional zinc-oxide nanosheet-based nanogenerator, and nanogenerator manufactured by the method

Also Published As

Publication number Publication date
KR101003836B1 (en) 2010-12-27
WO2007037658A1 (en) 2007-04-05

Similar Documents

Publication Publication Date Title
Sander et al. Nanoparticle arrays on surfaces fabricated using anodic alumina films as templates
US6610463B1 (en) Method of manufacturing structure having pores
US6139713A (en) Method of manufacturing porous anodized alumina film
US6146227A (en) Method for manufacturing carbon nanotubes as functional elements of MEMS devices
US7199005B2 (en) Methods of forming pluralities of capacitors
US6597090B1 (en) Method for manufacturing carbon nanotubes as functional elements of MEMS devices
US10287697B2 (en) Nano-structure and method of making the same
JP2005008909A (en) Structure manufacturing method
JP2002526354A (en) Method for producing carbon nanotubes as a functional element of a MEMS device
KR101003836B1 (en) Method for manufacturing nano structure
US7053403B1 (en) Iridium oxide nanostructure
US9410260B2 (en) Method of forming a nano-structure
US7432218B2 (en) Method for producing porous body
JP5094208B2 (en) Manufacturing method of structure
US7288203B2 (en) Process for producing structure, process for producing magnetic recording medium, and process for producing molded product
US20080166878A1 (en) Silicon nanostructures and fabrication thereof
US20080164577A1 (en) Patterned silicon submicron tubes
JP4641442B2 (en) Method for producing porous body
JP2002004087A (en) Method for manufacturing nanostructure and nanostructure
Liu et al. Study of dry oxidation of triangle‐shaped silicon nanostructure
US20040018139A1 (en) Nanotube apparatus
JP2007320246A (en) Mold and manufacturing method of mold
JP5780543B2 (en) Anodized alumina using electron beam drawing method and method for producing the same
KR100937167B1 (en) Fabrication method of nanostructure using nanopore array
US8961799B2 (en) Nano-structured surface

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131211

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141201

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151126

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160222

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181203

Year of fee payment: 9