KR20070036243A

KR20070036243A - 강유전체 반도체장치를 위한 유기물

Info

Publication number: KR20070036243A
Application number: KR1020050091016A
Authority: KR
Inventors: 박병은
Original assignee: 서울시립대학교 산학협력단
Priority date: 2005-09-29
Filing date: 2005-09-29
Publication date: 2007-04-03
Also published as: US20080027196A1; WO2007037594A1; JP2009510761A

Abstract

강유전체 반도체 장치의 유전체로서 효율적으로 사용될 수 있는 강유전체 반도체장치를 위한 유기물에 관한 것이다. 본 발명은 반도체 장치에 사용되는 유기물로서, 예컨대 PVDF 등의 유기물을 제공한다. PVDF의 경우에는 α, β, γ, δ의 4종류의 결정구조를 갖고 있는데, 이때 β상의 결정구조에서 양호한 히스테리시스 극성특성을 갖는다. 이와 같이 β상을 갖는 PVDF 박막은 대략 0~1V의 사이에서 인가전압이 상승함에 따라 그 용량값이 감소하고, 다시 0~-1V의 사이에서 인가전압이 하강함에 따라 용량값이 상승하는 양호한 히스테리시스 특성을 갖는다. 실리콘 기판(51)의 소오스 및 드레인 영역(52, 53) 사이의 채널영역(54)상에 β상을 갖는 강유전성 유기물이 사용된다. 이때 강유전성 유기물로서는 폴리비닐리덴(PVDF)이나, 이 PVDF를 포함하는 중합체, 공중합체, 또는 삼원공중합체가 이용되고, 그 밖에 홀수의 나일론, 시아노중합체 및 이들의 중합체나 공중합체 등이 사용된다.

유기물, 메모리, PVDF, β상

Description

강유전체 반도체장치를 위한 유기물{Organic matter for ferroelectric memory}

도 1은 일반적인 유기물의 전압-용량 특성을 나타낸 특성 그래프.

도 2 및 도 3은 본 발명에 적용된 강유전체 유기물의 전압-용량 특성을 나타낸 특성 그래프.

도 4는 본 발명에 따른 유기물을 채용한 메모리장치의 구조의 일례를 나타낸 구조도.

도 5는 본 발명에 따른 유기물을 채용한 메모리장치의 구조의 다른 예를 나타낸 구조도.

51 : 반도체 기판, 52 : 소오스 영역,

53 : 드레인 영역, 54 : 채널 영역,

56, 57, 58 : 전극, 60 : 유기물 강유전체층.

본 발명은 강유전체 반도체장치에 관한 것으로, 특히 강유전체 반도체 장치의 유전체로서 효율적으로 사용될 수 있는 강유전체 반도체장치를 위한 유기물에 관한 것이다.

현재, 개인용 컴퓨터를 비롯하여 대부분의 전자 장치에 있어서는 필수적으로 메모리 장치가 채용되어 사용되고 있다. 이들 메모리 장치는 크게 EPROM(Electrically Programmable Read Only Memory)과 EEPROM(Electrically Erasable PROM), 플래시 ROM(Flash ROM) 등의 ROM과, SRAM(Static Random Access Memory)과 DRAM(Dynamic RAM), FRAM(Ferroelectric RAM) 등의 RAM으로 구분된다. 이들 메모리 장치는 통상 실리콘 등의 반도체 웨이퍼상에 캐패시터와 트랜지스터를 형성하여 만들게 된다.

종래의 메모리 장치는 주로 메모리 셀의 집적도를 높일 수 있는 방안에 대해서 주로 연구되어 왔다. 그러나, 최근에 이르러 별도의 전원 공급이 없이도 저장되어 있는 데이터를 유지할 수 있는 비휘발성 메모리에 대한 관심이 높아지면서 메모리장치의 재료로서 강유전성 물질을 이용하는 방안에 대하여 많은 연구가 진행되고 있다.

현재, 메모리장치에 이용되는 강유전성 물질로는 PZT(lead zirconate titanate), SBT(Strontium bismuth tantalite), BLT(Lanthanum-substituted bismuth titanate) 등의 무기물이 주로 이용되고 있다. 그러나, 이러한 무기물 강유전체의 경우에는 우선 그 가격이 고가이고, 시간에 따라 극성특성의 열화가 초래되며, 박막형성에 고온처리가 필요함은 물론 고가의 장비가 필요하다는 단점이 있다.

이에, 본 발명은 상기한 사정을 감안하여 창출된 것으로서, 친환경적이고 저가격이면서 강유전 특성이 우수한 반도체장치를 위한 유기물을 제공함에 그 목적이 있다.

상기 목적을 실현하기 위한 본 발명에 따른 반도체장치를 위한 유기물은 반도체장치의 제조에 사용되는 강유전 물질에 있어서, 상기 강유전 물질이 β상의 결정구조를 갖는 유기물인 것을 특징으로 한다.

또한, 상기 유기물이 PVDF인 것을 특징으로 한다.

또한, 상기 유기물이 PVDF를 포함하는 중합체, 공중합체 또는 삼원공중합체, 홀수의 나일론, 시아노중합체 및 이들의 중합체나 공중합체 중 하나인 것을 특징으로 한다.

이하, 도면을 참조하여 본 발명에 따른 실시예를 설명한다.

우선, 본 발명의 기본 개념을 설명한다.

현재, 강유전 특성을 갖는 유기물로서 다양한 종류의 것이 알려져 있다. 이 중 대표적인 것으로서 폴리비닐리덴(PVDF)이나, 이 PVDF를 포함하는 중합체, 공중합체, 또는 삼원공중합체을 들 수 있고, 그 밖에 홀수의 나일론, 시아노중합체 및 이들의 중합체나 공중합체를 들 수 있다. 상기한 강유전성 유기물 중에 PVDF와 이들의 중합체, 공중합체, 또는 삼원공중합체가 유기물 반도체의 재료로서 많이 연구되고 있다.

일반적으로 강유전성 유기물을 메모리 장치의 재료로서 사용하기 위해서는 해당 유기물이 전압에 대하여 히스테리시스적인 극성특성을 갖추어야 한다. 그러나, 상기한 PVDF의 경우에는 도 1에 나타낸 바와 같이 인가전압에 따라 그 캐패시턴스가 증가하는 특성을 나타내고, 메모리 장치에 사용하기 적합한 히스테리시스적인 특성을 갖지 않는다.

본 발명자가 연구한 바에 따르면, PVDF의 경우에는 α, β, γ, δ의 4종류의 결정구조를 갖고 있는데, 이때 β상의 결정구조에서 양호한 히스테리시스 극성특성을 갖는 것으로 확인되었다. 이때, PVDF의 상결정을 β상으로 결정하기 위해서는 PVDF를 반도체 전극상에 증착신 킨 후 β상으로 상전이가 일어나는 예컨대 60~70℃의 온도, 바람직하게는 대략 65℃의 온도, 또는 PVDF가 β상을 나타내는 온도에서 PVDF를 급속 냉각시키는 방법으로 PVDF를 β상으로 결정하게 된다.

도 2 는 본 발명에 따라 생성된 PVDF 박막의 전압에 대한 분극특성을 나타낸 그래프로서, 이는 실리콘 기판상에 β상을 갖는 PVDF 박막을 형성하고, PVDF 박막상에 상부전극을 형성한 후, 실리콘 기판과 상부전극 사이에 소정의 전압을 인가하여 측정한 결과이다. 특히, 도 2a는 PVDF 박막의 두께를 대략 10㎚, 도 2b는 PVDF 박막의 두께를 대략 60㎚로 형성한 경우를 나타낸 것으로서, 이들 박막은 예컨대 3,000rpm 이하의 스핀코팅법과 120℃ 이상의 어닐링처리를 통해 소정 두께의 PVDF 박막을 형성한 후, 핫플레이트(hot plate)상에서 PVDF 박막의 온도를 단조적으로 감소시키다가 예컨대 65℃ 온도에서 PVDF 박막을 급속 냉각시키는 방법을 통하여 형성하였다.

도 2에서 알 수 있는 바와 같이, 본 발명에 따라 생성된 PVDF 박막은 대략 0~1V의 사이에서 인가전압이 상승함에 따라 그 용량값이 감소하고, 다시 0~-1V의 사이에서 인가전압이 하강함에 따라 용량값이 상승하는 양호한 히스테리시스 특성을 갖는다.

또한, 도 3은 상기와 같이 생성된 PVDF 박막의 용량값이 시간에 따라 변화되는 정도를 측정한 그래프로서, 도 3a 및 도 3b는 각각 도 2a 및 도 2b에 대응되는 것이다.

도 3에서 알 수 있는 바와 같이, 본 발명에 따라 생성된 PVDF 박막은 시간에 따라 그 용량값이 변동되지 않고 일정 시간이상 일정하게 유지되는 것이 확인되었다.

따라서, 도 2 및 도 3으로부터 확인된 바와 같이 본 발명에 따른 PVDF 박막은 다음과 같은 특징을 갖는다.

첫째 본 발명에 따른 PVDF 박막은 0V에서 일정 이상의 용량값을 나타낸다. 이는 외부에서 전압이 인가되지 않는 0V에서도 PVDF 박막의 분극값이 변경되지 않고 유지되는 것을 의미한다. 즉, 본 발명에 따른 PVDF 박막은 비휘발성 메모리의 재질로서 유용하게 사용될 수 있다.

둘째, 본 발명에 따른 PVDF 박막은 1V 이하의 범위내에서도 메모리특성을 나타낸다. 즉, 매우 낮은 저전압으로 데이터 기록 및 삭제가 가능하게 된다. 즉, 본 발명에 따른 PVDF 박막은 저전압으로 동작하는 메모리장치를 구현하는 유용하게 사용될 수 있다.

셋째, 본 발명에 따른 PVDF 박막은 시간에 따라 그 용량값이 변동되지 않고 일정하게 유지되는 특성을 갖는다. 즉, 본 발명에 따른 PVDF 박막은 한번 기록된 데이터값을 일정 시간이상 유지하는 우수한 데이터유지특성을 갖는다.

도 4는 본 발명에 따른 유기물을 이용하여 제조한 메모리 장치의 일례를 나타낸 구조도이다.

도 4에서 기판(10)상에 메모리 셀(20)이 형성된다. 여기서, 기판(10)으로는 일반적인 실리콘이나 금속 등의 도전성 물질로 이루어진다. 또한, 상기 기판(10)으로는 파릴렌(Parylene) 등의 코딩재가 도포된 종이나 유연성을 갖는 플라스틱 등의 유기물로 구성될 수 있다. 이때 이용가능한 유기물로서는 폴리이미드(PI), 폴리카보네이트(PC), 폴리에테르설폰(PES), 폴리에테르에테르케톤(PEEK), 폴리부틸렌테레프탈레이트(PBT), 폴리에틸렌테레프탈레이트(PET), 폴리염화비닐(PVC), 폴리에틸렌(PE), 에틸렌 공중합체, 폴리프로필렌(PP), 프로필렌 공중합체, 폴리(4-메틸-1-펜텐)(TPX), 폴리아릴레이트(PAR), 폴리아세탈(POM), 폴리페닐렌옥사이드(PPO), 폴리설폰(PSF), 폴리페닐렌설파이드(PPS), 폴리염화비닐리덴(PVDC), 폴리초산비닐(PVAC), 폴리비닐알콜(PVAL), 폴리비닐아세탈, 폴리스티렌(PS), AS수지, ABS수지, 폴리메틸메타크릴레이트(PMMA), 불소수지, 페놀수지(PF), 멜라민수지(MF), 우레아수지(UF), 불포화폴리에스테르(UP), 에폭시수지(EP), 디알릴프탈레이트수지(DAP), 폴리우레탄(PUR), 폴리아미드(PA), 실리콘수지(SI) 또는 이것들의 혼합물 및 화합물을 이용할 수 있다.

상기 기판(10)상에 주지된 방법을 통해 하부전극으로서의 게이트전극(21)이 형성된다. 이때 게이트전극(21)으로서는 금, 은, 알루미늄, 플라티늄, 인듐주석화 합물(ITO), 스트론튬티타네이트화합물(SrTiO₃)이나, 그 밖의 전도성 금속 산화물과 이것들의 합금 및 화합물, 또는 전도성 중합체를 기재로 하는 예컨대 폴리아닐린, 폴리(3, 4-에틸렌디옥시티오펜)/폴리스티렌술포네이트(PEDOT:PSS) 등의 혼합물이나 화합물 또는 다층물 등의 재질이 이용된다.

이어, 상기 게이트전극(21)상에 예컨대 PVDF를 포함하는 강유전체층(22)을 형성한다. 이때, 상기 강유전체층(22)은 스핀코팅법, 진공증착법, 스크린 프린팅법, 젯트 프린팅법 또는 LB(Langmuir-Blodgett)법 등을 통하여 형성하는 것이 가능하다.

특히, 상기 강유전체층(22)을 형성한 후에는 핫플레이트상에 기판(10)을 올려 놓고 기판(10)의 온도가 소정 온도 이상으로 상승하도록 열을 가하게 된다. 이때 핫플레이트의 온도는 강유전체층(22)의 결정구조가 β상을 이루는 온도 이상이 되도록 설정된다.

이어, 핫플레이트를 제어하여 기판(10)의 온도를 단조적으로 감소시키고, 기판(10)의 온도, 보다 정확하게는 강유전체층(22)의 온도가 예컨대 60~70℃, 바람직하게는 65℃, 즉 강유전체가 β상을 이루는 온도에 도달하게 되면, 상기 기판(10)의 온도를 급속도로 냉각시킴으로써 강유전체층(22)의 결정구조가 β상으로 고정되도록 하게 된다.

이후, 상기 강유전체층(22)상에 상부전극으로서 드레인전극(24) 및 소스전극(25)을 형성하여 메모리 장치를 구성하게 된다.

이때, 상기 드레인전극(24) 및 소스전극(25)으로는 금, 은, 알루미늄, 플라티늄, 인듐주석화합물(ITO), 스트론튬티타네이트화합물(SrTiO₃)이나, 그 밖의 전도성 금속 산화물과 이것들의 합금 및 화합물, 또는 전도성 중합체를 기재로 하는 예컨대 폴리아닐린, 폴리(3, 4-에틸렌디옥시티오펜)/폴리스티렌술포네이트(PEDOT:PSS) 등의 혼합물이나 화합물 또는 다층물 등의 재질이 이용된다.

상기 실시예에서는 기판(10)의 게이트전극(21)상에 강유전체층(22), 즉 PVDF층을 형성한 후, 이 PVDF층이 β상을 나타내는 온도에서 기판(10)을 급속히 냉각시키는 방법으로 PVDF층의 결정구조를 β상으로 결정하게 된다.

그런데, 이와 같은 방법으로 메모리장치를 제조하는 경우, 강유전체층(22)을 생성한 후 이 위에 다시 드레인전극(24) 및 소스전극(25)을 형성할 때 기판(10)에 가해지는 열에 의해 강유전체층(22)의 결정구조가 변경될 우려가 있게 된다.

따라서, 강유전체층(22)을 형성하고나서 바로 강유전체층(22)의 결정구조를 설정하지 않고, 드레인전극(24) 및 소스전극(25)을 형성하여 모든 메모리 제조공정이 완료된 후에 강유전체층(22)의 결정구조를 설정하는 방법이 바람직할 수 있다. 즉, 드레인전극(24) 및 소스전극(25)을 형성하고 난 후의 구조체를 강유전체층(22)이 β상을 나타내는 온도이상으로 가열하고나서 β상을 나타내는 온도로 단조감소시키거나, 또는 상기 구조체를 강유전체층(22)이 β상을 나타내는 온도로 가열한 후 상기 구조체를 급속히 냉각시키는 방법을 통해 강유전체층(22)의 결정구조를 설정하는 방법이 바람직할 수 있다.

또한, 도 5는 본 발명에 따른 유기물을 이용하여 구현한 메모리장치의 다른 구조예를 나타낸 단면도이다.

도 5에서 실리콘 기판(51)의 소정 영역에는 소오스 및 드레인 영역(52, 53)이 형성되고, 이 소오스 및 드레인 영역(52, 53) 사이의 채널영역(54)상에는 강유전체박막 또는 강유전체층(60)이 형성된다. 여기서 강유전체층(60)으로서는 상술한 바와 같이 β상을 갖는 강유전성 유기물이 사용된다. 이때 강유전성 유기물로서는 폴리비닐리덴(PVDF)이나, 이 PVDF를 포함하는 중합체, 공중합체, 또는 삼원공중합체가 이용되고, 그 밖에 홀수의 나일론, 시아노중합체 및 이들의 중합체나 공중합체 등이 이용가능하다. 그리고, 상기 소오스 및 드레인 영역(52, 53)과 강유전체층(60)의 상측에는 각각 금속재질 또는 도전성 유기물로 이루어진 소오스전극(56), 드레인전극(57) 및 게이트전극(58)이 형성된다.

도 5에 나타낸 구조에 있어서는 일반적인 MFIS(Metal-Ferroelectric-Insulator-Semiconductor)구조와 달리 버퍼층으로서 사용되는 절연층이 제거되게 된다. 따라서, 실리콘 기판(51)상에 바로 강유전체층(60)과 각종 전극(56, 57, 58)을 형성하면 되므로 강유전체 메모리장치의 구조가 일반적인 트랜지스터의 구조와 같이 매우 간단해지게 된다.

이상으로 본 발명에 따른 실시예에 대하여 설명하였다. 그러나, 상술한 실시예는 본 발명을 실현함에 따른 하나의 바람직한 실시예를 나타낸 것이고, 본 발명은 본 발명의 기본적인 개념 및 사상을 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

이상으로 설명한 바와 같이 본 발명에 의하면, 제조가 용이하고 저가격이며,분극특성이 우수한 반도체장치용 유기물을 구현할 수 있게 된다.

Claims

반도체장치의 제조에 사용되는 강유전 물질에 있어서,

상기 강유전 물질이 β상의 결정구조를 갖는 유기물인 것을 특징으로 하는 강유전체 반도체장치를 위한 유기물.
제1항에 있어서,

상기 유기물이 PVDF인 것을 특징으로 하는 강유전체 반도체장치를 위한 유기물.
제1항에 있어서,

상기 유기물이 PVDF를 포함하는 중합체, 공중합체 또는 삼원공중합체, 홀수의 나일론, 시아노중합체 및 이들의 중합체나 공중합체 중 하나인 것을 특징으로 하는 반도체장치를 위한 유기물.