KR20070021431A - 반도체 소자의 미세 패턴 형성 방법 - Google Patents

Abstract

본 발명은 미세 패턴 형성 시 포토레지스트의 변형으로 인한 패턴 불량을 방지할 수 있는 반도체 소자의 미세 패턴 형성 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 피식각층 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴의 측벽에 절연막 스페이서를 형성하는 단계; 및 상기 포토레지스트 패턴 및 상기 절연막 스페이서를 식각마스크로, CxHyFz 가스를 이용하여 상기 피식각층을 식각하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법을 제공한다.

스트라이에이션(Striation), 위글링(Wiggling), 미세 패턴(Fine pattern), 절연마 스페이서.

Description

반도체 소자의 미세 패턴 형성 방법{METHOD FOR FABRICATION OF FINE PATTERN IN SEMICONDUCTOR DEVICE}

도 1은 ArF용 포토레지스트의 패터닝 시 패턴 변형 형태를 도시한 사진.

도 2a 내지 도 2e는 본 발명의 일실시 예에 따른 STI 형성을 위한 패턴 형성 공정을 도시한 단면도.

* 도면의 주요부분에 대한 부호의 설명 *

100 : 실리콘 기판 101 : 패드 산화막

102b : 패드 질화막 103b : 반사방지막

104 : 포토레지스트 패턴 105b : 절연막 스페이서

본 발명은 반도체 소자 제조 방법에 관한 것으로 특히, 반도체 소자의 미세 패턴 형성 방법에 관한 것이다.

반도체 소자의 선폭 축소를 위해, 노광 장비의 광 파장은 KrF 광원을 이용한 248nm에서 ArF 광원을 이용한 193nm로 그 중심이 이동중에 있다. 248nm 대역의 광원으로 구현 가능한 최소 선폭은 0.15㎛ 정도가 일반적이었으며, 0.13㎛ 이하의 선폭을 패터닝하기 위해서는 193nm 대역의 파장을 가진 ArF 노광원을 사용하여야 한다.

하지만, ArF 노광원을 이용하여 패터닝하는 포토레지스트는 KrF 노광원을 이용하여 패터닝하는 포토레지스트 보다 식각 내성이 약하다.

도 1은 ArF용 포토레지스트의 패터닝 시 패턴 변형 형태를 도시한 사진이다.

도 1의 (a)는 스트라이에이션(Striation) 불량이고, 도 1의 (b)는 위글링(Wiggling) 불량이다.

이러한 현상은 건식 식각 시에 주입된 식각 가스와 첨가 가스 등에 의해 포토레지스트를 따라 국부적으로 결합이 약한 부분의 증발(Evaporation) 현상과, 크로스 링킹(Cross-linking)되어 있는 구조의 응집(Agglomeration) 현상이 동시에 발생되기 때문이다.

CxHyFz(x,y,z는 0 또는 자연수) 가스와 O₂ 등의 가스를 사용하여 하드마스크나 식각정지막 등으로 주로 사용되는 질화막을 식각할 때, 상기한 패턴 불량이 주로 나타난다.

이러한 현상은, 소자 분리를 위한 질화막 식각 공정에서는 소자분리 문턱전압(Isolation Vt)이나 소자분리 누설(Isolation leakage) 등 소자분리 특성의 열화 를 초래하게 되며, 게이트전극 형성 공정 및 콘택홀 형성 공정 등에서도 마찬가지로 소자의 신뢰성 제어에 큰 지장을 초래한다.

상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, 미세 패턴 형성 시 포토레지스트의 변형으로 인한 패턴 불량을 방지할 수 있는 반도체 소자의 미세 패턴 형성 방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, 피식각층 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴의 측벽에 절연막 스페이서를 형성하는 단계; 및 상기 포토레지스트 패턴 및 상기 절연막 스페이서를 식각마스크로, CxHyFz 아스를 이용하여 상기 피식각층을 식각하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법을 제공한다.

본 발명은, 포토레지스트 패턴 형성 후 산화막 또는 질화막 등의 얇은 절연막 스페이서를 포토레지스트 패턴 측벽에 형성함으로써, 하부의 피식각층 식각시 포토레지스트 패턴의 불균일한 측벽 손실을 방지함으로써, ArF 노광원 등을 이용하는 미세 패턴 형성시 패턴 불량을 방지하도록 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.

후술하는 본 발명의 미세 패턴은 양각 패턴 음각 패턴 모두에 적용이 가능하며, ArF 뿐만 아니라 KrF 보다 파장이 짧은 모든 노광원용 포토레지스트 패턴 사용시 적용이 가능하다.

양각 패턴은 게이트전극, 메탈라인, 비트라인 등을 포함하며, 음각 패턴은 콘택홀, 소자분리용 트렌치, 비아 홀, 다마신 구조 등을 포함한다.

이하에서는 트렌치를 이용한 소자분리 즉, STI(Shallow Trench Isolation)에 적용되는 것을 그 예로 하여 설명한다.

도 2a 내지 도 2e는 본 발명의 일실시 예에 따른 STI 형성을 위한 패턴 형성 공정을 도시한 단면도이다.

도 2a에 도시된 바와 같이, 실리콘 기판(100) 상에 패드 산화막(101)을 증착한다. 패드 산화막(101)은 20Å ∼ 300Å의 두께로 증착하는 것이 바람직하다.

패드 산화막(101) 상에 패드 질화막(102a)을 증착한다, 패드 질화막(102a)은 500Å ∼ 2000Å의 두께로 증착하는 것이 바람직하다.

패드 질화막(102a) 상에 반사방지막(103a)을 증착한다.

주지된 바와 같이, 반사방지막(103a)은 피식각층의 난반사로 인한 노광시의 패턴 불량과 피식각층과 포토레지스트의 접착 불량 및 포토레지스트의 약한 식각 내성 등을 극복하기 위해 사용한다.

반사방지막(103a)으로는 SiON 등과 같이 Si와 O의 결합을 포함하는 무기계(Inorganic) 또는 유기계(Organic) 등의 각각 단독 또는 적층된 구조로 사용한다.

반사방지막(103a)의 증착 두께는 소자의 디자인 룰과 해당 공정에 따라 차이가 나나, 200Å ∼ 1200Å의 두께로 증착하는 것이 바람직하다.

반사방지막(103a) 상에 소자분리용 트렌치 형성을 위한 포토레지스트 패턴(104)을 형성한다.

포토레지스트 패턴(104)의 형성 공정은 통상의 도포와 소프트 베이크, 노광, 현상, 하드 베이크 등의 공정을 포함한다. 포토레지스트 패턴(104) 형성시 사용된 노광원은 ArF 등의 KrF 보다 파장이 짧은 노광원이며, 사용된 포토레지스트 또한 해당 노광원용을 사용한다.

도 2b에 도시된 바와 같이, 포토레지스트 패턴(104)이 형성된 프로파일을 따라 저온 절연막(105a)을 증착한다.

저온 절연막(105a)으로는 산화막 또는 질화막을 포함하며, 50℃ ∼ 400℃의 온도에서 증착한 절연막을 사용한다.

저온 절연막(105a)의 증착 두께는 포토레지스트 패턴(104)의 두께 등에 따라 달라지나, 30Å ∼ 3000Å의 범위로 증착하는 것이 바람직하다.

도 2c에 도시된 바와 같이, 전면 식각을 실시한다.

전면 식각 시, 할로겐족 원소가 포함된 식각 가스를 사용하거나, 비활성 가 스(He, Ne, Ar, Xe 등) 또는 분자(N₂ 또는 O₂)를 이용할 수 있다.

이때, 포토레지스트 패턴(104)의 상부가 노출되는 식각 타겟으로 식각 공정을 실시함에 따라 반사방지막(103a) 상부와 포토레지스트 패턴(104) 상부의 저온 절연막(105a)은 제거되고, 포토레지스트 패턴(104)의 측벽에서만 절연막 스페이서(105b)가 남는다.

도 2d에 도시된 바와 같이, 포토레지스트 패턴(104)을 식각마스크로 반사방지막(103a)을 식각함으로써, 포토레지스트 패턴(104)과 그 측벽의 절연막 스페이서(105b)가 전사된 형태로 반사방지막(103b)이 남는다.

도 2e에 도시된 바와 같이, 포토레지스트 패턴(104)을 식각마스크로 패드 질화막(102a)을 식각함으로써, 포토레지스트 패턴(104)과 절연막 스페이서(105b)가 전사된 패드 질화막(102b)을 형성한다.

도면에 도시되지는 않았지만, 포토레지스트 패턴(104)과 절연막 스페이서(105b) 및 반사방지막(103b)을 제거한 다음, 패드 질화막(102b)으로 패드 산화막(101)과 실리콘 기판(100)을 차례로 식각하여 소자분리용 트렌치를 형성할 것이다.

상기한 실시 예에서, 포토레지스트 패턴(104)에 대한 피식각층은 패드 질화막(102b)이므로, 패드 질화막(102b) 식각 시 CxHyFz 가스를 사용하고, 이때 포토레지스트 패턴(104)의 측벽은 절연막 스페이서(105b)에 의해 보호된다.

전술한 바와 같이 이루어지는 본 발명은, 피식각층에 대한 식각 시 포토레지 스트 패턴의 측벽을 절연막 스페이서를 통해 보호함으로써, 미세 패턴 형성시 포토레지스트 패턴의 변형으로 인한 패턴 불량을 방지할 수 있음을 실시 예를 통해 알아보았다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상술한 본 발명은, 미세 패턴 형성시 포토레지스트의 식각 내성으로 인한 패턴 불량을 방지할 수 있어, 반도체 소자의 신뢰성을 높이는 효과가 있다.

Claims (8)

1. 피식각층 상에 포토레지스트 패턴을 형성하는 단계;

   상기 포토레지스트 패턴의 측벽에 절연막 스페이서를 형성하는 단계; 및

   상기 포토레지스트 패턴 및 상기 절연막 스페이서를 식각마스크로, CxHyFz 아스를 이용하여 상기 피식각층을 식각하는 단계

   를 포함하는 반도체 소자의 미세 패턴 형성 방법.
2. 제 1 항에 있어서,

   상기 포토레지스트 패턴을, KrF 보다 작은 파장을 갖는 노광원과 그에 해당하는 포토레지스트를 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
3. 제 2 항에 있어서,

   상기 피식각층은 질화막을 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
4. 제 3 항에 있어서,

   상기 절연막 스페이서를 형성하는 단계는,

   상기 포토레지스트 패턴이 형성된 프로파일을 따라 절연막을 형성하는 단계와, 상기 포토레지스트 패턴 상부가 노출되는 타겟으로 전면 식각을 실시하여 상기 포토레지스트 패턴 측벽에 절연막 스페이서를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
5. 제 4 항에 있어서,

   상기 절연막을 50℃ 내지 400℃의 온도에서 형성하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
6. 제 4 항에 있어서,

   상기 절연막은 산화막 또는 질화막을 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
7. 제 6 항에 있어서,

   상기 절연막을 전면 식각 시,

   할로겐족 원소가 포함된 식각 가스를 사용하거나, 불활성 가스 또는 분자를 이용하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
8. 제 6 항에 있어서,

   상기 절연막을 30Å 내지 3000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.

Images