KR20070011439A - 메모리 소자 어레이 배선용 폴리머 유전체 - Google Patents

메모리 소자 어레이 배선용 폴리머 유전체 Download PDF

Info

Publication number
KR20070011439A
KR20070011439A KR1020067023044A KR20067023044A KR20070011439A KR 20070011439 A KR20070011439 A KR 20070011439A KR 1020067023044 A KR1020067023044 A KR 1020067023044A KR 20067023044 A KR20067023044 A KR 20067023044A KR 20070011439 A KR20070011439 A KR 20070011439A
Authority
KR
South Korea
Prior art keywords
poly
polymer
parylene
fluorinated
polysilsequioxanes
Prior art date
Application number
KR1020067023044A
Other languages
English (en)
Other versions
KR101134156B1 (ko
Inventor
크리스토퍼 에프. 라이온스
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20070011439A publication Critical patent/KR20070011439A/ko
Application granted granted Critical
Publication of KR101134156B1 publication Critical patent/KR101134156B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5664—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/202—Integrated devices comprising a common active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/40—Organosilicon compounds, e.g. TIPS pentacene
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/20—Organic diodes
    • H10K10/26—Diodes comprising organic-organic junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/141—Organic polymers or oligomers comprising aliphatic or olefinic chains, e.g. poly N-vinylcarbazol, PVC or PTFE
    • H10K85/143—Polyacetylene; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/141—Organic polymers or oligomers comprising aliphatic or olefinic chains, e.g. poly N-vinylcarbazol, PVC or PTFE
    • H10K85/146—Organic polymers or oligomers comprising aliphatic or olefinic chains, e.g. poly N-vinylcarbazol, PVC or PTFE poly N-vinylcarbazol; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/311—Phthalocyanine

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 폴리머 유전체 및 유기 반도체 물질(112)과 패시브층(114)을 포함하는 적어도 하나의 능동 디바이스(104)를 포함하는 반도체 디바이스(100)에 관한 것이다. 또한, 본 발명은 전도성 폴리머(106 및/또는 108)를 더 포함하는 반도체 디바이스(100)에 관한 것이다. 이러한 디바이스는 무게가 가볍고 확고한 신뢰성을 가지는 것을 특징으로 한다.
반도체 디바이스, 폴리머 유전체, 능동 디바이스, 패시브층, 유기 반도체 물질, 전도성 폴리머

Description

메모리 소자 어레이 배선용 폴리머 유전체{POLYMER DIELECTRICS FOR MEMORY ELEMENT ARRAY INTERCONNECT}
본 발명은 일반적으로 폴리머 유전체를 갖는 집적 회로 칩에 대한 것이다. 더욱 상세하게는, 본 발명은 메모리 소자가 유기 메모리 디바이스에 배선될 때 폴리머 유전체에 관한 것이다.
컴퓨터와 메모리 장치의 기본적 기능에는 정보 처리 및 정보 저장이 포함된다. 전형적인 컴퓨터 시스템에서, 이들의 산술, 로직 및 메모리 동작은 흔히 "0"과 "1" 로 불리는 두 상태 사이에서 가역적으로 변환할 수 있는 장치에 의해 수행된다. 이러한 변환 장치는 다양한 기능을 수행하는 반도체 디바이스로부터 제조되고 두 상태(0과 1) 사이에서 고속으로 변환할 수 있다.
데이터 저장 또는 처리를 예로 들면, 전자적 어드레싱(addressing) 또는 로직 디바이스는 무기 고체 상태 기술로 제조되며, 특히 결정질 실리콘 디바이스가 그러하다. 금속 산화물 전계 효과 트랜지스터(MOSFET;metal oxide semiconductor field effect transistor)는 주된 워크호스(workhorses) 중 하나이다.
컴퓨터와 메모리 디바이스를 보다 빠르게, 보다 작게, 보다 저렴하게 하는 진보의 대부분은 우표 크기의 실리콘 조각 위에 보다 많은 트랜지스터와 전자적 구 조물들을 집적하거나 통합시킬 수 있는 것과 관계된다. 우표 크기의 실리콘 조각은 수많은 트랜지스터를 포함하고 있으며, 각 트랜지스터는 수백 나노미터만큼 작다. 하지만, 실리콘 기반 디바이스는 그들의 근본적인 물리적 사이즈 한계에 봉착해 있다.
무기 고체 상태 디바이스는 일반적으로 고비용과 데이터 저장 밀도의 손실을 야기하는 복잡한 아키텍처때문에 방해를 받고 있다. 무기 반도체 물질을 기초로 한휘발성 반도체 메모리 회로는 저장된 정보를 유지하기 위해서 결과 열과 고전력 소비를 갖는 전류를 끊임없이 공급받아야 한다. 비휘발성 반도체 디바이스는 감소된 데이터율과 상대적으로 고전력 소비 및 상당한 복잡성을 가진다.
게다가, 무기 고체 상태 디바이스의 사이즈가 감소하고 통합이 증가함에 따라, 정렬 허용한계에 대한 민감도는 제조를 현저하게 더욱 어렵게 만든다. 작은 최소 사이즈에서의 피쳐 형성이 최소 사이즈가 효과적인 회로 제조를 위해 사용될 수 있는 것을 의미하는 것은 아니다. 작은 최소 사이즈, 예컨대 최소 사이즈의 1/4보다 훨씬 작은 정렬 허용한계를 갖는 것이 필요하다.
무기 고체 상태 디바이스의 스케일링(scaling)은 도펀트 확산 길이에 대한 문제를 제기한다. 치수(dimension)가 감소함에 따라, 실리콘에서 도펀트 확산 길이기 프로세스 디자인을 어렵게 만들고 있다. 따라서, 도펀트(dopent)을 감소시키고, 고온에서의 시간을 감소시키기 위해 많은 설비가 만들어지고 있다. 하지만, 그러한 설비가 무한히 계속될 수 있을지 명확하지 않다.
반도체 접합점(junction)을 가로지르는(역바이어스 방향으로) 전압을 인가하 면, 접합점 주위에 공핍 영역이 발생한다. 공핍 영역의 폭은 반도체의 도핑 레벨에 달려있다. 만약, 공핍 영역이 퍼져 다른 공핍 영역과 접촉하게 되면, 정공이 생기거나 비제어 전류가 흐르게 될 수 있을 것이다.
도핑 레벨이 높으면 높을수록 정공을 방지하기 위해 필요한 이격 거리가 최소화되는 경향이 있다. 하지만, 단위 거리 당 큰 전압 변화는 전기장의 크기가 커지는 것을 의미한다는 점에서, 단위 거리당 전압 변화가 크면 더 큰 어려움이 발생하게 된다. 급격한 기울기로 횡단하는 전자는 최소 전도대 에너지보다 현저하게 높은 에너지 레벨로 가속화될 것이다. 이러한 전자는 핫 전자(hot electron)로 알려져 있으며, 이는 절연체를 통과할 정도로 충분히 역동적이어서, 반도체 디바이스가 비가역적으로 저하되게 된다.
스케일링과 통합은 모놀리식 반도체 기판에서의 절연을 더욱 어렵게 만든다. 특히, 어떤 상황에서 각 다른 측면으로부터 디바이스의 측면 절연이 어려워지게 된다. 다른 어려움으로 누설 전류 스케일링이 있다. 또 다른 어려움은 기판 내의 캐리어의 확산에 의해 나타난다; 즉, 자유 캐리어는 수 십 마이크론 이상으로 확산되어 저장된 전하를 중성화시킬 수 있다.
보다 소형이고 보다 경량인 전자제품에 대한 끊임없는 요구는 개선된 물질과 디자인에 대한 필요성을 발생시켰다. 무선통신과 휴대용 컴퓨팅에 대한 증가하는 요구와 같이, 전자 시장에서의 현재 트랜드가 보다 소형화/경량화된 디바이스 특징과 보다 빠른 동작 속도에 증가되는 관심을 두기 때문이다. 전자 회로의 실현가능한 동작을 확신하기 위해서는 인접한 도체들 간의 적절한 전자적 절연이 이루어져 야 한다. 적절한 전자적 절연은 고주파수에서 악화될 수 있는 고전압 아킹(arching)과 누설 전류를 경감시킨다. 칩 상의 디바이스 밀도가 증가함에 따라, 적절한 전자적 절연을 이루는데 있어서의 어려움 역시 증가하게 된다.
웨이퍼 사이즈가 증가하고/하거나 트랜지스터 디바이스 사이즈가 감소함에 따라, 층간 유전물질에 대한 관심이 더욱 중요하게 되었다. 무기 산화물 또는 나이트라이드와 같은 현재 층간 유전 물질은 단점뿐만 아니라 이로운 면도 가지고 있다. 회로를 디자인할 때, 원하지 않는 확산, 혼선, 적당한 절연(전자적 및 온도 모두), 열적 팽창 계수, 단채널 효과, 누설, 임계 치수 제어, 베리어(barrier)를 낮추도록 유도된 드레인과 같은 어떤 물리적 특성을 밝히는 것이 보다 중요하게 된다. 층간 유전물질의 결함을 완화시킬 것이 요구되어진다.
본 발명의 일부 양상에 대한 기본적 이해를 제공하기 위한 본 발명의 요약은 다음과 같다. 이러한 요약은 본 발명의 중요한(key)/결정적인(critical) 요소를 식별하거나 본 발명의 범위를 기술하기 위한 것은 아니다. 요약의 유일한 목적은 후에 설명될 보다 상세한 설명에 대한 전조로서, 단순화된 형태에 있어서 본 발명의 몇 몇 개념을 나타내는 데 있다.
본 발명은 둘 이상의 플라스틱 기판, 폴리머 유전체, 전도성 폴리머, 및 유기 반도체의 열적 팽창 계수가 실질적으로 정합되고, 이로써 온도 변화의 바람직하지 않은 영향을 감소시킬 수 있는 메모리 칩과 반도체 디바이스 칩을 제공한다. 더욱이, 본 발명은 둘 이상의 플라스틱 기판, 폴리머 유전체, 전도성 폴리머, 및 유기 반도체 때문에 상대적으로 무게가 가볍고 플렉시블한 메모리 칩과 반도체 칩을 제공한다.
본 발명에 따라 이용된 폴리머 유전체는 하나 이상의 낮은 유전 상수, 낮은 소모율, 낮은 수분 흡수, 열적 안정성, 기계적 안정성, 높은 항복 전압, 및 높은 유리 전이 온도를 갖는다. 본 발명의 일 측면은 폴리머 유전체와 적어도 하나의 능동 디바이스를 포함하는 반도체 디바이스에 관한 것이다. 상기 능동 디바이스는 유기 반도체 물질과 패시브층을 포함한다. 본 발명의 다른 측면은 전도성 폴리머를 더 포함하는 반도체 디바이스에 관한 것이다.
앞서 언급한 본 발명은 이하에서 충분히 설명되는 특징 및 특히 특허청구범위에서 나타난 특징을 포함한다. 다음의 설명 및 첨부된 도면은 본 발명의 특정 예시적 측면 및 구현을 상세히 나타낸다. 그러나, 이들은 본 발명의 원리가 적용될 수 있는 다양한 방법 중 단지 일부를 나타낸 것이다. 다른 목적들, 본 발명의 유리하고 새로운 특징은 후술하는 본 발명의 상세한 설명 및 도면으로부터 명확하게 될 것이다.
도 1은 본 발명의 일 실시예에 따른 폴리머 유전체 내에 복수의 유기 메모리 셀을 포함하는 2차원적 마이크로 디바이스의 투시도를 나타낸다.
도 2는 본 발명의 다른 실시예에 따른 폴리머 유전체 내에 복수의 유기 메모리 셀을 포함하는 3차원적 마이크로전자 디바이스의 투시도를 나타낸다.
도 3은 본 발명에 따른 복수의 유기 반도체 디바이스 및 폴리머 유전체를 포 함하는 집적 회로 디바이스의 일 실시예에 대한 횡단면도를 나타낸다.
폴리머 유전체는 일반적으로 주로 반도체 기판으로 사용되는 실리카 및 실리콘 나이트라이드와 같은 무기 물질보다 경량이면서 열적 팽창계수가 더 높다. 열적 팽창계수는 일반적으로 단위 온도 상승 당 길이의 분수적 증가로 정의된다. 본 발명은 유기 반도체 또는 폴리머 메모리 디바이스와 관련된 폴리머 유전체를 사용하는 것과 관련된다. 본 발명은 또한 선택적으로 도전성 폴리머와 폴리머 유전체를 사용하는 것과 관계된다. 또한, 본 발명은 경량이며, 구조적으로 세미플렉시블한 메모리 칩과 반도체 칩을 제공하며, 여기서 폴리머 유전체, 도전성 폴리머, 및 유기 반도체 중 둘 이상의 열적 팽창 계수는 실제로 정합(match)된다.
본 발명에 따른 집적 회로 칩은 폴리머 유전체를 포함한다. 폴리머 유전체는 상대적으로 경량이며 능동 디바이스(능동 소자), 특히 유기 반도체 또는 폴리머 메모리 셀로 된 능동 디바이스를 포함하는 기판 상에 형성된 수많은 물질과 실제로 정합하는 열적 팽창계수를 갖는다. 유전체는 폴리머 유전체로 만들어지기 때문에, 온도가 변해도 성능(performance), 신뢰도(reliability), 및/또는 유기 반도체 또는 폴리머 메모리 디바이스를 포함하는 집적 회로 칩의 기계적 집적도(mechanical integrity)가 악영향을 받지는 않는다.
폴리머 유전체는 low-k(로우-k) 물질(저유전 상수를 갖는 물질)과 같은 절연 물질이다. low-k 물질은 다양한 층, 디바이스, 구조물, 및 반도체 기판 내의 영역 간에 전기적 절연을 제공한다. 본 발명의 목적을 위한 low-k 물질은 약 3 이하의 유전 상수를 갖는다. 다른 실시예에서, low-k 물질은 약 2.4 이하의 유전 상수를 갖는다. 또 다른 실시예에서, low-k 물질은 약 1.8 이하의 유전상수를 갖는다. 또 다른 실시예에서, low-k 물질은 1.5 이하의 유전상수를 갖는다.
폴리머 유전체는 셀프-패턴화(self-patternable)(포토레지스트의 필요가 없는)될 수 있거나 비셀프-패턴화(nonself-patternable)(패턴화를 위해 포토 레지스트 또는 마스크의 사용이 요구됨)될 수 있다. 어떤 경우, 셀프-패턴화될 수 있는 폴리머 유전체를 이용하면, 통합 회로 디바이스를 제조하는 단계에서 포토리소그래피를 수행할 필요가 없게 된다.
폴리머 유전체의 일반적인 예로는 low-k 폴리머(polymers) 및 low-k 플루오르폴리머(fluoropolymers)를 포함한다. 폴리머 유전체의 예로는 하이드로전 폴리실세퀴옥산(hydrogen polysilsequioxanes), 메틸 폴리실세퀴옥산(methyl polysilsequioxanes), 부틸 폴리실세퀴옥산(butyl polysilsequioxanes), 및 페닐 폴리실세퀴옥산(phenyl polysilsequioxanes)과 같은 폴리실세퀴옥산(polysilsequioxanes), 폴리이미드(polyimides), 플루오르화 폴리이미드(fluorinated polyimides), 벤조사이클로부텐(benzocyclobutenes;BCB), 플루오르화 벤조사이클로부텐(fluorinated benzocyclobutene), 폴리페닐렌(polyphenylene), 폴리실라잔(polysilazanes), 폴리페닐퀴녹살린(polyphenylquinoxaline), 2,2-비스트리플루오르메틸-4,5-디플루오로-1,3-다이옥솔의 코폴리머(copolymers of 2,2-bistrifluoromethyl-4,5-difluoro-l,3-dioxole), 퍼플루오로알콕시 레진(perfluoroalkoxy resin), 플루오르화 에틸렌 프로필렌(fluorinated ethylene propylene), 플루오로메타크릴레이트(fluoromethacrylate), 폴리(아릴렌 에테르)(poly(arylene ether)), 플루오르화 폴리(아릴렌 에테르)(fuorinated poly(arylene ether)), 플루오르화 파릴렌(fluorinated parylenes), 폴리(p-크실렌)(poly(p-xylxylenes)), 플루오르화 폴리(p-크실렌)(fluorinated poly(p-xylxylenes)), 파릴렌 F(parylene F), 파릴렌 N(parylene N), 파릴렌 C(parylene C), 파릴렌 D(parylene D), 비결정질의 폴리테트라플루오로에틸렌(amorphous polytetrafluoroethylene), 폴리퀴놀린(polyquinoline), 폴리페닐퀴녹살린(polyphenylquinoxalines), 폴리머릭 포토레지스트 물질(polymeric photoresist materials) 등과 같은 것을 포함한다.
상업적으로 이용가능한 폴리머 유전체의 특별한 예로는 퍼플루오로바이페닐(perfluorobiphenyl)과 방향성 바이페놀(aromatic bisphenols)로부터 유도된 것으로 생각되는 알리에드시그널(AlliedSignal)사의 유통 상품명 FLARE™ 하에 있는 것들; 어플라이드 머티리얼(Applied Materials)사의 블랙 다이아몬드(Black Diamond™); 아사이 케미컬(Asahi Chemical)사의 CYTOP 플루오로폴리머(CYTOP fluoropolymer) 및 ALCAP-S; 도우 케미컬(Dow Chemical)사의 LK® 및 CYCLOTENE®; 듀퐁(DuPont)의 이용가능한 KATON® 폴리이미드(KAPTON® polyimides) IMIDEX® 폴리이미드; 쉬플리(Shipley)사의 ZIRKON; 듀퐁의 TEFLON® 폴리테트라플루오로에틸렌(TEFLON® polytetrafluoroethylene); 도우 코닝(Dow Corning)사의 XLK 및 3MS; 히타치 케미컬(Hitachi Chemical)사의 HSG RZ25; Honeywell Electronic Materials사의 HOSP™ 및 NANOGLASS™; JSR Microelectronics사의 LKD; Novellus의 CORAL™ 및 AF4; Clariant사의 SPINFIL™ 폴리실라잔(SPINFIL™ polysilazanes) 및 PIMEL® 폴리이미드(PIMEL® polyimides); 및 Schumacher사의 VELOX™ PAE-2를 포함한다.
폴리머 유전체는 전형적으로 스핀-온(spin-on) 또는 CVD(chemical vapor deposition) 증착 기술을 이용하여 형성된다. CVD에서는 레지스트를 증착하는 동안 어떤 유기용매도 사용되지 않는다. CVD는 연속적 PECVD(pulsed plasma enhanced chemical vapor deposition)뿐만 아니라 펄스된 PECVD 및 피롤리틱 CVD(pyrolytic CVD)도 포함한다. 예를 들면, 플라즈마 중합은 플루오로카본 폴리머 유전체(fluorocarbon polymer dielectrics)를 증착하기 위한 흔한 방법이다. PECVD는 글로우 방전 영역 내에서 막(films)을 증착시키기 위하여 전구 가스를 여기시키는 연속적 무선 주파수(radio frequency) 파워를 사용한다.
본 발명의 집적 회로 디바이스는 추가적으로 무기 유전 물질을 포함하거나 포함하지 않을 수 있다. 그러한 무기 유전물질의 예로는 실리카(silica), 실리콘 나이트라이드(silicon nitride), 실리콘 옥시나이트라이드(silicon oxynitride), 및 다른 금속 산화물과 등과 같은 것들이 있다. 한 특정 실시예에서, 폴리머 유전체를 포함하는 유기 반도체 디바이스는 실리카를 포함하지 않는다.
폴리머 유전체는 투과성(transparent), 반투과성(semi-transparent) 또는 비투과성(opaque)일 수 있다. 폴리머 유전체는 상부 또는 내부에 있는 능동 반도체 디바이스를 용이하게 프로세싱하고 제조할 수 있는(상부 및/또는 그 내부에 유기 반도체 디바이스를 형성하는 것과 같은)충분한 녹는 점 또는 유리 전이 온도를 갖 는다. 한 실시예에서, 폴리머 유전체는 약 125E C 이상 약 425E C 이하의 녹는점 및/또는 유리 전이 온도를 갖는다. 다른 실시예에서, 폴리머 유전체는 약 135E C 이상 약 400E C 이하의 녹는점 및/또는 유리 전이 온도를 갖는다. 또 다른 실시예에서, 폴리머 유전체는 140E C 이상 300E C 이하의 녹는점 및/또는 유리 전이 온도를 가진다.
어떤 경우에, 일부 폴리머 유전체는 산소 및/또는 습도의 바람직하지 않는 침투에 민감하다. 이 경우, 선택적 습도 및/또는 산소 장벽층이 폴리머 유전체의 표면에 증착될 수 있다. 선택적 장벽층은 적어도 일부의 수분 및/또는 산소가 폴리머 유전체에 침투하지 못하게 한다. 장벽층(barrier layers)의 예로는, 실리콘 산화물, 실리콘 나이트라이드, 알루미늄 산화물과 같은 비전도성 금속 산화물, 알루미늄/파릴렌(aluminum/parylene)과 같은 금속/폴리머의 선택적 층 또는 폴리머 유전체를 통해 산소 및 수분의 확산을 감소 및/또는 제거하기 위한 실리카/사이클로텐(silica/cyclotene)과 같은 선택적 무기 유전 매체/폴리머를 포함한다. 금속/폴리머 선택적 층 채용시, 어떤 가능한 쇼트를 방지하기 위해 탑 층 또는 마지막 층 은 절연 물질로 되는 바람직하다.
유기 반도체 디바이스 및 폴리머 메모리 디바이스의 능동 디바이스의 예로는, 비휘발성 유기 메모리 셀, 유기 반도체 트랜지스터, 폴리머 반도체 트랜지스터, 비휘발성 폴리머 메모리 셀, 프로그램가능한 유기 메모리 셀 등과 같은 것들을 포함된다. 일반적으로, 이러한 능동 디바이스는 두 전극 사이에 있는 유기 반도체 또는 세 전극에 의해 둘러싸인 유기 반도체를 포함한다. 여기서 설명되는 집적 회 로 칩에는 중앙 처리장치(CPUs)와 같은 로직 디바이스; DRAM 디바이스나 SRAM 디바이스 등과 같은 비휘발성 메모리 디바이스; 입력/출력 디바이스(I/O 칩); 및 EEPROMs, EPROMs, PROMs 등과 같은 비휘발성 메모리 디바이스가 채용될 수 있다.
유기 메모리 셀은 적어도 둘 이상의 전극을 포함하며, 이때 제어가능한 전도성 매체가 사이에 끼워진 하나 이상의 전극이 두 전극 사이에 배치될 수 있을 것이다. 상기 전극들은 전도성 금속과 같은 전도성 물질, 전도성 금속 합금, 전도성 금속 산화물, 전도성 폴리머 막, 반전도성 물질 등과 같은 것으로 되어 있다.
전극물질의 특별한 예로는, 하나 이상의 알루미늄, 크롬, 구리, 게르마늄, 금, 마그네슘, 망간, 인듐, 이론, 니켈, 팔라듐, 플라티늄, 은, 티타늄, 아연, 및 이들의 합금; 인듐-주석 산화물(indium-tin oxide(ITO)); 폴리실리콘; 도핑된 무정질 실리콘(doped amorphous silicon); 금속 실리사이드(metal silicides) 등과 같을 포함한다. 합금 전극은 특히 Hastelloy®, Kovar®, Invar, Monel®, Inconel®, 브래스(brass), 스테인레스 스틸, 마그네슘-은 합금, 및 다양한 다른 합금을 포함한다.
한 실시예에서, 각 전극의 두께는 각각 약 0.01 Φm 이상 약 10 Φm 이하이다. 다른 실시예에서, 각 전극의 두께는 각각 약 0.05 Φm 이상 또는 약 5 Φm 이하이다. 또 다른 실시예에서, 각 전극의 두께는 각각 0.1 Φm 이상 및 0.1 Φm 이하이다.
유기 반도체 디바이스와 폴리머 메모리 디바이스의 능동 디바이스는 유기 반도체와 패시브층을 포함하며, 이는 제어 가능한 전도성 매체로 구성될 수 있다. 제 어가능한 전도성 매체는 외부 자극을 사용함으로써 제어 가능한 방식으로 전도성 또는 비전도성이 될 수 있다. 일반적으로, 외부 자극이 없으면, 제어가능한 전도성 매체는 비전도성이 되거나 높은 임피던스를 갖게 된다. 나아가, 일부 실시예어서, 전도성/저항성의 복합도는 제어가능한 방식으로 제어가능한 전도성 매체로 확립될 수 있을 것이다. 예컨대, 제어가능한 전도성 매체에 대한 전도성/저항성의 복합도는 비전도성 상태, 높은 전도성 상태, 반도전성 상태, 및 다양한 레벨의 저항을 갖는 저항상태(달리 말하면, 제어가능한 전도성 매체는 다수의 전도성 상태를 가질 수 있을 것이다)를 포함할 수 있을 것이다.
제어가능한 전도성 매체는 외부 자극(여기서, 외부는 외부에서 제어가능한 전도성 매체로부터의 발생하는 것을 의미함)에 의해 제어가능한 방식으로 전도성,비전도성, 또는 그들 사이의 어떤 상태(전도도)가 될 수 있다. 예를 들면, 외부 전기장, 방사(radiation) 등 이와 유사한 것 하에서, 소정의 비전도성의 제어가능한 전도성 매체는 도전성의 제어가능한 전도성 매체로 변환된다.
제어가능한 전도성 매체는 하나 이상의 유기 반도체 층 및 하나 이상의 패시브층을 포함한다. 상기 패시브층은 전도성 촉진 화합물을 포함한다. 하나의 실시예에서, 제어가능한 전도성 매체는 패시브층과 인접한(유기 반도체층과 패시브층 사이에 어떤 중간층도 없는) 적어도 하나의 유기 반도체층을 포함한다.
따라서 유기 반도체는 종래의 MOSFETs와 상이한 탄소 기반 구조, 종종 탄소-수소 기반 구조를 가진다. 유기 반도체 물질은 전형적으로 오버랩되는 B 오비탈을 가지고 있으며, 및/또는 적어도 두 개의 안정한 산화 상태를 갖는다는 점에 특징이 있다. 유기 반도체 물질은 또한 둘 이상의 공명구조(resonant structure)일 수 있다는 점에 특징이 있다. 오버랩되는 B 오비탈은 제어가능한 전도성 매체의 제어가능한 전도성 특성(properties)에 기여한다. 유기 반도체층으로 주입된 전하의 양은 유기 반도체층의 전도도에도 영향을 미친다.
또한, 콘쥬게이트된 유기 폴리머와 같은 유기 반도체층은, 전하를 주고 받는능력(정공(holes) 및/또는 전자)이 있다. 일반적으로, 유기 반도체 또는 폴리머내의 원자/성분(moiety)은 적어도 두 개의 상대적으로 안정한 상태를 갖는다. 상대적으로 안정한 두 산화 상태는 유기 반도체가 전하를 주고 받으며, 전기적으로 전도 촉진 화합물과 상호작용하도록 한다. 유기 반도체층이 전하를 주고 받을 수 있고 전기적으로 패시브층과도 상호작용할 수 있는 능력은 전도 촉진 화합물의 본질(identity)에 달려 있다.
유기 반도체는 일반적으로 가변적인 전기적 전도성을 갖는 폴리머를 포함한다. 하나의 실시예에서, 유기 반도체는 콘쥬게이트된 유기 폴리머를 포함한다. 다른 실시예에서, 유기 반도체는 그것의 반복 단위(unit)내에서 방향성 그룹을 갖는 콘쥬게이트된 유기 폴리머를 포함한다.
가변적인 전기적 전도성을 갖는 폴리머의 예로는 폴리아세틸렌(polyacetylene); 폴리디페닐아세틸렌(polydiphenylacetylene); 폴리(t-부틸)디페닐아세틸렌(poly(t-butyl)diphenylacetylene); 폴리(트리플루오로메킬)디페넬아세틸렌(poly(trifluoromethyl)diphenylacetylene); 폴리 비스(트리플루오로메틸)아세틸렌(polybis(trifluoromethyl)acetylenes); 폴리비스(t-부틸디페닐)아세틸 렌(polybi(t-butyldiphenyl)acetylenes); 폴리(트리메틸실일)디페닐아세틸렌(poly(trimethylsilyl)diphenylacetylene); 폴리(카르바졸)디페닐아세틸렌(poly(carbazole)diphenylacetylene); 폴리디아세틸렌(polydiacetylene); 폴리페닐아세틸렌(polyphenylacetylene); 폴리피리딘아세틸렌(polypyridineacetylene); 폴리메톡시페닐아세틸렌(polymethoxyphenylacetylene); 폴리메틸페닐아세틸렌(polymethylphenylacetylene); 폴리(t-부틸)페닐아세틸렌(poly(t-butyl)phenylacetylene); 폴리니트로-페닐아세틸렌(polynitro-phenylacetylene); 폴리(트리플루오로메틸)페닐아세틸렌(poly(trifluoromethyl)phenylacetylene); 폴리(트리메틸실일)페닐아세틸렌)(poly(trimethylsilyl)pheylacetylene); 폴리디피릴메탄(polydipyrrylmethane); 폴리인도퀴논(polyindoqiunone); 폴리디하이드로시인돌(polydihydroxyindole); 폴리트리하이드로시인돌(polytrihydroxyindole); 퓨란-폴리디하이드로시인돌(furane-polydihydroxyindole); 폴리인도퀴논-2-카르보실(polyindoqiunone-2-carboxyl); 폴리인도퀴논(polyindoqiunone); 폴리벤조비스티아졸(polybenzobisthiazole); 폴리(p-페닐 설파이드)(poly(p-phenylene sulfide)); 폴리아닐린(polyaniline); 폴리티오펜(polythiophene); 폴리피롤(polypyrrole); 폴리실란(polysilane); 폴리스티렌(polystyrene); 폴리퓨란(polyfuran); 폴리인돌(polyindole); 폴리아줄렌(polyazulene); 폴리페닐렌(polyphenylene); 폴리피리딘(polypyridine); 폴리바이피리딘(polybipyridine); 폴리프탈로시아닌(polyphthalocyanine); 폴리섹시티오펜(polysexithiofene); 폴리(실리코녹소헤미포르프하이드라진(poly(siliconoxohemiporphyrazine)); 폴리(게르마늄옥소헤미포르 프하이드라진(poly(germaniumoxohemiporphyrazine)); 폴리(에틸렌디옥시티오펜(poly(ethylenedioxythiophene)); Fe, V, Cr, Co, Ni등과 같은 폴리메탈옥센 착화물(polymetallocene complexes); Ru, Os 등과 같은 폴리피리딘 금속 착화물(polypyridine metal complexes) 등을 포함한다.
하나의 실시예에서, 유기 반도체층은 염(salt)으로 도핑되지 않는다. 다른 실시예에서, 유기 반도체층은 염으로 도핑된다. 염은 양이온과 음이온을 갖는 이온 화합물이다. 유기 반도체층을 도핑하기 위해 채용될 수 있는 일반적인 염의 예들로는 알칼리 토금속 할로겐(alkaline earth metal halogens), 설파이트(sulfates), 퍼설파이트(persulfates), 나이트라이드(nitrates), 포스페이트(phosphates) 등과 같은 것; 알칼리 금속 할로겐(alkali metal halogens), 설파이트(sulfates), 퍼설파이트(persulfates), 나이트라이트(nitrates), 포스페이트(phosphates) 등과 같은 것; 전이 금속 할로겐(transition metal halogens), 설파이트(sulfates), 퍼설파이트(persulfates), 나이트라이트(nitrates), 포스페이트(phosphates) 등과 같은 것; 암모늄 할로겐(ammonium halogens), 설파이트, 퍼설파이트, 나이트라이트, 포스페이트 등과 같은 것; 4차 알킬 암모늄 할로겐(quaternary alkyl ammonium halogens), 설파이트, 퍼설파이트, 나이트라이트, 포스페이트 등과 같은 것을 포함한다.
다른 실시예에서, 상기 유기 반도체층은 약 0.001 Φm 이상 약 5 Φm이하의 두께를 가진다. 다른 실시예에서, 유기 반도체층은 약 0.01 Φm 이상 약 2.5 Φm이하의 두께를 가진다. 또 다른 실시예에서, 유기 반도체층은 약 0.05 Φm 이상 약 1 Φm 이하의 두께를 가진다.
유기 반도체층은 스핀-온 기술(폴리머/폴리머 전구체 및 용매의 혼합물을 증착하고, 기질/전극으로부터 용매를 제거하는)에 의해 또는 기체반응, 기체상 증착 등과 같은 것을 선택적으로 포함하는 화학 기상 증착(CVD)에 의해 형성될 수 있다. CVD는 저압력 화학 기상 증착(LPCVD), 플라즈마 강화 화학 기상 증착(PECVD), 고밀도 화학 기상 증착(HDCVD)을 포함한다. 형성 또는 증착 동안, 유기 반도체 물질 자신은 전극 사이에 모인다. 전형적으로 전극/패시브층에 유기 반도체 물질을 부착하기 위해 하나 이상의 유기 폴리머를 기능화시킬 필요가 있는 것은 아니다.
유기 반도체 물질과 패시브층 사이에는 공유결합이 형성될 것이다. 대안적으로, 밀접한 접촉은 유기 반도체층과 패시브층 간의 양호한 전하 캐리어/전자 교환을 제공할 것이 요구되어진다. 유기 반도체층과 패시브층은 전하 캐리어/전자 교환이 두 층 사이에서 일어난다는 점에서 서로 전기적으로 결합되어 있다.
패시브층은 제어 가능한 전도성 매체의 제어가능한 전도적 특성에 기여하는 적어도 하나의 전도 촉진 화합물을 포함한다. 주입(implantation)에 의해 형성된 전도성 촉진 화합물은 전하(정공 및/또는 전자)를 주고 받을 수 있고 구리 이온 소스(source)로 작용할 수 있는 능력을 가진다. 따라서, 패시브층은 전극과 유기 폴리머층/패시브층 경계에 정공, 전자, 및/또는 이온을 운반하고/하거나 유기 폴리머층으로 전하/캐리어 주입을 용이하게 하고/하거나 유기 폴리머층의 전하 캐리어(이온, 정공 및/또는 전자) 농도를 증가시킬 것이다. 어떤 경우, 패시브층은 반대 전하를 저장할 것이며, 이로써 유기 메모리 디바이스 전체에 전하의 균일성을 제공할 것이다. 전하/전하 캐리어의 저장은 전도성 촉진 화합물에 대한 상대적으로 안정한 두 산화 상태의 존재에 의해 촉진된다.
패시브층의 페르미 레벨은 유기 반도체층의 가전자 밴드에 근접한다. 결국, 하전된 유기 반도체층의 에너지 밴드가 실질적으로 변하지 않으면 유기 반도체층으로 주입된 전하 캐리어는 패시브층에서 전하와 재결합하게 될 것이다. 에너지 밴드를 배열하는 것은 전하 주입의 용이성과 전하(데이터) 보유 시간의 길이 사이에서 이루어지는 것과 관계된다.
인가된 외부 장(filed)은 장 방향에 의존하는 패시브층과 유기층 사이의 에너지 장벽을 감소시킬 수 있다. 따라서, 프로그래밍 동작에서 전방 장으로 강화된 전하 주입과 지움 동작에서 역장으로 강화된 전하 재결합이 얻어질 수 있다.
어떤 경우, 유기 반도체층을 형성할 때, 특히 유기 반도체층이 콘쥬게이트된 유기 폴리머를 포함할 때 패시브층은 촉매로 작용한다. 또한, 콘쥬게이트된 유기 폴리머의 폴리머 백본은 처음에는 패시브층에 인접하여 형성되고 성장하거나, 떨어져서 실질적으로 패시브층 표면에 수직으로 모이게 될 것이다. 그 결과, 유기 폴리머의 폴리머 백본은 전극을 횡단하는 방향 또는 패시브층으로부터 떨어진 방향으로 자기 정렬하게 될 것이다.
패시브층을 구성할 수 있는 전도성 촉진 화합물의 예로는 하나 이상의 황화 구리(copper sulfide (Cu2S, CuS)), 구리 리치 구리 설파이드(copper rich copper sulfide (Cu3S, CuS; Cu3S, Cu2S, )), 산화 구리(copper oxide (CuO, Cu2O)), 구리 셀레나이드(copper selenide(Cu2Se, CuSe)), 구리 텔레나이드(copper telluride (Cu2Te, CuTe)), 산화 마그네슘(manganese oxide (MnO2)), 티타늄 다이옥사이드(titanium dioxide (TiO2)), 인듐 옥사이드(indium oxide (I3O4)), 황화은(silver sulfide (Ag2S, AgS)), 황화금(gold sulfide (Au2S, AuS)), 산화 이론(iron oxide (Fe3O4)), 코발트 아르제나이드(cobalt arsenide (CoAs2)), 니켈 아르제나이드(nickel arsenide (NiAs)) 등과 같은 것을 포함한다. 전도성 촉진 화합물은 비록 이온이 그들을 통해 이동하더라도 전기장의 크기 하에서 반드시 이온으로 해리되는 것은 아니다. 패시브층은 둘 이상의 서브 패시브층을 포함할 것이다. 각 서브 패시브층은 서로 동일하거나 상이하거나 또는 다중 전도성 촉진 화합물을 포함한다.
기체상 반응에 의해 형성된 패시브층은 산화 기술(oxidation techniques) 또는 임플란트 기술(implantation techniques)을 사용함으로써 성장하거나, 전극 상에/사이에 증착될 것이다. 어떤 경우, 전하 보유시간을 길게 하기 위하여(유기 반도체층에서), 패시브층은 그것이 형성된 후 플라즈마 처리될 것이다. 플라즈마 처리는 패시브층의 에너지 장벽을 변경시킨다.
하나의 실시예에서, 전도성 촉진 화합물을 포함하는 패시브층은 약 2 Δ 이상 약 0.1 Φm 이하의 두께를 가진다. 다른 실시예에서, 패시브층은 약 10 Δ 이상 약 0.01 Φm 이하의 두께를 가진다. 또 다른 실시예에서, 패시브층은 약 50 Δ 이상 약 0.005 Φm 이하의 두께를 가진다.
유기 메모리 디바이스/셀의 작동은 스위칭 영향을 달성하기 위해 외부 자극을 사용함으로써 촉진된다. 외부 자극은 외부 전기장 및/또는 빛 조사를 포함한다. 다양한 조건하에서, 유기 메모리 셀은 전도성(낮은 임피던스 또는 "온" 상태) 또는 비전도성(높은 임피던스 또는 "오프" 상태) 중 하나이다. 유기 메모리 셀은 더 나아가 아주 높은 전도성 상태(매우 낮은 임피던스 상태), 높은 전도성 상태(낮은 임피던스 상태), 전도성 상태(중간 레벨의 임피던스 상태), 및 비전도성 상태(높은 임피던스 상태)와 같은 하나 이상의 전도성 또는 낮은 임피던스 상태를 가진다. 이로써, 싱글 유기 메모리 셀에서 2 이상의 정보 비트 또는 4 이상의 정보 비트와 같은 다중 정보 비트 저장이 가능하게 된다.
유기메모리셀의 "온" 상태에서 "오프" 상태로의 변환은 인가된 전기장과 같은 외부 자극이 문턱값을 초과할 때 발생한다. 유기 메모리 셀의 "오프" 상태에서 "온" 상태로의 변화는 외부 자극이 문턱값을 초과하지 않거나 존재하지 않을 때 발생한다. 문턱값은 유기 메모리 셀과 패시브층을 구성하는 물질의 본질(identity), 다양한 층의 두께 등을 포함한 수많은 요인에 따라 변하게 된다.
일반적으로 말하면, 문턱값("프로그래밍" 상태)을 초과하는 인가된 전기장과 같은 외부 자극의 존재는 인가된 전압이 유기 메모리 셀에/셀로부터 정보를 쓰거나 지울 수 있도록 한다. 그리고 문턱값보다 적은 인가된 전압과 같은 외부 자극의 존재는 인가된 전압이 유기 메모리 셀로부터 정보를 읽을 수 있도록 한다; 반면 문턱값을 초과하지 않는 외부 자극은 유기 메모리 셀에/셀로부터 정보를 쓰거나 지울 수 없다.
유기 메모리 셀로 정보를 쓰기 위하여 문턱값을 초과하는 전압 또는 펄스 신호가 인가된다. 유기 메모리 셀에 쓰여진 정보를 읽기 위해, 전압 또는 어떤 극성의 전기장이 인가된다. 임피던스 측정은 유기 메모리 셀이 낮은 임피던스 상태에 있는지 높은 임피던스 상태(그래서 그것이 "온" 또는 "오프"인지)에 있는지를 결정한다. 유기 메모리 셀에 쓰여진 정보를 지우기위해, 문턱값을 초과하는 쓰기 신호 그성과 반대의 음전압이 인가된다.
도 1을 참조하면, 본 발명에 따른 기판(101) 상에 위치한 다수의 유기 메모리 셀을 포함하는 마이크로전자 유기 메모리 디바이스(100) 및 예시적 유기 메모리 셀(104)의 확대도(102)가 간단히 도시되어 있다. 기판(101) 상에 위치된 현재의 수많은 행, 열, 및 층(후에 3차원 배향으로 기술됨)에 의해 결정되면서, 마이크로전자 유기 메모리 디바이스(100)는 바람직한 수의 유기 메모리 셀을 포함한다. 유기 메모리 셀은 폴리머 유전체(103)로 형성된다. 제 1 전극(106)과 제 2 전극(108)은 확대도(102)의 구조를 달성하기 위해 다른 배향이 가능하지만, 실제로 수직 방향으로 도시되어 있다. 각 유기 메모리 셀(104)은 제 1 전극(106)과 제 2 전극(108)을 포함하며, 제 1 전극(106)과 제 2 전극(108) 사이에는 제어 가능한 전도성 매체가 구비된다. 제어 가능한 전도성 매체(110)는 유기 반도체층(112)과 패시브층(114)를 포함한다. 주변 회로 및 디바이스는 간결성을 위해 도시되지 않았다.
도 2를 참조하면, 본 발명의 일 양상에 따른 3차원의 마이크로전자유기 메모리 디바이스(200)이 도시되어 있다. 상기 마이크로전자 유기 메모리 디바이스(200)는 기판(201) 상에 복수의 유기 반도체 디바이스를 포함하고 있다. 3차원의 마이크 로전자 유기 메모리 디바이스(200)는 복수의 제 1 전극(202), 복수의 제 2 전극(204), 및 폴리머 유전체(203) 내에 형성된 복수의 메모리 셀 층(206)을 포함한다. 제어 가능한 전도성 매체(미도시)는 각각의 제 1 전극과 제 2 전극 사이에 있다. 복수의 제 1 전극(202)과 복수의 제 2 전극(204)은 다른 배향이 가능하지만, 실질적으로 수직 방향으로 도시되어 있다. 마이크로전자 유기 메모리 디바이스는 폴리머 유전체와 유기 메모리 디바이스(상대적으로 무거운 무기 트랜지스터 및 무기 유전체 대신)때문에 상대적으로 가벼운 무게를 가지며, 폴리머 유전체와 유기 메모리 디바이스는 둘 다 유기 기반 물질이기 때문에 열적 팽창 계수가 상대적으로 정합된다. 도 2에서, 주변 회로 및 디바이스는 간결성을 위해 도시되지 않았다.
본 발명은 도 3과 보다 더 잘 이해되고 장점을 더 잘 알 수 있다. 다기능 반도체 디바이스(300)는 그 내부에 폴리머 유전체 구조(312, 322, 324 및 326)( 그리고 선택적으로 폴리머 유전체 구조로서의 308)를 갖도록 도시되어 있다. 기판(302) 상에/기판(302)에 의해 지지되는 다기능 반도체 디바이스(300)는 n- 로 도핑된 영역(304), 및 n+로 도핑된 영역(306)을 가지며, 그 내부에는 얕은 트렌치 절연(shallow trench isolation (STI)) 영역(308)이 형성되어 있다. STI 영역(308)은 폴리머 유전체 또는 실리카와 같은 무기 유전체로 형성되어질 것이다. STI 영역(308) 하부에 채널 스탑 임플란트(channel stop implant (CSI)) 영역(310)이 형성된다. 제 1 폴리머 유전체 구조(312)는 n+로 도핑된 영역(306) 상에 위치하게 된다. 제 1 폴리머 유전체 구조(312) 내에는 텅스텐 플러그(314)가 존재한다. 텅스텐 플러그(314)는 다른 이용가능한 제조 기술 중에서, 다마신 공정 또는 듀열 다마신 공정을 이용하여 형성될 것이다. p+ 영역(313)은 텅스텐 플러그(314) 하부에 있다.
제 2 폴리머 유전체 구조 또는 스탑 레이어 유전체(stop layer dielectric(SLD))는 제 1 폴리머 유전체 구조(312) 상에 위치한다. SLD(322)는 제 1 폴리머 유전체 구조(312)와 같거나 상이한 물질을 포함하나, 상이한 물질인 것이 바람직하다. 제 3 폴리머 유전체 구조(324)는 SLD(322) 상에 위치한다. 제 3 폴리머 유전체 구조(324)는 제 1 폴리머 유전체 구조(312), 및/또는 SLD(322)와 동일 또는 상이한 물질을 포함할 것이나, SLD(322)와 상이하고 제 1 폴리머 유전체 구조(312)와는 동일한 물질인 것이 바람직하다. 제 3 폴리머 유전체 구조(324)는 전도성 폴리머 연결 구조(316), 전도성 폴리머 비트라인(318), 및 구리 패드(320)으로 형성되어진다. 대안적으로, 전도성 폴리머 연결 구조(316)와 전도성 폴리머 비트라인(318)의 하나 또는 양쪽 모두는 금속의 전도성 물질로 형성되어질 것이다.
제 4 폴리머 유전체 구조 또는 폴리머 층간 유전체 (ILD)(326)는 제 3 폴리머 유전체 구조(324) 상에 위치된다. 상기 ILD(326)는 제 1 폴리머 유전체 구조(312), 제 3 폴리머 유전체 구조(324), 및/또는 SLD(322)와 동일하거나 상이한 물질을 포함할 수 있을 것이다. 특히, 폴리머 유기 반도체 물질(328)은 구리 패드(320) 상에 형성되고, 탑 전극(330)은 폴리머 유기 반도체 물질(328) 상에 형성된다. 추가적 층들이 ILD(326) 상에 형성될 수 있지만, 상기 추가적 층들은 간결성 위해 도시되지 않았다.
다기능 반도체 디바이스(300)에서, 제 1 폴리머 유전체 구조(312), SDL(322), 제3 폴리머 유전체 구조(324), 전도성 폴리머 연결 구조(316), 전도성 폴리머 비트라인(318), 및 ILD(326)은 경량이면서 상대적으로 정합된 열적 팽창 계수를 제공한다. 이로써, 디바이스(300)의 신뢰도 및 유용성을 향상시킬 수 있다.
폴리머 유전체를 갖는 유기 반도체 디바이스는 메모리를 요구하는 어떤 디바이스에서 유용하다. 예를 들면, 유기 반도체 디바이스는 컴퓨터, 어플라이언스, 산업 설비, 휴대용(hand-held) 디바이스, 통신 장비, 의료 방비, 리서치와 개발 장비, 운송 수단, 레이더/위성 디바이스 등과 같은 것에 유용하다. 휴대용 디바이스, 및 특히 휴대용 전자적 디바이스는 유기 메모리 디바이스와 폴리머 유전체의 작은 사이즈 및 가벼운 무게 덕분에 이동성이 향상된다. 휴대용 디바이스의 예로는, 셀 폰 및 다른 투 웨이 통신 디바이스, 개인적 데이터 보조수단, 페이저, 노터북 컴퓨터, 리모콘 컨트롤, 레코더(비디오 및 오디오), 라디오, 소형 텔레비젼 및 웹 뷰어, 카메라 등과 같은 것이 포함된다.
본 발명에 대해, 특정의 바람직한 실시예와 관련되어 도시되고 설명되었지만, 본 명세서와 첨부된 도면을 판독하여 이해한 당업자는 동등한 변경 및 변형을 행할 수 있음이 명백하다. 특히 전술한 구성요소(어셈블리, 디바이스, 회로 등)에 의해 수행되는 다양한 기능에 관하여, 이와 같은 구성요소를 설명하기 위해 사용된 용어(수단에 대한 참조를 포함)은, 특별히 나타내지 않는 한, 비록 본 발명의 예시적 실시예에서 그 기능을 수행하는 개시된 구조와 구조적으로 균등하지 않을지라도, 상기 개시된 구성요소의 특정 기능을 수행하는(기능적으로 균등한) 구성요소에 대응하도록 의도된다. 또한, 본 발명의 특정 특징이 다수의 실시예들 중의 어느 하나에만 관련되어 개시되었을지 모르지만, 그와 같은 특징은 임의의 주어진 또는 특 정의 적용에 대해 소망되고 유리한 바와 같이, 다른 실시예의 하나 또는 그 이상의 다른 특징과 조합될 수 있다.
본 발명의 방법 및 디바이스는 반도체 메모리 및 반도체 제조 영역에 유용하다.

Claims (10)

  1. 기판;
    상기 기판 상의 폴리머 유전체; 및
    유기 반도체 물질과 패시브층을 포함하는 적어도 하나의 능동 디바이스를 포함하는 반도체 디바이스.
  2. 제 1 항에 있어서,
    상기 폴리머 유전체는 하이드로전 폴리실세퀴옥산(hydrogen polysilsequioxanes), 메틸 폴리실세퀴옥산(methyl polysilsequioxanes), 부틸 폴리실세퀴옥산(butyl polysilsequioxanes), 및 페닐 폴리실세퀴옥산(phenyl polysilsequioxanes)과 같은 폴리실세퀴옥산(polysilsequioxanes), 폴리이미드(polyimides), 플루오르화 폴리이미드(fluorinated polyimides), 벤조사이클로부텐(benzocyclobutenes;BCB), 플루오르화 벤조사이클로부텐(fluorinated benzocyclobutene), 폴리페닐렌(polyphenylene), 폴리실라잔(polysilazanes), 폴리페닐퀸옥살린(polyphenylquinoxaline), 2,2-비스트리플루오르메틸-4,5-디플루오로-1,3-다이옥솔의 코폴리머(copolymers of 2,2-bistrifluoromethyl-4,5-difluoro-l,3-dioxole), 퍼플루오로알콕시 레진(perfluoroalkoxy resin), 플루오르화 에틸렌 프로필렌(fluorinated ethylene propylene), 플루오로메타아크릴에이트(fluoromethacrylate), 폴리(아릴렌 에테르)(poly(arylene ether)), 플루오르화 폴리(아릴렌 에테르)(fuorinated poly(arylene ether)), 플루오르화 파릴렌(fluorinated parylenes), 폴리(p-크실렌)(poly(p-xylxylenes)), 플루오르화 폴리(p-크실렌)(fluorinated poly(p-xylxylenes)), 파릴렌 F(parylene F), 파릴렌 N(parylene N), 파릴렌 C(parylene C), 파릴렌 D(parylene D), 비결정질의 폴리테트라플루오로에틸렌(amorphous polytetrafluoroethylene), 폴리퀴놀린(polyquinoline), 폴리페닐퀸옥살린(polyphenylquinoxalines), 및 폴리머릭 포토레지스트(polymeric photoresist materials) 물질로 이루어진 군 중에서 선택된 적어도 하나 이상을 포함하는 것을 특징으로 하는 반도체 디바이스.
  3. 제 1 항에 있어서,
    상기 폴리머 유전체는 자기 패턴화될 수 있는 물질(self patternable material)을 포함하는 것을 특징으로 하는 반도체 디바이스.
  4. 제 1 항에 있어서,
    상기 폴리머 유전체는 약 125E C. 이상 약 425E C 이하의 유리 전이 온도 또는 녹는점을 가지며, 약 3 이하의 유전상수를 갖는 것을 특징으로 하는 반도체 디바이스.
  5. 제 1 항에 있어서,
    전도성 폴리머를 더 포함하는 것을 특징으로 하는 반도체 디바이스.
  6. 제 1 항에 있어서,
    상기 유기 반도체 물질은 폴리아세틸렌(polyacetylene); 폴리디페닐아세틸렌(polydiphenylacetylene); 폴리(t-부틸)디페닐아세틸렌(poly(t-butyl)diphenylacetylene); 폴리(트리플루오로메틸)디페넬아세틸렌(poly(trifluoromethyl)diphenylacetylene); 폴리 비스(트리플루오로메틸)아세틸렌(polybis(trifluoromethyl)acetylenes); 폴리비스(t-부틸디페닐)아세틸렌(polybi(t-butyldiphenyl)acetylenes); 폴리(트리메틸실일)디페닐아세틸렌(poly(trimethylsilyl)diphenylacetylene); 폴리(카르바졸)디페닐아세틸렌(poly(carbazole)diphenylacetylene); 폴리디아세틸렌(polydiacetylene); 폴리페닐아세틸렌(polyphenylacetylene); 폴리피리딘아세틸렌(polypyridineacetylene); 폴리메톡시페닐아세틸렌(polymethoxyphenylacetylene); 폴리메틸페닐아세틸렌(polymethylphenylacetylene); 폴리(t-부틸)페닐아세틸렌(poly(t-butyl)phenylacetylene); 폴리니트로-페닐아세틸렌(polynitro-phenylacetylene); 폴리(트리플루오로메틸)페닐아세틸렌(poly(trifluoromethyl)phenylacetylene); 폴리(트리메틸실일)페닐아세틸렌)(poly(trimethylsilyl)pheylacetylene); 폴리디피릴메탄(polydipyrrylmethane); 폴리인도퀴논(polyindoqiunone); 폴리디하이드로시인돌(polydihydroxyindole); 폴리트리하이드로시인돌(polytrihydroxyindole); 퓨란-폴리디하이드로시인돌(furane-polydihydroxyindole); 폴리인도퀴논-2-카르보실(polyindoqiunone-2-carboxyl); 폴리인도퀴논(polyindoqiunone); 폴리벤조비스티 아졸(polybenzobisthiazole); 폴리(p-페닐 설파이드)(poly(p-phenylene sulfide)); 폴리아닐린(polyaniline); 폴리티오펜(polythiophene); 폴리피롤(polypyrrole); 폴리실란(polysilane); 폴리스티렌(polystyrene); 폴리퓨란(polyfuran); 폴리인돌(polyindole); 폴리아줄렌(polyazulene); 폴리페닐렌(polyphenylene); 폴리피리딘(polypyridine); 폴리바이피리딘(polybipyridine); 폴리프탈로시아닌(polyphthalocyanine); 폴리섹시티오펜(polysexithiofene); 폴리(실리콘옥소헤미포르프하이드라진(poly(siliconoxohemiporphyrazine)); 폴리(게르마늄옥소헤미포르프하이드라진(poly(germaniumoxohemiporphyrazine)); 폴리(에틸렌디옥시티오펜(poly(ethylenedioxythiophene)); 폴리메탈옥센 착화물(polymetallocene complexes); 및 폴리피리딘 금속 착화물(polypyridine metal complexes)로 이루어진 군 중에서 선택된 적어도 하나; 및
    구리 설파이드(copper sulfide), 구리 리치 구리 설파이드(copper rich copper sulfide), 구리 옥사이드(copper oxide), 구리 셀레나이드(copper selenide), 구리 텔루라이드(copper telluride), 망간 옥사이드(manganese oxide), 티타늄 디옥사이드(titanium dioxide), 인듐 옥사이드(indium oxide), 실버 설파이드(silver sulfide), 골드 설파이드(gold sulfide), 이론 옥사이드(iron oxide), 코발트 아르제나이드(cobalt arsenide), 및 니켈 아르제나이드(nickel arsenide)로 구성된 군 중에서 선택된 적어도 하나를 포함하는 반도체 디바이스.
  7. 기판;
    상기 기판 상의 폴리머 유전체;
    유기 반도체 물질과 패시브층을 포함하는 적어도 하나의 능동 디바이스; 및
    상기 적어도 하나의 능동 디바이스에 인접한 전도성 폴리머를 포함하는 반도체 디바이스.
  8. 제 7 항에 있어서,
    상기 폴리머 유전체는 하이드로전 폴리실세퀴옥산(hydrogen polysilsequioxanes), 메틸 폴리실세퀴옥산(methyl polysilsequioxanes), 부틸 폴리실세퀴옥산(butyl polysilsequioxanes), 및 페닐 폴리실세퀴옥산(phenyl polysilsequioxanes)과 같은 폴리실세퀴옥산(polysilsequioxanes), 폴리이미드(polyimides), 플루오르화 폴리이미드(fluorinated polyimides), 벤조사이클로부텐(benzocyclobutenes;BCB), 플루오르화 벤조사이클로부텐(fluorinated benzocyclobutene), 폴리페닐렌(polyphenylene), 폴리실라잔(polysilazanes), 폴리페닐퀸옥살린(polyphenylquinoxaline), 2,2-비스트리플루오르메틸-4,5-디플루오로-1,3-다이옥솔의 코폴리머(copolymers of 2,2-bistrifluoromethyl-4,5-difluoro-l,3-dioxole), 퍼플루오로알콕시 레진(perfluoroalkoxy resin), 플루오르화 에틸렌 프로필렌(fluorinated ethylene propylene), 플루오로메타아크릴에이트(fluoromethacrylate), 폴리(아릴렌 에테르)(poly(arylene ether)), 플루오르화 폴리(아릴렌 에테르)(fuorinated poly(arylene ether)), 플루오르화 파릴렌(fluorinated parylenes), 폴리(p-크실렌)(poly(p-xylxylenes)), 플루오르화 폴 리(p-크실렌)(fluorinated poly(p-xylxylenes)), 파릴렌 F(parylene F), 파릴렌 N(parylene N), 파릴렌 C(parylene C), 파릴렌 D(parylene D), 비결정질의 폴리테트라플루오로에틸렌(amorphous polytetrafluoroethylene), 폴리퀴놀린(polyquinoline), 폴리페닐퀸옥살린(polyphenylquinoxalines), 및 폴리머릭 포토레지스트(polymeric photoresist materials) 물질로 이루어진 군 중에서 선택된 적어도 하나 이상을 포함하는 것을 특징으로 하는 반도체 디바이스.
  9. 제 7 항에 있어서,
    상기 폴리머 유전체는 약 135E C.이상 약 400E C.이하의 유리 전이 온도 또는 녹는점을 가지며, 약 2.4 이하의 유전상수를 갖는 것을 특징으로 하는 반도체 디바이스.
  10. 제 7 항에 있어서,
    상기 능동 디바이스는 두 전극 사이에 상기 유기 반도체 물질과 상기 패시브층을 포함하며,
    상기 유기 반도체 물질은 콘쥬게이트된 폴리머를 포함하는 것을 특징으로 하는 반도체 디바이스.
KR1020067023044A 2004-04-02 2005-02-11 메모리 소자 어레이 배선용 폴리머 유전체 KR101134156B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/817,467 2004-04-02
US10/817,467 US7608855B2 (en) 2004-04-02 2004-04-02 Polymer dielectrics for memory element array interconnect
PCT/US2005/004680 WO2005104188A2 (en) 2004-04-02 2005-02-11 Polymer dielectrics for memory element array interconnect

Publications (2)

Publication Number Publication Date
KR20070011439A true KR20070011439A (ko) 2007-01-24
KR101134156B1 KR101134156B1 (ko) 2012-04-24

Family

ID=35059740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067023044A KR101134156B1 (ko) 2004-04-02 2005-02-11 메모리 소자 어레이 배선용 폴리머 유전체

Country Status (8)

Country Link
US (1) US7608855B2 (ko)
JP (2) JP5525132B2 (ko)
KR (1) KR101134156B1 (ko)
CN (2) CN104091816A (ko)
DE (1) DE112005000747T5 (ko)
GB (1) GB2426867B (ko)
TW (1) TWI389366B (ko)
WO (1) WO2005104188A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009154386A2 (ko) * 2008-06-16 2009-12-23 한양대학교 산학협력단 고분자 박막 안에 포함된 나노입자를 이용한 ｗｏｒｍ 기억소자
KR101110594B1 (ko) * 2010-02-09 2012-02-15 한국세라믹기술원 메모리 소자의 적층막 및 이의 제조방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10361713B4 (de) * 2003-12-30 2008-02-07 Qimonda Ag Verwendung von Charge-Transfer-Komplexen aus einem Elektronendonor und einem Elektronenakzeptor als Basis für resistive Speicher und Speicherzelle enthaltend diese Komplexe
US8044387B1 (en) * 2004-07-07 2011-10-25 Spansion Llc Semiconductor device built on plastic substrate
US7221599B1 (en) * 2004-11-01 2007-05-22 Spansion, Llc Polymer memory cell operation
US7919825B2 (en) * 2006-06-02 2011-04-05 Air Products And Chemicals, Inc. Thin film transistors with poly(arylene ether) polymers as gate dielectrics and passivation layers
KR100829385B1 (ko) * 2006-11-27 2008-05-13 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
EP1936712A1 (en) * 2006-12-23 2008-06-25 ETH Zürich Organic field-effect transistors with polymeric gate dielectric and method for making same
US8424078B2 (en) 2007-11-06 2013-04-16 International Business Machines Corporation Methodology for secure application partitioning enablement
DE102009047880A1 (de) 2009-09-30 2011-03-31 Osram Opto Semiconductors Gmbh Organische elektronische Vorrichtung und Verfahren zu dessen Herstellung
US9006712B2 (en) * 2011-03-16 2015-04-14 Novaled Ag Organic memory element
US10026911B2 (en) 2016-01-15 2018-07-17 Corning Incorporated Structure for transistor switching speed improvement utilizing polar elastomers

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4663270A (en) * 1984-04-25 1987-05-05 The Johns Hopkins University Multistate optical switching and memory using an amphoteric organic charge transfer material
JPH01245577A (ja) * 1988-03-28 1989-09-29 Canon Inc スイッチング素子
JPH03289169A (ja) * 1990-04-05 1991-12-19 Toagosei Chem Ind Co Ltd 半導体記憶装置
US5475341A (en) * 1992-06-01 1995-12-12 Yale University Sub-nanoscale electronic systems and devices
US6320200B1 (en) * 1992-06-01 2001-11-20 Yale University Sub-nanoscale electronic devices and processes
EP0821826B1 (en) * 1996-02-16 2003-07-23 Koninklijke Philips Electronics N.V. Write-once read-many electrical memory element of a conjugated polymer or oligomer
JPH104087A (ja) * 1996-06-14 1998-01-06 Sony Corp 半導体装置およびその製造方法
JPH1092804A (ja) * 1996-09-19 1998-04-10 Sony Corp 多孔質誘電体膜の製造方法
JPH10321719A (ja) * 1997-05-19 1998-12-04 Hitachi Ltd 半導体集積回路装置およびその製造方法
NO972803D0 (no) * 1997-06-17 1997-06-17 Opticom As Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte
US6348700B1 (en) * 1998-10-27 2002-02-19 The Mitre Corporation Monomolecular rectifying wire and logic based thereupon
US6314019B1 (en) * 1999-03-29 2001-11-06 Hewlett-Packard Company Molecular-wire crossbar interconnect (MWCI) for signal routing and communications
US6208553B1 (en) * 1999-07-01 2001-03-27 The Regents Of The University Of California High density non-volatile memory device incorporating thiol-derivatized porphyrins
US6324091B1 (en) * 2000-01-14 2001-11-27 The Regents Of The University Of California Tightly coupled porphyrin macrocycles for molecular memory storage
US7276788B1 (en) * 1999-08-25 2007-10-02 Micron Technology, Inc. Hydrophobic foamed insulators for high density circuits
US6212093B1 (en) * 2000-01-14 2001-04-03 North Carolina State University High-density non-volatile memory devices incorporating sandwich coordination compounds
US6272038B1 (en) * 2000-01-14 2001-08-07 North Carolina State University High-density non-volatile memory devices incorporating thiol-derivatized porphyrin trimers
JP2001237241A (ja) * 2000-02-24 2001-08-31 Hitachi Ltd 低誘電率膜とそれを用いた半導体装置
JP2003529223A (ja) * 2000-03-28 2003-09-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ プログラム可能な記憶素子を有する集積回路
US6524944B1 (en) * 2000-07-17 2003-02-25 Advanced Micro Devices, Inc. Low k ILD process by removable ILD
US6465306B1 (en) * 2000-11-28 2002-10-15 Advanced Micro Devices, Inc. Simultaneous formation of charge storage and bitline to wordline isolation
JP4886160B2 (ja) * 2001-05-07 2012-02-29 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド セルフアセンブリによるポリマーフィルムを用いた記憶装置およびその製造方法
US6858481B2 (en) * 2001-08-13 2005-02-22 Advanced Micro Devices, Inc. Memory device with active and passive layers
EP1434232B1 (en) * 2001-08-13 2007-09-19 Advanced Micro Devices, Inc. Memory cell
DE10212878B4 (de) * 2002-03-22 2007-11-29 Qimonda Ag Halbleiterschaltungsanordnung und Halbleiterspeichereinrichtung
KR20040101569A (ko) * 2002-05-02 2004-12-02 가부시키가이샤 이디알 스타 집적장치
JP4239693B2 (ja) * 2002-06-07 2009-03-18 三菱化学株式会社 情報記憶デバイスと、この情報記憶デバイスを用いた情報記憶・再生方法
US6828685B2 (en) * 2002-06-14 2004-12-07 Hewlett-Packard Development Company, L.P. Memory device having a semiconducting polymer film
JP2004128471A (ja) 2002-08-07 2004-04-22 Canon Inc 不揮発メモリ装置
US6870183B2 (en) * 2002-11-04 2005-03-22 Advanced Micro Devices, Inc. Stacked organic memory devices and methods of operating and fabricating
US7220985B2 (en) 2002-12-09 2007-05-22 Spansion, Llc Self aligned memory element and wordline
US6656763B1 (en) * 2003-03-10 2003-12-02 Advanced Micro Devices, Inc. Spin on polymers for organic memory devices
US6955939B1 (en) * 2003-11-03 2005-10-18 Advanced Micro Devices, Inc. Memory element formation with photosensitive polymer dielectric

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009154386A2 (ko) * 2008-06-16 2009-12-23 한양대학교 산학협력단 고분자 박막 안에 포함된 나노입자를 이용한 ｗｏｒｍ 기억소자
WO2009154386A3 (ko) * 2008-06-16 2010-03-11 한양대학교 산학협력단 고분자 박막 안에 포함된 나노입자를 이용한 ｗｏｒｍ 기억소자
KR101110594B1 (ko) * 2010-02-09 2012-02-15 한국세라믹기술원 메모리 소자의 적층막 및 이의 제조방법

Also Published As

Publication number Publication date
JP2012049552A (ja) 2012-03-08
DE112005000747T5 (de) 2008-06-26
CN1998082A (zh) 2007-07-11
CN104091816A (zh) 2014-10-08
WO2005104188A3 (en) 2006-03-02
US7608855B2 (en) 2009-10-27
GB2426867B (en) 2008-11-26
TWI389366B (zh) 2013-03-11
GB0619093D0 (en) 2006-11-08
WO2005104188A2 (en) 2005-11-03
GB2426867A (en) 2006-12-06
JP2007531308A (ja) 2007-11-01
TW200605422A (en) 2006-02-01
JP5525132B2 (ja) 2014-06-18
KR101134156B1 (ko) 2012-04-24
US20050224922A1 (en) 2005-10-13

Similar Documents

Publication Publication Date Title
KR101134156B1 (ko) 메모리 소자 어레이 배선용 폴리머 유전체
US7288782B1 (en) Use of Ta-capped metal line to improve formation of memory element films
JP5443246B2 (ja) 有機メモリデバイスを処理する方法
KR100988060B1 (ko) 적층 유기 메모리 장치, 그 동작 방법, 및 그 제조방법
JP4642895B2 (ja) メモリセンシング回路における薄膜ダイオード電圧しきい値の温度補償
US7129133B1 (en) Method and structure of memory element plug with conductive Ta removed from sidewall at region of memory element film
JP4861172B2 (ja) ビア開口部中にポリマーメモリデバイスを製造する方法および装置
JP5058596B2 (ja) 平面有機メモリデバイスおよびその製造方法
KR101018053B1 (ko) 자기 정렬되는 메모리 소자 및 워드라인
JP2006526898A5 (ko)
US6960783B2 (en) Erasing and programming an organic memory device and method of fabricating
US7306988B1 (en) Memory cell and method of making the memory cell
KR101087299B1 (ko) 고밀도 폴리머 메모리 요소 어레이를 위한 측벽 형성
US20070126001A1 (en) Organic semiconductor device and method of fabricating the same
KR100304399B1 (ko) 전계효과트랜지스터및전계효과트랜지스터가적층된어레이
JP3030264B2 (ja) Ｍｏｔｔ遷移分子電界効果トランジスタ
US8012673B1 (en) Processing a copolymer to form a polymer memory cell
US7141482B1 (en) Method of making a memory cell
US7232765B1 (en) Utilization of a Ta-containing cap over copper to facilitate concurrent formation of copper vias and memory element structures
US8044387B1 (en) Semiconductor device built on plastic substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150310

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160504

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180323

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee