KR20070008524A

KR20070008524A - 전류 전달 로직

Info

Publication number: KR20070008524A
Application number: KR1020067010032A
Authority: KR
Inventors: 프래바스 프라단; 지안홍 주
Original assignee: 페어차일드 세미컨덕터 코포레이션
Priority date: 2003-11-24
Filing date: 2004-11-08
Publication date: 2007-01-17
Also published as: TW200525885A; US7154307B2; JP2007512769A; KR101069029B1; WO2005055540A2; JP4624362B2; CN1922839A; TWI351173B; WO2005055540A3; CN1922839B; DE112004002311T5; US20050110529A1

Abstract

전송선들을 구동하기에 적합한 전류 모드 전달 로직 시스템이 개시된다. 일 실시예에서, 연선 전송선은 자신의 특성 라인 임피던스에서 터미네이팅된다. 신호는, 2개의 전송선들에 구동되는 2개의 부동 전류들로 형성되고, 이 전류들은 크기 뿐만 아니라 상이한 극성을 갖는 것이 바람직하다. 부동의 전류들은, 동일하지 않은 전류 크기들의 차분 전류 드라이브의 로직 신호를 생성하는 2개의 전송선들 사이에서 선택적으로 전환된다. 부동의 전류들은, 다이오드 접속된 MOS 트랜지스터들을 통해 각 전송선의 원심 말단으로부터 수신되고 션트된다. MOS 트랜지스터들은 저 임피던스를 제공하도록 바이어스되지만, 이 임피던스는 터미네이팅 레지스터보다 크다. 전류는 사용가능한 CMOS 전압 레벨들로 증폭되고 변환된다. 또 다른 실시예에서, 연선은, 각 전송선의 특성 임피던스의 합과 동일한 일 레지스터에서 터미네이팅되는 2개의 병렬 전송선들로 대체된다. 터미네이팅 레지스터는 각 전송선의 원심 신호 전달 컨덕터들 사이에 접속된다. 각 전송선의 실드 또는 반환 경로들은 상기 원심 및 전송선의 근접한 (드라이브) 말단들에서 함께 합쳐진다.

전류 모드 전달 로직, 전압 신호 레벨, 전송선, 신호 전달 컨덕터, 특성 임피던스

Description

전류 전달 로직{CURRENT TRANSFER LOGIC}

본 발명은 터미네이팅된(terminated) 전송선들을 통해 로직 신호들을 송신하는 것에 관한 것으로서, 보다 구체적으로, 전송선들을 통해 차분 신호(differential signal)들을 송신하는 것에 관한 것이다.

로직 (및 아날로그) 신호들의 임피던스 매칭에 의해 신뢰성(fidelity)을 유지하면서, 이 신호들을 전송선들을 통해 송신하는 것에 대해서, 수년동안 다수의 기술 영역들, 특히, 통신 및 컴퓨터 시스템 분야에서 관심을 가져 왔다. 이 영역은, 시스템 속도가 증가하고, 전력 손실 요구가 감소함에 따라 그 중요성이 더욱 증가되어 왔다.

로직 및 컴퓨터 시스템에서, 전송선은 일반적으로, 매칭된 전송선들을 통해서 단극형 로직(전압) 신호들을 전송함으로써 시작한다. 이러한 시스템들에서 사용되는 전송선들의 유형은 단일 및 쌍의(paired) 배선들, 연선(twisted pairs)들, 차폐 연선(shielded twisted pair)들, 평면 케이블, 그라운드 차폐를 갖는 평면 케이블, 및 동축 케이블을 포함하지만, 이것으로 한정되는 것은 아니다. 전송선의 특성 임피던스와 동일한 터미네이팅 레지스터(terminating register)는 신호선과 반환선들 간의 전송선의 원거리 말단을 통해 접속된다. 매칭은 실질적으로, 신호 주파수에서의 특성 임피던스보다 1차 이상 큰 크기의 수신 회로 임피던스 로딩시의 반향 및 물결 현상(ringing)을 제거한다.

도 1은 전송선(12)을 구동하는 종래 기술의 로직 전압 신호(10)를 도시한다. 전송선들이 특성 임피던스 Rt로 터미네이팅될 때, 실질적으로 전압 신호(10)는 Rt를 통해 복제된다(12). 반환 전류는, 주변 회로들의 전류 신호들 및 고속 전이 전압으로부터 나온 신호들에 정전기적으로 및 전자기적으로 연결됨에 따라, 노이즈 신호 Vn를 야기시킨다. 전력 손실, 예를 들어, 50옴 터미네이션에 대해서 +3.3V의 전력 손실이 가속화되고, 노이즈 Vn은 구동 전압 신호들의 사용을 계속 제한한다.

종래의 저속 시스템들은, 매칭된 전송선들을 통해 3 및 5개의 전압 신호들을 적절히 송신 및 수신하도록 동작하는 대략 3 및 5개의 전압 로직을 구축했다. 그러나, 속도가 증가하고, 더 많은 회로들이 칩에 배치됨에 따라, 구동 용량, 노이즈, 지터 및 파워 레벨들에 있어서의 문제점들이 다른 기술들에서 광범위하게 이슈화되고 있다.

전압 신호 레벨들을 낮추기 위한 하나의 개선 방법은, 차동 전압 드라이버 및 수신기를 사용하는 것이다. 그러나, 낮은 레벨에서는 동일한 이슈들이 여전히 남아 있다.

전류 분할 기술은, 속도, 전력 손실, 노이즈, 및 지터에 관련해서 다수의 장점들을 갖는 것으로 인식되어 왔다. 도 2는, 저 전압 차등 신호(LVDS;low voltage differential signal) Vs 드라이버와 전류 전달 로직(CTL;current transfer logic) Is 드라이버를 비교하여 일 장점을 도시한다. 이 분석은, 전송선의 수신 말단이 LVDS에 대해 전압을 감지하고, CTL 회로에 대해 전류를 감지한다고 가정한다. 일 경우에, LVDS 드라이버는 전송선으로 3.5 ma의 전류를 보내거나, 또는 이 드라이버에 350mV의 전압이 걸리게 된다. 전송선을 따라서 전압 손실이 발생하여, 수신기가 100mV만을 수신하기 때문에, 이들 레벨이 요구된다. 손실되는 250mV는 드라이버에서의 노이즈 마진 및 전송선에 기인한 감쇄를 나타낸다. 임의의 노이즈를 유발시키는 임의의 다른 요소들은 마진을 더 낮출 것이다. CTL에 대해서, 전류 Is가 보내지고, 전송선들이 훌륭한 품질이라고 가정하면, 키르히호프(Kirchoff)의 전류(또는 전이) 법칙에 따라서, DC 전류가 수신기에서 수신될 것이다. 따라서, 감소된 전류는, 실질적으로 낮은 노이즈 및 낮은 전력 손실을 가져오는 CTL에서 사용될 수 있다. 또한, 도 2로부터 나타나는 감소된 전류의 효과는, CTL에 대한 dv/dt가 CTL 회로에서 속도를 더 증가시키도록 하는 (동일한 기울기를 갖는) Vs에 대한 dv/dt 에지보다 더 짧고, 이에 따라, 신호들이 일정 지점에 도달하는데 걸리는 거리가 1/2만큼 감소되어 더 빨리 도달한다는 것이다. 또한, 동일한 속도에 대해서, CTL 회로에 대한 di/dt는 실질적으로 20만큼 느려질 수 있고, 이는 신호에서 노이즈 및 지터를 추가적으로 더 낮추게 한다.

다른 문제점들은 LVDS 시스템을 제한한다. 예를 들어, 수신기에서, LVDS는 터미네이팅 레지스터를 통해 전류 I를 구동할 것이다. 종래 기술의 설계에서는, 고 게인 증폭기에서의 전압을 인식한다. 그러나, 전압 신호의 슬루 레이트(slew rate)는 I/C에 의해 제한되고, 여기에서 C는, LVDS 접근에 의해 요구되는 고 게인의 증폭기에 관련된 캐퍼시턴스이기 때문에, 중요하게 될 수 있다. 터미네이팅 레 지스터에 대한 전압을 낮추는 것은, 수신기에서의 노이즈 마진이 감소되고, 더 높은 게인의 증폭기가 캐퍼시턴스를 효과적으로 증가시키고 대역폭을 낮추기 때문에(게인 대역폭 트레이드오프), 효과적이지 못하다.

전송선들에 대한 전류 드라이버가 공지되어 있지만, 상기 시스템들은 종종 터미네이션 레지스터를 통해 감지하는 전압을 사용하고, 이에 따라 고 게인 전압 수신 증폭기들과 관련된 다수의 동일 문제점들을 갖는다.

전류 모드 라인 구동의 장점은 다음 2개의 기사들, 고체 회로의 IEEE 저널, 1991년 4월호, Vol. 26, No. 4, 제목 "CMOS SRAM의 전류 감지 증폭기에 대한 애플리케이션을 갖는 고속 VLSI 회로에 대한 전류-모드 기술" 및 1999년 4월호, Vol. 34, No. 4, 제목 "전류-모드 기법을 사용하는 1Gb/s의 양방향 I/O 버퍼"에서 논의된다. 전류 감지는, 다이오드가 접속된 트랜지스터들이 회로에서의 물결 현상을 제거하도록 바이어스되어 있는 상태에서 논의된다. 상기 2개의 기사들은 본 명세서에서 통합적으로 참조된다.

2000년 7월에 출원된 Morano의 미국 특허 번호 6,476,642 B1은 전자 백플레인(backplane)에서 나타나는 것과 같은 신호 버스들을 구동하도록 차동 전류 드라이버를 적용한다. 도 3은 이러한 회로를 도시한다. 여기에서, 전송선은 2개의 신호선들을 포함하고, 여기에서 Morano는 정(positive) 전류 I1을 제1 전송선으로 보내고, 제2 전송선으로부터 동일한 부(negative) 전류 I1를 받는다. 복잡한 피드백 브리지형 회로를 사용하는 경우, 적절한 동작을 보장하기 위해서 이 전류들의 균형을 맞추기 위해서는 주의가 요구된다. 불균형이 발생하는 경우, Rt를 통한 전압은 오프셋될 것이고, 이는 감지 회로 동작에 부정적으로 영향을 줄 수 있다.

작은 전류들이 사용되고, 전류들이 수신기에서 감지되어, 캐퍼시턴스가 상대적으로 무효한 로직 전압 신호들로만 변환되는 전류 구동 시스템의 설계에 대한 요구가 계속되어 왔다. 상대적으로 더 작은 전류들이 사용될 수 있고, 이에 따라, 관련되는 저 전력 및 저 전압의 이점을 얻을 수 있다.

상술한 배경 기술에 대한 설명의 관점에서, 본 발명은 전류 모드 전달 로직 전송선 드라이버 시스템 및 방법을 제공한다. 본 발명은, 불평형(unbalanced)의 또는 부동의(unequal) 전류 소스들로부터 각각 구동되는 2개의 전송선들을 제공한다. 부동의 전류 소스들은 로직 신호에 응답해서 2개의 전송선들 사이에서 전환된다. 전송선들의 원심(distal) 말단들은, 이들의 신호 전달 컨덕터들 사이에 배치된 터미네이션 레지스터를 공유한다. 부동의 전류들은 원심 말단에서 감지되고, 부동의 전류들이 전송선들 사이에서 전환되면, 상이한 로직 상태가 검출된다. 전압 감지와 비교되는, 전송선들의 원심 말단에서의 전류 감지, 및 전류 모드 구동은 적어도 속도, 전력, 노이즈 및 지터에 대한 장점들을 제공한다.

양호한 실시예에서, 전류 감지는, 실질적으로 전송선 터미네이션에 영향을 주지 않는 임피던스 레벨에서 바이어스되는, 다이오드 접속된 MOS 트랜지스터들을 사용해서 수행된다. 각 전송선에서의 전류의 일부는 다이오드 접속된 트랜지스터들을 통해서 터미네이팅 레지스터로부터 션트(shunt)된다. 입력 신호 로직 상태가 변하면, 션트된 전류도 따라서 변할 것이고, 이에 따라 새로운 로직 상태를 나타내게 된다.

전송선들의 원심 말단에서 전류를 감지한 후에, 양호한 실시예에서, 전류는 독립적으로 증폭되어, 부동의 전류들 간의 차와 관련된 전압 신호로 전환된다. 전압 신호로의 전환은, 통상적인 로직 시스템에 대한 시스템 호환성을 제공한다. 그러나, 전압 신호로의 전환은, 캐퍼시턴스가 실질적으로 수신된 로직 신호의 속도, 노이즈 마진, 또는 지터에 영향을 주지 않을 경우에, 이루어진다. 또 다른 실시예에서는, 차분 전류가 감지되고, 증폭된 다음, 전압 신호로 전환될 수 있다.

실제로, 공동으로 터미네이팅된 전송선들로의 부동의 전류들은, 실드(shield)를 통해 2개의 전류들 간의 차이와 동일한 전류를 반환하거나, 2개의 전송선들의 전류 경로를 반환할 것이다. 일 실시예에서는, 단일의 연선 케이블(twisted pair cable)이 신호 전송을 위해 사용된다. 이 경우에, 케이블에 2개의 배선만이 존재하고, 실드는 존재하지 않는다. 제1 배선은 I와 같은 포워드 전류를 전달하고, 제2 배선은 반환 전류 I/2를 반환한다.

다음의 상세한 설명이 예시적 실시예들, 도면들, 및 사용 방법들을 참조하여 설명되겠지만, 당업자들은, 본 발명이 이러한 실시예들 및 사용 방법들로만 제한되지 않는다는 것을 이해할 것이다. 오히려, 본 발명은 광범위한 것으로서, 첨부된 청구항들에 의해서만 정의되는 것이다.

본 발명은 아래의 첨부 도면들을 참조하여 설명된다.

도 1 및 도 3은 종래 기술의 라인 드라이버 회로들의 회로도이다.

도 2는 LVDS와 CTL 회로의 신호 비교도이다.

도 4A 및 4B는 본 발명의 양호한 실시예의 블록도이다.

도 5는 차분 전류 라인 드라이버의 개략도이다.

도 6은 전류 감지를 나타내는 회로도이다.

도 7은 수신기 회로의 결합 개략도이다.

도 4A는 본 발명의 양호한 실시예의 블록도를 도시한다. 입력 신호, Vin은 전송선(50 및 52)으로 구동되는 출력 전류 신호들 Ia 및 Ib를 제어하고 선택한다. 일 로직 상태에서, Ia는 제1 전송선(50)으로 출력되는 정 전류이고, Ib는 제2 전송선(52)으로부터 입력되는 부 전류이다. 이와 반대의 로직 상태에서, Ia는 제1 전송선(50)으로부터의 부 전류이고, Ib는 제2 전송선(52)으로의 정 전류이다. 또 다른 양호한 실시예에서는, 상기 두 전송선들 중 어느 전송선에도 전류가 구동되지 않을 수 있다.

각각의 전송선이 50옴의 특성 임피던스를 갖는다면, 100옴의 Rt가 신호 컨덕터들의 원심 말단을 가로질러 배치되어, 양 전송선들을 터미네이팅하도록 제공된다. Ia 및 Ib는 서로 동일하지 않고, 이에 따라 실드를 통해 반환되는 전류가 존재할 것이라는 것을 주지해야 한다. 또한, Rt가 양 전송선들의 원심 말단을 가로질러 배치되기 때문에, Rt의 양 말단은, 이 양호한 실시예에서 소정의 정 전압으로 바이어스될 것이다. 양호하게, 일 로직 상태에서, Ia는 +1이고, Ib는 -0.5ma이고, 이에 따라, 실드에서의 반환 전류 Is는 0.5ma가 된다. 이와 반대되는 로직 상태에 서도, 실드를 통해 반환되는 전류는 0.5 ma가 될 것이다.

도 4B는 전송선으로서 단일의 연선을 사용하는 또 다른 양호한 실시예를 도시한다. 도 4A에 도시된 바와 같이, Ia 및 Ib는 서로 동일하지 않기 때문에, 이 경우에, 차분 전류는 전류 감지 수신기(54)에서 흡수될 것이다.

공지된 전압 신호 감지 기술과 반대로, 도 4A 및 4B는 전류 감지 회로 블록도(54 및 56)를 도시한다. 전류 감지 회로를 사용하는 것은, 고 게인 전압 수신 증폭기의 캐퍼시턴스 증가의 부정적인 효과를 실질적으로 제거한다. 이 양호한 실시예에서, 전류 감지 회로는 Rt와 병렬로 구성되고, 이는 아래에서 더욱 상세된다. 전류 증폭 회로(56)는 감지된 전류를 수신하고, 최종적으로 전류-전압 변환기(58)는 표준 컴퓨팅 회로와 호환되는 CMOS 출력 신호를 제공한다. 본 발명은, 캐퍼시턴스가 상대적으로 작고 무효한 전압 신호를 생성하여, 이 전압 신호가 회로의 터미네이팅 및 감지로부터 적절히 벗어나도록 한다.

도 5는 본 발명에 따라서 사용될 수 있는 전류 드라이버 회로를 도시한다. 여기에서, V1이 낮고, P1이 온이면, 1mA의 I1은 P1을 통해 Ia로서 출력된다. V2가 높고, N2가 온이면, 0.5mA의 I2는 N2를 통해 부 전류 Ib로서 출력된다. V1 및 V2의 로직 상태를 역으로 하면, I2는 부 전류 Ia로서 출력되고, I1은 정 전류 Ib로서 출력된다. 일반적으로, V2는 상기 동작에 대한 V1의 역 로직으로서 설계된다. 그러나, P1, P2, 및 N2가 독립적으로 구동된다면(도시 생략), 전송선들에 전류를 통하지 않고, 이들 모두를 턴 오프하는 것도 가능하다. 공통 모드 피드백 회로(CMFB;common mode feedback circuit)는 출력 전압의 공통 모드 레벨을 안정화하 는데 사용되지 않는다는 것을 주지해야 한다. 이 회로는 LVDS형 드라이버에 대해 일반적이다. CTL은 다른 말단에서 사용되는 특정 수신기로 인해 CMFB를 요구하지 않는다. 따라서, CMFB 회로에 의해 소비되는 전류를 절약하여, 시스템의 전체 전력 소비를 줄이게 된다.

도 6은 본 발명의 양호한 실시예에 따른 전류 감지 회로의 개략도이다. 여기에서, 2개의 다이오드 접속된 NMOS 트랜지스터, N3 및 N4는 각각 전송선들의 전류들로부터 I3 및 I4를 끌어내도록 바이어스된다. N3 및 N4는, 임의의 임계값을 넘도록 다이오드형 커브에 따라서 바이어스될 수 있어(도시 생략), Rt보다 실질적으로 큰 임피던스를 제공하여, 전송선들의 터미네이션에 최소한의 영향을 주도록 할 수 있다. 양호한 일 실시예에서, N3 및 N4는 각각 약 1K 옴을 나타내지만, 종래 기술에서와 같이 다른 임피던스들도 사용될 수 있다. N3 및 N4가 동일한 100옴의 전송선에 대해 약 2K옴을 제공하면, Rt는 105옴과 동일하게 될 수 있거나, 또는, 적절한 전송선 터미네이션을 유지하기 위해서 이보다 더 높거나 혹은 더 낮게 될 수도 있다. 그러나, 종래 기술에서 공지된 바와 같이, 다이오드 트랜지스터들을 고 임피던스 상태로 유지하려고 주의하더라도, 일부 임피던스 비매칭으로 인한 무해한 물결 현상(harmless ringing)이 존재할 수 있다. 예를 들어, 100옴의 전송선에 대해 Rt가 105옴이고, 소정의 프로세싱 이유로 인해, 다이오드 접속된 트랜지스터들이 매우 높은 임피던스를 제공한다면, 5옴의 비매칭만이 약 2.5% 미만의 반사 계수로 나오게 될 것이다.

도 6을 다시 참조하면, Ia는 1ma이고, Ib는 -0.5ma라고 고려하면, 반환 전류 Is는 0.5ma가 될 것이다. N3 및 N4는, It가 0.65ma이고, N3가 0.35ma의 I3를 끌어내고, N4는 0.15ma의 I4를 끌어내도록 설계된다. I3와 I4의 차이, 즉, 0.2ma는, 다음에서 설명되는 바와 같이, 로직 신호, 다시 말해 로직 1을 나타내는 것으로 감지된다. 전류 드라이브로의 입력 신호가 상태를 변경할 때, Ia 및 Ib가 전류 레벨을 교환한다면, 로직 신호가 부(negative)로 감지된다. 이 상태에서, I3 및 I4는 전류 레벨을 교환할 것이고, 0.2ma의 차가 로직 0으로서 감지된다. 따라서, 1에서 0으로의 로직 변화는 전류를 0.4ma 변하게 할 것이다.

도 7은, 2개의 전송선들(50 및 52)의 터미네이션 회로 말단에 배치된 도 4의 블록들의 보다 상세한 전체 수신기 회로 구현을 도시한다. Rt는 도시된 바와 같이 Pin+로부터 Pin-로 접속되고, Ia 및 Ib는 도 6에 도시된 바와 같이 Rt의 양 말단을 구동한다. 도 7은 전류 감지 회로(54), 전류 증폭 회로(56), 및 전류-전압(I/V) 변환 회로(58)의 보다 상세한 개략도이다.

도 7에서, 전류 감지 회로(54)는 Rt의 각 말단에 부착된 회로에 의해 구성되고, 전류 소스 I5 및 I6가 각 회로에 공급된다. 종래 기술에서 공지된 바와 같이, 이러한 전류 소스들은 일반적으로, 포지티브 파워 레일(60)로 PMOS 트랜지스터를 바이어싱함으로써 형성될 것이다. I3에 대한 전류 감지 회로는 N5 내지 N8을 포함한다. N7 및 N8과, I4에 대한 전류 감지 회로(54)는 N5' 내지 N8'을 포함한다. N7 및 N7'은 각각 N8 및 N8'과 동일한 드레인 전류를 공유하는 다이오드 접속된 트랜지스터들이다. N7 및 N8이 동일한 드레인 전류(I5)를 갖기 때문에, N7 및 N8에 대한 게이트-소스 전압은, 트랜지스터가 매칭되는 것을 가정하면, 동일하다. I3와 관련된 N5 내지 N7에 대한 설명은 I4와 관련된 N5' 내지 N7'에 대해 바로 적용되기 때문에, 이에 대해서는 아래에서 반복 설명되지 않는다. N6은, 니(knee) 영역으로부터 떨어져 있는 다이오드 접속된 장치들을 바이어스하고, 이에 따라 전류 감지도를 높이기 위해서, 제어된 트랜지스터화된 선형 저항을 형성하는 N5와 함께 배치된 다이오드 접속된 트랜지스터이다. N5 및 N5'의 저항은, 각각 N7 및 N7'의 게이트 전압에 의해 제어되고, 차례로, 다이오드 접속된 장치들 N6 및 N6'의 전류에 따른다. 따라서, 감지 소자(다이오드 접속된 장치)로부터의 전류 정보가 N5 및 N5'의 저항을 변경하기 위해서 사용되어, 2개 브랜치들 간의 유효 전류 차가 증가될 수 있다. 또한, 저항에서는, 노드 A 및 Ab에서 나타나는 고주파 노이즈의 영향이 감소된다. 이 회로 구성에서, I5, N7, N8은 미러링 효과(mirroring effect)를 통해 I3를 제어하고, 전압은 다음과 같이 N5 및 N6에 걸쳐 강하된다. 동일한 전류가 N5 및 N6을 통해 흐르기 때문에, 게이트-소스 전압들이 서로 동일하게 될 것이고, Pin+에서의 전압은 N7을 통해 미러링될 것이다. 이러한 방식으로, 다이오드 접속된 N6의 오프셋 전압이 보상되고, N6의 임피던스가 제어될 수 있다.

N9 및 N10의 게이트들은 전류 미러를 형성하면서 N6의 드레인에 접속되고, 이는 A로 표시된다. 유사하게, N11 및 N12는 N6'의 전류를 미러링한다. N10 및 N12는 B 및 Bb를 통해 I-V 변환 회로에 의해 감지된 증폭 전류를 제공하도록 사이징된다. 양호한 실시예에서, I3가 0.15ma에서 0.35ma로 변하면, 이 변화는 전류 미러 증폭 회로(56)를 통해 I9 및 I10에서 반영된다. I10은, 종래 기술에서 공지된 바와 같이 트랜지스터들을 사이징함으로써 변하는 I3의 증폭된 버전으로서 구성 될 수 있다. 또한, P9는 다이오드 접속된 트랜지스터로서 배치되어, 바이어스될 수 있고(도시 생략), I10은 I9를 미러링할 것이지만, P10을 사이징함으로써 증폭될 수 있다. P10 및 P9의 게이트-소스 전압은 동일하다. 이는, 전류 증폭을 제공하여, I10이 I3의 증폭된 버전이 되게 한다. 유사하게, 회로는 I4를 수신하여, I12에서 증폭된 버전을 제공한다.

도 7의 아이템(58)은 전압 변환을 수행하는 회로를 나타낸다. 2개의 출력, B 및 Bb는 N13 및 N14의 게이트로 각각 입력된다. I13 및 I14는 각각 I10 및 I12의 미러이다. P13 및 P14는 전류 미러들이다. B 및 Bb를 사용하는 풀 차동 동작이 수행되고, 이는, 차례대로(rail to rail) CMOS 로직 레벨을 제공하도록 동작하는 N15 및 P15를 구동하는, C에서의 전압 출력을 제공한다.

상술한 실시예들은 본 명세서에서 예시적으로 제시된 것이며, 이들의 다양한 변경들 및 대안들이 가능하다는 것을 이해해야 한다. 따라서, 본 발명은 광범위하게 검토되어야 하며, 첨부된 청구항에 의해서만 한정된다.

Claims

적어도 제1 및 제2 신호 전달 컨덕터를 정의하고, 특성 임피던스를 정의하는 전송선,

상기 제1 및 제2 신호 전달 컨덕터들을 통해 각각 부동의(unequal) 전류들을 선택적으로 구동하는 수단들,

상기 제1 및 제2 신호 전달 컨덕터들의 원심 말단(distal end)들 사이에 접속된 터미네이팅 레지스터(terminating register),

각 전송선의 원심 말단에서 전류들을 수신하는 수단들 - 상기 수신된 전류들은 서로 동일하지 않음 - , 및

상기 부동의 전류들을 감지하는 수단들

을 포함하는 전류 모드 전달 로직 전송선 드라이버 시스템.
제1항에 있어서,

2개의 전송선들을 통해서 부동의 전류들을 선택적으로 구동하는 상기 수단들은,

상기 제1 신호 전달 컨덕터에 선택적으로 접속된 제1 전류 소스, 및

제1 전송선의 상기 제2 신호 전달 컨덕터에 선택적으로 접속된 제2 전류 소스

를 포함하고,

상기 제1 전류 소스와 상기 제2 전류 소스는 크기가 동일하지 않은 전류 모드 전달 로직 전송선 드라이버 시스템.
제1항에 있어서,

상기 각 전송선의 원심 말단에서 전류들을 수신하는 상기 수단들은,

제1 전송선의 원심 말단과 적어도 하나의 반환 경로 컨덕터 사이에 접속된 제1 전류 수신 회로, 및

제2 전송선의 원심 말단과 적어도 하나의 반환 경로 컨덕터 사이에 접속된 제2 전류 수신 회로

를 포함하는 전류 모드 전달 로직 전송선 드라이버 시스템.
제1항에 있어서,

상기 제1 및 제2 전류 수신 회로들은 다이오드 접속된 MOS 트랜지스터들을 포함하는 전류 모드 전달 로직 전송선 드라이버 시스템.
제4항에 있어서,

상기 각 다이오드 접속된 MOS 트랜지스터를 바이어싱하여, 상기 전송선들의 원심 말단들에서 저 임피던스를 제공하는 수단들을 더 포함하고, 상기 저 임피던스는 상기 전송선의 특성 임피던스보다 실질적으로 높은 전류 모드 전달 로직 전송선 드라이버 시스템.
제1항에 있어서,

상기 부동의 전류들을 감지하는 수단들은, 상기 제1 수신 회로의 전류와 상기 제2 수신 회로의 전류를 비교하는 수단들을 포함하는 전류 모드 전달 로직 전송선 드라이버 시스템.
제6항에 있어서,

상기 제1 수신 회로의 전류와 상기 제2 수신 회로의 전류를 비교하는 상기 수단들은, 상기 제1 및 제2 수신 회로들의 전류들의 차를 증폭하는 차분 전류 증폭 회로를 포함하는 전류 모드 전달 로직 전송선 드라이버 시스템.
제6항에 있어서,

상기 차분 전류 증폭 회로는,

제1 출력 전류를 제공하는 제1 증폭 전류 미러링(mirroring) 회로,

제2 출력 전류를 제공하는 제2 증폭 전류 미러링 회로, 및

상기 제1 및 제2 출력 전류들을 수신하도록 구성되고, 상기 제1 및 제2 증폭 전류 미러링 회로들의 출력들 간의 차에 비례하는 전압 출력을 제공하는 전류-전압 변환 회로를 포함하는 전류 모드 전달 로직 전송선 드라이버 시스템.
제1항에 있어서,

상기 전송선은,

상기 제1 신호 전달 컨덕터, 및 적어도 하나의 반환 경로 컨덕터에 대한 특성 임피던스를 정의하는 제1 전송선, 및

상기 제2 신호 전달 컨덕터, 및 적어도 하나의 반환 경로 컨덕터에 대한 특성 임피던스를 정의하는 제2 전송선

을 포함하고,

상기 적어도 하나의 반환 경로 컨덕터는 접지되어 있는 전류 모드 전달 로직 전송선 드라이버 시스템.
적어도 제1 및 제2 신호 전달 컨덕터를 갖는 전송선을 정의하는 단계,

상기 제1 및 제2 신호 전달 컨덕터에 대한 특성 임피던스를 정의하는 단계,

상기 2개의 신호 전달 컨덕터들을 통해 부동의 전류들을 선택적으로 구동하는 단계,

적어도 상기 제1 및 제2 신호 전달 컨덕터들의 원심 말단들 사이에 터미네이팅 레지스터를 제공하는 단계,

상기 전송선의 원심 말단으로부터 전류들을 수신하는 단계 - 상기 수신된 전류들은 서로 동일하지 않음 - , 및

상기 부동의 전류들을 감지하는 단계

를 포함하는, 전송선들을 통해 전류 모드 로직 신호들을 전달하기 위한 방법.
제9항에 있어서,

상기 2개의 신호 전달 컨덕터들을 통해서 부동의 전류들을 선택적으로 구동하는 상기 단계는,

상기 제1 신호 전달 컨덕터에 제1 전류 소스를 선택적으로 접속하는 단계, 및

상기 제2 신호 전달 컨덕터에 제2 전류 소스를 선택적으로 접속하는 단계

를 포함하고,

상기 제1 전류 소스와 상기 제2 전류 소스는 크기가 동일하지 않은, 전류 모드 로직 신호들을 전달하기 위한 방법.
제10항에 있어서,

상기 전송선의 원심 말단으로부터 전류들을 수신하는 상기 단계는,

상기 제1 신호 전달 컨덕터의 원심 말단으로부터 제1 전류를 수신하는 단계, 및

상기 제2 신호 전달 컨덕터의 원심 말단으로부터 제2 전류를 수신하는 단계

를 포함하는, 전류 모드 로직 신호들을 전달하기 위한 방법.
제12항에 있어서,

상기 제1 및 제2 전류들은 다이오드 접속된 MOS 트랜지스터들에 의해 수신되 는, 전류 모드 로직 신호들을 전달하기 위한 방법.
제13항에 있어서,

각 다이오드 접속된 MOS 트랜지스터를 바이어싱하여, 상기 전송선들의 원심 말단들에서 저 임피던스를 제공하는 단계를 더 포함하고, 상기 저 임피던스는 상기 전송선의 특성 임피던스보다 실질적으로 높은, 전류 모드 로직 신호들을 전달하기 위한 방법.
제10항에 있어서,

상기 부동의 전류들을 감지하는 상기 단계는, 상기 제1 수신 회로의 전류와 상기 제2 수신 회로의 전류를 비교하는 단계를 포함하는, 전류 모드 로직 신호들을 전달하기 위한 방법.
제15항에 있어서,

상기 제1 수신 회로의 전류와 상기 제2 수신 회로의 전류를 비교하는 상기 단계는, 상기 제1 및 제2 수신 회로들의 전류들의 차를 증폭하는 단계를 포함하는, 전류 모드 로직 신호들을 전달하기 위한 방법.
제15항에 있어서,

상기 차를 증폭하는 단계는,

상기 제1 수신 회로의 전류를 1차 미러링 및 증폭하여, 제1 출력 전류를 제공하는 단계,

상기 제1 수신 회로의 전류를 2차 미러링 및 증폭하여, 제2 출력 전류를 제공하는 단계,

상기 제1 및 제2 출력 전류들을 수신하는 단계, 및

상기 수신된 제1 및 제2 출력 전류들 간의 차에 비례하는 전압 출력을 제공하는 단계

를 포함하는, 전류 모드 로직 신호들을 전달하기 위한 방법.
제10항에 있어서,

전송선을 정의하는 상기 단계는,

상기 제1 신호 전달 컨덕터 및 적어도 하나의 반환 경로 컨덕터에 대한 특성 임피던스를 갖는 제1 전송선을 정의하는 단계, 및

상기 제2 신호 전달 컨덕터 및 적어도 하나의 반환 경로 컨덕터에 대한 특성 임피던스를 갖는 제2 전송선을 정의하는 단계

를 포함하고,

상기 적어도 하나의 반환 경로 컨덕터는 접지되어 있는, 전류 모드 로직 신호들을 전달하기 위한 방법.