KR20070006762A

KR20070006762A - 2층 커패시터의 직렬 접속된 커패시터들의 전하를 등화하기위한 장치 및 방법

Info

Publication number: KR20070006762A
Application number: KR1020067017697A
Authority: KR
Inventors: 슈테판 볼츠; 마르틴 퀘테젠베르거; 라이너 크로느; 귄터 루게르트
Original assignee: 지멘스 악티엔게젤샤프트
Priority date: 2004-02-02
Filing date: 2005-01-07
Publication date: 2007-01-11
Also published as: CN100446380C; DE102004005136B4; CN1943091A; US7312596B2; JP4072187B2; EP1711990B1; DE502005010258D1; JP2007520186A; DE102004005136A1; US20070127274A1; EP1711990A1; WO2005074092A1

Abstract

본 발명은 2층 커패시터(DLC)의 커패시터들(C1-Cn)의 전하를 등화(equalising)하기 위한 장치 및 방법에 관한 것으로, 각각의 개별 커패시터에 할당된 개별 트랜스포머(Tr1-Tr2) 및 플라이백(flyback)-트랜스포머 또는 코일(Tro)을 구비하고, 상기 플라이백-트랜스포머 또는 코일로부터 에너지가 개별 트랜스포머를 경유하여 각각 가장 낮은 전하를 갖는 개별 트랜스포머로 전달되며, 상기 플라이백-트랜스포머의 측정된 충전 시간 및 방전 시간으로부터 상기 2층 커패시터 및 전하 등화 회로의 상태가 추론될 수 있다.

Description

2층 커패시터의 직렬 접속된 커패시터들의 전하를 등화하기 위한 장치 및 방법 {DEVICE AND METHOD FOR EQUALISING THE CHARGE OF SERIALLY CONNECTED CAPACITORS BELONGING TO A DOUBLE LAYER CAPACITOR}

본 발명은 청구항 1 또는 2에 따른, 특히 자동차-전기 계통에서 2층 커패시터에 속하는 직렬 접속된 커패시터들의 전하를 등화하기 위한 장치에 관한 것이다.

본 발명은 또한 청구항 5에 따른, 상기 장치를 작동시키기 위한 방법에 관한 것이다.

2층 커패시터는, 예를 들어 내연 기관을 위하여 가속을 서포트 하는 것(부스팅; boosting)과 관련해서는 전동기로서 기능하는 통합된 스타터-제너레이터(starter-generator)를 이용하여 또는 재생 브레이킹 과정(회복; recuperation) 도중에 운동 에너지를 전기 에너지로 변환하는 것과 관련해서는 제너레이터로서 기능하는 통합된 스타터-제너레이터를 이용하여, 자동차-전기 계통에서 단기간 동안 높은 레벨의 파워를 저장 및 제공하기 위한 가장 선호되는 기술적 해결책으로서 입증되었다.

2층 커패시터의 한 개별 커패시터의 최대 전압이 약 2.5 V 내지 3.0 V로 제한됨으로써, 예를 들어 42 V-전기 계통에 사용되는 2층 커패시터를 위한 통상적인 전압값인 60 V의 전압을 위해서는, 약 20개 내지 25개의 개별 커패시터가 직렬 접 속되어 하나의 커패시터 스택(stack)을 형성해야만 한다.

개별 커패시터들의 자체 방전의 차이(16 시간 안에 약 5 % 내지 8%만큼의 차이)로 인하여, 시간이 경과함에 따라 커패시터 스택 내에서 전하 불균형이 나타나고, 이와 같은 전하 불균형은 전하 등화가 실행되지 않는 경우에는 궁극적으로 상기 2층 커패시터를 불필요하게 한다. 방전 곡선이 자동차의 경우와 관련이 있는 주(周) 내지 월(月)의 기간으로 외삽(extrapolation)되면, 기존의 문제점이 명확해진다.

그러나 예를 들어 납-산-축전지의 경우와 같이 스택을 약간 과충전시킴으로써 이루어지는 간단한 전하 등화는 2층 커패시터의 경우에는 불가능하다.

유럽 공고 특허 출원서 제 0 432 639 B2호에는, 축전지 스택의 각각의 개별 축전지를 위하여 직사각형-기능 제너레이터를 포함하는 충전 회로 및 비교 회로 그리고 다이오드, 트랜스포머 및 콘택 브레이커(contact breaker)를 제공하여, 다수의 축전지가 직렬 접속된 경우에 약하게 충전된 축전지와 나머지 축전지 그룹 간에 전하 등화를 실행하는 것이 공지되어 있다. (절연 트랜스포머 원리를 따르는) 플라이백-컨버터로서 기능하는 상기 장치에 의해서는, 전체 스택으로부터 에너지가 제거된 다음에 상기 에너지가 가장 많이 방전된 축전지로 역 공급된다.

상기와 같은 노력들은 축전지가 2개 또는 3개인 경우에는 정당화될 수 있으나, 20개 이상의 축전지/커패시터로 이루어진 스택의 경우에는 결정적으로 지나치게 높다.

본 발명의 목적은, 적은 기술적 노력으로써 하나의 2층 커패시터의 커패시터 스택의 개별 커패시터들 간의 전하 등화를 위한 자체 제어 방식의 작동을 실행할 수 있는, 간단한 구조를 가진 장치를 제공하는 것이다. 본 발명의 또 다른 목적은, 상기 장치 및 커패시터 스택의 기능 모니터링을 실행할 수 있는, 상기 장치를 작동시키기 위한 방법을 제시하는 것이다.

상기 목적은 본 발명에 따라, 청구항 1 또는 2의 특징에 따른 장치 및 청구항 5의 특징에 따른 방법에 의해서 달성된다.

본 발명의 바람직한 개선예들은 종속항에서 기술된다.

본 발명에 따른 실시예들은 개략적인 도면을 참조하여 아래에서 상세하게 설명된다.

도 1은 본 발명에 따른 제 1 실시예의 회로를 보여주며,

도 2는 상기 회로의 선택된 포인트를 위한 전압 파형을 보여주고,

도 3은 상기 회로의 선택된 포인트를 위한 전류 파형을 보여주며,

도 4는 본 발명에 따른 제 2 실시예의 회로를 보여준다.

도 1은 양의 단자(V+) 및 음의 단자(V-)를 포함하고, 직렬 접속된 n개의 개별 커패시터(C1 내지 Cn)로 구성된 2층 커패시터(DLC)의 본 발명에 따른 제 1 실시예의 회로를 보여준다.

상기 회로는 플라이백-트랜스포머(Tr0)를 포함하고, 상기 플라이백-트랜스포머의 1차- 및 2차 권선은 서로 반대 위상으로 감기고, 상기 플라이백-트랜스포머는 자성 에너지 저장기의 기능을 갖는다. 도 1 내지 4에서 트랜스포머에 기입된 점들은 개별 권선들의 시작을 지시한다.

상기 플라이백-트랜스포머(Tr0)의 1차 권선은 한편으로는 양의 단자(V+)에 접속되고, 다른 한편으로는 예를 들어 MOSFET로서 형성된 스위칭 트랜지스터(T1)의 드레인 단자에 접속된다. 그러나 상기 스위칭 트랜지스터(T1)는 베이스 단자, 이미터 단자 및 콜렉터 단자를 구비한 바이폴라 트랜지스터로서도 형성될 수 있다. 상기 스위칭 트랜지스터(T1)의 소스 단자는 한편으로는 제 1 전압 비교기(KOMP1)의 반전 입력부에 접속되고, 다른 한편으로는 제 1 저항(R1)을 통하여 상기 회로의 기준 전위(접지)에 있는 음의 단자(V-)에 접속된다.

상기 스위칭 트랜지스터(T1)의 게이트 단자는 제 1 AND 부재(UND1)의 출력부에 접속되며, 상기 제 1 AND 부재의 한 입력부에는 제어 신호(EN)가 제공되고, 상기 제어 신호는 도시되지 않은 외부 제어 로직으로부터 제공되며, 상기 제 1 AND 부재의 다른 입력부는 제 2 AND 부재(UND2)의 출력부에 접속된다.

상기 제 1 전압 비교기(KOMP1)의 비반전 입력부는 싱글엔드형(single-ended)의 제 1 기준 전압(Vref1)에 접속되고, 상기 전압 비교기의 출력부는 상기 제 2 AND 부재(UND2)의 입력부에 및 모니터링 유닛(DIAG)(Diagnosis)의 제 1 입력부에 접속된다.

상기 플라이백-트랜스포머(Tr0)의 2차 권선의 단자는 직접적으로, 다른 단자는 제 1 다이오드(D0) 및 제 2 저항(R2)을 통하여 음의 단자(V-)에 접속된다. 제 1 커패시터(C0)는 한편으로는 상기 제 1 다이오드(D0)의 캐소드에 접속되고, 다른 한편으로는 음의 단자(V-)에 접속된다. 상기 제 1 다이오드(D0)의 캐소드와 제 2 저항(R2)의 접속점은 제 2 전압 비교기(KOMP2)의 반전 입력부에 접속되는 한편, 상 기 제 2 전압 비교기(KOMP2)의 비반전 입력부는 기준 전압(Vref1)에 인가된다.

상기 제 2 전압 비교기(KOMP2)의 출력부는 한편으로는 상기 제 2 AND 부재(UND2)의 다른 입력부에 접속되고, 다른 한편으로는 상기 모니터링 유닛(DIAG)의 제 2 입력부에 접속된다.

상기 모니터링 유닛(DIAG)의 제 3 입력부는 상기 제 2 전압 비교기(KOMP2)의 반전 입력부에 접속되고, 상기 모니터링 유닛(DIAG)의 제 4 입력부는 싱글엔드형의 제 2 기준 전압(Vref2)에 인가된다. 상기 모니터링 유닛(DIAG)의 출력부는 상태 신호(ST)를 제공하고, 상기 상태 신호는 도시되지 않은 외부 평가 로직에 의해서 모니터링 되며, 상기 외부 평가 로직에 대해서는 추후에 상세하게 설명될 것이다.

상기 2층 커패시터(DLC)의 각각의 개별 커패시터(C1 내지 Cn)들에는 동일한 위상으로 감겨진 (1차 권선 및 2차 권선이 서로 동일한 위상으로 감겨짐) 개별 트랜지스포머(Tr1 내지 Trn)들이 할당된다.

각각의 개별 트랜스포머(Tr1 내지 Trn)의 2차 권선의 권선 시작은 개별 다이오드(D1 내지 Dn)를 통하여, 상기 개별 트랜스포머에 할당된 개별 커패시터(C1 내지 Cn)의 양의 단자(+C1 내지 +Cn)에 접속되는 한편, 다른 단자는 상기 개별 트랜스포머에 할당된 개별 커패시터(C1 내지 Cn)의 다른 (음의) 단자에 직접 접속된다.

상기 개별 트랜스포머(Tr1 내지 Trn)들의 1차 권선은 병렬 접속되었으며, 이 경우 공통의 권선 시작은 상기 제 1 다이오드(D0)의 캐소드에 접속되고, 공통의 권선 끝은 음의 단자(V-)(기준 전위) 및 플라이백-트랜스포머(Tr0)의 2차 권선의 권선 끝에 접속된다. 이 경우 개별 트랜스포머들과 상기 플라이백-트랜스포머(Tr0) 의 접속은 2-와이어 버스 케이블(2-wire bus cable)에 의해서 이루어진다.

상기 장치를 작동시키기 위한 방법은 도 2a 내지 2e(전압) 그리고 도 3a 및 3b(전류)에 도시된, 회로의 선택된 점들을 위한 신호 파형을 참조하여 아래에서 기술된다. 이 경우에는, 2층 커패시터의 공칭 전압이 DLC = 10 V이고, 개별 커패시터의 공칭 전압이 2.5 V이며, n = 4라는 내용이 가정된다. 이 경우에 전하 등화는 상기 2층 커패시터(DLC)의 전체 전압으로부터 이루어지지만, 다른 에너지 저장기가 상기 2층 커패시터(DLC)와 접속되자마자 전하 등화는 상기 다른 에너지 저장기로부터도 이루어질 수 있으며, 이와 같은 내용은 도 1에는 도시되어 있지 않다.

이미 언급된 제어 신호(EN)(도 2a, t = 1 ㎲의 시점에서 시작)에 의해서는, 상기 제어 신호 동안에 스위칭 트랜지스터(T1)의 기간이 상기 AND 부재(UND1)를 통하여 릴리스 된다(도 2b는 스위칭 트랜지스터(T1)의 드레인 단자에서의 전압을 보여준다; 시점 t = 1 ㎲까지는 드레인 단자에서의 전압이 +10 V이고, 시점 t = 1 ㎲에서는 전압이 거의 0 V까지 떨어진다). 상기 제어 신호(EN) 및 상기 AND 부재(UND2)의 출력부가 하이-레벨이면, 스위칭 트랜지스터(T1)가 도통 접속된다(도 2e, t = 1 ㎲).

전류는 양의 단자(V+)로부터 상기 플라이백-트랜스포머(Tr0)의 1차 권선, 스위칭 트랜지스터(T1) 및 제 1 저항(R1)을 거쳐 음의 단자(V-)까지 흐르기 시작하며(도 3a), 이 경우 제 1 저항(R1)에는 상기 전류에 비례하는 전압이 인가된다(도 2c).

제 1 저항(R1)에 인가되는 전압은 전류 흐름이 증가함에 따라서, 다시 말해 상기 플라이백-트랜스포머(Tr0)의 코어의 충전이 증가함에 따라서 상승한다. 상기 전압이 시점 t

2.2 ㎲에서 기준 전압(Vref1)에 도달하면, 전압 비교기(KOMP1)가 자신의 출력부를 하이-레벨로부터 로우-레벨로 전환하고, 그에 따라 상기 AND 부재 (UND")의 출력부도 마찬가지로 로우-레벨로 됨으로써, 스위칭 트랜지스터는 비도통 접속된다. 따라서, 상기 전압 비교기(KOMP1)는 플라이백-트랜스포머(Tr0)의 1차 전류를 검출하기 위해서 이용된다.

제 1 저항(R1)을 통해 흐르는 전류가 신속하게 떨어지기 때문에, 상기 저항에 인가되는 전압도 또한 줄어들어 기준 전압(Vref1) 값 아래로 떨어진다. 이때 상기 전압 비교기(KOMP1)의 출력부가 즉시 재차 하이-레벨로 된다면, 그에 의해서 스위칭 트랜지스터(T1)는 다시 도통 접속될 것이다.

상기와 같은 현상을 방지하기 위하여, 플라이백-트랜스포머(Tr0)의 스위칭 오프시에 상기 플라이백-트랜스포머의 2차 측에서 발생하는 전압 점프가 검출되어, 상기 플라이백-트랜스포머(Tr0)가 완전히 방전될 때까지 스위칭 트랜지스터(T1)를 비도통 상태로 유지하기 위해서 사용된다.

스위칭 트랜지스터(T1)가 비도통 접속된 경우에는, - 자체 코어에 저장된 에너지에 의해서 작동되는 - 상기 플라이백-트랜스포머(Tr0)의 1차 측 전압이 양의 단자(V+)에서의 전압 이상으로 상승한다. 그와 마찬가지로 상기 플라이백-트랜스포머(Tr0)의 2차 측 전압도 상승한다; 상기 전압에 의해서 야기되는 전류는 통과 방향으로 작동되는 제 1 다이오드(D0)를 통해 흘러(도 2d) 제 2 저항(R2)에서 비례 전압을 발생시키며, 상기 전압의 상승 속도는 제 1 커패시터(C0)의 충전 상태에 의 해서 결정된다. 상기 전압은 상기 전압 비교기(KOMP2)의 반전 입력부에 도달한다. 다시 말해, 상기 입력부는 상기 플라이백-트랜스포머(Tr0)의 2차 전압을 검출하기 위해서 이용된다.

상기 전압이 기준 전압(Vref1)보다 크면, 상기 전압 비교기(KOMP2)의 출력부가 로우-레벨로 됨으로써, 스위칭 트랜지스터(T1)는 AND 부재(UND2 및 UND1)를 통해 비도통 상태로 유지된다. 플라이백-트랜스포머(Tr0)가 완전히 방전되고 전압이 자신의 2차 측에서 브레이크-다운 될 때에 비로소, 전압은 전압 비교기(KOMP2)의 반전 입력부에서 기준 전압(Vref1) 아래로 떨어지며, 그 다음에 상기 전압 비교기의 출력부는 하이-레벨로 되고, AND 부재(UND2 및 UND1)를 통해 스위칭 트랜지스터(T1)를 재차 도통 상태로 제어한다.

스위칭 트랜지스터(T1)가 도통 접속되는 경우에는 플라이백-트랜스포머(Tr0)의 2차 권선의 전압이 음이 된다는 사실은 중요하지 않은데, 그 이유는 이 경우에는 제 1 다이오드(D0)가 차단되기 때문이다.

플라이백-트랜스포머(Tr0)에 저장된 에너지는 스위칭 트랜지스터(T1)가 비도통 접속된 후에 상기 플라이백-트랜스포머(Tr0)의 2차 권선 및 제 1 다이오드(D0)를 거쳐 제 1 커패시터(C0) 및 상기 작은 개별 트랜스포머(Tr1 내지 Trn)의 병렬 접속된 1차 권선까지 그리고 그곳으로부터 상기 개별 트랜스포머의 2차 권선 및 개별 다이오드(D1 내지 Dn)를 거쳐 개별 커패시터(C1 내지 Cn)까지 흘러 간다.

상기 스위칭 트랜지스터(T1)의 비도통 접속과 연관된, 상기 플라이백-트랜스포머(Tr0)의 1차 권선에서의 신속한 전류 상승은 제일 먼저 제 1 커패시터(C0)를 충전시킨다. 그에 의해서 개별 트랜스포머(Tr1 내지 Trn)의 자화 인덕턴스(magnetizing inductance)가 전류를 구성하기 위한 충분한 시간을 얻음으로써, 결국에는 상기 개별 트랜스포머의 2차 측에서도 전류가 흐를 수 있게 된다.

따라서, 개별 트랜스포머의 2차 측, 예를 들어 Tr1에서는, 개별 커패시터(C1)의 충전 전압과 개별 다이오드(D1)의 순방향 전압의 총합에 상응하는 전압이 형성된다. 이와 같은 내용은 트랜스포머(Tr2 내지 Trn)의 2차 전압에 대해서도 동일한 방식으로 적용된다. 상기 전압에 대한 통상적인 값은 예를 들어 3.2 V이며, 이 경우 C1의 충전 전압은 2.5 V이고, D1의 순방향 전압은 0.7 V이다. 쇼트키(Schottky) 다이오드를 사용하는 경우에는, 상기 다이오드 순방향 전압이 단지 약 0.3 V에 불과하다.

각각의 개별 트랜스포머의 1차 전압은 각각의 2차 전압 및 각각의 개별 트랜스포머(Tr1 내지 Trn)에 대하여 동일한 것으로 세팅된 변속비에 의해서 제공된다.

그 결과, 개별 커패시터(C1 내지 Cn)의 충전 전압이 상이한 경우에도 트랜스포머(Tr1 내지 Trn)의 상이한 1차 전압이 얻어지게 된다.

그러나 이때에는 전체 트랜스포머(Tr1 내지 Trn)의 1차 권선이 병렬 접속되어 있기 때문에, 어쩔 수 없이 통일된 1차 전압 - 및 그와 더불어 통일된 2차 전압이 얻어진다.

상기 통일된 1차 전압은 가장 낮은 충전 전압을 갖는 개별 커패시터, 예컨대 C1에 의해서 야기되는데, 그 이유는 상기 개별 커패시터가 자신에게 할당된 개별 트랜스포머(Tr1)에서도 가장 낮은 1차 전압을 발생시키기 때문이다.

상기 통일된 1차 전압은 - 상기 트랜스포머의 반비례 변속비로 변속되어 - 또한 다른 모든 트랜스포머(Tr2 내지 Trn)의 2차 측에도 인가된다.

그러나 이때에는 상기 전압이 각각의 개별 커패시터(C2 내지 Cn)의 충전 전압과 해당 개별 다이오드의 순방향 전압의 총합보다 크기 때문에, 상기 개별 다이오드(D2 내지 Dn)는 도통되지 않고, 개별 커패시터(C2 내지 Cn)는 충전 전류를 전혀 얻지 못한다. 오히려, 플라이백-트랜스포머(Tr0)의 2차 측으로부터 유래하는 전류가 실제로 가장 작은 전압을 갖는 개별 커패시터(C1)에 충전 전류로서 흘러간다.

충전 과정이 진행되는 동안, 상기 커패시터의 전압은 상승하고, 상기 전압은 두 번째로 가장 낮은 전압을 갖는 커패시터의 값에 도달한다. 이때부터는, 상기 커패시터에 할당된 개별 다이오드도 도통되고, 상기 커패시터도 또한 충전 전류의 일부분을 얻게 된다. 그렇기 때문에, 이때부터 상기 2개 커패시터의 전압은, 그 전압이 세 번째로 가장 낮은 전압을 갖는 커패시터의 값에 도달할 때까지, 또한 그 이상으로까지 상승한다.

상기 과정은, 결국 스택의 모든 커패시터(C1 내지 Cn)가 동일한 전압을 가질 때까지 반복된다. 그때 충전 과정은 종료된다.

상기 모니터링 회로(DIAG)에 의해서는, 전압 비교기(KOMP1)의 출력부에서 측정 가능한 신호 기간이 충전 기간과 같도록 측정되고, 전압 비교기(KOMP2)의 출력부에서 측정 가능한 신호 기간이 플라이백-트랜스포머(Tr0)의 방전 기간과 같도록 측정되어 미리 주어진 상부 및 하부 한계값과 비교된다.

상기 측정된 기간들이 상기 미리 주어진 한계값 안에 있으면, 2층 커패시터(DLC) 및 전하 등화 회로의 완벽한 상태로부터 출발할 수 있게 된다. 이와 같은 방식에 의해, 예를 들어 개별 커패시터 각각의 단락 또는 인터럽트와 같은 기능 에러들이 간단히 검출될 수 있다.

더 나아가, 플라이백-트랜스포머(Tr0)의 정류된 2차 전압의 추가적인 측정은(도 2d), 예를 들어 약 0.2 ㎲ 내지 1.0 ㎲에 달하는 도 2d에 따른 시간적 크기 안에서 전압 및 과도 진동의 상승 후에 진폭이 검출됨으로써, 개별 커패시터(C1 내지 Cn)의 가장 낮은 전압의 검출도 가능케 한다. 상기 값은 하나의 개별 커패시터의 현재 가장 작은 전압에 비례한다.

미리 주어진 상부 및 하부 한계값과 상기 값의 비교도 또한 2층 커패시터(DLC)의 기능에 대한 정보를 제공한다.

상기와 같은 방식으로 검출된 상기 2층 커패시터(DLC)의 전체 상태는 모니터링 유닛(DIAG)의 출력부에서, 상응하는 레벨을 갖는 상태 신호(ST)에 의해서 디스플레이된다. 상기 상태 신호(ST)는, 상기 2층 커패시터(DLC)가 에러 없이 동작하는지의 여부 또는 검사 혹은 수선을 위한 작업장이 필요한지의 여부를 지시한다.

도 4는, 플라이백-트랜스포머(Tr0)가 코일(L1)로 대체되고, 예컨대 PNP-트랜지스터와 같은 트랜지스터(T2) 및 제 3 저항(R3)이 추가되었다는 내용 외에는 실제로 도 1에 따른 회로와 동일한, 본 발명에 따른 제 2 실시예의 회로를 보여준다.

상기 회로는 도 1에서 플라이백-트랜스포머(Tr0)가 배치된 장소에 코일(L1)을 포함한다. 상기 코일(L1)의 한 단자는 양의 단자(V+)에 접속되며, 다른 단자는 한편으로는 스위칭 트랜지스터(T1)의 드레인 단자에 접속되고, 다른 한편으로는 제 1 다이오드(D0) 및 제 3 저항(R3)을 통해, 레벨 컨버터로서 작동하는 트랜지스터(T2)의 이미터 단자에 접속되며, 상기 트랜지스터(T2)의 베이스 단자는 양의 단자(V+)에 접속되고, 콜렉터 단자는 제 2 저항(R2) 및 전압 비교기(KOMP2)의 반전 입력부에 접속된다. 상기 제 1 커패시터(C0)는 한편으로는 상기 제 1 다이오드(D0)의 캐소드 단자에 접속되고, 다른 한편으로는 양의 단자(V+)에 접속된다.

상기 코일(L1)에 대한 개별 트랜스포머(Tr1 내지 Trn)의 1차 권선의 접속은, 상호 접속된 권선 처음이 제 1 다이오드(D0)의 연결점 및 제 3 저항(R)에 접속되는 방식으로, 그리고 상호 접속된 권선 끝이 양의 단자(V+)에 접속되는 방식으로 이루어진다.

회로의 나머지 부분은 이미 언급된 바와 같이 도 1에 따른 회로와 동일하다. 본 실시예에서도, 개별 트랜스포머와 코일(L1)의 접속은 2-와이어 버스 케이블에 의해서 이루어진다.

상기 회로에서 코일(L1)의 방전 전압의 측정은 양의 단자(V+)에 인가되는 전압과 관련될 수밖에 없으며, 상기 측정은 레벨 컨버터로서 작동하는 PNP-트랜지스터(T2)에 의해서 이루어진다.

스위칭 트랜지스터(T)가 도통 되도록 제어됨으로써 상기 스위칭 트랜지스터의 드레인 전압이 낮으면, 제 1 다이오드(D0)는 차단되고, 코일(L1)로부터 출발하여 트랜지스터(T2)의 베이스-이미터-다이오드를 통과하는 전류 흐름은 차단 방향으로 저지된다.

이때에는 상기 양의 단자(V+)의 전위에 인가되는 트랜지스터(T2)의 베이스 전압이 상기 트랜지스터의 이미터 전압보다 높기 때문에, 트랜지스터(T2)는 차단되고, R2 또는 전압 비교기(KOMP2)의 반전 입력부에서의 전압은 0 볼트가 된다.

스위칭 트랜지스터(T1)의 비도통 상태 후에, 코일(L1)의 전압이 양의 단자(V+)에서의 전위 이상으로 점프하면, 제 1 다이오드(D0)는 도통 상태로 되고, 전류는 코일(L1)로부터 제 1 다이오드(D0), 제 3 저항(R), 트랜지스터(T2) 및 제 2 저항(R2)을 거쳐 음의 단자(V-)(기준 전위)까지 흘러가기 시작한다.

상기 전류는 제 2 저항(R2)에서 양의 전압을 발생시키고, 상기 양의 전압이 도 1에 따른 실시예에 기술된 바와 같이 기준 전압(Vref1)보다 크기 때문에, 결과적으로 전압 비교기(KOMP2)의 출력부는 로우-레벨로 전환되고, 이와 같은 전환은 결국에 스위칭 트랜지스터(T1)를 AND 부재(UND2 및 UND1)를 통하여 비도통 접속시킨다.

코일(L1)이 완전히 방전된 경우에 비로소, 상기 코일의 방전 전압이 거의 기준 전위까지 떨어지며, 그로 인해 제 2 저항(R2)을 통과하는 전류 흐름은 브레이크-다운 되고, 스위칭 트랜지스터(T1)는 도 1에 따른 실시예에 기술된 바와 같이 재차 도통 되도록 제어된다.

상기 회로의 나머지 기능 방식 및 그 작동 방법은 이미 앞에서 기술된 바와 같이 도 1에 따른 실시예와 동일하다.

Claims

각각의 커패시터(C1 내지 Cn)에 할당된 각각 하나의 개별 트랜스포머(Tr1 내지 Trn) 및 전압 비교기를 구비하며, 상기 개별 트랜스포머의 2차 권선이 상기 커패시터의 양의 단자에는 개별 다이오드(D1 내지 Dn)를 통해 접속되고, 음의 단자에는 직접 접속되도록 구성된, 2층 커패시터(DLC)의 직렬 접속된 커패시터들의 전하를 등화하기 위한 장치로서,

플라이백-트랜스포머(Tr0)가 제공되고, 상기 트랜스포머의 1차 권선 및 2차 권선은 서로 반대 위상으로 감기며, 상기 권선의 끝은 그 1차 권선이 상기 2층 커패시터(DLC)의 양의 단자(V+)에 접속되고, 상기 권선의 처음은 스위칭 트랜지스터(T1)의 콜렉터 단자 또는 드레인 단자에 접속되며,

상기 플라이백-트랜스포머(Tr0)의 2차 권선의 권선 끝은 상기 2층 커패시터(DLC)의 음의 단자(V-)에 직접 접속되는 한편, 상기 권선의 처음은 제 1 다이오드(D0) 및 제 2 저항(R2)의 직렬 접속을 통해 상기 2층 커패시터(DLC)의 음의 단자(V-)에 접속되며,

제 1 전압 비교기(KOMP1)가 제공되고, 상기 전압 비교기의 반전 입력부는 한편으로는 스위칭 트랜지스터(T1)의 이미터 단자 또는 소스 단자에 접속되고, 다른 한편으로는 제 1 저항(R1)에 접속되며, 상기 전압 비교기의 다른 단자는 상기 2층 커패시터(DLC)의 음의 단자(V-)에 접속되며,

제 1 AND 부재(UND1)가 제공되며, 상기 부재의 출력부는 스위칭 트랜지스 터(T1)의 베이스 단자 또는 게이트 단자에 접속되고, 상기 부재의 한 입력부에는 외부 제어 신호(EN)가 제공되며,

제 2 AND 부재(UND2)가 제공되며, 상기 부재의 출력부는 상기 제 1 AND 부재(UND1)의 다른 입력부에 접속되고, 상기 부재의 한 입력부는 상기 제 1 전압 비교기(KOMP1)의 출력부에 접속되며,

제 2 전압 비교기(KOMP2)가 제공되고, 상기 전압 비교기의 반전 입력부는 제 1 다이오드(D0)와 제 2 저항(R2) 간 연결점에 접속되며,

제 1 기준 전압(Vref1)이 제공되고, 상기 기준 전압은 상기 제 1 전압 비교기(KOMP1) 및 제 2 전압 비교기(KOMP2)의 비반전 입력부에 인가되며,

상기 제 2 전압 비교기(KOMP2)의 출력부는 상기 제 2 AND 부재(UND2)의 다른 입력부에 접속되며,

모니터링 유닛(DIAG)이 제공되고, 상기 모니터링 유닛의 제 1 입력부는 상기 제 1 전압 비교기(KOMP1)의 출력부에 접속되고, 상기 모니터링 유닛의 제 2 입력부는 상기 제 2 전압 비교기(KOMP2)의 출력부에 접속되며, 상기 모니터링 유닛의 제 3 입력부는 상기 제 2 전압 비교기(KOMP2)의 반전 입력부에 접속되고, 상기 모니터링 유닛의 제 4 입력부는 제 2 기준 전압(Vref2)에 인가되고, 상기 모니터링 유닛의 출력부에서 상태 신호(ST)가 분기될 수 있으며,

개별 트랜스포머(Tr1 내지 Trn)가 동일한 위상으로 감기며, 상기 각각의 개별 트랜스포머(Tr1 내지 Trn)의 2차 권선의 권선 처음은 개별 다이오드(D1 내지 Dn)를 통해 상기 트랜스포머에 할당된 개별 커패시터(C1 내지 Cn)의 양의 단자에 접속되는 한편, 상기 2차 권선의 권선 끝은 상기 트랜스포머에 할당된 개별 커패시터(C1 내지 Cn)의 음의 단자에 직접 접속되며,

상기 개별 트랜스포머(Tr1 내지 Trn)의 1차 권선들이 병렬 접속되며, 공통의 권선 처음은 상기 제 1 다이오드(D1)와 제 2 저항(R2) 간 연결점에 접속되고, 공통의 권선 끝은 음의 단자(V-) 및 상기 플라이백-트랜스포머(Tr0)의 2차 권선의 권선 끝에 접속되는,

2층 커패시터(DLC)의 직렬 접속된 커패시터들의 전하를 등화하기 위한 장치.
각각의 커패시터(C1 내지 Cn)에 할당된 각각 하나의 개별 트랜스포머(Tr1 내지 Trn) 및 전압 비교기를 구비하며, 상기 개별 트랜스포머의 2차 권선이 상기 커패시터의 양의 단자에는 개별 다이오드(D1 내지 Dn)를 통해 접속되고, 음의 단자에는 직접 접속되도록 구성된, 2층 커패시터(DLC)의 직렬 접속된 커패시터들의 전하를 등화하기 위한 장치로서,

코일(L1)이 제공되며, 상기 코일의 한 단자는 상기 2층 커패시터(DLC)의 양의 단자(V+)에 접속되고, 상기 코일의 다른 단자는 한편으로는 스위칭 트랜지스터(T1)의 콜렉터 단자 또는 드레인 단자에 접속되며,

PNP-트랜지스터(T2)가 제공되고, 상기 트랜지스터의 베이스 단자는 상기 코일(L1)의 한 단자에 접속되며, 상기 트랜지스터의 이미터 단자는 제 3 저항 및 제 1 다이오드(D0)를 통해 상기 코일(L1)의 다른 단자에 접속되고, 상기 트랜지스터의 콜렉터 단자는 제 2 저항을 통해 상기 2층 커패시터(DLC)의 음의 단자(V-)에 접속 되며,

제 1 전압 비교기(KOMP1)가 제공되며, 상기 전압 비교기의 반전 입력부는 한편으로는 상기 스위칭 트랜지스터(T1)의 이미터 단자 또는 소스 단자에 접속되고, 상기 전압 비교기의 다른 단자는 상기 2층 커패시터(DLC)의 음의 단자(V-)에 접속되며,

제 1 AND 부재(UND1)가 제공되며, 상기 부재의 출력부는 상기 스위칭 트랜지스터(T1)의 베이스 단자 또는 게이트 단자에 접속되고, 상기 부재의 한 입력부에는 외부 제어 신호(EN)가 제공되며,

제 2 AND 부재(UND2)가 제공되며, 상기 부재의 출력부는 상기 제 1 AND 부재(UND1)의 다른 입력부에 접속되고, 상기 부재의 한 입력부는 상기 제 1 전압 비교기(KOMP1)의 출력부에 접속되며,

제 2 전압 비교기(KOMP2)가 제공되고, 상기 전압 비교기의 반전 입력부는 상기 트랜지스터(T2)의 콜렉터와 제 2 저항(R2) 간 연결점에 접속되며,

제 1 기준 전압(Vref1)이 제공되고, 상기 기준 전압은 상기 제 1 전압 비교기(KOMP1) 및 제 2 전압 비교기(KOMP2)의 비반전 입력부에 인가되며,

상기 제 2 전압 비교기(KOMP2)의 출력부는 상기 제 2 AND 부재(UND2)의 다른 입력부에 접속되며,

모니터링 유닛(DIAG)이 제공되고, 상기 모니터링 유닛의 제 1 입력부는 상기 제 1 전압 비교기(KOMP1)의 출력부에 접속되고, 상기 모니터링 유닛의 제 2 입력부는 상기 제 2 전압 비교기(KOMP2)의 출력부에 접속되며, 상기 모니터링 유닛의 제 3 입력부는 상기 제 2 전압 비교기(KOMP2)의 반전 입력부에 접속되고, 상기 모니터링 유닛의 제 4 입력부는 제 2 기준 전압(Vref2)에 인가되고, 상기 모니터링 유닛의 출력부에서 상태 신호(ST)가 분기될 수 있으며,

개별 트랜스포머(Tr1 내지 Trn)가 동일한 위상으로 감기며, 상기 각각의 개별 트랜스포머(Tr1 내지 Trn)의 2차 권선의 권선 처음은 개별 다이오드(D1 내지 Dn)를 통해 상기 트랜스포머에 할당된 개별 커패시터(C1 내지 Cn)의 양의 단자에 접속되는 한편, 상기 2차 권선의 권선 끝은 상기 트랜스포머에 할당된 개별 커패시터(C1 내지 Cn)의 음의 단자에 직접 접속되며,

상기 개별 트랜스포머(Tr1 내지 Trn)의 1차 권선들이 병렬 접속되며, 공통의 권선 처음은 상기 제 1 다이오드(D1)와 제 3 저항(R3) 간 연결점에 접속되고, 공통의 권선 끝은 상기 2층 커패시터(DLC)의 양의 단자(V+) 및 상기 코일(L1)의 한 단자에 접속되는,

2층 커패시터(DLC)의 직렬 접속된 커패시터들의 전하를 등화하기 위한 장치.
제 1 항 또는 제 2 항에 있어서,

상기 개별 트랜스포머(Tr1 내지 Trn) 및 상기 개별 다이오드(D1 내지 Dn)가 상기 개별 커패시터(C1 내지 Cn)와 함께 상기 2층 커패시터(DLC)의 하우징 내에 배치되는 것을 특징으로 하는,

2층 커패시터(DLC)의 직렬 접속된 커패시터들의 전하를 등화하기 위한 장치.
제 1 항 또는 제 2 항에 있어서,

상기 개별 트랜스포머와 상기 플라이백-트랜스포머(Tr0) 또는 코일(L1)의 접속이 2-와이어 버스 케이블(2-wire bus cable)에 의해서 이루어지는 것을 특징으로 하는,

2층 커패시터(DLC)의 직렬 접속된 커패시터들의 전하를 등화하기 위한 장치.
제 1 항에 있어서,

제 1 커패시터(C0)가 제공되며, 상기 커패시터가 한편으로는 상기 제 1 다이오드(D0)의 캐소드 단자에 접속되고, 다른 한편으로는 음의 단자(V-)에 접속되는 것을 특징으로 하는,

2층 커패시터(DLC)의 직렬 접속된 커패시터들의 전하를 등화하기 위한 장치.
제 2 항에 있어서,

제 1 커패시터(C0)가 제공되며, 상기 커패시터가 한편으로는 상기 제 1 다이오드(D0)의 캐소드 단자에 접속되고, 다른 한편으로는 양의 단자(V+)에 접속되는 것을 특징으로 하는,

2층 커패시터(DLC)의 직렬 접속된 커패시터들의 전하를 등화하기 위한 장치.
제 1 항 또는 제 2 항에 따른 장치를 작동시키기 위한 방법으로서,

상기 작동이 자동 제어 방식으로 이루어지며,

스위칭 트랜지스터(T1)는

외부 제어 신호(EN)가 존재하는 동안에 그리고 상기 플라이백-트랜스포머(Tr0)의 2차 권선의 전압 또는 코일(L1)의 전압이 미리 주어진 값 아래에 있는 동안에는 도통 되도록 제어되고,

상기 플라이백-트랜스포머(Tr0)의 1차 권선 또는 상기 코일(L1)을 통해 흐르는 전류가 미리 주어진 값에 도달하면 비도통 되도록 제어되며,

상기 플라이백-트랜스포머(Tr0)의 2차 권선의 전압 또는 코일(L1)의 전압이 미리 주어진 값을 초과하거나 또는 외부 제어 신호(EN)가 존재하지 않는 동안에는 비도통 제어된 상태로 유지되는,

2층 커패시터(DLC)의 직렬 접속된 커패시터들의 전하를 등화하기 위한 장치를 작동시키기 위한 방법.
제 1 항 또는 제 2 항에 있어서,

상기 제 1 전압 비교기(KOMP1)의 출력에서 측정 가능하고 충전 기간에 상응하는 신호 기간 및 상기 제 2 전압 비교기(KOMP2)의 출력부에서 측정 가능하고 상기 플라이백-트랜스포머(Tr0) 또는 코일(L1)의 방전 기간에 상응하는 신호 기간이 모니터링 회로(DIAG) 내에서 각각 상부 및 하부 한계값과 비교되며,

상기 측정된 값이 상기 한계값 안에 있는 동안에는, 상기 2층 커패시터(DLC) 및 전하 등화 회로가 완벽한 상태로부터 출발하며,

상기 모니터링 회로(DIAG)가 상기 상태에 상응하는 상태 신호(ST)를 출력하 는 것을 특징으로 하는,

2층 커패시터(DLC)의 직렬 접속된 커패시터들의 전하를 등화하기 위한 장치를 작동시키기 위한 방법.
제 1 항 또는 제 2 항에 있어서,

상기 플라이백-트랜스포머(Tr0) 또는 코일(L1)의 방전 과정 중에 과도 진동 후에 측정 가능한, 정류된 방전 전압의 진폭이 상기 2층 커패시터(DLC)의 개별 커패시터(C1 내지 Cn)의 현재 가장 낮은 전압에 비례하는 것을 특징으로 하는,

2층 커패시터(DLC)의 직렬 접속된 커패시터들의 전하를 등화하기 위한 장치를 작동시키기 위한 방법.
제 8 항 또는 제 9 항에 있어서,

상기 과도 진동 후에 측정 가능한, 정류된 방전 전압의 진폭이 모니터링 회로(DIAG) 내에서 각각 상부 및 하부 한계값과 비교되며,

상기 측정된 값이 상기 한계값 안에 있는 동안에는, 상기 2층 커패시터(DLC)가 완벽한 상태로부터 출발하며,

상기 모니터링 회로(DIAG)가 상기 상태에 상응하는 상태 신호(ST)를 출력하는 것을 특징으로 하는,

2층 커패시터(DLC)의 직렬 접속된 커패시터들의 전하를 등화하기 위한 장치를 작동시키기 위한 방법.