JP4072187B2

JP4072187B2 - ２重層キャパシタの直列接続されたキャパシタの充電を補償するための装置および方法

Info

Publication number: JP4072187B2
Application number: JP2006550152A
Authority: JP
Inventors: ボルツシュテファン; ゲツェンベルガーマーティン; クノルライナー; ルガートギュンター
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 2004-02-02
Filing date: 2005-01-07
Publication date: 2008-04-09
Anticipated expiration: 2025-01-07
Also published as: CN100446380C; DE102004005136B4; CN1943091A; US7312596B2; EP1711990B1; DE502005010258D1; JP2007520186A; DE102004005136A1; US20070127274A1; EP1711990A1; KR20070006762A; WO2005074092A1

Description

【技術分野】
【０００１】
本発明は、とりわけ自動車車載電源網において２重層キャパシタの直列接続されたキャパシタの充電を補償するための、請求項１または２記載の装置に関する。すなわち、２重層キャパシタの直列接続されたキャパシタの充電を補償するための装置であって、各キャパシタにそれぞれ所属する個別変圧器と、電圧比較器とが設けられており、該個別変圧器の２次巻線は、個別ダイオードを介して該キャパシタの正端子に接続され、かつ負端子に直接接続されている形式の装置に関する。
【０００２】
また本発明は、前記装置を作動するための方法にも関する。
【０００３】
２重層キャパシタは自動車車載電源網において、短時間で高い電力を蓄積および供給するために最も有利な技術的手段として見なされており、たとえば、電動機として動作する統合されたスタータジェネレータによって内燃機関の加速支援（ブースト）が行われる際、または再生的な制動プロセス（回生）時に、ジェネレータとして動作する統合されたスタータジェネレータによって運動エネルギーが電気エネルギーに変換される際に最も有利な技術的手段として見なされている。
【０００４】
２重層キャパシタの個々のキャパシタの最大電圧は、約２．５Ｖ〜３．０Ｖに制限されているので、たとえば、４２Ｖ車載電源網で使用される２重層キャパシタの典型的な電圧値である６０Ｖの電圧の場合、約２０〜２５個の個々のキャパシタを直列接続して１つのキャパシタスタックを構成しなければならない。
【０００５】
個々のキャパシタの自己放電が（１６時間で約５〜８％）異なるのに起因して、時間の経過とともにキャパシタスタックにおいて充電状態の不均衡が生じる。それゆえ、充電補償が行われない場合、最終的には２重層キャパシタが使用できなくなってしまう。この放電曲線を、自動車において重要な数週間から数ヶ月までの期間にまで外挿すると、この問題は明白になる。
【０００６】
しかし、たとえば鉛蓄電池の場合のように、スタックのわずかな過充電を行うことによって実施される単純な充電補償は、２重層キャパシタでは不可能である。
【０００７】
ＥＰ０４３２６３９Ｂ２から、直列接続された多数の蓄電池において、充電量が小さい蓄電池と他の蓄電池のグループとの間で充電補償を行うことが公知になっている。ここではこうするために、蓄電池スタックの個々の蓄電池に対してそれぞれ、比較回路と、矩形関数発生器を有する充電回路と、ダイオードと、変圧器と、遮断器とが設けられる。フライバック変換器として（阻止変換器原理にしたがって）動作するこのような装置により、スタック全体からエネルギーが除去された後、このエネルギーは、最も放電量が多かった蓄電池に戻されて蓄積される。
【０００８】
このことを行う手間は、２，３個の蓄電池には許容されるが、２０個以上の蓄電池／キャパシタから成るスタックの場合には大きすぎると判断される。
【０００９】
本発明の課題は、キャパシタスタックの個々のキャパシタの相互間で充電補償のために自動制御によって行われる作動が、技術的に小さい手間で実現される、簡単な構成の装置を提供することである。本発明の課題はまた、該装置およびキャパシタスタックの機能監視を行うための該装置の作動方法を提供することである。
【００１０】
前記課題は、請求項１または２の特徴による装置と、請求項７の特徴による方法とによって解決される。
【００１１】
従属請求項に、本発明の有利な発展形態が記載されている。
【００１２】
本発明による実施例を以下で、概略的な図面に基づいて詳述する。
【００１３】
図面
図１本発明による第１の実施例の回路である。
図２前記回路の選択されたポイントの電圧経過特性である。
図３前記回路の選択されたポイントの電流経過特性である。
図４本発明による第２の実施例の回路である。
【００１４】
図１に、正端子Ｖ＋および負端子Ｖ−を有する２重層キャパシタＤＬＣを備えた、本発明による第１の実施例の回路が示されている。前記２重層キャパシタＤＬＣは、直列接続されたｎ個の個々のキャパシタＣ１〜Ｃｎから構成される。
【００１５】
該回路はフライバック変圧器Ｔｒ０を有し、このフライバック変圧器の１次巻線と２次巻線とは相互に逆位相で捲回されている。このフライバック変圧器は、電磁的エネルギーを蓄積する機能を有する。図１および図４においてフライバック変圧器に示された点は、それぞれの巻線始端を示す。
【００１６】
フライバック変圧器Ｔｒ０の１次巻線は、一方では正端子Ｖ＋に接続されており、他方では、たとえばＭＯＳＦＥＴとして構成されたスイッチングトランジスタＴ１のドレイン端子に接続されている。しかしこのスイッチングトランジスタＴ１を、ベース端子とエミッタ端子とコレクタ端子とを有するバイポーラトランジスタとして構成することもできる。スイッチングトランジスタＴ１のソース端子は、一方では第１の電圧比較器ＫＯＭＰ１の反転入力端に接続されており、他方では第１の抵抗Ｒ１を介して負端子Ｖ−に接続されている。この負端子Ｖ−は、該回路の参照電位（アース）にある。
【００１７】
スイッチングトランジスタＴ１のゲート端子は、第１のＡＮＤ素子ＵＮＤ１の出力端に接続されている。第１のＡＮＤ素子ＵＮＤ１の一方の入力端には、ここには図示されていない外部の制御論理回路から供給された制御信号ＥＮが供給され、他方の入力端には、第２のＡＮＤ素子ＵＮＤ２の出力端に接続されている。
【００１８】
第１の電圧比較器ＫＯＭＰ１の非反転入力端は、アースを基準とする参照電圧Ｖｒｅｆ１に接続されており、該第１の電圧比較器ＫＯＭＰ１の出力端は、第２のＡＮＤ素子ＵＮＤ２の入力端と監視ユニットＤＩＡＧ（Diagnose）の第１の入力端とに接続されている。
【００１９】
フライバック変圧器Ｔｒ０の２次巻線の一方の端子は負端子Ｖ−に直接接続されており、他方の端子は第１のダイオードＤ０および第２の抵抗Ｒ２を介して該負端子Ｖ−に接続されている。第１のキャパシタＣ０は、一方では第１のダイオードＤ０のカソードに接続されており、他方では負端子Ｖ−に接続されている。第１のダイオードＤ０のカソードと第２の抵抗Ｒ２との接続点は、第２の電圧比較器ＫＯＭＰ２の反転入力端に接続されており、該第２の電圧比較器ＫＯＭＰ２の非反転入力端は参照電圧Ｖｒｅｆ１にある。
【００２０】
第２の電圧比較器ＫＯＭＰ２の出力端は、一方では第２のＡＮＤ素子ＵＮＤ２の他方の入力端に接続されており、他方では監視ユニットＤＩＡＧの第２の入力端に接続されている。
【００２１】
監視ユニットＤＩＡＧの第３の入力端は、第２の電圧比較器ＫＯＭＰ２の反転入力端に接続されており、該監視ユニットＤＩＡＧの第４の入力端は、アースを基準とする第２の基準電圧Ｖｒｅｆ２にある。監視ユニットＤＩＡＧの出力端は状態信号ＳＴを供給し、この状態信号ＳＴは、ここには図示されていない外部の評価論理回路によって監視される。このことに関しては、後で詳細に言及する。
【００２２】
２重層キャパシタＤＬＣの個々のキャパシタＣ１〜Ｃｎに対してそれぞれ、同位相で捲回された（１次巻線および２次巻線が相互に同位相で捲回されている）個々の変圧器Ｔｒ１〜Ｔｒｎが所属する。
【００２３】
個々の変圧器Ｔｒ１〜Ｔｒｎの２次巻線の巻線始端はそれぞれ個々のダイオードＤ１〜Ｄｎを介して、各巻線始端に所属する個々のキャパシタＣ１〜Ｃｎの正端子＋Ｃ１〜＋Ｃｎに接続されており、他方の端子は、各巻線始端に所属する個々のキャパシタＣ１〜Ｃｎの他方の（負の）端子に直接接続されている。
【００２４】
個々の変圧器Ｔｒ１〜Ｔｒｎの１次巻線は並列接続されており、共通の巻線始端は第１のダイオードＤ０のカソードに接続され、共通の巻線終端は負端子Ｖ−（参照電位）とフライバック変圧器Ｔｒ０の２次巻線の巻線終端とに接続されている。ここでは、フライバック変圧器（Ｔｒ０）と個々の変圧器との接続は、２線式バス線路によって行われる。
【００２５】
以下で前記装置の動作方法を、図２ａ〜２ｅ（電圧）と図３ａおよび３ｂ（電流）とに示された該回路の選択されたポイントの信号フローに基づいて説明する。ここでは、２重層キャパシタＤＬＣの公称電圧＝１０Ｖであり、個々のキャパシタの公称電圧＝２．５Ｖであり、ｎ＝４であることが前提とされる。ここでは充電補償は、２重層キャパシタＤＬＣの全体の電圧から行われるが、２重層キャパシタＤＬＣに接続されたエネルギー蓄積器であれば、別のエネルギー蓄積器から行ってもよい。このことは図１には示されていない。
【００２６】
すでに述べた制御信号ＥＮにより（図２ａ、時点ｔ＝１μｓでの開始時）、該制御信号ＥＮの期間中、スイッチングトランジスタＴ１がＡＮＤ素子ＵＮＤ１を介してトリガされる（図２ｂにスイッチングトランジスタＴ１のドレイン端子における電圧が示されている。時点ｔ＝１μｓまではドレイン端子の電圧は＋１０Ｖであり、時点１μｓで該電圧はほぼ０Ｖまで減少される）。制御信号ＥＮおよびＡＮＤ素子ＵＮＤ２の出力端がハイレベルにある場合、スイッチングトランジスタＴ１は導通に切り換えられる（図２ｅ、ｔ＝１μｓ）。
【００２７】
まず電流は、正端子Ｖ＋からフライバック変圧器Ｔｒ０の１次巻線を流れ、スイッチングトランジスタＴ１および第１の抵抗Ｒ１を通って、負端子Ｖ−に到達する（図３ａ）。第１の抵抗Ｒ１には、該電流に比例する電圧が生じる（図２ｃ）。
【００２８】
第１の抵抗に生じる電圧は、フライバック変圧器Ｔｒ０の電流が上昇するとともに上昇し、ひいてはフライバック変圧器Ｔｒ０のコアの充電量が上昇するとともに上昇する。この電圧が時点ｔ≒２．２μｓで参照電圧Ｖｒｅｆ１の値に到達すると、電圧比較器ＫＯＭＰ１は出力をハイレベルからローレベルに切り換え、これに基づいてＡＮＤ素子ＵＮＤ２の出力端も同様にローレベルに移行し、スイッチングトランジスタを非導通に切り換える。すなわち電圧比較器ＫＯＭＰ１は、フライバック変圧器Ｔｒ０の１次側電流を検出するために使用される。
【００２９】
ここで、第１の抵抗Ｒ１を流れる電流が急激に低減するので、該第１の抵抗に生じる電圧も低減し、参照電圧Ｖｒｅｆ１の値を下回る。このことにより、ＫＯＭＰ１の出力は直ちに再びハイレベルに移行し、これによってスイッチングトランジスタＴ１は再び導通に切り換えられてしまう。
【００３０】
このことを阻止するため、フライバック変圧器Ｔｒ０の遮断時に該フライバック変圧器Ｔｒ０の２次側に発生する電圧上昇が検出され、これを使用して、フライバック変圧器Ｔｒ０が完全に放電完了するまでスイッチングトランジスタＴ１が非導通状態に維持される。
【００３１】
スイッチングトランジスタＴ１が非導通状態に切り換えられると、フライバック変圧器Ｔｒ０の１次側の電圧は、該フライバック変圧器Ｔｒ０のコアに蓄積されたエネルギーによって上昇し、正端子Ｖ＋の電圧を上回る。また、該フライバック変圧器Ｔｒ０の２次側の電圧も上昇し、該２次側によって引き起こされた電流が、順方向に駆動された第１のダイオードＤ０（図２ｄ）を介して流れ、第２の抵抗Ｒ２において比例関係にある電圧を発生する。この電圧の上昇速度は、第１のキャパシタＣ０の充電によって決定される。この電圧は、電圧比較器ＫＯＭＰ２の反転入力端に到達する。したがってこの電圧比較器ＫＯＭＰ２は、フライバック変圧器Ｔｒ０の２次側電圧を検出するために使用される。
【００３２】
この電圧が参照電圧Ｖｒｅｆ１より大きい場合、電圧比較器ＫＯＭＰ２の出力はローレベルに切り換えられ、スイッチングトランジスタＴ１はＡＮＤ素子ＵＮＤ２およびＵＮＤ１を介して非導通状態に維持される。フライバック変圧器Ｔｒ０が完全に放電完了し、該フライバック変圧器Ｔｒ０の２次側の電圧が消失した場合に初めて、電圧比較器ＫＯＭＰ２の反転入力端の電圧は参照電圧Ｖｒｅｆ１を下回り、このことに起因して該電圧比較器ＫＯＭＰ２の出力はハイレベルに移行し、ＡＮＤ素子ＵＮＤ２およびＵＮＤ１を介してスイッチングトランジスタＴ１を再び導通制御する。
【００３３】
スイッチングトランジスタＴ１の導通切り換え時にフライバック変圧器Ｔｒ０の２次巻線の電圧が負になることは、ここでは重要でない。というのも、第１のダイオードＤ０のみが阻止されるからである。
【００３４】
フライバック変圧器Ｔｒ０に蓄積されたエネルギーは、スイッチングトランジスタＴ１が非導通に切り換えられた後に、該フライバック変圧器Ｔｒ０の２次巻線および第１のダイオードＤ０を介して流れ、第１のキャパシタＣ０と、小さい個別変圧器Ｔｒ１〜Ｔｒｎの並列接続された１次巻線とに到達し、ここから個別変圧器Ｔｒ１〜Ｔｒｎの２次巻線と個別ダイオードＤ１〜Ｄｎとを介して、個別キャパシタＣ１〜Ｃｎに到達する。
【００３５】
スイッチングトランジスタＴ１の非導通切り換えに関連してフライバック変圧器Ｔｒ０の２次巻線に発生する急速な電流上昇により、まず第１のキャパシタＣ０が充電される。このようにして個別変圧器Ｔｒ１〜Ｔｒｎの主インダクタンスでは、電流形成のために十分な時間が得られ、最終的には該個別変圧器Ｔｒ１〜Ｔｒｎの２次側にも電流が流れる。
【００３６】
したがって、たとえばＴｒ１等の個別変圧器の２次側には、個別キャパシタＣ１の充電電圧と個別ダイオードＤ１の順方向電圧との和に相応する電圧が得られる。このことは、変圧器Ｔｒ２〜Ｔｒｎの２次側電圧にも同様に当てはまる。この２次側電圧の典型的な値は、たとえば３．２Ｖであり、Ｃ１の充電電圧は２．５Ｖであり、Ｄ１の順方向電圧は０．７Ｖである。ショットキダイオードが使用される場合、ダイオード順方向電圧は約０．３Ｖのみである。
【００３７】
各個別変圧器の１次側電圧は、それぞれの２次側電圧と、すべての個別変圧器Ｔｒ１〜Ｔｒｎに対して同一に設定された変圧比とによって得られる。
【００３８】
このことから、個別キャパシタＣ１〜Ｃｎの充電電圧が異なると、変圧器Ｔｒ１〜Ｔｒｎの１次側電圧も異なるという結果になる。
【００３９】
しかし、ここではすべての変圧器Ｔｒ１〜Ｔｒｎの１次巻線が並列接続されているので、強制的に画一的な１次側電圧が得られ、ひいては画一的な２次側電圧が得られる。
【００４０】
このような画一的な１次側電圧は、ここでは最も低い充電電圧を有する個別キャパシタによって、たとえばＣ１によって得られる。というのも該個別キャパシタは、該個別キャパシタに所属する個別変圧器Ｔｒ１において最も低い１次側電圧を発生するからである。
【００４１】
このような画一的な１次側電圧は、変圧器の相互的な変圧比によって変圧されて、別のすべての変圧器Ｔｒ２〜Ｔｒｎの２次側にも発生する。
【００４２】
しかしこの電圧は、それぞれの個別キャパシタＣ２〜Ｃｎの充電電圧と所属の個別ダイオードの順方向電圧との和より小さいので、これらの個別ダイオードＤ２〜Ｄｎは導通にされず、個別キャパシタＣ２〜Ｃｎは充電電流を得られない。むしろ、フライバック変圧器Ｔｒ０の２次側から到達する電流は実質的に、最も小さい電圧を有する個別キャパシタ（Ｃ１）へ充電電流として流れる。
【００４３】
ここで充電プロセスの経過中に、この個別キャパシタの電圧は上昇し、２番目に低い電圧を有するキャパシタの値に到達する。この時点から、該キャパシタに所属する個別ダイオードが導通状態になり、該キャパシタも充電電流の一部を受け取る。この時点から両キャパシタの電圧は、３番目に低い電圧を有するキャパシタの値に到達するまで上昇し、その後も同様に行われる。
【００４４】
このプロセスは、最終的にスタックのすべてのキャパシタＣ１〜Ｃｎが等しい電圧を得るまで繰り返される。このことによって、充電プロセスは終了される。
【００４５】
監視回路ＤＩＡＧによって、電圧比較器ＫＯＭＰ１の出力端で測定される信号期間＝充電期間と、電圧比較器ＫＯＭＰ２で測定される信号期間＝フライバック変圧器Ｔｒ０の放電期間とが測定され、所定の上限値および下限値と比較される。
【００４６】
測定されたこれらの期間が所定の限界値内にある場合、２重層キャパシタＤＬＣおよび充電補償回路が欠陥のない状態であることが推定される。たとえば個々の個別キャパシタの短絡または遮断等の機能エラーは、このようにして簡単に検出される。
【００４７】
さらに、フライバック変圧器Ｔｒ０の整流された２次側電圧の付加的な測定を行うことにより（図２ｄ）、個別キャパシタＣ１〜Ｃｎの最も低い電圧を検出することができる。こうするためには、たとえば図２ｄに示された時間的な区切りでは、電圧および立ち上がり振動過程の上昇後に約０．２μｓ〜１．０μｓ経過した後に振幅が検出される。この値は、個別キャパシタのその時点で最小の電圧に対して比例する。
【００４８】
この値と所定の上限値および下限値とを比較することによっても、２重層キャパシタＤＬＣの機能を予測することができる。
【００４９】
このようにして検出された２重層キャパシタＤＬＣの全体の状態は、監視ユニットＤＩＡＧの出力端において、相応のレベルを有する状態信号ＳＴによって表される。この状態信号ＳＴは、２重層キャパシタＤＬＣが欠陥なしで動作するか否か、または、検査または修理のためにサービスステーションに行くべきか否かを示す。
【００５０】
図４に、本発明による第２の実施例の回路が示されている。この回路は基本的に、図１に示された回路と同じである。ここで異なる点は、図４の回路ではフライバック変圧器Ｔｒ０はコイルＬ１に置換されており、付加的にトランジスタＴ２と第３の抵抗Ｒ３とが追加されていることである。トランジスタＴ２は、たとえばＰＮＰトランジスタである。
【００５１】
該回路は、図１でフライバック変圧器Ｔｒ０が設けられていた場所にコイルＬ１を有する。コイルＬ１の一方の端子は正端子Ｖ＋に接続されており、他方の端子はスイッチングトランジスタＴ１のドレイン端子に接続され、さらに第１のダイオードＤ０および第３の抵抗Ｒ３を介してトランジスタＴ２のエミッタ端子にも接続されている。このトランジスタＴ２はレベル変換器として動作し、該トランジスタＴ２のベース端子は正端子Ｖ＋に接続されており、該トランジスタＴ２のコレクタ端子は第２の抵抗Ｒ２および電圧比較器ＫＯＭＰ２の反転入力端に接続されている。第１のキャパシタＣ０は、一方では第１のダイオードＤ０のカソード端子に接続されており、他方では正端子Ｖ＋に接続されている。
【００５２】
個別変圧器Ｔｒ１〜Ｔｒｎの１次巻線とコイルＬ１との接続は、相互に接続された巻線始端と第１のダイオードＤ０の接続点および第３の抵抗Ｒ３とが接続され、相互に接続された巻線終端と正端子Ｖ＋とが接続されるように行われる。
【００５３】
該回路の他の部分は、すでに述べたように図１の他の部分と同じである。この実施例でも、コイル（Ｌ１）と個別変圧器との接続は２線式バス線路によって行われる。
【００５４】
この回路ではコイルＬ１の放電電圧の測定は、正端子Ｖ＋に印加された電圧を基準としなければならない。これは、レベル変換器として動作するＰＮＰトランジスタＴ２によって行われる。
【００５５】
スイッチングトランジスタＴ１が導通制御され、それによって該スイッチングトランジスタＴ１のドレイン電圧が低くなった場合、第１のダイオードＤ０は遮断され、コイルＬ１からトランジスタＴ２のベース‐エミッタダイオードを逆方向に流れる電流を阻止する。
【００５６】
このようにして、正端子Ｖ＋の電位にあるトランジスタＴ２のベース電圧は該トランジスタＴ２のエミッタ電圧より高くなったので、トランジスタＴ２は遮断され、Ｒ２ないしは電圧比較器ＫＯＭＰ２の反転入力端に生じる電圧は０Ｖになる。
【００５７】
スイッチングトランジスタＴ１が非導通状態にされた後にコイルＬ１の電圧が正端子Ｖ＋の電位を上回った場合、第１のダイオードＤ０は導通状態になり、コイルＬ１から電流が、第１のダイオードＤ０と、第３の抵抗Ｒ３と、トランジスタＴ２と、第２の抵抗Ｒ２とを介して流れ始め、負端子Ｖ−に到達する。
【００５８】
この電流は、第２の抵抗Ｒ２において正の電圧を発生する。この電圧は、図１の実施例で説明したように、参照電圧Ｖｒｅｆ１より大きいので、電圧比較器ＫＯＭＰ２の出力はローレベルに切り換えられる。最後にこれによって、スイッチングトランジスタＴ１がＡＮＤ素子ＵＮＤ２およびＵＮＤ１を介して非導通状態に切り換えられる。
【００５９】
コイルＬ１が完全に放電完了して初めて、該コイルＬ１の放電電圧はほぼ参照電位まで低減され、これに基づいて第２の抵抗Ｒ２を流れる電流が消失し、スイッチングトランジスタＴ１は、図１の実施例で説明したように、再び導通制御される。
【００６０】
該回路の他の機能および該回路の動作方法は、すでに上記で図１の実施例で説明したのと同じである。
【００６１】
なお、個別変圧器Ｔｒ１〜Ｔｒｎおよび個別ダイオードＤ１〜Ｄｎを、個別キャパシタＣ１〜Ｃｎとともに２重層キャパシタＤＬＣのケーシング内に配置することもできる。
【図面の簡単な説明】
【００６２】
【図１】本発明による第１の実施例の回路である。
【図２】前記回路の選択されたポイントの電圧経過特性である。
【図３】前記回路の選択されたポイントの電流経過特性である。
【図４】本発明による第２の実施例の回路である。

Claims

２重層キャパシタ（ＤＬＣ）の直列接続されたキャパシタの充電を補償するための装置であって、
各キャパシタ（Ｃ１〜Ｃｎ）にそれぞれ所属する個別変圧器（Ｔｒ１〜Ｔｒｎ）と、電圧比較器とが設けられており、
該個別変圧器（Ｔｒ１〜Ｔｒｎ）の２次巻線は、個別ダイオード（Ｄ１〜Ｄｎ）を介して該キャパシタの正端子に接続され、かつ負端子に直接接続されている形式のものにおいて、
フライバック変圧器（Ｔｒ０）が設けられており、
前記フライバック変圧器（Ｔｒ０）の１次巻線と２次巻線とは、相互に逆位相で捲回されており、
前記１次巻線の巻線終端は、該２重層キャパシタ（ＤＬＣ）の正端子（Ｖ＋）に接続されており、
該１次巻線の巻線始端は、スイッチングトランジスタ（Ｔ１）のコレクタ端子またはドレイン端子に接続されており、
前記フライバック変圧器（Ｔｒ０）の２次巻線の巻線終端は、該２重層キャパシタ（Ｔｒ０）の負端子（Ｖ−）に直接接続されており、
該２次巻線の巻線始端は、第１のダイオード（Ｄ０）と第２の抵抗（Ｒ２）との直列回路を介して該２重層キャパシタ（ＤＬＣ）の負端子（Ｖ−）に接続されており、
第１の電圧比較器（ＫＯＭＰ１）が設けられており、
該第１の電圧比較器（ＫＯＭＰ１）の反転入力端は、前記スイッチングトランジスタ（Ｔ１）のエミッタ端子またはソース端子に接続され、かつ、第１の抵抗（Ｒ１）に接続されており、
前記第１の抵抗（Ｒ１）の他方の端子は、該２重層キャパシタ（ＤＬＣ）の負端子（Ｖ−）に接続されており、
第１のＡＮＤ素子（ＵＮＤ１）が設けられており、
前記第１のＡＮＤ素子（ＵＮＤ１）の出力端は、前記スイッチングトランジスタ（Ｔ１）のベース端子またはゲート端子に接続されており、
該第１のＡＮＤ素子（ＵＮＤ１）の一方の入力端には、外部の制御信号（ＥＮ）が供給され、
第２のＡＮＤ素子（ＵＮＤ２）が設けられており、
前記第２のＡＮＤ素子（ＵＮＤ２）の出力端は、前記第１のＡＮＤ素子（ＵＮＤ１）の他方の入力端に接続されており、
該第２のＡＮＤ素子（ＵＮＤ２）の一方の入力端は、前記第１の電圧比較器（ＫＯＭＰ１）の出力端に接続されており、
第２の電圧比較器（ＫＯＭＰ２）が設けられており、
前記第２の電圧比較器（ＫＯＭＰ２）の反転入力端は、前記第１のダイオード（Ｄ０）と第２の抵抗（Ｒ２）との間の接続点に接続されており、
第１の参照電圧（Ｖｒｅｆ１）が設けられており、
前記第１の参照電圧（Ｖｒｅｆ１）は、前記第１の電圧比較器（ＫＯＭＰ１）および第２の電圧比較器（ＫＯＭＰ２）の非反転入力端に印加され、
前記第２の電圧比較器（ＫＯＭＰ２）の出力端は、第２のＡＮＤ素子（ＵＮＤ２）の他方の入力端に接続されており、
監視ユニット（ＤＩＡＧ）が設けられており、
前記監視ユニット（ＤＩＡＧ）の第１の入力端は、第１の電圧比較器（ＫＯＭＰ１）の出力端に接続されており、
該監視ユニット（ＤＩＡＧ）の第２の入力端は、第２の電圧比較器（ＫＯＭＰ２）の反転入力端に接続されており、
該監視ユニット（ＤＩＡＧ）の第３の入力端は、該第２の電圧比較器（ＫＯＭＰ２）の非反転入力端に接続されており、
該監視ユニット（ＤＩＡＧ）の第４の入力端は第２の参照電圧（Ｖｒｅｆ２）にあり、
該監視ユニット（ＤＩＡＧ）の出力端で、状態信号（ＳＴ）が取り出されるように構成されており、
個別変圧器（Ｔｒ１〜Ｔｒｎ）は同位相で捲回されており、
各個別変圧器（Ｔｒ１〜Ｔｒｎ）の２次巻線の巻線始端は個別ダイオード（Ｄ１〜Ｄｎ）を介して、各個別変圧器（Ｔｒ１〜Ｔｒｎ）に所属する個別キャパシタ（Ｃ１〜Ｃｎ）の正端子に接続されており、
各個別変圧器（Ｔｒ１〜Ｔｒｎ）の巻線終端は、各個別変圧器（Ｔｒ１〜Ｔｒｎ）に所属する個別キャパシタ（Ｃ１〜Ｃｎ）の負端子に直接接続されており、
前記個別変圧器（Ｔｒ１〜Ｔｒｎ）の１次巻線は並列接続されており、共通の巻線始端は、第１のダイオード（Ｄ０）と第２の抵抗（Ｒ２）との間の接続点に接続されており、共通の巻線終端は、負端子（Ｖ−）と、前記フライバック変圧器（Ｔｒ０）の２次巻線の巻線終端とに接続されている
ことを特徴とする装置。
２重層キャパシタ（ＤＬＣ）の直列接続されたキャパシタの充電を補償するための装置であって、
各キャパシタ（Ｃ１〜Ｃｎ）にそれぞれ所属する個別変圧器（Ｔｒ１〜Ｔｒｎ）と、電圧比較器とが設けられており、
前記個別変圧器（Ｔｒ１〜Ｔｒｎ）の２次巻線は、個別ダイオード（Ｄ１〜Ｄｎ）を介して各キャパシタの正端子に接続されており、かつ負端子に直接接続されている形式のものにおいて、
コイル（Ｌ１）が設けられており、
前記コイル（Ｌ１）の一方の端子は該２重層キャパシタ（ＤＬＣ）の正端子（Ｖ＋）に接続されており、
該コイル（Ｌ１）の他方の端子は、スイッチングトランジスタ（Ｔ１）のコレクタ端子またはドレイン端子に接続されており、
ＰＮＰトランジスタ（Ｔ２）が設けられており、
前記ＰＮＰトランジスタ（Ｔ２）のベース端子は、前記コイル（Ｌ１）の一方の端子に接続されており、
該ＰＮＰトランジスタ（Ｔ２）のエミッタ端子は、第３の抵抗および第１のダイオード（Ｄ０）を介して、該コイル（Ｌ１）の他方の端子に接続されており、
該ＰＮＰトランジスタ（Ｔ２）のコレクタ端子は、第２の抵抗を介して該２重層キャパシタ（ＤＬＣ）の負端子（Ｖ−）に接続されており、
第１の電圧比較器（ＫＯＭＰ１）が設けられており、
前記第１の電圧比較器（ＫＯＭＰ１）の反転入力端は、前記スイッチングトランジスタ（Ｔ１）のエミッタ端子またはソース端子に接続され、かつ第１の抵抗（Ｒ１）に接続されており、
前記第１の抵抗（Ｒ１）の他方の端子は、該２重層キャパシタ（ＤＬＣ）の負端子（Ｖ−）に接続されており、
第１のＡＮＤ素子（ＵＮＤ１）が設けられており、
前記第１のＡＮＤ素子（ＵＮＤ１）の出力端は、前記スイッチングトランジスタ（Ｔ１）のベース端子またはゲート端子に接続されており、
該第１のＡＮＤ素子（ＵＮＤ１）の一方の入力端には、外部の制御信号（ＥＮ）が供給され、
第２のＡＮＤ素子（ＵＮＤ２）が設けられており、
前記第２のＡＮＤ素子（ＵＮＤ１）の出力端は、前記第１のＡＮＤ素子（ＵＮＤ１）の出力端の他方の入力端に接続されており、
該第２のＡＮＤ素子（ＵＮＤ２）の一方の入力端は、第１の電圧比較器（ＫＯＭＰ１）の出力端に接続されており、
第２の電圧比較器（ＫＯＭＰ２）が設けられており、
前記第２の電圧比較器（ＫＯＭＰ２）の反転入力端は、前記ＰＮＰトランジスタ（Ｔ２）のコレクタと第２の抵抗（Ｒ２）との接続点に接続されており、
第１の参照電圧（Ｖｒｅｆ１）が設けられており、
前記第１の参照電圧（Ｖｒｅｆ１）は、第１の電圧比較器（ＫＯＭＰ１）および第２の電圧比較器（ＫＯＭＰ２）の非反転入力端に印加され、
前記第２の電圧比較器（ＫＯＭＰ２）の出力端は、第２のＡＮＤ素子（ＵＮＤ２）の他方の入力端に接続されており、
監視ユニット（ＤＩＡＧ）が設けられており、
前記監視ユニット（ＤＩＡＧ）の第１の入力端は前記第１の電圧比較器（ＫＯＭＰ１）の出力端に接続されており、
該監視ユニット（ＤＩＡＧ）の第２の入力端は前記第２の電圧比較器（ＫＯＭＰ２）の出力端に接続されており、
該監視ユニット（ＤＩＡＧ）の第３の入力端は前記第２の電圧比較器（ＫＯＭＰ２）の反転入力端に接続されており、
該監視ユニット（ＤＩＡＧ）の第４の入力端は第２の参照電圧（Ｖｒｅｆ２）にあり、
該監視ユニット（ＤＩＡＧ）の出力端で、状態信号（ＳＴ）が取り出されるように構成されており、
個別変圧器（Ｔｒ１〜Ｔｒｎ）は同位相で捲回されており、
各個別変圧器（Ｔｒ１〜Ｔｒｎ）の２次巻線の巻線始端は、個別ダイオード（Ｄ１〜Ｄｎ）を介して、各個別変圧器（Ｔｒ１〜Ｔｒｎ）に所属する個別キャパシタ（Ｃ１〜Ｃｎ）の正端子に接続されており、
該２次巻線の巻線終端は、各個別変圧器（Ｔｒ１〜Ｔｒｎ）に所属する個別キャパシタ（Ｃ１〜Ｃｎ）の負端子に直接接続されており、
前記個別変圧器（Ｔｒ１〜Ｔｒｎ）の１次巻線は並列接続されており、共通の巻線始端は第１のダイオード（Ｄ０）と第３の抵抗（Ｒ３）との間の接続点に接続されており、共通の巻線終端は該２重層キャパシタ（ＤＬＣ）の正端子（Ｖ＋）とコイル（Ｌ１）の一方の端子とに接続されている
ことを特徴とする装置。
個別変圧器（Ｔｒ１〜Ｔｒｎ）および個別ダイオード（Ｄ１〜Ｄｎ）は、個別キャパシタ（Ｃ１〜Ｃｎ）とともに２重層キャパシタ（ＤＬＣ）のケーシング内に配置されている、請求項１または２記載の装置。
フライバック変成器（Ｔｒ０）またはコイル（Ｌ１）と個別変圧器との接続は、２線式バス線路によって行われる、請求項１または２記載の装置。
第１のキャパシタ（Ｃ０）が設けられており、
前記第１のキャパシタ（Ｃ０）は第１のダイオード（Ｄ０）のカソード端子に接続されており、さらに負端子（Ｖ−）にも接続されている、請求項１記載の装置。
第１のキャパシタ（Ｃ０）が設けられており、
前記第１のキャパシタ（Ｃ０）は、一方では第１のダイオード（Ｄ０）のカソード端子に接続されており、他方では正端子（Ｖ＋）に接続されている、請求項２記載の装置。
請求項１または２記載の装置を作動する方法において、
該装置を自動制御によって作動し、
外部の制御信号（ＥＮ）が存在し、かつフライバック変圧器（Ｔｒ０）の２次巻線またはコイル（Ｌ１）の電圧が所定の値を下回る場合、スイッチングトランジスタ（Ｔ１）を導通制御し、
該フライバック変成器（Ｔｒ０）の１次巻線または該コイル（Ｌ１）を流れる電流が所定の値に到達した場合、前記スイッチングトランジスタ（Ｔ１）を非導通制御し、
該フライバック変圧器（Ｔｒ０）の２次巻線またはコイル（Ｌ１）の電圧が所定の値を上回るかまたは外部の制御信号（ＥＮ）が存在しない場合、前記スイッチングトランジスタ（Ｔ１）の非導通制御を継続する
ことを特徴とする方法。
第１の電圧比較器（ＫＯＭＰ１）の出力端で測定される、充電期間に相応する信号期間と、第２の電圧比較器（ＫＯＭＰ２）の出力端で測定される、フライバック変圧器（Ｔｒ０）またはコイル（Ｌ１）の放電期間に相応する信号期間を、監視ユニット（ＤＩＡＧ）においてそれぞれ上限値および下限値と比較し、
測定された両値が限界値内にある場合、２重層キャパシタ（ＤＬＣ）および充電補償回路が欠陥のない状態にあると推定し、
該監視ユニット（ＤＩＡＧ）によって、前記欠陥のない状態に相応する状態信号（ＳＴ）を出力する、請求項１または２記載の方法。
フライバック変圧器（Ｔｒ０）またはコイル（Ｌ１）の放電プロセス時に立ち上がり振動の過程後に測定される、整流された放電電圧の振幅が、２重層キャパシタ（ＤＬＣ）の個別キャパシタ（Ｃ１〜Ｃｎ）のその時点で最も低い電圧に対して比例する、請求項１または２記載の方法。
立ち上がり振動の過程後に測定される、前記整流された放電電圧の振幅を、監視ユニット（ＤＩＡＧ）においてそのつど上限値および下限値と比較し、
測定された値が限界値内にある場合、２重層キャパシタ（ＤＬＣ）が欠陥のない状態にあると推定し、
監視ユニット（ＤＩＡＧ）によって、前記欠陥のない状態に相応する状態信号（ＳＴ）を出力する、請求項８または９記載の方法。