KR20070005267A - Plasma display apparatus and driving method thereof - Google Patents

Plasma display apparatus and driving method thereof Download PDF

Info

Publication number
KR20070005267A
KR20070005267A KR1020050060488A KR20050060488A KR20070005267A KR 20070005267 A KR20070005267 A KR 20070005267A KR 1020050060488 A KR1020050060488 A KR 1020050060488A KR 20050060488 A KR20050060488 A KR 20050060488A KR 20070005267 A KR20070005267 A KR 20070005267A
Authority
KR
South Korea
Prior art keywords
pulse
sustain
plasma display
electrode
scan
Prior art date
Application number
KR1020050060488A
Other languages
Korean (ko)
Inventor
김근수
황성규
송용
이병호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050060488A priority Critical patent/KR20070005267A/en
Publication of KR20070005267A publication Critical patent/KR20070005267A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2942—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge with special waveforms to increase luminous efficiency
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/066—Adjustment of display parameters for control of contrast

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

A plasma display device and a driving method thereof are provided to enhance contrast of the plasma display device and to improve an erroneous discharge. A plasma display device includes a PDP(Plasma Display Panel,400), drivers(410,420,430), and a driving pulse controller(440). Plural scan and sustain electrodes are formed on the PDP. The drivers drive the scan and sustain electrodes. The driving pulse controller applies a positive pulse on the sustain electrode before a set-up pulse is applied on the sustain electrode during a reset period. The positive pulse is floated during a predetermined period. While the positive pulse is applied, a negative pulse, which gradually decreases, is applied on the scan electrode. The duration of the predetermined period lies between 10 to 30mus before the falling pulse reaches the maximum voltage level. The positive pulse is supplied from the same voltage source as the sustain pulse, which is applied during a sustain period.

Description

플라즈마 디스플레이 장치 및 그 구동 방법{Plasma Display Apparatus and Driving Method Thereof}Plasma Display Apparatus and Driving Method Thereof

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 도이다.1 illustrates a structure of a general plasma display panel.

도 2는 종래의 플라즈마 디스플레이 장치의 화상을 구현하는 방법을 나타낸 도이다.2 is a diagram illustrating a method of implementing an image of a conventional plasma display apparatus.

도 3a는 종래 플라즈마 디스플레이 장치의 구동 파형을 나타낸 도이다.3A is a view showing a driving waveform of a conventional plasma display device.

도 3b는 종래의 구동 파형에 따른 방전셀 내에 분포하는 벽전하를 설명하기 위한 도이다.3B is a diagram for explaining wall charges distributed in a discharge cell according to a conventional driving waveform.

도 4는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 구조를 설명하기 위한 도이다.4 is a view for explaining the structure of a plasma display device according to an embodiment of the present invention.

도 5는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 프리 리셋 펄스를 포함하는 파형을 설명하기 위한 파형도이다.5 is a waveform diagram illustrating a waveform including a pre-reset pulse of the plasma display device according to an exemplary embodiment of the present invention.

도 6은 본 발명의 일실시예에 따른 프리 리셋 펄스를 나타낸 파형도이다.6 is a waveform diagram illustrating a pre-reset pulse according to an embodiment of the present invention.

도 7은 본 발명의 일실시예에 따른 변형된 프리 리셋 펄스를 나타낸 파형도이다.7 is a waveform diagram illustrating a modified pre-reset pulse according to an embodiment of the present invention.

***** 도면의 주요부분에 대한 부호의 설명********** Explanation of symbols for main parts of drawing *****

400; 플라즈마 디스플레이 패널 410; 데이터 구동부400; Plasma display panel 410; Data driver

420; 스캔 구동부 430; 서스테인 구동부420; A scan driver 430; Sustain drive

440; 구동 펄스 제어부 450; 구동 전압 발생부440; A driving pulse controller 450; Drive voltage generator

본 발명은 플라즈마 디스플레이 장치에 관한 것으로, 더욱 상세하게는 구동 장치 및 방법을 개선하여 콘트라스트를 향상시킬 수 있는 플라즈마 디스플레이 장치 및 그 구동 방법에 관한 것이다. The present invention relates to a plasma display device, and more particularly, to a plasma display device and a driving method thereof which can improve contrast by improving the driving device and method.

일반적으로 플라즈마 디스플레이 장치(Plasma Display Apparatus)는 전면기판과 후면기판 사이에 형성된 격벽이 하나의 단위 셀을 이루는 플라즈마 디스플레이 패널을 포함한다. 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 장치는 얇고 가벼운 구성이 가능하므로 차세대 표시 장치로서 각광받고 있다.In general, a plasma display device includes a plasma display panel in which a partition wall formed between a front substrate and a rear substrate forms one unit cell. Each cell is filled with a main discharge gas such as neon (Ne), helium (He) or a mixture of neon and helium (Ne + He) and an inert gas containing a small amount of xenon. When discharged by a high frequency voltage, the inert gas generates vacuum ultraviolet rays and emits phosphors formed between the partition walls to realize an image. Such a plasma display device has a spotlight as a next generation display device because of its thin and light configuration.

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 도이다.1 illustrates a structure of a general plasma display panel.

도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 화상이 디스플레이 되는 표시면인 전면 글라스(101)에 스캔 전극(102)과 서스테인 전극(103)이 쌍을 이뤄 형성된 복수의 유지전극쌍이 배열된 전면기판(100) 및 배면을 이루는 후면 글라스(111) 상에 상술한 복수의 유지전극쌍과 교차되도록 복수의 어드레스 전극(113)이 배열된 후면기판(110)이 일정거리를 사이에 두고 평행하게 결합된다.As shown in FIG. 1, a plasma display panel includes a front substrate in which a plurality of sustain electrode pairs formed by pairing a scan electrode 102 and a sustain electrode 103 are formed on a front glass 101, which is a display surface on which an image is displayed. A rear substrate 110 having a plurality of address electrodes 113 arranged so as to intersect the plurality of sustain electrode pairs on the back glass 111 forming the back surface 100 and the rear surface is coupled in parallel with a predetermined distance therebetween. .

전면기판(100)은 하나의 방전셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(102) 및 서스테인 전극(103), 즉 투명한 ITO(Indium Thin Oxide) 물질로 형성된 투명 전극(a)과 금속 재질로 제작된 버스 전극(b)으로 구비된 스캔 전극 및 서스테인 전극(103)의 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 유전체층(104)에 의해 덮혀진다. 유전체층(104) 전면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(105)이 형성된다.The front substrate 100 may include a scan electrode 102 and a sustain electrode 103, that is, a transparent electrode a made of a transparent indium thin oxide (ITO) material for mutual discharge in one discharge cell and maintaining light emission of the cell. It is covered by one or more dielectric layers 104 which limit the discharge current of the scan electrode and the sustain electrode 103 provided with the bus electrode b made of a metal material and insulate the electrode pairs. A protective layer 105 in which magnesium oxide (MgO) is deposited is formed on the entire surface of the dielectric layer 104 to facilitate discharge conditions.

후면기판(110)은 복수개의 방전 공간 즉, 방전셀을 형성시키기 위한 스트라이프 타입(또는 웰 타입)의 격벽(112)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하는 다수의 어드레스 전극(113)이 격벽(112)에 대해 평행하게 배치된다. 후면기판(110)의 상측면에는 서스테인 방전시 화상 표시를 위한 가시광선을 방출하는 R, G, B 형광체(114)가 도포된다. 어드레스 전극(113)과 형광체(114) 사이에는 어드레스 전극(113)을 보호하기 위한 유전체층(115)이 형성된다.The rear substrate 110 is arranged in such a manner that a plurality of discharge spaces, that is, barrier ribs 112 of a stripe type (or well type) for forming discharge cells are maintained in parallel. In addition, a plurality of address electrodes 113 for performing address discharge are arranged in parallel with the partition wall 112. On the upper side of the rear substrate 110, R, G and B phosphors 114 which emit visible light for displaying an image during sustain discharge are coated. A dielectric layer 115 is formed between the address electrode 113 and the phosphor 114 to protect the address electrode 113.

도 2는 종래의 플라즈마 디스플레이 장치의 화상을 구현하는 방법을 나타낸 도이다.2 is a diagram illustrating a method of implementing an image of a conventional plasma display apparatus.

도 2에 도시된 바와 같이, 플라즈마 디스플레이 장치는 하나의 프레임 기간을 방전횟수가 서로 다른 복수개의 서브필드로 나누고, 입력되는 영상 신호의 계조값에 해당하는 서브필드 기간에 플라즈마 디스플레이 패널을 발광시켜줌으로써 화 상이 구현된다.As shown in FIG. 2, the plasma display apparatus divides one frame period into a plurality of subfields having different discharge times, and emits a plasma display panel in a subfield period corresponding to a gray value of an input image signal. The image is implemented.

각 서브필드는 방전을 균일하게 일으키기 위한 리셋 기간, 방전 셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들로 나누어지게 된다.Each subfield is divided into a reset period for uniformly generating a discharge, an address period for selecting a discharge cell, and a sustain period for implementing gray scale according to the number of discharges. For example, when the image is to be displayed with 256 gray levels, the frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields.

아울러, 8개의 서브 필드들 각각은 리셋기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어지게 된다. 여기서, 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 화상의 계조(Gray level)를 구현할 수 있게 된다. 이와 같은 플라즈마 디스플레이 장치의 구동원리에 대하여 살펴보면 다음 도 3a 및 도 3b와 같다.In addition, each of the eight subfields is divided into a reset period, an address period, and a sustain period. Here, the sustain period is increased at the ratio of 2 n (n = 0,1,2,3,4,5,6,7) in each subfield. As described above, since the sustain period is changed in each subfield, gray levels of an image can be realized. The driving principle of the plasma display apparatus will be described with reference to FIGS. 3A and 3B.

도 3a는 종래 플라즈마 디스플레이 장치의 구동 파형을 나타낸 도이다.3A is a view showing a driving waveform of a conventional plasma display device.

도 3a에 도시된 바와 같이, 플라즈마 디스플레이 장치는 모든 셀들을 초기화시키기 위한 리셋 기간, 방전할 셀을 선택하기 위한 어드레스 기간, 선택된 셀의 방전을 유지시키기 위한 서스테인 기간 및 방전된 셀 내의 벽전하를 소거하기 위한 소거 기간으로 나뉘어 구동된다.As shown in Fig. 3A, the plasma display apparatus erases a reset period for initializing all cells, an address period for selecting a cell to be discharged, a sustain period for maintaining the discharge of the selected cell, and wall charges in the discharged cell. It is divided into an erase period for driving.

리셋 기간에 있어서, 셋업 기간에는 모든 스캔 전극들에 상승 램프(Ramp-up) 파형이 동시에 인가된다. 이 상승 램프 파형에 의해 전화면의 방전셀들 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 어드레스 전극과 서 스테인 전극 상에는 정극성 벽전하가 쌓이게 되며, 스캔 전극 상에는 부극성의 벽전하가 쌓이게 된다.In the reset period, a ramp-up waveform is simultaneously applied to all scan electrodes. This rising ramp waveform causes weak dark discharge within the full discharge cells. By this setup discharge, positive wall charges are accumulated on the address electrode and the sustain electrode, and negative wall charges are accumulated on the scan electrode.

셋다운 기간에는 상승 램프 파형이 공급된 후, 상승 램프 파형의 피크전압보다 낮은 정극성 전압에서 떨어지기 시작하여 그라운드(GND)레벨 전압 이하의 특정 전압레벨까지 떨어지는 하강 램프(Ramp-down) 파형이 셀들 내에 미약한 소거 방전을 일으킴으로써 스캔 전극에 과도하게 형성된 벽전하를 충분히 소거시키게 된다.In the set-down period, after the rising ramp waveform is supplied, the ramp-down waveform begins to fall from the positive voltage lower than the peak voltage of the rising ramp waveform and falls to a specific voltage level below the ground (GND) level voltage. By generating a weak erase discharge therein, the wall charges excessively formed on the scan electrodes are sufficiently erased.

어드레스 기간에는 부극성 스캔 펄스가 스캔 전극들에 순차적으로 인가됨과 동시에 스캔 펄스에 동기되어 어드레스 전극에 정극성의 어드레스 펄스가 인가된다. 이 스캔 펄스와 어드레스 펄스의 전압 차와 리셋 기간에 생성된 벽 전압이 더해지면서 어드레스 펄스가 인가되는 방전셀 내에는 어드레스 방전이 발생된다. 어드레스 방전에 의해 선택된 셀들 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 서스테인 전극에는 정극성 바이어스 전압(Vzb)이 공급된다.In the address period, the negative scan pulses are sequentially applied to the scan electrodes, and the positive address pulses are applied to the address electrodes in synchronization with the scan pulses. As the voltage difference between the scan pulse and the address pulse and the wall voltage generated in the reset period are added, address discharge is generated in the discharge cell to which the address pulse is applied. In the cells selected by the address discharge, wall charges are formed such that a discharge can occur when the sustain voltage Vs is applied. The positive electrode bias voltage Vzb is supplied to the sustain electrode.

서스테인 기간에는 스캔 전극과 서스테인 전극들에 교번적으로 서스테인 펄스(Sus)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 펄스가 더해지면서 매 서스테인 펄스가 인가될 때 마다 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다.In the sustain period, a sustain pulse Su is applied to the scan electrode and the sustain electrodes alternately. In the cell selected by the address discharge, as the wall voltage and the sustain pulse in the cell are added, a sustain discharge, that is, a display discharge, occurs between the scan electrode and the sustain electrode every time the sustain pulse is applied.

서스테인 방전이 완료된 후, 소거 기간에서는 펄스폭과 전압레벨이 작은 소거 램프(Ramp-ers) 파형의 전압이 서스테인 전극에 공급되어 전화면의 셀들 내에 잔류하는 벽전하를 소거시키게 된다.After the sustain discharge is completed, in the erasing period, a voltage of an erase ramp (Ramp-ers) waveform having a small pulse width and a low voltage level is supplied to the sustain electrode to erase wall charge remaining in the cells of the full screen.

이러한 구동 펄스에 의해 방전셀 내에 분포하게 되는 벽전하를 도 3b를 결부하여 살펴보면 다음과 같다.The wall charges distributed in the discharge cells by the driving pulses will be described with reference to FIG. 3B.

도 3b는 종래의 구동 파형에 따른 방전셀 내에 분포하는 벽전하를 설명하기 위한 도이다.3B is a diagram for explaining wall charges distributed in a discharge cell according to a conventional driving waveform.

도 3b를 살펴보면, 리셋 기간의 셋업기간에는 정극성의 상승 램프의 펄스가 스캔 전극(Y)으로 공급되고, 서스테인 전극(Z) 및 어드레스 전극(X)에는 상술한 스캔 전극(Y)에 공급되는 펄스보다 상대적으로 낮은 전위의 펄스가 공급되어 도 3b의 (a)와 같이 스캔 전극(Y)상에는 부극성 전하들이 위치하고, 서스테인 전극(Z) 및 어드레스 전극(X) 상에는 정극성의 전하들이 위치한다.3B, in the setup period of the reset period, the pulse of the positive rising ramp is supplied to the scan electrode Y, and the sustain electrode Z and the address electrode X are supplied to the scan electrode Y described above. A pulse of a relatively lower potential is supplied so that negative charges are positioned on the scan electrode Y, and positive charges are positioned on the sustain electrode Z and the address electrode X as shown in FIG. 3B.

이후에 셋다운 기간에서는 하강 램프의 펄스가 스캔 전극(Y)으로 공급되고, 서스테인 전극(Z) 및 어드레스 전극(X)에는 소정의 바이어스 전압, 바람직하게는 그라운드 레벨(GND)의 전압이 공급 및 유지되어 도3b의 (b)와 같이 셋업기간에서 방전셀 내에 과도하게 쌓인 벽전하를 일정부분 소거시킨다. 이러한 소거 과정을 통해 각각의 방전셀 내에서의 벽전하의 분포가 고르게 되는 것이다. Subsequently, in the set-down period, the pulse of the falling ramp is supplied to the scan electrode Y, and the sustain electrode Z and the address electrode X are supplied with a predetermined bias voltage, preferably a ground level GND. As shown in FIG. 3B, the wall charges excessively accumulated in the discharge cells during the setup period are partially erased. Through such an erase process, the distribution of wall charges in each discharge cell is even.

이후에 어드레스 기간에서는 스캔 전극(Y)에 공급되는 스캔 펄스와 어드레스 전극(X)에 공급되는 어드레스 펄스에 의해 어드레스 방전이 (c)와 같이 발생한다.Thereafter, in the address period, the address discharge is generated as shown in (c) by the scan pulse supplied to the scan electrode Y and the address pulse supplied to the address electrode X.

이후에 서스테인 기간에서는 스캔 전극(Y)과 서스테인 전극(Z)간에 교번하는 서스테인 펄스가 인가되어 서스테인 방전이 (d)와 같이 발생한다.Subsequently, in the sustain period, an alternating sustain pulse is applied between the scan electrode Y and the sustain electrode Z to generate sustain discharge as shown in (d).

한편, 종래에는 휘점 개선 및 오방전 개선을 위해 프리 리셋(Pre-Reset) 펄스를 첫번째 서브필드 앞단에 인가하는 방법을 사용하고 있다. 일반적인 프리 리셋 펄스는 하강하는 부극성 펄스가 스캔 전극에 공급되고, 정극성 펄스가 서스테인 전극에 공급되는 파형을 가진다. 또한, 어드레스 전극에는 그라운드(GND) 레벨의 0 V가 인가된다. 이에 따라, 전체 방전셀들에서는 동일한 벽전하 분포를 가짐으로써, 매 프레임 마다 초기화되고, 안정된 벽전하 상태를 확보하게 된다. 이로써, 한 프레임 동안의 각 서브필드의 리셋 기간에서 셋업 펄스의 셋업 전압 레벨을 낮출 수 있다.On the other hand, conventionally, a method of applying a pre-reset pulse to the front end of the first subfield is used to improve the bright spot and the misdischarge. A typical pre-reset pulse has a waveform in which a falling negative pulse is supplied to the scan electrode and a positive pulse is supplied to the sustain electrode. In addition, 0 V of the ground (GND) level is applied to the address electrode. Accordingly, all discharge cells have the same wall charge distribution, thereby initializing every frame, and ensuring a stable wall charge state. Thus, the setup voltage level of the setup pulse can be lowered in the reset period of each subfield for one frame.

하지만, 프리 리셋 펄스가 인가됨으로 인하여 표시되는 화면의 블랙 휘도가 증가하게 된다. 즉, 프리 리셋 펄스에 의해 전화면의 방전셀들 내에는 약한 암방전(Dark Discharge)이 일어나고, 이는 화면에 블랙광(대략, 0.3 cd/㎡)으로 표시된다. 증가되는 블랙 휘도로 인해 플라즈마 디스플레이 장치의 콘트라스트(contrast)가 저감되는 문제점이 발생하게 된다.However, the black luminance of the displayed screen is increased by applying the pre-reset pulse. That is, a weak dark discharge occurs in the discharge cells of the full screen by the pre-reset pulse, which is displayed as black light (approximately 0.3 cd / m 2) on the screen. Due to the increased black brightness, there is a problem that the contrast of the plasma display device is reduced.

본 발명은 상기와 같은 문제점들을 해결하기 위한 것으로, 플라즈마 디스플레이 장치 및 그 구동 방법을 개선하여, 구동시 표시되는 블랙 휘도를 저감할 수 있는 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a plasma display apparatus capable of reducing a black luminance displayed during driving by improving the plasma display apparatus and its driving method.

또한, 본 발명의 다른 목적은 플라즈마 디스플레이 장치 및 그 구동 방법을 개선하여, 콘트라스트를 향상시킬 수 있는 플라즈마 디스플레이 장치를 제공하는 것이다.Further, another object of the present invention is to provide a plasma display device which can improve contrast by improving the plasma display device and its driving method.

상기의 목적을 달성하기 위하여, 본 발명의 플라즈마 디스플레이 장치는 스 캔 전극과 서스테인 전극을 포함하는 유지 전극이 복수개 형성된 플라즈마 디스플레이 패널; 상기 복수의 유지 전극을 구동시키기 위한 구동부; 및 리셋구간에 인가되는 셋업펄스의 인가 이전에 상기 서스테인 전극에는 정극성 펄스가 인가되며, 상기 정극성 펄스는 소정의 구간에서 플로팅(floating)되고, 상기 정극성의 펄스가 인가되는 동안 상기 스캔 전극에는 점진적으로 하강하는 부극성 펄스가 인가되도록 제어하는 구동 펄스 제어부를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치를 포함하는 것을 특징으로 한다.In order to achieve the above object, the plasma display device of the present invention includes a plasma display panel having a plurality of sustain electrodes including a scan electrode and a sustain electrode; A driving unit for driving the plurality of sustain electrodes; And a positive pulse is applied to the sustain electrode prior to the application of a setup pulse applied to a reset section, the positive pulse is floated in a predetermined section, and the scan electrode is applied to the scan electrode while the positive pulse is applied. And a driving pulse controller for controlling a progressively decreasing negative polarity pulse to be applied.

본 발명의 소정의 시점은 상기 하강 펄스가 피크 부극성 전압 레벨에 도달하기 전 10 ㎲ 이상 30 ㎲ 이하인 것을 특징으로 한다.The predetermined time point of the present invention is characterized in that the falling pulse is 10 kV or more and 30 kV or less before reaching the peak negative voltage level.

본 발명은 소정의 시점에서 상기 서스테인 전극을 구동시키는 구동부의 전압 공급 스위칭 소자를 개방(open)하여 플로팅시키는 것을 특징으로 한다.The present invention is characterized in that the voltage supply switching element of the driving unit for driving the sustain electrode at a predetermined time point to open and float.

본 발명의 정극성 펄스는 서스테인 기간에 인가되는 서스테인 펄스와 동일한 전압원에서 공급되는 전압을 사용하는 것을 특징으로 한다.The positive pulse of the present invention is characterized by using a voltage supplied from the same voltage source as the sustain pulse applied in the sustain period.

본 발명의 부극성 펄스는 셋다운 기간에 인가되는 셋다운 펄스와 동일한 전압원에서 공급되는 전압을 사용하는 것을 특징으로 한다.The negative pulse of the present invention is characterized by using a voltage supplied from the same voltage source as the setdown pulse applied in the setdown period.

이하에서는 본 발명에 따른 구체적인 실시예를 첨부된 도면을 참조하여 설명한다.Hereinafter, with reference to the accompanying drawings, a specific embodiment according to the present invention will be described.

도 4는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 구조를 설명하기 위한 도이다.4 is a view for explaining the structure of a plasma display device according to an embodiment of the present invention.

도 4에 도시된 바와 같이, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널(400), 데이터 구동부(410), 스캔 구동부(420), 서스테인 구동부(430), 구동 펄스 제어부(440) 및 구동 전압 발생부(450)를 구비한다.As shown in FIG. 4, the plasma display apparatus according to an exemplary embodiment of the present invention includes a plasma display panel 400, a data driver 410, a scan driver 420, a sustain driver 430, and a driving pulse controller 440. ) And a driving voltage generator 450.

플라즈마 디스플레이 패널(400)은 스캔 전극(Y1 내지 Yn) 및 서스테인 전극(Z)과, 상기 스캔 전극(Y1 내지 Yn) 및 서스테인 전극(Z)과 교차하는 복수의 어드레스 전극(X1 지 Xm)이 형성된다.The plasma display panel 400 includes scan electrodes Y 1 to Yn and a sustain electrode Z, and a plurality of address electrodes X 1 to Xm intersecting the scan electrodes Y 1 to Yn and the sustain electrode Z. ) Is formed.

데이터 구동부(410)는 플라즈마 디스플레이 패널(400)에 형성된 어드레스 전극들(X1 내지 Xm)에 데이터를 인가한다. The data driver 410 applies data to the address electrodes X 1 to Xm formed in the plasma display panel 400.

여기서, 데이터는 외부에서 입력되는 영상신호를 처리하는 영상신호 처리부(미도시)에서 처리된 영상신호 데이터이다. 즉, 데이터 구동부(410)는 구동 펄스 제어부(440)로부터의 데이터 타이밍 제어 신호(CTRX)에 응답하여 영상신호 데이터를 샘플링하고 래치한 다음, 어드레스 전압(Va)을 갖는 어드레스 펄스를 각각의 어드레스 전극들(X1 내지 Xm)에 공급한다.Here, the data is video signal data processed by a video signal processor (not shown) for processing a video signal input from the outside. That is, the data driver 410 samples and latches the image signal data in response to the data timing control signal CTRX from the driving pulse controller 440, and then applies an address pulse having an address voltage Va to each address electrode. To X 1 to X m.

스캔 구동부(420)는 플라즈마 디스플레이 패널(400)에 형성된 스캔 전극들(Y1 내지 Yn)을 구동한다. 본 발명의 일실시예에 따른 스캔 구동부(420)는 먼저, 프리 리셋 기간 동안, 구동 펄스 제어부(440)의 제어 하에 구동 전압 발생부(450)로부터 인가되는 -Vy의 전압 레벨로 점진적으로 하강하는 부극성 펄스를 스캔 전극들 (Y1 내지 Yn)에 공급한다.The scan driver 420 drives the scan electrodes Y 1 to Yn formed in the plasma display panel 400. The scan driver 420 according to the exemplary embodiment of the present invention first gradually descends to a voltage level of −Vy applied from the driving voltage generator 450 under the control of the driving pulse controller 440 during the pre-reset period. The negative pulse is supplied to the scan electrodes Y 1 to Yn.

이후, 리셋 기간 동안, 구동 펄스 제어부(440)의 제어 하에 구동 전압 발생부(450)로부터 인가되는 Vs, Vsetup 및 -Vy의 조합으로 램프 파형을 이루는 셋업 펄스와 셋다운 펄스를 스캔 전극들(Y1 내지 Yn)에 공급한다.Subsequently, during the reset period, the scan electrodes Y 1 may be configured to scan a setup pulse and a set-down pulse having a ramp waveform by a combination of Vs, Vsetup, and −Vy applied from the driving voltage generator 450 under the control of the driving pulse controller 440. To Yn).

이후, 어드레스 기간 동안, 스캔 기준 전압(Vsc)에서 스캔 전압(-Vy)으로 인가되는 스캔 펄스를 스캔 전극들(Y1 내지 Yn) 각각에 순차적으로 공급한다.Thereafter, during the address period, a scan pulse applied from the scan reference voltage Vsc to the scan voltage -Vy is sequentially supplied to each of the scan electrodes Y1 to Yn.

이후, 서스테인 기간 동안, 그라운드(GND) 레벨에서 서스테인 전압(Vs)으로 인가되는 서스테인 방전을 하기 위한 적어도 하나 이상의 서스테인 펄스를 스캔 전극들(Y1 내지 Yn)에 공급한다.Then, during the sustain period, at least one sustain pulse for supplying the sustain discharge applied to the sustain voltage Vs at the ground GND level is supplied to the scan electrodes Y1 to Yn.

서스테인 구동부(430)는 플라즈마 디스플레이 패널(400)에 공통전극을 이루며 형성된 서스테인 전극들(Z)을 구동한다. 서스테인 구동부(430)는 먼저, 프리 리셋 기간 동안, 구동 전압 발생부(450)로부터 인가되는 서스테인 전압(Vs) 레벨의 정극성 펄스를 서스테인 전극(Z)에 공급한다.The sustain driver 430 drives the sustain electrodes Z formed as a common electrode on the plasma display panel 400. The sustain driver 430 first supplies a positive pulse of the sustain voltage Vs level applied from the driving voltage generator 450 to the sustain electrode Z during the pre-reset period.

본 발명의 일실시예에서는 정극성 펄스 공급 후, 소정의 시점에서 구동 펄스 제어부(440)의 제어하에 서스테인 구동부(430)의 전압 공급 스위칭 소자(미도시)가 개방(open)된다. 이에 따라, 서스테인 전극(Z)이 플로팅(floating)된다. 이에 관한 보다 상세한 설명은 이후 도 5 내지 도 7을 통해 기술하기로 한다.In one embodiment of the present invention, the voltage supply switching element (not shown) of the sustain driver 430 is opened under the control of the driving pulse controller 440 at a predetermined time after the supply of the positive pulse. As a result, the sustain electrode Z is floating. A more detailed description thereof will be described later with reference to FIGS. 5 to 7.

또한, 어드레스 기간 동안, 바이어스 전압(Vzb)을 서스테인 전극(Z)들에 공급하고, 서스테인 기간 동안, 그라운드(GND) 레벨에서 서스테인 전압(Vs)으로 인가 되는 서스테인 방전을 하기 위한 적어도 하나 이상의 서스테인 펄스를 서스테인 전극(Z)들에 공급하게 된다.In addition, at least one sustain pulse for supplying a bias voltage Vzb to the sustain electrodes Z during the address period, and for sustain discharge applied to the sustain voltage Vs at the ground GND level during the sustain period. Is supplied to the sustain electrodes (Z).

구동 펄스 제어부(440)는 플라즈마 디스플레이 패널(400) 구동시 데이터 구동부(410), 스캔 구동부(420) 및 서스테인 구동부(430)를 제어한다. 즉, 구동 펄스 제어부(440)는 상술한 바와 같은 프리 리셋 기간, 리셋 기간, 어드레스 기간 및 서스테인 기간에 데이터 구동부(410), 스캔 구동부(420) 및 서스테인 구동부(430)의 동작 타이밍과 동기화를 제어하기 위한 타이밍 제어신호(CTRX, CTRY, CTRZ)를 생성하고, 각각의 구동부(410, 420, 430)로 각각의 타이밍 제어신호(CTRX, CTRY, CTRZ)를 전송한다.The driving pulse controller 440 controls the data driver 410, the scan driver 420, and the sustain driver 430 when the plasma display panel 400 is driven. That is, the driving pulse controller 440 controls the operation timing and synchronization of the data driver 410, the scan driver 420, and the sustain driver 430 in the pre-reset period, the reset period, the address period, and the sustain period as described above. The timing control signals CTRX, CTRY, and CTRZ are generated, and the timing control signals CTRX, CTRY, and CTRZ are transmitted to the driving units 410, 420, and 430, respectively.

이때, 데이터 제어신호(CTRX)에는 데이터를 샘플링하기 위한 샘플링 클럭, 래치 제어신호, 데이터 구동부(410) 내의 에너지 회수회로 및 구동 스위치소자의 온/오프 타임을 제어하기 위한 스위치 제어신호가 포함된다. 스캔 제어신호(CTRY)에는 스캔 구동부(420) 내의 에너지 회수회로와 구동 스위치소자의 온/오프 타임을 제어하기 위한 스위치 제어신호가 포함되고, 서스테인 제어신호(CTRZ)에는 서스테인 구동부(430) 내의 에너지 회수회로와 구동 스위치소자의 온/오프 타임을 제어하기 위한 스위치 제어신호가 포함된다.In this case, the data control signal CTRX includes a sampling clock for sampling data, a latch control signal, an energy recovery circuit in the data driver 410, and a switch control signal for controlling on / off time of the driving switch element. The scan control signal CTRY includes an energy recovery circuit in the scan driver 420 and a switch control signal for controlling the on / off time of the driving switch element. The sustain control signal CTRZ includes the energy in the sustain driver 430. A switch control signal for controlling the on / off time of the recovery circuit and the drive switch element is included.

구동 전압 발생부(450)는 구동 펄스 제어부(440)와 각각의 구동부(410, 420, 430)에 필요한 구동 전압을 발생시키고, 공급한다. 즉, 구동 전압 발생부(450)는 셋업 전압(Vsetup), 스캔 기준 전압(Vsc), 스캔 전압(-Vy), 서스테인 전압(Vs), 어드레스 전압(Va) 및 바이어스 전압(Vzb)을 발생한다. 이러한 구동 전압들은 방전가 스의 조성이나 방전셀 구조에 따라 조절할 수 있다. 여기서, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 따라 구현되는 구동 펄스를 살펴보면 다음 도 5와 같다.The driving voltage generator 450 generates and supplies driving voltages necessary for the driving pulse controller 440 and each of the driving units 410, 420, and 430. That is, the driving voltage generator 450 generates a setup voltage Vsetup, a scan reference voltage Vsc, a scan voltage -Vy, a sustain voltage Vs, an address voltage Va, and a bias voltage Vzb. . These driving voltages can be adjusted according to the composition of the discharge gas or the structure of the discharge cell. Here, a driving pulse implemented according to the plasma display apparatus according to an embodiment of the present invention will be described with reference to FIG. 5.

도 5는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 프리 리셋 펄스를 포함하는 파형을 설명하기 위한 파형도이다.5 is a waveform diagram illustrating a waveform including a pre-reset pulse of the plasma display device according to an exemplary embodiment of the present invention.

도 5에 도시된 바와 같이, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 매 프레임 마다 모든 셀들을 초기화시키기 위한 프리 리셋 기간, 각 서브필드 마다 모든 셀들의 벽전하 분포를 동일하게 하기 위한 리셋 기간, 방전할 셀을 선택하기 위한 어드레스 기간, 선택된 셀의 방전을 유지시키기 위한 서스테인 기간 및 방전된 셀 내의 벽전하를 소거하기 위한 소거 기간으로 나뉘어 구동된다.As shown in FIG. 5, the plasma display apparatus according to an exemplary embodiment of the present invention has a pre-reset period for initializing all cells every frame and a reset period for equalizing wall charge distribution of all cells in each subfield. The driving period is divided into an address period for selecting a cell to be discharged, a sustain period for maintaining the discharge of the selected cell, and an erasing period for erasing wall charges in the discharged cell.

프리 리셋 기간에는, 점진적으로 하강하는 부극성 펄스가 스캔 전극에 공급되고, 서스테인 전압(Vs)의 정극성 펄스가 서스테인 전극에 공급된다. 또한, 어드레스 전극에는 그라운드(GND) 레벨의 0 V가 인가된다. 펄스가 공급되는 동안, 전체 방전셀들에는 스캔 전극과 서스테인 전극 사이와, 서스테인 전극과 어드레스 전극 사이에 암방전이 일어나며, 벽전하가 형성된다. In the pre-reset period, a gradually decreasing negative polarity pulse is supplied to the scan electrode, and a positive polarity of the sustain voltage Vs is supplied to the sustain electrode. In addition, 0 V of the ground (GND) level is applied to the address electrode. While the pulse is supplied, dark discharge occurs between the scan electrode and the sustain electrode and between the sustain electrode and the address electrode in all the discharge cells, and wall charges are formed.

본 발명의 일실예에서는 과도한 암방전으로 인해 블랙 휘도가 증가하는 것을 억제하기 위해 프리 리셋 기간 중 소정의 구간에서 서스테인 전극을 플로팅시키도록 한다. 이에 따라, 서스테인 전극은 극성을 잃게 되고, 스캔 전극과 서스테인 전극 사이와, 서스테인 전극과 어드레스 전극 사이에 일어나는 암방전이 중단된다. 이때, 서스테인 전극이 플로팅됨에 따라 정극성 펄스의 파형은 이웃하는 스캔 전극 에 공급되는 하강 펄스의 영향으로 하강하는 파형을 이룬다.In one embodiment of the present invention, the sustain electrode is floated in a predetermined section of the pre-reset period in order to suppress an increase in the black brightness due to excessive dark discharge. As a result, the sustain electrode loses its polarity, and dark discharge occurring between the scan electrode and the sustain electrode and between the sustain electrode and the address electrode is stopped. At this time, as the sustain electrode is floated, the waveform of the positive pulse forms a waveform falling due to the influence of the falling pulse supplied to the neighboring scan electrodes.

이와 같이, 프리 리셋 기간을 통하여 전체 방전셀들이 동일한 벽전하 분포를 갖게 되는 한편, 과도한 암방전이 차단됨으로써 블랙 휘도가 저감된다.In this way, the entire discharge cells have the same wall charge distribution through the pre-reset period, while black discharge is reduced by blocking excessive dark discharge.

리셋 기간의 셋업 기간에서는, 스캔 전극에 제1 정극성 램프(Ramp-up 1) 파형과 제2 정극성 램프(Ramp-up 2) 파형의 펄스가 연속적으로 인가되며, 서스테인 전극과 어드레스 전극에는 0 V가 인가된다. 제1 정극성 램프(Ramp-up 1) 파형의 전압은 0 V로부터 정극성 서스테인 전압(Vs)까지 상승하며, 제2 정극성 램프(Ramp-up 2) 파형의 전압은 정극성 서스테인 전압(Vs)으로부터 그 보다 높은 셋업 전압(Vsetup 1)까지 상승한다. 상승 램프(Ramp-up 1, Ramp-up 2) 파형에 의해 전체 방전셀들 내에는 약한 암방전(Dark Discharge)이 일어나고, 어드레스 전극과 서스테인 전극 상에는 정극성 벽전하가 쌓이게 되며, 스캔 전극 상에는 부극성의 벽전하가 쌓이게 된다.In the setup period of the reset period, pulses of the first positive ramp ramp-up waveform and the second positive ramp ramp-up waveform are continuously applied to the scan electrodes, and zero to the sustain electrodes and the address electrodes. V is applied. The voltage of the first positive ramp ramp-up 1 waveform rises from 0 V to the positive sustain voltage Vs, and the voltage of the second positive ramp ramp-up 2 waveform is the positive sustain voltage Vs. ) To a higher setup voltage (Vsetup 1). Ramp-up 1 and Ramp-up 2 waveforms cause weak dark discharge in all of the discharge cells, positive wall charges are accumulated on the address and sustain electrodes, and negative on the scan electrodes. Polar wall charges accumulate.

여기서, 첫번째 서브필드(SF1)의 셋업 펄스의 전압 크기가 나머지 서브필드(SF2 내지 SFn)의 셋업 펄스의 전압 크기와 서로 다르다. 즉, 첫번째 서브필드(SF1)에서는 셋업 전압(Vsetup 1) 레벨이 높게 되도록 제어하고, 나머지 서브필드(SF2 내지 SFn) 기간에서는 첫번째 서브필드보다 셋업 전압(Vsetup 2) 레벨이 낮게 되도록 제어한다. 첫번째 서브필드(SF1)의 셋업 전압은 대략 150 V 정도이고, 나머지 서브필드(SF2 내지 SFn)의 셋업 전압은 대략 100 ~ 110 V 정도이다.Here, the voltage magnitudes of the setup pulses of the first subfield SF1 are different from the voltage magnitudes of the setup pulses of the remaining subfields SF2 to SFn. That is, the first subfield SF1 is controlled to have a high level of the setup voltage Vsetup 1, and the remaining subfields SF2 to SFn are controlled to have a lower level of the setup voltage Vsetup 2 than the first subfield. The setup voltage of the first subfield SF1 is about 150V, and the setup voltage of the remaining subfields SF2 to SFn is about 100 to 110V.

셋다운 기간에는, 스캔 전극에 그라운드(GND)레벨의 전압에서 특정 전압(-Vy) 레벨까지 떨어지는 하강 램프(Ramp-down) 파형이 인가됨으로써, 셋업 기간 동 안 과도하게 형성된 벽전하가 소거된다. 즉, 셀들 내에 스캔 전극과 어드레스 전극 간에 소거 방전이 일어남에 따라 이후, 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다.In the set-down period, a ramp-down waveform falling from a voltage of the ground (GND) level to a specific voltage (-Vy) level is applied to the scan electrode, thereby overdrawing wall charges formed excessively during the setup period. That is, as the erase discharge occurs between the scan electrode and the address electrode in the cells, wall charges such that the address discharge can stably occur remain uniformly in the cells.

어드레스 기간에는, 부극성 스캔 펄스가 스캔 전극들에 순차적으로 인가됨과 동시에 스캔 펄스에 동기되어 어드레스 전극에 정극성의 어드레스 펄스가 인가된다. 이 스캔 펄스와 어드레스 펄스의 전압 차와 리셋 기간에 생성된 벽 전압이 더해지면서 어드레스 펄스가 인가되는 방전셀 내에는 어드레스 방전이 발생된다. 어드레스 방전에 의해 선택된 셀들 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 서스테인 전극에는 셋다운 기간과 어드레스 기간 동안에 스캔 전극과의 전압차를 줄여 스캔 전극과의 오방전이 일어나지 않도록 정극성 바이어스 전압(Vzb)이 공급된다.In the address period, the negative scan pulses are sequentially applied to the scan electrodes and the positive address pulses are applied to the address electrodes in synchronization with the scan pulses. As the voltage difference between the scan pulse and the address pulse and the wall voltage generated in the reset period are added, address discharge is generated in the discharge cell to which the address pulse is applied. In the cells selected by the address discharge, wall charges are formed such that a discharge can occur when the sustain voltage Vs is applied. The sustain electrode is supplied with a positive bias voltage Vzb during the set down period and the address period so as to reduce the voltage difference with the scan electrode so as to prevent erroneous discharge from the scan electrode.

서스테인 기간에는, 스캔 전극과 서스테인 전극들에 교번적으로 서스테인 펄스(Sus)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 펄스가 더해지면서 매 서스테인 펄스가 인가될 때 마다 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다.In the sustain period, a sustain pulse Su is applied to the scan electrode and the sustain electrodes alternately. In the cell selected by the address discharge, as the wall voltage and the sustain pulse in the cell are added, a sustain discharge, that is, a display discharge, occurs between the scan electrode and the sustain electrode every time the sustain pulse is applied.

소거 기간에서는, 펄스폭과 전압 레벨이 작은 소거 램프(Ramp-ers) 파형의 전압이 서스테인 전극에 공급되어 전화면의 셀들 내에 잔류하는 벽전하를 소거시키게 된다.In the erase period, a voltage of an erase ramp (Ramp-ers) waveform having a small pulse width and voltage level is supplied to the sustain electrode to erase wall charge remaining in the cells of the full screen.

도 6은 본 발명의 일실시예에 따른 프리 리셋 펄스를 나타낸 파형도이다.6 is a waveform diagram illustrating a pre-reset pulse according to an embodiment of the present invention.

도 6에 도시된 바와 같이, 본 발명의 일실시예에 따른 프리 리셋 펄스는 스 캔 전극에는 점진적으로 하강하는 부극성 펄스가 인가되고, 부극성 펄스가 인가되는 동안 서스테인 전극에는 정극성 펄스가 인가되며, 소정의 구간에서 서스테인 전극이 플로팅된다.As shown in FIG. 6, in the pre-reset pulse according to an exemplary embodiment of the present invention, a negative pulse gradually descending is applied to the scan electrode, and a positive pulse is applied to the sustain electrode while the negative pulse is applied. The sustain electrode is floated in a predetermined section.

본 발명의 일실시예에 따른 서스테인 전극이 플로팅되는 시점은 하강 펄스가 피크 부극성 전압 레벨에 도달하기 전 10 ㎲ 이상에서 30 ㎲ 이하로 한다. 이는 하강 펄스의 전압 레벨이 낮아짐에 따라, 스캔 전극과 서스테인 전극의 전위차가 증가하는 구간으로, 프리 리셋 기간 중 발생되는 블랙광이 최대가 되는 구간이다. 여기서, 수치 한정된 10 ㎲ 미만에서는 서스테인 전극이 플로팅되는 구간이 짧아 블랙 휘도를 효과적으로 줄일 수 없으며, 30 ㎲를 초과하면 프리 리셋 펄스 인가 구간이 짧아 벽전하 상태를 충분히 초기화시키지 못한다.The time point at which the sustain electrode according to the exemplary embodiment of the present invention is floated is set to 10 mV or more and 30 mV or less before the falling pulse reaches the peak negative voltage level. This is a section in which the potential difference between the scan electrode and the sustain electrode increases as the voltage level of the falling pulse decreases, and the section in which black light generated during the pre-reset period is maximized. Here, if the numerical value is less than 10 kHz, the interval in which the sustain electrode is floated is not short enough to effectively reduce the black brightness, and if it exceeds 30 kHz, the pre-reset pulse application interval is short, which does not sufficiently initialize the wall charge state.

이와 같이, 소정의 구간에서 서스테인 전극이 플로팅됨에 따라 종래와 비교하여 블랙광이 대략 0.05 cd/㎡ 만큼 줄어든다. 감소한 블랙 휘도 만큼 플라즈마 디스플레이 장치의 콘트라스트는 향상된다.As such, as the sustain electrode is floated in a predetermined section, the black light is reduced by about 0.05 cd / m 2 as compared with the related art. The contrast of the plasma display device is improved by the reduced black brightness.

또한, 본 발명의 일실시예에 따른 부극성 펄스는 셋다운 기간에 인가되는 셋다운 펄스와 동일 전압원에서 공급되는 전압(-Vy)을 사용한다. 동일한 전압원으로부터 공급되는 전압의 스위칭 타임(switching time)을 조절함으로써, 하강 펄스의 파형을 보다 효율적으로 구현할 수 있다.In addition, the negative pulse according to the exemplary embodiment of the present invention uses a voltage (-Vy) supplied from the same voltage source as the setdown pulse applied in the setdown period. By adjusting the switching time of the voltages supplied from the same voltage source, it is possible to implement the waveform of the falling pulse more efficiently.

또한, 본 발명의 일실시예에 따른 정극성 펄스는 서스테인 기간에 인가되는 서스테인 펄스와 동일한 전압원에서 공급되는 전압(Vs)을 사용한다. 이와 같이, 동일한 전압원을 사용함에 따라, 하드웨어 구성에 있어 생산 비용을 절감할 수 있다. In addition, the positive pulse according to the exemplary embodiment of the present invention uses the voltage Vs supplied from the same voltage source as the sustain pulse applied in the sustain period. As such, by using the same voltage source, the production cost in the hardware configuration can be reduced.

여기서, 정극성 펄스의 파형은 플로팅되는 시점부터 스캔 전극에 공급되는 부극성 펄스의 영향을 받아 하강한다.Here, the waveform of the positive pulse falls from the time point at which it is floated under the influence of the negative pulse supplied to the scan electrode.

도 7은 본 발명의 일실시예에 따른 변형된 프리 리셋 펄스를 나타낸 파형도이다.7 is a waveform diagram illustrating a modified pre-reset pulse according to an embodiment of the present invention.

도 7에 도시된 바와 같이, 본 발명의 일실시예에 따른 변형된 파형은 하나의 프레임 동안 프리 리셋 펄스를 복수 개 사용한다. 즉, 스캔 전극에는 점진적으로 하강하는 부극성 펄스가 적어도 두번 이상 인가되고, 각각의 부극성 펄스가 인가되는 동안 서스테인 전극에는 각각의 정극성 펄스가 인가되며, 각각의 프리 리셋 펄스 인가 기간에서 서스테인 전극이 플로팅된다.As shown in FIG. 7, the modified waveform according to the exemplary embodiment uses a plurality of pre-reset pulses during one frame. That is, the progressively descending negative polarity pulse is applied to the scan electrode at least twice, and the respective positive polarity pulses are applied to the sustain electrode while each negative polarity pulse is applied, and the sustain electrode is applied to each of the preset pulse applying periods. Is plotted.

프리 리셋 펄스는 그 필요에 따라, 예컨대 정지 영상 등으로 인해 벽전하가 방전셀 내에 과도하게 고착된 상태일 때, 복수개로 인가할 수 있다. 종래에는 이와 같이 복수개의 프리 리셋 펄스가 인가됨에 따라 블랙 휘도가 증가하였다. 이와 달리, 각각의 프리 리셋 펄스에 대해 소정의 시점에서 서스테인 전극이 플로팅됨에 따라 종래와 비교하여 블랙 휘도가 줄어든다. 감소한 블랙 휘도 만큼 플라즈마 디스플레이 장치의 콘트라스트는 향상되므로, 복수개의 프리 리셋 펄스를 인가하는 경우에도 표시되는 화면의 콘트라스트를 충분히 확보할 수 있다.If necessary, a plurality of pre-reset pulses may be applied when the wall charges are excessively fixed in the discharge cells due to, for example, still images. In the related art, as the plurality of pre-reset pulses are applied in this manner, black luminance increases. In contrast, as the sustain electrode is floated at a predetermined time point for each pre-reset pulse, the black luminance is reduced as compared with the conventional art. Since the contrast of the plasma display device is improved by the reduced black luminance, even when a plurality of pre-reset pulses are applied, the contrast of the displayed screen can be sufficiently secured.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As such, the technical configuration of the present invention described above can be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적 인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다 는 후술하는 특허청구범위에 의하여 나타나며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the following claims rather than the detailed description, and the meaning and scope of the claims and All changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

이상에서와 같이 본 발명은 플라즈마 디스플레이 장치 및 그 구동 방법을 개선함으로써, 구동시 표시되는 블랙 휘도를 저감할 수 있는 효과가 있다.As described above, the present invention has an effect of reducing the black luminance displayed during driving by improving the plasma display apparatus and the driving method thereof.

또한, 본 발명은 플라즈마 디스플레이 장치 및 그 구동 방법을 개선함으로써, 플라즈마 디스플레이 장치의 콘트라스트를 향상시킬 수 있는 효과가 있다.In addition, the present invention has the effect of improving the contrast of the plasma display device by improving the plasma display device and its driving method.

또한, 본 발명은 플라즈마 디스플레이 장치 구동시 오방전 문제을 개선할 수 있다.In addition, the present invention can improve the mis-discharge problem when driving the plasma display device.

Claims (4)

스캔 전극과 서스테인 전극을 포함하는 유지 전극이 복수개 형성된 플라즈마 디스플레이 패널;A plasma display panel in which a plurality of sustain electrodes including scan electrodes and sustain electrodes are formed; 상기 복수의 유지 전극을 구동시키기 위한 구동부; 및A driving unit for driving the plurality of sustain electrodes; And 리셋구간에 인가되는 셋업펄스의 인가 이전에 상기 서스테인 전극에는 정극성 펄스가 인가되며, 상기 정극성 펄스는 소정의 구간에서 플로팅(floating)되고, 상기 정극성의 펄스가 인가되는 동안 상기 스캔 전극에는 점진적으로 하강하는 부극성 펄스가 인가되도록 제어하는 구동 펄스 제어부A positive pulse is applied to the sustain electrode prior to the application of a setup pulse applied to a reset section, and the positive pulse is floated in a predetermined section, and the scan electrode is gradually applied to the scan electrode while the positive pulse is applied. A driving pulse controller for controlling a negative pulse to be applied 를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.Plasma display device comprising a. 제 1항에 있어서,The method of claim 1, 상기 소정의 구간은 상기 하강 펄스가 최대 전압 레벨에 도달하기 전 10 ㎲ 이상 30 ㎲ 이하인 것을 특징으로 하는 플라즈마 디스플레이 장치.And the predetermined section is 10 kW or more and 30 kW or less before the falling pulse reaches a maximum voltage level. 제 1항에 있어서,The method of claim 1, 상기 정극성 펄스는 서스테인 기간에 인가되는 서스테인 펄스와 동일한 전압원에서 공급되는 것을 특징으로 하는 플라즈마 디스플레이 장치.And the positive polarity pulse is supplied from the same voltage source as the sustain pulse applied in the sustain period. 제 1항에 있어서,The method of claim 1, 상기 부극성 펄스는 셋다운 기간에 인가되는 셋다운 펄스와 동일한 전압원에서 공급되는 것을 특징으로 하는 플라즈마 디스플레이 장치.And wherein the negative pulse is supplied from the same voltage source as the set down pulse applied in the set down period.
KR1020050060488A 2005-07-05 2005-07-05 Plasma display apparatus and driving method thereof KR20070005267A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050060488A KR20070005267A (en) 2005-07-05 2005-07-05 Plasma display apparatus and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050060488A KR20070005267A (en) 2005-07-05 2005-07-05 Plasma display apparatus and driving method thereof

Publications (1)

Publication Number Publication Date
KR20070005267A true KR20070005267A (en) 2007-01-10

Family

ID=37870943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050060488A KR20070005267A (en) 2005-07-05 2005-07-05 Plasma display apparatus and driving method thereof

Country Status (1)

Country Link
KR (1) KR20070005267A (en)

Similar Documents

Publication Publication Date Title
KR101108475B1 (en) Plasma Display Apparatus
KR100747168B1 (en) Driving Apparatus and Method for Plasma Display Panel
JP4253647B2 (en) Plasma display panel driving apparatus and method
KR100784543B1 (en) Plasma Display Apparatus and Driving Method thereof
JP2006011459A5 (en)
JP2006011459A (en) Plasma display apparatus and driving method thereof
KR100692041B1 (en) Plasma Display Apparatus and Driving Method Thereof
KR20060072813A (en) Driving device for plasma display panel
KR100645783B1 (en) Plasma display apparatus and driving method thereof
KR100793063B1 (en) Apparatus for Plasma Display and Driving Method for Plasma Display Apparatus
KR100705808B1 (en) Plasma Display Apparatus and Driving Method Thereof
KR100747269B1 (en) Plasma Display Apparatus and Driving Method thereof
KR100658395B1 (en) Plasma display apparatus and driving method thereof
KR20070087743A (en) Plasma display apparatus and driving method thereof
KR100656710B1 (en) Plasma display apparatus and driving method thereof
KR100667234B1 (en) Plasma display apparatus
KR100705280B1 (en) Plasma Display Apparatus and Driving Method thereof
KR100658343B1 (en) Plasma display apparatus and driving method thereof
KR100757548B1 (en) Plasma Display Apparatus and Driving Method Thereof
KR100681018B1 (en) Plasma display apparatus and driving method thereof
KR100658357B1 (en) Plasma display apparatus and driving method thereof
EP1758079A1 (en) Plasma display apparatus and method of driving the same
KR20070005267A (en) Plasma display apparatus and driving method thereof
KR100646319B1 (en) Plasma Display Apparatus and Driving Method thereof
KR100667361B1 (en) Plasma display apparatus

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination