KR20070002943A - 동기식 반도체 소자의 내부 클럭 발생기 - Google Patents

동기식 반도체 소자의 내부 클럭 발생기 Download PDF

Info

Publication number
KR20070002943A
KR20070002943A KR1020050058656A KR20050058656A KR20070002943A KR 20070002943 A KR20070002943 A KR 20070002943A KR 1020050058656 A KR1020050058656 A KR 1020050058656A KR 20050058656 A KR20050058656 A KR 20050058656A KR 20070002943 A KR20070002943 A KR 20070002943A
Authority
KR
South Korea
Prior art keywords
output signal
clock
signal
test mode
output
Prior art date
Application number
KR1020050058656A
Other languages
English (en)
Inventor
홍덕화
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050058656A priority Critical patent/KR20070002943A/ko
Publication of KR20070002943A publication Critical patent/KR20070002943A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 반도체 설계 기술에 관한 것으로, 특히 동기식 반도체 소자의 내부 클럭 발생기에 관한 것이다. 본 발명은 저주파 사이클 테스트 장비를 사용한 프로브 테스트시에도 실제 동작 사이클에 가까운 고주파 사이클로 테스트할 수 있도록 하는 동기식 반도체 소자의 내부 클럭 발생기를 제공하는데 그 목적이 있다. 본 발명에서는 노말 모드에서는 외부 클럭을 그대로 출력하고, 테스트 모드에서는 테스트 장비로부터 제공되는 클럭을 4분주하여 고주파 동작 테스트가 가능하도록 하였다. 이를 위해 본 발명에서는 2분주 회로를 캐스케이드로 연결하여 4분주 클럭을 구현하였으며, 2분주 회로를 구현함에 있어서 해당 클럭과 반대의 위상을 가지고 펄스폭의 1/2만큼 지연된 클럭을 사용하였다.
클럭, 주파수, 2분주, 4분주, 테스트 모드

Description

동기식 반도체 소자의 내부 클럭 발생기{INTERNAL CLOCK GENERATOR IN SYNCHRONOUS SEMICONDUCTOR DEVICE}
도 1은 본 발명의 일 실시예에 따른 동기식 반도체 소자의 내부 클럭 발생기의 회로도.
도 2는 상기 도 1의 회로의 타이밍 다이어그램.
* 도면의 주요 부분에 대한 부호의 설명
100: 제1 분주부
200: 제2 분주부
300: 지연 회로
본 발명은 반도체 설계 기술에 관한 것으로, 특히 동기식 반도체 소자의 내부 클럭 발생기에 관한 것이다.
통상적으로, 반도체 메모리를 비롯한 각종 칩이나 회로에서 클럭은 동작 타이밍을 맞추기 위한 레퍼런스로 사용되고 있으며, 에러(error)없이 보다 빠른 동작을 보장하기 위해서 사용되기도 한다.
최근의 반도체 메모리 분야의 주된 이슈는 집적도에서 동작 속도로 변모하고 있다. 이에 따라 DDR SDRAM(Double Data Rate Synchronous DRAM), RAMBUS DRAM 등의 고속 동기식 메모리가 반도체 메모리 분야의 새로운 화두로 떠오르고 있다.
동기식 메모리는 외부의 시스템 클럭에 동기되어 동작하는 메모리를 말하며, DRAM 중에서는 SDRAM이 시효라 할 수 있다. SDRAM은 입/출력 동작을 클럭의 라이징 에지(rising edge)에 동기시켜 매 클럭마다 한번의 데이터 액세스를 수행하게 된다. 한편, DDR SDRAM 등의 고속 동기식 메모리는 클럭의 라이징 에지 뿐만 아니라, 폴링 에지(falling edge)에도 입/출력 동작이 동기되어 매 클럭마다 두번의 데이터 액세스가 가능하다.
한편, 동기식 반도체 메모리를 웨이퍼 테스트할 때, 기술적, 비용적 문제로 인하여, 고주파 동작 소자를 스펙에 맞게 고주파 사이클로 테스트하지 못하고 낮은 주파수 사이클로 테스트를 진행하고 있다.
이처럼 고주파 동작 소자에 대해 저주파 사이클 테스트를 수행할 때 여러 가지 문제점이 발생하는데, 특히 tWR, tRP, tDPL 등의 AC 파라메터와 관련된 항목을 스크린하기 어렵고, 동작 마진과 관련한 테스트가 불가능하다는 문제점이 있다.
또한, 현재 운용되고 있는 테스트 장비의 tCK가 30ns인데, 이처럼 낮은 주파수 사이클로 테스트를 수행하게 되면 많은 테스트 시간이 소요되는 문제점이 있다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 저주파 사이클 테스트 장비를 사용한 프로브 테스트시에도 실제 동작 사이클에 가까운 고주파 사이클로 테스트할 수 있도록 하는 동기식 반도체 소자의 내부 클럭 발생기를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 테스트 모드 신호에 응답하여 노말 모드에서는 외부로부터 인가된 클럭을 그대로 출력하고, 테스트 모드에서는 외부로부터 인가된 클럭과 반전 쉬프트된 클럭신호 - 상기 클럭을 반전시켜 펄스폭의 1/2만큼 지연시킨 신호임 - 를 조합하여 2분주된 클럭을 출력하기 위한 제1 분주수단; 상기 제1 분주수단의 출력신호를 반전시키기 위한 반전수단; 상기 반전수단의 출력신호를 그 펄스폭의 1/2만큼 지연시키기 위한 지연 회로; 및 상기 테스트 모드 신호에 응답하여 노말 모드에서는 상기 제1 분주수단의 출력신호를 그대로 출력하고, 테스트 모드에서는 상기 제1 분주수단의 출력신호와 상기 지연 회로의 출력신호를 조합하여 2분주된 클럭을 생성하기 위한 제2 분주수단을 구비하는 동기식 반도체 소자의 내부 클럭 발생기가 제공된다.
본 발명에서는 노말 모드에서는 외부 클럭을 그대로 출력하고, 테스트 모드에서는 테스트 장비로부터 제공되는 클럭을 4분주하여 고주파 동작 테스트가 가능하도록 하였다. 이를 위해 본 발명에서는 2분주 회로를 캐스케이드로 연결하여 4분 주 클럭을 구현하였으며, 2분주 회로를 구현함에 있어서 해당 클럭과 반대의 위상을 가지고 펄스폭의 1/2만큼 지연된 클럭을 사용하였다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 1은 본 발명의 일 실시예에 따른 동기식 반도체 소자의 내부 클럭 발생기의 회로도이다.
도 1을 참조하면, 본 실시예에 따른 동기식 반도체 소자의 내부 클럭 발생기는, 테스트 모드 신호(tm_2clk)에 응답하여 노말 모드에서는 외부로부터 인가된 클럭(clk)을 그대로 출력하고, 테스트 모드에서는 외부로부터 인가된 클럭(clk)과 반전 쉬프트된 클럭신호(csb) - 클럭(clk)을 반전시켜 펄스폭의 1/2만큼 지연시킨 신호 - 를 조합하여 2분주한 클럭을 출력하기 위한 제1 분주부(100)와, 제1 분주부(100)의 출력신호(2clk)를 반전시키기 위한 인버터(INV10)와, 인버터(INV10)의 출력신호(csbout)를 그 펄스폭의 1/2만큼 지연시키기 위한 지연 회로(300)와, 테스트 모드 신호(tm_2clk)에 응답하여 노말 모드에서는 제1 분주부(100)의 출력신호(2clk)를 그대로 출력하고, 테스트 모드에서는 제1 분주부(100)의 출력신호(2clk)와 지연 회로(300)의 출력신호(csbout_d)를 조합하여 2분주한 클럭을 생성하기 위한 제2 분주부(200)를 구비한다.
여기서, 제1 분주부(100)는 테스트 모드 신호(tm_2clk) 및 외부 클럭(clk)을 입력으로 하는 낸드 게이트(NAND1)와, 낸드 게이트(NAND1)의 출력신호를 입력으로 하는 인버터(INV1)와, 인버터(INV1)의 출력신호를 입력으로 하는 인버터(INV2)와, 반전 쉬프트된 클럭신호(csb)를 입력으로 하는 인버터(INV5)와, 인버터(INV5)의 출력신호를 입력으로 하는 인버터(INV6)와, 인버터(INV2)의 출력신호를 입력으로 하며 인버터(INV5) 및 인버터(INV6)의 출력신호에 의해 제어받는 스위칭 인버터(INV3)와, 인버터(INV1)의 출력신호를 입력으로 하며 인버터(INV5) 및 인버터(INV6)의 출력신호에 의해 제어받는 스위칭 인버터(INV4)와, 두 스위칭 인버터(INV3, INV4)의 공통 출력단을 입력단으로 하는 인버터(INV8)와, 테스트 모드 신호(tm_2clk)를 입력으로 하는 인버터(INV7)와, 테스트 모드 신호(tm_2clk) 및 인버터(INV7)의 출력신호에 제어 받아 외부 클럭(clk)을 선택적으로 출력하기 위한 트랜스미션 게이트(TG1)와, 테스트 모드 신호(tm_2clk) 및 인버터(INV7)의 출력신호에 제어 받아 인버터(INV8)의 출력신호를 선택적으로 출력하기 위한 트랜스미션 게이트(TG2)를 구비한다.
한편, 제2 분주부(200)는 전술한 제1 분주부(100)와 거의 동일한 회로 구성을 가진다. 구체적으로 살펴보면, 제2 분주부(200)는, 테스트 모드 신호(tm_2clk) 및 제1 분주부(100)의 출력신호(2clk)를 입력으로 하는 낸드 게이트(NAND2)와, 낸드 게이트(NAND2)의 출력신호를 입력으로 하는 인버터(INV11)와, 인버터(INV11)의 출력신호를 입력으로 하는 인버터(INV12)와, 지연회로(300)의 출력신호(csbout_d)를 입력으로 하는 인버터(INV16)와, 인버터(INV16)의 출력신호를 입력으로 하는 인버터(INV17)와, 인버터(INV12)의 출력신호를 입력으로 하며 인버터(INV16) 및 인버 터(INV17)의 출력신호에 의해 제어받는 스위칭 인버터(INV13)와, 인버터(INV11)의 출력신호를 입력으로 하며 인버터(INV16) 및 인버터(INV17)의 출력신호에 의해 제어받는 스위칭 인버터(INV14)와, 두 스위칭 인버터(INV13, INV14)의 공통 출력단을 입력단으로 하는 인버터(INV15)와, 테스트 모드 신호(tm_2clk)를 입력으로 하는 인버터(INV18)와, 테스트 모드 신호(tm_2clk) 및 인버터(INV18)의 출력신호에 제어 받아 제1 분주부(100)의 출력신호(2clk)를 선택적으로 출력하기 위한 트랜스미션 게이트(TG3)와, 테스트 모드 신호(tm_2clk) 및 인버터(INV18)의 출력신호에 제어 받아 인버터(INV15)의 출력신호를 선택적으로 출력하기 위한 트랜스미션 게이트(TG4)를 구비한다.
도 2는 상기 도 1의 내부 클럭 발생기의 타이밍 다이어그램으로서, 이하 이를 참조하여 본 실시예에 따른 내부 클럭 발생기의 동작을 살펴본다.
우선, 테스트 모드 신호(tm_2clk)가 논리레벨 로우로 비활성화된 상태에서는 제1 분주부(100)에서 트랜스미션 게이트(TG1)가 인에이블 되어 외부 클럭(clk)을 그대로 출력하며, 제2 분주부(200)에서도 트랜스미션 게이트(TG3)가 인에이블 되어 제1 분주부(100)의 출력신호(2clk)를 그대로 출력한다. 결국 노말 모드에서는 최종 출력신호(4clk)로서 외부 클럭(clk)이 그대로 출력되게 된다.
한편, 테스트 모드 신호(tm_2clk)가 논리레벨 하이로 활성화된 경우, 제1 분주부(100)에서는 외부 클럭(clk)과 반전 쉬프트된 클럭신호(csb)의 논리레벨이 일치하는 구간에서 하이 상태가 되고 서로 일치하지 않는 구간에서 로우 상태가 되는 클럭신호를 생성한다. 앞서 설명한 바와 같이 쉬프트된 클럭신호(csb)는 외부 클럭 (clk)과 비교할 때, 외부 클럭(clk)을 반전시켜 그 펄스폭의 1/2만큼을 지연시킨 신호이다. 따라서, 외부 클럭(clk)에 비해 인버터(INV8)의 출력신호는 외부 클럭(clk)의 1/2 주기를 갖는 클럭신호가 된다. 그리고, 테스트 모드 신호(tm_2clk)가 논리레벨 하이로 활성화 되어 있기 때문에 트랜스미션 게이트(TG1)가 디스에이블 되고, 트랜스미션 게이트(TG2)가 인에이블 되어 인버터(INV8)의 출력신호가 제1 분주부(100)의 출력신호(2clk)로서 선택되어 출력된다.
한편, 테스트 모드 신호(tm_2clk)가 논리레벨 하이로 활성화된 경우, 인버터(INV10)와 지연 회로(300)는 제1 분주부(100)의 출력신호(2clk)를 반전시켜 그 펄스폭의 1/2만큼 지연시키며, 제1 분주부(100)에서 반전 쉬프트된 클럭신호(csb)를 이용하여 외부 클럭(clk)을 2분주하듯이, 제2 분주부(200)에서는 지연 회로(300)의 출력신호(csbout_d)를 이용하여 제1 분주부(100)의 출력신호(2clk)를 다시 2분주하여 출력하게 된다.
결국, 테스트 모드 신호(tm_2clk)가 논리레벨 하이로 활성화된 경우, 최종적인 출력신호(4clk)는 외부 클럭(clk)를 4분주한 클럭이 된다. 즉, 본 실시예에 따른 내부 클럭 발생기는 외부 클럭(clk)에 비해 4배 빠른 주파수의 클럭을 내부적으로 생성하고 있다.
만일, 테스트 장비로부터 공급되는 외부 클럭(clk)의 tCK가 30ns이라면, 내부 클럭의 tCK는 7.5ns가 된다. 따라서, 본 발명을 적용하면 낮은 주파수 사이클만을 지원하는 테스트 장비를 고주파 동작 소자의 테스트에 이용할 수 있으며, 실제 소자의 동작 주파수에 가까운 주파수로 테스트를 수행하기 때문에 소자의 동작 특 성을 정밀하게 테스트할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 전술한 실시예에서 예시된 로직의 종류 및 연결 관계는 신호의 극성이 바뀜에 따라 변경이 불가피하다.
전술한 본 발명은 기존의 저주파 사이클 테스트 장비를 고주파 동작 소자의 프로브 테스트에도 이용할 수 있어 생산 단가를 낮추는 효과가 있으며, 실제 소자의 동작 주파수에 가까운 주파수로 테스트를 수행할 수 있기 때문에 AC 파라메터의 스크린이 가능하고 동작 마진과 관련된 항목에 대해 정밀한 테스트가 가능하다.

Claims (1)

  1. 테스트 모드 신호에 응답하여 노말 모드에서는 외부로부터 인가된 클럭을 그대로 출력하고, 테스트 모드에서는 외부로부터 인가된 클럭과 반전 쉬프트된 클럭신호 - 상기 클럭을 반전시켜 펄스폭의 1/2만큼 지연시킨 신호임 - 를 조합하여 2분주된 클럭을 출력하기 위한 제1 분주수단;
    상기 제1 분주수단의 출력신호를 반전시키기 위한 반전수단;
    상기 반전수단의 출력신호를 그 펄스폭의 1/2만큼 지연시키기 위한 지연 회로; 및
    상기 테스트 모드 신호에 응답하여 노말 모드에서는 상기 제1 분주수단의 출력신호를 그대로 출력하고, 테스트 모드에서는 상기 제1 분주수단의 출력신호와 상기 지연 회로의 출력신호를 조합하여 2분주된 클럭을 생성하기 위한 제2 분주수단
    을 구비하는 동기식 반도체 소자의 내부 클럭 발생기.
KR1020050058656A 2005-06-30 2005-06-30 동기식 반도체 소자의 내부 클럭 발생기 KR20070002943A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050058656A KR20070002943A (ko) 2005-06-30 2005-06-30 동기식 반도체 소자의 내부 클럭 발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050058656A KR20070002943A (ko) 2005-06-30 2005-06-30 동기식 반도체 소자의 내부 클럭 발생기

Publications (1)

Publication Number Publication Date
KR20070002943A true KR20070002943A (ko) 2007-01-05

Family

ID=37869862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050058656A KR20070002943A (ko) 2005-06-30 2005-06-30 동기식 반도체 소자의 내부 클럭 발생기

Country Status (1)

Country Link
KR (1) KR20070002943A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815179B1 (ko) * 2006-12-27 2008-03-19 주식회사 하이닉스반도체 변화하는 지연값을 가지는 메모리장치.
KR101103072B1 (ko) * 2010-09-30 2012-01-06 주식회사 하이닉스반도체 반도체 메모리 장치의 컬럼 어드레스 신호 생성 회로

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815179B1 (ko) * 2006-12-27 2008-03-19 주식회사 하이닉스반도체 변화하는 지연값을 가지는 메모리장치.
US7649789B2 (en) 2006-12-27 2010-01-19 Hynix Semiconductor, Inc. Semiconductor memory device with various delay values
KR101103072B1 (ko) * 2010-09-30 2012-01-06 주식회사 하이닉스반도체 반도체 메모리 장치의 컬럼 어드레스 신호 생성 회로

Similar Documents

Publication Publication Date Title
KR100753412B1 (ko) 반도체 메모리 장치의 커맨드 디코더 회로
US8839019B2 (en) Semiconductor apparatus for controlling a frequency change of an internal clock
KR100745402B1 (ko) 반도체 메모리 장치의 입력회로 및 그 제어 방법
KR100883140B1 (ko) 데이터 출력 제어회로, 반도체 메모리 장치 및 그의 동작방법
JP2008059193A (ja) クロック切替回路
KR100281896B1 (ko) 저속 테스트 장비로 테스트되는 더블 데이터 레이트 동기식 디램 집적 회로 장치
JP2011055462A (ja) 半導体装置
KR100875671B1 (ko) 프리차지신호 생성장치를 구비하는 반도체메모리소자 및그의 구동방법
KR100558557B1 (ko) 반도체 메모리 장치에서의 데이터 샘플링 방법 및 그에따른 데이터 샘플링 회로
KR20030052364A (ko) 반도체 메모리 장치
US7791963B2 (en) Semiconductor memory device and operation method thereof
KR100224718B1 (ko) 동기식 메모리장치의 내부 클락 발생기
KR20070002943A (ko) 동기식 반도체 소자의 내부 클럭 발생기
KR100632611B1 (ko) 반도체 메모리 장치의 명령 디코더
KR100798795B1 (ko) 내부 어드레스 생성장치 및 그의 구동방법
JP2004103054A (ja) アドレス選択回路および半導体記憶装置
KR20050066167A (ko) 내부 클럭 더블러 및 이를 포함한 반도체 메모리 장치
KR100536598B1 (ko) 클럭활성화 시점을 선택하는 반도체메모리장치
KR20010011641A (ko) 반도체장치의 테스트를 위한 내부 클럭 발생장치
JP2001183426A (ja) 半導体集積回路
KR20060022862A (ko) 반도체 메모리 장치
KR100631172B1 (ko) 클럭 사이클 시간 검출 회로
KR20050059949A (ko) 고속 동작에 적합한 ｘ 주소 추출기 및 메모리
KR20030033511A (ko) 스토리지 커패시터를 포함하는 셀을 갖는 에스램의리프레쉬장치 및 그 방법
KR20100076737A (ko) 플립플롭 및 그를 포함하는 반도체 메모리 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination