KR20060133670A - 발광 소자 및 이의 제조 방법과, 이를 구비한 표시 기판 - Google Patents

발광 소자 및 이의 제조 방법과, 이를 구비한 표시 기판 Download PDF

Info

Publication number
KR20060133670A
KR20060133670A KR1020050053418A KR20050053418A KR20060133670A KR 20060133670 A KR20060133670 A KR 20060133670A KR 1020050053418 A KR1020050053418 A KR 1020050053418A KR 20050053418 A KR20050053418 A KR 20050053418A KR 20060133670 A KR20060133670 A KR 20060133670A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
layer
thickness
bank layer
Prior art date
Application number
KR1020050053418A
Other languages
English (en)
Inventor
이동원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050053418A priority Critical patent/KR20060133670A/ko
Priority to US11/472,170 priority patent/US20060284549A1/en
Priority to CN2006100945919A priority patent/CN1886013B/zh
Publication of KR20060133670A publication Critical patent/KR20060133670A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/826—Multilayers, e.g. opaque multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

공정성 및 신뢰성을 향상하기 위한 발광 소자 및 이의 제조방법과, 이를 구비한 표시 기판이 개시된다. 발광 소자는 제1 전극, 뱅크층, 발광층 및 제2 전극을 포함한다. 상기 제1 전극은 베이스 기판 위에 형성되고, 상기 뱅크층은 상기 제1 전극 위에 제1 두께로 형성되어 발광 영역을 정의한다. 상기 발광층은 상기 발광 영역 내에 형성된다. 상기 제2 전극은 상기 발광층 위에 상기 제1 두께보다 두꺼운 제2 두께로 형성된다. 이에 따라, 뱅크층 두께보다 두껍게 제2 전극을 형성함으로써 제2 전극의 제조 불량을 막을 수 있다.
금속 나노 페이스트 물질, 음극 전극, 잉크젯 프린팅 방식

Description

발광 소자 및 이의 제조 방법과, 이를 구비한 표시 기판{LUMINESCENCE DEVICE AND METHOD OF MANUFACTURING THEREOF AND DISPLAY SUBSTRATE HAVING THE SAME}
도 1은 본 발명의 실시예에 따른 전계발광 표시기판에 대한 평면도이다.
도 2는 도 1에 도시된 I-I' 라인을 따라 절단한 단면도이다.
도 3 내지 도 8은 도 2에 도시된 전계발광 표시기판의 제조 방법을 설명하기 위한 공정도들이다.
도 9는 본 발명의 다른 실시예에 따른 전계발광 표시기판의 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
GL : 게이트 배선 DL : 소스 배선
P : 화소 영역 LA : 발광 영역
TFT1 : 제1 스위칭 소자 TFT2 : 제2 스위칭 소자
EL : 전계발광소자 CST : 스토리지 캐패시터
111, 112 : 제1 및 제2 게이트전극 131, 133 : 제1 및 제2 소스전극
132, 134 : 제1 및 제2 드레인전극 121, 122 : 제1 및 제2 채널부
141, 142 : 제1 및 제2 콘택홀 150 : 화소 전극(Anode)
170 : 전계 발광층
본 발명은 발광 소자 및 이의 제조 방법과, 이를 구비한 표시 기판에 관한 것으로, 보다 상세하게는 공정성 및 신뢰성을 향상하기 위한 발광 소자 및 이의 제조 방법과, 이를 구비한 표시 기판에 관한 것이다.
일반적으로 전계발광 표시기판은 복수의 화소에 대응하는 복수의 전계발광소자들을 갖는다. 각각의 전계발광소자는 2 개의 전극들과, 상기 전극들 사이에 개재되어 상기 전극들간의 전기장에 의해 스스로 발광하는 전계 발광층을 갖는다. 상기 전계발광소자는 상기 2 개의 전극들 중 적어도 하나는 투명 전극으로 형성되어 상기 전계 발광층에서 발생된 광을 외부로 방출하여 영상을 표시한다.
상기 전계발광소자는 기판 상에 단위 화소 전극인 양극 전극이 형성되고, 상기 양극 전극 위에 발광 영역을 정의하는 뱅크층이 형성된다. 상기 뱅크층에 의해 정의된 발광 영역에 상기 전계 발광층이 형성되고, 그 위 전면에 공통 전극인 음극 전극이 형성된다.
일반적으로 상기 뱅크층은 상대적으로 후박하게 형성되고, 반면, 상기 음극 전극은 상대적으로 얇게 형성된다. 이에 의해 상기 음극 전극은 상기 뱅크층의 단차에 의해 끊기는 불량이 발생하는 문제점을 갖는다. 이러한 음극 전극의 불량은 결과적으로 전계발광소자의 불량을 초래하며, 전계발광소자를 구비한 전계발광 표 시기판의 화소 불량을 초래한다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 공정성 및 신뢰성을 향상시키기 위한 발광 소자를 제공하는 것이다.
본 발명의 다른 목적은 상기 발광 소자의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 발광 소자를 구비한 표시 기판을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 하나의 실시예에 따른 발광 소자는 제1 전극, 뱅크층, 발광층 및 제2 전극을 포함한다. 상기 제1 전극은 베이스 기판 위에 형성되고, 상기 뱅크층은 상기 제1 전극 위에 제1 두께로 형성되어 발광 영역을 정의한다. 상기 발광층은 상기 발광 영역 내에 형성된다. 상기 제2 전극은 상기 발광층 위에 상기 제1 두께보다 두꺼운 제2 두께로 형성된다.
바람직하게 상기 제2 전극은 금속 나노 파티클을 포함하는 전도성 나노 페이스트로 형성되고, 상기 뱅크층은 네가티브형 포토 레지스트층으로 형성되어 상기 뱅크층의 테이퍼 각은 90도 이상 170도 이하로 형성된다.
더욱 바람직하게 상기 제1 두께는 300nm 내지 5000nm 이고, 상기 제2 두께는 300nm 내지 10000nm 이다.
상기한 본 발명의 목적을 실현하기 위한 다른 실시예에 따른 발광 소자는 베 이스 기판 위에 형성된 제1 전극과, 상기 제1 전극 위에 형성되어 발광 영역을 정의하며 네가티브형 포토 레지스트층으로 형성된 뱅크층과, 상기 발광 영역 내에 형성된 발광층 및 상기 발광층 위에 형성되며 금속 나노 파티클을 포함하는 전도성 나노 페이스트로 형성된 제2 전극을 포함한다.
상기한 본 발명의 다른 목적을 실현하기 위한 실시예에 따른 상기 발광 소자의 제조 방법은 베이스 기판 위에 제1 전극을 형성하는 단계와, 상기 제1 전극 위에 발광 영역을 정의하는 제1 두께를 갖는 뱅크층을 형성하는 단계와, 상기 발광 영역 내에 발광층을 형성하는 단계 및 상기 발광층 위에 상기 제1 두께보다 두꺼운 제2 두께로 제2 전극을 형성하는 단계를 포함한다. 상기 제2 전극을 형성하는 단계는 상기 금속 나노 페이스트 물질을 이용한다.
상기 제2 전극을 형성하는 단계는 잉크젯 프린팅 방식으로 상기 금속 나노 페이스트 물질을 분사하는 단계 및 분사된 상기 금속 나노 페이스트 물질을 경화시키는 단계를 포함한다. 상기 발광층을 형성하는 단계는 용액 처리 공정에 의해 형성한다.
상기한 본 발명의 또 다른 목적을 실현하기 위한 실시예에 따른 소스 배선과, 바이어스전압 배선 및 인접한 게이트 배선들에 의해 정의된 화소 영역을 포함하는 표시 기판은 구동 소자, 제1 전극, 뱅크층, 발광층 및 제2 전극을 포함한다. 상기 구동 소자는 상기 바이어스전압 배선에 연결되고, 상기 제1 전극은 상기 구동 소자와 연결되고 상기 화소 영역에 형성된다. 상기 뱅크층은 상기 제1 전극의 일부 영역에 제1 두께로 형성되어, 상기 화소 영역 내의 발광 영역을 정의한다. 상기 발 광층은 상기 발광 영역 내의 제1 전극 위에 형성된다. 상기 제2 전극은 상기 발광층 위에 상기 제1 두께보다 두꺼운 제2 두께로 형성된다.
상기 표시 기판은 상기 소스 배선과 게이트 배선에 연결된 스위칭 소자를 더 포함하며, 상기 구동 소자는 상기 스위칭 소자의 구동에 따라 구동된다.
상기 제2 전극은 금속 나노 파티클을 포함하는 전도성 나노 페이스트로 형성되고, 2000 nm 내지 10000 nm 의 두께로 형성된다.
상기 구동 소자 및 스위칭 소자는 단결정 실리콘 박막트랜지스터이거나, 다결정 실리콘 박막트랜지스터이다.
이러한 발광 소자 및 이의 제조 방법과, 이를 구비한 표시 기판에 의하면, 금속 나노 페이스트 물질을 이용하여 뱅크층 두께보다 두꺼운 제2 전극을 형성함으로써 상기 제2 전극의 제조 불량을 막을 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다. 한편, 본 발명은 이하 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면에서 여러 층(또는 막) 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 관점에서 설명하였고, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라, 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다 른 부분이 없는 것을 의미한다.
도 1은 본 발명의 실시예에 따른 전계발광 표시기판에 대한 평면도이다.
도 1을 참조하면, 상기 전계발광 표시기판은 복수의 소스 배선(DL)들과, 복수의 게이트 배선(GL)들과, 복수의 바이어스전압 배선(VL)들에 의해 정의되는 복수의 화소부(P)들을 포함한다.
상기 소스 배선(DL)들 및 바이어스전압 배선(VL)들은 제1 방향으로 연장되고, 상기 게이트 배선(GL)들은 상기 제1 방향과 교차하는 제2 방향으로 연장된다.
각각의 화소부(P)에는 제1 스위칭 소자(TFT1), 제2 스위칭 소자(TFT2), 스토리지 캐패시터(CST) 및 전계발광소자(EL)들이 형성된다.
상기 제1 스위칭 소자(TFT1)는 상기 게이트 배선(GL)과 연결된 제1 게이트 전극(111), 상기 소스 배선(DL)과 연결된 제1 소스 전극(131), 상기 스토리지 캐패시터(CST) 및 제2 스위칭 소자(TFT2)와 공통으로 연결된 제1 드레인 전극(132)을 포함한다. 또한, 상기 제1 스위칭 소자(TFT1)는 상기 제1 게이트 전극(111)과, 상기 제1 소스 및 드레인 전극(131, 132) 사이에 형성된 제1 채널부(121)를 포함한다.
상기 제2 스위칭 소자(TFT2)는 상기 제1 드레인 전극(132)과 연결된 제2 게이트 전극(112), 상기 바이어스전압 배선(VL)과 연결된 제2 소스 전극(133) 및 상기 전계발광소자(EL)와 연결된 제2 드레인 전극(134)을 포함한다. 또한, 상기 제2 스위칭 소자(TFT2)는 상기 제2 게이트 전극(112)과, 상기 제2 소스 및 드레인 전극(133, 134) 사이에 형성된 제2 채널부(122)를 포함한다. 상기 제2 스위칭 소자 (TFT2)는 상기 전계발광소자(EL)를 구동하는 구동 소자이다.
상기 스토리지 캐패시터(CST)는 제2 게이트 전극(112)과 연결된 제1 전극(113)과 상기 바이어스전압 배선(VL)과 연결된 제2 전극(135)을 포함한다.
상기 전계발광소자(EL)는 상기 제2 드레인 전극(134)과 연결되는 화소 전극(150)과, 공통 전극(미도시)과, 상기 화소 전극(150)과 공통 전극(미도시) 사이에 개재된 전계 발광층(170)을 포함한다.
상기 화소부(P)의 구동 방식은 다음과 같다. 상기 게이트 배선(GL)으로부터 게이트 신호가 인가되면 상기 제1 스위칭 소자(TFT1)는 턴-온 되어 상기 소스 배선(DL)으로부터 전달된 소스 신호는 상기 제1 스위칭 소자(TFT1)를 경유하여 상기 제2 스위칭 소자(TFT2)를 턴-온 시키고, 상기 스토리지 캐패시터(CST)에 충전된다.
상기 제2 스위칭 소자(TFT2)는 턴-온 됨에 따라, 상기 제1 스위칭 소자(TFT1)를 경유한 소스 전압은 상기 바이어스전압 배선(VL)으로부터 전달된 바이어스 전압에 기초하여 상기 전계발광소자(EL)에 전달된다. 이에 의해 상기 전계발광소자(EL)는 소정 밝기의 광을 발광한다.
도 2는 도 1에 도시된 I-I' 라인을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 상기 전계발광 표시기판은 베이스 기판(101)을 포함한다. 상기 베이스 기판(101) 위에는 소스 배선(DL)들과, 게이트 배선(GL)들과, 바이어스전압 배선(VL)들, 제1 스위칭 소자(TFT1), 제2 스위칭 소자(TFT2), 스토리지 캐패시터(CST) 및 전계발광소자(EL)가 형성된다. 여기서, 상기 제1 및 제2 스위칭 소자(TFT1, TFT2)는 단결정 실리콘 박막트랜지스터들이다.
구체적으로, 상기 제2 스위칭 소자(TFT2)는 상기 베이스 기판(101)위에 형성된 제2 게이트 전극(112)과, 상기 제2 게이트 전극(112) 위에 형성된 제2 채널부(122)와, 상기 제2 채널부(122) 위에 형성된 제2 소스 및 드레인 전극(133, 134)을 포함한다.
상기 제2 게이트 전극(112)과 상기 제2 채널부(122) 사이에는 게이트 절연층(102)이 형성되고, 상기 제2 소스 및 드레인 전극(133, 134) 위에는 패시베이션층(103)이 형성된다.
상기 스토리지 캐패시터(CST)는 상기 베이스 기판(101)위에 형성된 제1 전극(113)과, 상기 제1 전극(113)위에 형성된 상기 게이트 절연층(102)과, 상기 게이트 절연층(102) 위에 형성된 제2 전극(135)으로 형성된다. 상기 제2 전극(135) 위에는 상기 패시베이션층(103)이 형성된다.
상기 전계발광소자(EL)는 상기 게이트 절연층(102)과 상기 패시베이션층(103)이 순차적으로 형성된 베이스 기판(101) 위에 화소 전극(150)이 형성되고, 상기 화소 전극(150) 위에 전계 발광층(170)이 형성되고, 상기 전계 발광층(170) 위에 공통 전극(180)이 형성된다. 상기 화소 전극(150)은 상기 전계발광소자(EL)의 양극(Anode)이며, 상기 공통 전극(180)은 상기 전계발광소자(EL)의 음극(Cathode)이다.
상기 전계 발광층(170)은 정공 주입층, 정공 수송층, 발광층, 전자 주입층 및 전자 수송층의 일부 또는 전부를 포함하며, 상기 화소 전극(150) 위에 뱅크층(160)으로 정의된 발광 영역에 형성된다. 상기 뱅크층(160)은 네가티브형 포토 레 지스트층으로 형성되며, 이에 의해 둔각의 테이퍼 각(θ)을 갖는다.
여기서, 상기 공통 전극(180)은 나노 페이스트 물질을 잉크젯 프린팅 방식으로 형성된다. 상기 뱅크층(160)의 제1 두께(t1) 보다 두꺼운 제2 두께(t2)로 형성된다. 상기 공통 전극(또는 음극 전극(Cathode))(180)의 제2 두께(t2)는 대략 0.3 내지 10 ㎛(또는 300 내지 10000 nm) 정도이다.
도 3 내지 도 8은 도 2에 도시된 전계발광 표시기판의 제조 방법을 설명하기 위한 공정도들이다.
도 1 및 도 3을 참조하면, 상기 전계발광 표시기판은 베이스 기판(101)을 포함한다. 상기 베이스 기판(101)은 예를 들면, 유리(Glass), 사파이어(Sapphire) 또는 폴리에스테르(Polyester), 폴리아크릴레이트(Poly acrylate), 폴리카보네이트(Poly carbonate), 폴리에테르케톤(Poly ether ketone) 등의 투명한 합성 수지로 형성된다.
상기 베이스 기판(101) 위에 게이트 금속층을 증착 및 패터닝하여 게이트 금속패턴들을 형성한다. 상기 게이트 금속층은 예를 들면, 크롬, 알루미늄(Al), 탄탈륨(Ta), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu), 은(Ag) 등의 금속 또는 이들의 혼합물을 포함하는 합금을 포함하는 도전막으로 스퍼터링 공정에 의하여 증착한 후, 패터닝하여 게이트 금속패턴들을 형성한다.
상기 게이트 금속패턴들은 게이트 배선(GL)들, 제1 및 제2 스위칭 소자(TFT1, TFT2)의 제1 및 제2 게이트 전극(111, 112)과, 상기 스토리지 캐패시터(CST)의 제1 전극(113)을 포함한다.
상기 게이트 금속패턴들이 형성된 베이스 기판(101) 위에 게이트 절연층(102)을 형성한다. 상기 게이트 절연층(102)은 실리콘 산화막 또는 실리콘 질화막으로 형성된다.
도 1 및 도 4를 참조하면, 상기 게이트 절연층(102)이 형성된 베이스 기판(101) 위에 제1 및 제2 채널부(121, 122)를 형성한다. 상기 제2 채널부(122)는 활성층(122a) 및 저항성 접촉층(122b)을 순차적으로 증착 및 패터닝하여 형성한다.
구체적으로, 상기 게이트 절연층(102) 위에 아몰퍼스 실리콘막 및 인 시튜(in-situ) 도핑된 n+ 아몰퍼스 실리콘막을 화학 기상 증착법으로 차례로 적층한다. 적층된 아몰퍼스 실리콘막 및 n+ 아몰퍼스 실리콘막을 패터닝하여 상기 제2 게이트 전극(112)이 위치한 부분의 상부에는 활성층(122a) 및 저항성 접촉층(122b)을 형성한다.
상기 제1 및 제2 채널부(121, 122)가 형성된 베이스 기판(101) 위에 소스 금속층을 증착 및 패터닝하여 소스 금속패턴들을 형성한다. 상기 소스 금속층은 예를 들면, 몰리브덴(Mo), 구리(Cu), 은(Ag), 알루미늄(Al), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속 또는 이들의 혼합물을 포함하는 합금을 포함하는 도전층으로 스퍼터링 공정으로 증착한 후, 패터닝하여 상기 소스 금속패턴들을 형성한다.
상기 소스 금속패턴들은 상기 소스 배선(DL)들, 제1 및 제2 소스 전극(131, 133), 제1 및 제2 드레인 전극(132, 134), 스토리지 캐패시터(CST)의 제2 전극(135)을 포함한다.
상기 소스 금속패턴들이 형성된 베이스 기판(101) 위에 패시베이션층(103)을 형성한다. 상기 패시베이션층(103)을 부분적으로 제거하여 상기 제2 드레인 전극(134) 위에 제2 콘택홀(142)을 형성한다.
상기 제2 콘택홀(142)이 형성된 베이스 기판(101) 위에 투명한 전도성 물질인 예를 들면, 인듐-틴-옥사이드(ITO) 또는 인듐-아연-옥사이드(IZO)를 증착 및 패터닝하여 화소 전극(150)을 형성한다. 상기 화소 전극(150)은 상기 소스 배선(DL)과, 바이어스전압 배선(VL) 및 인접한 게이트 배선(GL)들에 의해 정의된 화소 영역(P)에 형성되도록 패터닝된다.
상기 화소 전극(150)은 상기 제2 콘택홀(142)을 통해 상기 제2 드레인 전극(134)과 전기적으로 연결되며, 상기 화소 전극(150)은 상기 전계발광소자(EL)의 양극 전극(Anode Electrode)이 된다.
도 1 및 도 5를 참조하면, 상기 제1 및 제2 스위칭 소자(TFT1, TFT2)와, 상기 화소 전극(150)이 형성된 베이스 기판(101) 위에 뱅크층(160)이 형성된다. 상기 뱅크층(160)은 네가티브형 포토 레지스트층으로 제1 두께(t1)로 형성된다. 상기 제1 두께(t1)는 대략 300 내지 5000 nm 정도이다.
상기 뱅크층(160)은 비발광 영역을 정의하는 개구 패턴(310)과 발광 영역을 정의하는 차광 패턴(320)이 형성된 마스크(300)를 통해 패터닝된다.
노광 공정에 의해 상기 개구 패턴(310)에 대응하는 뱅크층(160)은 경화되고, 상기 차광 패턴(320)에 대응하는 뱅크층(160)은 경화되지 않는다. 이 후, 현상 공정에 의해 상기 차광 패턴(320)이 대응하는 뱅크층(160)이 식각 됨으로써 상기 화 소 영역(P) 내에 상기 발광 영역(LA)이 정의된다.
도 1 및 도 6을 참조하면, 상기 뱅크층(160)의 일부분이 식각되어 상기 발광 영역(LA)이 형성된다. 상기 뱅크층(160)은 네가티브형 포토 레지스트로 형성됨에 따라 둔각의 테이퍼 각(Taper Angle)( θ)을 갖는다. 바람직하게 상기 테이퍼 각(θ)은 대략 90도 이상 170 도 이하이다.
이후, 상기 뱅크층(160)의 표면은 플라즈마 처리 공정을 통해 친액성(액적에 대한 친화력)을 나타내는 영역과 발액성(액적에 대한 반발력)을 나타내는 영역으로 형성된다. 상기 친액성 영역은 상대적으로 표면에너지가 크고, 상기 발액성 영역은 상대적으로 표면에너지가 작다.
구체적으로 상기 플라즈마 처리 공정은 상기 뱅크층(160)의 벽면과 상기 화소 전극(150)의 전극면을 친액성으로 하는 친액화 공정과, 상기 뱅크층(160)의 윗면을 발액성으로 하는 발액화 공정을 포함한다. 상기 뱅크층(160)이 형성된 베이스 기판(101)을 소정의 온도로 가열하고, 이어서 친액화 공정으로서 대기 분위기 속에서 산소(O2)를 반응 가스로 하는 플라즈마 처리를 수행한다.
이어, 발액화 공정으로서 대기 분위기 속에서 불화 메탄(CF4)을 반응 가스로 하는 플라즈마 처리를 수행한다. 이후, 상기 플라즈마 처리를 위해 가열된 베이스 기판(101)을 냉각하는 냉각 공정을 수행하여 상기 뱅크층(160)을 포함하는 베이스 기판(101)을 친액화 영역과 발액화 영역을 갖도록 표면 처리한다.
상기 뱅크층(160)에 의해 정의된 발광 영역(LA)에는 용액 처리 공정(Solution Processing)으로 전계 발광층(170)을 형성한다. 상기 용액 처리 공정은 스핀 코팅(Spin Coating) 방식, 딥 코팅(Dip Coating) 방식 및 잉크젯 프린팅(Ink Jet Printing) 방식을 포함한다.
상기 전계 발광층(170)은 정공 수송층(HTL:Hole Transport Layer)과 발광층(ELM:Emitting Layer)을 포함하며, 별도의 전자 수송층(ETL:Electron Transport Later), 전자 주입층(EIL : Electron Injecting Layer)과 정공 주입층(HIL:Hole Injecting Layer) 또는 정공 방지층(HBL : Hole Blocking Layer) 등 소자 특성 향상에 기여하는 1 이상의 층을 추가로 삽입할 수도 있다.
구체적으로 상기 발광 영역(LA) 내의 화소 전극(150) 위에 잉크젯 프린팅 방식으로, 정공 주입층/수송층(HIL/HTL)(171), 발광층(172) 및 전자 주입층/수송층(EIL/ETL)(173)을 순차적으로 형성한다.
상기 정공 수송층은 예를 들면, 폴리에틸렌 디옥시티오펜, 트리페닐 아닐 유도체(TPD), 피라졸린 유도체, 아릴 아민 유도체, 스틸벤 유도체, 트리페틸 디아민 유도체 등을 이용한다.
상기 정공 수송층 대신하여 정공 주입층을 형성할 수 있으며, 정공 주입층과 정공 수송층을 모두 형성할 수도 있다. 또한, 소자의 특성 향상을 위한 1 이상의 층을 상기 정공 수송층 또는 정공 주입층과 별도로 또는 동시에 형성할 수 있다.
상기 발광층은 저분자 유기 발광체 또는 고분자 유기 발광체, 즉 각종의 형광 물질이나 인광 물질로 된 발광 물질이 사용 가능하다. 예를 들면, 고분자 형광체는 폴리플루오렌(Polyfluorene) 또는 폴리페닐렌 비닐렌 구조를 포함하는 것이 바람직하다. 저분자 형광체는 나프탈렌(naphthalene) 유도체, 안트라센 (anthracene) 유도체, 페릴렌 유도체, 폴리 메틴(poly methine)계 등을 이용한다.
상기 전자 수송층은 예를 들면, 옥사 디아조(diazo)-류 유도체, 벤조퀴논(benzoquinone) 및 그 유도체, 나프토퀴논(naphthoquinone) 및 그 유도체 등을 이용한다.
상기 전계 발광층(170)의 물질은 기재된 물질로 한정하지 않으며 기타 공지된 다양한 물질로 형성될 수 있음은 당연하다.
도 1 및 도 7을 참조하면, 상기 전계 발광층(170)이 형성된 베이스 기판(101) 위에 상기 제1 두께(t1)의 뱅크층(160) 보다 두꺼운 제2 두께(t2)의 음극 전극(Cathode Electrode)(180)을 형성한다.
구체적으로, 상기 양극 전극(180)은 금속 나노 파티클을 포함하는 전도성 나노 페이스트 물질을 이용하여 형성된다. 상기 금속 나노 파티클은 은, 금, 니켈(Ni), 인듐(In), 주석(Sn), 아연(Zn), 납(Pb), 티탄(Ti), 구리(Cu), 크롬(Cr), 탄탈륨(Tal), 텅스텐(W), 팔라듐(Pd), 백금(Au), 철(Fe), 코발트(Co), 붕소(B), 규소(Si), 알루미늄(Al), 마그네슘(Ma), 로비듐(Rb), 이라듐(Ir), 바나듐(V), 루테늄(Ru), 오스뮴(Os), 니오브(Nb), 비스무트(Bi), 바륨(Ba) 등 중 적어도 1종의 금속 또는 이러한 합금을 들 수 있다. 또한, 산화은 또는 산화구리 등도 들 수 있다.
상기 금속 나노 파티클을 페이스트화 하기 위한 용매로서는 탈염수, 알코올류, 예를 들면 에탄올, 부탄올, 에틸렌 글리콜, 테르피네올(Terpineol), 시트로넬롤(Citronellol), 게라니올(Geranial), 페네틸알콜과, 에스테르류, 예를 들면 아세트산에틸, 올레산 메틸, 아세트산 부틸, 글리세리드 등 또는 이들의 혼합물이 바람 직하다.
상기와 같은 금속 나노 페이스트 물질을 용액 처리 공정을 통해 상기 전계 발광층(170)이 형성된 베이스 기판(101) 위에 상기 뱅크층(160) 보다 두꺼운 소정의 두께(t2')로 음극 전극(181)을 형성한다.
바람직하게 상기 음극 전극(181')은 용액 처리 공정(Solution Processing) 중 잉크젯 프린팅 방식을 이용하여 소정의 두께(t2')로 두껍게 형성한다. 상기 잉크젯 프린팅 방식에 의한 금속 나노 페이스트 물질을 형성함으로써 기존의 스퍼터링 공정에 의해 형성된 음극 전극의 두께 보다 훨씬 두껍게 형성할 수 있다. 상기 음극 전극(181')은 화소부(P)들간의 오버스필(Overspill)에 의한 영향이 문제가 되지 않으므로, 잉크젯 프린팅 방식으로 분사하는 것이 용이하다.
이와 같이, 금속 나노 페이스트 물질을 사용하여 잉크젯 프린팅 방식으로 형성함으로써 충분히 두꺼운 음극 전극 형성을 형성하는 것이 용이하다. 따라서, 두껍게 음극 전극(181')은 상기 뱅크층(160)의 단차 부분에서 발생되는 전극 끊어짐 현상을 막을 수 있다.
도 1 및 도 8을 참조하면, 상기 금속 나노 페이스트 물질에 의해 충분히 두껍게 형성된 음극 전극(181)을 경화시킨다.
구체적으로 상기 금속 나노 페이스트 물질이 분사된 베이스 기판(101)을 적외선 또는 열풍으로 건조 및 경화시킨다. 상기 건조 및 경화 공정은 상기 베이스 기판(101) 상에 형성된 다른 소자에 영향을 끼치지 않는 비교적 낮은 온도에서 행해진다.
상기 경화 공정에 의해 상기 베이스 기판(101) 위에는 상기 제1 두께(t1)를 갖는 뱅크층(160) 보다 두꺼운 제2 두께(t2)를 갖는 음극 전극(180)이 형성된다. 상기 제2 두께(t2)는 대략 300 nm 내지 10000 nm 정도이다. 이 후, 상기 음극 전극(180)이 형성된 베이스 기판(101) 위에 전면에 광 경화성 수지를 포함하는 접착 물질(미도시)을 도포한다. 상기 도포된 접착 물질은 경화되지 않는 상태(Non-Solidified)이다.
이후, 산화 실리콘을 증착하여 무기 보호막을 형성한다. 이어서, 상기 무기 보호막의 전면에 투습성이 작은 에폭시를 도포하여 유기 보호막을 형성한다. 따라서, 상기 무기 보호막 및 상기 유기 보호막을 포함하는 상기 보호층(190)이 형성된다.
도 9는 본 발명의 다른 실시예에 따른 전계발광 표시기판의 단면도이다.
도 1 및 도 9를 참조하면, 베이스 기판(201) 위에 질화 실리콘 또는 산화 실리콘 등으로 형성된 버퍼 절연층(202)을 형성한다. 상기 버퍼 절연층(202) 위에는 제1 및 제2 스위칭 소자(TFT1, TFT2)가 형성된다.
구체적으로, 상기 제2 스위칭 소자(TFT2)는 상기 버퍼 절연층(202) 위에 비정질 실리콘층을 형성하고, 어닐링 공정을 통해서 상기 비정질 실리콘층을 다결정 실리콘층(210)으로 결정화한다. 상기 결정화된 다결정 실리콘층(210)을 패터닝하고, 그 위에 게이트 절연층(204)을 형성한다.
상기 게이트 절연층(204) 위에 게이트 금속층을 증착 및 패터닝하여 게이트 금속 패턴들을 형성한다.
상기 게이트 금속 패턴들은 상기 제1 및 제2 스위칭 소자(TFT1, TFT2)의 제1 및 제2 게이트 전극들(111, 222)과, 스토리지 캐패시터(CST)의 제1 전극(223) 및 게이트 배선(GL)들을 포함한다. 도면상에서는 상기 게이트 금속패턴들을 단일 금속층으로 하였으나, 이중 또는 삼중 등의 다중 금속층으로 할 수도 있다.
즉, 상기 게이트 절연층(204) 위에 제2 게이트 전극(222)이 형성된다.
상기 제2 게이트 전극(222)을 마스크로 상기 다결정 실리콘층(210)에 도펀트를 도핑한다. 이에 의해 상기 다결정 실리콘층(210)은 채널층(212)과 도핑층(211, 213)으로 형성되며, 어닐링 공정을 통해 상기 도핑층(211, 213) 내의 도핑 이온을 활성화시킨다.
상기 게이트 금속 패턴들이 형성된 베이스 기판(201) 위에 실리콘 산화물 또는 실리콘 질화물 등의 절연 물질을 증착하여 제1 층간절연층(204)을 형성한다. 상기 도핑층(211, 213)의 소정 부위가 각각 드러나도록 상기 게이트 절연층(203) 제1 층간절연층(204)을 제거하여 콘택홀들을 형성한다.
이후, 상기 콘택홀들이 형성된 제1 층간절연층(204) 위에 소스 금속층을 증착 및 패터닝하여 소스 금속패턴들을 형성한다. 상기 소스 금속패턴들은 상기 제1 및 제2 스위칭 소자들(TFT1, TFT2)의 제1 및 제2 소스 전극(133, 233)과 제1 및 제2 드레인 전극(134, 234)과, 상기 스토리지 캐패시터(CST)의 제2 전극(235) 및 소스 배선(DL)들을 포함한다.
즉, 상기 콘택홀들을 통해 상기 도핑층들(211, 213)과 소스 금속층으로 형성된 상기 제2 소스 및 드레인 전극(233, 234)이 각각 연결된다.
상기 소스 금속패턴들이 형성된 베이스 기판(201) 위에 제2 층간절연층(205)을 형성한다. 상기 제2 층간절연층(205) 위에는 평탄화층이 형성될 수도 있다.
상기 제2 층간절연층(205)을 부분적으로 제거하여 상기 제2 드레인 전극(234) 위에 제2 콘택홀(242)을 형성한다. 상기 제2 콘택홀(242)이 형성된 베이스 기판(201) 위에 투명한 전도성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-아연-옥사이드(IZO)를 증착 및 패터닝하여 화소 전극(250)을 형성한다.
상기 화소 전극(250)은 상기 제2 콘택홀(242)을 통해 상기 제2 드레인 전극(234)과 전기적으로 연결되며, 상기 화소 전극(250)은 상기 전계발광소자(EL)의 양극 전극(Anode Electrode)이 된다.
상기 제1 및 제2 스위칭 소자(TFT1, TFT2)와, 상기 화소 전극(250)이 형성된 베이스 기판(201) 위에 네가티브형 포토 레지스트층으로 제1 두께(t1)의 뱅크층(260)을 형성한다. 상기 제1 두께(t1)는 대략 300 nm 내지 5000 nm 정도이다.
상기 뱅크층(260)에 의해 상기 화소 전극(250)이 형성된 영역 중 발광 영역(LA)이 정의된다. 상기 뱅크층(160)은 네가티브형 포토 레지스트층으로 형성됨에 따라 둔간의 테이퍼 각(Taper Angle)( θ)을 갖는다. 바람직하게 상기 테이퍼 각(θ)은 대략 90 도 이상 170 도 이하이다.
상기 뱅크층(260)의 표면은 플라즈마 처리 공정을 통해 친액성을 나타내는 영역과 발액성을 나타내는 영역으로 형성된다.
상기 뱅크층(260)에 의해 정의된 발광 영역(LA)에는 용액 처리 공정(Solution Processing)으로 전계 발광층(270)을 형성한다. 상기 용액 처리 공정은 스핀 코팅(Spin Coating) 방식, 딥 코팅(Dip Coating) 방식 및 잉크젯 프린팅(Ink Jet Printing) 방식을 포함한다. 상기 전계 발광층(270)은 정공 주입층(HIL), 정공 수송층(HTL), 발광층(EML), 전자 주입층(EIL) 및 전자 수송층(ETL)을 포함한다.
상기 전계 발광층(270)이 형성된 베이스 기판(201) 위에 상기 제1 두께(t1)의 뱅크층(260) 보다 두꺼운 제2 두께(t2)의 음극 전극(Cathode Electrode)(180)을 형성한다. 상기 제2 두께(t2)는 대략 300 nm 내지 10000 nm 정도이다.
구체적으로, 상기 양극 전극(180)은 금속 나노 파티클을 포함하는 전도성 나노 페이스트 물질을 이용하여 형성된다. 상기 금속 나노 파티클은 은, 금, 니켈(Ni), 인듐(In), 주석(Sn), 아연(Zn), 납(Pb), 티탄(Ti), 구리(Cu), 크롬(Cr), 탄탈륨(Tal), 텅스텐(W), 팔라듐(Pd), 백금(Au), 철(Fe), 코발트(Co), 붕소(B), 규소(Si), 알루미늄(Al), 마그네슘(Ma), 로비듐(Rb), 이라듐(Ir), 바나듐(V), 루테늄(Ru), 오스뮴(Os), 니오브(Nb), 비스무트(Bi), 바륨(Ba) 등 중 적어도 1종의 금속 또는 이러한 합금을 들 수 있다. 또한, 산화은 또는 산화구리 등도 들 수 있다.
상기 금속 나노 파티클을 나노 페이스트화 하기 위한 유기 용매로서는 탈염수, 알코올류, 예를 들면 에탄올, 부탄올, 에틸렌 글리콜, 테르피네올(Terpineol), 시트로넬롤(Citronellol), 게라니올(Geranial), 페네틸알콜과, 에스테르류, 예를 들면 아세트산에틸, 올레산 메틸, 아세트산 부틸, 글리세리드 등 또는 이들의 혼합물이 바람직하다.
상기와 같은 금속 나노 페이스트 물질을 잉크젯 프린팅 방식으로 상기 전계 발광층(270)이 형성된 베이스 기판(201) 위에 상기 뱅크층(260) 보다 충분히 두껍 게 증착하여 음극 전극(280)을 형성한다. 즉, 금속 나노 페이스트 물질을 사용하여 증착함으로써 충분히 두꺼운 음극 전극(280)을 형성할 수 있고, 이에 의해 상기 뱅크층(260)의 단차에 의한 음극 전극(280)이 끊어짐 현상을 막을 수 있다.
상기 금속 나노 페이스트 물질이 젯팅된 베이스 기판(201)을 적외선 또는 열풍으로 건조 및 경화시켜 상기 제1 두께(t1)를 갖는 뱅크층(260) 보다 두꺼운 제2 두께(t2)를 갖는 음극 전극(280)을 형성한다.
이와 같이, 금속 나노 페이스트 물질을 사용하여 잉크젯 프린팅 방식으로 형성함으로써 충분히 두꺼운 음극 전극 형성을 형성하는 것이 용이하다. 따라서, 두껍게 음극 전극(280)은 상기 뱅크층(260)의 단차 부분에서 발생되는 전극 끊어짐 현상을 막을 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따르면 전계발광 표시기판의 제조 방법에서 상기 전계발광소자의 음극 전극을 상기 전계발광 표시기판의 발광 영역을 정의하는 뱅크층의 두께보다 충분히 두껍게 형성하여 상기 뱅크층의 단차에 의해 발생되는 음극 전극의 끊어짐 현상을 막을 수 있다.
특히, 상기 음극 전극을 금속 나노 페이스트 물질을 이용하여 형성함으로써 상기 음극 전극을 충분히 두껍게 형성하는 것이 용이해 질 수 있다.
따라서, 전계발광 표시기판의 제조 공정 효율 및 제품 신뢰성을 향상시킬 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업 자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (24)

  1. 베이스 기판 위에 형성된 제1 전극;
    상기 제1 전극 위에 제1 두께로 형성되어 발광 영역을 정의하는 뱅크층;
    상기 발광 영역 내에 형성된 발광층; 및
    상기 발광층 위에 상기 제1 두께보다 두꺼운 제2 두께로 형성된 제2 전극을 포함하는 것을 특징으로 하는 발광 소자.
  2. 제1항에 있어서, 상기 제2 전극은 금속 나노 파티클을 포함하는 전도성 나노 페이스트 물질로 형성된 것을 특징으로 하는 발광 소자.
  3. 제1항에 있어서, 상기 뱅크층은 네가티브형 포토 레지스트층으로 형성된 것을 특징으로 하는 발광 소자.
  4. 제1항에 있어서, 상기 뱅크층의 테이퍼 각은 90도 이상 170도 이하인 것을 특징으로 하는 발광 소자.
  5. 제1항에 있어서, 상기 제1 두께는 300nm 내지 5000nm 인 것을 특징으로 하는 발광 소자.
  6. 제1항에 있어서, 상기 제2 두께는 300nm 내지 10000nm 인 것을 특징으로 하는 발광 소자.
  7. 제1항에 있어서, 상기 제1 전극은 애노드이고, 상기 제2 전극은 캐소드인 것을 특징으로 하는 발광 소자.
  8. 베이스 기판 위에 제1 전극을 형성하는 단계;
    상기 제1 전극 위에 발광 영역을 정의하는 제1 두께를 갖는 뱅크층을 형성하는 단계;
    상기 발광 영역 내에 발광층을 형성하는 단계; 및
    상기 발광층 위에 상기 제1 두께보다 두꺼운 제2 두께로 제2 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
  9. 제8항에 있어서, 상기 제2 전극을 형성하는 단계는,
    금속 나노 파티클을 포함하는 나노 페이스트 물질을 이용하는 것을 특징으로 하는 발광 소자의 제조 방법.
  10. 제9항에 있어서, 상기 제2 전극을 형성하는 단계는
    잉크젯 프린팅 방식으로 상기 금속 나노 페이스트 물질을 분사하는 단계; 및
    분사된 상기 금속 나노 페이스트 물질을 경화시키는 단계를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
  11. 제8항에 있어서, 상기 뱅크층은 네가티브형 포토 레지스트층으로 형성된 것을 특징으로 하는 발광 소자의 제조 방법.
  12. 제8항에 있어서, 상기 뱅크층의 테이퍼 각은 90도 이상 170도 이하인 것을 특징으로 하는 발광 소자의 제조 방법.
  13. 제8항에 있어서, 상기 제1 두께는 300nm 내지 5000nm 인 것을 특징으로 하는 발광 소자의 제조 방법.
  14. 제8항에 있어서, 상기 제2 두께는 300nm 내지 10000nm 인 것을 특징으로 하는 발광 소자의 제조 방법.
  15. 제8항에 있어서, 상기 발광층을 형성하는 단계는
    용액 처리 공정에 의해 형성하는 것을 특징으로 하는 발광 소자의 제조방법.
  16. 제8항에 있어서, 상기 제1 전극은 애노드이고, 상기 제2 전극은 캐소드인 것을 특징으로 하는 발광 소자의 제조방법.
  17. 소스 배선과, 바이어스전압 배선 및 인접한 게이트 배선들에 의해 정의된 화소 영역을 포함하는 표시 기판에서,
    상기 바이어스전압 배선에 연결된 구동 소자;
    상기 구동 소자와 연결되고, 상기 화소 영역에 형성된 제1 전극;
    상기 제1 전극의 일부 영역에 제1 두께로 형성되어, 상기 화소 영역 내의 발광 영역을 정의하는 뱅크층;
    상기 발광 영역 내의 제1 전극 위에 형성된 발광층; 및
    상기 발광층 위에 상기 제1 두께보다 두꺼운 제2 두께로 형성된 제2 전극을 포함하는 표시 기판.
  18. 제17항에 있어서, 상기 소스 배선과 게이트 배선에 연결된 스위칭 소자를 더 포함하며,
    상기 구동 소자는 상기 스위칭 소자의 구동에 따라 구동되는 것을 특징으로 하는 표시 기판.
  19. 제17항에 있어서, 상기 제2 전극은 금속 나노 파티클을 포함하는 전도성 나노 페이스트 물질로 형성된 것을 특징으로 하는 표시 기판.
  20. 제17항에 있어서, 상기 제2 두께는 300 nm 내지 10000 nm 인 것을 특징으로 하는 표시 기판.
  21. 제17항에 있어서, 상기 뱅크층의 테이퍼 각은 둔각인 것을 특징으로 하는 표시 기판.
  22. 제18항에 있어서, 상기 구동 소자 및 스위칭 소자는 단결정 실리콘 박막트랜지스터인 것을 특징으로 하는 표시 기판.
  23. 제18항에 있어서, 상기 구동 소자 및 스위칭 소자는 다결정 실리콘 박막트랜지스터인 것을 특징으로 하는 표시 기판.
  24. 베이스 기판 위에 형성된 제1 전극;
    상기 제1 전극 위에 형성되어 발광 영역을 정의하며 네가티브형 포토 레지스트층으로 형성된 뱅크층;
    상기 발광 영역 내에 형성된 발광층; 및
    상기 발광층 위에 형성되며 금속 나노 파티클을 포함하는 전도성 나노 페이스트 물질로 형성된 제2 전극을 포함하는 것을 특징으로 하는 발광 소자.
KR1020050053418A 2005-06-21 2005-06-21 발광 소자 및 이의 제조 방법과, 이를 구비한 표시 기판 KR20060133670A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050053418A KR20060133670A (ko) 2005-06-21 2005-06-21 발광 소자 및 이의 제조 방법과, 이를 구비한 표시 기판
US11/472,170 US20060284549A1 (en) 2005-06-21 2006-06-21 Light-emitting element, method of manufacturing the same and display substrate having the same
CN2006100945919A CN1886013B (zh) 2005-06-21 2006-06-21 发光元件及其制造方法和具有其的显示基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050053418A KR20060133670A (ko) 2005-06-21 2005-06-21 발광 소자 및 이의 제조 방법과, 이를 구비한 표시 기판

Publications (1)

Publication Number Publication Date
KR20060133670A true KR20060133670A (ko) 2006-12-27

Family

ID=37572723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050053418A KR20060133670A (ko) 2005-06-21 2005-06-21 발광 소자 및 이의 제조 방법과, 이를 구비한 표시 기판

Country Status (3)

Country Link
US (1) US20060284549A1 (ko)
KR (1) KR20060133670A (ko)
CN (1) CN1886013B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160016800A (ko) * 2013-06-03 2016-02-15 스미또모 가가꾸 가부시키가이샤 표시 장치
US9502480B2 (en) 2015-02-24 2016-11-22 Samsung Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100932937B1 (ko) 2008-04-01 2009-12-21 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
CN102629587A (zh) * 2011-11-24 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US20140048749A1 (en) * 2012-08-16 2014-02-20 Nthdegree Technologies Worldwide Inc. Conductive Ink Composition
CN104282844B (zh) * 2013-07-08 2017-02-08 上海和辉光电有限公司 有机发光结构及其制造方法及有机发光组件
CN104201289B (zh) * 2014-08-07 2017-02-08 京东方科技集团股份有限公司 一种像素单元及其制作方法、显示面板、显示装置
CN104880870A (zh) * 2015-06-23 2015-09-02 武汉华星光电技术有限公司 彩色滤光基板、液晶面板以及液晶显示器
US10141377B2 (en) * 2016-07-29 2018-11-27 Lg Display Co., Ltd. Electroluminescent display device
TWI737484B (zh) * 2020-06-05 2021-08-21 友達光電股份有限公司 顯示裝置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6174623B1 (en) * 1994-03-08 2001-01-16 Valence Technology, Inc. Conductive-polymer-coated electrode particles
DE10120083A1 (de) * 2001-04-17 2003-01-30 Nmi Univ Tuebingen Meßelektrodenpaar, Biosensor mit einem solchen Meßelektrodenpaar und Verfahren zur Herstellung
NZ513637A (en) * 2001-08-20 2004-02-27 Canterprise Ltd Nanoscale electronic devices & fabrication methods
JP2003249380A (ja) * 2002-02-26 2003-09-05 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
US6841266B2 (en) * 2002-03-08 2005-01-11 Industrial Technology Research Institute Photosensitive insulating film of organic light emitting diode (OLED)
TW200305119A (en) * 2002-03-15 2003-10-16 Sanyo Electric Co Electroluminescence display device and method for making the same
KR100864001B1 (ko) * 2002-06-14 2008-10-16 삼성전자주식회사 유기 전계발광장치
KR100895313B1 (ko) * 2002-12-11 2009-05-07 삼성전자주식회사 유기 발광 표시판
JP4531342B2 (ja) * 2003-03-17 2010-08-25 株式会社半導体エネルギー研究所 白色有機発光素子および発光装置
US7132788B2 (en) * 2003-09-09 2006-11-07 Osram Opto Semiconductors Gmbh Optimal bank shapes for inkjet printing
JP3915806B2 (ja) * 2003-11-11 2007-05-16 セイコーエプソン株式会社 電気光学装置および電子機器
US20060125385A1 (en) * 2004-12-14 2006-06-15 Chun-Chung Lu Active matrix organic electro-luminescence device array and fabricating process thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160016800A (ko) * 2013-06-03 2016-02-15 스미또모 가가꾸 가부시키가이샤 표시 장치
US9502480B2 (en) 2015-02-24 2016-11-22 Samsung Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same

Also Published As

Publication number Publication date
CN1886013B (zh) 2010-05-12
CN1886013A (zh) 2006-12-27
US20060284549A1 (en) 2006-12-21

Similar Documents

Publication Publication Date Title
JP4732140B2 (ja) 補助電極ラインを備えた有機電界発光素子及びその製造方法
US8164252B2 (en) Organic light emitting diode display apparatus and method of manufacturing the same
KR100712111B1 (ko) 보조 전극 라인을 구비하는 유기전계발광소자 및 그의제조 방법
US8866162B2 (en) Organic light emitting diode display and method of manufacturing the same
KR20060133670A (ko) 발광 소자 및 이의 제조 방법과, 이를 구비한 표시 기판
US8461591B2 (en) Organic light emitting display apparatus and method of manufacturing the same
JP5302033B2 (ja) 有機発光表示装置及びその製造方法
JP5906020B2 (ja) 有機発光ディスプレイ装置及びその製造方法
US20110198598A1 (en) Organic light emitting display apparatus and method of manufacturing the same
US20070019126A1 (en) Display device and method of manufacturing the same
KR100700644B1 (ko) 제 2 전극 전원공급라인을 갖는 유기전계발광소자 및 그의 제조 방법
JP2011040380A (ja) 有機発光ディスプレイ装置および有機発光ディスプレイ装置の製造方法
US20090167169A1 (en) Organic light emitting diode and method for manufacturing the same
JP5441374B2 (ja) 半導体素子の製造方法、半導体素子、発光装置、表示装置および駆動用基板
KR20090099742A (ko) 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치
KR20100106366A (ko) 유기 반도체 디바이스 제조 방법 및 유기 반도체 디바이스
US8888547B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
US8766262B2 (en) Organic light-emitting display device preventing edge defects between pixel define layer and pixel electrode, and method of manufacturing the same
JP6779839B2 (ja) 有機ｅｌ表示パネル及び有機ｅｌ表示パネルの製造方法
KR20070071412A (ko) 스위칭 소자의 제조 방법 및 표시 기판
US20080111482A1 (en) Active matrix organic light emitting display and method for fabricating same
US20230147280A1 (en) Display device and method for producing display device
JP5678455B2 (ja) 有機ｅｌ素子の製造方法及び有機ｅｌパネルの製造方法
KR100927584B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
JP2011216601A (ja) 有機ｅｌ素子、有機ｅｌ表示装置、有機ｅｌ素子の製造方法及び有機ｅｌ表示装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application