KR20060131774A - 반도체 웨이퍼 후면들 상에 발광 소자들을 가지는 상기반도체 웨이퍼 후면들의 가공 방법들 및 상기 방법들에의해 형성된 발광 소자들 - Google Patents

반도체 웨이퍼 후면들 상에 발광 소자들을 가지는 상기반도체 웨이퍼 후면들의 가공 방법들 및 상기 방법들에의해 형성된 발광 소자들 Download PDF

Info

Publication number
KR20060131774A
KR20060131774A KR1020067011181A KR20067011181A KR20060131774A KR 20060131774 A KR20060131774 A KR 20060131774A KR 1020067011181 A KR1020067011181 A KR 1020067011181A KR 20067011181 A KR20067011181 A KR 20067011181A KR 20060131774 A KR20060131774 A KR 20060131774A
Authority
KR
South Korea
Prior art keywords
wafer
light emitting
thickness
emitting elements
carrier
Prior art date
Application number
KR1020067011181A
Other languages
English (en)
Inventor
데이비드 비. 쥬니어 슬래이터
매튜 도노프리오
Original Assignee
크리 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크리 인코포레이티드 filed Critical 크리 인코포레이티드
Publication of KR20060131774A publication Critical patent/KR20060131774A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

반도체 웨이퍼를 가공하는 단계는 제1 두께를 가지는 반도체 웨이퍼 상에 복수의 발광 소자들을 형성하는 단계를 포함할 수 있다. 웨이퍼를 캐리어에 결합하도록, 웨이퍼 상의 복수의 발광 소자들은 캐리어의 면과 접촉하도록 한다. 웨이퍼의 제1 두께는 웨이퍼의 후면을 가공함으로써 제1 두께보다 작은 제2 두께까지 감소된다. 캐리어는 웨이퍼상의 발광 소자들로부터 분리되고 웨이퍼는 복수의 발광 소자들을 서로 분리하도록 커팅된다. 관련된 소자들도 또한 개시된다.
발광 소자, 웨이퍼, 후면, 캐리어, 연마

Description

반도체 웨이퍼 후면들 상에 발광 소자들을 가지는 상기 반도체 웨이퍼 후면들의 가공 방법들 및 상기 방법들에 의해 형성된 발광 소자들{Methods of processing semiconductor wafer backsides having light emitting devices(LEDs) thereon and LEDs so formed}
본 발명은 마이크로 전자 소자들과 관련이 있으며, 더욱 상세하게는, 발광 소자들의 제조방법 및 상기 방법으로 형성된 발광 소자들과 관련이 있다.
SiC-계 발광 소자들에서 탄화규소(SiC) 기판들의 두께는 주어진 전류 레벨에서 소자들을 작동하는데 필요한 순방향(forward) 전압에 영향을 줄 수 있다고 알려져 있다. 예를 들어, Cree사에서 유용한 SiC-계 발광 다이오드 C450-CB230-E1000 은, 약 250㎛(+/-25㎛)의 기판 두께를 가지고 약 20mA 순방향 동작 전류에서 약 3.5V의 관련된 순방향 동작 전압을 가진다. 더욱이, 발광 다이오드의 SiC 기판의 두께 감소는 순방향 전압을 감소시킬 수 있고, 이것은 그러한 다이오드들에서 감소된 소비전력(power consumption)을 가져올 수 있다.
많은 소형 전자 소자들이, 전자 소자의 전체 두께가 감소될 수 있도록 감소된 두께들을 가지는 개별적인 소자들을 포함할 수 있다고 또한 알려져 있다. 예를 들어, 휴대폰들의 제조업체들은 휴대폰의 디스플레이를 백라이트(backlight) 하기 위해 사용되는 구성부품의 두께를 줄이기 위해 표면 실장형 발광 다이오드를 사용할 수 있다. 따라서, SiC 기판의 두께 감소는 소형 전자 소자들의 이러한 타입들에서 사용되는 소자를 또한 허용하게 할 수 있다.
낮은/상온의 온도에서, 예를 들어, SiC 웨이퍼의 후면을 향해 이온들을 주입함으로써, SiC 상에 오믹 콘택(ohmic contact)들을 형성하는 것이 알려져 있다. 그러나, 오믹 콘택들을 형성하기 전에 이온 주입된 SiC 기판이 얇아진다면, 얇아지는 동안 도핑된 영역이 제거될 수 있고, 이것은 이온 주입을 과잉(superfluous)으로 하게 할 수 있다. 따라서, 후속 스텝에서 이온 주입이 수행되는 경우, 기판 상에 금속이 증착될 때, 금속 증착 형상인 오믹 콘택들은 오믹 특성들을 가지지 않을 수 있다. 오믹 콘택들을 형성하기 위한 이온 주입은, 예를 들어, 미국 특허 출원 일련번호 09/787,189 및 미국 특허 공개 번호 US 2002/0179910 에서 검토되고, 상기 출원들의 명세서의 내용은 여기에서 전부 설명된 것처럼 전체로서 여기에 인용하여 통합된다.
니켈과 같은 금속의 증착 및 고온(900C 보다 높은 온도와 같은)에서 상기 금속을 어닐링함으로써 금속 오믹 콘택들을 형성하는 것이 또한 알려져 있다. 고온 어닐링은 SiC 기판 상의 질화갈륨계 물질들을 포함하여 이러한 물질들의 에피택셜 층들에 데미지를 줄 수 있다.
본 발명은 지금부터, 발명의 실시예들을 도시한 첨부된 도면들을 참조하여, 여기 이하에서 더욱 상세하게 기술된다. 그러나 본 발명은 여기에서 설명되는 실시예들에 한정하여 해석되어서는 안 된다. 오히려, 이러한 실시예들은 본 개시가 충분하고 완전하고 당업자들에게 발명의 범위를 충분히 전달하도록 하기 위해 제공된다. 도면들에서, 층들 및 영역들의 두께는 명확성을 위해서 과장된다. 동일한 번호들은 전체에 걸쳐 동일한 요소들을 참조한다. 여기에서 "및/또는" 이라는 용어가 사용될 때, 이 용어는 관련된 기재된 항목들의 모든 것 및 상기 항목들의 하나 또는 그 이상의 모든 조합을 포함한다.
여기에서 사용되는 용어들은 단지 특별한 실시예들을 기술하기 위한 목적으로 사용되는 것이며 본 발명을 제한하고자 함은 아니다. 여기에서 사용되는 것처럼, 문맥의 전후관계상 명확하게 다른 것을 지칭하지 않는다면, 단수의 형태들은 또한 복수의 형태들을 포함하는 것을 의도한다. 본 명세서에서 "포함하여 구성된다" 및/또는 "포함하여 구성되는"이라는 용어들이 사용될 때, 이 용어들은 기술된 특징(feature)들, 정수(integer)들, 스텝들, 동작(operation)들, 요소(element)들 및/또는 구성부품(component)들의 존재를 명확히 말하는 것이지만, 하나 또는 그 이상의 다른 특징들, 정수들, 스텝들, 동작들, 요소들, 구성부품들 및/또는 이것들의 그룹들의 존재 또는 부가를 배제하는 것이 아닌 것이 한층 나아가서 이해될 수 있다.
층, 영역 또는 기판과 같은 어떤 요소가 다른 요소 "상(on)"에 존재하거나 또는 다른 요소를 "향하여(onto)" 신장한다고 할 때, 상기 어떤 요소는 또 다른 요소 상에 바로 존재하거나 또는 또 다른 요소를 향하여 바로 신장할 수도 있고 또는 중간에 개재하는 요소들이 존재할 수도 있다고 이해될 수 있다. 이와는 대조적으로, 어떤 요소가 다른 요소 "상에 바로(directly on)" 존재하거나 또는 다른 요소를 "향하여 바로(directly onto)" 신장한다고 할 때는, 중간에 개재하는 요소들이 존재하지 않는다. 또한, 어떤 요소가 다른 요소에 "연결된다(connected)"거나 "결합된다(coupled)"고 할 때, 상기 어떤 요소는 또 다른 요소에 바로 연결되거나 결합될 수 있고 또는 중간에 개재하는 요소들이 존재할 수 있다고 이해될 수 있다. 이와는 대조적으로, 어떤 요소가 다른 요소에 "바로 연결된다(directly connected)"거나 "바로 결합된다(directly coupled)"고 할 때는, 중간에 개재하는 요소들이 존재하지 않는다. 명세서 전체에 걸쳐 동일한 번호들은 동일한 요소들을 참조한다.
여기에서 제1, 제2 등의 용어들이 다양한 요소들, 구성부품들, 영역들, 층들 및/또는 섹션들을 기술하기 위해 사용되더라도, 이러한 요소들, 구성부품들, 영역들, 층들 및/또는 섹션들은 이러한 용어들에 의해 제한되어서는 안 된다는 것이 이해될 수 있다. 이러한 용어들은 단지 어떤 요소, 구성부품, 영역, 층 또는 섹션을 다른 영역, 층 또는 섹션과 구별하기 위해 사용된다. 그러므로 아래에서 언급되는 제1 요소, 구성부품, 영역, 층 또는 섹션은, 본 발명의 취지(teaching)들에서 벗어나지 않고서, 제2 요소, 구성부품, 영역, 층 또는 섹션으로 명명될 수 있다.
또한, "하부의(lower)" 또는 "하단(bottom)" 및 "상부의(upper)" 또는 "상단(top)"과 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 소자가 뒤집어 진다면(turned over), 다른 요소들의 "하부의" 면 상에 존재하는 것으로 묘사되는 요소들은 상기 다른 요소들의 "상부의" 면 상에 방향을 가지게 된다. 그러므로 예로써 든 "하부의"라는 용어는, 도면의 특정한 방향에 의존하여, "하부의" 및 "상부의" 방향 모두를 포함할 수 있다. 유사하게, 도면들의 하나에서 소자가 뒤집어 진다면, 다른 요소들의 "아래의(below or beneath)"라고 묘사되어 있는 요소들은 상기 다른 요소들의 "위의(above)" 방향을 가지게 된다. 그러므로 예로써 든 "아래의"라는 용어는, 위 및 아래의 방향 모두를 포함할 수 있다.
본 발명의 실시예들은 여기에서 본 발명의 이상적인 실시예들의 개념적인 도해들인 단면도(및/또는 평면도)를 참조하여 기술된다. 이러한 것들에서, 예를 들어 제조 기술들 및/또는 허용범위의 결과로서 도해들의 형상들로부터의 변화들이 예상된다. 따라서, 본 발명의 실시예들은 여기에서 도해되는 특정한 영역들의 형상들에 제한하여 해석되어 져서는 안 되고, 예를 들어 제조에서 기인하는 형상들의 변위들을 포함하여야 한다. 예를 들어, 직사각형으로 도해 되거나 기술되는 식각된 영역은 전형적으로 라운드 또는 굴곡된 형상들을 가질 수 있다. 따라서, 도면들에서 도해되는 영역들은 사실상 개요적이고, 그들의 형상들은 소자 영역의 정확한 형상을 도해하고자 함이 아니며 본 발명의 범위를 제한하고자 함이 아니다.
만약 다르게 정의하지 않는다면, 여기에서 사용되는 모든 용어들(기술적 및 과학적 용어들을 포함하여)은 당업자에 의해 통상적으로 이해되는 동일한 의미를 가진다. 통상적으로 사용되는 사전들에서 정의되는 것과 같은 용어들은 관련 기술분야에서의 의미와 일치하는 의미를 가지도록 해석되어야 하고, 여기에서 명확히 정의되지 않는다면 이상적 또는 지나치게 틀에 박힌 의미로 해석되어 져서는 안 된다는 것이 한 층 더 나아가서 이해될 수 있다. 또한, 다른 형상들에 "인접하여(adjacent)" 배치되는 구조 또는 형상은 인접하는 형상에 오버랩되거나 밑에서 기초가 되는 부분들을 가질 수 있다는 것이 당업자들에게 의해 이해될 수 있다.
여기에서 "오믹 콘택"이라는 용어가 사용될 때, 이 용어는 상기 오믹 콘택과 관련이 있는 임피던스가 본질적으로 임피던스=V/I 의 관계로 주어지는 콘택을 말하는 것인데, 여기에서 본질적으로 모든 기대되는 동작 주파수들(즉, 상기 오믹 콘택과 관련된 상기 임피던스는 모든 동작 주파수들에서 같다)에서 V는 콘택을 가로지르는 전압이고 I는 전류이다. 예를 들어, 본 발명에 따른 어떤 실시예들에서, 오믹 콘택은 약 10e-03 ohm-cm2 보다 작은 고유 콘택비저항(specific contact resistivity)을 가지는 콘택일 수 있고, 어떤 실시예들에서는 약 10e-04 ohm-cm2 보다 작을 수 있다. 따라서, 정류하는 콘택 또는 높은 고유 콘택비저항, 예를 들어, 약 10e-03 ohm-cm2 보다 큰 고유 콘택비저항을 가지는 콘택은 여기에서 사용되는 용어로서 오믹 콘택이 아니다.
여기에서 기술되는 발광 소자들은, 실리콘, 탄화규소, 질화갈륨 및/또는 다른 반도체 물질들을 포함할 수 있는 하나 또는 그 이상의 반도체 층들, 사파이어, 실리콘, 탄화규소, GaN 및/또는 다른 마이크로전자 기판들을 포함할 수 있는 기판 및 금속 및/또는 다른 도전성 층들을 포함할 수 있는 하나 또는 그 이상의 콘택층들을 포함하는 발광 다이오드, 레이저 다이오드 및/또는 다른 반도체 소자를 포함할 수 있다. 어떤 실시예들에서, 자외선, 청색 및/또는 녹색 발광 다이오드들이 제공될 수 있다.
본 발명의 많은 실시예들은 기판 및 에피택셜 층들의 많은 다른 조합들을 가지고 사용될 수 있다고 당업자들에게 이해될 수 있다. 예를 들어, 다른 조합들은 GaP 기판들 상의 AlGaInP 다이오드들; GaAs 기판들 상의 InGaAs 다이오드들; GaAs 기판들 상의 AlGaAs 다이오드들; SiC 또는 사파이어(Al2O3) 기판 상의 탄화규소(SiC) 다이오드들; 및/또는 질화갈륨, 탄화규소, 질화알루미늄(Aluminum nitride), 사파이어, 산화아연(zinc oxide) 및/또는 다른 기판들 상의 질화물계 다이오드들을 포함할 수 있다.
특히, 상기 발광 다이오드들은 노스캐롤라이나(North Carolina)의 더럼(Durham) 에 소재하는 Cree사에 의해 제조되고 판매되는 소자들일 수 있다. 본 발명은 미국 특허 번호 6,201,262; 6,187,606; 6,120,600; 5,912,477; 5,739,554; 5,631,190; 5,604,135; 5,523,589; 5,416,342; 5,393,993; 5,338,944; 5,210,051; 5,027,168; 5,027,168; 5,027,168; 4,966,862 및/또는 4,918,497 에 기술되는 것처럼 발광 다이오드들 및/또는 레이저들의 사용에 적합할 수 있으며, 상기 미국 특허들의 명세서들의 내용은 여기에서 전부 설명된 것처럼 여기에 인용하여 통합된다. 다른 적합한 발광 다이오드들 및/또는 레이저들은 "광추출을 위한 변형들을 포함한 발광 다이오드들 및 이를 위한 제조방법들"이라는 명칭으로 공개된 미국 특허 공개번호 US2002/0123164 A1 뿐만 아니라 "양자 우물 및 초격자를 가지는 3족 질화물계 발광 다이오드 구조들, 3족 질화물계 양자 우물 구조들 및 3족 질화물계 초격자 구조들"이라는 명칭으로 공개된 미국 특허 공개번호 US 2003/0006418 A1에 기술된다. 더욱이, 명세서의 내용이 전부 설명된 것처럼 여기에 인용하여 통합되는 "테이퍼(taper)된 측벽들을 포함하는 형광체로 코팅된 발광 다이오드들 및 이를 위한 제조방법들"이라는 명칭의 2003년 9월 9일에 출원된 미국 특허 공개번호 US2004/0056260 에 기술된 발광 다이오드들과 같은 형광체 코팅 발광 다이오드들은 본 발명의 실시예들에서 사용하기가 또한 적합할 수도 있다. 상기 발광 다이오드들 및/또는 레이저들은 발광이 기판을 관통하여 발생하도록 동작되는 구성이 될 수 있다. 그러한 실시예들에서, 기판은 예를 들어, 상기 미국 특허 공개번호 US2002/0123164 A1에서 기술된 것처럼, 소자들의 광 출력을 개선하기 위해서 패터닝 될 수 있다.
아래에서 더욱 자세하게 기술되는 것처럼, 본 발명에 따른 실시예들은, 예를 들어 반도체 후면으로부터 상기 웨이퍼를 가공함으로써 상기 웨이퍼 상에 장착된 발광 소자들을 가지는 웨이퍼의 두께를 감소하게 하여, 발광 소자들의 반도체 웨이퍼들을 가공하는 방법들을 제공할 수 있다.
톱날(saw blade)의 부분적으로 삽입된 경사진 팁(beveled tip)이, 웨이퍼의 커팅되지 않고 남겨진 부분을 브레이킹(breaking)함으로써 웨이퍼 상의 복수의 발광 소자들이 서로 분리되는 것을 허용하도록, 상기 웨이퍼의 표면 아래로 충분히 깊게 커팅하는 것을 허용하는 두께까지 웨이퍼는 얇아질 수 있다. 특히, 톱날의 일직선 에지(straight edge)들이 웨이퍼 표면 (위에) 노출되도록, 웨이퍼는 상기 표면 아래로 톱날의 경사진 팁의 길이보다 작은 정도까지 커팅될 수 있다. 즉 톱날의 경사진 팁의 부분적인 삽입은, 부분적으로 삽입된 경사진 팁에 의해 형성된 눈금선(score line)들을 따라 웨이퍼를 브레이킹함으로써 복수의 발광 소자들이 서로 분리되는 것을 허용하도록, 웨이퍼를 향하여 충분히 깊게 커팅할 수 있다.
따라서, 웨이퍼(100')의 후면(103)은, 웨이퍼 상의 복수의 발광 소자들이 톱날의 경사진 팁의 부분적인 삽입에 의해 서로 분리되는 것을 허용하도록, 충분히 얇아질 수 있다. 웨이퍼의 감소된 얇음(reduced thinness)에 기인하여 복수의 발광 소자들이 서로 분리되는 것을 여전히 허용하는 동안, 톱날의 경사진 팁의 부분적인 삽입은 그렇지 않았다면 형성될 바람직하지 않은 형상들의 형성을 방지할 수 있다.
도 1에서 도시한 것처럼, 웨이퍼(즉, 기판) (100)은 약 250 미크론(micron)에서 약 400 미크론까지의 두께(t1)를 가진다. 복수의 발광 소자(LED)들(110)이 웨이퍼(100)의 후면(103)의 반대 위치에 있는 웨이퍼(100)의 표면 상에 형성된다. 복수의 발광 소자들은, 복수의 GaN계 에피택셜 층들이 그 상에 증착되는 SiC 또는 사파이어와 같은 통상적으로 절연체 또는 반도체 기판(즉, 웨이퍼)을 포함하여 구성되는, GaN계 발광 다이오드들 일 수 있다. 상기 에피택셜 층들은, 에너지를 받을 때 빛을 방출하는 p-n 접합을 가지는 액티브 영역을 포함하여 구성된다. 본 발명에 따른 어떤 실시예들에서는, 상기 웨이퍼는 4H-SiC, 6H-SiC 또는 당업자들에게 알려진 다른 타입의 물질로 구성된 SiC 웨이퍼이다.
도 2에 따르면, 본 발명에 따른 어떤 실시예들에서는, 웨이퍼(100)의 후면(103)에 접근할 수 있도록, 예를 들어 연마기(grinder)에 웨이퍼 캐리어(105)를 장착함으로써, 전체 어셈블리(assembly)를 가공하기 쉬울 수 있도록 하기 위해, 웨이퍼(100)(복수의 발광 소자들(110)을 포함하여) 및 웨이퍼 캐리어(105)는 복수의 발광 소자들과 접촉하는 접착층(adhesive layer,120)에 의해서 서로 결합된다. 웨이퍼(100)/복수의 발광 소자들(110)은 당업자들에게 알려진 모든 어떠한 기술을 사용하여, 웨이퍼 캐리어(105)에 결합될 수 있다고 이해될 수 있는데, 가령 왁스(wax)를 복수의 발광 소자들 또는 웨이퍼 캐리어에 적용할 수 있다. "접촉"이라는 용어는, 간접적 접촉뿐만 아니라 직접적 접촉을 포함하는데, 여기에서, 간접적 접촉은 , 예를 들어 상기 복수의 발광 소자들과 상기 웨이퍼의 두 요소들이 서로 결합할 수 있고 상기 캐리어를 잡고 있는 동안 상기 웨이퍼의 상기 후면이 가공될 수 있도록, 하나 또는 그 이상의 개재하는 요소들(상기 접착층과 같은)이 상기 복수의 발광 소자들과 상기 웨이퍼 사이에 존재할 수 있다고 더 나아가서 이해될 수 있다.
도 3에 따르면, 본 발명에 따른 어떤 실시예들에서는, 웨이퍼(100)를 두께가 t1보다 작은 t2까지 감소하도록, 웨이퍼(100)의 후면(103)이 가공되어 얇아진 웨이퍼(thinned wafer, 100')를 형성한다. 두께 t2는, 경사진 팁(tip)을 가지는 톱날이 톱날의 팁의 경사진 부분(bevel)의 길이보다 대략 작은 깊이까지 후면(103)의 표면 아래로 커팅하는 것을 허용하도록, t1보다 작다는 것이 이해될 수 있다. 따라서, 톱날의 일직선 에지들이 후면(103) 위에 노출될 수 있도록, 경사진 팁은 후면(103)을 향하여 부분적으로 삽입된다.
본 발명에 따른 어떤 실시예들에서는, 웨이퍼(100)의 두께는 인-피드(in-feed) 또는 크립 피드(creep feed) 연마기와 같은 연마기를 사용하여 감소된다. 본 발명에 따른 다른 실시예들에서는, 연마와 함께 또는 연마없이, 래핑(lapping), 화학적 또는 반응성 이온 식각 또는 이러한 접근들의 조합들을 사용하여 웨이퍼(100)의 두께가 감소된다. 본 발명에 따른 여전히 다른 실시예들에서는, 에피-층들의 성장을 개선하도록 웨이퍼에 대한 데미지를 감소하게 하는 목적으로, 얇아진 웨이퍼의 후면을(즉, 웨이퍼를 얇게 한 후에) 처리(treat)하기 위하여 식각이 사용될 수 있다.
앞에서 기술된 실시예들은 경사진 팁의 부분적인 삽입(톱날의 일직선 에지들이 노출된 채로 유지될 수 있도록)을 언급하지만, 본 발명에 따른 어떤 실시예들에서는 톱날의 일직선 에지들의 적은 부분(small portion)이 상기 얇아진 웨이퍼(100')의 표면 아래로 삽입될 수 있도록 상기 경사진 팁이 더 깊이 삽입될 수 있다고 이해될 수 있다. 이렇게 형성된 발광 소자들은 경사진 팁이 부분적으로 삽입된 실시예들의 이익들과 실제적으로 동일한 유리한 이익(benefit)들(개선된 광추출 및 그들 상의 형광체 코팅의 개선된 균일한(conformal) 증착과 같은)을 여전히 제공할 수 있다고 더 나아가서 이해될 수 있다. 따라서, 톱날의 일직선 에지들의 적은 부분이 상기 얇아진 웨이퍼(100')의 표면 아래로 삽입되는 실시예들은 특허권을 주장하는 내용(claimed subject matter)의 범위 이내라고 이해될 수 있다.
본 발명에 따른 어떤 실시예들에서는, 웨이퍼(100)가 약 150 미크론보다 작은 두께까지 얇아진다. 본 발명에 따른 다른 실시예들에서는, 웨이퍼(100)는 약 120 미크론보다 작은 두께까지 얇아진다. 본 발명에 따른 어떤 실시예들에서는, 웨이퍼(100)는 인-피드 연마기 또는 크립-피드 연마기를 사용하여 얇아진다.
얇아진 웨이퍼(100')의 감소된 두께와 결부된 경사진 팁의 부분적인 삽입은, 전체 웨이퍼를 관통하여(through) 커팅(cutting)하기 보다는, 얇아진 웨이퍼(100')를 예를 들어 브레이킹함으로써 복수의 발광 소자들이 서로 분리되는 것을 허용한다. 일단 충분히 얇은 웨이퍼(100')까지 후면(103)이 가공되면, 도 4에서 도시된 것처럼, 그들 상의 얇아진 웨이퍼(100') 및 복수의 발광 소자들을 떼어낼 수 있도록, 웨이퍼 캐리어(105)는, 예를 들어 접착층(120)을 가열함으로써, 어셈블리에서 제거될 수 있다. 본 발명에 따른 다른 실시예들에서는, 예를 들어 도 2를 참조하여, 위에서 도시된 것처럼 이러한 요소들을 결합하기 위하여 사용되는 구조에 기반한 적절한 것을 사용하여, 웨이퍼 캐리어(105)가 어셈블리에서 제거될 수 있다. 예를 들어, 상기 구조는 웨이퍼 캐리어(105)를 어셈블리에서 분리하기 위하여 용해(dissolved)되거나 용융(melt)될 수 있다.
예를 들어, "금속-실리콘 카바이드 오믹 콘택들의 국부적인 어닐링 및 이를 이용하여 형성된 소자들"이라는 명칭으로 Slater등이 발명하고 2004년 8월 11일에 출원되었으며 본 발명의 출원인에게 공동으로 양도되고 상기 출원의 명세서의 내용은 여기에서 인용되어 통합되는 미국 특허 출원 일련 번호:10/916,113에 언급된 레이저 어닐링을 사용하여, 오믹 콘택들(107)은 웨이퍼(100')의 후면(103) 상에 형성될 수 있다. 웨이퍼가 웨이퍼 캐리어에 결합되어 있는 동안 오믹 콘택들이 얇아진 웨이퍼(100')상에 형성될 수 있다고 이해될 수 있다. 본 발명에 따른 어떤 실시예들에서는, 예를 들어 도 5에서 도시된 것처럼, 웨이퍼가 웨이퍼 캐리어에서 제거된 후에, 오믹 콘택들이 얇아진 웨이퍼(100') 상에 형성될 수 있다. 본딩 패드들(106)은 오믹 콘택들의 반대 위치에 있는 복수의 발광 소자들(110) 상에 형성될 수 있다. 패키지용 복수의 발광 소자들을 분리하기 위해, 톱날(30)은 웨이퍼(100')를 커팅하기 위해 사용될 수 있다. 톱날(30)은, 분리된 복수의 발광 소자들(110) 사이에 얇아진 웨이퍼(100') 상에 일직선 에지들을 형성하기 위하여 전체 웨이퍼(100')를 관통하여 커팅할 수 있거나, 톱날(30)에 의해 형성된 눈금선들을 따라 압력을 가하여 발광 소자들(110)이 서로 분리될 수 있도록 얇아진 웨이퍼(100')를 실제적으로 관통하여 커팅할 수 있다고 이해될 수 있다.
도 6에서 도해된 것처럼 본 발명에 따른 다른 실시예들에서는, 얇아진 웨이퍼(100')에 경사진 홈(groove)들(17)을 형성하기 위하여, 경사진 팁(131)의 길이보다 작은 깊이까지 톱날(30)이 얇아진 웨이퍼(100')를 향하여 부분적으로 삽입된다. 경사진 홈들(17) 위의 얇아진 웨이퍼(100')에 바람직하지 않은 형태들이 형성되는 것을 방지하기 위하여 경사진 팁(131)이 부분적으로 삽입될 때 톱(30)의 일직선 에지들(31)이 노출되도록 톱(30)이 얇아진 웨이퍼(100')를 향하여 부분적으로 삽입된다. 또한, 도 7에서 도시된 것처럼 홈들(즉, 눈금선들)을 따라 얇아진 웨이퍼(100')를 브레이킹함으로써 복수의 발광 소자들이 서로 분리될 수 있도록, 얇아진 웨이퍼(100')의 두께는 경사진 홈들(17)이 얇아진 웨이퍼(110')를 향하여 충분히 들어갈 수 있도록 허용한다. 더욱이, 도 5를 참조하여 위에서 언급한 것처럼, 본딩 패드들(106) 및 오믹 콘택들(107)은 복수의 발광 소자들 상에 형성될 수 있다.
본 발명의 실시예들에 따른 다른 측면들에서는, 발광 소자로부터 광추출을 더욱 개선하기 위하여, 레이저 또는 보통 "러핑(roughing)"으로 언급되는 방법에 의해 후면(103)을 패터닝하는 것을 포함하여, 웨이퍼(100')의 후면(103)이 가공될 수 있다. 레이저 패터닝은 단일(single) 또는 단계적(step-wise) 방법에 의해 제공될 수 있다. 후면(103)을 패터닝함으로써, 예를 들어 후면상의 패턴의 랜덤화(randomization)를 제공함으로써, 광추출은 개선될 수 있다. 본 발명의 실시예들은 소자의 표면적에 기인한 웨이퍼(100')의 경사진 측벽들의 유효성(effectiveness)이 감소될 수 있는 더 넓은 면적의 소자들에 특히 잘 적합할 수 있다. 더욱이, 웨이퍼(100')의 하나의 면 또는 대향하는 두 면들(즉, 전면 및 후면(103))은 패터닝될 수 있다. "발광 소자들의 레이저 패터닝 및 패터닝된 발광 소자들"이라는 명칭으로 Donofrio 가 발명하고 2004년 4월 1일에 출원되고 명세서의 전체의 내용은 여기에서 인용되어 통합되는 미국 특허 출원 일련번호 10/815,293에 기술되는 것과 같은 레이저 패터닝 시스템을 사용하여, 웨이퍼(100')는 패터닝될 수 있다.
본 발명의 어떤 실시예들에서는, 웨이퍼(100')를 패터닝하기 위하여 사용되는 레이저는 엑시머 펄스식 레이저(excimer pulsed laser)이지만, 기판으로부터 물질을 제거하는 데 적합한 어떠한 레이저 시스템도 사용될 수 있다. 예를 들어, 레이저 시스템은 삼중 및/또는 사중 주파수 야그 레이저(frequency tripled and/or quadrupled YAG laser)일 수 있다. 본 발명의 어떤 실시예들에서는, 레이저는 308nm 의 파장을 가지지만, 248nm, 193nm, 157nm, 355nm 또는 266nm 와 같은 다른 파장들도 사용될 수 있다. 부가적으로, 표면 데미지를 완화하고 및/또는 레이저 흡수를 촉진하기 위하여, 물안개(water mist) 및/또는 보조 가스들과 같은 당업자들에게 알려진 보조 공정(assist process)들이 사용될 수 있다. 기판으로부터 물질을 제거하기 위하여 레이저의 다중 펄스가 사용될 수 있다. 기판으로부터 물질을 제어가능하게 제거하는데 적합한 어떠한 에너지도 사용될 수 있다. 예를 들어, 약 4.2 J/pulse의 308nm 펄스식 레이저가 본 발명의 어떤 실시예들에서 사용될 수 있다.
도 8은 본 발명의 어떤 실시예들에 따른 레이저 패터닝된 후면(103)을 가진 웨이퍼(100') 상의 발광 소자 단면도이다. 도 9는 도 8의 발광 소자의 등거리 도면(isometric pictorial view)이다. 위에서 언급된 것처럼 레이저를 사용하여 3차원 패턴들(120)이 후면(103)에 형성된다. 도 8 및 9에서 도해된 실시예들에서, 발광 소자(110)는 웨이퍼(100')의 반대면(104)(즉, 전면) 상에 형성된다. 도 8 및 9에서 보이는 것처럼, 패턴들(120)은 웨이퍼(100)의 후면(103) 상의 연속된 주변(130)에 의해 둘러싸인다.
도 10 및 11은 본 발명의 다른 실시예들에 따른 웨이퍼들(100')의 단면도들이다. 도 10 및 11에서 보이는 것처럼, 단면에서, 웨이퍼(100')로 향하여 신장하는(200) 또는 웨이퍼(100')에서 돌출되는(210), 곡면(curved surface)들은 레이저 패터닝에 의해서 제공될 수 있다. 곡면들(200,210)은 포물선 곡선을 포함할 수 있다. 예를 들어 포물선 구조들을 제공하기 위하여 기판 물질의 선택적인 제거를 제공하는 일련의 마스크들을 사용하여 레이저 빛을 제어함으로써, 그러한 곡선이 제공될 수 있다. 본 발명의 어떤 실시예들에서는, 상기 곡면들은 기판에 렌즈들을 제공할 수 있다. 본 발명의 다른 실시예들에서는, 상기 곡면들은 홈들의 정현파(sinusoidal) 패턴을 제공할 수 있다.
다중(multiple) 곡선의 구조들이 도 10 및 11에서 도해되지만, 웨이퍼(100')는 곡선 모양의 웨이퍼(curved wafer, 100')를 제공하도록 단일(single) 곡선을 가지는 형상일 수 있다. 곡선 모양의 웨이퍼(100')는 양쪽의 두 면들 상에서 곡선 모양일 수 있다. 또한 발광 소자는 웨이퍼(100')의 곡면 상에 제공될 수 있다.
도 12 및 13은 본 발명의 다른 실시예들에 따른 웨이퍼들(100')의 단면도들이다. 도 12 및 13에서 도시한 것처럼, 곡선 형상(220) 및 비곡선 형상(230,240)들의 조합들이 단일 웨이퍼(single wafer, 100')에서 제공될 수 있다. 따라서, 본 발명의 실시예들은 단일 웨이퍼(100')에서 다양한 다른 삼차원 형태의 패턴들을 포함할 수 있다.
도 14 내지 16은 본 발명의 어떤 실시예들에 따른 레이저 패터닝에 대한 다른 실시예들을 도해하고 있다. 도 14에서 도시한 것처럼, 폴리머 마스크 층(300)이 웨이퍼(100') 상에 제공될 수 있다. 도 15에서, 폴리머 마스크 층(300)은 웨이퍼(100')에 제공되는 형상들에 대응하는 삼차원 형상들(320)을 가지는 폴리머 마스크(310)를 제공하기 위하여, 레이저 패터닝된다. 도 16에서, 마스크(310)는 식각 마스크로서 사용되고, 웨이퍼(100')는 삼차원 형상들(330)을 제공하기 위하여 식각된다. 식각은, 예를 들어, 건식 식각일 수 있다. 통상적인 폴리머 마스크들 및 폴리머 마스크들을 사용하는 식각 기술들이 사용될 수 있다. 부가적으로, 레이저 패터닝 될 수 있는 다른 마스크 물질들이 또한 사용될 수 있다.
폴리머 층을 레이저 패터닝하는 기술들은 당업자들에게 알려져 있다. 예를 들어, 그러한 기술들은 Exitech 사의 Boehlen 등에 의한 "큰 기판들 상에 고밀도 광학 구조들의 레이저 마이크로-머시닝" 에 기술된다. 식각 마스크가 폴리머 식각 마스크인 본 발명의 특별한 실시예들에서는, 폴리머는 248nm 레이저로써 패터닝 될 수 있다. 식각 공정의 특징들은 웨이퍼(100')에 바람직한 삼차원 형상의 패턴을 제공하기 위하여 마스크(310)의 특징들을 설계하는 데 고려될 수 있다. 예를 들어, 마스크가 패터닝될 때, 마스크 물질 및 실리콘 카바이드 웨이퍼 간의 식각률의 차이들이 고려될 수 있다.
식각 마스크의 패터닝은 레이저 패터닝에 의해 제공될 수 있기 때문에, 식각 마스크의 형상은 레이저 마스크의 제어를 통해 쉽게 조정될 수 있다. 따라서, 예를 들어, 식각 마스크의 모양은 식각 마스크 대 실리콘 카바이드의 식각률 6대 1 및 거기에 따라서 조정되는 특징들을 고려할 수 있다. 그러한 마스크 특징들의 조정은 식각 마스크의 레이저 패터닝의 사용없이 제공하기에는 어려울 수 있다. 더욱이, 레이저 패터닝의 사용을 통하여, 다중 형상들이, 예를 들어 파라미드들 및 렌즈들, 이들을 레이저 마스크로 설계함으로써, 스캐닝 이미지 기술을 사용한 단일 스텝으로 형성될 수 있다.
부가적으로, 식각후의 웨이퍼 표면은 거칠거나 매끄러울 수 있다. 예를 들어 마이크로-마스크를 만들기 위해 식각 마스크와 기판 사이에 알루미늄과 같은 물질의 얇은 층을 위치하게 하여, 거친 표면이 제공될 수 있다. 식각될 때, 상기 마이크로-마스크는 웨이퍼(100')의 표면을 거칠게 하는 역할을 할 수 있다.
본 발명의 이익을 가지고, 본 발명의 사상과 범위에서 벗어나지 않으면서, 많은 변경과 변형들이 당업자들에 의해 행해질 수 있다. 그러므로, 도해된 실시예들은 단지 예시의 목적으로 설명되고, 후술하는 특허청구범위에 의해 정의되는 발명을 제한하여서는 안 된다. 후술하는 특허청구범위는, 따라서, 문자 그대로 설명되는 요소들의 조합뿐만 아니라 실제적으로 동일한 결과를 얻는 실제적으로 동일한 방법으로 실제적으로 동일한 기능을 수행하는 모든 등가의 요소들을 포함하는 것으로 해석되어야 한다. 특허청구범위들은 따라서 특별히 앞에서 도해되고 기술되는 것과 개념적으로 등가인 것 및 또한 발명의 근본적인 아이디어를 통합하는 것들을 포함하여 해석될 수 있다.
도 1 내지 도 7은 본 발명의 어떤 실시예들에 따른 반도체 웨이퍼들의 가공방법을 도해하는 단면도들이다.
도 8 및 도 9는 본 발명의 다양한 실시예들에 따른 레이저 패터닝된 웨이퍼를 가지는 발광 소자의 단면도 및 등거리 도면이다.
도 10 내지 도 13은 본 발명의 대안의 실시예들에 따른 레이저 패터닝된 웨이퍼들의 단면도들이다.
도 14 내지 도 16은 본 발명의 대안의 실시예들에 따른 레이저 패터닝 기술들에 따른 동작들을 도해하는 단면도들이다.
본 발명에 따른 실시예들은 반도체 웨이퍼 후면들 상에 발광 소자들을 가지는 반도체 웨이퍼 후면들의 가공방법들 및 상기 방법들로 형성된 발광 소자들을 제공할 수 있다. 이러한 실시예들에 따라서, 반도체 웨이퍼 가공방법은 제1 두께를 가지는 반도체 웨이퍼 상에 복수의 발광 소자들을 형성하는 단계를 포함할 수 있다. 웨이퍼 상에 복수의 발광 소자들은 캐리어에 결합된다. 웨이퍼의 제1 두께는 웨이퍼의 후면을 가공함으로써 제1 두께보다 작은 제2 두께까지 감소된다. 캐리어는 웨이퍼 상의 복수의 발광 소자들로부터 분리되고, 복수의 발광 소자들을 서로 분리하도록 웨이퍼는 커팅된다.
본 발명에 따른 어떤 실시예들에서는, 제1 두께는 약 250㎛에서 약 400㎛까지이다. 본 발명에 따른 어떤 실시예들에서는, 웨이퍼의 제1 두께의 감소하는단계는 웨이퍼의 제1 두께를 약 150㎛ 보다 작은 제2 두께까지 감소하도록 웨이퍼의 후면을 연마, 래핑 및/또는 식각하는 단계를 포함한다. 본 발명의 어떤 실시예들에서는, 웨이퍼의 제1 두께를 감소하게 하는 단계는 웨이퍼의 제1 두께를 약 120㎛ 보다 작은 제2 두께까지 감소하도록 웨이퍼의 후면을 연마, 래핑 및/또는 식각하는 단계를 포함한다. 본 발명에 따른 어떤 실시예들에서는, 웨이퍼의 후면을 연마하는 단계는 인-피드 연마기 또는 크립 피드 연마기를 사용하여 웨이퍼의 후면을 연마하는 단계를 포함한다.
본 발명에 따른 어떤 실시예들에서는, 웨이퍼를 커팅하는 단계는 분리된 복수의 발광 소자들 상에 일직선 에지들을 형성하는 톱날을 사용하여 웨이퍼를 커팅하는 단계를 포함한다. 본 발명에 따른 어떤 실시예들에서는, 웨이퍼 상의 복수의 발광 소자들 사이에 경사진 홈들을 형성하기 위하여 웨이퍼 상에 눈금선들을 커팅하는 단계 및 상기 눈금선들을 따라 웨이퍼 상의 복수의 발광 소자들을 서로 분리하는 단계를 포함한다. 본 발명의 어떤 실시예들에서는, 웨이퍼를 커팅하는 단계는 웨이퍼의 표면 아래로 톱날의 경사진 팁의 길이보다 작은 깊이로 웨이퍼를 톱날로 커팅하는 단계를 포함한다.
본 발명에 따른 어떤 실시예들에서는, 웨이퍼의 제1 두께를 제2 두께까지 감소하게 하는 단계 이후에 광추출을 향상시키기 위하여 복수의 발광 소자들의 반대위치에 있는 웨이퍼의 후면 표면을 가공하는 단계가 뒤이어 일어난다. 복수의 각각의 콘택들은 각각의 본딩 패드들이 복수의 발광 소자들 상에 형성되는 위치의 반대에 있는 후면 표면 상에 형성된다. 본 발명에 따른 어떤 실시예들에서는, 복수의 각각의 콘택들을 형성하는 단계는 레이저 어닐링을 사용하여 복수의 오믹 콘택들을 형성하는 단계를 포함한다.
본 발명에 따른 어떤 실시예들에서는, 가공하는 단계는 후면 표면을 식각하는 단계를 포함한다. 본 발명에 따른 어떤 실시예들에서는, 가공하는 단계는 후면 표면을 레이저 패터닝하는 단계를 포함한다.
본 발명에 따른 어떤 실시예들에서는, 캐리어를 웨이퍼 상의 복수의 발광 소자들로부터 분리하는 단계는 복수의 발광 소자들을 캐리어로부터 분리하도록 충분히 접착층을 가열, 용해 또는 용융을 포함한다. 본 발명의 어떤 실시예들에서는, 웨이퍼는 실리콘 카바이드 또는 사파이어 웨이퍼이다.
본 발명의 어떤 실시예들에서는, 실리콘 카바이드 기판 상의 발광 소자는 약 150㎛ 보다 작은 제1 두께를 가진다. 본 발명의 어떤 실시예들에서는, SiC 기판과 결합된 순방향 전압은 약 3.4 볼트이다. 본 발명에 따른 어떤 실시예들에서는, SiC 기판은 4H-SiC 또는 6H-SiC 이다.
기판의 두께를 얇게 하면서도 콘택들의 특성을 유지할 수 있어 소형 전자 소자들에 유용하다.

Claims (23)

  1. 제1 두께를 가지는 반도체 웨이퍼 상에 복수의 발광 소자들을 형성하는 단계;
    상기 웨이퍼 상의 상기 복수의 발광 소자들을, 캐리어에 상기 웨이퍼를 결합시키도록 상기 캐리어의 표면에 접촉하는 단계;
    상기 웨이퍼의 후면을 가공하여 상기 웨이퍼의 상기 제1 두께를 상기 제1 두께보다 작은 제2 두께까지 감소하게 하는 단계;
    상기 캐리어를 상기 웨이퍼 상의 상기 복수의 발광소자들로부터 분리하는 단계; 및
    상기 복수의 발광 소자들을 분리하기 위하여 상기 웨이퍼를 커팅하는 단계를 포함하는 발광 소자를 형성하기 위한 반도체 웨이퍼 가공방법.
  2. 제1항에 있어서, 상기 제1 두께는 약 250㎛에서 약 400㎛까지의 두께를 포함하는 발광 소자를 형성하기 위한 반도체 웨이퍼 가공방법.
  3. 제1항에 있어서, 상기 웨이퍼의 상기 제1 두께를 감소하게 하는 단계는 약 150㎛보다 작은 상기 제2 두께까지 상기 웨이퍼의 상기 제1 두께를 감소하게 하도록 상기 웨이퍼의 상기 후면을 연마(grinding), 래핑(lapping) 및/또는 식각하는 단계를 포함하는 발광 소자를 형성하기 위한 반도체 웨이퍼 가공방법.
  4. 제1항에 있어서, 상기 웨이퍼의 상기 제1 두께를 감소하게 하는 단계는 약 120㎛보다 작은 상기 제2 두께까지 상기 웨이퍼의 상기 제1 두께를 감소하게 하도록 상기 웨이퍼의 상기 후면을 연마(grinding), 래핑(lapping) 및/또는 식각하는 단계를 포함하는 발광 소자를 형성하기 위한 반도체 웨이퍼 가공방법.
  5. 제4항에 있어서, 상기 웨이퍼의 상기 후면을 연마하는 단계는 인-피드 연마기 또는 크립 피드 연마기를 사용하여 상기 웨이퍼의 상기 후면을 연마하는 단계를 포함하는 발광 소자를 형성하기 위한 반도체 웨이퍼 가공방법.
  6. 제1항에 있어서, 상기 웨이퍼를 커팅하는 단계는 상기 분리된 복수의 발광 소자들 상에 일직선 에지들을 형성하는 톱날을 사용하여 상기 웨이퍼를 커팅하는 단계를 포함하는 발광 소자를 형성하기 위한 반도체 웨이퍼 가공방법.
  7. 제1항에 있어서, 상기 웨이퍼를 커팅하는 단계는
    상기 웨이퍼 상의 상기 복수의 발광 소자들 사이에 경사진 홈들을 형성하기 위하여 상기 웨이퍼 상에 눈금선들을 커팅하는 단계; 및
    상기 눈금선들을 따라 상기 웨이퍼 상의 상기 복수의 발광 소자들을 서로 분리하는 단계를 포함하는 발광 소자를 형성하기 위한 반도체 웨이퍼 가공방법.
  8. 제1항에 있어서, 상기 웨이퍼를 커팅하는 단계는 상기 웨이퍼의 표면 아래로 상기 톱날의 경사진 팁의 길이보다 대략 작은 깊이까지 상기 웨이퍼를 톱날로 커팅하는 단계를 포함하는 발광 소자를 형성하기 위한 반도체 웨이퍼 가공방법.
  9. 제8항에 있어서, 상기 깊이는 약 120㎛보다 작은 것을 포함하는 발광 소자를 형성하기 위한 반도체 웨이퍼 가공방법.
  10. 제1항에 있어서, 상기 웨이퍼의 상기 제1 두께를 제2 두께까지 감소하게 하는 단계 이후에,
    광추출을 향상시키기 위하여 상기 복수의 발광 소자들의 반대 위치에 있는 상기 웨이퍼의 상기 후면을 가공하는 단계; 및
    각각의 본딩 패드들이 상기 복수의 발광 소자들 상에 형성되는 위치의 반대 에 있는 상기 후면 상에 복수의 각각의 콘택들을 형성하는 단계가 후속으로 있는 발광 소자를 형성하기 위한 반도체 웨이퍼 가공방법.
  11. 제10항에 있어서, 가공하는 단계는 상기 후면을 식각하는 단계를 포함하는 발광 소자를 형성하기 위한 반도체 웨이퍼 가공방법.
  12. 제10항에 있어서, 상기 가공하는 단계는 상기 후면을 레이저 패터닝하는 단계를 포함하는 발광 소자를 형성하기 위한 반도체 웨이퍼 가공방법.
  13. 제10항에 있어서, 상기 복수의 각각의 콘택들을 형성하는 단계는 레이저 어닐링을 사용하여 복수의 오믹 콘택들을 형성하는 단계를 포함하는 발광 소자를 형성하기 위한 반도체 웨이퍼 가공방법.
  14. 제1항에 있어서, 상기 캐리어를 상기 웨이퍼 상의 상기 복수의 발광 소자들로부터 분리하는 단계는 상기 캐리어로부터 상기 복수의 발광 소자들의 분리를 야기하도록 충분히 접착층을 가열, 용융 또는 용해하는 단계를 포함하는 발광 소자를 형성하기 위한 반도체 웨이퍼 가공방법.
  15. 제1항에 있어서 상기 웨이퍼는 실리콘 카바이드 또는 사파이어 웨이퍼를 포함하는 발광 소자를 형성하기 위한 반도체 웨이퍼 가공방법.
  16. 두께를 가지는 반도체 웨이퍼 상에 복수의 발광 소자들을 형성하는 단계;
    상기 웨이퍼 상의 상기 복수의 발광 소자들을 캐리어의 표면에 상기 복수의 발광 소자들을 상기 캐리어에 결합하도록 접촉하는 단계;
    상기 웨이퍼의 상기 두께를 약 150㎛보다 작은 두께까지 감소하게 하는 단계;
    상기 캐리어를 상기 웨이퍼 상의 상기 복수의 발광 소자들로부터 분리하는 단계; 및
    상기 웨이퍼 상의 상기 복수의 발광 소자들을 서로 분리하기 위하여 상기 웨이퍼의 표면 아래로 상기 톱날의 경사진 팁의 길이보다 대략 작은 깊이까지 상기 웨이퍼를 톱날로 커팅하는 단계를 포함하는 발광 소자를 형성하기 위한 반도체 웨이퍼 가공방법.
  17. 제16항에 있어서, 상기 웨이퍼의 상기 두께를 감소하게 하는 단계는 상기 웨이퍼의 상기 두께를 약 120㎛보다 작은 두께까지 더 감소하게 하는 단계를 더 포함하는 발광 소자를 형성하기 위한 반도체 웨이퍼 가공방법.
  18. 제16항에 있어서, 상기 웨이퍼의 상기 두께를 감소하게 하는 단계 이후에
    광추출을 향상시키기 위하여 상기 복수의 발광 소자들의 반대 위치에 있는 상기 웨이퍼의 후면을 가공하는 단계가 후속으로 있는 발광 소자를 형성하기 위한 반도체 웨이퍼 가공방법.
  19. 제18항에 있어서, 각각의 본딩 패드들이 상기 복수의 발광 소자들 상에 형성되는 위치의 반대에 있는 상기 후면 상에 복수의 각각의 콘택들을 형성하는 단계를 더 포함하는 발광 소자를 형성하기 위한 반도체 웨이퍼 가공방법.
  20. 제16항에 있어서 상기 웨이퍼는 실리콘 카바이드 또는 사파이어 웨이퍼를 포함하는 발광 소자를 형성하기 위한 반도체 웨이퍼 가공방법.
  21. 실리콘 카바이드(SiC) 기판 상의 발광 소자를 포함하고 상기 SiC 기판은 약 150㎛ 보다 작은 제1 두께를 가지는 것을 특징으로 하는 SiC 기판 상의 발광 소자.
  22. 제21항에 있어서, 상기 SiC 기판과 관련된 순방향 전압은 약 3.4 볼트보다 작은 것을 특징으로 하는 SiC 기판 상의 발광 소자.
  23. 제21항에 있어서, 상기 SiC 기판은 4H-SiC 또는 6H-SiC를 포함하는 SiC 기판 상의 발광 소자.
KR1020067011181A 2003-11-12 2004-11-12 반도체 웨이퍼 후면들 상에 발광 소자들을 가지는 상기반도체 웨이퍼 후면들의 가공 방법들 및 상기 방법들에의해 형성된 발광 소자들 KR20060131774A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US51939603P 2003-11-12 2003-11-12
US60/519,396 2003-11-12
US10/987,135 US7291529B2 (en) 2003-11-12 2004-11-12 Methods of processing semiconductor wafer backsides having light emitting devices (LEDs) thereon
US10/987,135 2004-11-12

Publications (1)

Publication Number Publication Date
KR20060131774A true KR20060131774A (ko) 2006-12-20

Family

ID=34594959

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067011181A KR20060131774A (ko) 2003-11-12 2004-11-12 반도체 웨이퍼 후면들 상에 발광 소자들을 가지는 상기반도체 웨이퍼 후면들의 가공 방법들 및 상기 방법들에의해 형성된 발광 소자들

Country Status (6)

Country Link
US (1) US7291529B2 (ko)
EP (1) EP1690301B1 (ko)
JP (1) JP2007511105A (ko)
KR (1) KR20060131774A (ko)
CA (1) CA2545628A1 (ko)
WO (1) WO2005048363A2 (ko)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2545628A1 (en) * 2003-11-12 2005-05-26 Cree, Inc. Methods of processing semiconductor wafer backsides having light emitting devices (leds) thereon and leds so formed
US7419912B2 (en) * 2004-04-01 2008-09-02 Cree, Inc. Laser patterning of light emitting devices
WO2006031641A2 (en) * 2004-09-10 2006-03-23 Cree, Inc. Method of manufacturing carrier wafer and resulting carrier wafer structures
DE102004061865A1 (de) * 2004-09-29 2006-03-30 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Dünnfilmhalbleiterchips
NL1029688C2 (nl) * 2005-08-05 2007-02-06 Lemnis Lighting Ip Gmbh Werkwijze voor het vervaardigen van een elektrische schakeling voorzien van een veelvoud van LED's.
KR100621154B1 (ko) * 2005-08-26 2006-09-07 서울반도체 주식회사 발광 다이오드 제조방법
KR20130086057A (ko) 2005-09-16 2013-07-30 크리 인코포레이티드 실리콘 카바이드 전력 소자들을 그 상에 가지는 반도체 웨이퍼들의 가공방법들
JP2009530798A (ja) 2006-01-05 2009-08-27 イルミテックス， インコーポレイテッド Ｌｅｄから光を導くための独立した光学デバイス
US8441179B2 (en) 2006-01-20 2013-05-14 Cree, Inc. Lighting devices having remote lumiphors that are excited by lumiphor-converted semiconductor excitation sources
WO2007084640A2 (en) 2006-01-20 2007-07-26 Cree Led Lighting Solutions, Inc. Shifting spectral content in solid state light emitters by spatially separating lumiphor films
US8698184B2 (en) 2011-01-21 2014-04-15 Cree, Inc. Light emitting diodes with low junction temperature and solid state backlight components including light emitting diodes with low junction temperature
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
EP2631951B1 (en) 2006-08-17 2017-10-11 Cree, Inc. High power insulated gate bipolar transistors
KR20090048640A (ko) 2006-08-23 2009-05-14 크리 엘이디 라이팅 솔루션즈, 인크. 조명 장치 및 조명 방법
KR101262386B1 (ko) 2006-09-25 2013-05-08 엘지이노텍 주식회사 질화물 반도체 발광소자의 제조 방법
JP2010506402A (ja) 2006-10-02 2010-02-25 イルミテックス， インコーポレイテッド Ｌｅｄのシステムおよび方法
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
US8866150B2 (en) * 2007-05-31 2014-10-21 Cree, Inc. Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts
US7863635B2 (en) 2007-08-07 2011-01-04 Cree, Inc. Semiconductor light emitting devices with applied wavelength conversion materials
US7687825B2 (en) * 2007-09-18 2010-03-30 Cree, Inc. Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication
WO2009055079A1 (en) * 2007-10-26 2009-04-30 Cree Led Lighting Solutions, Inc. Illumination device having one or more lumiphors, and methods of fabricating same
JP2011512037A (ja) 2008-02-08 2011-04-14 イルミテックス， インコーポレイテッド エミッタ層成形のためのシステムおよび方法
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
TW201034256A (en) 2008-12-11 2010-09-16 Illumitex Inc Systems and methods for packaging light-emitting diode devices
US8187983B2 (en) 2009-04-16 2012-05-29 Micron Technology, Inc. Methods for fabricating semiconductor components using thinning and back side laser processing
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8629509B2 (en) 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8921876B2 (en) 2009-06-02 2014-12-30 Cree, Inc. Lighting devices with discrete lumiphor-bearing regions within or on a surface of remote elements
DE102009032486A1 (de) * 2009-07-09 2011-01-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8585253B2 (en) 2009-08-20 2013-11-19 Illumitex, Inc. System and method for color mixing lens array
US8449128B2 (en) 2009-08-20 2013-05-28 Illumitex, Inc. System and method for a lens and phosphor layer
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US9275979B2 (en) 2010-03-03 2016-03-01 Cree, Inc. Enhanced color rendering index emitter through phosphor separation
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
DE102010027679A1 (de) 2010-07-20 2012-01-26 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
JP5643036B2 (ja) * 2010-09-14 2014-12-17 株式会社ディスコ 光デバイスウエーハの加工方法
US11251164B2 (en) 2011-02-16 2022-02-15 Creeled, Inc. Multi-layer conversion material for down conversion in solid state lighting
TWI452691B (zh) * 2011-04-25 2014-09-11 Univ Nat Cheng Kung 半導體結構及其製作方法和磊晶半成品的製作方法
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
WO2013036370A1 (en) 2011-09-11 2013-03-14 Cree, Inc. High current density power module comprising transistors with improved layout
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
JP2014011244A (ja) * 2012-06-28 2014-01-20 Nitto Denko Corp Ｌｅｄの製造方法
US20190237644A1 (en) * 2018-01-30 2019-08-01 Mikro Mesa Technology Co., Ltd. Light emitting device with multi-layer isolation structure
US10971612B2 (en) 2019-06-13 2021-04-06 Cree, Inc. High electron mobility transistors and power amplifiers including said transistors having improved performance and reliability
US10923585B2 (en) 2019-06-13 2021-02-16 Cree, Inc. High electron mobility transistors having improved contact spacing and/or improved contact vias
US11769768B2 (en) 2020-06-01 2023-09-26 Wolfspeed, Inc. Methods for pillar connection on frontside and passive device integration on backside of die
US12015075B2 (en) 2021-05-20 2024-06-18 Macom Technology Solutions Holdings, Inc. Methods of manufacturing high electron mobility transistors having a modified interface region
US12009417B2 (en) 2021-05-20 2024-06-11 Macom Technology Solutions Holdings, Inc. High electron mobility transistors having improved performance
US11842937B2 (en) 2021-07-30 2023-12-12 Wolfspeed, Inc. Encapsulation stack for improved humidity performance and related fabrication methods
US20230078017A1 (en) 2021-09-16 2023-03-16 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027168A (en) * 1988-12-14 1991-06-25 Cree Research, Inc. Blue light emitting diode formed in silicon carbide
US4918497A (en) * 1988-12-14 1990-04-17 Cree Research, Inc. Blue light emitting diode formed in silicon carbide
EP0405757A3 (en) * 1989-06-27 1991-01-30 Hewlett-Packard Company High efficiency light-emitting diode
US5087949A (en) * 1989-06-27 1992-02-11 Hewlett-Packard Company Light-emitting diode with diagonal faces
US4966862A (en) * 1989-08-28 1990-10-30 Cree Research, Inc. Method of production of light emitting diodes
US5210051A (en) * 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
JP2914014B2 (ja) * 1992-06-05 1999-06-28 日亜化学工業株式会社 窒化ガリウム系化合物半導体チップの製造方法
US5416342A (en) * 1993-06-23 1995-05-16 Cree Research, Inc. Blue light-emitting diode with high external quantum efficiency
US5338944A (en) * 1993-09-22 1994-08-16 Cree Research, Inc. Blue light-emitting diode with degenerate junction structure
US5393993A (en) * 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5604135A (en) * 1994-08-12 1997-02-18 Cree Research, Inc. Method of forming green light emitting diode in silicon carbide
US5523589A (en) * 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US5631190A (en) * 1994-10-07 1997-05-20 Cree Research, Inc. Method for producing high efficiency light-emitting diodes and resulting diode structures
US5739554A (en) * 1995-05-08 1998-04-14 Cree Research, Inc. Double heterojunction light emitting diode with gallium nitride active layer
US5994205A (en) * 1997-02-03 1999-11-30 Kabushiki Kaisha Toshiba Method of separating semiconductor devices
US6201262B1 (en) * 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
JP2000022213A (ja) * 1998-06-30 2000-01-21 Sharp Corp 窒化ガリウム系半導体素子及びその製造方法
JP2000091636A (ja) * 1998-09-07 2000-03-31 Rohm Co Ltd 半導体発光素子の製法
US6803243B2 (en) * 2001-03-15 2004-10-12 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
US6884644B1 (en) * 1998-09-16 2005-04-26 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
US6459100B1 (en) * 1998-09-16 2002-10-01 Cree, Inc. Vertical geometry ingan LED
JP4137310B2 (ja) * 1999-09-06 2008-08-20 リンテック株式会社 両面粘着シートに固定された物品の剥離方法および剥離装置
TW465123B (en) * 2000-02-02 2001-11-21 Ind Tech Res Inst High power white light LED
US6518079B2 (en) * 2000-12-20 2003-02-11 Lumileds Lighting, U.S., Llc Separation method for gallium nitride devices on lattice-mismatched substrates
US6791119B2 (en) * 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
US6794684B2 (en) * 2001-02-01 2004-09-21 Cree, Inc. Reflective ohmic contacts for silicon carbide including a layer consisting essentially of nickel, methods of fabricating same, and light emitting devices including the same
US6541799B2 (en) * 2001-02-20 2003-04-01 Showa Denko K.K. Group-III nitride semiconductor light-emitting diode
US6909119B2 (en) * 2001-03-15 2005-06-21 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
FR2823012B1 (fr) 2001-04-03 2004-05-21 Commissariat Energie Atomique Procede de transfert selectif d'au moins un element d'un support initial sur un support final
JP2002319708A (ja) * 2001-04-23 2002-10-31 Matsushita Electric Works Ltd Ｌｅｄチップおよびｌｅｄ装置
US6958497B2 (en) * 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
US6740906B2 (en) * 2001-07-23 2004-05-25 Cree, Inc. Light emitting diodes including modifications for submount bonding
JP4244542B2 (ja) * 2001-08-28 2009-03-25 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子及びその製造方法
US6635503B2 (en) * 2002-01-28 2003-10-21 Cree, Inc. Cluster packaging of light emitting diodes
US6818532B2 (en) * 2002-04-09 2004-11-16 Oriol, Inc. Method of etching substrates
JP4256115B2 (ja) * 2002-05-28 2009-04-22 富士通マイクロエレクトロニクス株式会社 マーク認識方法及び半導体装置の製造方法
ATE543221T1 (de) * 2002-09-19 2012-02-15 Cree Inc Leuchtstoffbeschichtete leuchtdioden mit verjüngten seitenwänden und herstellungsverfahren dafür
US20050104072A1 (en) * 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
CA2545628A1 (en) * 2003-11-12 2005-05-26 Cree, Inc. Methods of processing semiconductor wafer backsides having light emitting devices (leds) thereon and leds so formed

Also Published As

Publication number Publication date
CA2545628A1 (en) 2005-05-26
JP2007511105A (ja) 2007-04-26
WO2005048363A3 (en) 2005-09-15
EP1690301B1 (en) 2012-08-15
EP1690301A2 (en) 2006-08-16
WO2005048363A2 (en) 2005-05-26
US7291529B2 (en) 2007-11-06
US20050151138A1 (en) 2005-07-14

Similar Documents

Publication Publication Date Title
KR20060131774A (ko) 반도체 웨이퍼 후면들 상에 발광 소자들을 가지는 상기반도체 웨이퍼 후면들의 가공 방법들 및 상기 방법들에의해 형성된 발광 소자들
US8357996B2 (en) Devices with crack stops
KR100854986B1 (ko) 화합물 반도체 소자 웨이퍼의 제조방법
TWI402997B (zh) 金屬-碳化矽歐姆接觸之局部退火及所形成之裝置
EP1738419B1 (en) Production method of compound semiconductor light-emitting device wafer
JP3604550B2 (ja) 窒化物半導体素子の製造方法
US20070066039A1 (en) Methods of processing semiconductor wafers having silicon carbide power devices thereon
KR20040000355A (ko) 반도체 소자 및 그 제조 방법
JPH10321908A (ja) 窒化物系化合物半導体素子の製造方法及び半導体発光素子
TW201025681A (en) Method for manufacturing semiconductor light emitting element
JP2008198845A (ja) 化合物半導体素子の製造方法および化合物半導体素子
TW200818546A (en) Nitride gallium compound semiconductor light emitting element
TW200903869A (en) Semiconductor light-emitting device and method for manufacturing the same
EP2426741A2 (en) Semiconductor light emitting device and method of fabricating the same
JP2004228290A (ja) 半導体発光素子及びその製造方法
KR100674486B1 (ko) 질화물 반도체 발광 장치 및 그 제조 방법
US8921204B2 (en) Method for fabricating semiconductor dice by separating a substrate from semiconductor structures using multiple laser pulses
JP7251672B1 (ja) 発光素子の製造方法
TW200525784A (en) Methods of processing semiconductor wafer backsides having light emitting devices(LEDs) thereon and LEDs so formed

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid