KR20060126481A - Electrical connection of components - Google Patents

Electrical connection of components Download PDF

Info

Publication number
KR20060126481A
KR20060126481A KR1020067010084A KR20067010084A KR20060126481A KR 20060126481 A KR20060126481 A KR 20060126481A KR 1020067010084 A KR1020067010084 A KR 1020067010084A KR 20067010084 A KR20067010084 A KR 20067010084A KR 20060126481 A KR20060126481 A KR 20060126481A
Authority
KR
South Korea
Prior art keywords
component
contacts
substrate
contact
circuit
Prior art date
Application number
KR1020067010084A
Other languages
Korean (ko)
Inventor
제임스 에드워드 폭스
알란 리오넬 후드
마틴 존 로빈슨
필립 가레쓰 벤틀리
미셸 그래햄 존슨
이안 윌리암슨
Original Assignee
컨덕티브 잉크젯 테크놀로지 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB0325247A external-priority patent/GB0325247D0/en
Priority claimed from PCT/GB2004/000358 external-priority patent/WO2004068389A2/en
Priority claimed from GB0407303A external-priority patent/GB0407303D0/en
Application filed by 컨덕티브 잉크젯 테크놀로지 리미티드 filed Critical 컨덕티브 잉크젯 테크놀로지 리미티드
Publication of KR20060126481A publication Critical patent/KR20060126481A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/1608—Process or apparatus coating on selected surface areas by direct patterning from pretreatment step, i.e. selective pre-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1655—Process features
    • C23C18/1658—Process features with two steps starting with metal deposition followed by addition of reducing agent
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1803—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
    • C23C18/1824—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment
    • C23C18/1837—Multistep pretreatment
    • C23C18/1841—Multistep pretreatment with use of metal first
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1886—Multistep pretreatment
    • C23C18/1889—Multistep pretreatment with use of metal first
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/2006—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30
    • C23C18/2046—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment
    • C23C18/2073—Multistep pretreatment
    • C23C18/208—Multistep pretreatment with use of metal first
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/28—Sensitising or activating
    • C23C18/30—Activating or accelerating or sensitising with palladium or other noble metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0709—Catalytic ink or adhesive for electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1157—Using means for chemical reduction
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive

Abstract

A contact of a component is electrically connected to an associated contact of an electrical circuit, typically formed on a substrate, by depositing material between the contacts, the material forming or being processed to form an electrical connection between the contacts. The invention also provides apparatus for this purpose and a resulting circuit.

Description

컴퍼넌트들의 전기적 접속{ELECTRICAL CONNECTION OF COMPONENTS}ELECTRICAL CONNECTION OF COMPONENTS

본 발명은 컴퍼넌트들의 전기적 접속, 예를 들어 인쇄 회로 보드 형태의 기판상의 전기 회로와 마이크로칩 또는 다른 전자 컴퍼넌트의 접속에 관한 것이며, 전기 회로의 전기적 콘택과 컴퍼넌트의 전기적 콘택을 전기적으로 접속하는 방법, 이를 위한 장치 및 회로에 관한 것이다.The present invention relates to the electrical connection of components, for example the connection of an electrical circuit on a substrate in the form of a printed circuit board and a microchip or other electronic component, a method of electrically connecting an electrical contact of an electrical circuit and an electrical contact of a component, An apparatus and a circuit for this purpose.

인쇄 회로 보드(기판) 상의 전기 회로와 마이크로칩(칩)과 같은 컴퍼넌트를 접속하는 다양한 기술들이 공지되어 있다.Various techniques are known for connecting components such as microchips (chips) and electrical circuits on printed circuit boards (substrates).

가장 오래된 방법으로는 와이어 본딩이 있다. 본 기술에서, 컴퍼넌트는 기판 상부 표면상에 있는 각각의 관련된 콘택들에 인접한 컴퍼넌트(기판으로부터 떨어진)의 상부 표면상의 콘택과 기판상의 위치( +/- 30 미크론 이내)에 정확하게 위치된다. 컴퍼넌트 상의 콘택들은 리드(lead) 형태로, 컴퍼넌트로부터 상향 연장되는 20 미크론의 길이를 갖는다. 컴퍼넌트는 접착제를 이용하여 다이 본딩에 의해 기판상의 위치에 고정된다. 와이어 본딩 머신은 관련된 한 쌍의 콘택들 사이에서 연장되며(컴퍼넌트 상에 하나가 있고 기판상에 다른 하나가 있다) 예를 들어 초음파 또는 열적 용접에 의해 와이어의 단부를 콘택들에 본딩하기 위해, 통상적으로 25 미크론 직경의 금 또는 알루미늄 와이어인 와이어의 길이방향에 위치된다. 이 단계에서 와이어 본드는 기판 표면으로부터 상향 돌출되는 깨지기 쉬운 금속의 노출된 루프이며, 통상적으로 와이어는 절연되지 않는다. 따라서 와이어 본드는 예를 들어 실리콘 물질로 통상적으로 캡슐화되어 이들의 손상을 보호되고 절연되어 와이어 본드 간의 콘택 및 가능한 회로단락이 방지된다.The oldest method is wire bonding. In the present technology, a component is accurately positioned at a location on the substrate (within +/- 30 microns) and on the contact on the top surface of the component (away from the substrate) adjacent to respective associated contacts on the substrate top surface. The contacts on the component are in the form of leads and have a length of 20 microns extending upward from the component. The component is fixed in position on the substrate by die bonding using an adhesive. A wire bonding machine extends between a pair of related contacts (one on the component and the other on the substrate) and, for example, to bond the end of the wire to the contacts by ultrasonic or thermal welding, for example. In the longitudinal direction of the wire, which is a gold or aluminum wire with a diameter of 25 microns. In this step, the wire bond is an exposed loop of fragile metal that projects upward from the substrate surface, and typically the wire is not insulated. The wire bonds are therefore typically encapsulated, for example with a silicone material, to protect and insulate their damage so as to prevent contact between wire bonds and possible short circuits.

와이어 본드가 표면으로부터 돌출하기 때문에, 상기 방법은 스마트 카드 또는 RFID(무선 주파수 식별 디바이스)와 같은 평탄한 제품에 대해서는 바람직하지 않다. 또한, 상기 프로세스는 완전히 자동화될 수는 있지만, 비싸고 다수의 접속부들을 가지는 프로세스에 대해서는 칩당 약 10센트(US)의 비용이 든다. 시간당 대략 10,000 컴퍼넌트를 산출하는 통상적인 자동화 머신을 이용하는 산출 속도는 원하는 것보다 느리다. 또한, 산출 속도는 제조되는 컴퍼넌트의 복잡성 또는 본드의 개수와 관련되며; 더욱 복잡한 컴퍼넌트는 보다 느리게 제조된다.Since the wire bond protrudes from the surface, the method is undesirable for flat products such as smart cards or RFID (radio frequency identification device). In addition, the process can be fully automated, but it is expensive and costs about 10 cents (US) per chip for a process with multiple connections. The production speed using conventional automated machines yielding approximately 10,000 components per hour is slower than desired. In addition, the rate of production is related to the complexity of the component being manufactured or the number of bonds; More complex components are made slower.

또다른 방법으로는 탭 본딩이 있다. 본 기술에서, 기판에는 컴퍼넌트의 풋프린트보다 약간 큰 홀이 제공되며, 홀 부근의 기판 상부 표면상에는 콘택들이 적절히 위치된다. 컴퍼넌트는 바깥방향으로 연장되며, 수평으로 배향된 와이어 또는 레그 형태의 콘택을 포함한다. 컴퍼넌트는 홀 속의 부분 통로(part way)에 위치되며, 돌출하는 레그는 기판상의 관련된 콘택과 접촉된다. 쌍의 관련된 콘택(하나는 컴퍼넌트 상에 있고 하나는 기판상에 있다)은 요구되는 바에 따라 회로를 완성하도록 서로 용접되거나 클림프된다(crimped). 이러한 방법은 적절한 홀들 및 콘택들을 갖게, 통상적으로 설계되고 제조되는 기판을 요구하여, 너무 비싸서 단지 고가의 제품에 대해서만 주로 사용된다.Another way is tab bonding. In the present technology, the substrate is provided with a hole slightly larger than the footprint of the component, with the contacts properly positioned on the substrate upper surface near the hole. The component extends outward and includes horizontally oriented wire or leg shaped contacts. The component is located in a part way in the hole and the protruding legs are in contact with the associated contacts on the substrate. The pair of related contacts (one on the component and one on the substrate) are welded or crimped together to complete the circuit as required. This method requires a substrate that is typically designed and manufactured, with appropriate holes and contacts, and is so expensive that it is primarily used only for expensive products.

'플립 칩'으로 공지된 가장 최근의 방법에서, 컴퍼넌트는 반전된 상태에서 기판상에 위치된다, 즉, 컴퍼넌트의 하부 표면상의 콘택들이 기판에 인접한다. 컴퍼넌트 또는 기판상의 콘택들은 상승되거나 '범프되어(bumped), 컴퍼넌트와 기판 회로 사이에 돌출되는 전기적 접속부가 제공된다. 가능한 UBM(under bump metallisation)을 이용하는 팔라듐(Pd) 범핑, 니켈 금(NiAu) 범핑, 폴리머 범핑, 솔더 범핑을 포함하는 범프를 형성하는 몇 가지 상이한 방법들이 공지되어 있다.In the most recent method known as a 'flip chip', the component is placed on the substrate in an inverted state, ie contacts on the bottom surface of the component are adjacent to the substrate. Contacts on the component or substrate are raised or 'bumped' to provide electrical connections that protrude between the component and the substrate circuit. Several different methods are known for forming bumps including palladium (Pd) bumping, nickel gold (NiAu) bumping, polymer bumping, solder bumping using under bump metallisation (UBM).

또 다른 방법에서, 컴퍼넌트들은 컴퍼넌트들과의 전기적 접속을 위해 정확하게 위치된 콘택들을 갖는 인터포저(interposer)로 공지된, 지지 시트 또는 테입상에 정확하게 예비-장착된다. 컴퍼넌트들이 장착된 인터포저가 기판상에 위치되고 인터포조상의 콘택 패드를 통해 서로 전기적으로 접속된다. 콘택 패드는 통상적으로 면적당 수 스퀘어 밀리미터로 상대적으로 커서, 기판상의 인터포저의 배치가 큰 정확성을 가지고 실행될 필요가 없다. 통상적으로 콘택은 서로 가압 또는 클림프되어 인터포저, 및 컴퍼넌트 및 기판 사이에 전기적 접속이 완성된다. 이러한 기술은 추가의 컴퍼넌트, 즉, 인터포저를 사용하며 추가의 프로세싱 단계를 요구한다는 단점이 있다.In another method, the components are precisely pre-mounted on a support sheet or tape, known as an interposer with contacts positioned correctly for electrical connection with the components. Interposers on which the components are mounted are located on the substrate and electrically connected to each other through contact pads on the interposer. Contact pads are typically relatively large at several square millimeters per area, so that the placement of the interposer on the substrate does not have to be executed with great accuracy. Typically the contacts are pressed or crimped together to complete the electrical connection between the interposer and the component and the substrate. This technique has the disadvantage of using additional components, namely interposers and requiring additional processing steps.

일면에서, 본 발명은 전기 회로 내에 또는 전기 회로에 대해 관련된 콘택에 컴퍼넌트의 콘택을 전기적으로 접속하는 방법을 제공하며, 상기 방법은 콘택들 사이에 물질을 증착하는 단계를 포함하며, 상기 물질은 콘택들 사이에 전기적 접속부가 형성되도록 형성 또는 처리된다.In one aspect, the invention provides a method of electrically connecting a contact of a component to a related contact within or with respect to the electrical circuit, the method comprising depositing a material between the contacts, the material It is formed or processed so that an electrical connection is formed between them.

컴퍼넌트의 콘택으로부터의 접속부는 전기 회로의 관련된 콘택, 다른 컴퍼넌트의 관련된 콘택 또는 오리지널 컴퍼넌트의 다른 콘택이 될 수 있다. 전기적 접속부는 자체적으로 다른 컴퍼넌트에 부분적으로 구성되거나 또는 다른 컴퍼넌트의 일부로 구성될 수 있다.A connection from a contact of a component can be an associated contact of an electrical circuit, an associated contact of another component or another contact of an original component. The electrical connection may itself be partly composed of another component or part of another component.

통상적으로 컴퍼넌트는 회로에 하나 이상의 접속부를 요구하여, 상기 방법은 콘택들 사이에서 요구되는 모든 접속부가 형성될 때까지 요구사항에 따라 반복된다.Typically components require one or more connections in the circuit, so the method is repeated according to the requirements until all required connections between the contacts are formed.

컴퍼넌트는 마이크로칩(아날로그 또는 디지털), 원치않는 전기적 접촉을 방지하기 위해 노출된 회로 상에 비전도성 물질층을 가지는 패시베이팅 칩, 마이크로프로세서, 메모리 칩, 타이밍(timing) 칩, 캐패시터, 트랜지스터, 레지스터, 인덕터, 다이오드, 스위치, 릴레이, 솔레노이드, 마이크로폰, 스피커, 증폭기, 피에조 디바이스 또는 결정, 아리엘(ariel) 또는 안테나, 배터리, 연료전지, 광기전력 전지(photovoltaic cell), 태양 전지, 발광 다이오드(LED), 발광 폴리머(LEP), 액정 디스플레이(LCD), 전하 결합 디바이스(CCD), 반도체 이미징 디바이스, 또는 홀더, 커넥터, 이들 중 임의의 것에 대한 단자 또는 소켓을 포함하는 가능한 넓은 범위로부터 선택된다.Components include microchips (analog or digital), passivating chips with layers of nonconductive material on exposed circuits to prevent unwanted electrical contact, microprocessors, memory chips, timing chips, capacitors, transistors, Resistors, inductors, diodes, switches, relays, solenoids, microphones, speakers, amplifiers, piezo devices or crystals, ariels or antennas, batteries, fuel cells, photovoltaic cells, solar cells, light emitting diodes (LEDs) ), Light emitting polymers (LEPs), liquid crystal displays (LCDs), charge coupled devices (CCDs), semiconductor imaging devices, or holders, connectors, terminals or sockets for any of these.

통상적으로 전기 회로는 기판상에 형성된다. 통상적으로 물질은 납땜으로는 가능하지 않은 방식으로 기판에 부착되도록 기판상에 증착된다. 기판은 플라스틱 물질, 종이, 세라믹 등을 포함하는 넓은 범위의 물질일 수 있다. 통상적으로 기판은 강성 또는 플렉시블 시트 물질 형태, 이를 테면 플라스틱 물질의 형태이다. 통상적으로 기판은 예를 들어 포토리소그래피에 의해 상부에 콘택들이 형성된 전도성 트랙을 포함한다. 기판은 공통적으로 인쇄 회로 보드 형태이다.Typically the electrical circuit is formed on a substrate. Typically the material is deposited on the substrate to adhere to the substrate in a way that is not possible with soldering. The substrate can be a wide range of materials, including plastic materials, paper, ceramics, and the like. Typically the substrate is in the form of a rigid or flexible sheet material, such as a plastic material. Typically the substrate comprises a conductive track with contacts formed thereon, for example by photolithography. The substrate is commonly in the form of a printed circuit board.

통상적으로 전기적 접속부는 트랙, 특히 긴 트랙(폭보다 길이가 길은) 형태이다. 트랙 폭 및 길이는 현존하는 기술로는 가능하지 못한 방식으로 요구조건을 적절히 충족시킴에 따라 선택될 수 있다(가변될 수 있다). 다수의 접속부들이 동일할 필요는 없으며 각각 결정된 치수를 가질 수 있다.Typically the electrical connections are in the form of tracks, in particular long tracks (longer than wide). The track width and length can be selected (variable) as appropriately meets the requirements in a manner not possible with existing techniques. The multiple connections need not be identical and can each have a determined dimension.

트랙 폭 및/또는 길이는 증가된 전도성의 트랙 형성 및/또는 증착의 감소된 정확성을 허용하도록 고의로 크게 설정될 수 있다.The track width and / or length may be deliberately set large to allow for reduced accuracy of track formation and / or deposition of increased conductivity.

일반적으로 전기적 접속부는 콘택들 사이에 선택적으로 제공된다. 전기적 접속부는 원하는 제한 범위(통상적으로 원하는 길이 및 폭의 트랙)를 갖도록 선택적으로 형성된다. 선택적으로, 필요 이상 넓은 범위의 전기적 전도성 물질층이 형성된 다음 원하는 영역에만 전기적 접속부를 남겨두기 위해 예를 들어 마스크를 사용함으로써, 물질이 선택적으로 제거 또는 처리된다. 이러한 선택적 방법에서는, 제 1 방법에서 요구되는 것처럼 정확한 위치설정으로 물질을 증착할 필요는 없다.In general, electrical connections are optionally provided between the contacts. The electrical connections are optionally formed to have a desired limit range (typically tracks of desired length and width). Optionally, the material is selectively removed or processed by, for example, using a mask to leave the electrical connection only in the desired area after a wider layer of electrically conductive material has been formed. In this optional method, it is not necessary to deposit the material in the exact positioning as required in the first method.

통상적으로 상기 방법은 접속부를 위해 회로에 대한 위치에 컴포넌트를 위치시키는 단계를 포함한다.Typically the method includes positioning the component in position with respect to the circuit for the connection.

컴포넌트는 수동(human) 배치 및 기계적 배치를 포함하는 기술 범위에 의해 회로를 중심으로한 위치에 배치될 수 있다. 기계적 배치는 속도 및 정확성의 이유로 바람직하며, 바람직하게는 픽 앤 플레이트 로봇과 같은 로봇 수단을 포함하는 당업자들에게 공지된 적절한 배치 디바이스를 이용하여 컴퓨터-제어된다. 픽 앤드 플레이스 로봇은 시간 당 60,000에 이르는 유니트를 처리할 수 있을 정도로 매우 빨라 사용에 있어 매우 적합하며, 적절한 소프트웨어의 사용을 통해 다목적으로 이용된다. 다수의 컴포넌트가 하나 이상의 디바이스에 의해, 동시적으로 또는 연속적으로 배치될 수 있다.The component may be placed in a position about the circuit by a technical scope including manual placement and mechanical placement. Mechanical placement is preferred for speed and accuracy and is preferably computer-controlled using suitable placement devices known to those skilled in the art, including robotic means such as pick and plate robots. Pick and Place robots are so fast that they can handle up to 60,000 units per hour, they are well suited for use and are versatile through the use of appropriate software. Multiple components may be deployed concurrently or sequentially by one or more devices.

바람직하게 상기 방법은 회로의 관련 콘택을 중심으로 컴퍼넌트의 콘택의 위치를 검출하기 위해(자동화 방식으로, 수동(human) 입력을 수반하지 않음) 검출 디바이스를 사용하는 단계, 및 콘택들의 검출된 위치들 사이에 물질을 증착하는 단계를 포함한다.Preferably the method comprises using a detection device to detect the position of a component's contact about an associated contact of the circuit (in an automated manner, not involving a human input), and the detected positions of the contacts. And depositing the material therebetween.

컴포넌트의 콘택 위치는 콘택의 위치를 검출함으로써 직접적으로, 또는 컴퍼넌트의 위치를 검출하여 이로부터 컴퍼넌트의 콘택 위치의 정보에 기초하여 콘택 위치를 추론함으로써 간접적으로 검출될 수 있다.The contact position of a component can be detected either directly by detecting the position of the contact or indirectly by detecting the position of the component and inferring the contact position from there on the information of the contact position of the component.

회로의 관련 콘택을 중심으로 컴퍼넌트의 콘택 위치는 당업계에 공지된 다양한 방식으로 (직접적으로 또는 간접적으로) 검출될 수 있다. CCD와 같은 디지털 이미징 디바이스를 사용하는 것이 바람직하다. 대안적인 방안으로 광다이오드 센서(예를 들어, 콘택의 컬럼에 기초로 위치 검출) 또는 근접 센서(콘택의 금속 감지에 기초로 검출)의 사용이 포함된다. 위치 검출 수단은 이미징 디바이스에 의해 측정된 데이터를 처리하고 하나 이상의 콘택의 위치를 검출하기 위해 이미지 프로세싱 디바이스와 같은 데이터 프로세싱 디바이스를 포함할 수 있다.The contact position of the component around the relevant contacts of the circuit can be detected (directly or indirectly) in various ways known in the art. It is desirable to use a digital imaging device such as a CCD. Alternative approaches include the use of photodiode sensors (eg, position detection based on a column of contacts) or proximity sensors (detection based on metal sensing of a contact). The position detection means may comprise a data processing device, such as an image processing device, for processing the data measured by the imaging device and for detecting the position of one or more contacts.

물질은 바람직하게 프린팅 프로세스에 의해 증착된다. 프린팅 프로세스는, 위치설정 목적을 위한 프린팅 수단의 물리적 이동을 요구하지 않고, 적절한 소프트웨어의 사용에 의해 증착된 물질의 정확한 위치를 제어하고 예비 조절을 허용함에 따라, 바람직하게 논-콘택(non-contact) 프로세스이며 바람직하게 디지털 프로세스이다. 또한, 디지털 프린팅의 사용은 상기 방법이 적절한 보상이 미리 형성됨에 따라 관련 회로를 중심으로 정확하게 위치설정될 필요가 없는 다수의 컴포넌트들에 접속부를 형성하기 위해 사용되는 것을 가능케 한다. 특히 잉크젯 프린팅이 이러한 목적에 매우 적합하다. 전형적인 산업적 잉크젯 프린트헤드는 약 140미크론 만큼 이격된 노즐들을 가지며, 적절한 노즐 또는 노즐들을 선택함으로써, 물질이 컴포넌트 및 회로를 중심으로 프린트헤드의 기계적 재위치설정을 요구하지 않고 매우 정확하게 증착될 수 있다. 프린트헤드들을 인터리빙함으로써, 노즐 피치는 4개의 인터리빙된 프린트 헤드들을 이용하여 35 미크론으로 감소될 수 있다. 다른 가능한 디지털 프린팅 기술들은 파우더 토너를 사용하는 레이저 프린팅을 포함한다. 다른 가능한 아날로그 프린팅 기술들은 패드 프린팅, 스크린 프린팅, 리소그라피 프린팅, 그라비어 프린팅 등을 포함한다.The material is preferably deposited by a printing process. The printing process is preferably non-contact, as it does not require physical movement of the printing means for positioning purposes, but allows for preliminary control and precise positioning of the deposited material by the use of appropriate software. Process) and preferably a digital process. In addition, the use of digital printing allows the method to be used to form connections to a number of components that do not need to be accurately positioned around the relevant circuitry as appropriate compensation is preformed. Inkjet printing is particularly suitable for this purpose. A typical industrial inkjet printhead has nozzles spaced about 140 microns apart, and by selecting the appropriate nozzle or nozzles, the material can be deposited very accurately without requiring mechanical repositioning of the printhead around components and circuitry. By interleaving the printheads, the nozzle pitch can be reduced to 35 microns using four interleaved printheads. Other possible digital printing techniques include laser printing using powder toner. Other possible analog printing techniques include pad printing, screen printing, lithography printing, gravure printing and the like.

디지털 프린팅과 관련하여 디지털 이미징을 사용할 때, 컴퍼넌트의 오정렬을 보상하기 위해 필요한 임의의 조절은 컴퍼넌트 및/또는 전기 회로의 위치를 조절하기 보다는, 증착된 물질의 위치 및/또는 형상을 조절함으로써 이루어질 수 있다. 또한, 다수의 컴퍼넌트들이 처리될 수 있으며 다수의 접속부들이 디지털 프린터를 통해 단일 통로에 형성된다.When using digital imaging in connection with digital printing, any adjustments needed to compensate for misalignment of components can be made by adjusting the position and / or shape of the deposited material, rather than adjusting the position of the component and / or the electrical circuit. have. Also, multiple components can be processed and multiple connections are formed in a single passageway through a digital printer.

통상적으로 증착되는 물질은 액체 형태이며, 적용을 용이하게 하기 위해, 현수된 또는 분산된 솔리드일 수 있다.Typically the deposited material is in liquid form and may be suspended or dispersed solids to facilitate application.

본 발명은 전기적 접속부의 형성을 위한 무납땜(solderless)(및 리드가 없는) 방안을 제공한다. 납땜은 포인트 또는 스폿 접속부만이 형성되기 때문에, 컴퍼넌트의 보다 정확한 위치설정을 요구한다. 또한, 납땜은 콘택들 사이의 갭을 연결하는 적절한 방법은 아니다.The present invention provides a solderless (and leadless) solution for the formation of electrical connections. Soldering requires more accurate positioning of the component since only point or spot connections are formed. Also, soldering is not a suitable way to bridge the gap between the contacts.

증착되는 물질은 콘택들 사이에 전기적으로 전도성인 접속부를 구성, 형성 또는 형성하도록 처리될 수 있는 광범위한 범위의 물질로부터 선택된다. 예를 들어, 증착된 물질은 금속 나노-입자( 적절한 액체 매개체에서 증착됨)를 포함할 수 있다. 열처리, 화학 처리, 자외선 노출과 같은 적절한 처리시, 입자들이 서로 용융되거나 어닐링되고 양호한 전도성을 갖는 접속부가 형성된다. 선택적으로, PEDOT(폴리-3,4-에틸렌디옥시티오펜)과 같은 전도성 폴리머가 하나 이상의 반응물의 인슈트 반응에 의해 사용 또는 제조될 수 있다. 예를 들어, 그래파이트 또는 실버를 함유하는, 전도성 피그먼트 잉크 또는 페이스트가 선택적으로 증착되어 전도성 접속부를 형성할 수 있다. 증착된 물질은 선택적으로 금속 전구체를 포함할 수 있다. 또다른 방안으로서, 전도성 접속부는 PCT/GB2004/000358(WO 2004/068389)에 개시된 바와 같이 인슈트 금속화 반응에 의해 형성될 수 있다. 상기 명세서는 기판상에 전도성 금속 영역을 형성하는 방법을 개시하고 있으며, 상기 방법은 금속 이온 용액을 기판상에 증착하는 단계(예를 들어, 잉크젯 프린팅, 스프레잉, 이머션 등에 의해, 잉크젯 프린팅이 바람직함), 및 환원제 용액을 기판상에 증착하는 단계(예를 들어, 잉크젯 프린팅, 스프레잉, 이머션 등, 잉크젯 프린팅이 바람직함)를 포함하며, 금속 이온 및 환원제가 용액에서 서로 반응하여 기판상에 전도성 금속 영역을 형성한다. 상기 방법은 콘택들 사이에 고도의 전기적 전도성 접속부를 형성할 수 있다.The material to be deposited is selected from a wide range of materials that can be processed to construct, form, or form electrically conductive connections between the contacts. For example, the deposited material may include metal nano-particles (deposited in a suitable liquid medium). In proper processing such as heat treatment, chemical treatment, ultraviolet exposure, the particles melt or anneal with each other and a connection is formed with good conductivity. Optionally, conductive polymers such as PEDOT (poly-3,4-ethylenedioxythiophene) can be used or prepared by the in-shoot reaction of one or more reactants. For example, conductive pigment inks or pastes containing graphite or silver may be selectively deposited to form conductive connections. The deposited material may optionally include a metal precursor. As another alternative, the conductive connection can be formed by an in-shoot metallization reaction as disclosed in PCT / GB2004 / 000358 (WO 2004/068389). The specification discloses a method of forming a conductive metal region on a substrate, the method comprising the steps of depositing a metal ion solution on a substrate (e.g., by ink jet printing, spraying, immersion, etc.) Preferred), and depositing a reducing agent solution on the substrate (e.g., inkjet printing, such as inkjet printing, spraying, immersion, etc.), wherein the metal ions and the reducing agent react with each other in the solution Form conductive metal regions on the substrate. The method can form a highly electrically conductive connection between the contacts.

통상적으로 본 발명의 방법은 전도성 물질-형성 반응을 활성화시키기 위해, 기판상에 촉매 또는 촉매 전구체와 같은 활성제를 증착하는 초기 단계를 수반한다. 증착은 바람직하게 잉크젯 프린팅과 같이 디지털 프린팅 프로세스에 의해 이루어진다. 전도성 물질-형성 반응은 상기 개시된 것처럼 WO 2004/068389호에 개시되는 바와 같이, 금속 이온과 환원제 사이의 반응이다. 선택적으로, 당업계에 공지된 무전해 도금 기술이 사용될 수 있다. 프로세싱이 이머션을 수반되는 경우, 예를 들어 무전해 금속화 배스(bath)에서 이머션에 적합한 (전기적 콘택을 방지하기 위해 노출된 회로 상에 위치된 비-전도성 물질층을 가지는) 패시베이팅 칩을 사용하는 것이 바람직하다. 자동-촉매 프로세스로 처리되는 경우, 촉매는 바람직하게 여분의 양으로 사용된다. 활성제는 결합되는 콘택들 사이에 연속적인 접속부를 제공해야 하나 반드시 그런것은 아니며, (적어도 전도성 물질-형성 반응을 지지하는(유인하는) 금속으로 콘택이 형성되는 경우) 실제로는 바람직하게 콘택들을 전체 커버하지 않는다; 이는 불필요한 것으로 물질 찌꺼기가 되며 또한 최종 접속부의 전기적 전도성을 감소시킬 수 있다. 따라서, 활성제는 예를 들어 콘택들 사이에서 연장되는 얇은 스트립의 형태로 증착될 수 있다. 금속 콘택 및 증착된 활성제에 의해 활성화되는 순차적인 전도성 물질-형성 반응은 전도성 물질이 금속 콘택과 증착된 활성제 영역 모두를 커버하고 접속하도록 성장하게 한다.The process of the present invention typically involves the initial step of depositing an active agent, such as a catalyst or catalyst precursor, on a substrate to activate the conductive material-forming reaction. The deposition is preferably done by a digital printing process such as inkjet printing. The conductive material-forming reaction is a reaction between metal ions and a reducing agent, as disclosed in WO 2004/068389 as disclosed above. Alternatively, electroless plating techniques known in the art can be used. If the processing involves immersion, passivating (with a layer of non-conductive material located on the exposed circuit to prevent electrical contact) suitable for immersion, for example in an electroless metallization bath. It is preferable to use a chip. When treated in an auto-catalyst process, the catalyst is preferably used in excess amounts. The activator must provide a continuous connection between the contacts to which it is bonded but is not necessarily the case (at least when the contact is formed of a metal that supports (attracts) a conductive material-forming reaction) and in practice preferably covers the entire contact. I never do that; This is unnecessary and leads to material residue and can also reduce the electrical conductivity of the final connection. Thus, the active agent can be deposited, for example, in the form of a thin strip extending between the contacts. Sequential conductive material-forming reactions activated by metal contacts and deposited activators cause the conductive material to grow to cover and connect both the metal contacts and the deposited activator regions.

또다른 방안으로서, 활성제는 원하는 전기적 접속부보다 넓은 범위의 영역에 걸쳐 증착되고, 전도성 물질-형성 반응 이전에 비활성화되도록 선택적으로 제거 또는 처리된다. 후자의 경우 처리되지 않은 활성제는 비-전도성이다.As another alternative, the active agent is deposited over a wider range of areas than the desired electrical connections and is selectively removed or treated to deactivate prior to the conductive material-forming reaction. In the latter case, the untreated active agent is non-conductive.

무전해 또는 전해질 도금 기술은 도전성 물질의 상부에 금속층을 형성하여 전도성을 강화시키기 위해 상기 기술과 선택적으로조합되어 사용될 수 있다.Electroless or electrolytic plating techniques can optionally be used in combination with these techniques to form a metal layer on top of the conductive material to enhance conductivity.

일반적으로 공지된 방식으로 예를 들어 접착제를 사용하여 기판에 부품이 적절히 고정된다. 적합한 접착제는 잉크젯 프린팅을 포함하는 적절한 적용 기술로서 UV 경화가능 접착제 및 에폭시 기재 접착제를 포함하며 업계에 공지되어 있다. 접착제는 선택적으로 열적으로 전도성이 있다. 접착제는 바람직하게 비-전도성(즉, 전기적 절연체)이다. 또한 잉크는 예를 들어, 순차적인 프로세싱시 기판으로부터 부품의 분리(debonding)를 방지하기 위해 촉매 잉크 및 금속화에 내성이 있는 순차적인 프로세싱과 관련하여 선택된다.In general, the part is suitably fastened to the substrate in a known manner, for example using an adhesive. Suitable adhesives include UV curable adhesives and epoxy based adhesives as suitable application techniques including inkjet printing and are known in the art. The adhesive is optionally thermally conductive. The adhesive is preferably non-conductive (ie, electrical insulator). Inks are also selected in relation to sequential processing that is resistant to catalyst inks and metallization, for example, to prevent debonding of components from the substrate during sequential processing.

콘택들 사이에 물질을 증착하기 이전에 웨팅 제어제(wetting control agent)가 바람직하게 콤퍼넌트의 표면, 기판 및/또는 접착제(존재하는 경우)에 바람직하게 도포된다. 웨팅 제어제는 표면 에너지를 변경시킴으로써 웨팅을 제어하고 또한 예를 들어, 경화(curing) 이전에, 디-웨팅 또는 레티큘레이션(reticulation)을 방지하게 순차적으로 인가되는 액체막의 안전한 분포를 유지하는 기능을 한다. 적절한 웨팅 제어제로는 폴리비닐피롤리돈(polyvinylpyrrolidone, PVP), 폴리아크릴산, 폴리비닐 아세테이트, 폴리에틸렌 이민, 폴리에틸렌 옥사이드, 폴리에틸렌 글리콜, 젤라틴 및 이들이 폴리머와 같은 폴리머를 포함한다. 웨팅 제어제는 임의의 통상적인 방식, 예를 들어 잉크젯 프린팅에 의해 도포될 수 있다. 웨팅 제어제는 박막 형태로, 통상적으로 1 미크론 미만의 두께, 예를 들어 약 100nm 두께로 바람직하게 도포된다.Before depositing the material between the contacts, a wetting control agent is preferably applied to the surface of the component, the substrate and / or the adhesive, if present. Wetting control agents control the wetting by changing the surface energy and also maintain a safe distribution of the liquid film applied sequentially to prevent de-wetting or reticulation, for example, prior to curing. Do it. Suitable wetting control agents include polyvinylpyrrolidone (PVP), polyacrylic acid, polyvinyl acetate, polyethylene imine, polyethylene oxide, polyethylene glycol, gelatin and polymers such as those polymers. Wetting control agents may be applied in any conventional manner, such as by ink jet printing. Wetting control agents are preferably applied in thin film form, typically less than 1 micron thick, for example about 100 nm thick.

웨팅 제어제는 예를 들어, 기판, 접착제, 컴퍼넌트 표면과 같이 상이한 표면상에서 보다 균일한 표면 에너지를 발생시키는 기능을 하여, 다른 경우보다 보다 균일한 폭 및 두께의 물질 형성 트랙이 증착되게 한다.Wetting control agents function to generate more uniform surface energy on different surfaces, such as, for example, substrates, adhesives, component surfaces, allowing deposition of material formation tracks of more uniform width and thickness than in other cases.

증착된 물질의 트랙 폭은 물질 증착되는 표면, 그위의 임의의 표면 코팅, 예를 들어 접착제, 증착된 물질의 볼륨 및 증착된 물질의 조성에 의해 영향을 받는데. 당업자는 원하는 폭으로 증착된 물질의 트랙을 제공하기 위한 변수들의 적절한 조합을 쉽게 발견할 수 있다. The track width of the deposited material is influenced by the surface on which the material is deposited, any surface coating thereon such as adhesives, the volume of the deposited material and the composition of the deposited material. One skilled in the art can readily find a suitable combination of variables to provide a track of deposited material to the desired width.

컴퍼넌트가 기판으로부터 상당히 돌출되어 계단형 프로파일, 특히 예를 들어 인쇄 회로 보드상에 장착된 칩들을 갖는 직각 코너들을 갖는 계단들이 제공되는 경우, 컴퍼넌트의 (수직) 측면상에 그리고 (수직) 측면과 (수평) 상부면 사이에서 컴퍼넌트의 직각 에지 양단에 물질(특히 액체 형태인 경우) 증착은 문제점을 야기시킬 수 있다. 특히, 컴퍼넌트의 측면 위로 연속적인 액체층을 형성할 경우, 특히 컴퍼넌트의 상부에서 날카로운 에지의 웨팅시 및 에지 경계에 대해 전기적으로 전도성인 접속부 형성시 문제점이 야기된다. 이러한 문제점들을 극복하기 위해 다양한 방법들이 제안되었다.If the component protrudes significantly from the substrate and is provided with a stepped profile, in particular steps with right angled corners with chips mounted on a printed circuit board, for example, on the (vertical) side and on the (vertical) side of the component ( Deposition of materials (particularly in liquid form) across the right angled edges of the components between the horizontal) top surfaces can cause problems. In particular, the formation of a continuous liquid layer over the side of the component poses problems, particularly when wetting sharp edges on top of the component and when forming electrically conductive connections to the edge boundaries. Various methods have been proposed to overcome these problems.

1) 직각 상부 에지의 위치에 경사진, 홈이파진, 둥근(radiuissed) 또는 구부러진 에지를 갖는 컴퍼넌트를 제공하기 위해 컴퍼넌트, 예를 들어, 칩의 설계를 변경. 컴퍼넌트, 예들 들어, 칩에 의한 또다른 방안으로 보다 얇게 제조될 수 있어, 계단 높이가 감소된다.1) Change the design of a component, eg, a chip, to provide a component with a beveled, grooved, radiuised or bent edge at the location of the right upper edge. Another way with components, for example chips, can be made thinner, so that the step height is reduced.

2) 상부 에지로 상향 수직으로 연장되는(또는 가능한 근접하게), 상부 에지에 대해 그리고 컴퍼넌트의 측면상에서 아래로 연장되는, 또는 컴퍼넌트의 측면상에 형성된 콘택(패드)가 포함되도록 컴퍼넌트, 예를 들어 칩의 설계를 변경. 이는 통상적으로 액체(예를 들어 잉크)가 콘택의 표면에 대해서는 바람직하게 웨팅되나 컴퍼넌트의 표면 특히 패시베이팅된 칩의 경우에서는 바람직하게 웨팅되지 않기 대문에 유용하다. 결과적으로 컴퍼넌트의 표면상에는 얇은 액체 필름만이 형성되는 경향이 있어, 액체가 콘택으로 유도되어, 액체가 불연속해져 연속적인 전기적 접속부를 형성할 수 없다.2) a component, such as to include a contact (pad) extending vertically upwardly (or as closely as possible) to the top edge, extending down to the top edge and on the side of the component, or formed on the side of the component; Change the design of the chip. This is typically useful because the liquid (eg ink) is preferably wetted to the surface of the contact but not preferably to the surface of the component, particularly in the case of passivated chips. As a result, only a thin liquid film tends to be formed on the surface of the component, so that the liquid is guided to the contact, and the liquid is discontinuous to form a continuous electrical connection.

3) 슬로프 또는 램프를 형성하여, 계단 크기를 감소시키거나 또는 계단을 완전히 소거시키기 위해 계단의 베이스에 증가된 양의 물질을 증착. 이는 잉크젯 프린팅을 이용하여, 컴퍼넌트의 수직 측면에 근접해짐에 따라 점점 증가하는 높은 물질 증착물 중량이 인쇄되도록 프린터를 프로그래밍하고, 컴퍼넌트의 상부에 도달함에 따라 증착물 주양을 감소시킴으로써 쉽게 달성된다. 이는 증착된 전기적 접속부가 마이크로칩의 측면 위로 연장되도록 핀 또는 다른 콘택이 회로 보드로부터 멀어지게 향하게 배향되는 회로 보드(또는 다른 기판)상의 금속 트랙을 마이크로칩 상에 위치된 핀 또는 다른 콘택과 접속할 때 특히 유용하다.3) depositing an increased amount of material on the base of the stairs to form a slope or ramp to reduce the size of the stairs or to completely erase the stairs. This is easily accomplished by using inkjet printing, programming the printer to print an increasingly high material deposit weight as it approaches the vertical side of the component, and reducing deposit lift as it reaches the top of the component. This is because when connecting a metal track on a circuit board (or other substrate) on which a pin or other contact is oriented away from the circuit board so that the deposited electrical connections extend over the side of the microchip, with a pin or other contact located on the microchip. Particularly useful.

그러나, 이러한 방법에는 몇가지 단점 및 제한사항이 있다.However, there are some disadvantages and limitations to this approach.

일부 칩(페시베이팅되지 않음)에 대해, 칩의 에지를 통해 회로가 접촉될 가능성이 있어 칩의 에지와 접촉하게되는 임의의 액체(잉크) 또는 접착제는 비전도성이어야 한다. 보다 많은 잉크를 소비하는 이러한 기술(고가의 비용)은 프린팅 및 경화(curing)와 관련하여 수행하기가 매우 어렵고, (제공되는 경우) 노출된 회로에 전도성 접속부가 형성될 위험이 있다. 또한, 촉매 잉크층이 너무 두꺼워지면, 유도되는 스트레스로 인해 금속화에 따라 기판으로부터의 층분리(de-laminate)가 발생하는 경향이 있을 수 있다. 또한, 과잉의 프린팅 잉크는 측방 분산을 조장하여 프린트된 라인 또는 트랙이 그 두께가 두꺼워짐에 따라 넓어지게 된다. 가장 바람직하게 램프를 형성하기 위해, 단일 작업으로 두꺼운 층을 프린트하고 경화시키는 것을 시도하기 보다는, 잉크층을 프린트하고 경화시키고 또다른 층을 프린트하고 경화시켜 원하는 두께로 반복하는 것이 좋다. 이러한 이유로, 하기에 개시된 접착제 램프 형성 기술을 사용하는 것이 바람직하다.For some chips (not passivated), there is a possibility of contacting the circuit through the edge of the chip so that any liquid (ink) or adhesive that comes into contact with the edge of the chip must be nonconductive. This technique (expensive cost), which consumes more ink, is very difficult to perform in connection with printing and curing, and there is a risk of forming conductive connections in the exposed circuitry (if provided). In addition, if the catalyst ink layer becomes too thick, there may be a tendency for de-laminate from the substrate to occur due to metallization due to the induced stress. In addition, excess printing ink encourages lateral dispersion so that printed lines or tracks become wider as their thickness becomes thicker. Most preferably, to form a lamp, rather than attempting to print and cure a thick layer in a single operation, it is better to print and cure the ink layer and to print and cure another layer and to repeat to the desired thickness. For this reason, it is preferable to use the adhesive lamp forming technique disclosed below.

4) 컴퍼넌트 측면 표면에 수직 계단을 제거 또는 평활화시킴으로써 물질 증착을 용이하게 하기 위해, 기판 표면으로부터 컴퍼넌트의 상부로 유도되는 컴퍼넌트의 측면에 접착제 램프 형성. 이러한 방법은 기판상의 위치에 컴퍼넌트를 보유하는 접착제를 사용할 수 있고, 상기 접착제는 이중 기능을 수행한다. 램프는 포지티브(볼록) 또는 네거티브(오목) 메니스커스를 가질 수 있다. 한가지 바람직한 램프는 컴퍼넌트의 코너로부터 90°각이 제거된 것이다, 즉, 컴퍼넌트로부터 접착제로의 전이가 평탄해져 기판으로 완만하게 하향 휜 것이다. 고주파수 회로에 대해, 부가적으로 접착제 램프가 상부 에지와 콘택 사이에 컴퍼넌트의 영역을 커버하도록 하는 것이 바람직하다. 이는 전도성 트랙과 컴퍼넌트 사이의 간격을 증가시켜 발새할 수 있는 임의의 용량성 결합을 감소시킨다. 4) Form an adhesive lamp on the side of the component that is directed from the substrate surface to the top of the component to facilitate material deposition by removing or smoothing the vertical steps on the component side surface. This method may use an adhesive that holds the component at a location on the substrate, which adhesive serves a dual function. The lamp may have a positive (convex) or negative (concave) meniscus. One preferred lamp is that the 90 ° angle is removed from the corner of the component, ie the transition from the component to the adhesive will flatten and gently descend into the substrate. For high frequency circuits, it is additionally desirable to have an adhesive lamp cover the area of the component between the top edge and the contact. This increases the spacing between the conductive tracks and the components to reduce any capacitive coupling that can develop.

접착제는 컴퍼넌트 배치 이전 또는 이후에 인가될 수 있다. 전자의 경우, 접착제가 (예를 들어, 접착제의 주의깊은 배치 또는 금속 콘택들을 커버하지 않는 논-웨팅 접착제의 사용에 의해, 콘택들을 완전히 커버하지 않도록) 적절한 위치에서 기판상에 위치된 다음 접착제 상의 위치에 컴퍼넌트가 위치될 수 있다. 접착제가 이동하여, 포지티브 메니스커스를 갖게 컴퍼넌트의 측면 위로 기판 표면으로부터 유도되는 램프를 형성하게 된다. 선택적으로, 컴퍼넌트는 직접적으로 기판 상의 위치에 위치된 다음 접착제가 컴퍼넌트의 측면 위로 기판 표면으로부터 유도되는 램프를 형성하도록 인가될 수 있으며, 이 경우 보다 네거티브 메니스커스가 된다. 이들 경우에서, 물질은 접속되는 콘택들 사이에 증착되어 접착제 램프 위를(up and over) 통과한다.The adhesive may be applied before or after component placement. In the former case, the adhesive is placed on the substrate at a suitable location (e.g., by careful placement of the adhesive or by the use of a non-wetting adhesive that does not cover metal contacts) and then on the adhesive. The component can be located at the location. The adhesive moves to form a lamp that is directed from the substrate surface over the side of the component with a positive meniscus. Optionally, the component can be placed directly at a location on the substrate and then applied so that an adhesive forms a lamp that is directed from the substrate surface over the side of the component, in which case a more negative meniscus. In these cases, material is deposited between the contacts that are connected and up and over the adhesive lamp.

3, 4 방안에 대해, 컴퍼넌트의 측면 위로 램프를 형성하는 물질이 컴퍼넌트의 측면 표면과 접촉하고(웨팅되고) 램프와 컴퍼넌트 사이에 갭이 남지않도록 하는 것이 중요하다. 이를 보조하기 위해, 상기 개시된 바와 같이 컴퍼넌트는 웨팅 제어제(예를 들어, PVP)로 예비처리될 수 있어, 예를 들어 경화 이전에 (디-웨팅 또는 레티큘레이션 방지) 표면 에너지를 변경시킴으로써 웨팅을 제어하고 액체 필름의 안전한 확산을 유지할 수 있다. 노출된 회로가 존재하는 경우, 전도성 물질이 컴퍼넌트와 접착제 램프 사이에서 아래로 확산되는 것을 방지하기 위해, 접착제가 컴퍼넌트의 측면 표면에 바람직한 시일링 결합을 형성하는 것이 중요하다.For the 3 and 4 schemes, it is important that the material forming the lamp over the side of the component is in contact with (wetting) the side surface of the component and there is no gap left between the lamp and the component. To assist in this, the components can be pretreated with a wetting control agent (eg PVP), as disclosed above, for example by changing the surface energy prior to curing (pre-wetting or reticulation). Can control and maintain safe diffusion of the liquid film. If there is an exposed circuit, it is important for the adhesive to form the desired sealing bond on the side surface of the component to prevent the conductive material from diffusing down between the component and the adhesive lamp.

상기 방법은 일렉트로닉 컴퍼넌트가 기판 상의 컴퍼넌트의 배치 이전에 위치되는 경우, 기판 상에 하나 이상의 물질층을 증착하는 단계를 포함한다. 예를 들어, 전도성 금속층은 일렉트로닉 컴퍼넌트가 배치되는 경우 증착될 수 있다. 이는 히트 싱크로서 기능한다. 예를 들어 마이크로칩과 같은 히트 싱크를 요구하는 일렉트로닉 컴퍼넌트가 기판으로부터 떨어진 하나 이상의 콘택과 배치될 때 특히 용이하다. 일반적으로, 히트 싱크를 요구하는 마이크로칩은 한쪽 방향으로 연장하는 콘택핀 및 맞은편 방향으로 히트 싱크와 열적으로 결합되는 페이스(face)를 포함한다. 그러나, 기판 표면에 히트 싱크를 증착함으로써, 마이크로칩 또는 다른 일렉트로닉 컴퍼넌트는 기판을 면하는 표면상의 히트싱크와 통상적으로 열적으로 결합될 수 있고, 기판으로부터 떨어져 면하는 측면 상에서 비아 콘택 패드와 같은, 하나 이상의 다른 페이스 상에서 전기적으로 접속된다. 열적으로 전도성인 물질이 전도성 금속층의 상부에 증착되어 전자 컴퍼넌트와 히트 싱크 사이에 열적 전도성이 개선될 수 있다.The method includes depositing one or more layers of material on a substrate when the electronic component is positioned prior to the placement of the component on the substrate. For example, the conductive metal layer can be deposited when the electronic component is disposed. It functions as a heat sink. It is particularly easy when an electronic component that requires a heat sink, for example a microchip, is placed with one or more contacts away from the substrate. Generally, microchips requiring heat sinks include contact pins extending in one direction and a face thermally coupled with the heat sink in the opposite direction. However, by depositing a heat sink on the substrate surface, the microchip or other electronic component can typically be thermally coupled with a heatsink on the surface facing the substrate, such as via contact pads on the side facing away from the substrate. It is electrically connected on the other face above. A thermally conductive material may be deposited on top of the conductive metal layer to improve thermal conductivity between the electronic component and the heat sink.

또한, 상기 방법은 기판의 전체 어셈블리 및 하나 이상의 컴퍼넌트 위에 보호 오버-코팅(예를 들어, 포팅(potting) 또는 캡슐층)을 프린팅하는 단계를 수반할 수도 있다.The method may also involve printing a protective over-coating (eg, potting or capsule layer) over the entire assembly of the substrate and one or more components.

다양한 선택적인 추가 프린팅 단계들이 상기 개시된 다양한 방법을 이용하여 수행될 수 있다.Various optional additional printing steps can be performed using the various methods disclosed above.

상기 방법은 배치식(batch) 프로세스로서 수행될 수 있으나, 바람직하게 예를 들어 제조 라인/컨베이어상에서 연속적인 베이시스(basis) 상에서 수행된다. 배치 단계들의 경우, 위치 검출 및 증착(하나 이상의 물질)은 처리량이 증가되도록, 상이한 프로세싱 스테이지에서 상이한 컴포넌트들 상의 상이한 위치에서 연속적으로 수행될 수 있다.The method can be carried out as a batch process, but is preferably carried out on a continuous basis, for example on a manufacturing line / conveyor. For placement steps, position detection and deposition (one or more materials) may be performed continuously at different locations on different components at different processing stages so that throughput is increased.

본 발명은 RFID 태그 제조에서의 특정 분야에 제공된다. 본 발명의 방법은 RFID 칩과 RFID 안테나를 접속하는데 사용될 수 있다. 상기 방법은 선택적으로 RFID 칩 상의 콘택에 직접 RFID 안테나를 프린트하기 위해 사용되며, 물질의 증착으로 칩과 안테나 사이의 접속부를 개별 단계에서 형성하지 않고, 단일 단계에서 칩에 안테나 및 접속부를 형성하는 것이 이루어진다. 이 경우, 일부 접속부가 안테나를 구성한다.The present invention is provided in a specific field in the manufacture of RFID tags. The method of the present invention can be used to connect an RFID chip and an RFID antenna. The method is optionally used to print an RFID antenna directly to a contact on an RFID chip, and the deposition of material does not form the connection between the chip and the antenna in a separate step, but in a single step forming the antenna and the connection in the chip. Is done. In this case, some of the connecting portions constitute an antenna.

콘택들 사이에 전기적 접속부를 형성하는 데 있어 증착 기술의 사용은 간단하고, 쉽고 가변적인 방법이다.The use of deposition techniques in forming electrical connections between contacts is a simple, easy and variable method.

또한, 검출 단계를 수반하는 바람직한 실시예에서, 본 발명의 방법은 접속을 위해 회로를 중심으로한 위치에(적어도 대략 정확하게) 컴퍼넌트를 배치한 후 회로의 관련 콘택을 기준으로 컴퍼넌트 콘택의 위치를 검출함으로써 종래 기술과 구별된다. 다음 전기적 접속부가 일반적으로 콘택들을 연계시키는 증착 물질에 의해 콘택들의 검출될 위치들 사이에 형성되며, 물질은 접속부를 형성하도록 형성 및 처리된다. 결과적으로, 컴퍼넌트는 순차적으로 검출됨에 따라, 위치설정오류가 정확한 위치에 접속부-형성 물질을 증착함으로써 허용됨에 따라, 회로를 중심으로 완전한 정확성을 가지고 위치될 필요가 없다. 본 발명의 방법에서 컴퍼넌트 배치 정확성을 위한 요구조건은 공지된 기술에 비교할 때 상당히 감소될 수 있다. 결과적으로 컴퍼넌트들은 개선된 제조 속도로 보다 낮은 장착 비용으로, 보다 쉽게 위치될 수 있다. 또한, 접속되는 콘택들의 정확한 위치 검출 및 이들 사이에 접속부 형성은 현재의 컴퍼넌트 배치 기술보다 보다 정확하게 달성될 수 있다; 디지털 이미징 기술 위치설정 사용은 +/- 1 미크론 이상의 정확도로 검출될 수 있는 반면 가장 최근의 컴퍼넌트 배치 기술은 +/-30 미크론 정도이다.Furthermore, in a preferred embodiment involving a detection step, the method of the present invention locates a component contact relative to the circuit's associated contacts after placing the component (at least approximately accurately) at a location about the circuit for the connection. This is distinguished from the prior art. An electrical connection is then formed between the locations to be detected of the contacts by a deposition material that generally links the contacts, and the material is formed and processed to form the connection. As a result, as components are detected sequentially, positioning errors need not be located with complete accuracy around the circuit, as the positioning error is tolerated by depositing the junction-forming material in the correct position. The requirements for component placement accuracy in the method of the invention can be significantly reduced when compared to known techniques. As a result, components can be more easily located at lower mounting costs with improved manufacturing speeds. In addition, accurate position detection of the contacts being connected and connection formation between them can be more accurately achieved than current component placement techniques; The use of digital imaging technology positioning can be detected with an accuracy of +/- 1 micron or more, while the most recent component placement technology is on the order of +/- 30 microns.

본 발명의 또 다른 장점은 인터포저 등에 장착되는 '범핑(bumping)'과 같은, 특정 프로세싱이 요구되지 않고 표준 형태의 컴퍼넌트를 사용할 수 있고; '범프'를 형성할 필요가 없어, 깨지기 쉬운 와이어 본드를 캡슐화시킬 필요가 없어, 완성된 아이템의 제조시 단계 또는 프로세스의 수가 감소되고; 복잡하고 고가인 와이어 본딩에 비해 간단하고; 특정 접착제를 사용할 필요가 없다는 것이다. 디지털 프로세스에 의해 증착이 이루어질 경우, 이는 적절한 소프트웨어 제어를 이용함으로써 변형이 이루어질 수 있기 때문에, 원형(prototype), 원-오프(one-off) 및 주문화된 제품 개발이 비용면에서 효율적으로 이루어질 수 있다. 예를 들어, 잉크젯 프린팅과 같은 논-콘택 프로세스에 의해 증착이 이루어지는 경우, 이는 예를 들어, 3차원 물체와 같이 평탄할 필요가 없는 표면 위에서 접속부 제조를 가능케 한다.Another advantage of the present invention is that it is possible to use a standard type of component without requiring specific processing, such as 'bumping' mounted on an interposer or the like; There is no need to form a 'bump', no need to encapsulate fragile wire bonds, and the number of steps or processes in the manufacture of the finished item is reduced; Simple compared to complicated and expensive wire bonding; There is no need to use a specific adhesive. When deposition is done by digital processes, prototypes, one-offs, and customized product development can be made cost-effective, since deformations can be made by using appropriate software control. have. For example, when deposition is performed by a non-contact process such as inkjet printing, this allows for the fabrication of connections on surfaces that do not need to be flat, such as, for example, three-dimensional objects.

또한, 본 발명은 전기 회로의 관련 콘택에 컴퍼넌트의 콘택을 전기적으로 접속하기 위한 본 발명의 범주 내의 장치를 포함하며, 상기 장치는 접속을 위해 회로를 중심으로한 위치에 컴퍼넌트를 배치시키는 배치 수단; 및 콘택들 사이에 물질을 증착하는 증착 수단을 포함하며, 상기 물질은 콘택들 사이에 전기적 접속부가 형성되도록 형성 및 처리될 수 있다.The invention also includes an apparatus within the scope of the invention for electrically connecting a contact of a component to an associated contact of an electrical circuit, the apparatus comprising: positioning means for placing the component at a location about the circuit for connection; And deposition means for depositing a material between the contacts, wherein the material can be formed and processed to form electrical connections between the contacts.

또한 상기 장치는 회로의 관련 콘택을 중심으로 컴퍼넌트의 콘택의 위치를 검출하는 검출 디바이스를 포함한다. 이 경우, 검출 수단은 콘택들의 검출된 위치들 사이에 물질을 증착하기 위한 것이다.The apparatus also includes a detection device for detecting the position of the contact of the component about the associated contact of the circuit. In this case, the detection means is for depositing the material between the detected positions of the contacts.

이러한 기능을 수행하기 위한 적절한 수단은 상기에 개시되었다.Appropriate means for performing this function have been disclosed above.

따라서, 종래의 배치 수단은 픽 앤 플레이스 로봇과 같이 컴퓨터-제어 기계적 디바이스를 포함한다. 단일 배치 수단은 동시적으로 또는 연속적으로 다수의 컴퍼넌트를 배치시킬 수 있다.Thus, conventional placement means include computer-controlled mechanical devices, such as pick and place robots. A single placement means can place multiple components simultaneously or successively.

검출 디바이스는 바람직하게 CCD 카메라와 같은 디지털 이미징 디바이스를 포함한다. 검출 수단은 이미징 디바이스에 의해 측정된 데이터를 처리하고 하나 이상의 콘택의 위치를 검출하기 위해 이미지 프로세싱 디바이스와 같은 데이터 프로세싱 디바이스를 포함할 수 있다.The detection device preferably comprises a digital imaging device such as a CCD camera. The detection means may comprise a data processing device, such as an image processing device, for processing the data measured by the imaging device and detecting the location of the one or more contacts.

증착 수단은 바람직하게 하나 이상의 잉크젯 프린터와 같은 디지털 프린팅 수단을 포함한다.The deposition means preferably comprise digital printing means, such as one or more inkjet printers.

장치의 다양한 컴퍼넌트들이 컴퓨터-제어 수단에 의해 동기화된 동작을 위해 모두 편리하게 제어된다.The various components of the device are all conveniently controlled for synchronized operation by computer-controlled means.

또한 본 발명은 형성되어 접속된 컴퍼넌트 및 회로, 즉 본 발명의 방법 및 본 발명의 장치를 사용함으로써 접속되는 컴퍼넌트를 포함하는 전기적 회로를 포함한다.The invention also encompasses components and circuits formed and connected, ie electrical circuits comprising components connected by using the method of the invention and the apparatus of the invention.

본 발명의 전형적인 분야는 RFID(기판상에서 안테나에 RFID 칩 접속 및 안테나 형성), 스마트 카드, 신용 카드, 전자 보안 디바이스 및 업계에서 명백한 다른 것들을 제조를 포함한다. 본 발명은 본 발명의 방법 및 장치에 의해 접속되는 컴퍼넌트를 갖는 회로를 포함하는 일렉트로닉 제품의 범주내에서 포함된다.Typical fields of the invention include manufacturing RFID (RFID chip connection and antenna formation on the substrate), smart cards, credit cards, electronic security devices and others apparent in the industry. The present invention is included within the scope of electronic products that include circuits having components connected by the methods and apparatus of the present invention.

본 발명은 하기의 실시예 및 첨부되는 도면을 참조로 보다 상세히 설명된다.The invention is explained in more detail with reference to the following examples and the accompanying drawings.

도 1은 본 발명에 따른 방법 및 장치를 사용하여 기판상의 콘택들과 접속된 컴퍼넌트의 개략적 단면도;1 is a schematic cross-sectional view of a component connected with contacts on a substrate using the method and apparatus according to the present invention;

도 2는 도 1에 도시된 컴퍼넌트 및 기판의 개략적 평면도; 및2 is a schematic plan view of the component and substrate shown in FIG. 1; And

도 3은 본 발명에 따른 장치의 일 실시예의 개략도.3 is a schematic representation of one embodiment of a device according to the invention.

상기 도면들을 참조로, 도 1 및 도 2는 전기 회로의 일부를 형성하는 금속 트랙(12, 14)을 보유하는 플라스틱 시트 물질의 기판(10)의 일부를 나타낸다. 트랙(12, 14)은 그의 상부 표면상에 금속 콘택(18, 20)을 가지는 전기적 컴퍼넌트(16)를 위한 콘택들에서 종결된다. 칩(16)의 풋프린트와 상응하는 풋프린트를 가지는 금속 히트 싱크(22)가 PCT/GB2004/000358)(WO 2004/068389)의 인슈트 금속화 방법을 사용하여 기판상에 형성된다.1 and 2 show a portion of a substrate 10 of plastic sheet material having metal tracks 12, 14 forming part of an electrical circuit. Tracks 12 and 14 terminate at the contacts for electrical component 16 with metal contacts 18 and 20 on their top surface. A metal heat sink 22 having a footprint corresponding to the footprint of the chip 16 is formed on the substrate using the in-shoot metallization method of PCT / GB2004 / 000358 (WO 2004/068389).

컴퍼넌트는 컴퓨터 수단(26)(도 3에 개략적으로 도시됨)의 제어하에서 픽 앤 플레이트 로봇(24)(도 3에 개략적으로 도시됨)을 사용하여 적어도 대략 정확한 위치에서 기판(10)상의 히트 싱크(22) 상부에 위치된다. 다음 기판과 칩이 CCD 카메라(28)(도 3에 개략적으로 도시됨)를 이용하여 이미지화되어 트랙(12, 14)의 단부에서의 콘택들과 컴퍼넌트의 콘택들(18, 20)의 정확한 위치를 (직접적으로 또는 간접적으로) 검출한다. CCD 카메라(28)는 위치상의 정보를 컴퓨터 수단(26)에 전달한다. 다음 트랙 단부(12)와 콘택(18) 사이의 갭 및 트랙 단부(14)와 콘택(20) 사 이의 갭에 잉크젯 프린터(30)(도 3에 개략적으로 도시됨)를 사용하여 접착제가 증착되어, 접속되는 2쌍의 콘택들을 대략적으로 연계시키는 접착제(32, 34)의 각각의 램프(ramped) 영역들이 형성된다. 컴퓨터 수단(26)의 제어하에 CCD 카메라(28)에 의해 검출되는 바와 같이, 콘택들의 검출된 위치들 사이로 접착제가 정확하게 전달된다. 또한, 컴퓨터 수단(26)의 제어하에, 잉크젯 프린터(36)(도 3에 개략적으로 도시됨)를 사용함으로써, 물질이 트랙 단부(12)와 콘택(18) 사이, 접착제 램프(32) 위 및 트랙 단부(14)와 접착제 램프(34) 위의 콘택(20) 사이로 연장되도록 증착되며, 물질은 CCD 카메라(28)에 의해 검출됨에 따라 콘택의 검출된 위치들을 기초로 정확하게 위치된다. 증착된 물질은 예를 들어, WO2004/068389호의 인슈트 금속화 방법을 사용하여 각각의 전기적 접속부(40, 42)를 형성하도록 형성 또는 처리된다. 2개의 접속부는 순차적으로 또는 동시적으로 형성될 수 있다. 따라서 컴퍼넌트(16)는 기판(10)에의해 보유된 전기 회로에 접속된다.The component is heat-sinks on the substrate 10 at least in approximately correct position using a pick and plate robot 24 (shown schematically in FIG. 3) under the control of computer means 26 (shown schematically in FIG. 3). 22 is located at the top. The substrate and chip are then imaged using a CCD camera 28 (shown schematically in FIG. 3) to locate the contacts at the ends of the tracks 12, 14 and the exact positions of the components' contacts 18, 20. Detect (directly or indirectly). The CCD camera 28 transmits the information on the position to the computer means 26. Adhesive is then deposited using the inkjet printer 30 (shown schematically in FIG. 3) in the gap between the track end 12 and the contact 18 and in the gap between the track end 14 and the contact 20. Ramped regions of each of the adhesives 32, 34 that roughly connect the two pairs of contacts that are connected are formed. As detected by the CCD camera 28 under the control of the computer means 26, the adhesive is correctly transferred between the detected positions of the contacts. Further, under the control of the computer means 26, by using an inkjet printer 36 (shown schematically in FIG. 3), material is transferred between the track end 12 and the contact 18, on the adhesive lamp 32, and Deposited to extend between the track end 14 and the contact 20 over the adhesive lamp 34, the material is accurately positioned based on the detected positions of the contact as detected by the CCD camera 28. The deposited material is formed or processed to form respective electrical connections 40, 42 using, for example, the in-shoot metallization method of WO2004 / 068389. The two connections can be formed sequentially or simultaneously. The component 16 is thus connected to the electrical circuit held by the substrate 10.

본 발명은 하기의 실시예들에 보다 상세히 개시된다.The invention is disclosed in more detail in the following examples.

실시예 1(접착제 없음)Example 1 (without adhesive)

회로를 갖춘 인쇄된 플렉시블 멜리넥스(멜리넥스(Melinex)는 상표명) 폴리에스테르 시트는 EM 마이크로일렉트로닉에 의해 공급되는 EM4100 리드 온리 콘택-리스(contact-less) 식별 칩에 접속되는 4개의 접속부를 갖는다. 칩은 1016×1041 미크론 평면이며 440 미크론 두께를 가지며, 칩의 밑면상에 배열된 4개의 콘택을 갖는다. 2개의 콘택은 76×76 미크론이며 다른 2개는 95×95 미크론이다.The printed flexible Melenex (Melinex ™ trade name) polyester sheet with circuit has four connections connected to an EM4100 lead-only contact-less identification chip supplied by EM microelectronics. The chip is a 1016 x 1041 micron plane, 440 microns thick, and has four contacts arranged on the underside of the chip. Two contacts are 76 × 76 microns and the other two are 95 × 95 microns.

후지 CP7(후지(Fuji)는 상표명) 계열 고속 칩 '픽 앤 플레이스(pick and place)' 로봇은 칩의 상부 표면상에서 보이는 콘택들과 함께 기판상에 칩을 위치시키는데 사용된다. 상기 로봇은 +/- 66 미크론의 정확도로 시간 당 52,941 컴퍼넌트를 위치시킬 수 있다.The Fuji CP7 (Fuji brand) family of high speed chip 'pick and place' robots are used to position the chip on a substrate with the contacts visible on the chip's upper surface. The robot can locate 52,941 components per hour with an accuracy of +/- 66 microns.

내셔널 인스트루먼츠 'NI 비젼 시스템 1400'(내셔널 인스트루먼츠(National Instruments)는 상표명) 머신 비젼 시스템은 인쇄 회로의 콘택들을 중심으로 칩의 위치를 정확하게 검출하는데 사용된다. 상기 시스템은 기판 상의 칩의 위치를 이미지화시켜 인쇄되는 전도성 접속 이미지를 변경시키기 위해 정확하게 랩뷰(랩뷰(LabView)는 상표명) 소프트웨어와 관련하여 NI PCI-1409 이미지 캡쳐 보드에 접속되는 RS-170 카메라를 사용한다.National Instruments 'NI Vision System 1400' (National Instruments, Inc.) machine vision systems are used to accurately locate the chip around the contacts of the printed circuit. The system uses an RS-170 camera connected to the NI PCI-1409 image capture board with respect to the LabVIEW (LabView ™ brand name) software to accurately image the conductive connection image printed by imaging the location of the chip on the substrate. do.

변경된 이미지는 프린트 헤드 제어기 제니아 XPC-XJ500(제니아(Xennia)는 상표명)로 전송된다 ; 이 시스템은 180dpi 스페이싱에 배열된 500 노즐을 가지며 40pL 드롭렛을 인쇄하는 XaarJet 500/360(XaarJet은 상표명) 프린트 헤드를 구동시킨다. 프린트 헤드는 70mm 폭 스와쓰(swathe)에서 기판 양단을 스캔하며 PCB 상의 콘택들과 칩상의 콘택들 사이에 75미크론 폭 및 5mm 길이를 형성하는 유체를 인쇄한다.The modified image is transferred to the printhead controller Xenia XPC-XJ500 (Xennia is a trade name); The system drives a XaarJet 500/360 (XaarJet trade name) printhead that has 500 nozzles arranged at 180 dpi spacing and prints 40 pL droplets. The print head scans the substrate across a 70 mm wide swath and prints a fluid that is 75 microns wide and 5 mm long between the contacts on the PCB and the contacts on the chip.

인쇄된 유체는 하기 표 1에 명시된 형태(formulation)인, 팔라듐 이온을 함유하는 활성제 잉크일 수 있다. 표 1에서, 성분들의 양은 %w/w으로 표시된다.The printed fluid may be an activator ink containing palladium ions, which is the formulation specified in Table 1 below. In Table 1, the amounts of components are expressed as% w / w.

UV 경화가능 활성제 잉크 형태UV Curable Active Ink Form 팔라듐 아세테이트Palladium acetate 22 이르가큐어(Irgacure) 1700 Irgacure 1700 3.253.25 이르가큐어 819Irgacure 819 1.251.25 DPGDADPGDA 4848 DPHADPHA 33 액티란(Actilane) 505Actilane 505 1010 디아세톤 알콜Diacetone alcohol 1515 메톡시 프로판올Methoxy propanol 1515 PVP K30PVP K30 2.52.5 점도, cPs(25℃)Viscosity, cPs (25 ° C) 11.211.2

이르가큐어 1700, 이르가큐어 819 및 액티란 505는 상표명이다. PVP K30은 60,000 내지 70,000 사이의 분자량을 가지는, International Speciality Products의 K30 그레이드 폴리비닐피롤리돈이다. 액티란 505는 영국 맨체스터 AKZO Nobel UV Resins에 의해 공급되는 반응성 사관능성(tetrafunctional) 폴리에스테르 아세테이트 올리고머이다. DPHA(dipentaerythritol hexaacrylate)는 벨기에 드라겐보스 UCB에 의해 공급되는 육관응성(hexafunctional) 단량체이다. 이르가큐어 819 및 이르가큐어 1700은 영국 맥클레스필드 Ciba Specialty Chemicals에 의해 공급되는 UV 포토-이니시에이터(photo-initiator)이다. DPGDA는 벨기에 드라겐보스 UCB에 의해 공급되는 디프로필렌 글리콜 디아세테이트이다.Irgacure 1700, Irgacure 819 and Actiran 505 are trade names. PVP K30 is a K30 grade polyvinylpyrrolidone from International Specialty Products, having a molecular weight between 60,000 and 70,000. Actiran 505 is a reactive tetrafunctional polyester acetate oligomer supplied by Manchester AKZO Nobel UV Resins, UK. Dipentaerythritol hexaacrylate (DPHA) is a hexafunctional monomer supplied by the Belgian Dragenbosch UCB. Irgacure 819 and Irgacure 1700 are UV photo-initiators supplied by Macclesfield Ciba Specialty Chemicals, UK. DPGDA is a dipropylene glycol diacetate supplied by Dragenboss UCB, Belgium.

일단 인쇄가 되면, 활성제 잉크는 H-벌브(bulb)가 장착된 퓨젼(퓨전(Fusion)은 상표명) UV 500W 램프를 사용하여 고체 필름으로 경화된다. 다음 활성제 필름이 환원제(디메틸아민보란)로 처리되어 팔라듐 이온을 팔라듐 금속으로 환원시키고 금속 증착 반응을 위한 촉매를 발생시킨다.Once printed, the activator ink is cured into a solid film using an H-bulb equipped Fusion (Fusion ™) UV 500W lamp. The activator film is then treated with a reducing agent (dimethylamineborane) to reduce the palladium ions to palladium metal and generate a catalyst for the metal deposition reaction.

다음 촉매는 구리층 형성 솔루션(엔플레이트(Enplate) 872A(30% w/w), 엔플레이트 872B(30% w/w)), 엔플레이트 872C(10% w/w), t-부탄올(5% w/w), 에틸렌 글리콜(20% w/w) 및 폴리에틸렌 글리콜 1500(5% w/w)로 구성됨)으로 처리된다. (엔플레이트 872A, 872B 및 872C는 영국 Enthone Ltd of Working에 의해 공급되는 구리 도금 솔루션들이다. 엔플에이트는 상표명이다. ) 이러한 처리는 배쓰(bath) 프로세스에서 활성제의 어플리케이션과 유사하게, 제 2 잉크젯 프린팅 스테이지에 의해, 또는 이머션에 의해 적용될 수 있다. 솔루션은 약 1 미크론 두께의 구리층을 형성하기 위해 약 2분 동안 제공되어, 인쇄 회로의 콘택들과 칩의 콘택들 사이에 전도성 접속부를 형성한다.Next catalyst is copper layer forming solution (Enplate 872A (30% w / w), Enplate 872B (30% w / w)), Enplate 872C (10% w / w), t-butanol (5 % w / w), ethylene glycol (20% w / w) and polyethylene glycol 1500 (5% w / w). (Nfplates 872A, 872B and 872C are copper plating solutions supplied by Enthone Ltd of Working, UK. ENPLATE is a trade name.) This treatment is second inkjet printing, similar to the application of the activator in a bath process. It can be applied by stage or by immersion. The solution was provided for about 2 minutes to form a copper layer about 1 micron thick, forming a conductive connection between the contacts of the printed circuit and the contacts of the chip.

실시예 2(접착제 램프 추가)Example 2 (adding an adhesive lamp)

실시예 1의 과정이 하기의 첨가로 반복된다. 칩 배치 이후 및 이미징 이전에, 후지 GL-541E 고속 아교 디스펜서가 콘택들 옆에서 칩의 한쪽 측면상에서 초당 11 드롭의 속도로 에폭시 접착제의 드롭을 분산시키는데 사용되어, 상향(up and over) 인쇄되는 전도성 접속부에 대해 작은 접착제 램프를 발생시킬 수 있다.The procedure of Example 1 is repeated with the following addition. After chip placement and prior to imaging, a Fuji GL-541E high-speed glue dispenser is used to disperse a drop of epoxy adhesive at a rate of 11 drops per second on one side of the chip next to the contacts, thereby printing up and over printed conductive materials. It is possible to generate a small adhesive lamp for the connection.

실시예 3Example 3

회로를 갖춘 인쇄된 플렉시블 멜리넥스(멜리넥스(Melinex)는 상표명) 폴리에스테르 시트는 EM 마이크로일렉트로닉에 의해 공급되는 EM4100 리드 온리 콘택-리스 식별 칩에 접속되는 4개의 접속부를 갖는다. 칩은 1016×1041 미크론 평면이며 440 미크론 두께를 가지며, 칩의 밑면상에 배열된 4개의 콘택을 갖는다. 2개의 콘택은 76×76 미크론이며 다른 2개는 95×95 미크론이다.The printed flexible Melenex (Melinex ™ trade name) polyester sheet with circuit has four connections connected to an EM4100 lead only contact-less identification chip supplied by EM microelectronics. The chip is a 1016 x 1041 micron plane, 440 microns thick, and has four contacts arranged on the underside of the chip. Two contacts are 76 × 76 microns and the other two are 95 × 95 microns.

후지 GL-541E(후지(Fuji)는 상표명) 고속 아교 분산기는 칩이 콘택들 옆에 위치되는 위치에서 초당 11 드롭 속도로 에폭시 접착제의 드롭을 분산시키는데 사용된다. 칩의 배치에 따라, 접착제의 메니스커스 램프가 상향 인쇄되는 전도성 접속부를 위해 칩의 측면들에 발생되도록 과잉의 접착제가 제공된다.The Fuji GL-541E (Fuji brand name) high-speed glue disperser is used to disperse a drop of epoxy adhesive at 11 drops per second at the location where the chip is located next to the contacts. Depending on the placement of the chip, excess adhesive is provided such that the meniscus lamp of the adhesive is generated on the sides of the chip for the conductive connection to be printed upward.

후지 CP7 계열 고속 칩 '픽 앤 플레이스(pick and place)' 로봇은 칩의 상부 표면상에서 보이는 콘택들과 함께 기판상에 칩을 위치시키는데 사용된다. 상기 로봇은 +/- 66 미크론의 정확도로 시간 당 52,941 컴퍼넌트를 위치시킬 수 있다.Fuji CP7 series high-speed chip 'pick and place' robots are used to position the chip on the substrate with the contacts visible on the chip's upper surface. The robot can locate 52,941 components per hour with an accuracy of +/- 66 microns.

내셔널 인스트루먼츠 'NI 비젼 시스템 1400' 머신 비젼 시스템은 인쇄 회로의 콘택들을 중심으로 칩의 위치를 정확하게 검출하는데 사용된다. 상기 시스템은 기판 상의 칩의 위치를 이미지화시켜 인쇄되는 전도성 접속부 이미지를 변경시키기 위해 정확하게 랩뷰(LabView) 소프트웨어와 관련하여 NI PCI-1409 이미지 캡쳐 보드에 접속되는 RS-170 카메라를 사용한다.National Instruments 'NI Vision System 1400' machine vision system is used to accurately locate the chip around the contacts of the printed circuit. The system uses an RS-170 camera connected to the NI PCI-1409 image capture board with respect to LabView software to accurately image the conductive connections image printed by imaging the location of the chip on the substrate.

변경된 이미지는 프린트 헤드 제어기, 제니아 XPC-XJ500로 전송된다 ; 이 시스템은 180dpi 스페이싱에 배열된 500 노즐을 가지며 40pL 드롭렛을 인쇄하는 XaarJet 500/360 프린트 헤드를 구동시킨다. 프린트 헤드는 70mm 폭 스와쓰(swathe)에서 기판 양단을 스캔하며 PCB 상의 콘택들과 칩상의 콘택들 사이에 75미크론 폭 및 5mm 길이를 형성하는 유체를 인쇄한다.The modified image is sent to the print head controller, Xenia XPC-XJ500; The system drives a XaarJet 500/360 print head that has 500 nozzles arranged at 180 dpi spacing and prints 40 pL droplets. The print head scans the substrate across a 70 mm wide swath and prints a fluid that is 75 microns wide and 5 mm long between the contacts on the PCB and the contacts on the chip.

인쇄된 유체는 하기 표 2에 명시된 형태(formulation)인, 팔라듐 이온을 함유하는 활성제 잉크일 수 있다. 표 2에서, 성분들의 양은 %w/w으로 표시된다.The printed fluid may be an activator ink containing palladium ions, which is the formulation specified in Table 2 below. In Table 2, the amounts of components are expressed as% w / w.

UV 경화가능 활성제 잉크 형태UV Curable Active Ink Form 물질matter %w/w% w / w 팔라듐 아세테이트Palladium acetate 22 이르가큐어(Irgacure) 1700 Irgacure 1700 3.253.25 이르가큐어 819Irgacure 819 1.251.25 DPGDADPGDA 30.530.5 DPHADPHA 33 액티란(Actilane) 505Actilane 505 1010 디아세톤 알콜Diacetone alcohol 47.547.5 PVP K30PVP K30 2.52.5

이르가큐어 1700, 이르가큐어 819 및 액티란 505는 상표명이다. PVP K30은 60,000 내지 70,000 사이의 분자량을 가지는, International Speciality Products의 K30 그레이드 폴리비닐피롤리돈이다. 액티란 505는 영국 맨체스터 AKZO Nobel UV Resins에 의해 공급되는 반응성 사관능성(tetrafunctional) 폴리에스테르 아세테이트 올리고머이다. DPHA(dipentaerythritol hexaacrylate)는 벨기에 드라겐박스 UCB에 의해 공급되는 육관응성(hexafunctional) 단량체이다. 이르가큐어 819 및 이르가큐어 1700은 영국 맥클레스필드 Ciba Specialty Chemicals에 의해 공급되는 UV 포토-이니시에이터(photo-initiator)이다. DPGDA는 벨기에 드라겐보스 UCB에 의해 공급되는 디프로필렌 글리콜 디아세테이트이다.Irgacure 1700, Irgacure 819 and Actiran 505 are trade names. PVP K30 is a K30 grade polyvinylpyrrolidone from International Specialty Products, having a molecular weight between 60,000 and 70,000. Actiran 505 is a reactive tetrafunctional polyester acetate oligomer supplied by Manchester AKZO Nobel UV Resins, UK. DPHA (dipentaerythritol hexaacrylate) is a hexafunctional monomer supplied by the Belgian dragenbox UCB. Irgacure 819 and Irgacure 1700 are UV photo-initiators supplied by Macclesfield Ciba Specialty Chemicals, UK. DPGDA is a dipropylene glycol diacetate supplied by Dragenboss UCB, Belgium.

일단 인쇄가 되면, 활성제 잉크는 H-벌브(bulb)가 장착된 퓨젼 UV 500W 램프를 사용하여 고체 필름으로 경화된다. 다음 활성제 필름이 1.6% DMAB(dimethylamineborane)를 포함하는 배쓰에서 이머션에 의해 환원제(디메틸아민보란)로 처리되어 팔라듐 이온을 팔라듐 금속으로 환원시키고 금속 증착 반응을 위한 촉매를 발생시킨다.Once printed, the activator ink is cured into a solid film using a Fusion UV 500W lamp equipped with an H-bulb. The activator film is then treated with a reducing agent (dimethylamineborane) by immersion in a bath containing 1.6% dimethylamineborane (DMAB) to reduce the palladium ions to palladium metal and generate a catalyst for the metal deposition reaction.

다음 촉매는 구리층 형성 솔루션(엔플레이트(Enplate) 872A(10.71% w/w), 엔플레이트 872B(10.71% w/w)), 엔플레이트 872C(3.57% w/w), 물(75% w/w)로 구성됨)으로 처리된다. (엔플레이트 872A, 872B 및 872C는 영국 Enthone Ltd of Working에 의해 공급되는 구리 도금 솔루션들이다. 엔플에이트는 상표명이다. ) 이러한 처리는 배쓰(bath) 프로세스에서 이머션에 의해 적용될 수 있다. 솔루션은 약 0.5 미크론 두께의 구리층을 형성하기 위해 약 2분 동안 제공되어, 인쇄 회로의 콘택들과 칩의 콘택들 사이에 전도성 접속부가 형성된다. 접속부의 저항률은 약 3-4 옴/mm이다.The next catalyst is a copper layer formation solution (Enplate 872A (10.71% w / w), Enplate 872B (10.71% w / w)), Enplate 872C (3.57% w / w), water (75% w) / w)). (Nfplates 872A, 872B and 872C are copper plating solutions supplied by Enthone Ltd of Working, UK. ENPLATE is a trade name.) This treatment can be applied by immersion in a bath process. The solution was provided for about two minutes to form a layer of copper about 0.5 microns thick, forming a conductive connection between the contacts of the printed circuit and the contacts of the chip. The resistivity of the connection is about 3-4 ohms / mm.

Claims (24)

컴포넌트의 콘택을 전기 회로내의 또는 전기 회로에 대한 관련 콘택과 전기적으로 접속시키는 방법으로서,A method of electrically connecting a contact of a component with an associated contact in or to an electrical circuit, the method comprising: 상기 콘택들 사이에 물질을 증착하는 단계를 포함하며, 상기 물질은 상기 콘택들 사이에 전기적 접속부가 형성되도록 형성되거나 처리되는, 전기적 접속 방법.Depositing a material between the contacts, wherein the material is formed or processed to form an electrical connection between the contacts. 제 1 항에 있어서,The method of claim 1, 상기 전기 회로는 기판상에 있는 것을 특징으로 하는 전기적 접속 방법.The electrical circuit is on a substrate. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 회로를 중심으로한 위치에서 접속을 위해 상기 컴퍼넌트를 위치시키는 단계를 포함하는 것을 특징으로 하는 전기적 접속 방법.Positioning the component for connection at a location centered on the circuit. 제 3 항에 있어서,The method of claim 3, wherein 상기 컴퍼넌트는 상기 회로를 중심으로한 위치에 기계적으로 위치되는 것을 특징으로 하는 전기적 접속 방법.And wherein said component is mechanically located at a location about said circuit. 제 1 항 내지 제 4 항중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 전기적 접속부는 원하는 폭과 길이의 트랙 형태인 것을 특징으로 하는 전기적 접속 방법.And the electrical connection portion is in the shape of a track of a desired width and length. 제 1 항 내지 제 5 항중 어느 한 항에 있어서,The method according to any one of claims 1 to 5, 상기 회로의 관련 콘택을 중심으로 상기 컴퍼넌트의 콘택 위치를 검출하기 위해 검출 디바이스를 사용하는 단계, 및 상기 콘택들의 검출된 위치들 사이에 물질을 증착하는 단계를 포함하는 것을 특징으로 하는 전기적 접속 방법.Using a detection device to detect a contact location of the component about an associated contact of the circuit, and depositing material between the detected locations of the contacts. 제 6 항에 있어서,The method of claim 6, 상기 회로의 관련 콘택을 중심으로 상기 컴퍼넌트의 콘택 위치는 디지털 이미징 디바이스에 의해 검출되는 것을 특징으로 하는 전기적 접속 방법.Wherein the contact position of the component about the associated contact of the circuit is detected by a digital imaging device. 제 1 항 내지 제 7 항중 어느 한 항에 있어서,The method according to any one of claims 1 to 7, 상기 물질은 프린팅 프로세스에 의해 증착되는 것을 특징으로 하는 전기적 접속 방법.The material is deposited by a printing process. 제 8 항에 있어서,The method of claim 8, 상기 프린팅 프로세스는 디지털 프린팅 프로세스인 것을 특징으로 하는 전기적 접속 방법.And the printing process is a digital printing process. 제 7 항에 따른 제 9 항에 있어서,The method according to claim 9, wherein 증착된 물질의 위치 및/또는 패턴은 상기 콘택의 검출된 위치에 응답하여 조절되는 것을 특징으로 하는 전기적 접속 방법.The location and / or pattern of the deposited material is adjusted in response to the detected location of the contact. 제 1 항 내지 제 10 항중 어느 한 항에 있어서,The method according to any one of claims 1 to 10, 금속 이온과 환원제가 전도성 금속 영역을 형성하도록 솔루션에서 서로 반응하도록, 금속 이온 솔루션을 증착하는 단계, 및 환원제 솔루션을 증착하는 단계를 포함하는 인슈트 금속화 반응에 의해 전도성 접속부가 형성되는 것을 특징으로 하는 전기적 접속 방법.Characterized in that the conductive connection is formed by an in-shot metallization reaction comprising depositing a metal ion solution, and depositing a reducing agent solution such that the metal ions and the reducing agent react with each other in the solution to form a conductive metal region. Electrical connection method. 제 1 항 내지 제 10 항중 어느 한 항에 있어서,The method according to any one of claims 1 to 10, 상기 증착된 물질은 금속 나노-입자들, 도전성 폴리머들, 도전성 잉크들 또는 페이스트들 및 금속 전구체들로부터 선택되는 것을 특징으로 하는 전기적 접속 방법.The deposited material is selected from metal nano-particles, conductive polymers, conductive inks or pastes and metal precursors. 제 1 항 내지 제 12 항중 어느 한 항에 있어서,The method according to any one of claims 1 to 12, 전도성 물질-형성 반응을 활성화시키기 위해, 상기 기판상에 활성제를 증착하는 것을 특징으로 하는 전기적 접속 방법.Depositing an activator on said substrate to activate a conductive material-forming reaction. 제 1 항 내지 제 13 항중 어느 한 항에 있어서,The method according to any one of claims 1 to 13, 기판으로부터 돌출되고 스텝형 프로파일을 제공하도록 상기 컴퍼넌트가 기판 상에 제공되고, 스텝의 베이스에 증가된 양의 물질이 증착되어 슬로프 또는 램프(ramp)를 형성하여 스텝 크기가 감소되는 것을 특징으로 하는 전기적 접속 방법.The component is provided on the substrate to protrude from the substrate and provide a stepped profile, wherein an increased amount of material is deposited on the base of the step to form a slope or ramp to reduce the step size Connection method. 제 1 항 내지 제 14 항중 어느 한 항에 있어서,The method according to any one of claims 1 to 14, 상기 전기 회로를 보유하는 기판에 상기 컴퍼넌트를 고정하기 위해 접착제를 사용하는 단계를 더 포함하는 것을 특징으로 하는 전기적 접속 방법.And using an adhesive to secure the component to the substrate holding the electrical circuit. 제 15 항에 있어서,The method of claim 15, 상기 접착제는 상기 컴퍼넌트의 상부 표면에 상기 기판 표면으로부터 유도되는 램프를 형성하는 것을 특징으로 하는 전기적 접속 방법.And wherein the adhesive forms a lamp that is guided from the substrate surface on an upper surface of the component. 제 1 항 내지 제 16 항중 어느 한 항에 있어서,The method according to any one of claims 1 to 16, 상기 물질을 증착하기 이전에 웨팅 제어제를 도포하는 단계를 더 포함하는 것을 특징으로 하는 전기적 접속 방법.And applying a wetting control agent prior to depositing the material. 컴퍼넌트의 콘택을 전기 회로의 관련 콘택에 전기적으로 접속하는 장치로서,An apparatus for electrically connecting a contact of a component to an associated contact of an electrical circuit, 접속을 위해 상기 회로를 중심으로한 위치에 컴퍼넌트를 위치시키는 위치 수단; 및 상기 콘택들 사이에 물질을 증착하는 증착 수단을 포함하며,Positioning means for positioning the component at a location about the circuit for connection; And deposition means for depositing a material between the contacts, 상기 물질은 상기 콘택들 사이에 전기적 접속부가 형성되도록 형성 또는 처리될 수 있는, 전기적 접속 장치.The material may be formed or processed to form an electrical connection between the contacts. 제 18 항에 있어서,The method of claim 18, 상기 위치 수단은 컴퓨터-제어 기계적 디바이스를 포함하는 것을 특징으로 하는 전기적 접속 장치.Said positioning means comprise a computer-controlled mechanical device. 제 18 항 또는 제 19 항에 있어서,The method of claim 18 or 19, 상기 회로의 관련 콘택을 중심으로 상기 컴퍼넌트의 콘택 위치를 검출하는 검출 디바이스를 포함하는 것을 특징으로 하는 전기적 접속 장치.And a detection device for detecting a contact position of the component about an associated contact of the circuit. 제 20 항에 있어서,The method of claim 20, 상기 검출 디바이스는 디지털 이미징 디바이스를 포함하는 것을 특징으로 하는 전기적 접속 장치.And the detection device comprises a digital imaging device. 제 18 항 내지 제 21 항에 있어서,The method of claim 18, wherein 상기 증착 수단은 디지털 프린팅 수단을 포함하는 것을 특징으로 하는 전기적 접속 장치.And said deposition means comprise digital printing means. 제 1 항 내지 제 17 항중 어느 한 항에 따른 방법 또는 제 18 항 내지 제 22 항중 어느 한 항에 따른 장치에 의해 컴퍼넌트와 접속되는 전기 회로.An electrical circuit connected with a component by the method according to any one of claims 1 to 17 or by the device according to any one of claims 18 to 22. 제 23 항에 따른 회로를 포함하는 전자 제품.An electronic product comprising the circuit according to claim 23.
KR1020067010084A 2003-10-29 2004-10-29 Electrical connection of components KR20060126481A (en)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
GB0325247A GB0325247D0 (en) 2003-10-29 2003-10-29 Method of forming a conductive metal region on a substrate
GB0325247.5 2003-10-29
PCT/GB2004/000358 WO2004068389A2 (en) 2003-01-28 2004-01-28 Method of forming a conductive metal region on a substrate
GBPCT/GB2004/000358 2004-01-28
GB0407303A GB0407303D0 (en) 2003-10-29 2004-03-31 Electrical connection of components
GB0407303.7 2004-03-31

Publications (1)

Publication Number Publication Date
KR20060126481A true KR20060126481A (en) 2006-12-07

Family

ID=34577375

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067010084A KR20060126481A (en) 2003-10-29 2004-10-29 Electrical connection of components

Country Status (3)

Country Link
EP (1) EP1678761A1 (en)
KR (1) KR20060126481A (en)
WO (1) WO2005044451A1 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200642785A (en) 2005-01-14 2006-12-16 Cabot Corp Metal nanoparticle compositions
US7824466B2 (en) 2005-01-14 2010-11-02 Cabot Corporation Production of metal nanoparticles
WO2006076609A2 (en) 2005-01-14 2006-07-20 Cabot Corporation Printable electronic features on non-uniform substrate and processes for making same
WO2006076604A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Processes for planarizing substrates and encapsulating printable electronic features
WO2006076606A2 (en) 2005-01-14 2006-07-20 Cabot Corporation Optimized multi-layer printing of electronics and displays
US8383014B2 (en) 2010-06-15 2013-02-26 Cabot Corporation Metal nanoparticle compositions
EP1818860B1 (en) 2006-02-08 2011-03-30 Semiconductor Energy Laboratory Co., Ltd. RFID device
JP2007241999A (en) * 2006-02-08 2007-09-20 Semiconductor Energy Lab Co Ltd Semiconductor device
GB0705287D0 (en) 2007-03-20 2007-04-25 Conductive Inkjet Tech Ltd Electrical connection of components
US8097497B2 (en) 2007-03-30 2012-01-17 Xerox Corporation Inkjet printed wirebonds, encapsulant and shielding
TWM466649U (en) * 2012-08-28 2013-12-01 Chen Yu Han A sensing pad of physiological electrical signal and a sensing mattress of using the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3082327A (en) * 1960-12-08 1963-03-19 Ibm Interconnected printed circuit boards
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5556810A (en) * 1990-06-01 1996-09-17 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device wherein a semiconductor chip is connected to a lead frame by metal plating
DE4235019C1 (en) * 1992-10-16 1994-04-21 Ame Gmbh Printed circuit board manufacture as well as assembly and contacting processes for components by electroless metal deposition
JPH0864938A (en) * 1994-08-25 1996-03-08 Sharp Corp Connection method of chip electronic component
WO1999018255A1 (en) * 1997-10-03 1999-04-15 Massachusetts Institute Of Technology Selective substrate metallization
US6468891B2 (en) * 2000-02-24 2002-10-22 Micron Technology, Inc. Stereolithographically fabricated conductive elements, semiconductor device components and assemblies including such conductive elements, and methods

Also Published As

Publication number Publication date
WO2005044451A9 (en) 2005-06-30
WO2005044451A1 (en) 2005-05-19
EP1678761A1 (en) 2006-07-12

Similar Documents

Publication Publication Date Title
US7243421B2 (en) Electrical connection of components
US7402507B2 (en) Semiconductor package fabrication
EP2917931B1 (en) Method for bonding bare chip dies
Puttlitz et al. Area array interconnection handbook
US8759958B2 (en) Semiconductor package and method of manufacturing the same
US8816513B2 (en) Electronic assembly with three dimensional inkjet printed traces
US20080142996A1 (en) Controlling flow of underfill using polymer coating and resulting devices
US9780017B2 (en) Packaged device with additive substrate surface modification
KR20060126481A (en) Electrical connection of components
CN1339243A (en) Wiring board, semiconductor device and method of producing, testing and packaging the same, and circuit board and electronic equipment
CN103748977A (en) Component-mounting printed circuit board and manufacturing method for same
US8097497B2 (en) Inkjet printed wirebonds, encapsulant and shielding
JP2008544554A (en) Flip chip die assembly using thin flexible substrate
JPH09169187A (en) Manufacture of a set of electronic modules for electronic memory card
US9899339B2 (en) Discrete device mounted on substrate
US20080169574A1 (en) Direct Die Attachment
CN110544639B (en) Integrated circuit crystal grain mounting method and semiconductor device
CN100521181C (en) Method of electrically connecting connection points of elements to related connection points of circuit
JP2007510301A (en) Electrical connection of parts
EP1831926A2 (en) An electronic device, a chip containing method and a contacting device
JP2001024032A (en) Mounting method and mounting apparatus of ic chip for non-contact ic card
KR100327232B1 (en) Squeegee Device of Screen Printer_
CN110610876A (en) Integrated circuit packaging equipment
EP4271145A1 (en) Manufacturing a component carrier using a protection layer
CN101661927A (en) Chip package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application