KR20060125253A - 발광 다이오드 - Google Patents
발광 다이오드Info
- Publication number
- KR20060125253A KR20060125253A KR1020050047196A KR20050047196A KR20060125253A KR 20060125253 A KR20060125253 A KR 20060125253A KR 1020050047196 A KR1020050047196 A KR 1020050047196A KR 20050047196 A KR20050047196 A KR 20050047196A KR 20060125253 A KR20060125253 A KR 20060125253A
- Authority
- KR
- South Korea
- Prior art keywords
- type semiconductor
- semiconductor layer
- layer
- light
- metal layer
- Prior art date
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
본 발명은 발광 다이오드를 개시한다. 본 발명에 따르면, n형 반도체층; n형 반도체층과 서로 마주보게 형성된 p형 반도체층; n형 반도체층과 p형 반도체층 사이에 형성된 활성층; 및 n형 반도체층과 p형 반도체층 중에서 활성층에서 발생된 광이 외부로 방출되는 쪽의 표면에 소정 패턴으로 형성되며, 광의 진행 경로를 변화시켜 광 추출 효율을 높이는 나노패턴 금속층;을 구비함으로써, 광 추출 효율이 향상될 수 있다.
Description
도 1은 종래에 따른 발광 다이오드의 일 예를 개략적으로 도시한 단면도.
도 2는 본 발명의 제1 실시예에 따른 발광 다이오드를 도시한 사시도.
도 3은 도 2의 나노패턴 금속층에 있어서, 줄무늬들 사이의 간격에 따른 광 출력 향상 비율을 나타낸 그래프.
도 4는 도 2의 나노패턴 금속층에 대한 제1 변형예를 도시한 사시도.
도 5는 도 2의 나노패턴 금속층에 대한 제2 변형예를 도시한 사시도.
도 6은 도 2의 나노패턴 금속층에 대한 제3 변형예를 도시한 사시도.
도 7은 도 2의 나노패턴 금속층에 대한 제4 변형예를 도시한 사시도.
도 8은 본 발명의 제2 실시예에 따른 발광 다이오드를 도시한 사시도.
도 9는 본 발명의 제3 실시예에 따른 발광 다이오드를 도시한 사시도.
〈도면의 주요 부호에 대한 간단한 설명〉
101,601,701..기판 102,602,702..p형 전극
103,603,703..p형 반도체층 104,604,704..활성층
105,405,505,605,705..n형 반도체층 106,406,506,606,706..n형 전극
110,210,310,410,510,610,710..나노패턴 금속층
본 발명은 발광 다이오드에 관한 것으로서, 더욱 상세하게는 광 추출 효율이 향상될 수 있게 구조가 개선된 발광 다이오드에 관한 것이다.
발광 다이오드는 광통신 등과 같은 통신 분야나, 콤팩트 디스크 플레이어(CDP; Compact Disc Player)나, 디지털 다기능 디스크 플레이어(DVDP; Digital Versatile Disc Player) 등과 같은 장치에서 데이터의 전송이나, 데이터의 기록 및 판독을 위한 수단으로서 널리 사용되고 있으며, 대형 옥외 전광판, 액정 디스플레이의 백 라이트(Back Light) 등으로 응용 범위를 넓혀가고 있다.
도 1은 종래에 따른 발광 다이오드의 일 예를 개략적으로 도시한 단면도이다.
도 1을 참조하면, 발광 다이오드(10)에는 기판(11)의 상면으로부터 n형 반도체층(12), 광이 생성되는 활성층(13), 및 p형 반도체층(14)이 구비된다. n형 반도체층(12)과 p형 반도체층(14)에는 n형 전극(15)과 p형 전극(16)이 각각 전기적으로 접촉되게 구비된다.
활성층(13)에서 발생된 광은 p형 반도체층(14), p형 전극(16)을 거쳐 외부로 방출되거나, n형 반도체층(12), 기판(11)을 거쳐 외부로 방출된다. p형 반도체층(14), p형 전극(16)을 거쳐 광이 외부로 방출되는 경우를 예로 들면, 활성층(13)에서 발생된 광 중에서 p형 반도체층(14)과 p형 전극(16)과의 경계면에서 전반사(total reflection)가 일어나는 임계각보다 방출 각도가 큰 광은, p형 전극(16)과 기판(11) 사이의 내부에서 반사를 거듭하면서 진행하게 된다. 이 과정에서 광이 가지는 에너지는 p형 전극(16) 등에 흡수됨으로써 광의 세기가 급격히 감소하게 된다. 상기한 바와 같은 현상은 발광 다이오드의 광 추출 효율(light extraction efficiency)을 저하시키는 원인이 되므로, 이를 해결하기 위한 방안이 필요하다.
본 발명은 상기의 문제점을 해결하기 위한 것으로, 나노패턴 금속층을 구비함으로써, 활성층에서 발생된 광의 진행 경로가 변화되어 광 추출 효율이 높아짐에 따라 광 출력 성능이 향상될 수 있는 발광 다이오드를 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명에 따른 발광 다이오드는,
n형 반도체층; 상기 n형 반도체층과 서로 마주보게 형성된 p형 반도체층; 상기 n형 반도체층과 p형 반도체층 사이에 형성된 활성층; 및 상기 n형 반도체층과 p형 반도체층 중에서 상기 활성층에서 발생된 광이 외부로 방출되는 쪽의 표면에 소정 패턴으로 형성되며, 상기 광의 진행 경로를 변화시켜 광 추출 효율을 높이는 나노패턴 금속층;을 구비한다.
그리고, 본 발명에 따른 발광 다이오드는,
활성층의 양쪽 면에 각각 형성된 n형 반도체층 및 p형 반도체층; 상기 p형 반도체층에 전기적으로 접촉되게 형성되며 상기 활성층에서 발생된 광을 반사시키는 p형 전극; 상기 p형 전극의 외측에 배치된 기판; 상기 n형 반도체층에 전기적으로 접촉되게 형성된 n형 전극; 및 상기 n형 반도체층의 n형 전극을 향한 면에 소정 패턴으로 형성되며, 상기 활성층에서 발생된 광의 진행 경로를 변화시켜 광 추출 효율을 높이는 나노패턴 금속층;을 구비한다.
또한, 본 발명에 따른 발광 다이오드는,
활성층의 양쪽 면에 각각 형성된 n형 반도체층 및 p형 반도체층; 상기 n형 반도체층의 외측에 배치된 기판; 상기 n형 반도체층 쪽에 배치되어 상기 활성층에서 발생된 광을 반사시키는 반사층; 상기 n형 반도체층의 노출된 면에 전기적으로 접촉되게 형성된 n형 전극; 상기 p형 반도체층에 전기적으로 접촉되게 형성된 p형 전극; 및 상기 p형 반도체층의 p형 전극을 향한 면에 소정 패턴으로 형성되며, 상기 활성층에서 발생된 광의 진행 경로를 변화시켜 광 추출 효율을 높이는 나노패턴 금속층;을 구비한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다. 도면에서는 설명의 명료성을 위하여 각 구성요소의 크기가 과장되어 도시되어 있을 수 있다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 나타낸다.
도 2는 본 발명의 제1 실시예에 따른 발광 다이오드에 대한 사시도를 도시한 것이다.
도 2를 참조하면, 본 발명의 제1 실시예에 따른 발광 다이오드(100)는 수직형 발광 다이오드로서, 기판(101)의 상부로부터 순차적으로 적층된 p형 반도체층(103), 활성층(104), 및 n형 반도체층(105)이 구비되어 있다.
상기 기판(101)은 구리(Cu), 실리콘(Si) 등으로 이루어진 기판이 이용될 수 있다.
상기 p형 반도체층(103)은 GaN 계열의 Ⅲ-V족 질화물계 화합물로 이루어진 p형 물질층으로서 p형 도전성 불순물이 도핑된 직접 천이형인 것이 바람직하며, 그 중에서도 p-GaN층인 것이 더욱 바람직하다. 이외에 p형 반도체층(103)은 GaN 계열의 Ⅲ-V족 질화물계 화합물에 알루미늄(Al) 또는 인듐(In)을 소정 비율로 함유한 물질층, 예컨대 AlGaN층이나 InGaN층일 수도 있다.
상기 n형 반도체층(105)은 GaN 계열의 Ⅲ-V족 질화물계 화합물로 이루어진 n형 물질층으로서 n-GaN층인 것이 바람직하다. 이외에 n형 반도체층(105)은 GaN 계열의 Ⅲ-V족 질화물계 화합물에 알루미늄(Al) 또는 인듐(In)을 소정 비율로 함유한 물질층, 예컨대 AlGaN층이나 InGaN층일 수도 있다.
상기 활성층(104)은 전자와 정공 사이의 재결합 등과 같은 캐리어의 재결합에 의해 광 방출이 일어나는 물질층으로서, 다중 양자 우물(MQW: Multi Quantum Well) 구조를 갖는 GaN 계열의 Ⅲ-V족 질화물계 화합물로 이루어진 물질층인 것이 바람직하며, 그 중에서도 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1 그리고 x+y≤1)층인 것이 더욱 바람직하다. 이외에 활성층(104)은 GaN 계열의 Ⅲ-V족 질화물계 화합물에 인듐(In)을 소정의 비율로 함유하는 물질층, 예컨대 InGaN층일 수도 있다. 한편, 상기 p형 반도체층(103), 활성층(104), 및 n형 반도체층(105)은 전술한 바에 한정되지 않고, 다양하게 구성될 수 있다.
상기 p형 반도체층(103)에는 p형 전극(102)이 전기적으로 접촉되며, 상기 n 형 반도체층(105)에는 n형 전극(106)이 전기적으로 접촉된다. 즉, 상기 p형 전극(102)은 p형 반도체층(103)과 기판(101) 사이에 배치되어 p형 반도체층(103)과 접촉되게 형성되어 있으며, 상기 n형 전극(106)은 n형 반도체층(105) 상에 배치되어 n형 반도체층(105)과 접촉되게 형성되어 있다. 그리고, 상기 n형 전극(106) 상의 일부 영역에는 외부 전원과 연결되는 본딩 패드(107)가 형성되어 있다.
상기한 바와 같은 구성에 의해, n형 전극(106)을 통해서 n형 반도체층(105)으로는 전자가 주입되고 p형 전극(102)을 통해서 p형 반도체(103)층으로는 정공이 주입된다. 주입된 전자와 정공은 활성층(104)에서 만나 소멸하면서 단파장 대역의 광을 발생시키게 된다. 발광되는 광의 색깔은 파장 대역에 따라 달라지는데, 파장 대역은 발광 다이오드를 형성하는 물질에 의한 전도대(conduction band)와 가전자대(valence band) 사이의 에너지 폭에 의해 결정된다.
상기 활성층(104)에서 발생된 광은 본 실시예에서와 같이, n형 반도체층(105), n형 전극(106)을 차례로 거쳐 외부로 방출될 수 있다. 이 경우, 상기 n형 전극(106)은 광을 외부로 투과시킬 수 있도록 투명 전극으로 이루어지며, 상기 p형 전극(102)은 광을 반사시킬 수 있도록 반사층의 역할을 하는 전극으로 이루어지는 것이 바람직하다. 상기 n형 전극(106)을 이루는 투명 전극은 ITO(Indium Tin Oxide) 물질 등으로 형성될 수 있다.
이렇게 활성층(104)에서 발생되어 n형 반도체층(105), n형 전극(106)을 거쳐 외부로 방출되는 광 중에는 방출 각도에 따라 n형 반도체층(105)과 n형 전극(106) 사이의 경계면에서 전반사되는 광이 존재하게 된다. 이는 통상적으로 n형 전극 (106)의 굴절률이 n형 반도체층(105)의 굴절률보다 작기 때문에 생길 수 있는 현상인데, 전반사 조건의 임계각보다 큰 입사각으로 방출된 광이 n형 반도체층(105)과 n형 전극(106) 사이의 경계면에서 전반사되는 것이다. 이와 같이 전반사된 광은 n형 전극(105)과 p형 전극(102) 사이에서 반사를 거듭하면서 진행하게 되며, 이 과정에서 광의 에너지가 소실되거나, n형 전극(105)의 상면이 아닌 측면으로 광이 방출된다. 이는 n형 전극(106)의 상면을 통한 광 추출 효율을 저하시킴으로써 결과적으로 발광 다이오드(100)의 광 출력을 떨어뜨리는 원인이 된다.
본 발명은 전술한 바와 같이 전반사되는 광을 최소화하여 광 추출 효율을 높이기 위해, n형 반도체층(105)과 n형 전극(106) 사이에 나노패턴 금속층(110)이 형성된 것에 그 특징이 있다. 상기 나노패턴 금속층(110)은 n형 반도체층(105)의 n형 전극(106)을 향한 면에 도달한 광 중에서, n형 반도체층(105)의 굴절률과 n형 전극(106)의 굴절률로부터 계산된 전반사 조건의 임계각보다 큰 입사각으로 방출된 광의 경로를 변화시킴으로써, 전반사되는 광이 최소화될 수 있게 한다.
이를 위해, 상기 나노패턴 금속층(110)은 도시된 바와 같이, n형 반도체층(105)의 n형 전극(106)을 향한 면에 줄무늬 패턴으로 형성될 수 있다. 상기 줄무늬 패턴은 서로 이격된 줄무늬들로 이루어지며, 상기 줄무늬들 사이에 틈이 각각 마련된 것이다. 상기 줄무늬들은 각각 균일한 폭(w)을 갖고 일정한 간격(p)으로 배열되는 것이 바람직하다. 그리고, 상기 나노패턴 금속층(110)의 두께(t)는 100nm 이하로 이루어지는 것이 바람직하다. 상기 나노패턴 금속층(110)은 금(Au), 은(Ag), 구리(Cu), 및 알루미늄(Al) 등에서 어느 하나로 이루어질 수 있다. 상기 나노패턴 금 속층(110)은 나노 임프린트(Nano Imprint)나, 전자빔 리소그래피(E-beam Lithography)나, 홀로그래픽 리소그래피(Holographic Lithography) 등의 방식으로 패턴을 형성하고 에칭으로써 형성될 수 있다.
상기와 같이 나노패턴 금속층(110)이 형성됨에 따라, 상기 나노패턴 금속층(110)은 n형 반도체층(105)의 n형 전극(106)을 향한 면에 도달한 광 중에서 전반사 조건으로 입사된 광의 적어도 일부를 회절 현상에 의해 회절시킬 수 있게 된다. 이렇게 회절된 광은 n형 전극(106)을 거쳐 외부로 방출될 수 있으므로 이에 따른 광 추출 효율이 높아질 수 있다. 그리고, 상기 나노패턴 금속층(110)은 회절되지 않고 반사되는 광의 반사 각도를 변화시키기도 한다. 이렇게 반사 각도가 변화된 광은 n형 전극(106)과 p형 전극(102) 사이에서 반사를 거듭하며 진행하다가 전반사 조건의 임계각보다 작은 각도로 n형 반도체층(105)의 n형 전극(106)을 향한 면에 입사하게 되는 경우에는, n형 전극(106)을 거쳐 외부로 방출될 수 있으므로 이에 따른 광 추출 효율이 높아질 수 있다. 또한, 상기 나노패턴 금속층(110)은 n형 반도체층(105)의 n형 전극(106)을 향한 면에 도달한 광 중에서 전반사 조건으로 입사된 광의 일부에 의해 표면 플라즈몬(surface plasmon) 파가 유도될 수 있게 한다. 이렇게 유도된 표면 플라즈몬 파는 나노패턴 금속층(110) 및 n형 전극(106)에 대한 n형 반도체층(105)의 경계면을 따라 진행하다가 n형 전극(106)을 거쳐 외부로 방출될 수도 있으므로, 이에 따른 광 추출 효율이 향상될 수 있다.
상기와 같은 나노패턴 금속층(110)에 있어서 줄무늬의 폭(w)은 활성층(104)에서 발생된 광의 파장보다 작게 설정될 수 있다. 이는 회절 현상이 잘 일어날 수 있게 줄무늬들 사이의 틈의 폭은 광의 파장에 근접한 크기를 가지며, 상기 틈의 폭은 줄무늬들 사이가 충분한 공간으로 이격될 수 있게 줄무늬의 폭(w)보다는 큰 것이 바람직하기 때문이다. 상기 줄무늬들 사이의 틈의 폭은 광의 파장의 1/10에서 5배 사이의 값을 갖는 것이 바람직할 것이다. 이러한 나노패턴 금속층(110)에 의해 광 추출 효율이 향상되는 효과는 도 3을 통해 확인해볼 수 있다.
도 3은 나노패턴 금속층에 있어서 줄무늬들 사이의 간격에 따른 광 출력 향상 비율을 도시한 그래프이다. 여기서, 줄무늬의 폭(w)은 50nm, 줄무늬의 두께(t)는 5nm로 설정되었으며, 400nm의 파장을 갖는 광이 이용되었다.
도시된 바에 따르면, 나노패턴 금속층(110)에 있어서 줄무늬들 사이의 간격(p)이 대략 400nm, 즉 줄무늬들 사이의 틈의 폭이 광의 파장인 400nm에 근접한 대략 350nm일 때 나노패턴 금속층(110)이 형성되지 않은 구조에 비해 45% 이상의 광 출력이 향상될 수 있음을 볼 수 있다. 아울러, 상기 나노패턴 금속층(110)이 형성되는 것만으로도 광 출력이 전반적으로 향상될 수 있음을 볼 수 있다.
한편, 상기 나노패턴 금속층(110)은 전술한 바와 같은 작용을 할 수 있도록, 도 4 내지 도 7에 도시된 바와 같은 변형예들로 이루어질 수 있다.
도 4에 도시된 제1 변형예에 따른 나노패턴 금속층(210)은 n형 반도체층(105)의 n형 전극(106)을 향한 면에 격자 패턴으로 형성되어 있다. 상기 격자 패턴은 서로 이격된 가로 줄무늬들과, 상기 가로 줄무늬들과 각각 교차하며 서로 이격된 세로 줄무늬들로 이루어져 있으며, 상기 줄무늬들 사이에 틈이 각각 마련된 것이다. 상기 가로 줄무늬들 및 세로 줄무늬들은 각각 균일한 폭을 갖고 일정한 간격 으로 배열되는 것이 바람직하다.
이러한 나노패턴 금속층(210)은 전술한 예에서와 같이, 금, 은, 구리, 및 알루미늄 등에서 어느 하나로 이루어질 수 있으며, 나노패턴 금속층(210)의 두께는 100nm 이하로 이루어지는 것이 바람직하다. 상기 나노패턴 금속층(210)에 있어서 격자의 폭, 즉 가로 줄무늬의 폭 및 세로 줄무늬의 폭은 활성층(104)에서 발생된 광의 파장보다 각각 작게 설정될 수 있다. 그리고, 상기 격자의 틈의 폭, 즉 가로 줄무늬들 사이의 틈의 폭 및 세로 줄무늬들 사이의 틈의 폭은 상기 틈이 충분한 크기로 확보될 수 있게, 가로 줄무늬의 폭 및 세로 줄무늬의 폭보다 각각 크게 설정되는 것이 바람직하다. 또한, 상기 격자의 틈의 폭은 회절 현상이 잘 일어나게 광의 파장의 1/10에서 5배 사이의 값을 갖는 것이 바람직하다.
도 5에 도시된 제2 변형예에 따른 나노패턴 금속층(310)은 n형 반도체층(105)의 n형 전극(106)을 향한 면에 도트(dot) 패턴으로 형성되어 있다. 상기 도트 패턴은 서로 이격된 도트들로 이루어져 있으며, 도트들 사이에 틈이 각각 마련된 것이다. 상기 도트들은 동일한 크기를 갖고 일정한 간격으로 배열되는 것이 바람직하다. 상기 도트는 원기둥 형상으로 도시되어 있으나, 이에 한정되지 않고, 다양한 형상으로 이루어지는 것도 가능하다.
이러한 나노패턴 금속층(310)은 전술한 예들에서와 같이, 금, 은, 구리, 및 알루미늄 등에서 어느 하나로 이루어질 수 있으며, 나노패턴 금속층(310)의 두께는 100nm 이하로 이루어지는 것이 바람직하다. 상기 나노패턴 금속층(310)에 있어서 도트의 최대 폭은 활성층(104)에서 발생된 광의 파장보다 작게 설정될 수 있다. 그 리고, 상기 도트들 사이의 틈의 최소 폭은 상기 틈이 충분한 크기로 확보될 수 있게, 도트의 최대 폭보다 크게 설정되는 것이 바람직하다.
도 6에 도시된 제3 변형예에 따른 나노패턴 금속층(410)은 n형 반도체층(405)의 n형 전극(406)을 향한 면에 오목하게 형성된 홈(405a) 내에 배치되게 형성되어 있다. 상기 n형 반도체층(405)은 GaN 계열의 Ⅲ-Ⅴ족 질화물계 화합물로 이루어지며, 상기 n형 전극(406)은 투명 전극으로 이루어질 수 있다.
상기 나노패턴 금속층(410)은 도시된 바와 같이 줄무늬 패턴으로 배열될 수 있는데, 이 경우 나노패턴 금속층(410)은 도 2에 도시된 나노패턴 금속층(110)과 동일하게 구성될 수 있다. 한편, 상기 나노패턴 금속층(410)은 전술한 도 4에 도시된 격자 패턴의 나노패턴 금속층(210) 또는 도 5에 도시된 도트 패턴의 나노패턴 금속층(310)으로 구성될 수도 있다. 그리고, 상기 홈(405a)은 나노패턴 금속층(410)의 줄무늬의 폭에 상응하는 폭을 갖도록 형성되며, 나노패턴 금속층(410)의 두께보다 큰 깊이를 갖도록 형성된 것을 도시되어 있으나, 이에 반드시 한정되지는 않는다.
도 7에 도시된 제4 변형예에 따른 나노패턴 금속층(510)은 n형 반도체층(505)의 n형 전극(506)을 향한 면에 볼록하게 형성된 보스(505a)들 사이의 공간 내에 배치되게 형성되어 있다. 상기 n형 반도체층(505)은 GaN 계열의 Ⅲ-Ⅴ족 질화물계 화합물로 이루어지며, 상기 n형 전극(506)은 투명 전극으로 이루어질 수 있다.
상기 보스(505a)의 최대 폭은 활성층(104)에서 발생된 광의 파장보다 작으며, 보스(505a)들 사이의 틈의 최소 폭보다 큰 것이 바람직하다. 이러한 나노패턴 금속층(510)은 전술한 예들에서와 같이, 금, 은, 구리, 및 알루미늄 등에서 어느 하나로 이루어질 수 있으며, 나노패턴 금속층(510)의 두께는 100nm 이하로 이루어지는 것이 바람직하다. 상기 보스(505a)는 나노패턴 금속층(510)보다 높게 형성된 것으로 도시되어 있으나, 나노패턴 금속층(510)과 동일한 높이로 형성되거나 낮게 형성되는 것도 가능하다.
한편, 도 8은 본 발명의 제2 실시예에 따른 발광 다이오드에 대한 사시도를 도시한 것이다.
도 8을 참조하면, 본 실시예에 따른 발광 다이오드(600)에는, 전술한 제1 실시예에서와 같이 기판(601)의 상부로부터 순차적으로 적층된 p형 반도체층(603), 활성층(604), 및 n형 반도체층(605)이 구비되어 있다. 그리고, 상기 p형 반도체층(603), 활성층(604), 및 n형 반도체층(605)은 GaN 계열의 Ⅲ-Ⅴ족 질화물계 화합물로 이루어질 수 있다.
상기 p형 반도체층(603)과 기판(601) 사이에는 p형 전극(602)이 배치되어 p형 반도체층(603)과 전기적으로 접촉되게 형성되어 있으며, 상기 n형 반도체층(605)에는 n형 전극(606)이 전기적으로 접촉되게 형성되어 있다. 상기 p형 전극(606)은 본 실시예에서와 같이 활성층(604)에서 발생된 광이 n형 반도체층(605)을 거쳐 외부로 방출되는 구조에서는 광을 반사시킬 수 있도록 반사층의 역할을 하는 전극으로 이루어진다. 이와 함께, 상기 n형 전극(606)은 전술한 제1 실시예에서와 같이 광을 투과시킬 수 있는 ITO와 같은 물질로 형성된 투명 전극으로 이루어진 것이 아니라, ITO 보다 라인 저항이 비교적 낮은 금속으로 형성된 금속 전극으로 이 루어진 차이가 있다. 상기 n형 전극(606)은 금속 전극으로 이루어지게 되면 광 투과성이 떨어지므로, n형 반도체층(605) 상에 광을 투과시키는 영역이 충분히 확보되는 한편 n형 반도체층(605) 전체에 걸쳐 전자가 고르게 공급될 수 있는 범위 내에서 최적의 크기로 형성되는 것이 바람직하다. 이러한 n형 전극(606) 상의 일부 영역에는 외부 전원과 연결되는 본딩 패드(607)가 더 마련될 수 있다.
상기와 같은 n형 전극(606)이 형성된 n형 반도체층(605)의 표면에 나노패턴 금속층(610)이 형성되어 있다. 상기 나노패턴 금속층(610)은 격자 패턴으로 이루어진 것으로 도시되어 있으나, 전술한 예들에서와 같이 줄무늬 패턴, 도트 패턴 등과 같은 다양한 패턴으로 이루어질 수 있다. 상기 나노패턴 금속층(610)은 n형 전극(606)이 형성되지 않은 n형 반도체층(605)의 표면에만 형성될 수도 있으나, n형 반도체층(605)과 n형 전극(606) 사이의 경계면에도 위치될 수 있게 n형 반도체층(605)의 표면 전체에 걸쳐 형성되는 것도 가능하다.
상기 나노패턴 금속층(610)은 전술한 제1 실시예에서와 같이 n형 반도체층(605)의 n형 전극(606)을 향한 면에 도달한 광 중에서 n형 반도체층(605)의 굴절률과 n형 전극(606)의 굴절률로부터 계산된 전반사 조건의 임계각보다 큰 입사각으로 방출된 광의 경로를 변화시킴으로써, 전반사되는 광이 최소화될 수 있게 한다.
도 9는 본 발명의 제3 실시예에 따른 발광 다이오드에 대한 사시도를 도시한 것이다.
도 9를 참조하면, 본 실시예에 따른 발광 다이오드(700)는 수평형 발광 다이오드로서, 기판(701)의 상부로부터 순차적으로 적층된 n형 반도체층(705), 활성층 (704), 및 p형 반도체층(703)이 구비되어 있다. 상기 기판(701)은 사파이어 기판이 이용될 수 있으며, 상기 n형 반도체층(705), 활성층(704), 및 p형 반도체층(703)은 전술한 제1,2 실시예들에서와 같이, GaN 계열의 Ⅲ-Ⅴ족 질화물계 화합물로 이루어질 수 있다.
상기 n형 반도체층(705)의 일부 영역에는 n형 전극(706)이 전기적으로 접촉되게 형성되어 있다. 즉, 상기 n형 반도체층(705)에는 모서리 부위가 식각되어 상부로 노출된 면이 마련되어 있으며, 상기 노출된 면에 n형 전극(706)이 위치되어 있다.
상기 p형 반도체층(703)에는 p형 전극(702)이 전기적으로 접촉되게 형성되어 있다. 상기 p형 전극(702)은 본 실시예에서와 같이 활성층(704)에서 발생된 광이 p형 반도체층(703)을 거쳐 외부로 방출되는 구조에서는 광을 투과시킬 수 있도록 ITO와 같은 물질로 형성된 투명 전극으로 이루어지거나, 제2 실시예의 n형 전극(606)과 같은 구조를 갖는 금속 전극으로 이루어진다. 이와 함께, 상기 n형 반도체층(705)의 기판(701)을 향한 측, 도시된 바에 따르면 기판(701)의 외측에는 광을 반사시키는 반사층(708)이 마련된다. 한편, 상기 반사층(708)은 n형 반도체층(705)과 기판(701) 사이에 위치될 수도 있다. 이러한 p형 전극(702) 상의 일부 영역에는 외부 전원과 연결되는 본딩 패드(707)가 마련된다.
상기와 같은 p형 전극(702)과 p형 반도체층(703) 사이에는 나노패턴 금속층(710)이 형성되어 있다. 상기 나노패턴 금속층(710)은 도시된 바와 같이 줄무늬 패턴으로 배열될 수 있는데, 이 경우 나노패턴 금속층(710)은 도 2에 도시된 나노패 턴 금속층(110)과 동일하게 구성될 수 있다. 한편, 상기 나노패턴 금속층(710)은 전술한 도 4에 도시된 격자 패턴의 나노패턴 금속층(210) 또는 도 5에 도시된 도트 패턴의 나노패턴 금속층(310)으로 구성될 수도 있다. 또한, 상기 나노패턴 금속층(710)은 p형 반도체층(703)의 p형 전극(702)을 향한 면에 홈이 형성되고 상기 홈 내에 배치되거나, p형 반도체층(703)의 p형 전극(702)을 향한 면에 보스들이 형성되고 상기 보스들 사이의 공간에 배치될 수도 있다.
상기 나노패턴 금속층(710)은 p형 반도체층(703)의 p형 전극(702)을 향한 면에 도달한 광 중에서, p형 반도체층(703)의 굴절률과 p형 전극(702)의 굴절률로부터 계산된 전반사 조건의 임계각보다 큰 입사각으로 방출된 광의 경로를 변화시킴으로써, 전반사되는 광이 최소화될 수 있게 한다.
상술한 바와 같이, 본 발명에 따르면, 활성층에서 발생된 광이 외부로 방출되는 쪽에 위치한 반도체층의 표면에 나노패턴 금속층을 형성함으로써, 광의 진행 경로를 변화시킬 수 있어 광 추출 효율이 높아질 수 있다. 그 결과, 발광 다이오드의 광 출력 성능이 향상될 수 있는 효과가 얻어진다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.
Claims (22)
- n형 반도체층;상기 n형 반도체층과 서로 마주보게 형성된 p형 반도체층;상기 n형 반도체층과 p형 반도체층 사이에 형성된 활성층; 및상기 n형 반도체층과 p형 반도체층 중에서 상기 활성층에서 발생된 광이 외부로 방출되는 쪽의 표면에 소정 패턴으로 형성되며, 상기 광의 진행 경로를 변화시켜 광 추출 효율을 높이는 나노패턴 금속층;을 구비하는 발광 다이오드.
- 제 1항에 있어서,상기 나노패턴 금속층은 줄무늬 패턴으로 형성된 것을 특징으로 하는 발광 다이오드.
- 제 2항에 있어서,상기 나노패턴 금속층에 있어서 줄무늬의 폭은 상기 활성층에서 발생된 광의 파장보다 작으며, 줄무늬들 사이의 틈의 폭은 줄무늬의 폭보다 크며, 상기 줄무늬들 사이의 틈의 폭은 광의 파장의 1/10에서 5배 사이의 값을 갖는 것을 특징으로 하는 발광 다이오드.
- 제 1항에 있어서,상기 나노패턴 금속층은 격자 패턴으로 형성된 것을 특징으로 하는 발광 다이오드.
- 제 4항에 있어서,상기 나노패턴 금속층에 있어서 격자의 폭은 상기 활성층에서 발생된 광의 파장보다 작으며, 격자들 사이의 틈의 폭은 격자의 폭보다 크며, 상기 격자들 사이의 틈의 폭은 광의 파장의 1/10에서 5배 사이의 값을 갖는 것을 특징으로 하는 발광 다이오드.
- 제 1항에 있어서,상기 나노패턴 금속층은 도트 패턴으로 형성된 것을 특징으로 하는 발광 다이오드.
- 제 6항에 있어서,상기 나노패턴 금속층에 있어서 도트의 최대 폭은 상기 활성층에서 발생된 광의 파장보다 작으며, 도트들 사이의 틈의 최소 폭은 도트의 최대 폭보다 큰 것을 특징으로 하는 발광 다이오드.
- 제 1항에 있어서,상기 n형 반도체층과 p형 반도체층 중에서 나노패턴 금속층이 위치한 쪽의 표면에는 상기 나노패턴 금속층의 패턴에 상응하게 홈이 형성되며, 그 홈 내에 상기 나노패턴 금속층이 배치된 것을 특징으로 하는 발광 다이오드.
- 제 1항에 있어서,상기 홈은 스트라이프 패턴, 격자 패턴, 도트 패턴 중에서 어느 하나의 패턴으로 형성된 것을 특징으로 하는 발광 다이오드.
- 제 1항에 있어서,상기 n형 반도체층과 p형 반도체층 중에서 나노패턴 금속층이 위치한 쪽의 표면에는 도트 패턴으로 보스들이 형성되며, 상기 보스들 사이의 공간 내에 상기 나노패턴 금속층이 배치된 것을 특징으로 하는 발광 다이오드.
- 제 10항에 있어서,상기 보스의 최대 폭은 상기 활성층에서 발생된 광의 파장보다 작으며, 상기 보스들 사이의 틈의 최소 폭보다 큰 것을 특징으로 하는 발광 다이오드.
- 제 1항에 있어서,상기 n형 반도체층과 p형 반도체층 중에서 나노패턴 금속층이 위치한 쪽의 표면에는 투명 전극이 전체적으로 형성되어 전기적으로 접촉된 것을 특징으로 하는 발광 다이오드.
- 제 12항에 있어서,상기 투명 전극은 ITO 물질로 형성된 것을 특징으로 하는 발광 다이오드.
- 제 1항에 있어서,상기 n형 반도체층과 p형 반도체층 중에서 나노패턴 금속층이 위치한 쪽의 표면에는 금속 전극이 일부 형성되어 전기적으로 접촉된 것을 특징으로 하는 발광 다이오드.
- 제 14항에 있어서,상기 나노패턴 금속층은 상기 금속 전극이 형성된 영역이외의 영역에 배치된 것을 특징으로 하는 발광 다이오드.
- 제 1항에 있어서,상기 n형 반도체층과 p형 반도체층 중에서 나노패턴 금속층이 위치한 반대쪽에는 상기 활성층에서 발생된 광을 반사시킬 수 있게 반사층이 배치된 것을 특징으로 하는 발광 다이오드.
- 제 1항에 있어서,상기 n형 반도체층과 p형 반도체층 중에서 나노패턴 금속층이 위치한 반대쪽 에는 기판이 배치된 것을 특징으로 하는 발광 다이오드.
- 제 1항에 있어서,상기 n형 반도체층, 활성층, 및 p형 반도체층은 GaN 계열의 Ⅲ-Ⅴ족 질화물계 화합물로 이루어진 것을 특징으로 하는 발광 다이오드.
- 제 1항 내지 제 18항 중 어느 하나의 항에 있어서,상기 나노패턴 금속층의 두께는 100nm 이하인 것을 특징으로 하는 발광 다이오드.
- 제 1항 내지 제 18항 중 어느 하나의 항에 있어서,상기 나노패턴 금속층은 은, 금, 알루미늄, 구리로 이루어진 군에서 선택된 어느 하나인 것을 특징으로 하는 발광 다이오드.
- 활성층의 양쪽 면에 각각 형성된 n형 반도체층 및 p형 반도체층;상기 p형 반도체층에 전기적으로 접촉되게 형성되며 상기 활성층에서 발생된 광을 반사시키는 p형 전극;상기 p형 전극의 외측에 배치된 기판;상기 n형 반도체층에 전기적으로 접촉되게 형성된 n형 전극; 및상기 n형 반도체층의 n형 전극을 향한 면에 소정 패턴으로 형성되며, 상기 활성층에서 발생된 광의 진행 경로를 변화시켜 광 추출 효율을 높이는 나노패턴 금속층;을 구비하는 발광 다이오드.
- 활성층의 양쪽 면에 각각 형성된 n형 반도체층 및 p형 반도체층;상기 n형 반도체층의 외측에 배치된 기판;상기 n형 반도체층 쪽에 배치되어 상기 활성층에서 발생된 광을 반사시키는 반사층;상기 n형 반도체층의 노출된 면에 전기적으로 접촉되게 형성된 n형 전극;상기 p형 반도체층에 전기적으로 접촉되게 형성된 p형 전극; 및상기 p형 반도체층의 p형 전극을 향한 면에 소정 패턴으로 형성되며, 상기 활성층에서 발생된 광의 진행 경로를 변화시켜 광 추출 효율을 높이는 나노패턴 금속층;을 구비하는 발광 다이오드.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050047196A KR100862516B1 (ko) | 2005-06-02 | 2005-06-02 | 발광 다이오드 |
JP2006154976A JP2006339656A (ja) | 2005-06-02 | 2006-06-02 | 発光ダイオード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050047196A KR100862516B1 (ko) | 2005-06-02 | 2005-06-02 | 발광 다이오드 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060125253A true KR20060125253A (ko) | 2006-12-06 |
KR100862516B1 KR100862516B1 (ko) | 2008-10-08 |
Family
ID=37559873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050047196A KR100862516B1 (ko) | 2005-06-02 | 2005-06-02 | 발광 다이오드 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2006339656A (ko) |
KR (1) | KR100862516B1 (ko) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100896594B1 (ko) * | 2007-02-16 | 2009-05-07 | 삼성전기주식회사 | 표면 플라즈몬 공명을 이용한 반도체 발광 소자 제조방법 |
WO2009123401A1 (ko) * | 2008-04-02 | 2009-10-08 | 엘지이노텍주식회사 | 발광소자 및 그 제조방법 |
KR100945989B1 (ko) * | 2007-02-09 | 2010-03-09 | 삼성전기주식회사 | 표면 플라즈몬 공명을 이용한 반도체 발광 소자 |
US8564009B2 (en) | 2011-01-11 | 2013-10-22 | Samsung Electronics Co., Ltd. | Vertical light emitting device |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009088519A (ja) * | 2007-09-28 | 2009-04-23 | Samsung Electro-Mechanics Co Ltd | 微細パターンの形成方法及びこれを用いた半導体発光素子の製造方法 |
JP5175121B2 (ja) * | 2008-02-29 | 2013-04-03 | 晶元光電股▲ふん▼有限公司 | 半導体素子 |
KR101033298B1 (ko) * | 2008-04-11 | 2011-05-09 | 광주과학기술원 | 산화아연계 발광 다이오드 |
KR20100030472A (ko) * | 2008-09-10 | 2010-03-18 | 삼성전자주식회사 | 발광 소자 및 발광 장치의 제조 방법, 상기 방법을 이용하여 제조한 발광 소자 및 발광 장치 |
KR101047761B1 (ko) * | 2008-12-26 | 2011-07-07 | 엘지이노텍 주식회사 | 반도체 발광소자 |
KR101038923B1 (ko) * | 2010-02-02 | 2011-06-03 | 전북대학교산학협력단 | 개선된 발광 효율을 갖는 발광 다이오드 및 이의 제조방법 |
JP2013120936A (ja) * | 2011-12-07 | 2013-06-17 | Ultratech Inc | パターン効果を低減したGaNLEDのレーザーアニール |
KR20160061527A (ko) | 2014-11-21 | 2016-06-01 | 포항공과대학교 산학협력단 | 레이저를 이용한 질화물 반도체 패터닝 방법 |
JP7013902B2 (ja) * | 2018-02-05 | 2022-02-01 | 凸版印刷株式会社 | 表示装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000174339A (ja) * | 1998-12-04 | 2000-06-23 | Mitsubishi Cable Ind Ltd | GaN系半導体発光素子およびGaN系半導体受光素子 |
JP2002016286A (ja) * | 2000-06-27 | 2002-01-18 | Sharp Corp | 半導体発光素子 |
US6445007B1 (en) | 2001-03-19 | 2002-09-03 | Uni Light Technology Inc. | Light emitting diodes with spreading and improving light emitting area |
JP4704628B2 (ja) * | 2001-08-31 | 2011-06-15 | アーベル・システムズ株式会社 | 発光ダイオード |
KR20030052060A (ko) * | 2001-12-20 | 2003-06-26 | 엘지전자 주식회사 | 발광 소자 및 그의 제조방법 |
JP2005005679A (ja) * | 2003-04-15 | 2005-01-06 | Matsushita Electric Ind Co Ltd | 半導体発光素子およびその製造方法 |
KR100648444B1 (ko) * | 2003-11-18 | 2006-11-24 | 나이넥스 주식회사 | 고휘도 발광소자 및 그 제작 방법 |
JP2006128227A (ja) * | 2004-10-26 | 2006-05-18 | Mitsubishi Cable Ind Ltd | 窒化物半導体発光素子 |
-
2005
- 2005-06-02 KR KR1020050047196A patent/KR100862516B1/ko not_active IP Right Cessation
-
2006
- 2006-06-02 JP JP2006154976A patent/JP2006339656A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100945989B1 (ko) * | 2007-02-09 | 2010-03-09 | 삼성전기주식회사 | 표면 플라즈몬 공명을 이용한 반도체 발광 소자 |
KR100896594B1 (ko) * | 2007-02-16 | 2009-05-07 | 삼성전기주식회사 | 표면 플라즈몬 공명을 이용한 반도체 발광 소자 제조방법 |
WO2009123401A1 (ko) * | 2008-04-02 | 2009-10-08 | 엘지이노텍주식회사 | 발광소자 및 그 제조방법 |
US7947972B2 (en) | 2008-04-02 | 2011-05-24 | Lg Innotek Co., Ltd. | Light emitting device |
CN102027604B (zh) * | 2008-04-02 | 2016-01-20 | Lg伊诺特有限公司 | 发光器件及其制造方法 |
US8564009B2 (en) | 2011-01-11 | 2013-10-22 | Samsung Electronics Co., Ltd. | Vertical light emitting device |
Also Published As
Publication number | Publication date |
---|---|
JP2006339656A (ja) | 2006-12-14 |
KR100862516B1 (ko) | 2008-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100862516B1 (ko) | 발광 다이오드 | |
JP5048960B2 (ja) | 半導体発光素子 | |
JP4713190B2 (ja) | 面内発光層を含む半導体発光素子 | |
US7732822B2 (en) | Light emitting device and method of manufacturing the same | |
KR100856282B1 (ko) | 광자 리사이클링을 이용한 광자결정 발광소자 | |
TWI307177B (en) | Semiconductor light emitting device | |
JP5176334B2 (ja) | 半導体発光素子 | |
US20070194324A1 (en) | Vertical gallium-nitride based light emitting diode | |
JP4813394B2 (ja) | 端面発光型led及びその製造方法 | |
KR20070081184A (ko) | 질화물계 반도체 발광소자 및 그 제조방법 | |
US20060273327A1 (en) | Light emitting diode | |
JP4564234B2 (ja) | 半導体発光素子 | |
KR20120102137A (ko) | 광전자 반도체 칩 | |
KR100601992B1 (ko) | 반사전극 및 이를 구비하는 화합물 반도체 발광소자 | |
JP4862386B2 (ja) | 半導体発光ダイオード | |
KR101165253B1 (ko) | 발광다이오드 | |
US7095041B2 (en) | High-efficiency light emitting diode | |
JP4824129B2 (ja) | 発光素子 | |
US20110133154A1 (en) | Light-emitting device | |
KR101521081B1 (ko) | 발광 다이오드 패키지 | |
KR20060032167A (ko) | 질화갈륨계 반도체 발광소자 | |
KR20090103855A (ko) | 질화물계 반도체 발광소자 및 그 제조방법 | |
US11870009B2 (en) | Edge structures for light shaping in light-emitting diode chips | |
Zhou et al. | High-Efficiency Top-Emitting III-Nitride LEDs | |
KR20050003671A (ko) | 질화갈륨계 반도체 발광소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120925 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20151001 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |