KR20060122254A - 마이크로파 소결장치를 이용한 커패시터 내장형 회로기판 제조방법 - Google Patents

Abstract

본 발명의 마이크로파 소결장치를 이용한 커패시터 내장형 회로기판 제조방법은 내층의 일측에 전도성 금속을 실장하여 하부전극을 형성하는 단계(S201); 하부전극에 후막 산화물 재료를 이용하여 후막을 형성하는 단계(S203); 후막을 마이크로파로 소결하는 단계(S204); 소결된 후막 산화물에 상부 전극을 형성하는 단계(S205)를 포함한다.

기판, 마이크로파, 소결, 후막, 커패시터, 내장형, 산화물, 전극

Description

마이크로파 소결장치 및 이를 이용한 커패시터 내장형 회로기판 제조방법{Microwave sintering apparatus and Method for Manufacturing an embeded capacitor circuit board using the same}

도 1a는 종래의 시트형 커패시터 내장형 회로기판의 단면도;

도 1b는 도 1a의 커패시터층의 확대 단면도;

도 2는 본 발명의 바람직한 일실시예에 따른 커패시터 내장형 회로기판 제조방법의 블럭도;

도 3a 내지 도 3e는 도 2의 회로기판 제조방법의 개략적인 공정도;

도 4a 내지 도 4c는 마이크로파 소결온도에 따른 소결입자의 미세구조를 나타내는 도면; 및

도 5는 도 2의 회로기판 제조방법에 사용되는 마이크로파 소결장치의 개략적인 단면도이다.

< 도면의 주요부분에 대한 부호의 설명>

310: 후막산화물 500 : 마이크로파 소결장치

510 : 마이크로파 발생장치 520 : 반응실

522 : 기판 523 : 측면기판

본 발명은 소결장치 및 이를 이용한 회로기판 제조방법에 관한 것으로, 보다 구체적으로는, 회로기판에 커패시터 내장형의 정전용량을 높이기 위해서 기존의 시트형에 비해 박층막의 제작이 가능한 후막공법, 스핀코팅 그리고 나노노즐분사법 등의 다양한 공법을 사용하여 후막을 형성하고 마이크로파(2.45GHz)를 인가하여 짧은 시간내에 소결이 가능한 하이브리드 급속 소결을 유도하여 전기적 및 기계적 특성이 우수한 커패시터를 제작하는 마이크로파 소결장치 및 이를 이용한 커패시터 내장형 회로기판 제조방법에 관한 것이다.

캐패시터는 전하의 형태로 에너지를 저장하는 소자로 직류전원의 경우 전하가 축적은 되지만 전류를 흐르지 않으며, 교류의 경우 전하가 충·방전되면서 캐패시터의 용량과 시간에 따른 전압의 변화에 비례하여 전류를 흐르게 하는 특성을 가지고 있다.

캐패시터는 상술한 특성을 이용하여 디지털 회로, 아날로그 회로, 고주파회로 등의 전기·전자회로에서 커플링 및 디커플링(Coupling & Decoupling), 필터(Filter), 임피던스 매칭(Impedence Matching) 및 신호 매칭(Signal Matching), 차지펌프(Charge Pump) 및 복조(Demodulation) 등 다양한 목적으로 사용되는 필수적인 수동소자이다. 캐패시터는 또한 일반적으로 칩, 디스크 등의 다양한 형태로 제조되어 회로기판의 표면에 실장되어 사용된다.

이러한 전자회로 내의 캐패시터는 용량 및 온도안정성에 따라, 온도안정성은 낮지만 용량이 큰 B(A)특성 및 F특성 MLCC(Multilayer Ceramic Capacitor)와 같은 캐패시터와, 용량은 작지만 용량이 안정적이고 정확한 C특성 MLCC와 같은 캐패시터 등으로 크게 2종류로 분류할 수 있다. 전자는 주로 디커플링 및 바이패스(Bypass) 등의 목적으로 주로 사용되며, 후자는 신호 매칭 및 임피던스 매칭 등의 목적으로 사용된다.

현재까지 일반적으로 이러한 캐패시터는 칩, 디스크 등의 다양한 형태로 제조되어 목적에 따라 회로기판의 표면에 실장되어 사용되어 왔으나, 최근 전자기기의 소형화 및 복합화에 따라, 회로기판에 수동소자들이 실장될 수 있는 면적이 작아지고, 또한 전자기기의 고속화에 따라 주파수가 높아짐으로써, 수동소자와 IC사이에 도체 및 솔더(Solder) 등 여러 가지 요인에 의해 발생하는 기생임피던스(Parasitic Impedence)가 여러 가지 문제를 일으키게 된다. 따라서, 이러한 문제점을 해결하기 위해 캐패시터를 회로기판 내부에 내장하려는 다양한 시도가 회로기판업체 및 전자·전자부품업체를 중심으로 활발하게 진행되고 있다.

그러나, 현재의 커패시터 내장형 기술은 시장이 요구하는 다양한 용량을 제공하지 못하고 있으며, 특히 용량의 변동폭, 즉 편차(tolerence)가 아직 부품소자에 미치지 못하고 있다. 이는 다양한 용량과 신뢰성 있는 적절한 가격의 소재가 뒷받침되지 못한 것에 기인하며 회로기판 내의 커패시터 내장형의 채택이 활발해지기 위해서는 장기 신뢰성을 확보한 다양한 소재의 개발이 필수적이라 할 수 있다.

커패시터 내장형 부문에서 종래의 상업적으로 통용되고 있는 재료는 산미나(Sanmina)사의 상품명 'ZBC2000'으로 동박 전극 사이로 라미네이트된 시트(sheet) 상태의 유리강화 에폭시로 구성되어 있다. 따라서, 다층회로기판의 한층을 커패시터 재료로 대체가 가능하며 기존의 회로기판 제작공정인 회로형성공정을 그대로 사용할 수 있는 이점이 있으나 커패시턴스가 낮다는 단점이 있다.

즉, 종래의 커패시터 내장형 재료의 시트 타입은 세라믹분말의 유전상수 필러(filler)와 폴리머의 복합체 구조를 가지고 있어 회로기판 공법에 적용하기는 적합하지만 칩 콘덴서의 역할을 대체하기는 유전 용량값이 많이 부족하다. 일반적으로 같은 산화물재료라면 정전 용량값은 두께가 얇을수록, 면적이 넓을수록 높아진다. 현재, 도 1a에 도시된 바와 같이 커패시터 내장형 시트 타입(101)인 경우 두께가 수 십㎛ 이상이고 도 1b에 도시된 바와 같이 시트내의 성분재료는 세라믹 필러(102)는 80∼90%이고, 폴리머(103)는 약 10∼20% 정도의 성분구조를 가지고 있다. 그러나, 상기 성분구조는 세라믹 필러의 충진에 한계가 있어 두께를 낮추고 유전용량을 높이는데 어려움이 있다. 이에 유전용량을 높이기 위해 종래의 기술은 소결(sintering)을 행하여 해결하고 있다.

그러나 종래의 일반 소결법으로 소결 할 경우, 예컨데 벌크 압전세라믹스 PbZrTiO3(PZT)는 고온에서 휘발성이 있으므로 시료에 소량의 PbO분말을 과잉으로 첨가한 후 소결하여, 소결시 발생하는 PbO의 휘발을 보상하는데 이 때에 소결체의 미세조직에 PbO의 휘발에 따른 기공이 존재하게 되고, 이에 따라 전기적 특성이 저하되는 문제점이 있었다.

본 발명은 상술한 종래기술의 문제점을 해결하기 위해 창안한 것으로, 회로 기판에 내장된 커패시터의 정전용량을 높이기 위해서 후막공법, 스핀코팅 그리고 나노노즐분사법 등의 다양한 공법을 사용하여 후막을 형성하여 커패시터의 두께를 수십㎚∼수㎛ 내로 얇게 제조함으로써 정전용량값이 증가되는 커패시터 내장형 회로기판 제조방법을 제공하는 것이다.

또한, 본 발명의 다른 목적은, 마이크로파(2.45GHz)를 인가하여 짧은 시간내에 소결이 가능한 하이브리드 급속 소결을 유도함으로써 세라믹스의 자체부피발열에 의해 소결 밀도를 향상시키고 유전율을 향상시킬 수 있으며 소결시간을 최대한 줄일 수 있으므로 공정시간과 에너지를 크게 절감할 수 있을 뿐만 아니라 종래의 가열 소결방법에 비해 마이크로파를 이용함으로써 소결부위 전면에 고르게 소결을 행할 수 있어 수율이 증가되는 커패시터 내장형 회로기판 제조방법을 제공하는 것이다.

또한, 본 발명의 또 다른 목적은, 마이크로파를 사용하여 다수의 기판을 동시에 소결함으로써 제조비용 및 생산능력이 향상되는 마이크로파 소결장치를 제공하는 것이다.

상술한 본 발명의 목적을 달성하기 위하여, 본 발명은 내층의 일측에 전도성 금속을 실장하여 하부전극을 형성하는 단계와, 동판에 후막 산화물 재료를 이용하여 후막을 형성하는 단계와, 후막을 마이크로파로 소결하는 단계와, 소결된 후막 산화물에 상부 전극을 형성하는 단계를 포함하는것을 특징으로 하는 커패시터 내장형 회로기판 제조방법을 제공한다.

또한, 본 발명은 마이크로발생장치, 반응실, 온도계, 소스가스 및 소스가스의 압력을 조절하는 진공펌프를 포함하는 것을 특징으로 하는 마이크로파 소결장치를 제공한다.

이하, 첨부한 도면을 참조로 본 발명의 바람직한 실시예에 따른 커패시터 내장형 회로기판 제조방법 및 마이크로파 소결장치에 대하여 상세하게 설명한다.

도 2는 본 발명의 일실시예에 따른 커패시터 내장형 다층 플립칩 패키지 기판제조방법의 흐름도이다.

도 2에 도시된 바에 의하면, 기판제조방법은 먼저 회로패턴을 형성한 전도성 금속층을 형성한 후 절연체의 순서로 순차적으로 1층의 내층을 형성하는 단계(S100)와, 절연체 상에 전도성 금속층을 적층하여 하부전극을 형성하는 단계(S201)와, 하부전극을 표면처리하며 전도성 페이스트를 도포하는 단계(S203)와, 하부전극에 후막산화물을 형성하는 단계(S203)와, 후막산화물에 마이크로파를 이용하여 소결하는 단계(S204)와, 소결된 후막산화물 상에 전도성 금속층을 적층하여 상부전극을 형성하는 단계(S205)와, 단계(S205) 후 다층으로 회로층을 형성하는 단계(S300 및/또는 S400)를 포함한다.

다음, 도 3a 내지 도 3g를 참조로 도 2의 캐패시터층을 제작하기 위한 공정을 상세하게 설명한다.

먼저, 도 3a에 도시한 바와 같이, 하부전극을 형성함에 있어 절연층(301)에 전도성금속(302)을 실장한 것으로 구성한 전도성금속적층판 형성후 회로패턴을 형성한다.

전도성금속으로는 전해동박을 사용하는 것이 바람직하다. 수지와의 접착력을 높이기 위하여 동박의 형성 시에 동박이 수지와 화학적으로 반응하여 수지 쪽으로 5㎛정도 파고들도록 만들어진다. 동박의 두께는 보통 18㎛∼70㎛정도이나 배선패턴의 미세화에 따라 동박의 두께도 5㎛, 7㎛, 15㎛와 같이 종래의 1/2이하로 매우 얇은 것이 바람직하다.

동박적층판의 기초재료로는 수지(Resin)가 사용된다. 수지는 전기적인 특성은 뛰어나지만 기계적 강도가 불충분하고 온도에 의한 치수변화(열팽창률)가 금속의 10배 정도로 크다는 결점이 있다. 이러한 결점을 보완하기 위해 종이(Paper), 유리섬유(Glass Cloth) 및 유리부직포 등이 보강기재로서 사용된다. 보강기재를 사용함으로써 수지의 종횡방향(X,Y 방향)의 강도가 증가하고, 온도에 의한 치수 변화도 감소한다.

이와 같은 보강기재의 사용에 따라 유리에폭시 동박적층판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판, 플렉시블 동박적층판 등으로 나뉘어 지며, 소망하는 용도에 따라 나열된 동박적층판 중 어느 하나를 사용할 수 있다.

다음, 도 3b에 도시한 바와 같이, 배선패턴이 형성된 하부전극에 후막과의 접착력을 높이기 위해 표면처리(303) 및 도전성 페이스트(304)를 도포한다.

표면처리(303)는 동박의 표면에 거칠기를 부여하는 것으로써 후술할 후막 산화물 형성시 후막과의 밀착력을 높이기 위한 것이다. 표면처리(303)는 플라즈마, 이온빔, 화학적방식, 기계적방법 및 혼용방법 등을 이용하여 실시할 수 있으며, 이 중 혼용방식 에칭을 이용한 표면처리에 대해 설명한다.

혼용방식 표면처리는 기계적 방법과 화학적 방법을 혼용한 방법으로써 다시 선 브러시 후 소프트 에칭 방식, 선 소프트 에칭 후 브러시방식, 선 산처리 후 브러시방식등으로 나뉘어진다.

이 중 본 발명은 선 산처리 후 브러시방식을 이용하는 것이 바람직하다. 상기 선 산처리 후 브러시 방식은 가장 널리 사용되는 방식으로써 산처리를 행하여 산화물과 지문, 유지분 등을 제거한 후 브러시 정면으로 표면에 거칠기를 부여한다.

또한, 도전성 페이스트(304)는 표면처리(303)와 마찬가지로 후술할 후막 산화물 형성시 후막과의 밀착력을 높이기 위하여 사용한다.

다음, 도 3c에 도시한 바와 같이, 표면처리(303) 및 도전성 페이스트(304)가 도포된 하부전극 상에 후막 산화물(310)을 형성 후 마이크로파를 인가하여 소결한다.

이때 후막산화물(310)은 세라믹재료를 사용하며 티탄산스트론튬(SrTiO3), 티탄산바륨(BaTiO3), 티탄산스트론륨바륨((Ba, Sr)TiO3), 지르코산납(PbZrO3), 티탄산납(PbTiO3) 등 중 어느 하나를 사용할 수 있다.

후막 산화물(310)을 형성하는 방법으로는 후막공법, 스핀코팅, 나노 노즐 분사법등을 사용할 수 있다.

종래의 디커플링 커패시터 대체의 시트타입의 커패시터 내장형는 저정전용량(약 15㎋/in2)을 가지고 있어 대체 응용에 어려움을 가지고 있었으나, 상술한 후막 공법을 사용함으로써 시트형의 커패시터 내장형에 비해 커패시터의 두께를 수십㎚∼수㎛로 얇게 제고하여 정전용량값을 높일 수 있다.

다음, 도 3d에 도시한 바와 같이, 소결된 후막산화물층(310)에 상부전극(305)을 형성한다.

상부전극(305)은 무전해 도금 및 전해도금으로 형성하는 것이 바람직하다. 상부전극과 후막산화물층사이의 접합력을 높이기 위하여 후막산화물 표면에 화학적, 기계적, 플라즈마, 이온빔, 이들 혼용방법 등을 이용하여 실시할 수 있다. 또한, 상부전극의 두께는 5㎛, 7㎛, 15㎛와 같이 종래의 1/2이하로 매우 얇은 것이 바람직하다.

또한, 상부 전극 형성 방법으로 스퍼터를 이용하여 Ru, Cu, Ni, Cr, Mo 또는 이들이 조합된 금속 시드층(seed layer)을 얇게 (100Å∼5000Å)형성하는 방법, 상기 후박산화물층에 스크린인쇄(screen printer) 방법으로 전도성 나노 금속으로서 Ru, Cu, Ni, Cr, Mo 또는 이들이 조합된 전도성 페이스트를 도포한 후, 소정의 온도에서 건조하여 금속층(10∼50㎛)을 형성하는 방법도 가능하다.

마지막으로, 도 3e에 도시한 바와 같이, 상부전극(305) 상에 다층으로 빌드업(Build-up)에 의해 다층 인쇄하여 다층기판을 형성한다.

상술한 제조방법에 있어서, 도 3c의 소결과정에서 일반적으로 3단계인 초기단계, 중기단계 및 말기단계로 나타나는 소결입자의 미세구조의 변화에 대하여 도 4a 내지 도 4c를 참조로 상세하게 설명한다.

소결은 비금속 또는 금속의 가루를 가압성형한 것을 녹는점 이하의 온도에 서 열처리한 경우, 가루간에 결합이 생겨 성형된 모양으로 굳는 현상으로서, 요업제품 또는 세라믹, 분말야금, 서멧 등을 제조하는 중요한 수법이다. 소결의 구동력은 가루가 가진 여분의 표면에너지이다. 즉 분말이 단순히 모인 상태에서는 표면에너지의 총합이 최소가 되지 않고 열역학적으로는 비평형상태가 된다. 가열처리를 하면 표면에너지를 감소시키려는 방향, 즉 표면적이 감소하는 방향으로 물질이동이 일어나 입자들이 서로 결합된다.

도 4a와 같이, 초기단계에서는 입자간의 유착이 일어나, 이 부분의 면적이 점점 증가한다. 이 변화를 경부성장(neck growth)이라고 부른다. 이 단계에서, 상대밀도(소결체밀도의 이론밀도에 대한 비)는 약 0.5~0.6가 되고 수축률은 4~5%정도가 된다.

다음, 도 4b와 같이, 중기단계에서는 채널모양의 공극이 점점 좁아져서 상대밀도는 0.6~0.95, 수축률은 5~20%가까이 증가한다. 일반적으로 입자의 성장이 뚜렷하게 일어난다.

다음, 도 4c와 같이, 말기단계에서는 상대밀도가 0.95 이상이 되어 다면체화된 입자의 모서리 부분이나 입자내의 공극(기공이라고 함)만이 남는다. 외기와 통하는 기공을 통기공(open pore), 통하지 않는 기공을 고립기공(closed pore)라고 부르는데, 이 말기단계에서는 기공의 소멸에 의해 더욱 치밀화가 일어난다. 소결의 메카니즘은 물질수송 양식의 차이에 의해 증발-응축 메카니즘, 확산 메카니즘, 용해-석출 메카니즘, 유동 메카니즘으로 크게 나뉘어진다. 이들 중의 어느 메카니즘이 지배적으로 되는가는 주로 초기 소결의 단계에서 경부성장의 속도식 또는 수축 속도식을 이용한 해석에 의해 판정된다. 실제의 소결현상은 많은 경우, 몇 개의 메카니즘이 섞여서 일어난다.

상술한 소결시 본 실시예는 종래 고온의 열을 인가함으로써 소결하는 것 대신에 마이크로파를 인가하여 소결하는 것이 바람직하다. 예컨데, 후막을 PZT를 이용할 경우 PZT의 성분 중 PbO는 고온에서 휘발성이 있으므로 종래 소결법으로 제작할 경우 시료에 소량의 PbO분말을 과잉으로 첨가한 후 소결하여, 소결시 발생하는 PbO의 휘발을 보상한다. 그러나 이때에 소결체의 미세조직에 PbO의 휘발에 따른 기공이 존재하게 되고, 이에 따라 전기적 특성이 저하될 수 있다. 이러한 문제점에 있어 마이크로파를 이용한 본 발명은 PZT를 급속 가열함으로써 소결공정 시간을 수 분내로 단축함으로써(예컨데 20분 내외) 공정시간 및 에너지를 크게 절감할 수 있을 뿐만 아니라 짧은 소결 공정시간으로 PbO의 휘발을 최대한 억제시킬 수 있는 효과가 있다.

또한 종래의 가열 소결시 열분포가 고르지 못해 소결부위 전면에 걸쳐서 일정수준의 소결을 할 수 없어 불량이 생기는 등의 수율문제가 있을 수 있었으나 마이크로파를 이용함으로써 소결부위 전면에 고르게 소결을 행함으로써 수율이 높일 수 있는 효과가 있다.

도 5는 상술한 회로기판을 제조하는 데 사용되는 마이크로파 소결장치의 개략적인 단면도이다.

도 5에 도시한 바와 같이, 마이크로파 소결장치(500)는 마이크로파 차폐케이스(560)와, 마이크로파 발생장치(510)와, 반응실(520)과, 내화벽돌(521)과, 온도계 (540)와, 가스소스(531) 및 소스가스의 압력을 조절하는 진공펌프(532)를 포함한다.

마이크로파 차폐케이스(560)은 마이크로파 인가시 외부로 마이크로파의 손실을 최대한 줄이기 위해 차폐구조로 형성되고 또한 마이크로파를 반사하기위해 내부에 스테인리스나 철판이 사용되며, 구조적으로는 소결을 위해 기판샘플이 들어가는 입구(미도시)와 소결된 기판샘플이 나오는 출구(미도시)로 구성된다.

마이크로파 발생장치(510)는 마이크로파 차폐케이스(560)의 내면 일측에 위치되며, 전력이 인가되면 마이크로파를 발생한다. 마이크로파 발생장치는 기판의 면적에 따라 2 ~ 4개까지 장착 할 수 있다. 이때 발생하는 마이크로파는 바람직하게 2.45GHz의 파장을 이용한다. 마이크로파에 의한 소결을 함으로써 기존의 가열에 의한 소결방법과는 달리 침투능력이 큰 마이크로파의 특성에 의해 여러개의 기판샘플(550)을 한꺼번에 소결할 수 있으므로 제조비용 및 생산능력을 향상시킬 수 있는 장점이 있다.

반응실(520)은 고온용의 단열재(524a 및 524b), 기판(522), 측면기판(523)으로 구성되며, 소결하고자 하는 기판샘플(550)을 공동(cavity)중앙에 위치시키기 위해서, 내화벽돌(521)을 마이크로파 차폐케이스(560)의 기저면 중앙에 위치시키고, 내화벽돌(521)의 일측에 고온용의 단열재(524a)를 실장하고 그 위에 다시 기판(522)을 놓은 후 그 위에 기판샘플(550)을 올려놓을 수 있도록 하며, 기판샘플(550)의 좌우에 측면기판(523)을 위치시킨다. 이때 기판(522) 및 측면기판(523)은 마이크로파 흡수능력이 큰 실리콘카바이드(SiC) 또는 지르코니아(ZrO2) 중 어느 하 나를 사용하는 것이 바람직하다. 실리콘카바이드 또는 지르코니아 중 어느 하나를 사용함으로써 마이크로파 인가시 효율을 극대화 할 수 있는 장점이 있다.

일반적으로 상온에서 세라믹 유전체재료는 마이크로파를 충분히 흡수하지 못하므로 상온에서 마이크로파 흡수능력(tan δ)이 큰 실리콘카바이드나 지르코니아를 사용하여 간접적으로 세라믹스의 자체 발열이 가능한 온도인 임계전이온도(critical transition temperature)까지 가열시킬 수 있으며 임계전이온도이상에서는 세라믹스가 발열에 의하여 소결 온도까지 도달시켜 수 분내에 소결이 가능하다. 이와 같은 초 급속가열로 인한 공정시간의 단축과 낮은 활성화 에너지로 치밀화가 빠르게 진행된다. 요구되어지는 소결 분위기에 따라 상기 가스소스(531)로부터 가스를 흘려준다. 가스는 소스가스의 압력을 조절하는 진공펌프(532)에 의해 조절된다.

이 때, 상기에서 사용되는 가스는 바람직하게는 비활성가스, 예컨데 질소가스를 사용한다.

기판샘플(550)의 표면 즉 시편의 온도 측정은 마이크로파 장치(500) 내의 일측에 위치한, 바람직하게는 마이크로파 장치(500)의 위쪽에 위치한 내화물에 가공한 조그만 구멍(501)을 통하여 온도계(540)로 측정한다.

온도계(540)는 광학온도계 또는 기판샘플의 표면에 가깝게 비접촉식 적외선온도센서 중 어느 하나를 사용할 수 있다.

본 발명의 커패시터 내장형 회로기판 제조방법 및 장치에 의하면, 회로기판 에 커패시터 내장형의 정전용량을 높이기 위해서 기존의 시트(sheet)타입에 비해 박층막의 제작이 가능한 후막공법, 스핀코팅 그리고 나노노즐분사법 등의 다양한 공법을 사용하여 후막을 형성함으로써 종래의 디커플링 커패시터 대체의 시트타입의 커패시터 내장형에 비해 커패시터의 두께를 수십㎚∼수㎛로 얇게 제조하여 정전 용량 값을 향상시킬 수 있다.

또한, 본 발명의 커패시터 내장형 회로기판 제조방법 및 장치에 의하면, 새로운 에너지원(마이크로파(2.45GHz))을 인가하여 짧은 시간내에 소결이 가능한 하이브리드 급속 소결을 유도함으로써 세라믹스의 자체부피발열에 의해 소결 밀도를 향상시키고 유전율을 향상시킬 수 있으며 소결시간을 최대한 줄일 수 있으므로 공정시간과 에너지를 크게 절감할 수 있다.

또한, 본 발명의 커패시터 내장형 회로기판 제조방법 및 장치에 의하면, 종래의 가열 소결시 열분포가 고르지 못해 소결부위 전면에 걸쳐서 일정수준의 소결을 할 수 없어 불량이 생기는 등의 수율문제가 있을 수 있었으나 마이크로파를 이용함으로써 소결부위 전면에 고르게 소결을 행함으로써 수율이 높일 수 있다.

또한, 본 발명의 커패시터 내장형 회로기판 제조방법 및 장치에 의하면, 마이크로파에 의한 소결을 함으로써 기존의 가열에 의한 소결방법과는 달리 침투능력이 큰 마이크로파의 특성에 의해 여러 개의 기판샘플을 한꺼번에 소결할 수 있으므로 제조비용 및 생산능력을 향상시킬 수 있다.

Claims (12)

1. (a) 내층의 일측에 전도성 금속을 실장하여 제 1 전극을 형성하는 단계;

   (b) 상기 하부전극에 후막 산화물 재료를 이용하여 후막을 형성하는 단계;

   (c) 상기 후막을 마이크로파로 소결하는 단계; 및

   (d) 상기 소결된 후막 산화물에 제 2 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 커패시터 내장형 회로기판 제조방법.
2. 제 1 항에 있어서,

   상기 제조방법은 상기 (a) 단계 이후에 상기 제 1 전극에 표면처리를 하는 단계를 더 포함하는 것을 특징으로 하는 캐패시터 내장형 회로기판 제조방법.
3. 제 2 항에 있어서,

   상기 표면처리는 플라즈마, 이온빔, 화학적 에칭 중 적어도 어느 하나를 이용하여 표면처리하는 것을 특징으로하는 커패시터 내장형 회로기판 제조방법.
4. 제 1 항에 있어서,

   상기 후막 산화물 재료는 세라믹재료인 것을 특징으로 하는 캐패시터 내장형 회로기판 제조방법.
5. 제 1 항에 있어서,

   상기 전도성 금속은 동박인 것을 특징으로 하는 커패시터 내장형 회로기판 제조방법.
6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,

   상기 제조방법은 상기 (d) 단계 이후에 외부 기판을 빌드업하여 다층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 커패시터 내장형 회로기판 제조방법.
7. 마이크로파 인가시 외부로 마이크로파의 손실을 줄이는 마이크로파 차폐케이스;

   상기 마이크로파 차폐케이스의 내면 일측에 위치하며 내부로 마이크로파를 방사하는 마이크로파 발생장치; 및

   그 위에 후막산화물로 이루어진 소자를 내장하기 위한 기판샘플을 올려 놓을 수 있도록 상기 마이크로파 차폐케이스 내부에 위치하며 마이크로파로 상기 기판샘플을 소결하는 반응실을 포함하는 것을 특징으로 하는 마이크로파 소결장치.
8. 제 7 항에 있어서,

   상기 반응실은 내화벽돌을 마이크로파 차폐케이스의 기저면 중앙에 위치시키고, 내화벽돌의 일측에 고온용의 단열재를 실장하며, 그 위에 다시 기판을 놓은 후 상기 기판샘플의 좌우에 측면기판을 위치시키는 것을 특징으로 하는 마이크로파 소 결장치.
9. 제 8 항에 있어서, 상기 기판은 실리콘카바이드 또는 지르코니아 중 어느 하나인 것을 특징으로 하는 마이크로파 소결장치.
10. 제 9 항에 있어서, 상기 측면기판은 실리콘카바이드 또는 지르코니아 중 하나인 것을 특징으로 하는 마이크로파 소결장치.
11. 제 10 항에 있어서, 상기 차폐용 케이스의 내부에 측정부가 노출되어 상기 차폐용 케이스의 내부 온도를 측정하는 온도계를 포함하는 것을 특징으로 하는 마이크로파 소결장치.
12. 제 11 항에 있어서, 상기 온도계는 광학온도계, 비접촉식 적외선온도센서 중 어느 하나인 것을 특징으로 하는 마이크로파 소결장치.

Images