KR20060117792A - Non-volatile ferroelectric memory device - Google Patents

Non-volatile ferroelectric memory device Download PDF

Info

Publication number
KR20060117792A
KR20060117792A KR1020050040335A KR20050040335A KR20060117792A KR 20060117792 A KR20060117792 A KR 20060117792A KR 1020050040335 A KR1020050040335 A KR 1020050040335A KR 20050040335 A KR20050040335 A KR 20050040335A KR 20060117792 A KR20060117792 A KR 20060117792A
Authority
KR
South Korea
Prior art keywords
memory cells
word line
memory device
state
voltage
Prior art date
Application number
KR1020050040335A
Other languages
Korean (ko)
Other versions
KR100682180B1 (en
Inventor
강희복
안진홍
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050040335A priority Critical patent/KR100682180B1/en
Publication of KR20060117792A publication Critical patent/KR20060117792A/en
Application granted granted Critical
Publication of KR100682180B1 publication Critical patent/KR100682180B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device

Abstract

A nonvolatile ferroelectric memory device is provided to improve reliability of a cell by improving data retention characteristics by forming a floating channel layer comprising an N type drain region, an N type channel region and an N type source region between a word line and a bottom word line. A plurality of memory cells(Q1~Qm) has a floating channel layer connected in series, and each switching operation of the memory cells is selectively controlled according to a voltage applied to a plurality of word lines and bit lines. A first switching device(P1) selectively connects a bit line and the memory cells according to the state of a first selection signal. A second switching device(P2) selectively connects a sensing line and the memory cells according to the state of a second selection signal. Each of the memory cells comprises an insulation layer formed on the upper part of the bottom word line; the floating channel layer comprising an N type channel region maintaining a floating state and an N type drain region and an N type source region connected to both ends of the channel region; a dielectric layer formed on the upper part of the channel region of the floating channel layer; and a word line formed on the upper part of the ferroelectric layer.

Description

불휘발성 강유전체 메모리 장치{Non-volatile ferroelectric memory device}Non-volatile ferroelectric memory device

도 1은 종래기술에 따른 불휘발성 강유전체 메모리 장치의 셀 단면도. 1 is a cross-sectional view of a cell of a nonvolatile ferroelectric memory device according to the prior art.

도 2a 내지 도 2c는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 셀 단면도 및 심볼을 나타낸 도면. 2A through 2C are cell cross-sectional views and symbols of a nonvolatile ferroelectric memory device according to the present invention;

도 3a 내지 도 3c는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 하이 데이타 라이트/리드 동작을 설명하기 위한 도면. 3A to 3C are diagrams for explaining a high data write / read operation of a nonvolatile ferroelectric memory device according to the present invention;

도 4a 내지 도 4c는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 로우 데이타 라이트/리드 동작을 설명하기 위한 도면. 4A to 4C are diagrams for explaining a low data write / read operation of a nonvolatile ferroelectric memory device according to the present invention;

도 5a 및 도 5b는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 하이 데이타 보존 및 리드 동작을 설명하기 위한 도면. 5A and 5B are diagrams for explaining high data retention and read operations of a nonvolatile ferroelectric memory device according to the present invention;

도 6은 본 발명에 따른 불휘발성 강유전체 메모리 장치의 단위 어레이를 나타낸 도면. 6 illustrates a unit array of a nonvolatile ferroelectric memory device according to the present invention.

도 7은 도 6의 실시예에 따른 본 발명의 로우 데이타 리드 동작을 설명하기 위한 도면. 7 is a view for explaining a row data read operation of the present invention according to the embodiment of FIG.

도 8은 도 6의 실시예에 따른 본 발명의 하이 데이타 리드 동작을 설명하기 위한 도면. 8 is a view for explaining a high data read operation of the present invention according to the embodiment of FIG.

도 9는 도 6에 도시된 단위 어레이의 상세 구성도. FIG. 9 is a detailed configuration diagram of the unit array shown in FIG. 6.

도 10은 본 발명에 따른 불휘발성 강유전체 메모리 장치의 어레이를 나타낸 도면. 10 illustrates an array of nonvolatile ferroelectric memory devices in accordance with the present invention.

도 11은 본 발명에 따른 불휘발성 강유전체 메모리 장치의 라이트 동작을 설명하기 위한 도면. 11 is a view for explaining a write operation of a nonvolatile ferroelectric memory device according to the present invention;

도 12는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 하이 데이타 라이트 동작에 관한 타이밍도. 12 is a timing diagram related to a high data write operation of a nonvolatile ferroelectric memory device according to the present invention.

도 13은 본 발명에 따른 불휘발성 강유전체 메모리 장치의 로우 데이타 라이트 동작 및 하이 데이타 유지에 관한 동작 타이밍도. 13 is an operation timing diagram relating to low data write operation and high data retention of a nonvolatile ferroelectric memory device according to the present invention;

도 14는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 셀 데이타 센싱에 관한 동작 타이밍도. 14 is a timing diagram of cell data sensing of a nonvolatile ferroelectric memory device according to the present invention;

본 발명은 불휘발성 강유전체 메모리 장치에 관한 것으로, 나노 스케일(Nano scale) 메모리 장치에서 강유전체의 분극 상태에 따라 채널 저항이 달라지는 메모리 셀을 어레이로 구현하여 불휘발성 메모리 셀의 리드/라이트 동작을 제어하는 기술이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nonvolatile ferroelectric memory device, wherein a nanoscale memory device implements a memory cell whose channel resistance varies according to the polarization state of the ferroelectric in an array to control read / write operations of the nonvolatile memory cell. Technology.

일반적으로 불휘발성 강유전체 메모리 즉, FeRAM(Ferroelectric Random Access Memory)은 디램(DRAM;Dynamic Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이타가 보존되는 특성 때문에 차세대 기억 소자 로 주목받고 있다. In general, nonvolatile ferroelectric memory, or ferroelectric random access memory (FeRAM), has a data processing speed of about DRAM (DRAM) and is attracting attention as a next-generation memory device because of its characteristic that data is preserved even when the power is turned off. have.

이러한 FeRAM은 디램과 거의 유사한 구조를 갖는 기억소자로써 캐패시터의 재료로 강유전체를 사용하여 강유전체의 특성인 높은 잔류 분극을 이용한 것이다. 이와 같은 잔류 분극 특성으로 인하여 전계를 제거하더라도 데이터가 지워지지 않는다. The FeRAM is a memory device having a structure almost similar to that of a DRAM, and uses a ferroelectric material as a capacitor material to utilize high residual polarization characteristic of the ferroelectric material. Due to this residual polarization characteristic, data is not erased even when the electric field is removed.

상술된 FeRAM에 관한 기술내용은 본 발명과 동일 발명자에 의해 출원된 대한민국 특허 출원 제 2001-57275호에 개시된 바 있다. 따라서, FeRAM에 관한 기본적인 구성 및 그 동작에 관한 자세한 설명은 생략하기로 한다. Description of the above-described FeRAM has been disclosed in Korean Patent Application No. 2001-57275 filed by the same inventor as the present invention. Therefore, a detailed description of the basic configuration of the FeRAM and its operation will be omitted.

이러한 종래의 불휘발성 강유전체 메모리 장치의 단위 셀은, 워드라인의 상태에 따라 스위칭 동작하여 서브 비트라인과 불휘발성 강유전체 캐패시터를 연결시키는 하나의 스위칭 소자와, 스위칭 소자의 일단과 플레이트 라인 사이에 연결된 하나의 불휘발성 강유전체 캐패시터를 구비하여 이루어진다.The unit cell of the conventional nonvolatile ferroelectric memory device includes one switching element connecting a sub bit line and a nonvolatile ferroelectric capacitor by switching according to a state of a word line, and one connected between one end of the switching element and a plate line. Of nonvolatile ferroelectric capacitors.

여기서, 종래의 불휘발성 강유전체 메모리 장치의 스위칭 소자는 게이트 제어 신호에 의해 스위칭 동작이 제어되는 NMOS트랜지스터를 주로 사용한다.Here, the switching element of the conventional nonvolatile ferroelectric memory device mainly uses an NMOS transistor whose switching operation is controlled by a gate control signal.

도 1은 종래기술에 따른 불휘발성 강유전체 메모리 장치의 셀 단면도이다. 1 is a cross-sectional view of a cell of a nonvolatile ferroelectric memory device according to the prior art.

종래의 1-T(One-Transistor) FET(Field Effect Transistor)형 셀은 P형영역 기판(1) 상에 N형 드레인영역(2)과 N형 소스영역(3)이 형성된다. 그리고, 채널 영역의 상부에 강유전체층(Ferroelectric layer;4)이 형성되고, 강유전체층(4)의 상부에 워드라인(5)이 형성된다. In a conventional 1-T (FET) field effect transistor (FET) type cell, an N-type drain region 2 and an N-type source region 3 are formed on a P-type region substrate 1. A ferroelectric layer 4 is formed on the channel region, and a word line 5 is formed on the ferroelectric layer 4.

이러한 구성을 갖는 종래의 불휘발성 강유전체 메모리 장치는 강유전체층(4) 의 분극(Polarization) 상태에 따라 메모리 셀의 채널 저항이 달리지는 특성을 이용하여 데이타를 리드/라이트 한다. 즉, 강유전체층(4)의 극성이 채널에 양(+)의 전하를 유도할 경우 메모리 셀은 고저항 상태가 되어 오프된다. 반대로, 강유전체층(4)의 극성이 채널에 음(-)의 전하를 유도할 경우 메모리 셀은 저저항 상태가 되어 턴온된다. A conventional nonvolatile ferroelectric memory device having such a configuration reads / writes data using a characteristic in which channel resistance of a memory cell varies depending on a polarization state of the ferroelectric layer 4. That is, when the polarity of the ferroelectric layer 4 induces a positive charge in the channel, the memory cell is turned off due to a high resistance state. In contrast, when the polarity of the ferroelectric layer 4 induces a negative charge to the channel, the memory cell is turned into a low resistance state.

하지만, 이러한 종래의 불휘발성 강유전체 메모리 장치는, 셀 사이즈가 작아질 경우 데이타 유지 특성이 저하되어 정상적인 셀의 동작이 어렵게 된다. 즉, 셀의 리드 동작시 인접한 셀에 전압이 가해지게 되어 데이타가 파괴됨으로써 셀 간에 인터페이스 노이즈가 발생하게 된다. 또한, 셀의 라이트 동작시 비선택된 셀에 라이트 전압이 인가되어 비선택된 셀들의 데이타가 파괴됨으로써 랜덤한 엑세스(Random Access) 동작이 어렵게 되는 문제점이 있다. However, in such a conventional nonvolatile ferroelectric memory device, when the cell size becomes small, the data retention characteristic is deteriorated, which makes normal cell operation difficult. In other words, when a cell read operation, voltage is applied to an adjacent cell, and data is destroyed, thereby causing interface noise between cells. In addition, since a write voltage is applied to an unselected cell during the write operation of the cell, data of the unselected cells is destroyed, thereby making it difficult to perform a random access operation.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 워드라인과 버텀 워드라인 사이에 N형 드레인영역, N형 채널영역 및 N형 소스영역으로 이루어진 플로팅 채널층을 형성하여 데이타 유지 특성을 개선함으로써 셀의 신뢰성을 향상시킬 수 있도록 하는데 그 목적이 있다. The present invention was created to solve the above problems, and improves data retention characteristics by forming a floating channel layer including an N-type drain region, an N-type channel region, and an N-type source region between a word line and a bottom word line. By doing so, it is possible to improve the reliability of the cell.

또한, 본 발명은 상술된 메모리 셀을 어레이로 구현하여 메모리 셀의 리드/라이트 동작을 제어함으로써 셀의 전체적인 사이즈를 줄일 수 있도록 하는데 그 목적이 있다. In addition, an object of the present invention is to implement the above-described memory cells in an array to control the read / write operation of the memory cells to reduce the overall size of the cells.

상기한 목적을 달성하기 위한 본 발명의 불휘발성 강유전체 메모리 장치는,복수개의 워드라인과 복수개의 버텀 워드라인에 인가되는 전압에 따라 각각 스위칭 동작이 선택적으로 제어되며 플로팅 채널층이 직렬 연결된 복수개의 메모리 셀; 제 1선택신호의 상태에 따라 비트라인과 복수개의 메모리 셀을 선택적으로 연결하는 제 1스위칭 소자; 및 제 2선택신호의 상태에 따라 센싱라인과 복수개의 메모리 셀을 선택적으로 연결하는 제 2스위칭 소자를 구비하고, 복수개의 메모리 셀 각각은 버텀 워드라인의 상부에 형성된 절연층; 절연층의 상부에 형성되어 플로팅 상태를 유지하는 N형 채널영역과, 채널영역의 양측에 연결된 N형 드레인 영역 및 N형 소스 영역을 구비하는 플로팅 채널층; 플로팅 채널층의 채널영역 상부에 형성된 강유전체층; 및 강유전체층의 상부에 형성된 워드라인을 구비함을 특징으로 한다. In the nonvolatile ferroelectric memory device of the present invention, a switching operation is selectively controlled according to voltages applied to a plurality of word lines and a plurality of bottom word lines, and a plurality of memories having a floating channel layer connected in series. Cell; A first switching element for selectively connecting the bit line and the plurality of memory cells according to the state of the first selection signal; And a second switching element for selectively connecting the sensing line and the plurality of memory cells according to the state of the second selection signal, each of the plurality of memory cells comprising: an insulating layer formed on the bottom word line; A floating channel layer formed on the insulating layer to maintain a floating state, and a floating channel layer including an N-type drain region and an N-type source region connected to both sides of the channel region; A ferroelectric layer formed on the channel region of the floating channel layer; And a word line formed on the ferroelectric layer.

그리고, 본 발명은 로오 방향으로 배열된 복수개의 비트라인; 복수개의 비트라인과 수직 방향으로 배열된 복수개의 센싱라인; 복수개의 비트라인과 복수개의 센싱라인이 교차되는 영역에 위치하여 로오 및 컬럼 방향으로 배열된 복수개의 메모리 셀; 및 복수개의 비트라인과 일대일 대응하여 연결된 복수개의 센스앰프를 구비하고, 복수개의 메모리 셀 각각은 버텀 워드라인의 상부에 형성된 절연층; 절연층의 상부에 형성되어 플로팅 상태를 유지하는 N형 채널영역과, 채널영역의 양측에 연결된 N형 드레인 영역 및 N형 소스 영역을 구비하는 플로팅 채널층; 플로팅 채널층의 채널영역 상부에 형성된 강유전체층; 및 강유전체층의 상부에 형성된 워드라인을 구비함을 특징으로 한다. And, the present invention is a plurality of bit lines arranged in the row direction; A plurality of sensing lines arranged in a vertical direction with the plurality of bit lines; A plurality of memory cells arranged in rows and columns in a region where a plurality of bit lines and a plurality of sensing lines cross each other; And a plurality of sense amplifiers connected in a one-to-one correspondence with the plurality of bit lines, each of the plurality of memory cells comprising: an insulating layer formed on the bottom word line; A floating channel layer formed on the insulating layer to maintain a floating state, and a floating channel layer including an N-type drain region and an N-type source region connected to both sides of the channel region; A ferroelectric layer formed on the channel region of the floating channel layer; And a word line formed on the ferroelectric layer.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.

도 2a 및 도 2b는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 단위 셀 단면도이다. 2A and 2B are cross-sectional views of unit cells of a nonvolatile ferroelectric memory device according to the present invention.

도 2a는 워드라인과 평행인 방향에서 본 단위 셀의 단면도이다. 2A is a cross-sectional view of a unit cell viewed in a direction parallel to a word line.

먼저, 최하부층에 형성된 버텀(Bottom) 워드라인(10)과 최상부층에 형성된 워드라인(17)은 평행하게 배치된다. 여기서, 버텀 워드라인(10)과 워드라인(17)은 동일한 로오 어드레스 디코더(미도시)에 의해 선택적으로 구동된다. 그리고, 버텀 워드라인(10)의 상부에는 절연층(Oxide layer;11)이 형성되고, 절연층(11)의 상부에는 N형 채널영역(12)으로 이루어진 플로팅 채널층(Floating Channel layer;15)이 형성된다. First, the bottom word line 10 formed in the lowermost layer and the word line 17 formed in the uppermost layer are arranged in parallel. Here, the bottom word line 10 and the word line 17 are selectively driven by the same row address decoder (not shown). In addition, an insulating layer 11 is formed on the bottom word line 10, and a floating channel layer 15 formed of an N-type channel region 12 is formed on the insulating layer 11. Is formed.

또한, 플로팅 채널층(15)의 상부에는 강유전체층(Ferroelectric layer;16)이 형성되고, 강유전체층(16)의 상부에는 워드라인(17)이 형성된다. In addition, a ferroelectric layer 16 is formed on the floating channel layer 15, and a word line 17 is formed on the ferroelectric layer 16.

도 2b는 워드라인과 수직인 방향에서 본 단위 셀의 단면도이다. 2B is a cross-sectional view of the unit cell viewed in a direction perpendicular to the word line.

먼저, 버텀 워드라인(10)의 상부에 절연층(11)이 형성된다. 그리고, 절연층(11)의 상부에는 플로팅 채널층(Floating Channel layer;15)이 형성된다. 여기서, 플로팅 채널층(15)의 드레인영역(13)과 소스영역(14)은 N형으로 이루어지고, 채널 영역(12)은 N형으로 이루어져 플로팅 상태가 된다. First, the insulating layer 11 is formed on the bottom word line 10. In addition, a floating channel layer 15 is formed on the insulating layer 11. Here, the drain region 13 and the source region 14 of the floating channel layer 15 are made of N type, and the channel region 12 is made of N type to be in a floating state.

또한, 플로팅 채널층(15)의 반도체는 탄소 나노 튜브(Carbon Nano Tube), 실리콘 또는 Ge(게르마늄) 등의 재료가 이용될 수 있다. 또한, 플로팅 채널층(15)의 N형 채널영역(12) 상부에는 강유전체층(16)이 형성되고, 강유전체층(16)의 상부에 는 워드라인(17)이 형성된다. In addition, as the semiconductor of the floating channel layer 15, a material such as carbon nanotube, silicon, or Ge (germanium) may be used. In addition, a ferroelectric layer 16 is formed on the N-type channel region 12 of the floating channel layer 15, and a word line 17 is formed on the ferroelectric layer 16.

이러한 구성을 갖는 본 발명은 강유전체층(16)의 분극(Polarization) 상태에 따라 플로팅 채널층(15)의 채널 저항이 달리지는 특성을 이용하여 데이타를 리드/라이트 한다. 즉, 강유전체층(16)의 극성이 채널영역(12)에 양(+)의 전하를 유도할 경우 메모리 셀은 고저항 상태가 되어 채널이 오프된다. 반대로, 강유전체층(16)의 극성이 채널영역(12)에 음(-)의 전하를 유도할 경우 메모리 셀은 저저항 상태가 되어 채널이 턴온된다. The present invention having such a configuration reads and writes data using the characteristic that the channel resistance of the floating channel layer 15 varies depending on the polarization state of the ferroelectric layer 16. That is, when the polarity of the ferroelectric layer 16 induces positive charge in the channel region 12, the memory cell is in a high resistance state and the channel is turned off. On the contrary, when the polarity of the ferroelectric layer 16 induces negative charge in the channel region 12, the memory cell is in a low resistance state and the channel is turned on.

이러한 구성을 갖는 본 발명의 단위 메모리 셀은 도 2c에 도시된 심볼과 같이 표현하고자 한다. The unit memory cell of the present invention having such a configuration is intended to be represented as a symbol shown in FIG. 2C.

도 3a 내지 도 3c는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 하이 데이타 라이트/리드 동작을 설명하기 위한 도면이다. 3A to 3C are diagrams for describing a high data write / read operation of a nonvolatile ferroelectric memory device according to the present invention.

먼저, 도 3a를 보면, 데이타 "1"의 라이트 동작 모드시 버텀 워드라인(10)에 양의 전압 <+V>을 인가하고 워드라인(17)에 음의 전압인 <-V>를 인가한다. 이때, 드레인영역(13)과 소스영역(14)은 그라운드 전압 <GND> 상태가 되도록 한다. First, referring to FIG. 3A, a positive voltage <+ V> is applied to the bottom word line 10 and a negative voltage <-V> is applied to the word line 17 in the write operation mode of the data “1”. . At this time, the drain region 13 and the source region 14 are in a ground voltage <GND> state.

이러한 경우 강유전체층(16)과 절연층(11) 사이의 캐패시터의 전압 분배에 의해, 플로팅 채널층(15)의 N형 채널 영역(12)과 강유전체층(16) 사이에 전압이 인가된다. 따라서, 강유전체층(16)의 극성에 따라 채널 영역(12)에 양의 전하가 유도되어 메모리 셀은 고저항 상태가 된다. 이에 따라, 라이트 동작 모드시 모든 메모리 셀에 데이타 "1"을 라이트할 수 있게 된다. In this case, a voltage is applied between the N-type channel region 12 and the ferroelectric layer 16 of the floating channel layer 15 by the voltage distribution of the capacitor between the ferroelectric layer 16 and the insulating layer 11. Accordingly, positive charge is induced in the channel region 12 depending on the polarity of the ferroelectric layer 16, resulting in a high resistance state of the memory cell. Accordingly, data "1" can be written to all the memory cells in the write operation mode.

반면에, 도 3b 및 도 3c를 보면, 데이타 "1"의 리드 동작 모드시 버텀 워드 라인(10)에 그라운드 전압 <GND> 또는 음의 값을 갖는 리드전압 <-Vrd>을 인가한다. 그리고, 워드라인(17)에 그라운드 전압 <GND>을 인가한다. On the other hand, referring to FIGS. 3B and 3C, the ground voltage <GND> or the negative read voltage <-Vrd> is applied to the bottom word line 10 in the read operation mode of the data "1". Then, the ground voltage <GND> is applied to the word line 17.

이때, 버텀 워드라인(10)으로부터 인가되는 리드전압 <-Vrd>에 의해 채널영역(12)의 하부에 공핍층(12a)이 형성된다. 그리고, 채널영역(12)의 상부에 음의 전하가 유도되어 공핍층(12b)이 형성된다. 이에 따라, 채널영역(12)에 형성된 공핍층(12a,12b)에 의해 채널영역(12)의 채널이 오프되어 소스영역(14)에서 드레인영역(13)으로 전류 경로가 차단된다. At this time, the depletion layer 12a is formed under the channel region 12 by the read voltage <-Vrd> applied from the bottom word line 10. A negative charge is induced on the channel region 12 to form a depletion layer 12b. Accordingly, the channel of the channel region 12 is turned off by the depletion layers 12a and 12b formed in the channel region 12 to block the current path from the source region 14 to the drain region 13.

이때, 드레인영역(13)과 소스영역(14) 사이에 약간의 전압차를 주어도 채널 영역(12)이 오프된 상태이므로 적은 전류가 흐르게 된다. 이에 따라, 리드 동작 모드시 메모리 셀에 저장된 데이타 "1"을 리드할 수 있게 된다. At this time, even if a slight voltage difference is applied between the drain region 13 and the source region 14, a small current flows because the channel region 12 is turned off. Accordingly, data "1" stored in the memory cell can be read in the read operation mode.

도 4a 내지 도 4c는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 로우 데이타 라이트/리드 동작을 설명하기 위한 도면이다. 4A to 4C are diagrams for describing a low data write / read operation of a nonvolatile ferroelectric memory device according to the present invention.

먼저, 도 4a를 보면, 데이타 "0"의 라이트 동작 모드시 버텀 워드라인(10)에 양의 값을 갖는 전압 <+V>을 인가하고 워드라인(17)에 양의 전압 <+Vt/2>을 인가한다. 그리고, 드레인영역(13)과 소스영역(14)에 음의 값을 갖는 전압 <-Vt/2>을 인가한다. First, referring to FIG. 4A, in the write operation mode of data "0", a positive voltage <+ V> is applied to the bottom word line 10 and a positive voltage <+ Vt / 2 to the word line 17. Apply>. Then, a negative voltage <-Vt / 2> is applied to the drain region 13 and the source region 14.

여기서, 전압 Vt는 강유전체 메모리 셀의 워드라인(17)과 채널영역(12) 사이에 극성이 바뀔 수 있는 임계전압으로 정의한다. 즉, 전압 Vt는 0.7V 정도가 될 수 있으며, Vt의 양의 반 전압값인 +Vt/2=0.35V로 정의하고, Vt의 음의 반 전압값인 -Vt/2=-0.35V로 정의한다. 따라서, 워드라인(17)과 채널영역(12) 사이에 문턱 전압 Vt 이상의 전압이 가해지면 그 사이에 구비된 강유전체층(16)의 극성이 바뀌게 된다. Here, the voltage Vt is defined as a threshold voltage whose polarity may be changed between the word line 17 and the channel region 12 of the ferroelectric memory cell. That is, the voltage Vt can be about 0.7V, defined as + Vt / 2 = 0.35V, the positive half voltage value of Vt, and -Vt / 2 = -0.35V, the negative half voltage value of Vt. do. Therefore, when a voltage equal to or greater than the threshold voltage Vt is applied between the word line 17 and the channel region 12, the polarity of the ferroelectric layer 16 provided therebetween changes.

이때, 워드라인(17)으로부터 인가되는 양의 전압 <+Vt/2>과 채널영역(12)에 형성된 음의 전압 <-Vt/2> 사이에 높은 전압이 형성된다. 따라서, 강유전체층(16)의 극성에 따라 채널 영역(12)에 음의 전하가 유도되어 메모리 셀은 저저항 상태가 된다. 이에 따라, 라이트 동작 모드시 메모리 셀에 데이타 "0"을 라이트할 수 있게 된다. At this time, a high voltage is formed between the positive voltage <+ Vt / 2> applied from the word line 17 and the negative voltage <-Vt / 2> formed in the channel region 12. Therefore, a negative charge is induced in the channel region 12 according to the polarity of the ferroelectric layer 16, resulting in a low resistance state of the memory cell. Accordingly, data "0" can be written to the memory cell in the write operation mode.

반면에, 도 4b 및 도 4c를 보면, 데이타 "0"의 리드 동작 모드시 버텀 워드라인(10)에 그라운드 전압 <GND> 또는 음의 값을 갖는 리드전압 <-Vrd>을 인가한다. 그리고, 워드라인(17)에 그라운드 전압 <GND>을 인가한다. On the other hand, referring to FIGS. 4B and 4C, the ground voltage <GND> or the negative read voltage <-Vrd> is applied to the bottom word line 10 in the read operation mode of the data "0". Then, the ground voltage <GND> is applied to the word line 17.

이때, 버텀 워드라인(10)으로부터 인가되는 리드전압 <-Vrd>에 의해 채널영역(12)의 하부에 공핍층(12a)이 형성된다. 또한, 채널영역(12)의 상부에 양의 전하가 유도되어 공핍층이 생기지 않게 된다. 이에 따라, 채널영역(12)이 턴온되어 소스영역(14)에서 드레인영역(13)으로 전류가 흐르게 된다. 따라서, 리드 동작 모드시 메모리 셀에 저장된 데이타 "0"을 리드할 수 있게 된다. 이때, 드레인영역(13)과 소스영역(14)에 약간의 전압차를 주어도 채널 영역(12)이 턴온된 상태이므로 많은 전류가 흐르게 된다. At this time, the depletion layer 12a is formed under the channel region 12 by the read voltage <-Vrd> applied from the bottom word line 10. In addition, a positive charge is induced on the channel region 12 so that no depletion layer is formed. Accordingly, the channel region 12 is turned on so that current flows from the source region 14 to the drain region 13. Thus, data "0" stored in the memory cell can be read in the read operation mode. At this time, even if a slight voltage difference is applied to the drain region 13 and the source region 14, a large current flows because the channel region 12 is turned on.

따라서, 리드 동작 모드시 워드라인(17)을 그라운드로 제어하여 강유전체층(16)에 전압 스트레스가 가해지지 않기 때문에 셀의 데이타 유지 특성이 향상될 수 있게 된다. Accordingly, since the voltage line is not applied to the ferroelectric layer 16 by controlling the word line 17 to ground in the read operation mode, the data retention characteristic of the cell can be improved.

도 5a 및 도 5b는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 하이 데이타 보존 동작을 설명하기 위한 도면이다. 5A and 5B are diagrams for explaining a high data retention operation of a nonvolatile ferroelectric memory device according to the present invention.

도 5a를 보면, 데이타 "1"이 저장된 상태에서 이를 보존할 경우 버텀 워드라인(10)에 양의 전압인 <+V>를 인가하고, 워드라인(17)에 양의 전압 <+Vt/2>을 인가한다. 이때, 드레인영역(13)과 소스영역(14)에 양의 전압 <+Vt/2>을 인가하면 채널영역(12)이 오프 상태가 된다. Referring to FIG. 5A, when data "1" is stored and preserved, a positive voltage <+ V> is applied to the bottom word line 10 and a positive voltage <+ Vt / 2 to the word line 17. Apply>. At this time, when the positive voltage <+ Vt / 2> is applied to the drain region 13 and the source region 14, the channel region 12 is turned off.

이러한 경우 플로팅 상태에 있는 채널영역(12)의 양의 전압과 워드라인(17)의 양의 전압 <+Vt/2> 사이에 전압차가 발생하지 않게 된다. 이에 따라, 강유전체층(16)의 극성 변화가 발생하지 않고 이전의 극성 상태를 유지하여 데이타 "1"을 보존할 수 있게 된다. In this case, a voltage difference does not occur between the positive voltage of the channel region 12 in the floating state and the positive voltage <+ Vt / 2> of the word line 17. As a result, the polarity change of the ferroelectric layer 16 does not occur and the previous polarity state can be maintained to preserve the data " 1 ".

도 6은 본 발명에 따른 불휘발성 강유전체 메모리 장치의 단위 어레이를 나타낸 도면이다. 6 is a diagram illustrating a unit array of a nonvolatile ferroelectric memory device according to the present invention.

본 발명은 스위칭 소자 P1,P2와 복수개의 메모리 셀 Q1~Qm을 구비한다. 여기서, 스위칭 소자 P1는 비트라인 BL과 메모리 셀 Q1 사이에 연결되어 게이트 단자를 통해 선택신호 SEL_1가 인가된다. 그리고, 스위칭 소자 P2는 센싱라인 S/L과 메모리 셀 Qm 사이에 연결되어 게이트 단자를 통해 선택신호 SEL_2가 인가된다. The present invention includes switching elements P1 and P2 and a plurality of memory cells Q1 to Qm. Here, the switching element P1 is connected between the bit line BL and the memory cell Q1 to receive the selection signal SEL_1 through the gate terminal. The switching element P2 is connected between the sensing line S / L and the memory cell Qm to apply the selection signal SEL_2 through the gate terminal.

또한, 복수개의 메모리 셀 Q1~Qm은 스위칭 소자 P1,P2 사이에 직렬 연결되어 워드라인 WL_1~WL_m과 버텀 워드라인 BWL_1~BWL_m에 의해 선택적으로 스위칭 동작한다. 각각의 메모리 셀 Q1~Qm의 상세 구성은 도 2b에 도시된 바와 같다. 이에 따라, 메모리 셀 Q1의 소스 단자는 스위칭 소자 P1과 연결되고, 메모리 셀 Qm의 드 레인 단자는 스위칭 소자 P2와 연결된다. In addition, the plurality of memory cells Q1 to Qm are connected in series between the switching elements P1 and P2 to selectively switch between the word lines WL_1 to WL_m and the bottom word lines BWL_1 to BWL_m. The detailed configuration of each memory cell Q1-Qm is as shown in FIG. 2B. Accordingly, the source terminal of the memory cell Q1 is connected to the switching element P1, and the drain terminal of the memory cell Qm is connected to the switching element P2.

도 7은 도 6의 실시예에 따른 본 발명의 로우 데이타 리드 동작을 설명하기 위한 도면이다. FIG. 7 is a view for explaining a row data read operation of the present invention according to the embodiment of FIG. 6.

먼저, 선택된 메모리 셀 Q1에 데이타 "0"이 저장되어 있다고 가정한다. 이러한 경우 모든 워드라인 WL_1~WL5에 그라운드 전압 <GND>이 인가되고, 선택된 셀 Q1의 버텀 워드라인 BWL_1에 음의 값을 갖는 리드전압 <-Vrd>이 인가된다. 그리고, 선택되지 않은 나머지 복수개의 버텀 워드라인 BWL_2~BWL_m에 양의 전압 <+V>이 인가된다. 이에 따라, 선택되지 않은 나머지 복수개의 셀 Q2~Qm은 채널영역(12)의 하부에 공핍층(12a)이 형성되지 않게 되어 채널이 턴온 상태가 된다. First, it is assumed that data "0" is stored in the selected memory cell Q1. In this case, ground voltage <GND> is applied to all word lines WL_1 to WL5, and a negative read voltage <-Vrd> is applied to bottom word line BWL_1 of the selected cell Q1. A positive voltage <+ V> is applied to the remaining plurality of bottom word lines BWL_2 to BWL_m that are not selected. Accordingly, the depletion layer 12a is not formed in the lower portion of the channel region 12 so that the channel is turned on.

반면에, 선택된 메모리 셀 Q1은 버텀 워드라인(10)에 인가되는 리드전압 <-Vrd>에 의해 채널영역(12)의 하부에 공핍층(12a)이 형성된다. 그리고, 채널영역(12)의 상부에 음의 전하가 유도되어 공핍층이 생기지 않게 된다. 이에 따라, 채널영역(12)이 턴온되어 소스영역(14)에서 드레인영역(13)으로 전류가 흐르게 된다. 따라서, 리드 동작 모드시 선택된 메모리 셀 Q1에 저장된 데이타 "0"을 리드할 수 있게 된다. On the other hand, in the selected memory cell Q1, the depletion layer 12a is formed under the channel region 12 by the read voltage <-Vrd> applied to the bottom word line 10. Then, a negative charge is induced on the channel region 12 so that a depletion layer does not occur. Accordingly, the channel region 12 is turned on so that current flows from the source region 14 to the drain region 13. Therefore, data "0" stored in the selected memory cell Q1 can be read in the read operation mode.

도 8은 도 6의 실시예에 따른 본 발명의 하이 데이타 리드 동작을 설명하기 위한 도면이다. FIG. 8 is a diagram for describing a high data read operation of the present invention according to the embodiment of FIG. 6.

먼저, 선택된 메모리 셀 Q1에 데이타 "1"이 저장되어 있다고 가정한다. 이러한 경우 모든 워드라인 WL_1~WL5에 그라운드 전압 <GND>이 인가되고, 선택된 셀 Q1의 버텀 워드라인 BWL_1에 음의 값을 갖는 리드전압 <-Vrd>이 인가된다. 그리 고, 선택되지 않은 나머지 복수개의 버텀 워드라인 BWL_2~BWL_m에 양의 전압 <+V>이 인가된다. 이에 따라, 채널영역(12)의 하부에 공핍층(12a)이 형성되지 않게 되어 채널이 턴온 상태가 된다. First, it is assumed that data "1" is stored in the selected memory cell Q1. In this case, ground voltage <GND> is applied to all word lines WL_1 to WL5, and a negative read voltage <-Vrd> is applied to bottom word line BWL_1 of the selected cell Q1. Then, a positive voltage <+ V> is applied to the remaining plurality of bottom word lines BWL_2 to BWL_m that are not selected. As a result, the depletion layer 12a is not formed below the channel region 12, and the channel is turned on.

반면에, 선택된 메모리 셀 Q1은 버텀 워드라인(10)에 인가되는 리드전압 <-Vrd>에 의해 채널영역(12)의 상부 및 하부에 공핍층(12a,12b)이 형성된다. 이에 따라, 채널영역(12)에 형성된 공핍층(12a,12b)에 의해 채널영역(12)의 채널이 오프되어 소스영역(14)에서 드레인영역(13)으로 전류 경로가 차단된다. 따라서, 리드 동작 모드시 선택된 메모리 셀 Q1에 저장된 데이타 "1"을 리드할 수 있게 된다. On the other hand, in the selected memory cell Q1, depletion layers 12a and 12b are formed on and under the channel region 12 by the read voltage <-Vrd> applied to the bottom word line 10. Accordingly, the channel of the channel region 12 is turned off by the depletion layers 12a and 12b formed in the channel region 12 to block the current path from the source region 14 to the drain region 13. Thus, data "1" stored in the selected memory cell Q1 can be read in the read operation mode.

도 9는 도 6에 도시된 메모리 셀 Q1,Qm과 스위칭 소자 P1,P2의 연결 관계를 나타낸 도면이다. FIG. 9 is a diagram illustrating a connection relationship between the memory cells Q1 and Qm and the switching elements P1 and P2 illustrated in FIG. 6.

스위칭 소자 P1,P2는 절연층(20)의 상부에 N형 채널영역(21)이 형성되며, N형 채널영역(21)의 양측에 P형 드레인 영역(22)과 P형 소스영역(23)이 형성된다. 여기서, P형 소스영역(25)은 비트라인 BL과 연결된다. 그리고, P형 드레인 영역(22)은 N형 소스 영역(14)과 연결라인 L1을 통해 연결된다. 이때, 메모리 셀 Q1,Qm과 스위칭 소자 P1,P2를 연결하는 연결라인 L1은 금속성 도체로 이루어진다. The switching elements P1 and P2 have an N-type channel region 21 formed on the insulating layer 20, and the P-type drain region 22 and the P-type source region 23 on both sides of the N-type channel region 21. Is formed. Here, the P-type source region 25 is connected to the bit line BL. The P-type drain region 22 is connected to the N-type source region 14 through the connection line L1. At this time, the connection line L1 connecting the memory cells Q1, Qm and the switching elements P1, P2 is made of a metallic conductor.

도 10은 본 발명에 따른 불휘발성 강유전체 메모리 장치의 어레이를 나타낸다. 10 illustrates an array of nonvolatile ferroelectric memory devices in accordance with the present invention.

본 발명은 복수개의 비트라인 BL_1~BL_n과 복수개의 센싱라인 S/L_1~S/L_n이 교차되는 영역에 복수개의 단위 셀 어레이(30~33)들이 구비되어, 로오 및 컬럼 방향으로 배치된다. 각각의 단위 셀 어레이(30~33)들의 구성은 도 6에 도시된 바와 같다. 그리고, 복수개의 비트라인 BL_1~BL_n은 복수개의 센스앰프(40)와 일대일 대응하여 연결된다. According to the present invention, a plurality of unit cell arrays 30 to 33 are provided in a region where a plurality of bit lines BL_1 to BL_n and a plurality of sensing lines S / L_1 to S / L_n cross each other and are arranged in a row and column direction. Each unit cell array 30 to 33 is configured as shown in FIG. 6. The plurality of bit lines BL_1 to BL_n are connected in one-to-one correspondence with the plurality of sense amplifiers 40.

도 11은 본 발명에 따른 불휘발성 강유전체 메모리 장치의 라이트 동작을 설명하기 위한 도면이다. 11 illustrates a write operation of a nonvolatile ferroelectric memory device according to the present invention.

본 발명의 라이트 동작 사이클은 두개의 서브 동작 영역으로 구분할 수 있다. 즉, 첫번째 서브 동작 영역에서는 데이타 "1"을 라이트하고, 두번째 서브 동작 영역에서는 데이타 "0"을 라이트한다. The write operation cycle of the present invention can be divided into two sub operation regions. That is, data "1" is written in the first sub-operation area, and data "0" is written in the second sub-operation area.

만약, 데이타 "1"을 보존하고자 할 경우 일정 구간에서 비트라인 BL에 <+Vt/2> 전압을 인가한다. 이에 따라, 첫번째 서브 동작 영역에서 라이트된 데이타 "1"의 값을 메모리 셀에 보존할 수 있게 된다. If data "1" is to be preserved, <+ Vt / 2> voltage is applied to the bit line BL in a predetermined period. Accordingly, the value of the data " 1 " written in the first sub-operation area can be stored in the memory cell.

도 12는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 데이타 "1" 라이트 동작 타이밍도이다. 12 is a timing diagram of data "1" write operation of the nonvolatile ferroelectric memory device according to the present invention.

먼저, 데이타 "1"의 라이트 동작시 도 6에 도시된 메모리 셀 Q1을 선택하는 것을 가정한다. 그리고, t0 구간은 메모리 셀의 프리차지 구간으로 정의한다. First, it is assumed that the memory cell Q1 shown in FIG. 6 is selected during the write operation of data "1". The t0 section is defined as a precharge section of the memory cell.

t1 구간에서 선택신호 SEL_1가 음의 전압으로 천이하고, 선택신호 SEL_2가 양의 전압으로 천이하면, 스위칭 소자 P1가 턴온된다. 이에 따라, 비트라인 BL과 메모리 셀 Q1의 소스 단자가 연결된다. When the selection signal SEL_1 transitions to a negative voltage and the selection signal SEL_2 transitions to a positive voltage in a period t1, the switching element P1 is turned on. Accordingly, the bit line BL is connected to the source terminal of the memory cell Q1.

이때, 복수개의 워드라인 WL_1~WL_m은 그라운드 상태를 유지하고 복수개의 버텀 워드라인 BWL_1~BWL_m은 양의 전압으로 천이한다. 그리고, 비트라인 BL_1과 센싱라인 S/L_1은 그라운드 상태를 유지한다. At this time, the plurality of word lines WL_1 to WL_m maintain the ground state and the plurality of bottom word lines BWL_1 to BWL_m transition to positive voltages. The bit line BL_1 and the sensing line S / L_1 maintain the ground state.

다음에, t3 구간에서 선택된 메모리 셀 Q1과 연결된 워드라인 WL_1에 음의 전압 -V을 인가한다. 이에 따라, 도 3a에 도시된 바와 같이, 워드라인 WL_1과 채녈영역(12) 사이의 강유전체층(16)에 고전압이 인가되어 데이타 "1"을 라이트할 수 있게 된다. Next, a negative voltage −V is applied to the word line WL_1 connected to the selected memory cell Q1 in the period t3. Accordingly, as shown in FIG. 3A, a high voltage is applied to the ferroelectric layer 16 between the word line WL_1 and the channel region 12 so that the data “1” can be written.

이어서, t5 구간에서 워드라인 WL_1이 다시 그라운드 상태로 천이된다. 그리고, t7 구간에서 선택신호 SEL_1, SEL_2가 그라운드 상태로 천이되면 스위칭 소자 P1,P2가 턴오프된다. 이때, 전 구간에서 센싱라인 S/L_1, 비트라인 BL_1 및 선택되지 않은 나머지 워드라인 WL_2~WL_m은 그라운드 상태를 유지한다. Subsequently, the word line WL_1 transitions to the ground state again in the period t5. When the selection signals SEL_1 and SEL_2 transition to the ground state in the period t7, the switching elements P1 and P2 are turned off. At this time, the sensing line S / L_1, the bit line BL_1, and the remaining unselected word lines WL_2 to WL_m maintain the ground state in all sections.

도 13은 본 발명에 따른 불휘발성 강유전체 메모리 장치의 데이타 "0" 라이트 동작 및 데이타 "1" 유지에 관한 동작 타이밍도이다. 13 is an operation timing diagram relating to data "0" write operation and data "1" retention of a nonvolatile ferroelectric memory device according to the present invention.

먼저, 데이타 "0"의 라이트 동작시 도 6에 도시된 메모리 셀 Q1을 선택하는 것을 가정한다. 그리고, t0 구간은 메모리 셀의 프리차지 구간으로 정의한다. First, it is assumed that the memory cell Q1 shown in Fig. 6 is selected during the write operation of data " 0 ". The t0 section is defined as a precharge section of the memory cell.

t1 구간에서 선택신호 SEL_1가 음의 전압으로 천이하면 스위칭 소자 P1가 턴온된다. 이에 따라, 비트라인 BL과 메모리 셀 Q1의 소스 단자가 연결된다. 그리고, 선택신호 SEL_2가 양의 전압 +V의 값으로 천이한다. When the selection signal SEL_1 transitions to a negative voltage in a period t1, the switching element P1 is turned on. Accordingly, the bit line BL is connected to the source terminal of the memory cell Q1. Then, the selection signal SEL_2 transitions to the value of the positive voltage + V.

이때, 복수개의 워드라인 WL_1~WL_m, 비트라인 BL_1 및 센싱라인 S/L_1은 그라운드 상태를 유지한다. 그리고, 모든 버텀 워드라인 BWL_2~BWL_m들은 양의 전압 +V 레벨로 천이하여 전류 경로를 형성한다. In this case, the plurality of word lines WL_1 to WL_m, the bit lines BL_1, and the sensing lines S / L_1 maintain the ground state. All bottom word lines BWL_2 to BWL_m transition to a positive voltage + V level to form a current path.

이에 따라, 모든 메모리 셀 Q1~Qm들이 버텀 워드라인 BWL_1~BWL_m을 통해 비트라인 BL과 연결되어, 비트라인 BL에 인가된 데이타가 모든 셀 Q1~Qm들에 전달될 수 있게 된다. Accordingly, all of the memory cells Q1 to Qm are connected to the bit line BL through the bottom word lines BWL_1 to BWL_m so that data applied to the bit line BL can be transferred to all the cells Q1 to Qm.

다음에, t3 구간에서 메모리 셀 Q1에 라이트할 데이타가 "0"일 경우 비트라인 BL_1은 음의 전압 <-Vt/2> 레벨로 천이한다. 반면에, 메모리 셀 Q1에 저장된 데이타 "1"을 유지하고자 할 경우 비트라인 BL_1은 양의 전압 <+Vt/2> 레벨로 천이한다. Next, when the data to be written to the memory cell Q1 is "0" in the period t3, the bit line BL_1 transitions to the negative voltage <-Vt / 2> level. On the other hand, in the case where the data "1" stored in the memory cell Q1 is to be retained, the bit line BL_1 transitions to a positive voltage <+ Vt / 2> level.

이어서, t4 구간에서 워드라인 WL_1이 양의 전압 <+Vt/2> 레벨로 천이한다. 이러한 경우 도 4a에 도시된 바와 같이, 버텀 워드라인 BWL_1에 의해 메모리 셀 Q1의 채널 영역(12)에 전자가 쌓이게 된다. 따라서, 워드라인 WL_1에 양의 전압 <+Vt/2>이 인가되고 임계 전압차가 발생하여 강유전체층(16)에 채널 전자가 유도되도록 극성이 형성된다. 이에 따라, 메모리 셀 Q1에 데이타 "0"을 라이트할 수 있게 된다. Subsequently, the word line WL_1 transitions to a positive voltage <+ Vt / 2> level in a period t4. In this case, as shown in FIG. 4A, electrons are accumulated in the channel region 12 of the memory cell Q1 by the bottom word line BWL_1. Accordingly, a positive voltage <+ Vt / 2> is applied to the word line WL_1 and a polarity is formed such that a threshold voltage difference occurs to induce channel electrons in the ferroelectric layer 16. As a result, data "0" can be written in the memory cell Q1.

만약, 메모리 셀 Q1에 저장된 데이타 "1"을 그대로 유지하고자 할 경우 비트라인 BL_1에 양의 전압 <+Vt/2>을 인가하여 메모리 셀 Q1에 비트라인 BL_1의 전압이 인가되도록 한다. 이에 따라, 채널 영역(12)에 전자가 형성되는 것을 방지함으로써 데이타 "1"을 보존할 수 있게 된다. If the data "1" stored in the memory cell Q1 is to be kept as it is, a positive voltage <+ Vt / 2> is applied to the bit line BL_1 so that the voltage of the bit line BL_1 is applied to the memory cell Q1. Accordingly, data "1" can be preserved by preventing the formation of electrons in the channel region 12.

이어서, t5 구간에서 워드라인 WL_1이 다시 그라운드 상태로 천이된다. 그리고, t7 구간에서 버텀 워드라인 BWL_1~BWL_m과 선택신호 SEL_1,SEL_2가 그라운드 상태로 천이되어 라이트 동작을 완료한다. Subsequently, the word line WL_1 transitions to the ground state again in the period t5. In the period t7, the bottom word lines BWL_1 to BWL_m and the selection signals SEL_1 and SEL_2 transition to the ground state to complete the write operation.

도 14는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 셀 데이타 센싱에 관한 동작 타이밍도이다. 14 is a timing diagram of cell data sensing of a nonvolatile ferroelectric memory device according to the present invention.

먼저, 데이타의 센싱 동작시 도 6에 도시된 메모리 셀 Q1을 선택하는 것을 가정한다. 그리고, t0 구간은 메모리 셀의 프리차지 구간으로 정의한다. First, it is assumed that the memory cell Q1 shown in FIG. 6 is selected during the data sensing operation. The t0 section is defined as a precharge section of the memory cell.

t1 구간에서 선택신호 SEL_1,SEL_2가 음의 전압으로 천이하면, 스위칭 소자 P1,P2가 턴온된다. 이에 따라, 비트라인 BL과 메모리 셀 Q1의 소스 단자가 연결되고, 센싱라인 S/L과 메모리 셀 Qm의 드레인 단자가 연결된다. When the selection signals SEL_1 and SEL_2 transition to negative voltages in the period t1, the switching elements P1 and P2 are turned on. Accordingly, the bit line BL and the source terminal of the memory cell Q1 are connected, and the sensing line S / L and the drain terminal of the memory cell Qm are connected.

이때, 복수개의 워드라인 WL_1~WL_m, 복수개의 버텀 워드라인 BWL_1~BWL_m은 그라운드 상태를 유지한다. 그리고, 센스앰프(40)와 비트라인 BL_1 및 센싱라인 S/L_1은 그라운드 상태를 유지한다. At this time, the plurality of word lines WL_1 to WL_m and the plurality of bottom word lines BWL_1 to BWL_m maintain the ground state. The sense amplifier 40, the bit line BL_1, and the sensing line S / L_1 maintain the ground state.

이후에, t2 구간에서 선택된 메모리 셀 Q1과 연결된 버텀 워드라인 BWL_1이 음의 전압으로 천이하고, 선택되지 않은 나머지 버텀 워드라인들 BWL_2~BWL_m은 양의 전압으로 천이한다. 이에 따라, 선택된 메모리 셀 Q1을 제외한 나머지 메모리 셀 Q2~Qm들이 센싱라인 S/L_1과 연결된다. Thereafter, the bottom word line BWL_1 connected to the selected memory cell Q1 transitions to a negative voltage in the period t2, and the remaining bottom word lines BWL_2 to BWL_m that are not selected transition to a positive voltage. Accordingly, the remaining memory cells Q2 to Qm except the selected memory cell Q1 are connected to the sensing line S / L_1.

이때, 복수개의 워드라인 WL_1~WL_m들은 모두 그라운드 상태를 유지한다. 따라서, 메모리 셀 Q1에 형성된 극성 상태에 따라 비트라인 BL_1과 센싱라인 S/L 간의 전류의 흐름이 결정된다. At this time, all of the plurality of word lines WL_1 to WL_m maintain the ground state. Accordingly, the flow of current between the bit line BL_1 and the sensing line S / L is determined according to the polarity state formed in the memory cell Q1.

이어서, t3 구간에서 센스앰프(40)가 동작하여 센싱 전압이 비트라인 BL_1에 인가될 경우 메모리 셀 Q1에 저장된 데이타에 따라 비트라인 BL_1의 전류 흐름이 결정된다. Subsequently, when the sense amplifier 40 operates in the period t3 and the sensing voltage is applied to the bit line BL_1, the current flow of the bit line BL_1 is determined according to the data stored in the memory cell Q1.

즉, 도 7에 도시된 바와 같이, 비트라인 BL_1에 일정값 이상의 전류가 인가될 경우 경우 메모리 셀 Q1에 데이타 "0"이 저장되어 있음을 알 수 있다. 반면에, 도 8에 도시된 바와 같이, 비트라인 BL_1에 전류가 인가되지 않을 경우 메모리 셀 Q1에 데이타 "1"이 저장되어 있음을 알 수 있다. That is, as shown in FIG. 7, when a current equal to or greater than a predetermined value is applied to the bit line BL_1, data “0” is stored in the memory cell Q1. On the other hand, as shown in FIG. 8, it can be seen that data "1" is stored in the memory cell Q1 when no current is applied to the bit line BL_1.

다음에, t4 구간에서 센스앰프(40)의 동작이 중지되면 비트라인 BL_1이 그라운드 상태로 천이하여 센싱 동작을 완료한다. 그리고, t5 구간에서 버텀 워드라인 BWL_1~BWL_m이 그라운드 상태로 천이한다. 이후에, t6 구간에서 선택신호 SEL_1,SEL_2가 그라운드 상태로 천이되면 스위칭 소자 P1,P2가 턴오프된다. Next, when the operation of the sense amplifier 40 is stopped in the period t4, the bit line BL_1 transitions to the ground state to complete the sensing operation. In addition, the bottom word lines BWL_1 to BWL_m transition to the ground state in a period t5. Thereafter, when the selection signals SEL_1 and SEL_2 transition to the ground state in the period t6, the switching elements P1 and P2 are turned off.

본 발명에서는 플로팅 채널층(15)이 N형 드레인영역(13), N형 채널영역(12) 및 N형 소스영역(14)으로 이루어진 것을 그 실시예로 설명하였지만, 본 발명은 이에 한정되지 않고 플로팅 채널층(15)이 P형 드레인 영역, P형 채널영역 및 P형 소스영역으로 이루어질 수도 있다. In the present invention, the floating channel layer 15 is composed of an N-type drain region 13, an N-type channel region 12 and an N-type source region 14 in the embodiment, but the present invention is not limited thereto. The floating channel layer 15 may be formed of a P-type drain region, a P-type channel region, and a P-type source region.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다. In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.

이상에서 설명한 바와 같이, 본 발명은 NDRO(Non Destructive Read Out) 방식을 사용하여 리드 동작시 셀의 데이타가 파괴되지 않는다. 이에 따라, 본 발명은 나노 스케일(Nano scale) 강유전체 셀의 저전압 동작시 셀의 신뢰성이 향상되고 리드 동작 속도를 향상시킬 수 있게 된다. 또한, 복수개의 강유전체 단위 셀을 어레이로 구현하여 리드/라이트 동작을 제어함으로써 셀의 집적 용량을 향상시키고 전체적인 사이즈를 줄일 수 있도록 하는 효과를 제공한다. As described above, the present invention does not destroy the data of the cell during the read operation using the Non Destructive Read Out (NDRO) method. Accordingly, the present invention can improve the reliability of the cell during the low voltage operation of the nano-scale ferroelectric cell and improve the read operation speed. In addition, by implementing a plurality of ferroelectric unit cells in an array to control the read / write operation to improve the integrated capacity of the cell and to reduce the overall size.

Claims (20)

복수개의 워드라인과 복수개의 버텀 워드라인에 인가되는 전압에 따라 각각 스위칭 동작이 선택적으로 제어되며 플로팅 채널층이 직렬 연결된 복수개의 메모리 셀; A plurality of memory cells in which switching operations are selectively controlled according to voltages applied to the plurality of word lines and the plurality of bottom word lines, respectively, and in which floating channel layers are connected in series; 제 1선택신호의 상태에 따라 비트라인과 상기 복수개의 메모리 셀을 선택적으로 연결하는 제 1스위칭 소자; 및 A first switching element for selectively connecting a bit line and the plurality of memory cells according to a state of a first selection signal; And 제 2선택신호의 상태에 따라 센싱라인과 상기 복수개의 메모리 셀을 선택적으로 연결하는 제 2스위칭 소자를 구비하고, A second switching element for selectively connecting the sensing line and the plurality of memory cells according to a state of a second selection signal, 상기 복수개의 메모리 셀 각각은 Each of the plurality of memory cells 버텀 워드라인의 상부에 형성된 절연층;An insulation layer formed on the bottom word line; 상기 절연층의 상부에 형성되어 플로팅 상태를 유지하는 N형 채널영역과, 상기 채널영역의 양측에 연결된 N형 드레인 영역 및 N형 소스 영역을 구비하는 상기 플로팅 채널층; The floating channel layer formed on the insulating layer and having an N-type channel region maintaining a floating state, and an N-type drain region and an N-type source region connected to both sides of the channel region; 상기 플로팅 채널층의 상기 채널영역 상부에 형성된 강유전체층; 및 A ferroelectric layer formed on the channel region of the floating channel layer; And 상기 강유전체층의 상부에 형성된 워드라인을 구비함을 특징으로 하는 불휘발성 강유전체 메모리 장치. And a word line formed over the ferroelectric layer. 제 1항에 있어서, 상기 복수개의 메모리 셀에 하이 데이타를 라이트할 경우 상기 제 1스위칭 소자는 턴온 상태를 유지하고 상기 제 2스위칭 소자는 턴오프 상 태를 유지함을 특징으로 하는 불휘발성 강유전체 메모리 장치. The nonvolatile ferroelectric memory device of claim 1, wherein when the high data is written to the plurality of memory cells, the first switching device maintains a turn-on state and the second switching device maintains a turn-off state. . 제 1항 또는 제 2항에 있어서, 상기 복수개의 메모리 셀 중 선택된 메모리 셀은, 상기 버텀 워드라인에 양의 전압이 인가되고, 상기 워드라인에 음의 전압이 인가되며, 상기 비트라인과 상기 센싱라인에 그라운드 전압이 인가된 상태에서, 하이 데이타를 라이트 함을 특징으로 하는 불휘발성 강유전체 메모리 장치. The memory device of claim 1, wherein the selected memory cell of the plurality of memory cells has a positive voltage applied to the bottom word line, a negative voltage applied to the word line, and the bit line and the sensing. A nonvolatile ferroelectric memory device, characterized in that high data is written when a ground voltage is applied to a line. 제 3항에 있어서, 상기 플로팅 채널층은 상기 강유전체층의 극성이 상기 채널영역에 양의 전하를 유도할 경우 고저항 상태가 되어 채널이 턴오프됨을 특징으로 하는 불휘발성 강유전체 메모리 장치. The nonvolatile ferroelectric memory device of claim 3, wherein the floating channel layer is turned into a high resistance state when the polarity of the ferroelectric layer induces positive charge in the channel region. 제 3항에 있어서, 상기 복수개의 메모리 셀 중 선택되지 않은 메모리 셀들에 연결된 복수개의 워드라인은 그라운드 상태를 유지하고 상기 복수개의 버텀 워드라인은 양의 전압을 유지함을 특징으로 하는 불휘발성 강유전체 메모리 장치. 4. The nonvolatile ferroelectric memory device of claim 3, wherein the plurality of word lines connected to unselected memory cells of the plurality of memory cells maintain a ground state and the plurality of bottom word lines maintain a positive voltage. . 제 1항에 있어서, 상기 복수개의 메모리 셀에 로우 데이타를 라이트할 경우 상기 제 1선택신호는 음의 전압 레벨로 천이하고, 상기 제 2선택신호는 양의 전압 레벨로 천이함을 특징으로 하는 불휘발성 강유전체 메모리 장치. 2. The method of claim 1, wherein when writing low data to the plurality of memory cells, the first selection signal transitions to a negative voltage level, and the second selection signal transitions to a positive voltage level. Volatile ferroelectric memory device. 제 1항 또는 제 6항에 있어서, 상기 복수개의 메모리 셀 중 선택된 메모리 셀은, 상기 버텀 워드라인에 양의 전압이 인가되고 상기 워드라인에 상기 양의 전압의 반전압 값이 인가되며, 상기 비트라인에 음의 전압의 반 전압값이 인가된 상태에서, 로우 데이타를 라이트 함을 특징으로 하는 불휘발성 강유전체 메모리 장치. 7. The bit memory device of claim 1, wherein the memory cell selected from the plurality of memory cells has a positive voltage applied to the bottom word line and a half voltage value of the positive voltage applied to the word line. A nonvolatile ferroelectric memory device, characterized in that a low data is written in a state in which a half voltage value of a negative voltage is applied to a line. 제 7항에 있어서, 상기 플로팅 채널층은 상기 강유전체층의 극성이 상기 채널영역에 음의 전하를 유도할 경우 저저항 상태가 되어 채널이 턴온됨을 특징으로 하는 불휘발성 강유전체 메모리 장치. The nonvolatile ferroelectric memory device of claim 7, wherein the floating channel layer is turned on when the polarity of the ferroelectric layer induces a negative charge in the channel region, thereby turning on the channel. 제 7항에 있어서, 상기 복수개의 메모리 셀 중 선택되지 않은 메모리 셀들에 연결된 복수개의 워드라인은 그라운드 상태를 유지하며 상기 복수개의 버텀 워드라인은 양의 전압 레벨을 유지함을 특징으로 하는 불휘발성 강유전체 메모리 장치. 8. The nonvolatile ferroelectric memory of claim 7, wherein a plurality of word lines connected to unselected memory cells of the plurality of memory cells maintain a ground state and the plurality of bottom word lines maintain a positive voltage level. Device. 제 1항에 있어서, 상기 복수개의 메모리 셀의 리드 동작시 상기 제 1스위칭 소자와 상기 제 2스위칭 소자는 턴온 상태를 유지함을 특징으로 하는 불휘발성 강유전체 메모리 장치. The nonvolatile ferroelectric memory device of claim 1, wherein the first switching element and the second switching element maintain a turn-on state during a read operation of the plurality of memory cells. 제 1항 또는 제 10항에 있어서, 상기 복수개의 메모리 셀 중 선택된 메모리 셀은, 상기 버텀 워드라인에 음의 값을 갖는 리드전압이 인가되고 상기 워드라인에 그라운드 전압이 인가된 상태에서 상기 플로팅 채널층에 흐르는 전류값에 따라 데 이타를 리드함을 특징으로 하는 불휘발성 강유전체 메모리 장치. The floating channel of claim 1, wherein the selected memory cell of the plurality of memory cells is configured to have a floating voltage applied to a bottom word line and a ground voltage applied to the word line. A nonvolatile ferroelectric memory device, characterized in that it reads data according to a current value flowing in a layer. 제 1항에 있어서, 상기 플로팅 채널층은 상기 N형 드레인 및 소스영역과 상기 제 1스위칭 소자 및 상기 제 2스위칭 소자를 연결하며 금속성 도체로 이루어진 연결라인을 더 구비함을 특징으로 하는 불휘발성 강유전체 메모리 장치. The nonvolatile ferroelectric of claim 1, wherein the floating channel layer further comprises a connection line connecting the N-type drain and source region, the first switching element, and the second switching element, and formed of a metallic conductor. Memory device. 로오 방향으로 배열된 복수개의 비트라인;A plurality of bit lines arranged in a row direction; 상기 복수개의 비트라인과 수직 방향으로 배열된 복수개의 센싱라인;A plurality of sensing lines arranged in a vertical direction with the plurality of bit lines; 상기 복수개의 비트라인과 상기 복수개의 센싱라인이 교차되는 영역에 위치하여 로오 및 컬럼 방향으로 배열된 복수개의 메모리 셀; 및 A plurality of memory cells arranged in rows and columns in a region where the plurality of bit lines and the plurality of sensing lines cross each other; And 상기 복수개의 비트라인과 일대일 대응하여 연결된 복수개의 센스앰프를 구비하고, And a plurality of sense amplifiers connected in one-to-one correspondence with the plurality of bit lines, 상기 복수개의 메모리 셀 각각은 Each of the plurality of memory cells 버텀 워드라인의 상부에 형성된 절연층;An insulation layer formed on the bottom word line; 상기 절연층의 상부에 형성되어 플로팅 상태를 유지하는 N형 채널영역과, 상기 채널영역의 양측에 연결된 N형 드레인 영역 및 N형 소스 영역을 구비하는 상기 플로팅 채널층; The floating channel layer formed on the insulating layer and having an N-type channel region maintaining a floating state, and an N-type drain region and an N-type source region connected to both sides of the channel region; 상기 플로팅 채널층의 상기 채널영역 상부에 형성된 강유전체층; 및 A ferroelectric layer formed on the channel region of the floating channel layer; And 상기 강유전체층의 상부에 형성된 워드라인을 구비함을 특징으로 하는 불휘발성 강유전체 메모리 장치. And a word line formed over the ferroelectric layer. 제 13항에 있어서, 상기 복수개의 메모리 셀 각각은 The method of claim 13, wherein each of the plurality of memory cells 제 1선택신호의 상태에 따라 비트라인과 상기 복수개의 메모리 셀을 선택적으로 연결하는 제 1스위칭 소자; 및 A first switching element for selectively connecting a bit line and the plurality of memory cells according to a state of a first selection signal; And 제 2선택신호의 상태에 따라 센싱라인과 상기 복수개의 메모리 셀을 선택적으로 연결하는 제 2스위칭 소자를 더 구비함을 특징으로 하는 불휘발성 강유전체 메모리 장치. And a second switching element for selectively connecting the sensing line and the plurality of memory cells in accordance with the state of the second selection signal. 제 14항에 있어서, 상기 복수개의 메모리 셀에 하이 데이타를 라이트할 경우 상기 제 1스위칭 소자는 턴온 상태를 유지하고 상기 제 2스위칭 소자는 턴오프 상태를 유지함을 특징으로 하는 불휘발성 강유전체 메모리 장치. 15. The nonvolatile ferroelectric memory device of claim 14, wherein when the high data is written to the plurality of memory cells, the first switching element maintains a turn-on state and the second switching element maintains a turn-off state. 제 15항에 있어서, 상기 복수개의 메모리 셀 중 선택된 메모리 셀은, 상기 버텀 워드라인에 양의 전압이 인가되고, 상기 워드라인에 음의 전압이 인가되며, 상기 비트라인과 상기 센싱라인에 그라운드 전압이 인가됨을 특징으로 하는 불휘발성 강유전체 메모리 장치. The memory cell of claim 15, wherein a selected voltage of the plurality of memory cells is applied with a positive voltage to the bottom word line, a negative voltage to the word line, and a ground voltage to the bit line and the sensing line. A nonvolatile ferroelectric memory device, characterized in that is applied. 제 15항에 있어서, 상기 복수개의 메모리 셀에 로우 데이타를 라이트할 경우 상기 제 1선택신호는 음의 전압 레벨로 천이하고, 상기 제 2선택신호는 양의 전압 레벨로 천이함을 특징으로 하는 불휘발성 강유전체 메모리 장치. 16. The method of claim 15, wherein when the row data is written to the plurality of memory cells, the first selection signal transitions to a negative voltage level, and the second selection signal transitions to a positive voltage level. Volatile ferroelectric memory device. 제 17항에 있어서, 상기 복수개의 메모리 셀 중 선택된 메모리 셀은, 상기 버텀 워드라인에 양의 전압이 인가되고 상기 워드라인에 상기 양의 전압의 반 전압값이 인가되며, 상기 비트라인에 음의 전압의 반 전압값이 인가됨을 특징으로 하는 불휘발성 강유전체 메모리 장치. 18. The method of claim 17, wherein the selected memory cell of the plurality of memory cells, a positive voltage is applied to the bottom word line, a half voltage value of the positive voltage is applied to the word line, and a negative voltage is applied to the bit line. Non-volatile ferroelectric memory device, characterized in that the voltage applied at half the voltage. 제 15항에 있어서, 상기 복수개의 메모리 셀의 리드 동작시 상기 제 1스위칭 소자와 상기 제 2스위칭 소자는 턴온 상태를 유지함을 특징으로 하는 불휘발성 강유전체 메모리 장치. The nonvolatile ferroelectric memory device of claim 15, wherein the first switching element and the second switching element maintain a turn-on state during a read operation of the plurality of memory cells. 제 19항에 있어서, 상기 복수개의 메모리 셀 중 선택된 메모리 셀은, 상기 버텀 워드라인에 음의 값을 갖는 리드전압이 인가되고 상기 워드라인에 그라운드 전압이 인가된 상태에서 상기 플로팅 채널층에 흐르는 전류값에 따라 데이타를 리드함을 특징으로 하는 불휘발성 강유전체 메모리 장치. 20. The current flowing in the floating channel layer of claim 19, wherein a selected memory cell of the plurality of memory cells is configured to have a read voltage having a negative value applied to the bottom word line and a ground voltage applied to the word line. A nonvolatile ferroelectric memory device characterized by reading data according to a value.
KR1020050040335A 2005-05-13 2005-05-13 Non-volatile ferroelectric memory device KR100682180B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050040335A KR100682180B1 (en) 2005-05-13 2005-05-13 Non-volatile ferroelectric memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050040335A KR100682180B1 (en) 2005-05-13 2005-05-13 Non-volatile ferroelectric memory device

Publications (2)

Publication Number Publication Date
KR20060117792A true KR20060117792A (en) 2006-11-17
KR100682180B1 KR100682180B1 (en) 2007-02-12

Family

ID=37705220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050040335A KR100682180B1 (en) 2005-05-13 2005-05-13 Non-volatile ferroelectric memory device

Country Status (1)

Country Link
KR (1) KR100682180B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100866752B1 (en) * 2007-07-04 2008-11-03 주식회사 하이닉스반도체 Semiconductor memory device using ferroelectric device and method for controlling thereof
KR100866753B1 (en) * 2007-07-04 2008-11-03 주식회사 하이닉스반도체 Semiconductor memory device with ferroelectric device and method for controlling thereof
US8467223B2 (en) 2010-08-05 2013-06-18 Hynix Semiconductor Inc. Non-volatile memory device and sensing method for forming the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100866752B1 (en) * 2007-07-04 2008-11-03 주식회사 하이닉스반도체 Semiconductor memory device using ferroelectric device and method for controlling thereof
KR100866753B1 (en) * 2007-07-04 2008-11-03 주식회사 하이닉스반도체 Semiconductor memory device with ferroelectric device and method for controlling thereof
US8467223B2 (en) 2010-08-05 2013-06-18 Hynix Semiconductor Inc. Non-volatile memory device and sensing method for forming the same

Also Published As

Publication number Publication date
KR100682180B1 (en) 2007-02-12

Similar Documents

Publication Publication Date Title
US7274593B2 (en) Nonvolatile ferroelectric memory device
US7982252B2 (en) Dual-gate non-volatile ferroelectric memory
US7728369B2 (en) Nonvolatile ferroelectric memory device
KR100669558B1 (en) Non-volatile ferroelectric memory device
JP5038599B2 (en) Charge trap insulator memory device
KR100745902B1 (en) Nonvolatile ferro-electric memory device
KR100682180B1 (en) Non-volatile ferroelectric memory device
KR100802248B1 (en) Non-volatile semiconductor memory device
KR100682212B1 (en) Non-volatile ferroelectric memory device
KR100720223B1 (en) Non-volatile ferroelectric memory device
KR100682211B1 (en) Non-volatile ferroelectric memory device
KR100669554B1 (en) Non-volatile ferroelectric memory device
KR100682204B1 (en) Non-volatile ferroelectric memory device
KR100636925B1 (en) Non-volatile ferroelectric memory device
KR100636926B1 (en) Non-volatile ferroelectric memory device
KR100696768B1 (en) Charge trap insulator memory device
KR100720224B1 (en) Non-volatile ferroelectric memory device
KR100636927B1 (en) Float gate memory device
KR100673116B1 (en) Non-volatile ferroelectric memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee