KR20060099266A - 적층 세라믹 콘덴서 및 그 제조 방법 - Google Patents

적층 세라믹 콘덴서 및 그 제조 방법 Download PDF

Info

Publication number
KR20060099266A
KR20060099266A KR1020050020603A KR20050020603A KR20060099266A KR 20060099266 A KR20060099266 A KR 20060099266A KR 1020050020603 A KR1020050020603 A KR 1020050020603A KR 20050020603 A KR20050020603 A KR 20050020603A KR 20060099266 A KR20060099266 A KR 20060099266A
Authority
KR
South Korea
Prior art keywords
dielectric
ceramic capacitor
multilayer ceramic
internal electrode
firing
Prior art date
Application number
KR1020050020603A
Other languages
English (en)
Other versions
KR100765180B1 (ko
Inventor
이귀종
전병호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050020603A priority Critical patent/KR100765180B1/ko
Priority to JP2005376085A priority patent/JP2006253651A/ja
Priority to US11/330,070 priority patent/US20060203423A1/en
Priority to CNA2006100035114A priority patent/CN1832071A/zh
Publication of KR20060099266A publication Critical patent/KR20060099266A/ko
Application granted granted Critical
Publication of KR100765180B1 publication Critical patent/KR100765180B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47FSPECIAL FURNITURE, FITTINGS, OR ACCESSORIES FOR SHOPS, STOREHOUSES, BARS, RESTAURANTS OR THE LIKE; PAYING COUNTERS
    • A47F5/00Show stands, hangers, or shelves characterised by their constructional features
    • A47F5/08Show stands, hangers, or shelves characterised by their constructional features secured to the wall, ceiling, or the like; Wall-bracket display devices
    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47FSPECIAL FURNITURE, FITTINGS, OR ACCESSORIES FOR SHOPS, STOREHOUSES, BARS, RESTAURANTS OR THE LIKE; PAYING COUNTERS
    • A47F13/00Shop or like accessories
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

유전체와 동시 소성이 가능한 녹는점을 가지는 금속으로 형성되는 내부전극, 유전체 및 외부전극을 포함한 적층 세라믹 콘덴서 및 그 제조 방법이 제시된다. 본 발명에 따르면, 적층 세라믹 콘덴서는 복수의 유전체 시트, 그 재질이 나노 크기에서 상기 유전체와 동시 소성이 가능한 녹는점을 가지는 금속이며, 각각의 일단이 상기 유전체 층의 어느 한쪽 단면에 노출되도록 상기 유전체 층간에 형성된 복수의 내부전극 및 상기 노출된 내부전극의 일단과 전기적으로 결합하는 외부전극을 포함하고, 두께가 작으면서 내부전극과 유전체를 동시에 소성할 수 있다.
내부전극, 유전체, 외부전극, 동시 소성.

Description

적층 세라믹 콘덴서 및 그 제조 방법{Multi-layer Ceramic Capacitor and Production Method Thereof}
도 1a는 종래 기술에 따른 소성 시 발생한 내부전극의 끊김을 도시한 도면.
도 1b는 종래 기술에 따른 소성 시 내부전극과 유전체간에 수축률 차이를 도시한 도면.
도 2는 본 발명의 바람직한 실시예에 따른 적층 세라믹 콘덴서를 도시한 도면.
도 3은 본 발명의 바람직한 실시예에 따른 입자의 평균입경과 녹는점의 관계를 도시한 도면.
도 4는 본 발명의 바람직한 실시예에 따른 적층 세라믹 콘덴서의 제조 방법을 도시한 흐름도.
도 5는 본 발명의 바람직한 실시예에 따른 소성시 온도와 부피와의 관계를 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
110 : 소성 전 내부전극
120 : 소성 후 내부전극
210 : 유전체
215 : 내부전극
220 : 외부전극
본 발명은 전자 부품에 관한 것으로, 특히 적층 세라믹 콘덴서 및 그 제조 방법에 관한 것이다.
적층 세라믹 콘덴서(MLCC : Multi-Layer Ceramic Capacitor)는 커패시터를 여러 층으로 적층하여 형성한 전자 부품으로서, DC 신호 차단, 바이패싱(bypassing), 주파수 공진 등 다양한 역할을 수행한다. 전자 제품들의 개인화에 따른 휴대용 단말기의 시장이 점차적으로 확대됨에 따라 적층 세라믹 콘덴서는 소형화, 경량화 되고 있다. 종래 기술에 따르면, 적층 세라믹 콘덴서는 그린 시트(green sheet)에 전극 페이스트(paste)를 인쇄한 후, 다층으로 적층하고 절단(cutting)한 후 고온으로 소결한 다음, 외부전극을 도포, 소결하여 도금하는 공정으로 제조된다.
일반적으로 적층 세라믹 콘덴서의 전기 용량을 향상시키기 위해서는 내부전극의 면적을 크게 하는 방법, 큰 유전상수를 가지는 유전체를 사용하는 방법, 유전체의 두께를 작게 하는 방법, 적층 수를 증가시키는 방법 등이 있다. 여기서 적층 수를 증가시키기 위해서는 내부전극의 두께도 작아져야 한다. 그러나 내부전극의 금속 분말의 크기가 작아 지는 경우 녹는점이 감소하는 것으로 알려져 있다. 따라서 내부전극의 금속 분말의 크기가 감소하면 소결 온도가 작아지며, 소결 시 내부전극의 수축률과 유전체의 수축률이 서로 다르게 되어 전극 끊김 또는 깨짐(crack) 등의 문제점이 나타나게 된다.
도 1a는 종래 기술에 따른 소성 시 발생한 내부전극의 끊김을 도시한 도면이며, 도 1b는 종래 기술에 따른 소성 시 내부전극과 유전체간에 수축률 차이를 도시한 도면이다.
도 1a를 참조하면, 내부전극의 금속 분말(110) 입자의 크기가 작게 되어 그 녹는점이 낮아지는 경우 적층 세라믹 콘덴서의 소성 시 내부전극이 유전체보다 더 크게 수축됨에 따라 내부전극(120)이 끊어 진다. 또한, 도 1b를 참조하면, 내부전극의 금속 분말(110) 입자의 크기가 작게 되어 그 녹는점이 낮아지는 경우 적층 세라믹 콘덴서의 소성 시 온도에 따라 내부전극(120)과 유전체간에 수축률의 차이가 생긴다. 따라서 적층 세라믹 콘덴서의 모양이 일그러지거나 모양이 변해서 깨질 수 있다.
따라서 내부전극에 사용되는 금속 분말이 작은 경우에는 유전체와 동시 소성이 불가능한 문제점이 있다.
본 발명에 따르면 분말 크기가 작으면서 소성시 끊김이 없는 내부전극을 포 함하는 적층 세라믹 콘덴서 및 그 제조 방법을 제시할 수 있다.
또한, 본 발명에 따르면 두께가 작으면서 내부전극과 유전체를 동시에 소성할 수 있는 적층 세라믹 콘덴서 및 그 제조 방법을 제시할 수 있다.
본 발명의 일 측면에 따르면, 내부전극, 유전체 및 외부전극을 포함한 적층 세라믹 콘덴서에 있어서, 내부전극은 나노 크기에서 유전체와 동시 소성이 가능한 녹는점을 가지는 금속으로 형성될 수 있다.
본 발명의 다른 측면에 따르면, 적층 세라믹 콘덴서를 제시할 수 있다.
바람직한 실시예에 따르면, 적층 세라믹 콘덴서는 복수의 유전체 시트, 그 재질이 나노 크기에서 유전체와 동시 소성이 가능한 녹는점을 가지는 금속이며, 각각의 일단이 유전체 층의 어느 한쪽 단면에 노출되도록 유전체 층간에 형성된 복수의 내부전극 및 노출된 내부전극의 일단과 전기적으로 결합하는 외부전극을 포함할 수 있다.
본 발명의 또 다른 측면에 따르면, 적층 세라믹 콘덴서 제조 방법을 제시할 수 있다.
바람직한 실시예에 따르면, 적층 세라믹 콘덴서 제조 방법은 유전체 분말로 유전체 시트를 형성하는 단계, 유전체 시트 상에 나노 크기에서 유전체와 동시 소성이 가능한 녹는점을 가지는 금속 분말로 내부전극을 형성하는 단계, 유전체 분말과 금속 분말을 동시에 소성하는 단계를 포함할 수 있다.
여기서, 금속 분말은 텅스텐(W) 또는 몰리브덴(Mo)일 수 있고, 텅스텐(W) 또는 몰리브덴(Mo) 입자의 평균입경은 1 ~ 100 nm일 수 있다.
또한, 유전체는 50 ~ 200 nm 인 입자의 평균입경을 가진 BaTiO3(Barium Titanate, BT)나 일부 구조가 치환된 BT계일 수 있고, 내부전극은 잉크젯(inkjet) 방식, 그라비어(gravure) 방식 및 스크린 프린트(screen print) 방식 중 어느 하나의 방식에 의해 형성될 수 있다.
이하, 본 발명에 따른 적층 세라믹 콘덴서 및 그 제조 방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 또한, 본 발명의 바람직한 실시예들을 상세히 설명하기에 앞서 적층 세라믹 콘덴서에 대해서 먼저 설명하기로 한다.
도 2는 본 발명의 바람직한 실시예에 따른 적층 세라믹 콘덴서를 도시한 도면이다. 유전체(210)와 내부전극(215)이 형성되어 있는 적층 세라믹 콘덴서(200)와 유전체(210), 내부전극(215) 및 외부전극(220)이 형성되어 있는 적층 세라믹 콘덴서(205)가 도시되어 있다.
유전체(210)는 적층 세라믹 콘덴서의 외부 몸체 부분이며, 그 재질이 세라믹 재료로 되어 있으므로 일반적으로 세라믹 몸체라고 칭한다. 유전체(210)로는 일반 적으로 BaTiO3(Barium Titanate, BT계)가 사용되며, 이는 상온에서 고유전율을 가진다. 유전체(210)인 BT 분말의 소결 온도는 1250℃ 정도이다.
내부전극(215)은 유전체(210) 안에 위치하고 있는 전도성 물질이다. 내부전극(215)의 재료로서 일반적으로 팔라듐(Pb), 니켈(Ni), 구리(Cu) 등이 사용된다. 내부전극(215)의 재료인 팔라듐(Pb), 니켈(Ni), 구리(Cu)의 녹는점은 각각 1555℃, 1452℃, 1083℃이다.
외부전극(220)은 적층 세라믹 콘덴서를 외부 전원과 연결시켜주는 전도성 물질이다. 적층 세라믹 콘덴서는 기판의 표면 실장용으로 설계된 소자이기 때문에 외부전극(220)은 단순히 외부 전압과 연결하는 역할뿐만 아니라 기판에 실장될 때 땜납이 잘 부착되도록 하는 역할까지 수행한다.
여기서 적층 세라믹 콘덴서의 전기 용량은 다음과 같은 관계식으로 표현된다.
Figure 112005013041761-PAT00001
(1)
여기서, C는 전기용량(capacitance), ε은 유전체의 유전상수, d는 유전체의 두께, A는 내부전극의 면적, n은 적층수이다. 식(1)에 의하면, 전기용량을 증가시키기 위해서는 유전상수가 높은 유전체를 사용하거나, 유전체의 두께를 작게 하거나, 내부전극의 면적을 크게 하거나, 적층수를 크게 하여야 한다. 따라서 초고용량 적층 세라믹 콘덴서를 만들기 위해서는 최대한 얇은 층을 형성해야 하므로, 유전체와 내부전극을 동시에 얇게 형성하는 경우 적층 세라믹 콘덴서의 전기용량은 커질 수 있다. 여기서 따라서 유전체와 내부전극을 동시에 얇게 형성하기 위해서는 유전체 분말뿐만 아니라 내부전극에 사용되는 금속 분말도 역시 그 크기가 작아져야 한다. 종래 기술에 따르면, 유전체 분말인 BT의 입경은 100nm까지 생산되고 있으며, 금속 분말인 Ni 분말의 경우에는 분말이 너무 작은 경우 쉽게 산화되는 문제가 발생하므로, 입경이 200nm인 분말이 이용되고 있다.
여기서 금속 분말의 크기가 감소하면, 내부전극의 두께 및 표면 조도(surface roughness)를 감소시킬 수 있는 장점이 있는 반면에, 녹는점이 감소하는 단점이 있다.
도 3은 본 발명의 바람직한 실시예에 따른 입자의 평균입경과 녹는점의 관계를 도시한 도면이다. 도 3을 참조하면, 금(Ag)의 입자와 녹는점의 상관 관계가 도시 된다.
Ph. Buffat과 J-P. Borel은 [Physical Review A, 13 (1976), 2290]에서 금속 입자크기에 따른 녹는점 강하 현상을 다음과 같은 식으로 제시하였다.
Figure 112005013041761-PAT00002
(2)
Figure 112005013041761-PAT00003
여기서, ρs는 고상 밀도 [kg/m3], ρl은 액상 밀도 [kg/m3], L은 숨은열(latent heat) [J/kg], rs는 입자의 크기 [m], γs은 고상의 표면장력 [J/m2], γs:은 액상의 표면장력 [J/m2]이다.
식 (2)에 의하면, 입경의 크기가 나노 크기로 갈수록 그 입자의 녹는점이 크게 감소한다. 이에 따라 내부전극에 사용되는 금속입자의 크기가 감소하면 그 소결 온도가 감소하여, 유전체의 소결 온도와 서로 다르게 된다. 따라서 금속 분말과 유전체 분말을 동시에 소결하는 경우에는 서로 다른 온도에서 수축하여 온도에 따라 수축률이 달라서 상술한 바와 같이 내부전극의 끊김 또는 깨짐(crack) 등의 문제가 발생한다.
이러한 문제점을 해결하기 위해서는 두 가지 방법을 고려해 볼 수 있는데, 첫째, 유전체 분말의 소결 온도를 낮추는 방법, 둘째, 내부전극에 사용되는 금속 분말의 소결 온도를 높이는 방법을 고려할 수 있다. 본 발명의 바람직한 실시예에 따르면, 내부전극의 금속 분말의 소결 온도를 높이는 방법이 제시된다. 즉, 금속 분말이 유전체 분말과 동시 소성이 가능하도록, 높은 녹는점을 가지는 금속을 내부전극용 금속으로 사용한다.
도 4는 본 발명의 바람직한 실시예에 따른 적층 세라믹 콘덴서의 제조 방법을 도시한 흐름도이다.
단계 S405에서, 유전체 분말을 분산제 및 바인더(binder)를 포함한 용액에 분산시킨 현탁액(slurry)을 준비하고, 단계 S410에서, 현탁액을 커리어 필름(carrier film)을 이용하여 필름형태로 성형한다.
단계 S415에서, 성형된 유전체 필름에 높은 녹는점을 가지는 내부전극을 인쇄한다. 여기서 내부전극은 스크린(screen) 방식, 그라비어(gravure), 잉크젯 방식(inkjet) 등 다양한 방법에 의해 인쇄될 수 있다. 여기서 내부전극을 위해 잉크가 사용되는 경우 내부전극용 잉크는 금속 분말, 바인더(binder) 및 용매(solvent)를 포함한다.
단계 S420에서, 내부전극이 인쇄된 유전체 필름을 미리 설정된 수만큼 적층하고, 단계 S425에서, 압착된 후, 단계 S430에서, 칩(chip) 단위로 절단된다. 이후 단계 S435에서, 유전체 분말과 내부전극에 사용되는 금속 분말을 소성하며, 단계 S440에서, 외부전극을 내부전극과 전기적으로 결합되도록 도포하고, 단계 S445에서, 외부전극을 소성한다.
여기서 외부전극은 내부전극용 금속 분말을 소성하기 전에 도포되어 유전체 분말, 내부전극용 금속 분말과 함께 소성될 수도 있다. 단계 S450에서, 도금 공정에 의해 칩(chip) 단위로 적층 세라믹 콘덴서를 완성한다.
여기서 내부전극이 유전체와 동시 소성이 가능한 녹는점을 가지는 금속으로 형성된다면, 본 발명의 바람직한 실시예는 상술한 적층 세라믹 콘덴서의 제조 방법에 제한되지 않고 적용 가능하다. 예를 들어, 유전체와 내부전극을 소성한 후 내부전극이 인쇄된 유전체 필름을 미리 설정된 패턴에 따라 절단할 수도 있다.
도 5는 본 발명의 바람직한 실시예에 따른 소성시 온도와 부피와의 관계를 도시한 도면이다. 도 5를 참조하면, 온도가 높아질수록 소결 시 전체 부피가 작아지는 관계가 도시 된다. 여기서 내부전극이 유전체보다 소결 온도가 작으므로, 동시 소성이 가능할 수 있도록 내부전극으로서 고융점 금속 분말을 사용하면 화살표 방향대로 내부전극의 온도와 부피와의 관계가 유전체의 온도와 부피와의 관계와 일치할 수 있다.
고융점 금속으로서는 몰리브덴(Mo)과 텅스텐(W)을 사용될 수 있다. 몰리브덴(Mo)과 텅스텐(W)의 녹는점은 각각 2622℃와 3387℃이다. 여기서 내부전극으로서 몰리브덴(Mo) 또는 텅스텐(W)을 사용함에 있어, 일반적으로 이용되는 방법이 이용될 수 있다. 즉, 예를 들어, 고융점의 금속은 분말야금법을 사용하여 성형될 수 있고, 금속 분말로 1 ~ 100 nm 크기의 몰리브덴(Mo)과 텅스텐(W) 분말이 사용될 수 있으며, BT 분말 크기는 50 ~ 200 nm가 될 수 있다. 유전체 시트는 다이 코터(die coater) 또는 그라비어 코터(gravure coater)를 사용하여 성형될 수 있다. 또한, 몰리브덴(Mo)과 텅스텐(W)은 유전체와 소결 온도를 일치시키기 위해 코팅없이 사용하거나 또는 표면 코팅하여 사용될 수 있으며, 몰리브덴(Mo)과 텅스텐(W)은 분산제가 들어 있는 용액에 분산시키고, 유전체와의 접착력을 강화하기 위해 고분자를 소량 첨가할 수 있다. 또한, 내부전극의 두께에 따라 다양한 인쇄 방식이 적용될 수 있으며, 예를 들면, 내부전극의 두께가 1mm 이상인 경우에는 스크린(screen) 방식을 사용할 수 있으며, 내부전극의 두께가 1mm 이하인 경우에는 그라비어(gravure) 또는 잉크젯 방식(inkjet)을 이용할 수도 있다. 여기서, 인쇄 방식은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게는 자명한 사항이므로 이에 대한 자세한 설명은 생략한다.
또한, 몰리브덴(Mo)과 텅스텐(W)은 종래 기술에 따라 내부전극으로 사용된 니켈(Ni)보다 비저항의 값이 30% 이상 낮기 때문에 몰리브덴(Mo) 또는 텅스텐(W)을 사용한 적층 세라믹 콘덴서는 고주파 특성이 뛰어나다.
또한, 종래의 스퍼터링(sputtering), 화학기상증착법(CVD), 진공증착법 등과 같은 건조(dry) 공정은 박막 패턴이 가능하지만, 진공 장비 등이 필요하여 비용이 많이 들고, 생산성이 저하되며, 별도의 마스크를 필요로 하여 원하는 위치에만 패턴을 형성할 수 없는 단점이 있다. 그러나 본 발명의 바람직한 실시예에 따른 스크린 인쇄 방식은 저비용으로 생산성이 좋은 장점이 있고, 잉크젯 방식과 그라비어 방식에 따르면 생산성이 좋고, 박막인쇄가 가능하다. 또한, 그라비어 방식은 스크린 인쇄 방식에 비해 작업 속도가 최고 100배 이상 크며, 잉크젯 방식은 제판(마스크 제작) 비용이 필요 없으며, 생산성이 높일 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 물론이다.
상술한 바와 같이 본 발명에 따른 적층 세라믹 콘덴서 및 그 제조 방법은 두 께가 작으면서 소성 시 끊김이 없는 내부전극을 포함할 수 있는 효과가 있다.
또한, 본 발명에 따른 적층 세라믹 콘덴서 및 그 제조 방법은 두께가 작으면서 내부전극과 유전체를 동시에 소성할 수 있는 효과가 있다.

Claims (15)

  1. 내부전극, 유전체 및 외부전극을 포함한 적층 세라믹 콘덴서에 있어서,
    상기 내부전극은 나노 크기에서 상기 유전체와 동시 소성이 가능한 녹는점을 가지는 금속으로 형성된 적층 세라믹 콘덴서.
  2. 제1항에 있어서,
    상기 금속은 텅스텐(W) 또는 몰리브덴(Mo)인 적층 세라믹 콘덴서.
  3. 제2항에 있어서,
    상기 텅스텐(W) 또는 몰리브덴(Mo) 입자의 평균입경은 1 ~ 100 nm인 적층 세라믹 콘덴서.
  4. 제1항에 있어서,
    상기 유전체는 50 ~ 200 nm 인 입자의 평균입경을 가진 BaTiO3인 적층 세라믹 콘덴서.
  5. 제1항에 있어서,
    상기 내부전극은 잉크젯(inkjet) 방식, 그라비어(gravure) 방식 및 스크린 프린트(screen print) 방식 중 어느 하나의 방식에 의해 형성된 적층 세라믹 콘덴서.
  6. 복수의 유전체 시트;
    그 재질이 나노 크기에서 상기 유전체와 동시 소성이 가능한 녹는점을 가지는 금속이며, 각각의 일단이 상기 유전체 층의 어느 한쪽 단면에 노출되도록 상기 유전체 층간에 형성된 복수의 내부전극; 및
    상기 노출된 내부전극의 일단과 전기적으로 결합하는 외부전극을 포함하는 적층 세라믹 콘덴서.
  7. 제6항에 있어서,
    상기 금속은 텅스텐(W) 또는 몰리브덴(Mo)인 적층 세라믹 콘덴서.
  8. 제7항에 있어서,
    상기 텅스텐(W) 또는 몰리브덴(Mo) 입자의 평균입경은 1 ~ 100 nm인 적층 세라믹 콘덴서.
  9. 제6항에 있어서,
    상기 유전체는 50 ~ 200 nm 인 입자의 평균입경을 가진 BaTiO3인 적층 세라믹 콘덴서.
  10. 제6항에 있어서,
    상기 내부전극은 잉크젯(inkjet) 방식, 그라비어(gravure) 방식 및 스크린 프린트(screen print) 방식 중 어느 하나의 방식에 의해 형성된 적층 세라믹 콘덴서.
  11. 유전체 분말로 유전체 시트를 형성하는 단계;
    상기 유전체 시트 상에 나노 크기에서 상기 유전체와 동시 소성이 가능한 녹는점을 가지는 금속 분말로 내부전극을 형성하는 단계; 및
    상기 유전체 분말과 상기 금속 분말을 동시에 소성하는 단계를 포함하는 적층 세라믹 콘덴서 제조 방법.
  12. 제11항에 있어서,
    상기 금속 분말은 텅스텐(W) 또는 몰리브덴(Mo)인 적층 세라믹 콘덴서 제조 방법.
  13. 제12항에 있어서,
    상기 텅스텐(W) 또는 몰리브덴(Mo) 입자의 평균입경은 1 ~ 100 nm인 적층 세라믹 콘덴서 제조 방법.
  14. 제11항에 있어서,
    상기 유전체는 50 ~ 200 nm 인 입자의 평균입경을 가진 BaTiO3인 적층 세라믹 콘덴서 제조 방법.
  15. 제11항에 있어서,
    상기 내부전극은 잉크젯(inkjet) 방식, 그라비어(gravure) 방식 및 스크린 프린트(screen print) 방식 중 어느 하나의 방식에 의해 형성된 적층 세라믹 콘덴 서 제조 방법.
KR1020050020603A 2005-03-11 2005-03-11 적층 세라믹 콘덴서 및 그 제조 방법 KR100765180B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050020603A KR100765180B1 (ko) 2005-03-11 2005-03-11 적층 세라믹 콘덴서 및 그 제조 방법
JP2005376085A JP2006253651A (ja) 2005-03-11 2005-12-27 積層セラミックコンデンサ及びその製造方法
US11/330,070 US20060203423A1 (en) 2005-03-11 2006-01-12 Multi-layer ceramic capacitor and production method thereof
CNA2006100035114A CN1832071A (zh) 2005-03-11 2006-02-05 多层陶瓷电容器及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050020603A KR100765180B1 (ko) 2005-03-11 2005-03-11 적층 세라믹 콘덴서 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060099266A true KR20060099266A (ko) 2006-09-19
KR100765180B1 KR100765180B1 (ko) 2007-10-15

Family

ID=36970603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050020603A KR100765180B1 (ko) 2005-03-11 2005-03-11 적층 세라믹 콘덴서 및 그 제조 방법

Country Status (4)

Country Link
US (1) US20060203423A1 (ko)
JP (1) JP2006253651A (ko)
KR (1) KR100765180B1 (ko)
CN (1) CN1832071A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170017285A (ko) * 2015-08-06 2017-02-15 삼성전기주식회사 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR20170046341A (ko) * 2015-10-21 2017-05-02 삼성전기주식회사 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5104873B2 (ja) 2007-10-19 2012-12-19 富士通株式会社 半導体集積回路装置の動作周波数決定装置および決定方法ならびに決定プログラム
KR101328314B1 (ko) * 2011-05-26 2013-11-11 (주)제이 앤 엘 테크 그라비아 인쇄 제판 롤 및 그 제조 방법
KR101843182B1 (ko) * 2011-05-31 2018-03-28 삼성전기주식회사 적층 세라믹 전자부품

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299289A (ja) * 1992-04-20 1993-11-12 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサの製造方法
JPH08222475A (ja) * 1995-02-10 1996-08-30 Rohm Co Ltd 厚膜型電子部品の製造方法
JP2000223352A (ja) 1999-01-29 2000-08-11 Kyocera Corp 積層セラミックコンデンサ
WO2002091408A1 (de) * 2001-05-08 2002-11-14 Epcos Ag Keramisches vielschichtbauelement und verfahren zur herstellung
JP2003249416A (ja) 2002-02-22 2003-09-05 Murata Mfg Co Ltd 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ
CN1252755C (zh) * 2002-10-14 2006-04-19 清华大学 温度稳定型的贱金属内电极多层陶瓷电容器介电材料
JP2004221304A (ja) 2003-01-15 2004-08-05 Tdk Corp 内部電極を持つ電子部品の製造方法
JP3947118B2 (ja) * 2003-03-03 2007-07-18 Jfeミネラル株式会社 表面処理金属超微粉、その製造方法、導電性金属ペースト及び積層セラミックコンデンサ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170017285A (ko) * 2015-08-06 2017-02-15 삼성전기주식회사 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR20170046341A (ko) * 2015-10-21 2017-05-02 삼성전기주식회사 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터

Also Published As

Publication number Publication date
KR100765180B1 (ko) 2007-10-15
CN1832071A (zh) 2006-09-13
JP2006253651A (ja) 2006-09-21
US20060203423A1 (en) 2006-09-14

Similar Documents

Publication Publication Date Title
USRE49747E1 (en) Multilayer ceramic electronic component to be embedded in board, manufacturing method thereof, and printed circuit board having multilayer ceramic electronic component embedded therein
JP5825322B2 (ja) 積層セラミックキャパシタ、その製造方法及び積層セラミックキャパシタの実装基板
JP6016637B2 (ja) 表面積の大きな3次元電極を備えるキャパシタ及び製造方法
CN104240946B (zh) 多层陶瓷电容器及安装有该多层陶瓷电容器的板
KR20160084614A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP6429935B2 (ja) 積層セラミック電子部品及びその製造方法
JP2013545291A (ja) セラミックコンデンサー及び製造方法
JP6138442B2 (ja) 積層セラミック電子部品及びその製造方法
CN103219151A (zh) 多层陶瓷电子元件及其制造方法
KR20190121190A (ko) 적층 세라믹 전자부품
JP2013030754A (ja) 積層セラミック電子部品
US20140177127A1 (en) Multilayer ceramic electronic component and manufacturing method thereof
KR20120043501A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR100765180B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
US20140126111A1 (en) Multilayered ceramic electronic component and fabricating method thereof
KR102097328B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
JP5694464B2 (ja) 積層セラミック電子部品及び積層セラミック電子部品の実装基板
KR102558221B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
US20220208462A1 (en) Multilayer electronic component
CN114694963A (zh) 多层电子组件
CN111029140B (zh) 多层陶瓷电子组件
JP2023099470A (ja) 積層型電子部品
KR20200067811A (ko) 적층 세라믹 전자부품
CN116612985A (zh) 多层电子组件
JPH07335480A (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee