KR20060084017A - 표시 장치용 박막 트랜지스터 표시판 - Google Patents

표시 장치용 박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR20060084017A
KR20060084017A KR1020050004269A KR20050004269A KR20060084017A KR 20060084017 A KR20060084017 A KR 20060084017A KR 1020050004269 A KR1020050004269 A KR 1020050004269A KR 20050004269 A KR20050004269 A KR 20050004269A KR 20060084017 A KR20060084017 A KR 20060084017A
Authority
KR
South Korea
Prior art keywords
thin film
data line
film transistor
line
gate
Prior art date
Application number
KR1020050004269A
Other languages
English (en)
Inventor
박인호
최상건
홍권삼
이계헌
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050004269A priority Critical patent/KR20060084017A/ko
Publication of KR20060084017A publication Critical patent/KR20060084017A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

절연기판, 상기 절연 기판 위에 형성되어 있는 게이트선, 상기 절연 기판 위에 형성되어 있으며 상기 게이트선과 절연되어 교차하는 제1 데이터선, 상기 절연 기판 위에 형성되어 있으며 상기 게이트선과 절연되어 교차하는 제2 데이터선, 상기 제1 데이터선과 상기 제2 데이터선 사이를 연결하는 제1 선택 박막 트랜지스터, 상기 제1 데이터선과 상기 제2 데이터선 사이를 연결하며 서로 직렬로 연결되어 있는 제2 선택 박막 트랜지스터 및 전위차 형성 축전기, 상기 제1 데이터선과 상기 게이트선에 각각 입력 단자와 제어 단자가 연결되어 있는 제1 스위칭 박막 트랜지스터, 상기 제2 데이선과 상기 게이트선에 각각 입력 단자와 제어 단자가 연결되어 있는 제2 스위칭 박막 트랜지스터, 상기 제1 스위칭 트랜지스터의 출력 단자에 연결되어 있는 제1 부화소 전극 및 상기 제2 스위칭 트랜지스터의 출력 단자에 연결되어 있는 제2 부화소 전극을 포함하는 박막 트랜지스터 표시판을 마련한다.
시인성, 화소분할, 차등전압, 복합구동

Description

표시 장치용 박막 트랜지스터 표시판 {THIN FILM TRANSISTOR ARRAY PANEL FOR DISPLAY DEVICE}
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 회로도이고,
도 2는 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 화소 영역의 배치도이고,
도 3 및 도 4는 각각 도 2의 III-III'선 및 IV-IV'선을 따라 절단한 단면도이고,
도 5는 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구동 선택부의 배치도이고,
도 6은 도 5의 VI-VI'선을 따라 절단한 단면도이다.
본 발명은 표시 장치용 박막 트랜지스터 표시판에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하 여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
그 중에서도 전계가 인가되지 않은 상태에서 액정 분자의 장축을 상하 표시판에 대하여 수직을 이루도록 배열한 수직 배향 모드 액정 표시 장치는 대비비가 크고 넓은 기준 시야각 구현이 용이하여 각광받고 있다. 여기에서 기준 시야각이란 대비비가 1:10인 시야각 또는 계조간 휘도 반전 한계 각도를 의미한다.
수직 배향 모드 액정 표시 장치에서 광시야각을 구현하기 위한 수단으로는 전계 생성 전극에 절개부를 형성하는 방법과 전계 생성 전극 위에 돌기를 형성하는 방법 등이 있다. 절개부와 돌기로 액정 분자가 기우는 방향을 결정할 수 있으므로, 이들을 사용하여 액정 분자의 경사 방향을 여러 방향으로 분산시킴으로써 기준 시야각을 넓힐 수 있다.
그러나 수직 배향 방식의 액정 표시 장치는 전면 시인성에 비하여 측면 시인성이 떨어지는 문제점이 있다. 예를 들어, 절개부가 구비된 PVA(patterned vertically aligned) 방식 액정 표시 장치의 경우에는 측면으로 갈수록 영상이 밝아져서, 심한 경우에는 높은 계조 사이의 휘도 차이가 없어져 그림이 뭉그러져 보이는 경우도 발생한다.
이러한 문제점을 개선하기 위하여 하나의 화소를 두 개의 부화소로 분할하고 두 부화소를 용량성 결합시킨 후 한 쪽 부화소에는 직접 전압을 인가하고 다른 쪽 부화소에는 용량성 결합에 의한 전압 하강을 일으켜 두 부화소의 전압을 달리 함으로써 투과율을 다르게 하는 방법이 제시되었다.
그러나 이러한 방법은 두 부화소의 투과율을 원하는 수준으로 정확하게 맞출 수 없는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 이러한 문제점을 해결하는 것이다.
이러한 기술적 과제를 해결하기 위하여 본 발명에서는 절연기판, 상기 절연 기판 위에 형성되어 있는 게이트선, 상기 절연 기판 위에 형성되어 있으며 상기 게이트선과 절연되어 교차하는 제1 데이터선, 상기 절연 기판 위에 형성되어 있으며 상기 게이트선과 절연되어 교차하는 제2 데이터선, 상기 제1 데이터선과 상기 제2 데이터선 사이를 연결하는 제1 선택 박막 트랜지스터, 상기 제1 데이터선과 상기 제2 데이터선 사이를 연결하며 서로 직렬로 연결되어 있는 제2 선택 박막 트랜지스터 및 전위차 형성 축전기, 상기 제1 데이터선과 상기 게이트선에 각각 입력 단자와 제어 단자가 연결되어 있는 제1 스위칭 박막 트랜지스터, 상기 제2 데이선과 상기 게이트선에 각각 입력 단자와 제어 단자가 연결되어 있는 제2 스위칭 박막 트랜지스터, 상기 제1 스위칭 트랜지스터의 출력 단자에 연결되어 있는 제1 부화소 전극 및 상기 제2 스위칭 트랜지스터의 출력 단자에 연결되어 있는 제2 부화소 전극을 포함하는 박막 트랜지스터 표시판을 마련한다.
여기서, 상기 제1 선택 박막 트랜지스터에 선택 주사 신호를 전달하는 제1 선택 주사 신호선 및 상기 제2 선택 박막 트랜지스터에 선택 주사 신호를 전달하는 제2 선택 주사 신호선을 더 포함할 수 있고, 제2 선택 박막 트랜지스터의 입력 단 자는 상기 제2 데이터선에 연결되어 있고, 상기 제2 선택 박막 트랜지스터의 출력 단자는 상기 전위차 형성 축전기와 연결되어 있으며, 상기 제2 선택 박막 트랜지스터의 제어 단자는 상기 제1 선택 주사 신호선에 연결되어 있는 것이 바람직하다. 상기 제1 및 제2 부화소 전극은 상기 제1 및 제2 데이터선과 인접하는 두 개의 게이트선이 교차하여 구획하는 하나의 화소 영역 내에 배치되어 있으며, 상기 제1 부화소 전극과 상기 제2 부화소 전극의 서로 마주보는 모서리는 상기 게이트선에 대하여 사선 방향으로 뻗은 부분을 반 이상 포함하는 것이 바람직하다.
또는 절연 기판, 상기 절연 기판 위에 제1 방향으로 형성되어 있는 제1 및 제2 선택 주사 신호선, 상기 제1 및 제2 선택 주사 신호선을 덮고 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있으며 각각 상기 제1 및 제2 선택 주사 신호선과 중첩하는 위치에 배치되어 있는 제1 및 제2 반도체, 상기 제1 반도체 위에 형성되어 있으며 상기 제1 선택 주사 신호선을 중심으로 하여 양쪽으로 분리되어 있는 제1 저항성 접촉층, 상기 제2 반도체 위에 형성되어 있으며 상기 제2 선택 주사 신호선을 중심으로 하여 양쪽으로 분리되어 있는 제2 저항성 접촉층, 상기 게이트 절연막 위에 제2 방향으로 형성되어 있으며 상기 제1 저항성 접촉층의 한쪽 위에까지 연장되어 있는 제1 데이터선, 상기 게이트 절연막 위에 제2 방향으로 형성되어 있으며 상기 제1 저항성 접촉층의 다른 한쪽 위에까지 연장되어 있는 제1 가지와 상기 제2 저항성 접촉층의 한쪽 위에까지 연장되어 있는 제2 가지를 포함하는 제2 데이터선, 상기 제2 저항성 접촉층의 다른 한쪽 위에까지 연장되어 있는 제1 축전기 전극, 상기 제1 및 제2 데이터선과 상기 제1 축전기 전극 위에 형성되어 있고 상기 제1 데이터선의 일부를 노출하는 접촉구를 가지는 보호막, 상기 보호막 위에 형성되어 있으며 상기 접촉구를 통하여 상기 제1 데이터선과 연결되어 있고 상기 제1 축전기 전극과 적어도 일부가 중첩하는 제2 축전기 전극을 포함하는 박막 트랜지스터 표시판을 마련한다.
여기서, 상기 제1 축전기용 전극은 상기 제2 축전기용 전극과 중첩하는 부분에서 폭이 확장되어 있는 것이 바람직하고, 상기 제1 및 제2 데이터선과 상기 제1 및 제2 선택 주사선은 서로 직교하는 것이 바람직하다.
또는 절연기판, 상기 절연 기판 위에 형성되어 있는 게이트선, 상기 절연 기판 위에 형성되어 있으며 상기 게이트선과 절연되어 교차하는 제1 데이터선, 상기 절연 기판 위에 형성되어 있으며 상기 게이트선과 절연되어 교차하는 제2 데이터선, 상기 제1 데이터선과 상기 제2 데이터선 사이에 연결되어 있는 전위차 형성 수단, 상기 제1 데이터선과 상기 게이트선에 각각 입력 단자와 제어 단자가 연결되어 있는 제1 스위칭 박막 트랜지스터, 상기 제2 데이선과 상기 게이트선에 각각 입력 단자와 제어 단자가 연결되어 있는 제2 스위칭 박막 트랜지스터, 상기 제1 스위칭 트랜지스터의 출력 단자에 연결되어 있는 제1 부화소 전극 및 상기 제2 스위칭 트랜지스터의 출력 단자에 연결되어 있는 제2 부화소 전극을 포함하는 박막 트랜지스터 표시판을 마련한다.
여기서 상기 전위차 형성 수단은 축전기이거나 저항일 수 있고, 상기 제1 데이터선과 상기 제2 데이터선 사이를 연결하는 제1 선택 박막 트랜지스터 및 상기 전위차 형성 수단과 직렬로 연결되어 상기 제1 데이터선과 상기 제2 데이터선 사이 를 연결하는 제2 선택 박막 트랜지스터를 더 포함할 수도 있다
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
그러면 도 1을 참고하여 본 발명의 일 실시예에 따른 액정 표시 장치에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 회로도이다.
도 1을 보면, 복수의 표시 영역 게이트선(G0)과 제1 및 제2 선택 주사 신호선(GN, GS)이 가로 방향으로 뻗어 있고, 이들과 절연되어 교차하는 복수의 제1 및 제2 데이터선(D1, D2)이 세로 방향으로 뻗어 있다.
여기서 제1 및 제2 선택 주사 신호선(GN, GS)은 제1 및 제2 데이터선(D1, D2)의 인입부에 배치되어 있어서 표시 영역의 게이트선(G0)보다 먼저 제1 및 제2 데이터선(D1, D2)과 교차한다.
제1 데이터선(D1)과 제2 데이터선(D2)은 제1 선택 트랜지스터(TN)를 통하여 서로 연결되어 있고, 또한 제2 선택 트랜지스터(TS)와 전위차 형성 축전기(CS)를 통하여도 서로 연결되어 있다. 여기서 제2 선택 트랜지스터(TS)와 전위차 형성 축전기(CS)는 서로 직렬로 연결되어 있다.
제1 선택 트랜지스터(TN)의 입력 단자는 제2 데이터선(D2)에 연결되어 있고, 출력 단자는 제1 데이터선(D1)에 연결되어 있으며, 제어 단자는 제1 선택 주사 신호선(GN)에 연결되어 있다.
제2 선택 트랜지스터(TS)의 입력 단자는 제2 데이터선(D2)에 연결되어 있고, 출력 단자는 전위차 형성 축전기(CS)의 한쪽 단자에 연결되어 있으며, 제어 단자는 제2 선택 주사 신호선(GS)에 연결되어 있다. 전위차 형성 축전기(CS)의 다른 한쪽 단자는 제1 데이터선(D1)에 연결되어 있다.
제1 및 제2 데이터선(D1, D2)과 인접한 두 개의 게이트선(G0)이 서로 교차하여 구획하는 하나의 화소 영역 내에는 제1 및 제2 스위칭 박막 트랜지스터(T1, T2)와 제1 및 제2 액정 축전기(Clc1, Clc2)가 형성되어 있다.
제1 스위칭 박막 트랜지스터(T1)는 입력 단자가 제1 데이터선(D1)에 연결되어 있고, 출력 단자는 제1 액정 축전기(Clc1)의 한쪽 단자에 연결되어 있으며, 제어 단자는 게이트선(G0)에 연결되어 있다.
제2 스위칭 박막 트랜지스터(T2)는 입력 단자가 제2 데이터선(D2)에 연결되어 있고, 출력 단자는 제2 액정 축전기(Clc2)의 한쪽 단자에 연결되어 있으며, 제어 단자는 게이트선(G0)에 연결되어 있다.
제1 및 제2 액정 축전기(Clc1, Clc2)의 다른 한쪽 단자에는 공통 전압(Vcom) 이 주어진다.
이러한 액정 표시 장치에서는 제1 및 제2 선택 박막 트랜지스터(TN, TS)를 온오프(on-off) 함으로써 화상 신호 전압을 제1 및 제2 데이터선(D1, D2)에 동일하게 인가하거나 서로 다르게 인가할 수 있다. 또는 제2 데이터선(D2) 한쪽에만 화상 신호 전압을 인가할 수도 있다.
먼저, 제1 선택 박막 트랜지스터(TN)를 온(on)하고 제2 선택 박막 트랜지스터(TS)를 오프(off)하면 제2 데이터선(D2)을 통하여 유입된 화상 신호 전압이 제1 선택 박막 트랜지스터(TN)를 통하여 제1 데이터선(D1)으로 그대로 전달된다. 따라서 제1 및 제2 데이터선(D1, D2)에 동일한 화상 신호 전압이 인가되고 이것은 제1 및 제2 스위칭 박막 트랜지스터(T1, T2)를 통하여 제1 및 제2 액정 축전기(Clc1, Clc2)에 전달되어 제1 및 제2 액정 축전기(Clc1, Clc2)를 충전한다. 제1 및 제2 액정 축전기(Clc1, Clc2)에는 동일한 화상 신호 전압이 충전되므로 하나의 화소 영역에 하나의 박막 트랜지스터와 액정 축전기가 형성되어 있는 일반적인 액정 표시 장치와 동일한 표시를 한다.
다음, 제1 선택 박막 트랜지스터(TN)를 오프하고 제2 선택 박막 트랜지스터(TS)를 온하면 제2 데이터선(D2)을 통하여 유입된 화상 신호 전압이 제2 선택 박막 트랜지스터(TS)와 전위차 형성 축전기(CS)를 통하여 제1 데이터선(D1)으로 전달된다. 따라서 제1 데이터선(D1)에 인가되는 화상 신호 전압은 전위차 형성 축전기(CS)로 인하여 제2 데이터선(D1, D2)에 유입된 화상 신호 전압보다 소정 값만큼 낮은 전압이 된다. 이들 차등 화상 신호 전압은 제1 및 제2 스위칭 박막 트랜지스터 (T1, T2)를 통하여 제1 및 제2 액정 축전기(Clc1, Clc2)에 전달되어 제1 및 제2 액정 축전기(Clc1, Clc2)를 충전한다. 제1 및 제2 액정 축전기(Clc1, Clc2)에는 차등 화상 신호 전압이 충전되므로 하나의 화소 영역에 서로 다른 전압이 주어지는 두 영역이 형성되고, 이 두 영역의 감보 곡선이 서로 보상하여 측면 시인성이 개선된다.
제1 선택 박막 트랜지스터(TN)와 제2 선택 박막 트랜지스터(TS)를 모두 오프하면 제1 데이터선(D1)에는 화상 신호 전압이 인가되지 않으므로 제2 액정 축전기에만 화상 신호 전압이 충전된다. 이와 같이, 액정 축전기를 일부만 구동하면 소비 전력을 절감할 수 있다.
이상과 같이, 본 발명의 일 실시예에 따르면 액정 표시 장치를 복합적인 방법으로 구동할 수 있다.
그러나 제1 및 제2 선택 박막 트랜지스터(TN, TS)를 모두 생략하고 제1 데이터선(D1)과 제2 데이터선(D2) 사이에 전위차를 형성하기 위한 축전기 또는 저항 등을 연결함으로써 항상 제1 및 제2 액정 축전기(Clc1, Clc2)에 차등 화상 신호 전압이 충전되도록 할 수도 있다.
그러면 본 발명의 일 실시예에 따른 액정 표시 장치에 대하여 좀 더 구체적으로 살펴본다.
먼저 표시 영역의 각 화소 영역의 구조에 대하여 설명한다.
도 2는 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 화소 영역의 배치도이고, 도 3 및 도 4는 각각 도 2의 III-III'선 및 IV-IV' 선을 따라 절단한 단면도이다.
본 실시예에 따른 액정 표시 장치는 하부 표시판(100), 이와 마주보고 있는 상부 표시판(200) 및 이들 사이에 들어 있는 액정층(3)을 포함한다.
먼저 하부 표시판(100)에 대하여 상세하게 설명한다.
투명한 유리 등으로 이루어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121)이 형성되어 있다.
게이트선(121)은 주로 가로 방향으로 뻗어 있고 물리적, 전기적으로 서로 분리되어 있으며 게이트 신호를 전달한다. 게이트선(121)은 복수의 제1 및 제2 게이트 전극(124a, 124b)을 포함한다. 게이트선(121)은 다른 층 또는 외부 구동 회로와의 연결을 위하여 면적이 다른 부분보다 넓은 끝 부분을 포함할 수 있다.
게이트선(121)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 이루어지는 것이 바람직하다. 그러나 게이트선(121)은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 게이트선(121)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 그러나 게이트선(121)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.
또한 게이트선(121)의 측면은 기판(110)의 표면에 대하여 경사져 있으며 그 경사각은 약 30-80ㅀ이다.
게이트선(121) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소 등으로 이루어진 복수의 제1 및 제2 섬형 반도체(154a, 154b)가 형성되어 있다.
제1 및 제2 섬형 반도체(154a, 154b)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 제1 및 제2 섬형 저항성 접촉 부재(ohmic contact)(163a, 163b, 165a, 165b)가 형성되어 있다. 여기서, 제1 섬형 저항성 접촉 부재(163a, 165a)와 제2 섬형 저항성 접촉 부재(163b, 165b)는 각각 게이트선(121)을 중심으로 하여 양쪽으로 분리되어 있는 두 부분을 포함한다.
제1 및 제2 섬형 반도체(154a, 154b)와 제1 및 제2 섬형 저항성 접촉 부재(163a, 163b, 165a, 165b)의 측면 역시 기판(110)의 표면에 대하여 경사져 있으며 경사각은 30-80ㅀ이다.
제1 및 제2 섬형 저항성 접촉 부재(ohmic contact)(163a, 163b, 165a, 165b) 및 게이트 절연막(140) 위에는 각각 복수의 제1 및 제2 데이터선(data line)(171a, 171b)과 복수 쌍의 제1 및 제2 드레인 전극(drain electrode)(175a, 175b)이 형성되어 있다.
제1 및 제2 데이터선(171a, 171b)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 화상 신호 전압을 전달한다. 제1 및 제2 데이터선(171a, 171b)은 각각 제1 및 제2 드레인 전극(175a, 175b)과 대향하는 복수의 제1 및 제2 소스 전극(source electrode)(173a, 173b)을 포함한다. 또한 다른 층 또는 외부 장치와의 접속을 위하여 폭이 확장되어 있는 끝 부분을 포함할 수 있다.
여기서 제1 및 제2 데이터선(171a, 171b)은 인접하는 두 개의 게이트선(121)과 교차하여 하나의 화소 영역을 구획한다.
제1 및 제2 게이트 전극(124a, 124b), 제1 및 제2 소스 전극(173a, 173b) 및 제1 및 제2 드레인 전극(175a, 175b)은 제1 및 제2 섬형 반도체(154a, 154b)와 함께 제1 및 제2 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173a, 173b)과 드레인 전극(175a, 175b) 사이의 섬형 반도체(154a, 154b)에 형성된다.
제1 및 제2 데이터선(171a, 171b) 및 제1 및 제2 드레인 전극(175a, 175b)은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어지는 것이 바람직하며, 내화성 금속 따위의 하부막(도시하지 않음)과 그 위에 위치한 저저항 물질 상부막(도시하지 않음)으로 이루어진 다층막 구조를 가질 수 있다. 다층 막 구조의 예로는 앞서 설명한 크롬 하부막과 알루미늄 상부막 또는 알루미늄 하부막과 몰리브덴 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.
제1 및 제2 데이터선(171a, 171b) 및 제1 및 제2 드레인 전극(175a, 175b)도 게이트선(121)과 마찬가지로 그 측면이 약 30-80ㅀ의 각도로 경사져 있다.
저항성 접촉 부재(163a, 163b, 165a, 165b)는 그 하부의 반도체(154a, 154b)와 그 상부의 데이터선(171a, 171b) 및 드레인 전극(175a, 175b) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다.
데이터선(171a, 171b) 및 드레인 전극(175a, 175b)과 섬형 반도체(154a, 154b)의 노출된 부분의 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화규소 또는 산화규소로 이루어진 무기물, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진다. 그러나 보호막(180)은 유기막의 우수한 특성을 살리면서도 섬형 반도체(154a, 154b)의 노출된 부분을 보호하기 위하여 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180)에는 제1 및 제2 드레인 전극(175a, 175b)의 일단부를 각각 드러내는 복수의 접촉 구멍(contact hole)(181a, 181b)이 형성되어 있다.
보호막(180) 위에는 제1 및 제2 부화소 전극(190a, 190b)이 형성되어 있다. 제1 및 제2 부화소 전극(190a, 190b)은 ITO 또는 IZO 따위의 투명 도전체 또는 알 루미늄 따위의 반사성 도전체로 이루어진다.
제1 및 제2 부화소 전극(190a, 190b)은 접촉 구멍(181a, 181b)을 통하여 각각 제1 및 제2 드레인 전극(175a, 175b)과 물리적·전기적으로 연결되어 제1 및 제2 드레인 전극(175a, 175b)으로부터 데이터 전압을 인가 받는다.
데이터 전압이 인가된 부화소 전극(190a, 190b)은 상부 표시판(200)의 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(3)의 액정 분자들의 배열을 결정한다. 이 때, 제1 부화소 전극(190a)에 비하여 제2 부화소 전극(190b)의 전압이 낮으면 각 영역에 위치하는 액정의 배열도 다르게 된다. 이와 같이, 하나의 화소 영역에 전압이 서로 다른 2이상의 부분을 형성하면 두 영역의 감마 곡선이 서로 보상하여 액정 표시 장치의 측면 시인성이 향상된다.
또한 앞서 설명하였듯이, 각 부화소 전극(190a, 190b)과 공통 전극(270)은 액정 축전기를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하며, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 유지 축전기를 둘 수 있다.
제1 부화소 전극(190a) 및 제2 부화소 전극(190b)은 소정의 간격을 사이에 두고 분리되어 있으며 제1 부화소 전극(190a)과 제2 부화소 전극(190b)의 서로 인접한 모서리는 게이트선(121)에 대하여 약 45도의 각도를 이루며 상하 양쪽에 위치하는 두 사선부와 이들 두 사선부를 연결하는 수직부로 이루어진다.
제1 부화소 전극(190a)과 제2 부화소 전극(190b)은 화소 영역의 가로 중심선을 중심으로 하여 상하 두 부분으로 등분되어 있다. 또, 제1 부화소 전극(190a)의 상하 중심에는 제1 부화소 전극(190a)의 왼쪽 모서리에서 오른쪽 모서리를 향하여 파고들어온 절개부(191)가 형성되어 있다.
제1 및 제2 부화소 전극(190a, 190b)은 화소 영역의 가로 중심선에 대하여 대략 반전 대칭(inversion symmetry)을 이룬다.
이 때, 나눠진 부분의 수효 또는 절개부의 수효는 화소의 크기, 화소 영역의 가로변과 세로 변의 길이 비, 액정층의 종류나 특성 등 설계 요소에 따라서 달라진다.
게이트선(121)의 끝 부분 및 제2 데이터선(171b)의 각 끝 부분과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 접촉 보조 부재(도시하지 않음)를 제1 및 제2 부화소 전극(190a, 190b)과 같은 층에 같은 물질로 형성할 수 있다.
제1 및 제2 부화소 전극(190a, 190b) 및 보호막(180) 위에는 액정층을 배향할 수 있는 배향막(도시하지 않음)이 도포되는 것이 일반적이다.
다음, 상부 표시판(200)에 대하여 설명한다.
투명한 유리 등으로 이루어진 절연 기판(210) 위에 빛샘을 방지하기 위한 블랙 매트릭스라고 하는 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 화소 영역과 거의 동일한 모양을 가지는 복수의 개구부를 가지고 있다. 이와는 달리 차광 부재(220)는 데이터선(171)에 대응하는 부분과 박막 트랜지스터에 대응하는 부분으로 이루어질 수도 있다. 그러나 차광 부재(220)는 화소 영역과 박막 트랜지스터 부근에서의 빛샘을 차단하기 위하여 다양한 모양을 가질 수 있다.
기판(210) 위에는 또한 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(220)로 둘러싸인 영역 내의 대부분의 곳에 위치하며, 화소 영역을 따라서 세로 방향으로 길게 뻗을 수 있다. 색필터(230)는 적색, 녹색 및 청색 등의 원색 중 하나를 표시할 수 있다.
색필터(230) 및 차광 부재(220)의 위에는 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공하기 위한 덮개막(250)이 형성되어 있다.
덮개막(250)의 위에는 ITO, IZO 등의 투명한 도전체 따위로 이루어진 공통 전극(270)이 형성되어 있다.
공통 전극(270)은 절개부(271, 272)를 가진다. 절개부(271)는 옆으로 누운 Y자 모양을 이루고 있고, 절개부(272)는 게이트선(121)에 대하여 약 45도를 이루는 사선 모양으로 이루어져 있다.
공통 전극(270) 위에는 액정 분자들을 배향하는 배향막(도시하지 않음)이 도포되는 것이 보통이다.
액정층(3)은 음의 유전율 이방성을 가지며 액정 분자는 전계가 없을 때 그 장축이 두 표시판(100, 200)의 표면에 대하여 실질적으로 수직을 이루도록 배향되어 있다.
공통 전극(270)에 소정의 공통 전압을 인가하고 제1 및 제2 부화소 전극(190a, 190b)에 화상 신호 전압을 인가하면 표시판(100, 200)의 표면에 거의 수직인 전계가 생성된다. 전극(190a, 190b, 270)의 절개부(191, 271, 272)는 이러한 전계를 왜곡하여 절개부(191, 271, 272)의 변에 대하여 수직한 수평 성분을 만들어 낸다. 이에 따라 전계는 표시판(100, 200)의 표면에 수직인 방향에 대하여 기울어진 방향을 가리킨다. 액정 분자들은 전계에 응답하여 그 장축이 전계의 방향에 수직을 이루도록 방향을 바꾸고자 하는데, 이때 절개부(191, 271, 272) 및 부화소 전극(190a, 190b)의 변 부근의 전계는 액정 분자의 장축 방향과 나란하지 않고 일정 각도를 이루므로 액정 분자의 장축 방향과 전계가 이루는 평면 상에서 이동 거리가 짧은 방향으로 액정 분자들이 회전한다. 따라서 절개부(191, 271, 272)와 부화소 전극(190a, 190b)의 변은 화소 영역 위에 위치한 액정층(3) 부분을 액정 분자들이 기울어지는 방향이 서로 다른 복수의 도메인으로 나누며, 이에 따라 기준 시야각이 확대된다.
적어도 하나의 절개부(191, 271, 272)는 돌기나 함몰부로 대체할 수 있으며, 절개부(191, 271, 272)의 모양 및 배치는 변형될 수 있다.
다음, 구동 선택부에 대하여 설명한다.
도 5는 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구동 선택부의 배치도이고, 도 6은 도 5의 VI-VI'선을 따라 절단한 단면도이다.
절연 기판(110) 위에 제1 및 제2 선택 주사 신호선(122, 123)이 가로 방향으로 뻗어 있다.
제1 및 제2 선택 주사 신호선(122, 123) 위에는 게이트 절연막(140)이 형성되어 있고, 게이트 절연막(140) 위에는 제1 및 제2 선택 박막 트랜지스터(TFT)용 반도체(152, 153)가 형성되어 있다.
제1 선택 TFT용 반도체(152) 위에는 제1 선택 주사 신호선(122)을 중심으로 하여 양쪽으로 분리되어 있는 제1 저항성 접촉층(161a, 166)이 형성되어 있고, 제2 선택 TFT용 반도체(153) 위에는 제2 선택 주사 신호선(123)을 중심으로 하여 양쪽으로 분리되어 있는 제2 저항성 접촉층(167, 168)이 형성되어 있다.
게이트 절연막(140) 위에는 세로 방향으로 뻗어 있는 제1 데이터선(171a)과 제2 데이터선(171b)이 형성되어 있다. 여기서, 제1 데이터선(171a)은 제1 저항성 접촉층의 한쪽(161a) 위에까지 연장되어 있고, 제2 데이터선(171b)은 제1 저항성 접촉층의 다른 한쪽(166) 위에까지 연장되어 있는 제1 가지(176)와 상기 제2 저항성 접촉층의 한쪽(167) 위에까지 연장되어 있는 제2 가지(177)를 포함한다.
또, 게이트 절연막(140) 위에는 제2 저항성 접촉층의 다른 한쪽(168) 위에까지 연장되어 있는 제1 축전기 전극(178)이 형성되어 있다. 제1 축전기 전극(178)은 한쪽 부분은 확장되어 있다.
제1 및 제2 데이터선(171a, 171b) 및 제1 축전기 전극(178) 위에는 제1 데이터선(171a)의 확장되어 있는 일부분을 노출하는 접촉구(182)를 가지는 보호막(180)이 형성되어 있다.
보호막(180)의 위에는 접촉구(182)를 통하여 제1 데이터선(171a)과 연결되어 있는 제2 축전기 전극(90)이 형성되어 있다. 제2 축전기 전극(90)은 제1 축전기 전극(178)의 폭이 확장되어 있는 부분과 보호막(180)을 사이에 두고 중첩하여 전위차 형성 축전기를 형성한다. 여기서 제2 축전기 전극(90)은 부화소 전극(190a, 190b)을 형성하는 물질인 ITO 또는 IZO 등으로 이루어져 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상과 같이, 본 발명에서는 두 부화소 전극을 별개의 데이터선에 연결하고 이들 별개의 데이터선을 트랜지스터 및 축전기와 트랜지스터를 통하여 연결해 둠으로써 복합 구동을 가능하게 한다.

Claims (12)

  1. 절연기판,
    상기 절연 기판 위에 형성되어 있는 게이트선,
    상기 절연 기판 위에 형성되어 있으며 상기 게이트선과 절연되어 교차하는 제1 데이터선,
    상기 절연 기판 위에 형성되어 있으며 상기 게이트선과 절연되어 교차하는 제2 데이터선,
    상기 제1 데이터선과 상기 제2 데이터선 사이를 연결하는 제1 선택 박막 트랜지스터,
    상기 제1 데이터선과 상기 제2 데이터선 사이를 연결하며 서로 직렬로 연결되어 있는 제2 선택 박막 트랜지스터 및 전위차 형성 축전기,
    상기 제1 데이터선과 상기 게이트선에 각각 입력 단자와 제어 단자가 연결되어 있는 제1 스위칭 박막 트랜지스터,
    상기 제2 데이선과 상기 게이트선에 각각 입력 단자와 제어 단자가 연결되어 있는 제2 스위칭 박막 트랜지스터,
    상기 제1 스위칭 트랜지스터의 출력 단자에 연결되어 있는 제1 부화소 전극 및
    상기 제2 스위칭 트랜지스터의 출력 단자에 연결되어 있는 제2 부화소 전극
    을 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 제1 선택 박막 트랜지스터에 선택 주사 신호를 전달하는 제1 선택 주사 신호선 및
    상기 제2 선택 박막 트랜지스터에 선택 주사 신호를 전달하는 제2 선택 주사 신호선을 더 포함하는 박막 트랜지스터 표시판.
  3. 제1항에서,
    제2 선택 박막 트랜지스터의 입력 단자는 상기 제2 데이터선에 연결되어 있고, 상기 제2 선택 박막 트랜지스터의 출력 단자는 상기 전위차 형성 축전기와 연결되어 있으며, 상기 제2 선택 박막 트랜지스터의 제어 단자는 상기 제1 선택 주사 신호선에 연결되어 있는 박막 트랜지스터 표시판.
  4. 제1항에서,
    상기 제1 및 제2 부화소 전극은 상기 제1 및 제2 데이터선과 인접하는 두 개의 게이트선이 교차하여 구획하는 하나의 화소 영역 내에 배치되어 있는 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 제1 부화소 전극과 상기 제2 부화소 전극의 서로 마주보는 모서리는 상 기 게이트선에 대하여 사선 방향으로 뻗은 부분을 반 이상 포함하는 박막 트랜지스터 표시판.
  6. 절연 기판,
    상기 절연 기판 위에 제1 방향으로 형성되어 있는 제1 및 제2 선택 주사 신호선,
    상기 제1 및 제2 선택 주사 신호선을 덮고 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있으며 각각 상기 제1 및 제2 선택 주사 신호선과 중첩하는 위치에 배치되어 있는 제1 및 제2 반도체,
    상기 제1 반도체 위에 형성되어 있으며 상기 제1 선택 주사 신호선을 중심으로 하여 양쪽으로 분리되어 있는 제1 저항성 접촉층,
    상기 제2 반도체 위에 형성되어 있으며 상기 제2 선택 주사 신호선을 중심으로 하여 양쪽으로 분리되어 있는 제2 저항성 접촉층,
    상기 게이트 절연막 위에 제2 방향으로 형성되어 있으며 상기 제1 저항성 접촉층의 한쪽 위에까지 연장되어 있는 제1 데이터선,
    상기 게이트 절연막 위에 제2 방향으로 형성되어 있으며 상기 제1 저항성 접촉층의 다른 한쪽 위에까지 연장되어 있는 제1 가지와 상기 제2 저항성 접촉층의 한쪽 위에까지 연장되어 있는 제2 가지를 포함하는 제2 데이터선,
    상기 제2 저항성 접촉층의 다른 한쪽 위에까지 연장되어 있는 제1 축전기 전극,
    상기 제1 및 제2 데이터선과 상기 제1 축전기 전극 위에 형성되어 있고 상기 제1 데이터선의 일부를 노출하는 접촉구를 가지는 보호막,
    상기 보호막 위에 형성되어 있으며 상기 접촉구를 통하여 상기 제1 데이터선과 연결되어 있고 상기 제1 축전기 전극과 적어도 일부가 중첩하는 제2 축전기 전극
    을 포함하는 박막 트랜지스터 표시판.
  7. 제6항에서,
    상기 제1 축전기용 전극은 상기 제2 축전기용 전극과 중첩하는 부분에서 폭이 확장되어 있는 박막 트랜지스터 표시판.
  8. 제6항에서,
    상기 제1 및 제2 데이터선과 상기 제1 및 제2 선택 주사선은 서로 직교하는 박막 트랜지스터 표시판.
  9. 절연기판,
    상기 절연 기판 위에 형성되어 있는 게이트선,
    상기 절연 기판 위에 형성되어 있으며 상기 게이트선과 절연되어 교차하는 제1 데이터선,
    상기 절연 기판 위에 형성되어 있으며 상기 게이트선과 절연되어 교차하는 제2 데이터선,
    상기 제1 데이터선과 상기 제2 데이터선 사이에 연결되어 있는 전위차 형성 수단,
    상기 제1 데이터선과 상기 게이트선에 각각 입력 단자와 제어 단자가 연결되어 있는 제1 스위칭 박막 트랜지스터,
    상기 제2 데이선과 상기 게이트선에 각각 입력 단자와 제어 단자가 연결되어 있는 제2 스위칭 박막 트랜지스터,
    상기 제1 스위칭 트랜지스터의 출력 단자에 연결되어 있는 제1 부화소 전극 및
    상기 제2 스위칭 트랜지스터의 출력 단자에 연결되어 있는 제2 부화소 전극
    을 포함하는 박막 트랜지스터 표시판.
  10. 제9항에서,
    상기 전위차 형성 수단은 축전기인 박막 트랜지스터 표시판.
  11. 제9항에서,
    상기 전위차 형성 수단은 저항인 박막 트랜지스터 표시판.
  12. 제9항에서,
    상기 제1 데이터선과 상기 제2 데이터선 사이를 연결하는 제1 선택 박막 트 랜지스터 및
    상기 전위차 형성 수단과 직렬로 연결되어 상기 제1 데이터선과 상기 제2 데이터선 사이를 연결하는 제2 선택 박막 트랜지스터를 더 포함하는 박막 트랜지스터 표시판.
KR1020050004269A 2005-01-17 2005-01-17 표시 장치용 박막 트랜지스터 표시판 KR20060084017A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050004269A KR20060084017A (ko) 2005-01-17 2005-01-17 표시 장치용 박막 트랜지스터 표시판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050004269A KR20060084017A (ko) 2005-01-17 2005-01-17 표시 장치용 박막 트랜지스터 표시판

Publications (1)

Publication Number Publication Date
KR20060084017A true KR20060084017A (ko) 2006-07-21

Family

ID=37174183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050004269A KR20060084017A (ko) 2005-01-17 2005-01-17 표시 장치용 박막 트랜지스터 표시판

Country Status (1)

Country Link
KR (1) KR20060084017A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111403454A (zh) * 2020-03-26 2020-07-10 武汉华星光电半导体显示技术有限公司 显示面板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111403454A (zh) * 2020-03-26 2020-07-10 武汉华星光电半导体显示技术有限公司 显示面板

Similar Documents

Publication Publication Date Title
US20190324331A1 (en) Liquid crystal display
KR101133761B1 (ko) 액정 표시 장치
KR101237011B1 (ko) 액정 표시 장치
KR101319595B1 (ko) 액정 표시 장치
US7916225B2 (en) Liquid crystal display forming a coupling capacitor between a proximate and parallel portion of a drain electrode and a data line
US7880849B2 (en) Display panel with TFT and gate line disposed between sub-electrodes of pixel electrode
KR20060101944A (ko) 액정 표시 장치
KR20090090132A (ko) 액정 표시 장치
KR101197044B1 (ko) 액정 표시 장치
KR101201969B1 (ko) 액정 표시 장치
KR20080101582A (ko) 액정 표시 장치
KR20070087395A (ko) 표시판
KR20080047025A (ko) 액정 표시 장치
KR20100065876A (ko) 액정 표시 장치 및 이의 제조 방법
US8675157B2 (en) Thin-film transistor display panel and liquid crystal display including the same
KR20080102798A (ko) 액정 표시 장치
KR20160086525A (ko) 액정 표시 장치
KR101337265B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101197047B1 (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR20060084017A (ko) 표시 장치용 박막 트랜지스터 표시판
KR20060082318A (ko) 액정 표시 장치
KR20060080761A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20060074547A (ko) 표시 장치용 박막 트랜지스터 표시판
KR20080024697A (ko) 액정 표시 장치
KR20060034802A (ko) 반투과형 액정 표시 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination