KR20060080097A

KR20060080097A - Driving method and apparatus for plasma display panel

Info

Publication number: KR20060080097A
Application number: KR1020050000643A
Authority: KR
Inventors: 안영준; 최경우
Original assignee: 엘지전자 주식회사
Priority date: 2005-01-04
Filing date: 2005-01-04
Publication date: 2006-07-07

Abstract

본 발명은 플라즈마 디스플레이 패널의 구동방법 및 그 구동장치에 관한 것으로, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법 및 그 구동장치는 리셋 구간동안 어드레스 전극을 리셋 과정에 적극적으로 참여시킴으로써, 이후의 어드레스 방전을 용이하게 조정할 수 있는 플라즈마 디스플레이 패널의 구동방법 및 그 구동장치를 제공한다.The present invention relates to a method for driving a plasma display panel and a driving apparatus thereof, wherein the method and driving apparatus for a plasma display panel according to the present invention actively participate in the reset process during the reset period, thereby causing subsequent address discharge. Provided are a driving method and a driving apparatus of the plasma display panel which can be easily adjusted.

이러한 본 발명의 플라즈마 디스플레이 패널의 구동방법은 발광횟수가 다른 다수개의 서브필드가 리셋 구간, 어드레스 구간, 서스테인 구간으로 나뉘고, 각 구간에서 스캔 전극, 서스테인 전극, 어드레스 전극에 소정의 펄스를 인가하여 화상을 표현하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 리셋 구간동안 스캔 전극에 점진적으로 상승하는 상승펄스가 인가되고 상승 펄스에 이어서 점진적으로 하강하는 하강펄스가 인가되는 단계와, 어드레스 전극에 부극성의 펄스가 인가되는 단계를 포함하는 것을 특징으로 한다.In the method of driving the plasma display panel according to the present invention, a plurality of subfields having different emission counts are divided into a reset section, an address section, and a sustain section, and in each section, a predetermined pulse is applied to the scan electrode, the sustain electrode, and the address electrode. In the driving method of the plasma display panel, the rising pulse is gradually applied to the scan electrode during the reset period, and the falling pulse is gradually applied following the rising pulse, and the negative pulse is applied to the address electrode. It characterized in that it comprises the step of applying.

또한 본 발명의 플라즈마 디스플레이 패널의 구동장치는 발광횟수가 다른 다수개의 서브필드가 리셋 구간, 어드레스 구간, 서스테인 구간으로 나뉘고, 각 구간에서 스캔 전극, 서스테인 전극, 어드레스 전극에 소정의 펄스를 인가하여 화상을 표현하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 리셋 구간동안 스캔 전극에 점진적으로 상승하는 상승펄스를 인가하고 상승 펄스에 이어서 점진적으로 하강하는 하강펄스를 인가하는 제 1 구동부 및 리셋 구간동안 어드레스 전극에 부극 성의 펄스를 인가하는 제 2 구동부를 포함하는 것을 특징으로 한다.In addition, in the driving apparatus of the plasma display panel of the present invention, a plurality of subfields having different emission counts are divided into a reset section, an address section, and a sustain section, and in each section, an image is generated by applying a predetermined pulse to the scan electrode, the sustain electrode, and the address electrode. A method of driving a plasma display panel, comprising: applying a rising pulse that gradually rises to a scan electrode during a reset period and a falling pulse that gradually falls after the rising pulse; And a second driver for applying a negative pulse.

Description

플라즈마 디스플레이 패널 구동 방법 및 장치{Driving Method and Apparatus for Plasma Display Panel}Plasma display panel driving method and apparatus {Driving Method and Apparatus for Plasma Display Panel}

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 도.1 is a view showing the structure of a typical plasma display panel.

도 2는 종래 플라즈마 디스플레이 패널의 화상 계조를 표현하는 방법을 나타낸 도.2 is a diagram illustrating a method of expressing image gradation of a conventional plasma display panel.

도 3은 종래의 플라즈마 디스플레이 패널의 구동파형을 나타낸 도.3 is a view showing a driving waveform of a conventional plasma display panel.

도 4(a) 및 도 4(b)는 본 발명의 제 1 실시예에 따른 플라즈마 디스플레이 패널의 구동파형을 나타낸 도.4 (a) and 4 (b) are diagrams showing driving waveforms of the plasma display panel according to the first embodiment of the present invention.

도 5(a) 및 도 5(b)는 본 발명의 제 2 실시예에 따른 플라즈마 디스플레이 패널의 구동파형을 나타낸 도.5 (a) and 5 (b) are diagrams showing driving waveforms of the plasma display panel according to the second embodiment of the present invention.

도 6(a) 및 도 6(b)는 본 발명의 제 3 실시예에 따른 플라즈마 디스플레이 패널의 구동파형을 나타낸 및 도.6 (a) and 6 (b) show driving waveforms of the plasma display panel according to the third embodiment of the present invention;

도 7(a) 및 도 7(b)는 본 발명의 제 4 실시예에 따른 플라즈마 디스플레이 패널의 구동파형을 나타낸 도.7 (a) and 7 (b) are diagrams showing driving waveforms of the plasma display panel according to the fourth embodiment of the present invention.

도 8은 본 발명에 따른 플라즈마 디스플레이 패널의 구동장치를 나타낸 도.8 is a view showing a driving device of a plasma display panel according to the present invention;

본 발명은 플라즈마 디스플레이 패널의 구동방법 및 그 구동장치에 관한 것으로, 보다 상세하게는 리셋 구간동안 어드레스 전극을 리셋 과정에 적극적으로 참여시킴으로써, 이후의 어드레스 방전을 용이하게 조정할 수 있는 플라즈마 디스플레이 패널의 구동방법 및 그 구동장치에 관한 것이다.The present invention relates to a method of driving a plasma display panel and a driving device thereof, and more particularly, to actively drive an address electrode during a reset period, thereby driving a plasma display panel. A method and a driving device thereof.

일반적으로 플라즈마 디스플레이 패널은 전면기판과 후면기판 사이에 형성된 격벽 사이의 공간이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne),헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시장치로서 각광받고 있다.In general, a plasma display panel forms a unit cell with a space between partition walls formed between a front substrate and a rear substrate, and each cell includes neon (Ne), helium (He), or a mixture of neon and helium (Ne +). A main discharge gas such as He) and an inert gas containing a small amount of xenon are filled. When discharged by a high frequency voltage, the inert gas generates vacuum ultraviolet rays and emits phosphors formed between the partition walls to realize an image. Such a plasma display panel has a spotlight as a next generation display device because of its thin and light configuration.

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 도시한 도이다. 도시된 바와 같이, 플라즈마 디스플레이 패널은 화상이 디스플레이 되는 표시면인 전면기판(100) 및 배면을 이루는 후면기판(110)이 일정거리를 사이에 두고 평행하게결합된다.1 illustrates a structure of a general plasma display panel. As shown, the plasma display panel is coupled in parallel with the front substrate 100, which is the display surface on which the image is displayed, and the rear substrate 110 forming the rear surface with a predetermined distance therebetween.

전면기판(100)은 하나의 방전셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(101, Y 전극) 및 서스테인 전극(102, Z 전극), 즉 투명한 ITO물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(101) 및 서스테인 전극(102)이 쌍을 이뤄 형성된다. 스캔 전극(101) 및 서스테인 전극(102)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 유전체층(103)에 의해 덮혀지고, 유전체층(103) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(104)이 형성된다.The front substrate 100 is a scan electrode 101 (Y electrode) and a sustain electrode 102 (Z electrode), that is, a transparent electrode formed of a transparent ITO material to discharge each other in one discharge cell and maintain light emission of the cell. And the scan electrode 101 and the sustain electrode 102 provided as a bus electrode b made of a metal material are formed in pairs. The scan electrode 101 and the sustain electrode 102 are covered by one or more dielectric layers 103 which limit the discharge current and insulate the electrode pairs, and the magnesium oxide top surface of the dielectric layer 103 to facilitate the discharge conditions. A protective layer 104 on which (MgO) is deposited is formed.

후면기판(110)은 복수개의 방전 공간 즉, 방전셀을 형성시키기 위한 스트라이프 타입(또는 웰 타입)의 격벽(111)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 어드레스 전극(112, X 전극)이 격벽(111)에 대해 평행하게 배치된다. 후면기판(110)의 상측면에는 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체(113)가 도포된다. 어드레스 전극(112) 및 형광체(113) 사이에는 어드레스 전극(112)을 보호하고형광체(113)에서 방출되는 가시광선을 전면기판(100)으로 반사시키는 백색 유전체(114)가 형성된다.The rear substrate 110 is arranged such that a plurality of discharge spaces, that is, barrier ribs 111 of a stripe type (or well type) for forming discharge cells are maintained in parallel. In addition, a plurality of address electrodes 112 (X electrodes) that perform address discharge to generate vacuum ultraviolet rays are disposed in parallel with the partition wall 111. On the upper side of the rear substrate 110, R, G, and B phosphors 113 which emit visible light for image display during address discharge are coated. A white dielectric 114 is formed between the address electrode 112 and the phosphor 113 to protect the address electrode 112 and reflect visible light emitted from the phosphor 113 to the front substrate 100.

이와 같은 플라즈마 디스플레이 패널에서 화상의 계조를 구현하는 방법은 다음 도 2와 같다.A method of implementing gray levels of an image in such a plasma display panel is shown in FIG. 2.

도 2는 종래 플라즈마 디스플레이 패널의 화상 계조를 구현하는 방법을 나타낸 도이다. 도시된 바와 같이, 종래 플라즈마 디스플레이 패널의 화상 계조(Gray Level) 표현 방법은 한 프레임을 발광횟수가 다른 여러 서브필드로 나누고,각 서브필드는 다시 모든 셀들을 초기화시키기 위한 리셋기간(RPD), 방전될 셀을선택하기 위한 어드레스기간(APD) 및 방전횟수에 따라 계조를 구현하는 서스테인기간(SPD)으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로나누어지고, 8 개의 서브 필드들(SF1 내지 SF8) 각각은 리셋기간, 어드레스기간 및서스테인 기간으로 다시 나누어지게 된다.2 is a diagram illustrating a method of implementing image grayscale of a conventional plasma display panel. As shown, a gray level display method of a conventional plasma display panel divides one frame into several subfields having different number of emission times, and each subfield has a reset period (RPD) for discharging all cells and a discharge. It is divided into an address period APD for selecting a cell to be used and a sustain period SPD for implementing gray scale according to the number of discharges. For example, when a picture is to be displayed with 256 gray levels, a frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8, and eight subfields SF1 to SF8) Each is subdivided into a reset period, an address period and a sustain period.

각 서브필드의 리셋기간 및 어드레스기간은 각 서브필드마다 동일하다. 방전될 셀을 선택하기 위한 어드레스방전은 어드레스 전극과 스캔 전극인 투명전극 사이의 전압차에 의해 일어난다. 서스테인 기간은각 서브필드에서 2ⁿ(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가된다. 이와같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 각 서브필드의 서스테인기간 즉, 서스테인 방전 횟수를 조절하여 화상의 계조를 표현하게 된다. 이러한 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 살펴보면 다음 도 3과같다.The reset period and the address period of each subfield are the same for each subfield. The address discharge for selecting the cell to be discharged is caused by the voltage difference between the address electrode and the transparent electrode which is the scan electrode. The sustain period is increased at a rate of 2 ⁿ ( ^where n = 0, 1, 2, 3, 4, 5, 6, 7) in each subfield. In this way, since the sustain period is different in each subfield, the gray scale of the image is expressed by adjusting the sustain period of each subfield, that is, the number of sustain discharges. Looking at the driving waveform according to the driving method of the plasma display panel as shown in FIG.

도 3은 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 나타낸 도면이다. 도시된 바와 같이, 플라즈마 디스플레이 패널은 모든 셀들을 초기화시키기 위한 리셋 구간, 방전할 셀을 선택하기 위한 어드레스 구간, 선택된 셀의 방전을 유지시키기 위한 서스테인 구간으로 나뉘어 구동된다.3 is a view illustrating a driving waveform according to a driving method of a conventional plasma display panel. As shown, the plasma display panel is driven by being divided into a reset period for initializing all cells, an address period for selecting a cell to be discharged, and a sustain period for maintaining discharge of the selected cell.

리셋 구간에 있어서, 셋업 구간에는 모든 스캔 전극들에 상승 램프 파형(Ramp-up)이 동시에 인가된다. 이 상승 램프 파형에 의해 전화면의 방전 셀들 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 어드레스 전극과 서스테인 전극상에는 정극성 벽전하가 쌓이게 되며, 스캔 전극 상에는 부극성의 벽전하가 쌓이게 된다.In the reset period, a rising ramp waveform Ramp-up is simultaneously applied to all scan electrodes in the setup period. This rising ramp waveform causes a weak dark discharge within the full discharge cells. By this setup discharge, positive wall charges are accumulated on the address electrode and the sustain electrode, and negative wall charges are accumulated on the scan electrode.

셋 다운 구간에는 상승 램프파형이 공급된 후, 상승 램프파형의 피크전압보 다 낮은 정극성 전압에서 떨어지기 시작하여 그라운드(GND)레벨 전압 이하의 특정 전압레벨까지 떨어지는 하강 램프파형(Ramp-down)이 셀들 내에 미약한 소거방전을 일으킴으로써 스캔 전극에 과도하게 형성된 벽 전하를 충분히 소거시키게 된다.After the rising ramp waveform is supplied in the set-down period, the ramp ramp starts to fall from the positive voltage lower than the peak voltage of the rising ramp waveform and then falls to a specific voltage level below the ground (GND) level voltage. By causing a slight erase discharge in these cells, the wall charges excessively formed in the scan electrode are sufficiently erased.

이 셋 다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다.By this set-down discharge, wall charges such that the address discharge can stably occur remain uniformly in the cells.

어드레스 구간에는 부극성 스캔(Scan) 신호가 스캔 전극들에 순차적으로 인가됨과 동시에 스캔 신호에 동기되어 어드레스 전극에 정극성의 데이터(data) 신호가 인가된다. 이 스캔 신호와 데이터 신호의 전압 차와 리셋 구간에서 생성된 벽 전압이 더해지면서 데이터 신호가 인가되는 방전셀 내에는 어드레스 방전이 발생된다. 어드레스 방전에 의해 선택된 셀들 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 서스테인 전극에는 셋다운 구간과 어드레스 구간 동안에 스캔 전극과의 전압차를 줄여 스캔 전극과의 오방전이 일어나지 않도록 정극성 전압(Vzb)이 공급된다.The negative scan signal is sequentially applied to the scan electrodes in the address period, and the positive data signal is applied to the address electrode in synchronization with the scan signal. As the voltage difference between the scan signal and the data signal and the wall voltage generated in the reset period are added, address discharge is generated in the discharge cell to which the data signal is applied. In the cells selected by the address discharge, wall charges are formed such that a discharge can occur when the sustain voltage Vs is applied. The sustain electrode is supplied with a positive voltage Vzb during the set down period and the address period so as to reduce the voltage difference with the scan electrode so as to prevent erroneous discharge from the scan electrode.

서스테인 구간에는 스캔 전극과 서스테인 전극들에 교번적으로 서스테인 신호(Sus)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 신호가 더해지면서 매 서스테인 신호가 인가될 때 마다 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시 방전이 일어나게 된다.In the sustain period, a sustain signal Su is alternately applied to the scan electrode and the sustain electrodes. In the cell selected by the address discharge, as the wall voltage and the sustain signal in the cell are added, a sustain discharge, that is, a display discharge occurs between the scan electrode and the sustain electrode every time the sustain signal is applied.

이와 같이 함으로써 하나의 서브 필드에서의 플라즈마 디스플레이 패널의 구동과정이 완성된다.In this way, the driving process of the plasma display panel in one subfield is completed.

그런데 플라즈마 디스플레이 패널의 정교한 방전 메카니즘을 고려할 때, 이 와 같은 하나의 서브 필드에서의 플라즈마 디스플레이 패널의 구동과정은 여러가지 제반 문제점들을 내포하고 있는데 특히, 어드레스 구간에서의 문제점들을 리셋 구간과 연계하여 살펴본다.However, in consideration of the precise discharge mechanism of the plasma display panel, the driving process of the plasma display panel in one subfield includes various problems. In particular, the problems in the address section will be described in connection with the reset section. .

기본적으로 어드레스 구간은 실제 데이타를 인가하는 구간으로서, 패널에서 켜지는 셀과 그렇지 않은 셀을 선택하여 켜지는 셀에 벽전하를 쌓아두는 동작을 수행하는 구간이고, 리셋 구간은 어드레스 구간에서 데이타를 인가하기 전에 그 동작이 원활히 수행되도록 하기 위해 각 셀의 상태를 초기화하는 구간이다.Basically, the address section is the section to apply the actual data, and it is the section to carry out the operation of accumulating wall charges in the cell turned on by selecting the cell which is turned on in the panel and the cell which is not turned on, and the reset section applies the data in the address section. This is a section for initializing the state of each cell in order to perform the operation smoothly before.

도 3에 도시된 바와 같이, 종래에는 리셋 구간에서 스캔 전극에 상승 램프 전압이 인가되고 있을 때 어드레스 전극은 그라운드를 유지하고 있다.As shown in FIG. 3, the address electrode maintains the ground when the rising ramp voltage is applied to the scan electrode in the reset period.

이때, 어드레스 전극과 스캔 전극 사이에는 약방전이 일어나 어드레스 전극에는 정극성 벽전하, 스캔 전극에는 부극성 벽전하가 축적되고 서스테인 전극은 그라운드를 유지하므로 역시 소량의 정극성 벽전하가 축적된다.At this time, a weak discharge is generated between the address electrode and the scan electrode, so that positive wall charges are stored at the address electrode, negative wall charges are stored at the scan electrode, and a small amount of positive wall charges are also accumulated because the sustain electrode maintains the ground.

이어서 하강 램프 전압이 인가되면 어드레스 전극의 정극성 벽전하는 그대로 유지하되 서스테인 전극과 스캔 전극간의 방전을 통해 서스테인 전극의 정극성 벽전하를 소거하며, 스캔 전극에 쌓여 있던 다량의 부극성 전하를 서스테인 전극과 스캔 전극이 나누어 가진다.Subsequently, when the falling ramp voltage is applied, the positive wall charge of the address electrode is maintained, but the positive wall charge of the sustain electrode is erased by discharge between the sustain electrode and the scan electrode, and a large amount of negative charge accumulated on the scan electrode is retained. And scan electrodes are divided.

다음으로 어드레스 구간에서 어드레스 전극에 정극성의 데이타 펄스 전압, 스캔 전극에 부극성의 스캔 펄스 전압이 동기되어 인가되면, 어드레스 전극과 스캔 전극간의 전압차와, 리셋 구간동안 형성된 벽전하에 의한 어드레스 전극과 스캔 전극간의 벽전압이 더해지면서 어드레스 방전이 발생한다. Next, when the positive data pulse voltage is applied to the address electrode in the address period and the negative scan pulse voltage is applied in synchronization with the scan electrode, the voltage difference between the address electrode and the scan electrode and the address electrode due to the wall charge formed during the reset period; The address discharge occurs as the wall voltage between the scan electrodes is added.

그런데 이때, 어드레스 방전이 원활하게 발생하려면 어드레스 전극과 스캔 전극간의 전압차와 어드레스 전극과 스캔 전극간의 벽전압을 더한 전압이 어드레스 방전 개시 전압을 초과하여야만 한다.At this time, in order for the address discharge to occur smoothly, the voltage obtained by adding the voltage difference between the address electrode and the scan electrode and the wall voltage between the address electrode and the scan electrode must exceed the address discharge start voltage.

그러나 어드레스 전극과 스캔 전극간의 전압차가 불충분한 경우 또는 리셋 구간동안 충분한 양의 벽전하가 형성되지 않을 경우, 어드레스 방전이 발생하지 않거나 불충분한 강도의 어드레스 방전이 발생함으로 인하여 이 후의 서스테인 방전에 있어서도 악영향을 미치게 된다.However, if the voltage difference between the address electrode and the scan electrode is insufficient or if a sufficient amount of wall charges are not formed during the reset period, there is no adverse effect on the subsequent sustain discharge due to the address discharge not occurring or the address discharge of insufficient strength occurring. Get mad.

이러한 어드레스 방전의 불안정성은 전체적인 플라즈마 디스플레이 패널의 구동과정의 불안정성을 유발하여 종국적으로는 플라즈마 디스플레이 패널의 품위를 저하시키는 주요한 요인으로 작용하는 것이다.Such instability of the address discharge causes instability in the overall driving process of the plasma display panel, and ultimately serves as a major factor in degrading the quality of the plasma display panel.

이러한 문제점을 해결하기 위한 본 발명은 리셋 구간동안 어드레스 전극을 리셋 과정에 적극적으로 참여시켜, 이후의 어드레스 방전을 용이하게 조정함으로써 플라즈마 디스플레이 패널의 구동마진을 확보할 수 있는 플라즈마 디스플레이 패널의 구동방법 및 그 구동장치를 제공하는 것을 목적으로 한다.The present invention for solving this problem is to actively participate in the reset process of the address electrode during the reset period, and to easily adjust the address discharge thereafter to drive the plasma display panel driving method and It is an object to provide the drive device.

이와 같은 목적을 달성하기 위한 본 발명의 플라즈마 디스플레이 패널의 구동방법은 발광횟수가 다른 다수개의 서브필드가 리셋 구간, 어드레스 구간, 서스테인 구간으로 나뉘고, 각 구간에서 스캔 전극, 서스테인 전극, 어드레스 전극에 소정의 펄스를 인가하여 화상을 표현하는 플라즈마 디스플레이 패널의 구동방법에 있 어서, 리셋 구간동안 스캔 전극에 점진적으로 상승하는 상승펄스가 인가되고 상승 펄스에 이어서 점진적으로 하강하는 하강펄스가 인가되는 단계와, 어드레스 전극에 부극성의 펄스가 인가되는 단계를 포함하는 것을 특징으로 한다.In the plasma display panel driving method of the present invention, a plurality of subfields having different emission counts are divided into a reset period, an address period, and a sustain period, and each of the subfields is predetermined to a scan electrode, a sustain electrode, and an address electrode. In the driving method of the plasma display panel to express the image by applying a pulse, the rising pulse is gradually applied to the scan electrode during the reset period and the falling pulse is gradually applied following the rising pulse, and And applying a negative pulse to the address electrode.

부극성의 펄스는 상승펄스가 스캔 전극에 인가되는 동안 어드레스 전극에 인가되는 것을 특징으로 한다.The negative pulse may be applied to the address electrode while the rising pulse is applied to the scan electrode.

부극성의 펄스는 점진적으로 하강하는 부극성의 램프펄스 또는 일정한 전압값을 갖는 부극성의 구형펄스중 어느 하나인 것을 특징으로 한다.The negative pulse is characterized in that it is either a negative ramp pulse that is gradually falling or a negative rectangular pulse having a constant voltage value.

부극성 펄스의 절대치 전압은 0 V 초과 65 V 이하인 것을 특징으로 한다.The absolute voltage of the negative pulse is more than 0 V and less than 65 V.

부극성 펄스의 절대치 전압은 20 V 이상 40 V 이하인 것을 특징으로 한다.The absolute voltage of the negative pulse is 20 V or more and 40 V or less.

또한 본 발명에 따른 플라즈마 디스플레이 패널의 구동장치는 발광횟수가 다른 다수개의 서브필드가 리셋 구간, 어드레스 구간, 서스테인 구간으로 나뉘고, 각 구간에서 스캔 전극, 서스테인 전극, 어드레스 전극에 소정의 펄스를 인가하여 화상을 표현하는 플라즈마 디스플레이 패널의 구동장치에 있어서, 리셋 구간동안 스캔 전극에 점진적으로 상승하는 상승펄스를 인가하고 상승 펄스에 이어서 점진적으로 하강하는 하강펄스를 인가하는 제 1 구동부 및 리셋 구간동안 어드레스 전극에 부극성의 펄스를 인가하는 제 2 구동부를 포함하는 것을 특징으로 한다.In addition, the driving apparatus of the plasma display panel according to the present invention includes a plurality of subfields having different emission counts divided into a reset period, an address period, and a sustain period, and a predetermined pulse is applied to the scan electrode, the sustain electrode, and the address electrode in each period. 1. A driving apparatus of a plasma display panel representing an image, comprising: a first driver for applying a rising pulse gradually rising to a scan electrode during a reset period and a falling pulse gradually falling after the rising pulse and an address electrode during the reset period And a second driver for applying a negative pulse to the second pulse.

부극성의 펄스는 점진적으로 하강하는 부극성의 램프펄스 또는 일정한 전압값을 갖는 부극성의 구형펄스중 어느 하나인 것을 특징으로 한다. The negative pulse is characterized in that it is either a negative ramp pulse that is gradually falling or a negative rectangular pulse having a constant voltage value.

이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention;

도 4(a)는 본 발명의 제 1 실시예에 따른 플라즈마 디스플레이 패널의 구동파형을 나타낸 도이다.4A is a diagram showing a driving waveform of the plasma display panel according to the first embodiment of the present invention.

도 4(a)에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 플라즈마 디스플레이 패널의 구동방법에 있어서, 플라즈마 디스플레이 패널은 모든 셀들을 초기화시키기 위한 리셋 구간, 방전할 셀을 선택하기 위한 어드레스 구간, 선택된 셀의 방전을 유지시키기 위한 서스테인 구간으로 나뉘어 구동된다.As shown in FIG. 4A, in the plasma display panel driving method according to the first embodiment of the present invention, the plasma display panel includes a reset period for initializing all cells and an address for selecting a cell to be discharged. The driving section is divided into a sustain section for maintaining the discharge of the selected cell.

먼저 리셋 구간에 있어서, 셋업 구간에는 모든 스캔 전극들에 상승 램프 파형이 동시에 인가된다. 이 상승 램프 파형에 의해 전화면의 방전 셀들 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 어드레스 전극과 서스테인 전극상에는 정극성 벽전하가 쌓이게 되며, 스캔 전극 상에는 부극성의 벽전하가 쌓이게 된다.First, in the reset period, the rising ramp waveform is simultaneously applied to all the scan electrodes in the setup period. This rising ramp waveform causes a weak dark discharge within the full discharge cells. By this setup discharge, positive wall charges are accumulated on the address electrode and the sustain electrode, and negative wall charges are accumulated on the scan electrode.

이 과정을 보다 상세히 설명하면 다음과 같다. 즉, 셋업 구간동안 모든 스캔 전극에는 제 1 전압(Vs)에서 시작하여 제 2 전압(Vs+Vst)으로 소정의 기울기를 갖고 상승한 후 일정 시간 평형을 유지하다가 제 1 전압(Vs)으로 수직 하강하는 셋업 전압이 인가되고, 어드레스 전극에는 부극성 구형 펄스 전압(-Vx)이 인가된다.This process is described in more detail as follows. That is, during the setup period, all the scan electrodes start at the first voltage Vs and ascend to the second voltage Vs + Vst with a predetermined slope, maintain a constant time, and then fall vertically to the first voltage Vs. The setup voltage is applied, and the negative rectangular pulse voltage (-Vx) is applied to the address electrode.

이와 같이 어드레스 전극에 부극성 구형 펄스 전압(-Vx)을 인가함으로써 형 성되는 전계(Electric field)에 의한 정전기적 인력에 의해 어드레스 전극에는 다량의 정극성 전하들이 축적된다.As described above, a large amount of positive charges are accumulated in the address electrode due to the electrostatic attraction by the electric field formed by applying the negative rectangular pulse voltage (-Vx) to the address electrode.

즉 이때, 어드레스 전극과 스캔 전극 사이에는 약방전이 일어나 어드레스 전극에는 정극성 벽전하, 스캔 전극에는 부극성 벽전하가 축적되고 서스테인 전극은 부극성 전압(-Vx)을 유지하므로 다량의 정극성 벽전하가 축적된다.That is, at this time, a weak discharge occurs between the address electrode and the scan electrode, so that positive wall charges are accumulated at the address electrode, negative wall charges are accumulated at the scan electrode, and the sustain electrode maintains the negative voltage (-Vx). Charges accumulate.

이어서 하강 램프 전압이 인가되는 셋 다운 구간에서, 어드레스 전극의 정극성 벽전하는 그대로 유지하되 서스테인 전극과 스캔 전극간의 방전을 통해 서스테인 전극의 정극성 벽전하를 소거하며, 스캔 전극에 쌓여 있던 다량의 부극성 전하를 서스테인 전극과 스캔 전극이 나누어 가진다.Subsequently, in the set-down period where the falling ramp voltage is applied, the positive wall charge of the address electrode is maintained as it is, but the positive wall charge of the sustain electrode is erased by discharging between the sustain electrode and the scan electrode, and a large amount of negative accumulated in the scan electrode is accumulated. The polarity charge is divided between the sustain electrode and the scan electrode.

다음으로, 어드레스 구간에서 어드레스 전극에 정극성의 데이타 펄스 전압(Va), 스캔 전극에 부극성의 스캔 펄스 전압(-Vy)이 동기되어 인가되면, 어드레스 전극과 스캔 전극간의 전압차(Va+Vy)와, 리셋 구간동안 형성된 벽전하에 의한 어드레스 전극과 스캔 전극간의 벽전압(Vw)이 더해지면서 어드레스 방전이 안정적으로 발생하여 플라즈마 디스플레이 패널의 구동마진을 확보하게 된다.Next, when the positive data pulse voltage Va is applied to the address electrode and the negative scan pulse voltage (-Vy) is synchronously applied to the scan electrode in the address period, the voltage difference Va + Vy between the address electrode and the scan electrode. In addition, as the wall voltage Vw between the address electrode and the scan electrode due to the wall charge formed during the reset period is added, the address discharge is stably generated to secure the driving margin of the plasma display panel.

이와 같이 리셋 구간동안 어드레스 전극상에 정극성 벽전하를 다량 축적하여 이 후의 어드레스 방전에 활용함으로써 어드레스 방전을 안정적으로 발생시키고, 이를 통하여 플라즈마 디스플레이 패널의 구동마진을 확보하게 되는 것이다.In this way, a large amount of positive wall charges are accumulated on the address electrode during the reset period and utilized for subsequent address discharges, thereby stably generating address discharges, thereby securing a driving margin of the plasma display panel.

한편, 서스테인 전극에는 셋다운 구간과 어드레스 구간 동안에 스캔 전극과 의 전압차를 줄여 스캔 전극과의 오방전이 일어나지 않도록 정극성 전압(Vzb)이 공급된다.On the other hand, the positive polarity voltage Vzb is supplied to the sustain electrode such that the voltage difference between the scan electrode is reduced during the set down period and the address period such that erroneous discharge with the scan electrode does not occur.

다음으로, 서스테인 구간에는 스캔 전극과 서스테인 전극들에 교번적으로 서스테인 신호(Sus)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 신호가 더해지면서 매 서스테인 신호가 인가될 때 마다 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시 방전이 일어나게 된다.Next, the sustain signal Su is alternately applied to the scan electrode and the sustain electrodes in the sustain period. In the cell selected by the address discharge, as the wall voltage and the sustain signal in the cell are added, a sustain discharge, that is, a display discharge occurs between the scan electrode and the sustain electrode every time the sustain signal is applied.

이와 같이 함으로써 하나의 서브 필드에서의 본 발명에 제 1 실시예에 따른 플라즈마 디스플레이 패널의 구동과정이 완성된다.In this way, the driving process of the plasma display panel according to the first embodiment of the present invention in one subfield is completed.

이와 같은 본 발명의 제 1 실시예에 따른 플라즈마 디스플레이 패널의 구동방법에 있어서, 부극성의 구형 펄스는 상승 펄스가 스캔 전극에 인가되는 동안 어드레스 전극에 인가되는 것이 바람직하다. 즉, 리셋 구간동안 어드레스 전극에 인가되는 부극성 구형 펄스와 스캔 전극에 인가되는 상승 펄스를 동기시킴으로써 벽전하를 효율적으로 균일화시켜 이 후의 어드레스 방전에 대비하는 것이다.In the driving method of the plasma display panel according to the first embodiment of the present invention, it is preferable that the negative rectangular pulse is applied to the address electrode while the rising pulse is applied to the scan electrode. That is, by synchronizing the negative rectangular pulse applied to the address electrode and the rising pulse applied to the scan electrode during the reset period, the wall charges are efficiently uniformed to prepare for the subsequent address discharge.

또한 본 발명의 제 1 실시예에 따른 플라즈마 디스플레이 패널의 구동방법에 있어서, 리셋 구간동안 어드레스 전극에 인가되는 부극성의 펄스로 점진적으로 하강하는 부극성의 램프 펄스를 채택할 수 있다. 즉, 리셋 구간동안 스캔 전극에 인가되는 상승 펄스에 대응하여 어드레스 전극에 점진적으로 하강하는 부극성의 램프펄스를 인가함으로써 벽전하를 탄력성있게 조절할 수 있다. 이러한 점진적으로 하강하는 부극성의 램프펄스를 채택한 본 발명의 플라즈마 디스플레이 패널의 구동방법은 도 4(b)에 도시되어 있다. In addition, in the driving method of the plasma display panel according to the first embodiment of the present invention, it is possible to adopt a negative ramp pulse that gradually descends to the negative pulse applied to the address electrode during the reset period. That is, the wall charge can be elastically adjusted by applying a negative ramp pulse that gradually descends to the address electrode in response to the rising pulse applied to the scan electrode during the reset period. The driving method of the plasma display panel of the present invention employing such gradually descending negative lamp pulses is shown in Fig. 4 (b).

또한 본 발명의 제 1 실시예에 따른 플라즈마 디스플레이 패널의 구동방법에 있어서, 리셋 구간동안 어드레스 전극에 인가되는 부극성 펄스의 절대치 전압은 0 V 초과 65 V 이하로 하는 것이 바람직하다. 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법에 있어서는 어드레스 전극을 리셋 과정에 적극적으로 참여시킴으로써 리셋 과정을 더욱 충실히 수행할 수 있도록 하는 것이나, 어드레스 전극에 과도한 부극성 전압을 인가할 경우 리셋 과정에 있어 원하지 않는 강방전을 야기함으로써 플라즈마 디스플레이 패널의 콘트라스트 비 특성을 저하시킬 우려가 있다. 따라서, 리셋 구간동안 어드레스 전극에 인가되는 부극성 펄스의 절대치 전압의 하한치로서 0 V 초과해야하고 상한치로는 65 V 이하로 하는 것이 바람직한 것이다.In the method of driving the plasma display panel according to the first embodiment of the present invention, it is preferable that the absolute voltage of the negative pulse applied to the address electrode during the reset period is more than 0 V and less than 65 V. In the driving method of the plasma display panel according to the present invention, the reset process can be more faithfully performed by actively participating in the address electrode, or when the excessive negative voltage is applied to the address electrode, There is a concern that the contrast ratio characteristics of the plasma display panel may be lowered by causing strong discharge. Therefore, the lower limit of the absolute voltage of the negative pulse applied to the address electrode during the reset period should exceed 0 V and the upper limit should be 65 V or less.

또한 더욱 바람직하게는 부극성 펄스의 절대치 전압은 20 V 이상 40 V 이하로 함으로써 리셋 과정에 어드레스 전극을 적극적으로 참여시키는 동시에 원하지 않는 강방전을 예방하여 콘트라스트 비 특성의 저하를 막을 수 있다.More preferably, the absolute voltage of the negative pulse is 20 V or more and 40 V or less, thereby actively participating in the address electrode in the reset process, and preventing unwanted strong discharge, thereby preventing the degradation of the contrast ratio characteristic.

본 발명의 제 1 실시예에 따른 플라즈마 디스플레이 패널의 구동방법은 이상에서 상세히 설명한 바와 같이 함으로써, 어드레스 방전을 용이하게 조정하여 플라즈마 디스플레이 패널의 구동마진을 확보할 수 있는 플라즈마 디스플레이 패널의 구동방법을 제공한다.The method of driving the plasma display panel according to the first embodiment of the present invention provides a method of driving the plasma display panel which can secure the driving margin of the plasma display panel by easily adjusting the address discharge as described above. do.

도 5(a)는 본 발명의 제 2 실시예에 따른 플라즈마 디스플레이 패널의 구동파형을 나타낸 도이다.5A is a diagram showing a driving waveform of the plasma display panel according to the second embodiment of the present invention.

도 5(a)에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 플라즈마 디스플레이 패널의 구동방법에 있어서, 플라즈마 디스플레이 패널은 모든 셀들을 초기 화시키기 위한 리셋 구간, 방전할 셀을 선택하기 위한 어드레스 구간, 선택된 셀의 방전을 유지시키기 위한 서스테인 구간으로 나뉘어 구동된다.As shown in FIG. 5A, in the method of driving a plasma display panel according to the second embodiment of the present invention, the plasma display panel includes a reset period for initializing all cells and a cell for selecting a cell to be discharged. The driving is divided into an address period and a sustain period for maintaining the discharge of the selected cell.

이와 같이 어드레스 전극에 부극성 구형 펄스 전압(-Vx)을 인가함으로써 형성되는 전계(Electric field)에 의한 정전기적 인력에 의해 어드레스 전극에는 다량의 정극성 전하들이 축적된다.As described above, a large amount of positive charges are accumulated in the address electrode due to electrostatic attraction due to an electric field formed by applying the negative rectangular pulse voltage (-Vx) to the address electrode.

이어서 하강 램프 전압이 인가되는 셋 다운 구간에서, 어드레스 전극의 정극성 벽전하는 그대로 유지하되 서스테인 전극과 스캔 전극간의 방전을 통해 서스테인 전극의 정극성 벽전하를 소거하며, 스캔 전극에 쌓여 있던 다량의 부극성 전하 를 서스테인 전극과 스캔 전극이 나누어 가진다.Subsequently, in the set-down period where the falling ramp voltage is applied, the positive wall charge of the address electrode is maintained as it is, but the positive wall charge of the sustain electrode is erased by discharging between the sustain electrode and the scan electrode, and a large amount of negative accumulated in the scan electrode is accumulated. The polar charge is divided between the sustain electrode and the scan electrode.

다음으로, 어드레스 구간에서 어드레스 전극에 정극성의 데이타 펄스 전압(Va′), 스캔 전극에 부극성의 스캔 펄스 전압(-Vy)이 동기되어 인가되면, 어드레스 전극과 스캔 전극간의 전압차(Va′+Vy)와, 리셋 구간동안 형성된 벽전하에 의한 어드레스 전극과 스캔 전극간의 벽전압(Vw)이 더해지면서 어드레스 방전이 안정적으로 발생하여 플라즈마 디스플레이 패널의 구동마진을 확보하게 된다.Next, when the positive data pulse voltage Va ′ is applied to the address electrode and the negative scan pulse voltage −Vy is applied to the scan electrode in the address period, the voltage difference Va ′ + between the address electrode and the scan electrode is synchronized. Vy) and the wall voltage Vw between the address electrode and the scan electrode due to the wall charges formed during the reset period are added, thereby stably generating the address discharge to secure the driving margin of the plasma display panel.

제 1 실시예와 비교하여 차이점은 제 2 실시예에 따라 어드레스 구간에서 어드레스 전극에 인가되는 정극성의 데이타 펄스 전압(Va′)은 제 1 실시예에 따라 어드레스 구간에서 어드레스 전극에 인가되는 정극성의 데이타 펄스 전압(Va)보다 작다는 것이다.The difference compared with the first embodiment is that the positive data pulse voltage Va ′ applied to the address electrode in the address period according to the second embodiment is the positive data applied to the address electrode in the address period according to the first embodiment. It is smaller than the pulse voltage Va.

이와 같이 리셋 구간동안 어드레스 전극상에 정극성 벽전하를 다량 축적하여 이 후의 어드레스 방전에 활용함으로써 어드레스 방전을 안정적으로 발생시키는 한편, 어드레스 방전을 위해 어드레스 구간에서 어드레스 전극에 인가되는 정극성의 데이타 펄스 전압(Va′)의 크기를 낮춰 줌으로써 플라즈마 디스플레이 패널의 구동마진을 확보하게 되는 것이다.In this way, a large amount of positive wall charges are accumulated on the address electrode during the reset period and utilized for subsequent address discharges to stably generate the address discharges, while the positive data pulse voltages applied to the address electrodes in the address periods for the address discharges. By decreasing the size of Va ′, the driving margin of the plasma display panel is secured.

한편, 서스테인 전극에는 셋다운 구간과 어드레스 구간 동안에 스캔 전극과의 전압차를 줄여 스캔 전극과의 오방전이 일어나지 않도록 정극성 전압(Vzb)이 공급된다. On the other hand, the positive polarity voltage Vzb is supplied to the sustain electrode such that the voltage difference between the scan electrode is reduced during the set down period and the address period such that erroneous discharge with the scan electrode does not occur.

이와 같이 함으로써 하나의 서브 필드에서의 본 발명에 제 2 실시예에 따른 플라즈마 디스플레이 패널의 구동과정이 완성된다.In this way, the driving process of the plasma display panel according to the second embodiment of the present invention in one subfield is completed.

이와 같은 본 발명의 제 2 실시예에 따른 플라즈마 디스플레이 패널의 구동방법에 있어서, 부극성의 구형 펄스는 상승펄스가 스캔 전극에 인가되는 동안 어드레스 전극에 인가되는 것이 바람직하다. 즉, 리셋 구간동안 어드레스 전극에 인가되는 부극성 구형 펄스와 스캔 전극에 인가되는 상승 펄스를 동기시킴으로써 벽전하를 효율적으로 균일화시켜 이 후의 어드레스 방전에 대비하는 것이다.In the driving method of the plasma display panel according to the second embodiment of the present invention, it is preferable that the negative rectangular pulse is applied to the address electrode while the rising pulse is applied to the scan electrode. That is, by synchronizing the negative rectangular pulse applied to the address electrode and the rising pulse applied to the scan electrode during the reset period, the wall charges are efficiently uniformed to prepare for the subsequent address discharge.

또한 본 발명의 제 2 실시예에 따른 플라즈마 디스플레이 패널의 구동방법에 있어서, 리셋 구간동안 어드레스 전극에 인가되는 부극성의 펄스로 점진적으로 하강하는 부극성의 램프펄스를 채택할 수 있다. 즉, 리셋 구간동안 스캔 전극에 인가되는 상승 펄스에 대응하여 어드레스 전극에 점진적으로 하강하는 부극성의 램프펄스를 인가함으로써 벽전하를 탄력성있게 조절할 수 있다. 이러한 점진적으로 하강하는 부극성의 램프펄스를 채택한 본 발명의 플라즈마 디스플레이 패널의 구동방법은 도 5(b)에 도시되어 있다.In addition, in the driving method of the plasma display panel according to the second embodiment of the present invention, a negative lamp pulse gradually descending by a negative pulse applied to the address electrode during the reset period may be adopted. That is, the wall charge can be elastically adjusted by applying a negative ramp pulse that gradually descends to the address electrode in response to the rising pulse applied to the scan electrode during the reset period. The driving method of the plasma display panel of the present invention employing such gradually descending negative lamp pulses is shown in Fig. 5 (b).

또한 본 발명의 제 2 실시예에 따른 플라즈마 디스플레이 패널의 구동방법에 있어서, 리셋 구간동안 어드레스 전극에 인가되는 부극성 펄스의 절대치 전압은 0 V 초과 65 V 이하로 하는 것이 바람직하다. 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법에 있어서는 어드레스 전극을 리셋 과정에 적극적으로 참여시킴으로써 리셋 과정을 더욱 충실히 수행할 수 있도록 하는 것이나, 어드레스 전극에 과도한 부극성 전압을 인가할 경우 리셋 과정에 있어 원하지 않는 강방전을 야기함으로써 플라즈마 디스플레이 패널의 콘트라스트 비 특성을 저하시킬 우려가 있다. 따라서, 리셋 구간동안 어드레스 전극에 인가되는 부극성 펄스의 절대치 전압의 하한치로서 0 V 초과해야하고 상한치로는 65 V 이하로 하는 것이 바람직한 것이다.In the plasma display panel driving method according to the second embodiment of the present invention, it is preferable that the absolute voltage of the negative pulse applied to the address electrode during the reset period is more than 0 V and less than 65 V. In the driving method of the plasma display panel according to the present invention, the reset process can be more faithfully performed by actively participating in the address electrode, or when the excessive negative voltage is applied to the address electrode, There is a concern that the contrast ratio characteristics of the plasma display panel may be lowered by causing strong discharge. Therefore, the lower limit of the absolute voltage of the negative pulse applied to the address electrode during the reset period should exceed 0 V and the upper limit should be 65 V or less.

본 발명의 제 2 실시예에 따른 플라즈마 디스플레이 패널의 구동방법은 이상에서 상세히 설명한 바와 같이 함으로써, 어드레스 방전을 용이하게 조정하여 플라즈마 디스플레이 패널의 구동마진을 확보할 수 있는 플라즈마 디스플레이 패널의 구동방법을 제공한다.The method of driving the plasma display panel according to the second embodiment of the present invention provides a method of driving the plasma display panel which can secure the driving margin of the plasma display panel by easily adjusting the address discharge as described above. do.

도 6(a)은 본 발명의 제 3 실시예에 따른 플라즈마 디스플레이 패널의 구동파형을 나타낸 도이다.6 (a) is a diagram showing a driving waveform of the plasma display panel according to the third embodiment of the present invention.

도 6(a)에 도시된 바와 같이, 본 발명의 제 3 실시예에 따른 플라즈마 디스플레이 패널의 구동방법에 있어서, 플라즈마 디스플레이 패널은 모든 셀들을 초기화시키기 위한 리셋 구간, 방전할 셀을 선택하기 위한 어드레스 구간, 선택된 셀의 방전을 유지시키기 위한 서스테인 구간으로 나뉘어 구동된다. As shown in FIG. 6A, in the method of driving a plasma display panel according to the third embodiment of the present invention, the plasma display panel includes a reset period for initializing all cells and an address for selecting a cell to be discharged. The driving section is divided into a sustain section for maintaining the discharge of the selected cell.

다음으로, 어드레스 구간에서 어드레스 전극에 정극성의 데이타 펄스 전압(Va), 스캔 전극에 부극성의 스캔 펄스 전압(-Vy′)이 동기되어 인가되면, 어드레스 전극과 스캔 전극간의 전압차(Va+Vy′)와, 리셋 구간동안 형성된 벽전하에 의한 어드레스 전극과 스캔 전극간의 벽전압(Vw)이 더해지면서 어드레스 방전이 안정적으로 발생하여 플라즈마 디스플레이 패널의 구동마진을 확보하게 된다.Next, when the positive data pulse voltage Va is applied to the address electrode and the negative scan pulse voltage (-Vy ') is synchronously applied to the scan electrode in the address period, the voltage difference Va + Vy between the address electrode and the scan electrode. ′) And the wall voltage Vw between the address electrode and the scan electrode due to the wall charges formed during the reset period are added, thereby stably generating the address discharge to secure the driving margin of the plasma display panel.

제 1, 제 2 실시예와 비교하여 차이점은 제 3 실시예에 따라 어드레스 구간에서 스캔 전극에 인가되는 부극성의 스캔 펄스 전압의 크기(Vy′)은 제 1, 제 2 실시예에 따라 어드레스 구간에서 스캔 전극에 인가되는 부극성의 스캔 펄스 전압의 크기(Vy)보다 작다는 것이다.Compared with the first and second embodiments, the difference is that the magnitude (Vy ′) of the negative scan pulse voltage applied to the scan electrode in the address section according to the third embodiment is the address section according to the first and second embodiments. Is smaller than the magnitude (Vy) of the negative scan pulse voltage applied to the scan electrode.

이와 같이 리셋 구간동안 어드레스 전극상에 정극성 벽전하를 다량 축적하여 이 후의 어드레스 방전에 활용함으로써 어드레스 방전을 안정적으로 발생시키는 한편, 어드레스 방전을 위해 어드레스 구간에서 스캔 전극에 인가되는 부극성의 스캔 펄스 전압의 크기(Vy′)를 낮춰 줌으로써 플라즈마 디스플레이 패널의 구동마진을 확보하게 되는 것이다.In this way, a large amount of positive wall charges are accumulated on the address electrode during the reset period and utilized for subsequent address discharges to stably generate the address discharges, while negative scan pulses applied to the scan electrodes in the address periods for the address discharges. The driving margin of the plasma display panel is secured by lowering the magnitude Vy '.

한편, 서스테인 전극에는 셋다운 구간과 어드레스 구간 동안에 스캔 전극과의 전압차를 줄여 스캔 전극과의 오방전이 일어나지 않도록 정극성 전압(Vzb)이 공급된다.On the other hand, the positive polarity voltage Vzb is supplied to the sustain electrode such that the voltage difference between the scan electrode is reduced during the set down period and the address period such that erroneous discharge with the scan electrode does not occur.

다음으로, 서스테인 구간에는 스캔 전극과 서스테인 전극들에 교번적으로 서스테인 신호(Sus)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압 과 서스테인 신호가 더해지면서 매 서스테인 신호가 인가될 때 마다 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시 방전이 일어나게 된다.Next, the sustain signal Su is alternately applied to the scan electrode and the sustain electrodes in the sustain period. In the cell selected by the address discharge, as the wall voltage and the sustain signal in the cell are added, a sustain discharge, that is, a display discharge, occurs between the scan electrode and the sustain electrode every time the sustain signal is applied.

이와 같이 함으로써 하나의 서브 필드에서의 본 발명에 제 3 실시예에 따른 플라즈마 디스플레이 패널의 구동과정이 완성된다.In this way, the driving process of the plasma display panel according to the third embodiment of the present invention in one subfield is completed.

이와 같은 본 발명의 제 3 실시예에 따른 플라즈마 디스플레이 패널의 구동방법에 있어서, 부극성의 구형 펄스는 상승펄스가 스캔 전극에 인가되는 동안 어드레스 전극에 인가되는 것이 바람직하다. 즉, 리셋 구간동안 어드레스 전극에 인가되는 부극성 구형 펄스와 스캔 전극에 인가되는 상승 펄스를 동기시킴으로써 벽전하를 효율적으로 균일화시켜 이 후의 어드레스 방전에 대비하는 것이다.In the driving method of the plasma display panel according to the third embodiment of the present invention, it is preferable that the negative rectangular pulse is applied to the address electrode while the rising pulse is applied to the scan electrode. That is, by synchronizing the negative rectangular pulse applied to the address electrode and the rising pulse applied to the scan electrode during the reset period, the wall charges are efficiently uniformed to prepare for the subsequent address discharge.

또한 본 발명의 제 3 실시예에 따른 플라즈마 디스플레이 패널의 구동방법에 있어서, 리셋 구간동안 어드레스 전극에 인가되는 부극성의 펄스로 점진적으로 하강하는 부극성의 램프펄스를 채택할 수 있다. 즉, 리셋 구간동안 스캔 전극에 인가되는 상승 펄스에 대응하여 어드레스 전극에 점진적으로 하강하는 부극성의 램프펄스를 인가함으로써 벽전하를 탄력성있게 조절할 수 있다. 이러한 점진적으로 하강하는 부극성의 램프펄스를 채택한 본 발명의 플라즈마 디스플레이 패널의 구동방법은 도 6(b)에 도시되어 있다.In addition, in the driving method of the plasma display panel according to the third embodiment of the present invention, a negative lamp pulse gradually descending by a negative pulse applied to the address electrode during the reset period may be adopted. That is, the wall charge can be elastically adjusted by applying a negative ramp pulse that gradually descends to the address electrode in response to the rising pulse applied to the scan electrode during the reset period. The driving method of the plasma display panel of the present invention employing such gradually descending negative lamp pulses is shown in Fig. 6 (b).

또한 본 발명의 제 3 실시예에 따른 플라즈마 디스플레이 패널의 구동방법에 있어서, 리셋 구간동안 어드레스 전극에 인가되는 부극성 펄스의 절대치 전압은 0 V 초과 65 V 이하로 하는 것이 바람직하다. 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법에 있어서는 어드레스 전극을 리셋 과정에 적극적으로 참여시킴으 로써 리셋 과정을 더욱 충실히 수행할 수 있도록 하는 것이나, 어드레스 전극에 과도한 부극성 전압을 인가할 경우 리셋 과정에 있어 원하지 않는 강방전을 야기함으로써 플라즈마 디스플레이 패널의 콘트라스트 비 특성을 저하시킬 우려가 있다. 따라서, 리셋 구간동안 어드레스 전극에 인가되는 부극성 펄스의 절대치 전압의 하한치로서 0 V 초과해야하고 상한치로는 65 V 이하로 하는 것이 바람직한 것이다.Also, in the plasma display panel driving method according to the third embodiment of the present invention, it is preferable that the absolute voltage of the negative pulse applied to the address electrode during the reset period is more than 0V and less than 65V. In the method of driving the plasma display panel according to the present invention, the reset process can be more faithfully performed by actively participating in the address electrode, or in the reset process when an excessive negative voltage is applied to the address electrode. There is a concern that the contrast ratio characteristics of the plasma display panel may be lowered by causing unwanted strong discharge. Therefore, the lower limit of the absolute voltage of the negative pulse applied to the address electrode during the reset period should exceed 0 V and the upper limit should be 65 V or less.

본 발명의 제 3 실시예에 따른 플라즈마 디스플레이 패널의 구동방법은 이상에서 상세히 설명한 바와 같이 함으로써, 어드레스 방전을 용이하게 조정하여 플라즈마 디스플레이 패널의 구동마진을 확보할 수 있는 플라즈마 디스플레이 패널의 구동방법을 제공한다.The method of driving the plasma display panel according to the third embodiment of the present invention provides a method of driving the plasma display panel which can secure the driving margin of the plasma display panel by easily adjusting the address discharge as described above. do.

도 7(a)은 본 발명의 제 4 실시예에 따른 플라즈마 디스플레이 패널의 구동파형을 나타낸 도이다.7A is a diagram illustrating driving waveforms of the plasma display panel according to the fourth embodiment of the present invention.

도 7(a)에 도시된 바와 같이, 본 발명의 제 4 실시예에 따른 플라즈마 디스플레이 패널의 구동방법에 있어서, 플라즈마 디스플레이 패널은 모든 셀들을 초기화시키기 위한 리셋 구간, 방전할 셀을 선택하기 위한 어드레스 구간, 선택된 셀의 방전을 유지시키기 위한 서스테인 구간으로 나뉘어 구동된다.As shown in FIG. 7A, in the method of driving the plasma display panel according to the fourth embodiment of the present invention, the plasma display panel includes a reset period for initializing all cells and an address for selecting a cell to be discharged. The driving section is divided into a sustain section for maintaining the discharge of the selected cell.

다음으로, 어드레스 구간에서 어드레스 전극에 정극성의 데이타 펄스 전압 (Va″), 스캔 전극에 부극성의 스캔 펄스 전압(-Vy″)이 동기되어 인가되면, 어드레스 전극과 스캔 전극간의 전압차(Va″+Vy″)와, 리셋 구간동안 형성된 벽전하에 의한 어드레스 전극과 스캔 전극간의 벽전압(Vw)이 더해지면서 어드레스 방전이 안정적으로 발생하여 플라즈마 디스플레이 패널의 구동마진을 확보하게 된다.Next, when the positive data pulse voltage Va ″ is applied to the address electrode and the negative scan pulse voltage (-Vy ″) is synchronized to the scan electrode in the address period, the voltage difference Va " between the address electrode and the scan electrode is applied. + Vy ″) and the wall voltage Vw between the address electrode and the scan electrode due to the wall charge formed during the reset period are added, thereby stably generating the address discharge to secure the driving margin of the plasma display panel.

제 1 내지 제 3 실시예와 비교하여 차이점은 제 4 실시예에 따라 어드레스 구간에서 스캔 전극에 인가되는 부극성의 스캔 펄스 전압(-Vy″)과 어드레스 전극에 인가되는 정극성의 데이타 펄스 전압(Va″)은 모두 가변적으로 조정한다는 것 이다.Compared with the first to third embodiments, the difference is that the negative scan pulse voltage (-Vy ″) applied to the scan electrode in the address period and the positive data pulse voltage Va applied to the address electrode according to the fourth embodiment. ″) Means they all adjust variably.

이와 같이 리셋 구간동안 어드레스 전극상에 정극성 벽전하를 다량 축적하여 이 후의 어드레스 방전에 활용함으로써 어드레스 방전을 안정적으로 발생시키는 한편, 어드레스 방전을 위해 어드레스 구간에서 스캔 전극에 인가되는 부극성의 스캔 펄스 전압의 크기(Vy″) 및 어드레스 전극에 인가되는 정극성의 데이타 펄스 전압의 크기를(Va″)를 모두 가변적으로 조정함으로써 어드레스 방전의 안정성과 플라즈마 디스플레이 패널의 구동마진을 더욱 높은 수준으로 확보할 수 있다.In this way, a large amount of positive wall charges are accumulated on the address electrode during the reset period and utilized for subsequent address discharges to stably generate the address discharges, while negative scan pulses applied to the scan electrodes in the address periods for the address discharges. By varying both the magnitude of the voltage (Vy ″) and the magnitude of the positive data pulse voltage (Va ″) applied to the address electrode, the address discharge stability and the driving margin of the plasma display panel can be secured to a higher level. have.

이와 같이 함으로써 하나의 서브 필드에서의 본 발명에 제 4 실시예에 따른 플라즈마 디스플레이 패널의 구동과정이 완성된다.In this way, the driving process of the plasma display panel according to the fourth embodiment of the present invention in one subfield is completed.

이와 같은 본 발명의 제 4 실시예에 따른 플라즈마 디스플레이 패널의 구동방법에 있어서, 부극성의 구형 펄스는 상승펄스가 스캔 전극에 인가되는 동안 어드레스 전극에 인가되는 것이 바람직하다. 즉, 리셋 구간동안 어드레스 전극에 인가되는 부극성 구형 펄스와 스캔 전극에 인가되는 상승 펄스를 동기시킴으로써 벽전하를 효율적으로 균일화시켜 이 후의 어드레스 방전에 대비하는 것이다.In the driving method of the plasma display panel according to the fourth embodiment of the present invention, it is preferable that the negative rectangular pulse is applied to the address electrode while the rising pulse is applied to the scan electrode. That is, by synchronizing the negative rectangular pulse applied to the address electrode and the rising pulse applied to the scan electrode during the reset period, the wall charges are efficiently uniformed to prepare for the subsequent address discharge.

또한 본 발명의 제 4 실시예에 따른 플라즈마 디스플레이 패널의 구동방법에 있어서, 리셋 구간동안 어드레스 전극에 인가되는 부극성의 펄스로 점진적으로 하강하는 부극성의 램프펄스를 채택할 수 있다. 즉, 리셋 구간동안 스캔 전극에 인가되는 상승 펄스에 대응하여 어드레스 전극에 점진적으로 하강하는 부극성의 램프펄스를 인가함으로써 벽전하를 탄력성있게 조절할 수 있다. 이러한 점진적으로 하강하는 부극성의 램프펄스를 채택한 본 발명의 플라즈마 디스플레이 패널의 구동방법은 도 7(b)에 도시되어 있다.In addition, in the driving method of the plasma display panel according to the fourth embodiment of the present invention, a negative lamp pulse gradually descending by a negative pulse applied to the address electrode during the reset period may be adopted. That is, the wall charge can be elastically adjusted by applying a negative ramp pulse that gradually descends to the address electrode in response to the rising pulse applied to the scan electrode during the reset period. The driving method of the plasma display panel of the present invention employing such progressively descending negative lamp pulses is shown in Fig. 7 (b).

또한 본 발명의 제 4 실시예에 따른 플라즈마 디스플레이 패널의 구동방법에 있어서, 리셋 구간동안 어드레스 전극에 인가되는 부극성 펄스의 절대치 전압은 0 V 초과 65 V 이하로 하는 것이 바람직하다. 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법에 있어서는 어드레스 전극을 리셋 과정에 적극적으로 참여시킴으로써 리셋 과정을 더욱 충실히 수행할 수 있도록 하는 것이나, 어드레스 전극에 과 도한 부극성 전압을 인가할 경우 리셋 과정에 있어 원하지 않는 강방전을 야기함으로써 플라즈마 디스플레이 패널의 콘트라스트 비 특성을 저하시킬 우려가 있다. 따라서, 리셋 구간동안 어드레스 전극에 인가되는 부극성 펄스의 절대치 전압의 하한치로서 0 V 초과해야하고 상한치로는 65 V 이하로 하는 것이 바람직한 것이다.In addition, in the driving method of the plasma display panel according to the fourth embodiment of the present invention, it is preferable that the absolute voltage of the negative pulse applied to the address electrode during the reset period is more than 0V and less than 65V. In the method of driving the plasma display panel according to the present invention, the reset process can be more faithfully performed by actively participating in the address electrode, or in the reset process when an excessive negative voltage is applied to the address electrode. There is a concern that the contrast ratio characteristics of the plasma display panel may be lowered by causing unwanted strong discharge. Therefore, the lower limit of the absolute voltage of the negative pulse applied to the address electrode during the reset period should exceed 0 V and the upper limit should be 65 V or less.

본 발명의 제 4 실시예에 따른 플라즈마 디스플레이 패널의 구동방법은 이상에서 상세히 설명한 바와 같이 함으로써, 어드레스 방전을 용이하게 조정하여 플라즈마 디스플레이 패널의 구동마진을 확보할 수 있는 플라즈마 디스플레이 패널의 구동방법을 제공한다.The method of driving the plasma display panel according to the fourth embodiment of the present invention provides a method of driving the plasma display panel which can secure the driving margin of the plasma display panel by easily adjusting the address discharge as described above in detail. do.

도 8은 본 발명에 따른 플라즈마 디스플레이 패널의 구동 장치를 나타낸 도이다.8 is a view showing a driving device of a plasma display panel according to the present invention.

도 8에 도시된 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동 장치는 플라즈마 디스플레이 패널의 어드레스 전극들(X1 내지 Xm)에 데이터를 공급하는 데이터 구동부(82)와, 스캔 전극들(Y1 내지 Yn)을 구동하는 스캔 구동부(83)와, 공통 전극인 서스테인 전극(Z)을 구동하는 서스테인 구동부(84)와, 각 구동부(82,83,84)를 제어하는 타이밍 콘트롤러(81)와, 각 구동부(82,83,84)에 구동 전압을 공급하는 구동 전압 발생부(85)를 포함한다.As shown in FIG. 8, the driving apparatus of the plasma display panel according to the present invention includes a data driver 82 for supplying data to the address electrodes X1 to Xm of the plasma display panel, and the scan electrodes Y1 to Yn. Scan driver 83 for driving the N-axis, sustain driver 84 for driving the sustain electrode Z as a common electrode, timing controller 81 for controlling each of the drivers 82, 83, and 84, and each driver And a driving voltage generator 85 for supplying driving voltages to the 82,83,84.

데이터 구동부(82)는 도시하지 않은 역감마 보정회로, 오차확산회로 등에 의 해 역감마 보정 및 오차확산 된 후, 서브 필드 맵핑 회로에 의해 미리 설정된 서브 필드 패턴에 맵핑된 데이터가 공급된다. 이 데이터 구동부(82)는 타이밍 콘트롤러(81)의 제어 하에 데이터를 샘플링하고 래치한 다음, 그 데이터를 어드레스 전극들(X1 내지 Xm)에 공급한다.The data driver 82 is subjected to inverse gamma correction and error diffusion by an inverse gamma correction circuit, an error diffusion circuit, and the like not shown, and then data mapped to a subfield pattern preset by the subfield mapping circuit is supplied. The data driver 82 samples and latches data under the control of the timing controller 81, and then supplies the data to the address electrodes X1 to Xm.

이와 같은 본 발명에 따른 플라즈마 디스플레이 패널의 구동장치의 일부분을 구성하는 데이터 구동부(82)는 리셋 구간동안 어드레스 전극들(X1 내지 Xm)에 부극성의 펄스를 인가하는 제 2 구동부(82a)를 포함한다.The data driver 82 constituting a part of the driving apparatus of the plasma display panel according to the present invention includes a second driver 82a for applying a negative pulse to the address electrodes X1 to Xm during the reset period. do.

스캔 구동부(83)는 타이밍 콘트롤러(81)의 제어 하에 리셋 구간동안 전화면을 초기화하기 위해 스캔 전극들(Y1 내지 Yn)에 점진적으로 상승하는 상승펄스를 인가하고 상승 펄스에 이어서 점진적으로 하강하는 하강펄스를 인가하는 제 1 구동부(83a)를 포함한다. 또한 제 1 구동부(83a)에 의해 리셋 파형이 스캔 전극들(Y1 내지 Yn)에 연속적으로 공급된 후, 스캔 라인을 선택하기 위하여 어드레스 구간동안 부극성의 스캔 펄스를 스캔 전극들(Y1 내지 Yn)에 순차적으로 공급한다. 또한, 스캔 구동부(83)는 서스테인 구간동안 어드레스 구간에서 선택된 셀에서 서스테인 방전이 일어날 수 있게 하는 서스테인 펄스를 스캔 전극들(Y1 내지 Yn)에 공급한다.The scan driver 83 applies a rising pulse that gradually rises to the scan electrodes Y1 to Yn to initialize the full screen during the reset period under the control of the timing controller 81, and then the drop that gradually descends after the rising pulse. And a first driver 83a for applying a pulse. In addition, after the reset waveform is continuously supplied to the scan electrodes Y1 to Yn by the first driver 83a, a negative scan pulse is applied to the scan electrodes Y1 to Yn during the address period to select the scan line. Feed sequentially. In addition, the scan driver 83 supplies a sustain pulse to the scan electrodes Y1 to Yn to allow sustain discharge to occur in a cell selected in the address period during the sustain period.

서스테인 구동부(84)는 타이밍 콘트롤러(81)의 제어 하에 리셋 구간 내의 적어도 일부 구간동안 정극성의 직류 바이어스 전압을 서스테인 전극에 공급한 후, 서스테인 구간동안 스캔 구동부(83)와 교대로 동작하여 서스테인 펄스를 서스테인 전극에 공급한다. The sustain driver 84 supplies a positive DC bias voltage to the sustain electrode for at least a portion of the reset section under the control of the timing controller 81, and then alternately operates the scan driver 83 during the sustain section to generate a sustain pulse. Supply to the sustain electrode.

타이밍 콘트롤러(81)는 수직/수평 동기신호를 입력받고 각 구동부에 필요한 타이밍 제어신호(CTRX,CTRY,CTRZ)를 발생하고 그 타이밍 제어신호(CTRX,CTRY,CTRZ)를 해당 구동부(82,83,84)에 공급함으로써 각 구동부(82,83,84)를 제어한다. 데이터 구동부(82)에 인가되는 타이밍 제어신호(CTRX)에는 데이터를 샘플링하기 위한 샘플링 클럭, 래치 제어신호, 에너지 회수회로와 구동 스위치소자의 온/오프 타임을 제어하기 위한 스위치 제어신호가 포함된다. 스캔 구동부(83)에 인가되는 타이밍 제어신호(CTRY)에는 스캔 구동부(83) 내의 에너지 회수회로와 구동 스위치소자의 온/오프 타임을 제어하기 위한 스위치 제어신호가 포함된다. 서스테인 구동부(84)에 인가되는 타이밍 제어신호(CTRZ)에는 서스테인 구동부(84) 내의 에너지 회수회로와 구동 스위치소자의 온/오프 타임을 제어하기 위한 스위치 제어신호가 포함된다.The timing controller 81 receives the vertical / horizontal synchronization signal and generates timing control signals CTRX, CTRY, and CTRZ required for each driving unit, and outputs the timing control signals CTRX, CTRY, and CTRZ to the corresponding driving units 82, 83, Each of the driving units 82, 83, and 84 is controlled by supplying to 84). The timing control signal CTRX applied to the data driver 82 includes a sampling clock for sampling data, a latch control signal, an energy recovery circuit, and a switch control signal for controlling on / off time of the driving switch element. The timing control signal CTRY applied to the scan driver 83 includes an energy recovery circuit in the scan driver 83 and a switch control signal for controlling the on / off time of the driving switch element. The timing control signal CTRZ applied to the sustain driver 84 includes a switch control signal for controlling the on / off time of the energy recovery circuit and the drive switch element in the sustain driver 84.

구동전압 발생부(85)는 상승 램프 파형의 전압으로 설정되는 셋업 전압(Vsetup), 어드레스 구간 동안 스캔 전극에 공급되는 스캔 기준 전압(Vsc), 서스테인 펄스의 서스테인 전압(Vs), 데이터 전압(Va)등을 포함하는 각 구동부(82,83,84)에서 필요로 하는 각종 구동 전압을 발생한다.The driving voltage generator 85 includes a setup voltage Vsetup set to the voltage of the rising ramp waveform, a scan reference voltage Vsc supplied to the scan electrode during the address period, a sustain voltage Vs of the sustain pulse, and a data voltage Va. And various driving voltages required by each of the driving units 82, 83, and 84.

이하에서는 도 4(a) 및 도 4(b)를 참조하여 본 발명에 따른 플라즈마 디스플레이 패널 구동장치의 작동원리를 상세히 설명한다.Hereinafter, the operation principle of the plasma display panel driving apparatus according to the present invention will be described in detail with reference to FIGS. 4A and 4B.

도 4(a)에 도시된 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동장치는 모든 셀들을 초기화시키기 위한 리셋 구간, 방전할 셀을 선택하기 위한 어드레스 구간, 선택된 셀의 방전을 유지시키기 위한 서스테인 구간으로 나뉘어 구 동된다.As shown in FIG. 4A, the driving apparatus of the plasma display panel according to the present invention includes a reset period for initializing all cells, an address period for selecting a cell to be discharged, and a sustain for maintaining discharge of the selected cell. It is divided into sections.

이어서 하강 램프 전압이 인가되는 셋 다운 구간에서, 어드레스 전극의 정극성 벽전하는 그대로 유지하되 서스테인 전극과 스캔 전극간의 방전을 통해 서스테인 전극의 정극성 벽전하를 소거하며, 스캔 전극에 쌓여 있던 다량의 부극성 전하를 서스테인 전극과 스캔 전극이 나누어 가진다. Subsequently, in the set-down period where the falling ramp voltage is applied, the positive wall charge of the address electrode is maintained as it is, but the positive wall charge of the sustain electrode is erased by discharging between the sustain electrode and the scan electrode, and a large amount of negative accumulated in the scan electrode is accumulated. The polarity charge is divided between the sustain electrode and the scan electrode.

이와 같이 함으로써 하나의 서브 필드에서의 본 발명에 따른 플라즈마 디스플레이 패널 구동장치의 구동과정이 완성된다.In this way, the driving process of the plasma display panel driving apparatus according to the present invention in one subfield is completed.

이와 같은 본 발명의 플라즈마 디스플레이 패널의 구동장치에 있어서, 부극 성의 구형 펄스는 상승펄스가 스캔 전극에 인가되는 동안 어드레스 전극에 인가되는 것이 바람직하다. 즉, 리셋 구간동안 어드레스 전극에 인가되는 부극성 구형 펄스와 스캔 전극에 인가되는 상승 펄스를 동기시킴으로써 벽전하를 효율적으로 균일화시켜 이 후의 어드레스 방전에 대비하는 것이다.In such a driving apparatus of the plasma display panel of the present invention, it is preferable that the negative rectangular pulse is applied to the address electrode while the rising pulse is applied to the scan electrode. That is, by synchronizing the negative rectangular pulse applied to the address electrode and the rising pulse applied to the scan electrode during the reset period, the wall charges are efficiently uniformed to prepare for the subsequent address discharge.

또한 본 발명의 플라즈마 디스플레이 패널의 구동장치에 있어서, 리셋 구간동안 어드레스 전극에 인가되는 부극성의 펄스로 점진적으로 하강하는 부극성의 램프 펄스를 채택할 수 있다. 즉, 리셋 구간동안 스캔 전극에 인가되는 상승 펄스에 대응하여 어드레스 전극에 점진적으로 하강하는 부극성의 램프펄스를 인가함으로써 벽전하를 탄력성있게 조절할 수 있다. 이러한 점진적으로 하강하는 부극성의 램프펄스를 채택한 본 발명의 플라즈마 디스플레이 패널의 구동방법은 도 4(b)에 도시되어 있다.In addition, in the driving apparatus of the plasma display panel of the present invention, it is possible to adopt a negative ramp pulse that gradually descends to the negative pulse applied to the address electrode during the reset period. That is, the wall charge can be elastically adjusted by applying a negative ramp pulse that gradually descends to the address electrode in response to the rising pulse applied to the scan electrode during the reset period. The driving method of the plasma display panel of the present invention employing such gradually descending negative lamp pulses is shown in Fig. 4 (b).

또한 본 발명의 플라즈마 디스플레이 패널의 구동장치에 있어서, 리셋 구간동안 어드레스 전극에 인가되는 부극성 펄스의 절대치 전압은 0 V 초과 65 V 이하로 하는 것이 바람직하다. 본 발명에 따른 플라즈마 디스플레이 패널의 구동장치에 있어서는 어드레스 전극을 리셋 과정에 적극적으로 참여시킴으로써 리셋 과정을 더욱 충실히 수행할 수 있도록 하는 것이나, 어드레스 전극에 과도한 부극성 전압을 인가할 경우 리셋 과정에 있어 원하지 않는 강방전을 야기함으로써 플라즈마 디스플레이 패널의 콘트라스트 비 특성을 저하시킬 우려가 있다. 따라서, 리셋 구간동안 어드레스 전극에 인가되는 부극성 펄스의 절대치 전압의 하한치로서 0 V 초과해야하고 상한치로는 65 V 이하로 하는 것이 바람직한 것이다. In the plasma display panel driving apparatus of the present invention, it is preferable that the absolute voltage of the negative pulse applied to the address electrode during the reset period is more than 0V and less than 65V. In the driving apparatus of the plasma display panel according to the present invention, the address electrode is actively involved in the reset process so that the reset process can be more faithfully performed, or when excessive negative voltage is applied to the address electrode, There is a concern that the contrast ratio characteristics of the plasma display panel may be lowered by causing strong discharge. Therefore, the lower limit of the absolute voltage of the negative pulse applied to the address electrode during the reset period should exceed 0 V and the upper limit should be 65 V or less.

본 발명에 따른 플라즈마 디스플레이 패널의 구동장치는 이상에서 상세히 설명한 바와 같이 함으로써, 어드레스 방전을 용이하게 조정하여 플라즈마 디스플레이 패널의 구동마진을 확보할 수 있는 플라즈마 디스플레이 패널의 구동장치를 제공한다.The driving apparatus of the plasma display panel according to the present invention provides the driving apparatus of the plasma display panel which can secure the driving margin of the plasma display panel by easily adjusting the address discharge as described above.

이상에서 보는 바와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. As described above, the technical configuration of the present invention described above will be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the following claims rather than the detailed description, and the meaning and scope of the claims and All changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

이상에서 상세히 설명한 바와 같이, 본 발명은 리셋 구간동안 어드레스 전극을 리셋 과정에 적극적으로 참여시켜, 이후의 어드레스 방전을 용이하게 조정함으로써 플라즈마 디스플레이 패널의 구동마진을 확보할 수 있는 플라즈마 디스플레이 패널의 구동방법 및 그 구동장치를 제공한다.As described in detail above, the present invention provides a method of driving a plasma display panel which can secure a driving margin of a plasma display panel by actively participating in an address electrode during a reset period and easily adjusting subsequent address discharges. And a driving device thereof.

Claims

발광횟수가 다른 다수개의 서브필드가 리셋 구간, 어드레스 구간, 서스테인 구간으로 나뉘고, 각 구간에서 스캔 전극, 서스테인 전극, 어드레스 전극에 소정의 펄스를 인가하여 화상을 표현하는 플라즈마 디스플레이 패널의 구동방법에 있어서,In a driving method of a plasma display panel in which a plurality of subfields having different emission counts are divided into a reset period, an address period, and a sustain period, and a predetermined pulse is applied to the scan electrode, the sustain electrode, and the address electrode in each period. ,

상기 리셋 구간동안 During the reset period

상기 스캔 전극에 점진적으로 상승하는 상승펄스가 인가되고 상기 상승 펄스에 이어서 점진적으로 하강하는 하강펄스가 인가되는 단계와;Applying a rising pulse that gradually rises to the scan electrode and a falling pulse that gradually falls following the rising pulse;

상기 어드레스 전극에 부극성의 펄스가 인가되는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And applying a negative pulse to the address electrode.

제 1 항에 있어서,The method of claim 1,

상기 부극성의 펄스는 상기 상승펄스가 상기 스캔 전극에 인가되는 동안 상기 어드레스 전극에 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And wherein the negative pulse is applied to the address electrode while the rising pulse is applied to the scan electrode.

제 1 항에 있어서,The method of claim 1,

상기 부극성의 펄스는 점진적으로 하강하는 부극성의 램프펄스 또는 일정한 전압값을 갖는 부극성의 구형펄스중 어느 하나인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And wherein the negative pulse is one of a gradually descending negative ramp pulse or a negative rectangular pulse having a constant voltage value.

제 1 항에 있어서,The method of claim 1,

상기 부극성 펄스의 절대치 전압은 0 V 초과 65 V 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.The absolute value voltage of the negative pulse is greater than 0V 65V or less.

제 4 항에 있어서,The method of claim 4, wherein

상기 부극성 펄스의 절대치 전압은 20 V 이상 40 V 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And an absolute voltage of the negative pulse is 20 V or more and 40 V or less.

발광횟수가 다른 다수개의 서브필드가 리셋 구간, 어드레스 구간, 서스테인 구간으로 나뉘고, 각 구간에서 스캔 전극, 서스테인 전극, 어드레스 전극에 소정의 펄스를 인가하여 화상을 표현하는 플라즈마 디스플레이 패널의 구동장치에 있어서,In a driving apparatus of a plasma display panel in which a plurality of subfields having different emission counts are divided into a reset section, an address section, and a sustain section, and a predetermined pulse is applied to the scan electrode, the sustain electrode, and the address electrode in each section. ,

상기 리셋 구간동안 상기 스캔 전극에 점진적으로 상승하는 상승펄스를 인가하고 상기 상승 펄스에 이어서 점진적으로 하강하는 하강펄스를 인가하는 제 1 구동부; 및A first driving unit applying a rising pulse that gradually rises to the scan electrode during the reset period, and a falling pulse that gradually falls after the rising pulse; And

상기 리셋 구간동안 상기 어드레스 전극에 부극성의 펄스를 인가하는 제 2 구동부를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And a second driver configured to apply a negative pulse to the address electrode during the reset period.

제 6 항에 있어서,The method of claim 6,

상기 부극성의 펄스는 상기 상승펄스가 상기 스캔 전극에 인가되는 동안 상 기 어드레스 전극에 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And wherein the negative pulse is applied to the address electrode while the rising pulse is applied to the scan electrode.

제 6 항에 있어서,The method of claim 6,

상기 부극성의 펄스는 점진적으로 하강하는 부극성의 램프펄스 또는 일정한 전압값을 갖는 부극성의 구형펄스중 어느 하나인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And wherein the negative pulse is any one of a gradually descending negative ramp pulse or a negative rectangular pulse having a constant voltage value.

제 6 항에 있어서,The method of claim 6,

상기 부극성 펄스의 절대치 전압은 0 V 초과 65 V 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.The absolute value voltage of the negative pulse is greater than 0V 65V or less drive device of the plasma display panel.

제 9 항에 있어서,The method of claim 9,

상기 부극성 펄스의 절대치 전압은 20 V 이상 40 V 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And the absolute voltage of the negative pulse is 20 V or more and 40 V or less.