KR20060077726A - Display device - Google Patents

Abstract

본 발명은 표시 장치에 관한 것이다.The present invention relates to a display device.

인쇄 회로 기판, 행렬 형태로 배열된 복수의 화소, 상기 화소에 데이터 전압을 인가하는 복수의 데이터 구동 IC, 전원 전압을 생성하여 전원 배선을 통하여 상기 데이터 구동 IC에 인가하는 전원 전압 생성부를 포함하고, A printed circuit board, a plurality of pixels arranged in a matrix form, a plurality of data driving ICs applying a data voltage to the pixels, a power supply voltage generating unit generating a power supply voltage and applying the power voltages to the data driving ICs through a power line;

상기 전원 배선은 주 배선과 상기 주 배선과 상기 데이터 구동 IC 사이에 연결되어 있는 인입 배선으로 이루어지며, 상기 전원 전압은 상기 데이터 구동 IC 중 가운데 위치한 데이터 구동 IC의 주 배선으로 입력되어 좌우로 전달된다.The power supply wiring includes a main wiring and an incoming wiring connected between the main wiring and the data driving IC, and the power supply voltage is input to the main wiring of a data driving IC located in the center of the data driving IC and is transmitted to the left and right. .

이러한 방식으로, 표시판부에 전원 배선을 배치하고, 전원 전압으로부터 각 데이터 구동 IC에 이르는 전압 강하량을 동일하게 하여 각 구동 IC에 입력되는 전압을 동일하게 한다. 따라서, 입력 전압의 차이로 인해 생기는 블록 단위의 얼룩 무늬 현상을 해결할 수 있다.In this manner, the power supply wiring is arranged on the display panel, and the voltage drop amount from the power supply voltage to each data driver IC is the same, so that the voltage input to each driver IC is the same. Therefore, it is possible to solve the speckles of the block unit caused by the difference in the input voltage.

표시장치, 전원, 배선, COG, 데이터, 구동Display, power, wiring, COG, data, drive

Description

표시 장치 {DISPLAY DEVICE}Display device {DISPLAY DEVICE}

도 1은 본 발명의 한 실시예에 따른 표시 장치의 블록도이다.1 is a block diagram of a display device according to an exemplary embodiment of the present invention.

도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.2 is an equivalent circuit diagram of one pixel of a liquid crystal display according to an exemplary embodiment of the present invention.

도 3은 본 발명의 한 실시예에 따른 표시 장치의 개략적인 배치도이다.3 is a schematic layout view of a display device according to an exemplary embodiment of the present invention.

도 4는 도 3에 도시한 표시 장치의 배선 부분의 등가 회로도이다.4 is an equivalent circuit diagram of a wiring portion of the display device illustrated in FIG. 3.

도 5는 본 발명의 한 실시예에 따른 배선 구조에서 인입 배선의 저항에 관한 일반식을 유도하기 위한 회로도이다.FIG. 5 is a circuit diagram for inducing a general formula relating to resistance of an incoming wiring in a wiring structure according to an exemplary embodiment of the present invention.

도 6은 본 발명의 다른 실시예에 따른 배선 구조의 등가 회로도이다.6 is an equivalent circuit diagram of a wiring structure according to another embodiment of the present invention.

본 발명은 표시 장치에 관한 것이다.The present invention relates to a display device.

최근, 무겁고 큰 음극선관(cathode ray tube, CRT)을 대신하여 유기 전계 발광 표시 장치(organic electroluminescence display, OLED), 플라스마 표시 장치(plasma display panel, PDP), 액정 표시 장치(liquid crystal display, LCD)와 같은 평판 표시 장치가 활발히 개발 중이다. Recently, organic electroluminescence display (OLED), plasma display panel (PDP), liquid crystal display (LCD), instead of heavy and large cathode ray tube (CRT) Flat panel display devices such as are being actively developed.                         

PDP는 기체 방전에 의하여 발생하는 플라스마를 이용하여 문자나 영상을 표시하는 장치이며, 유기 EL 표시 장치는 특정 유기물 또는 고분자들의 전계 발광을 이용하여 문자 또는 영상을 표시한다. 액정 표시 장치는 두 표시판의 사이에 들어 있는 액정층에 전기장을 인가하고, 이 전기장의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다.PDP is a device for displaying characters or images using plasma generated by gas discharge, and the organic EL display device displays characters or images by using electroluminescence of specific organic materials or polymers. The liquid crystal display device applies an electric field to a liquid crystal layer interposed between two display panels, and adjusts the intensity of the electric field to adjust a transmittance of light passing through the liquid crystal layer to obtain a desired image.

이러한 평판 표시 장치 중에서 예를 들어 액정 표시 장치와 유기 EL 표시 장치는 스위칭 소자를 포함하는 화소와 표시 신호선이 구비된 표시판, 그리고 표시 신호선 중 게이트선에 게이트 신호를 내보내어 화소의 스위칭 소자를 턴온/오프시키는 게이트 구동부, 계조 전압을 생성하는 계조 전압 생성부, 계조 전압 중 영상 신호에 해당하는 전압을 데이터 전압으로 선택하여 표시 신호선 중 데이터선에 인가하는 데이터 구동부, 그리고 이들을 제어하는 신호 제어부를 포함한다.Among such flat panel display devices, for example, a liquid crystal display and an organic EL display may turn on / off a switching element of a pixel by sending a gate signal to a pixel including a switching element, a display panel having a display signal line, and a gate line among the display signal lines. A gate driver to be turned off, a gray voltage generator to generate a gray voltage, a data driver to select a voltage corresponding to an image signal among the gray voltages as a data voltage and apply the data voltage to a data line of the display signal lines; .

이때, 계조 전압 생성부와 신호 제어부 등은 표시판부에 연결되어 있는 인쇄 회로 기판(printed circuit board, PCB)에 주로 위치하고 있다. 또한, 게이트 구동부 및 데이터 구동부에 전원을 공급하는 전원 공급부도 주로 PCB에 위치하고 있다.In this case, the gray voltage generator and the signal controller are mainly located on a printed circuit board (PCB) connected to the display panel. In addition, a power supply unit for supplying power to the gate driver and the data driver is also mainly located on the PCB.

최근에는 예를 들어 데이터 구동부를 이루는 데이터 구동 IC를 COG(chip on glass) 방식으로 표시판부에 장착하고, 이들에 전원을 공급하는 배선도 표시판부에 배치하는 추세이다.In recent years, for example, data driving ICs constituting the data driver are mounted on the display panel in a COG (chip on glass) method, and wiring for supplying power to them is also disposed on the display panel.

그런데, 표시판부에 배치하는 경우에는 배선을 이루는 금속막의 저항이 커서 데이터 구동 IC에 입력되는 전압의 차이를 유발한다. 이로 인해 데이터 구동 IC 가 담당하고 있는 화면 영역별로 휘도의 차이를 유발하여 이른바 블록 단위의 얼룩 현상이 생긴다.In the case of the display panel, the resistance of the metal film constituting the wiring is large, causing a difference in voltage input to the data driver IC. This causes a difference in luminance for each screen area in which the data driver IC is in charge, so that a so-called block-by-block phenomenon occurs.

따라서, 본 발명이 이루고자 하는 기술적 과제는 이러한 종래 기술의 문제점을 해결할 수 있는 표시 장치를 제공하는 것이다.Accordingly, an object of the present invention is to provide a display device that can solve the problems of the prior art.

이러한 기술적 과제를 이루기 위한 본 발명의 한 실시예에 따른 표시 장치는, 인쇄 회로 기판, 행렬 형태로 배열된 복수의 화소, 상기 화소에 데이터 전압을 인가하는 복수의 데이터 구동 IC, 그리고 전원 전압을 생성하여 전원 배선을 통하여 상기 데이터 구동 IC에 인가하는 전원 전압 생성부를 포함하고, 상기 전원 배선은 주 배선과 상기 주 배선과 상기 데이터 구동 IC 사이에 연결되어 있는 인입 배선으로 이루어지며, 상기 전원 전압은 상기 데이터 구동 IC 중 가운데 위치한 데이터 구동 IC의 주 배선으로 입력되어 좌우로 전달된다.According to an exemplary embodiment of the present invention, a display device generates a printed circuit board, a plurality of pixels arranged in a matrix form, a plurality of data driving ICs applying a data voltage to the pixels, and a power supply voltage. And a power supply voltage generator configured to be applied to the data driver IC through a power supply wiring, wherein the power supply wiring includes a main wiring and an incoming wiring connected between the main wiring and the data driving IC, wherein the power supply voltage is the power supply voltage. It is input to the main wiring of the data driver IC located in the middle of the data driver ICs and is transmitted to the left and right.

이때, 상기 주 배선 및 인입 배선은 일정한 저항을 가지며, 상기 주 배선의 저항과 상기 인입 배선 중 가장 자리에 위치한 인입 배선의 저항이 동일한 것이 바람직하다.In this case, the main wiring and the lead wiring have a constant resistance, and the resistance of the main wiring and the lead wiring located at the edge of the lead wiring are preferably the same.

또한, 상기 데이터 구동 IC는 모두 k개(k는 홀수)이고, 서로 대칭 구조를 갖는 2개의 그룹으로 나눌 때 각 그룹은 m 개[m=(k+1)/2]의 구동 IC를 포함하며, 상기 m 개의 구동 IC에 각각 연결된 상기 인입 배선을 각각 제1 내지 제m 배선이라 하고, 제n 배선의 저항을 Rn 이라 할때, 상기 Rn 은 [n(n-1)/2]*R(n은 2 내지 m이 고, R은 제1 인입 배선의 저항)을 만족하는 것이 바람직하다.In addition, the data driving ICs are all k pieces (k is an odd number), and when divided into two groups having a symmetrical structure, each group includes m driving ICs [m = (k + 1) / 2]. When the lead wires respectively connected to the m driver ICs are called first to mth wires, and the resistance of the nth wire is Rn, Rn is [n (n-1) / 2] * R ( n is 2 to m, and R preferably satisfies the resistance of the first lead-in wiring.

여기서, 상기 제1 내지 제 m 배선에는 같은 크기의 전류가 흐르는 것이 바람직하며, 상기 전원 전압 생성부는 상기 인쇄 회로 기판에 위치할 수 있다.Here, it is preferable that a current having the same magnitude flows through the first to m-th lines, and the power supply voltage generator can be located on the printed circuit board.

또한, 상기 표시 장치는 상기 화소 및 데이터선이 배치되어 있는 표시판부를 더 포함하고, 상기 주 배선 및 상기 인입 배선은 상기 표시판부에 배치되어 있는 것이 바람직하다.,The display device may further include a display panel portion on which the pixel and data lines are disposed, and the main wiring and the lead wiring are disposed on the display panel portion.

한편, 상기 데이터 구동 IC는 COG(chip on glass) 방식으로 장착되어 있을 수 있다.The data driver IC may be mounted in a chip on glass (COG) method.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a portion of a layer, film, region, plate, etc. is said to be "on top" of another part, this includes not only when the other part is "right on" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

이제 본 발명의 실시예에 따른 표시 장치에 대하여 첨부한 도면을 참고로 하여 상세하게 설명한다.A display device according to an embodiment of the present invention will now be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 한 실시예에 따른 표시 장치의 블록도이고, 도 2는 본 발 명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이며, 도 3은 본 발명의 한 실시예에 따른 표시 장치의 개략적인 배치도이다.1 is a block diagram of a display device according to an embodiment of the present invention, FIG. 2 is an equivalent circuit diagram of one pixel of a liquid crystal display device according to an embodiment of the present invention, and FIG. 3 is an embodiment of the present invention. Is a schematic layout view of a display device according to the embodiment.

도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 표시 장치는 표시판부(liquid crystal panel assembly)(300) 및 이에 연결된 게이트 구동부(400)와 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800) 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.As shown in FIG. 1, a display device according to an exemplary embodiment of the present invention includes a liquid crystal panel assembly 300, a gate driver 400, a data driver 500, and a data driver 500 connected thereto. The gray voltage generator 800 connected to the signal control unit 600 to control them.

표시판부(300)는 등가 회로로 볼 때 복수의 표시 신호선(G₁-G_n, D₁-D_m )과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(Px)를 포함한다.The display panel unit 300 includes a plurality of display signal lines G ₁ -G _n , D ₁ -D _m and a plurality of pixels Px connected to the plurality of display signal lines G ₁ -G _n and D ₁ -D _m in an equivalent circuit.

표시 신호선(G₁-G_n, D₁-D_m)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G₁-G_n)과 데이터 신호를 전달하는 데이터 신호선 또는 데이터선(D₁-D_m)을 포함한다. 게이트선(G₁-G_n)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D₁-D_m)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다. The display signal lines G ₁ -G _n and D ₁ -D _m are a plurality of gate lines G ₁ -G _n for transmitting a gate signal (also called a “scan signal”) and a data signal line or data for transmitting a data signal. Line D ₁ -D _m . The gate lines G ₁ -G _n extend substantially in the row direction and are substantially parallel to each other, and the data lines D ₁ -D _m extend substantially in the column direction and are substantially parallel to each other.

각 화소는 표시 신호선(G₁-G_n, D₁-D_m)에 연결된 스위칭 소자(Q)와 이에 연결된 화소 회로(pixel circuit)(PX)를 포함한다.Each pixel includes a switching element Q connected to the display signal lines G ₁ -G _n , D ₁ -D _m , and a pixel circuit PX connected thereto.

스위칭 소자(Q)는 삼단자 소자로서 그 제어 단자 및 입력 단자는 각각 게이트선(G₁-G_n) 및 데이터선(D₁-D_m)에 연결되어 있으며, 출력 단자는 화소 회로(PX)에 연결되어 있다. 또한, 스위칭 소자(Q)는 박막 트랜지스터인 것이 바람직하며, 특히 비정질 규소를 포함하는 것이 좋다. The switching element Q is a three-terminal element whose control terminal and input terminal are connected to the gate line G ₁ -G _n and the data line D ₁ -D _m, respectively, and the output terminal is the pixel circuit PX. Is connected to. In addition, the switching element Q is preferably a thin film transistor, and particularly preferably comprises amorphous silicon.

평판 표시 장치의 대표격인 액정 표시 장치의 경우, 도 2에 도시한 바와 같이 하부 표시판(100)과 상부 표시판(200) 및 그 사이의 액정층(3)을 포함한다. 표시 신호선(G₁-G_n, D₁-D_m)과 스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있다. 액정 표시 장치의 화소 회로(PX)는 스위칭 소자(Q)에 연결된 액정 축전기(liquid crystal capacitor)(C_LC) 및 유지 축전기(storage capacitor)(C_ST)를 포함한다. 유지 축전기(C_ST)는 필요에 따라 생략할 수 있다.In the case of a liquid crystal display, which is a representative example of a flat panel display, the lower panel 100, the upper panel 200, and a liquid crystal layer 3 therebetween are included as shown in FIG. 2. The display signal lines G ₁ -G _n , D ₁ -D _m and the switching elements Q are provided on the lower display panel 100. The pixel circuit PX of the liquid crystal display includes a liquid crystal capacitor C _LC and a storage capacitor C _ST connected to the switching element Q. The holding capacitor C _ST can be omitted as necessary.

액정 축전기(C_LC)는 하부 표시판(100)의 화소 전극(190)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(190, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(190)은 스위칭 소자(Q)에 연결되며 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(V_com)을 인가받는다. 도 2에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(190, 270)이 모두 선형 또는 막대형으로 만들어진다.The liquid crystal capacitor C _LC has two terminals, the pixel electrode 190 of the lower panel 100 and the common electrode 270 of the upper panel 200, and the liquid crystal layer 3 between the two electrodes 190 and 270. It functions as a dielectric. The pixel electrode 190 is connected to the switching element Q, and the common electrode 270 is formed on the front surface of the upper panel 200 and receives a common voltage V _com . Unlike in FIG. 2, the common electrode 270 may be provided in the lower panel 100. In this case, both electrodes 190 and 270 may be linear or rod-shaped.

유지 축전기(C_ST)는 하부 표시판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(190)이 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(V_com) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(C_ST)는 화소 전극(190)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.The storage capacitor C _ST is formed by overlapping a separate signal line (not shown) and the pixel electrode 190 provided on the lower panel 100, and a predetermined voltage such as a common voltage V _com is applied to the separate signal line. Is approved. However, the storage capacitor C _ST may be formed such that the pixel electrode 190 overlaps the front end gate line directly above the insulator.

한편, 색 표시를 구현하기 위해서는 각 화소가 색상을 표시할 수 있도록 하여야 하는데, 이는 화소 전극(190)에 대응하는 영역에 삼원색, 예를 들면 적색, 녹 색, 또는 청색의 색 필터(230)를 구비함으로써 가능하다. 도 2에서 색 필터(230)는 상부 표시판(200)에 형성되어 있지만 이와는 달리 하부 표시판(100)의 화소 전극(190) 위 또는 아래에 형성할 수도 있다.On the other hand, in order to implement color display, each pixel should be able to display color, which is a color filter 230 of three primary colors, for example, red, green, or blue, in a region corresponding to the pixel electrode 190. It is possible by providing. In FIG. 2, the color filter 230 is formed on the upper panel 200. Alternatively, the color filter 230 may be formed above or below the pixel electrode 190 of the lower panel 100.

액정 표시 장치의 표시판부(300)의 두 표시판(100, 200) 중 적어도 하나의 바깥 면에는 빛을 편광시키는 편광자(도시하지 않음)가 부착되어 있다.Polarizers (not shown) for polarizing light are attached to outer surfaces of at least one of the two display panels 100 and 200 of the display panel unit 300 of the liquid crystal display device.

다시 도 1을 참조하면, 계조 전압 생성부(800)는 화소의 휘도와 관련된 한 벌 또는 두 벌의 복수 계조 전압을 생성한다. 두 벌이 있는 경우 두 벌 중 한 벌은 공통 전압(V_com)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다.Referring back to FIG. 1, the gray voltage generator 800 generates one or two gray voltages related to the luminance of the pixel. If there are two sets, one of the sets has a positive value for the common voltage (V _com ) and the other set has a negative value.

게이트 구동부(400)는 표시판부(300)의 게이트선(G₁-G_n)에 연결되어 외부로부터의 게이트 온 전압(V_on)과 게이트 오프 전압(V_off)의 조합으로 이루어진 게이트 신호를 게이트선(G₁-G_n)에 인가한다. 이러한 게이트 구동부(400)는 실질적으로 시프트 레지스터로서 일렬로 배열된 복수의 스테이지(stage)를 포함한다. The gate driver 400 is connected to the gate lines G ₁ -G _n of the display panel 300 to gate a gate signal formed by a combination of a gate on voltage V _on and a gate off voltage V _off from the outside. Applies to lines G ₁ -G _n . The gate driver 400 includes a plurality of stages arranged substantially in a row as a shift register.

데이터 구동부(500)는 표시판부(300)의 데이터선(D₁-D_m)에 연결되어 계조 전압 생성부(800)로부터의 계조 전압을 선택하여 데이터 신호로서 화소에 인가한다.The data driver 500 is connected to the data lines D ₁ -D _m of the display panel 300 to select the gray voltage from the gray voltage generator 800 and apply the gray voltage to the pixel as a data signal.

데이터 구동부(500)와 게이트 구동부(400)는 각각 복수의 구동 IC(540, 400)로 이루어져 있으며, 전원 생성부(660)로부터 전원 배선(510)을 통하여 구동에 필요한 일정한 전원을 공급받는다.Each of the data driver 500 and the gate driver 400 includes a plurality of driver ICs 540 and 400, and receives constant power for driving from the power generator 660 through the power line 510.

신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등의 동작을 제어한다.The signal controller 600 controls operations of the gate driver 400 and the data driver 500.

신호 제어부(600), 계조 전압 생성부(800) 및 전원 생성부(660)는 PCB(650)에 위치할 수 있다.The signal controller 600, the gray voltage generator 800, and the power generator 660 may be located on the PCB 650.

그러면 이러한 표시 장치의 표시 동작에 대하여 좀더 상세하게 설명한다.The display operation of such a display device will now be described in more detail.

신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 RGB 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호, 예를 들면 수직 동기 신호(V_sync)와 수평 동기 신호(H_sync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등을 제공받는다. 신호 제어부(600)는 입력 제어 신호 및 입력 영상 신호(R, G, B)를 기초로 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성하고 영상 신호(R, G, B)를 표시판부(300)의 동작 조건에 맞게 적절히 처리한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)는 데이터 구동부(500)로 내보낸다.The signal controller 600 inputs an input control signal for controlling the RGB image signals R, G, and B and their display from an external graphic controller (not shown), for example, a vertical sync signal V _sync and a horizontal sync signal. (H _sync ), a main clock (MCLK), a data enable signal (DE) is provided. The signal controller 600 generates a gate control signal CONT1 and a data control signal CONT2 based on the input control signal and the input image signals R, G, and B, and generates the image signals R, G, and B. After appropriately processing the display panel 300 according to the operating conditions, the gate control signal CONT1 is sent to the gate driver 400, and the data control signal CONT2 and the processed image signal DAT are transferred to the data driver 500. Export.

게이트 제어 신호(CONT1)는 게이트 온 전압(V_on)의 출력 시작을 지시하는 수직 동기 시작 신호(STV), 게이트 온 전압(V_on)의 출력 시기를 제어하는 게이트 클록 신호(CPV) 및 게이트 온 전압(V_on)의 지속 시간을 한정하는 출력 인에이블 신호(OE) 등을 포함한다.The gate control signal (CONT1) includes a gate-on voltage vertical synchronization start signal (STV) for instructing the start of output of the (V _on), the gate-on voltage gated clock signal that controls the output timing of the (V _on) (CPV) and the gate-on An output enable signal OE or the like that defines the duration of the voltage V _on .

데이터 제어 신호(CONT2)는 영상 데이터(DAT)의 입력 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D₁-D_m)에 해당 데이터 전압을 인가하라는 로드 신호 (LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 도 2에 도시한 액정 표시 장치 등의 경우, 공통 전압(V_com)에 대한 데이터 전압의 극성(이하 "공통 전압에 대한 데이터 전압의 극성"을 줄여 "데이터 전압의 극성"이라 함)을 반전시키는 반전 신호(RVS)도 포함될 수 있다.The data control signal CONT2 is a load signal LOAD and a data clock signal for applying a corresponding data voltage to the horizontal synchronization start signal STH indicating the start of input of the image data DAT and the data lines D ₁ -D _m . (HCLK). In the case of the liquid crystal display or the like shown in FIG. 2, the polarity of the data voltage with respect to the common voltage V _com (hereinafter referred to as "polarization of the data voltage" by reducing the "polarity of the data voltage with respect to the common voltage") is inverted. The inversion signal RVS may also be included.

데이터 구동부(500)는 신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라 한 행의 화소에 대응하는 영상 데이터(DAT)를 차례로 입력받고, 계조 전압 생성부(800)로부터의 계조 전압 중 각 영상 데이터(DAT)에 대응하는 계조 전압을 선택함으로써, 영상 데이터(DAT)를 해당 데이터 전압으로 변환하고 이를 데이터선(D₁-D_m)에 인가한다.The data driver 500 sequentially receives the image data DAT corresponding to one row of pixels according to the data control signal CONT2 from the signal controller 600, and among the gray voltages from the gray voltage generator 800. By selecting the gray scale voltage corresponding to each image data DAT, the image data DAT is converted into a corresponding data voltage and applied to the data lines D ₁ -D _m .

게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(V_on)을 게이트선(G₁-G_n)에 인가하여 이 게이트선(G ₁-G_n)에 연결된 스위칭 소자(Q)를 턴온시킨다. 데이터선(D₁-D_m)에 공급된 데이터 전압은 턴온된 스위칭 소자(Q)를 통해 해당 화소에 인가된다. The gate driver 400 applies the gate-on voltage V _on to the gate lines G ₁ -G _n in response to the gate control signal CONT1 from the signal controller 600, thereby applying the gate lines G ₁ -G _n. Turn on the switching element (Q) connected to. The data voltage supplied to the data lines D ₁ -D _m is applied to the corresponding pixel through the turned-on switching element Q.

도 2에 도시한 액정 표시 장치의 경우, 화소에 인가된 데이터 전압과 공통 전압(V_com)의 차이는 액정 축전기(C_LC)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리한다. 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판(100, 200)에 부착된 편광자(도시하지 않음)에 의하여 빛의 투과율 변화로 나타난다. In the case of the liquid crystal display shown in FIG. 2, the difference between the data voltage applied to the pixel and the common voltage V _com is represented as the charging voltage of the liquid crystal capacitor C _LC , that is, the pixel voltage. The liquid crystal molecules vary in arrangement depending on the magnitude of the pixel voltage. As a result, the polarization of light passing through the liquid crystal layer 3 changes. The change in polarization is represented by a change in transmittance of light by a polarizer (not shown) attached to the display panels 100 and 200.

1 수평 주기(또는 "1H")[수평 동기 신호(H_sync), 데이터 인에이블 신호(DE), 게이트 클록(CPV)의 한 주기]가 지나면 데이터 구동부(500)와 게이트 구동부(400)는 다음 행의 화소에 대하여 동일한 동작을 반복한다. 이러한 방식으로, 한 프레임(frame) 동안 모든 게이트선(G₁-G_n)에 대하여 차례로 게이트 온 전압(V_on)을 인가하여 모든 화소에 데이터 전압을 인가한다. 도 2에 도시한 액정 표시 장치의 경우, 특히 한 프레임이 끝나면 다음 프레임이 시작되고 각 화소에 인가되는 데이터 전압의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 전압의 극성이 바뀌거나(보기: "행 반전", "점 반전"), 한 화소행에 인가되는 데이터 전압의 극성도 서로 다를 수 있다(보기: "열 반전", "점 반전")After one horizontal period (or “1H”) (one period of the horizontal sync signal H _sync , the data enable signal DE, and the gate clock CPV), the data driver 500 and the gate driver 400 are next. The same operation is repeated for the pixels in the row. In this manner, the gate-on voltages V _{on are} sequentially applied to all the gate lines G ₁ -G _n during one frame to apply data voltages to all the pixels. In the case of the liquid crystal display shown in FIG. 2, in particular, when one frame ends, the next frame starts and an inversion signal applied to the data driver 500 such that the polarity of the data voltage applied to each pixel is opposite to the polarity of the previous frame. The state of (RVS) is controlled ("frame inversion"). At this time, the polarity of the data voltage flowing through one data line is changed according to the characteristics of the inversion signal RVS even in one frame (eg, "row inversion", "point inversion"), The polarities can also be different (eg "invert columns", "invert points")

그러면 본 발명의 한 실시예에 따라 각 데이터 구동 IC(540)에 동일한 전압을 전달할 수 있는 배선 구조에 대하여 도 4 내지 도 6을 참고로 하여 좀 더 상세히 설명한다.Next, a wiring structure capable of transferring the same voltage to each data driver IC 540 according to an exemplary embodiment of the present invention will be described in more detail with reference to FIGS. 4 to 6.

도 4는 도 3에 도시한 표시 장치의 배선 부분의 등가 회로도이고, 도 5는 도 4에 도시한 표시 장치의 배선 부분의 또 다른 등가 회로도이다.FIG. 4 is an equivalent circuit diagram of the wiring portion of the display device shown in FIG. 3, and FIG. 5 is another equivalent circuit diagram of the wiring portion of the display device shown in FIG. 4.

전원 배선(510)은 주로 가로 방향으로 배치되어 있는 주 배선과 주로 세로 방향으로 배치되어 있는 인입 배선을 포함함다. 예를 들어, 노드(N1)와 노드(N2) 사이의 가지는 주 배선에 해당하고, 각 구동 IC(#1-#5)에 연결되어 있는 배선 노드 (N1)와 노드(1, 2) 사이의 두 배선과 노드(N2)와 노드(3) 사이의 배선 및 노드(N3)와 노드(4, 5) 사이의 두 배선은 인입 배선에 해당한다. The power supply wiring 510 includes a main wiring arranged mainly in the horizontal direction and an incoming wiring arranged mainly in the vertical direction. For example, the branch between the node N1 and the node N2 corresponds to the main wiring and is connected between the wiring node N1 and the nodes 1 and 2 connected to the respective driving ICs # 1-# 5. The two wirings and the wiring between the node N2 and the node 3 and the two wirings between the node N3 and the nodes 4 and 5 correspond to the incoming wiring.

또한, 전원 생성부(660)에서 전압(AVDD)이 전달되며, 이 전압(AVDD)은 가운데 위치한 데이터 구동 IC(540)로 입력되어 좌우로 전달된다.In addition, a voltage AVDD is transmitted from the power generator 660, and the voltage AVDD is input to the data driving IC 540 located in the center and transmitted to the left and right.

이때, 각 데이터 구동 IC(540)에 입력되는 전압이 동일하므로, 도면에 나타낸 노드(1-5)의 전압은 모두 동일하며, 각 데이터 구동 IC(540)로 입력되는 전류 역시 동일하다고 가정한다. 즉, 전류는 i1=i2=i3=i4=i5=i이다.At this time, since the voltages input to the data driver ICs 540 are the same, it is assumed that the voltages of the nodes 1-5 shown in the drawings are all the same, and the currents input to the data driver ICs 540 are also the same. That is, the current is i1 = i2 = i3 = i4 = i5 = i.

먼저, 저항(R1)과 저항(R2)의 관계를 구하면 노드(1, 2) 전압이 동일하고 동일한 노드(N1)에 연결되어 있고 전류가 동일하므로 두 저항(R1, R2)의 저항값은 동일하다. 즉, R1=R2이다.First, when the relationship between the resistor R1 and the resistor R2 is obtained, the resistance values of the two resistors R1 and R2 are the same because the voltages of the nodes 1 and 2 are the same, are connected to the same node N1, and the current is the same. Do. That is, R1 = R2.

또한, 노드(N2) 전압은 수학식 1과 같다.In addition, the node N2 voltage is expressed by Equation 1 below.

여기서, VN2는 노드(N2)의 전압이고, VN1은 노드(N1)의 전압이다.Here, VN2 is the voltage at node N2, and VN1 is the voltage at node N1.

이때, 노드(N1)에 입력되는 전류(i2')는 두 전류(i1, i2)의 합이므로 수학식 2와 같이 쓸 수 있다.At this time, since the current i2 'input to the node N1 is the sum of the two currents i1 and i2, it can be written as Equation 2.

따라서, 수학식 2를 수학식 1에 대입하여 정리하면, Therefore, by substituting Equation 2 into Equation 1,

으로 쓸 수 있다.Can be used as

그런데, R2'와 R1에 대한 관계는 선형 독립 방정식이 존재하지 않으므로, R2'=R1이라 가정한다.However, the relationship between R2 'and R1 is assumed to be R2' = R1 since no linear independent equation exists.

그러면, 저항(R1, R2, R2', R3)의 관계를 다음과 같이 정리할 수 있다.Then, the relationship between the resistors R1, R2, R2 ', and R3 can be summarized as follows.

수학식 4를 수학식 3에 대입하여 정리하면 다음과 같다.Substituting Equation 4 into Equation 3 is as follows.

마찬가지로, 저항(R3)의 오른쪽에 위한 저항(R4', R4, R5)은 왼쪽에 위치한 저항(R2', R2, R1)과 대칭이므로 동일한 관계식을 얻을 수 있다.Similarly, since the resistors R4 ', R4, R5 for the right side of the resistor R3 are symmetrical with the resistors R2', R2, R1 located on the left side, the same relation can be obtained.

좀 더 일반화된 식을 유도하기 위하여 도 5를 참조로 설명한다.It will be described with reference to FIG. 5 to derive a more generalized equation.

도 5에 도시한 것처럼, 주 배선의 저항의 값은 R로서 동일하고, 인입 배선에 흐르는 전류는 i일때, 인입 배선의 저항의 값(R1-R4)을 결정한다. 이때, 데이터 구동 IC(#5)를 중심으로 좌우 대칭을 이루므로 대칭적인 위치에 있는 저항값 또한 동일하다. 그러므로 어느 한쪽의 저항의 값을 결정하면 된다.As shown in Fig. 5, when the value of the resistance of the main wiring is the same as R, and the current flowing through the incoming wiring is i, the values of the resistances R1-R4 of the incoming wiring are determined. At this time, since the data driving IC # 5 is symmetrical with respect to the center, the resistance values at the symmetrical positions are also the same. Therefore, it is necessary to determine the value of either resistance.

그러면, 예를 들어 왼쪽에 위치한 저항의 값을 결정한다.Then, for example, determine the value of the resistor located on the left.

먼저, 저항(R1) 및 저항(R2)의 값은 수학식 4 및 5에서 각각 R과 3R이다.First, the values of the resistors R1 and R2 are R and 3R in Equations 4 and 5, respectively.

마찬가지로, 노드(b)와 노드(c) 사이의 가지에 흐르는 전류가 키르히호프 전류 법칙(KCL)에 따라 3i 이고 R2가 3R이므로, 키르히호프 전압 법칙(KVL)에 의하여 저항(R3)의 값은 6R이 된다. 또한, 노드(c)와 노드(d) 사이의 가지에 흐르는 전류는 KCL에 따라 4i 이고 KVL에 따라 저항(R4)의 값은 10R이 된다.Similarly, since the current flowing in the branch between node b and node c is 3i according to Kirchhoff's current law KCL and R2 is 3R, the value of resistor R3 is determined by the Kirchhoff voltage law KVL. 6R. Further, the current flowing through the branch between node c and node d is 4i in accordance with KCL and the value of resistor R4 is 10R in accordance with KVL.

이를 수학식 7로 정리하면 다음과 같다.This can be summarized as Equation 7 below.

이때, 수학식 7을 일반화시키면 다음과 같은 식을 얻을 수 있다.In this case, generalizing the equation (7) can be obtained as follows.

이다. 여기서, Rn은 (n+1)번째 데이터 구동 IC에 연결된 인입 배선이 갖는 저항을 나타내고, R은 주 배선의 저항이다.to be. Here, Rn represents a resistance of the incoming wiring connected to the (n + 1) th data driver IC, and R is the resistance of the main wiring.

이와 같이, 주 배선의 저항을 결정하면 나머지 인입 배선의 저항을 결정할 수 있다. 따라서, 동일한 전압을 데이터 구동 IC(540)에 인가할 수 있다. In this way, when the resistance of the main wiring is determined, the resistance of the remaining incoming wiring can be determined. Therefore, the same voltage can be applied to the data driver IC 540.

예를 들어, 첫 번째 구동 IC(#1)와 데이터 구동 IC(#5)에 인가되는 전압을 구해보자.For example, let's find the voltages applied to the first driver IC # 1 and the data driver IC # 5.

이때, 각 구동 IC(#1-#9)에 인가되는 전압을 구하는 것은 결국 노드(d)에서 구동 IC(#1-#9)에 이르는 경로의 전압 강하량을 구하여 전원 전압(AVDD)에서 빼는 것과 같다.At this time, obtaining the voltage applied to each of the driving ICs # 1- # 9 is equivalent to finding the voltage drop of the path from the node d to the driving ICs # 1- # 9 and subtracting it from the power supply voltage AVDD. same.

각 저항에는 i의 전류가 흐르므로 노드(a)와 노드(b) 사이의 가지에는 2i가 흐르고, 노드(b)와 노드(c) 사이의 가지에는 3i가 흐르고, 노드(c)와 노드(d) 사이의 가지에는 4i가 흐른다.Since the current of i flows through each resistor, 2i flows through the branch between node a and b, 3i flows through the branch between node b and c, and node c and node ( 4i flows through the branches between d).

그러면, 첫 번째 구동 IC(#1)까지의 전압 강하량은 iR+2iR+3iR+4iR=10iR이고, 구동 IC(#5)에 연결된 인입 배선의 저항(R4)은 수학식 8에 의하여 10R이 되므로, 전압 강하량은 역시 10iR로서 첫 번째 구동 IC(#1)까지의 전압 강하량과 동일함을 알 수 있다.Then, the voltage drop amount up to the first driving IC (# 1) is iR + 2iR + 3iR + 4iR = 10iR, and the resistance (R4) of the incoming wiring connected to the driving IC (# 5) becomes 10R according to Equation (8). The voltage drop amount is also 10iR, which is the same as the voltage drop amount until the first driving IC (# 1).

도 6은 본 발명의 다른 실시예에 따른 배선 구조를 나타내는 도면으로서, 하나의 구동 IC(540)에 2개의 인입 배선이 연결되어 있다. 6 is a diagram illustrating a wiring structure according to another embodiment of the present invention, in which two lead wires are connected to one driving IC 540.

이때, 각 구동 IC(540)에 2개의 인입 배선이 연결되어 있는 것을 제외하고는 앞에서 설명한 규칙이 그대로 적용된다.At this time, except that two lead wires are connected to each driving IC 540, the above-described rule is applied as it is.

예를 들어 저항(R5)의 값은 수학식 8에 따라 15R이 되고, 저항(R6)의 값은 21R이 된다.For example, the value of the resistor R5 is 15R according to Equation 8, and the value of the resistor R6 is 21R.

인입 배선의 저항의 값은 배선에 사용되는 금속의 두께와 폭을 조절하여 얼마든지 결정할 수 있다.The resistance value of the lead wire can be determined by controlling the thickness and width of the metal used for the wire.

이러한 방식으로, 전원 배선을 표시판부에 배치한 후, 구동 IC(540)의 중심으로부터 좌우로 전원을 입력하는 한편, 주 배선의 저항값과 인입 배선에 흐르는 전류를 동일하게 하고 인입 배선의 저항값을 결정하면 동일한 전압을 구동 IC(540)에 인가할 수 있다. 따라서, 구동 IC(540)에 입력되는 전압의 차이로 인해 생기는 블록 단위의 얼룩 무늬 현상을 해결할 수 있다.In this manner, after arranging the power supply wiring in the display panel portion, power is input from left to right from the center of the driving IC 540, while the resistance value of the main wiring and the current flowing through the incoming wiring are equal, In this case, the same voltage may be applied to the driving IC 540. Therefore, the spotting phenomenon in units of blocks caused by the difference in voltage input to the driving IC 540 can be solved.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

Claims (7)

인쇄 회로 기판, Printed circuit board, 행렬 형태로 배열된 복수의 화소, A plurality of pixels arranged in a matrix form, 상기 화소에 데이터 전압을 인가하는 복수의 데이터 구동 IC, 그리고A plurality of data driver ICs for applying a data voltage to the pixel, and 전원 전압을 생성하여 전원 배선을 통하여 상기 데이터 구동 IC에 인가하는 전원 전압 생성부A power supply voltage generation unit generating a power supply voltage and applying the power supply voltage to the data driver IC through a power supply wiring. 를 포함하고, Including, 상기 전원 배선은 주 배선과 상기 주 배선과 상기 데이터 구동 IC 사이에 연결되어 있는 인입 배선으로 이루어지며, The power wiring includes a main wiring and an incoming wiring connected between the main wiring and the data driver IC. 상기 전원 전압은 상기 데이터 구동 IC 중 가운데 위치한 데이터 구동 IC의 주 배선으로 입력되어 좌우로 전달되는 The power supply voltage is input to the main wiring of the data driver IC located in the center of the data driver IC and is transmitted to the left and right sides. 표시 장치.Display device. 제1항에서,In claim 1, 상기 주 배선 및 인입 배선은 일정한 저항을 가지며, The main wiring and the incoming wiring have a constant resistance, 상기 주 배선의 저항과 상기 인입 배선 중 가장 자리에 위치한 인입 배선의 저항이 동일한The resistance of the main wiring and the resistance of the lead wiring located at the edge of the lead wiring are the same. 표시 장치.Display device. 제2항에서,In claim 2, 상기 데이터 구동 IC는 모두 k개(k는 홀수)이고, 서로 대칭 구조를 갖는 2개의 그룹으로 나눌 때 각 그룹은 m 개[m=(k+1)/2]의 구동 IC를 포함하며, The data driving ICs are all k pieces (k is an odd number), and when divided into two groups having a symmetric structure with each other, each group includes m driving ICs [m = (k + 1) / 2], 상기 m 개의 구동 IC에 각각 연결된 상기 인입 배선을 각각 제1 내지 제m 배선이라 하고, 제n 배선의 저항을 Rn 이라 할때, 상기 Rn 은 [n(n-1)/2]*R(n은 2 내지 m이고, R은 제1 인입 배선의 저항)을 만족하는 When the lead wires respectively connected to the m driver ICs are called first to mth wires, and the resistance of the nth wire is Rn, Rn is [n (n-1) / 2] * R (n Is 2 to m, and R is the resistance of the first incoming wiring) 표시 장치.Display device. 제3항에서,In claim 3, 상기 제1 내지 제 m 배선에는 같은 크기의 전류가 흐르는 표시 장치.A display device in which currents of the same magnitude flow through the first to m-th lines. 제4항에서, In claim 4, 상기 전원 전압 생성부는 상기 인쇄 회로 기판에 위치하는 표시 장치.And the power supply voltage generator is on the printed circuit board. 제5항에서,In claim 5, 상기 표시 장치는 상기 화소 및 데이터선이 배치되어 있는 표시판부를 더 포함하고, The display device further includes a display panel on which the pixel and the data line are disposed. 상기 주 배선 및 상기 인입 배선은 상기 표시판부에 배치되어 있는 The main wiring and the lead wiring are arranged in the display panel section. 표시 장치.Display device. 제1항에서,In claim 1, 상기 데이터 구동 IC는 COG(chip on glass) 방식으로 장착되어 있는 표시 장치.The data driving IC is mounted on a chip on glass (COG) method.

Images