KR20060076003A - Non-volatile ferroelectric memory device - Google Patents

Non-volatile ferroelectric memory device Download PDF

Info

Publication number
KR20060076003A
KR20060076003A KR1020040115394A KR20040115394A KR20060076003A KR 20060076003 A KR20060076003 A KR 20060076003A KR 1020040115394 A KR1020040115394 A KR 1020040115394A KR 20040115394 A KR20040115394 A KR 20040115394A KR 20060076003 A KR20060076003 A KR 20060076003A
Authority
KR
South Korea
Prior art keywords
word line
layer
channel
memory device
ferroelectric memory
Prior art date
Application number
KR1020040115394A
Other languages
Korean (ko)
Other versions
KR100682211B1 (en
Inventor
강희복
안진홍
이재진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040115394A priority Critical patent/KR100682211B1/en
Priority to DE102005017533A priority patent/DE102005017533A1/en
Priority to TW094113094A priority patent/TWI279799B/en
Priority to US11/115,302 priority patent/US7274593B2/en
Priority to JP2005146733A priority patent/JP5015430B2/en
Publication of KR20060076003A publication Critical patent/KR20060076003A/en
Application granted granted Critical
Publication of KR100682211B1 publication Critical patent/KR100682211B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 불휘발성 강유전체 메모리 장치에 관한 것으로서, 강유전체의 분극 상태에 따라 메모리 셀의 채널 저항이 달라지는 특성을 이용하여 불휘발성 메모리 셀의 리드/라이트 동작을 제어하는 기술을 개시한다. 이러한 본 발명은, 버텀 워드라인의 상부에 절연층을 형성하고, 절연층의 상부에 P형 드레인영역, P형 채널영역 및 P형 소스영역으로 이루어진 플로팅 채널층을 형성하며, 플로팅 채널층의 상부에 강유전체층을 형성하며, 강유전체층의 상부에 워드라인을 형성하여, 강유전체층의 극성에 따라 채널영역에 유도되는 저항 상태를 제어하여 메모리 셀의 리드/라이트 동작을 제어하게 된다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nonvolatile ferroelectric memory device, and discloses a technique of controlling read / write operations of a nonvolatile memory cell by using a characteristic in which a channel resistance of a memory cell varies according to a polarization state of the ferroelectric. In the present invention, an insulating layer is formed on the bottom word line, a floating channel layer including a P-type drain region, a P-type channel region, and a P-type source region is formed on the insulating layer, and an upper portion of the floating channel layer. A ferroelectric layer is formed on the word line, and a word line is formed on the ferroelectric layer, thereby controlling the read / write operation of the memory cell by controlling the resistance state induced in the channel region according to the polarity of the ferroelectric layer.

Description

불휘발성 강유전체 메모리 장치{Non-volatile ferroelectric memory device}Non-volatile ferroelectric memory device

도 1은 종래기술에 따른 불휘발성 강유전체 메모리 장치의 셀 단면도. 1 is a cross-sectional view of a cell of a nonvolatile ferroelectric memory device according to the prior art.

도 2a 및 도 2b는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 셀 단면도. 2A and 2B are cell cross-sectional views of a nonvolatile ferroelectric memory device in accordance with the present invention.

도 3a 내지 도 3c는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 하이 데이타 라이트/리드 동작을 설명하기 위한 도면. 3A to 3C are diagrams for explaining a high data write / read operation of a nonvolatile ferroelectric memory device according to the present invention;

도 4a 내지 도 4c는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 로우 데이타 라이트/리드 동작을 설명하기 위한 도면. 4A to 4C are diagrams for explaining a low data write / read operation of a nonvolatile ferroelectric memory device according to the present invention;

도 5는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 레이아웃 단면도. 5 is a layout cross-sectional view of a nonvolatile ferroelectric memory device according to the present invention;

도 6a 및 도 6b는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 단면도. 6A and 6B are cross-sectional views of a nonvolatile ferroelectric memory device in accordance with the present invention.

도 7은 다층 구조를 갖는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 단면도. 7 is a cross-sectional view of a nonvolatile ferroelectric memory device according to the present invention having a multilayer structure.

본 발명은 불휘발성 강유전체 메모리 장치에 관한 것으로, 나노 스케일(Nano scale) 메모리 장치에서 강유전체의 분극 상태에 따라 메모리 셀의 채널 저항이 달 라지는 특성을 이용하여 불휘발성 메모리 셀의 리드/라이트 동작을 제어하는 기술이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nonvolatile ferroelectric memory device, wherein a read / write operation of a nonvolatile memory cell is performed by using a channel resistance of a memory cell according to the polarization state of the ferroelectric in a nanoscale memory device. It is a technology to control.

일반적으로 불휘발성 강유전체 메모리 즉, FeRAM(Ferroelectric Random Access Memory)은 디램(DRAM;Dynamic Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이타가 보존되는 특성 때문에 차세대 기억 소자로 주목받고 있다. In general, the nonvolatile ferroelectric memory, or ferroelectric random access memory (FeRAM), has a data processing speed of about DRAM (DRAM) and is attracting attention as a next-generation memory device due to its characteristic that data is preserved even when the power is turned off. have.

이러한 FeRAM은 디램과 거의 유사한 구조를 갖는 기억소자로써 캐패시터의 재료로 강유전체를 사용하여 강유전체의 특성인 높은 잔류 분극을 이용한 것이다. 이와 같은 잔류 분극 특성으로 인하여 전계를 제거하더라도 데이터가 지워지지 않는다. The FeRAM is a memory device having a structure almost similar to that of a DRAM, and uses a ferroelectric material as a capacitor material to utilize high residual polarization characteristic of the ferroelectric material. Due to this residual polarization characteristic, data is not erased even when the electric field is removed.

상술된 FeRAM에 관한 기술내용은 본 발명과 동일 발명자에 의해 출원된 대한민국 특허 출원 제 2001-57275호에 개시된 바 있다. 따라서, FeRAM에 관한 기본적인 구성 및 그 동작에 관한 자세한 설명은 생략하기로 한다. Description of the above-described FeRAM has been disclosed in Korean Patent Application No. 2001-57275 filed by the same inventor as the present invention. Therefore, a detailed description of the basic configuration of the FeRAM and its operation will be omitted.

이러한 종래의 불휘발성 강유전체 메모리 장치의 단위 셀은, 워드라인의 상태에 따라 스위칭 동작하여 서브 비트라인과 불휘발성 강유전체 캐패시터를 연결시키는 하나의 스위칭 소자와, 스위칭 소자의 일단과 플레이트 라인 사이에 연결된 하나의 불휘발성 강유전체 캐패시터를 구비하여 이루어진다.The unit cell of the conventional nonvolatile ferroelectric memory device includes one switching element connecting a sub bit line and a nonvolatile ferroelectric capacitor by switching according to a state of a word line, and one connected between one end of the switching element and a plate line. Of nonvolatile ferroelectric capacitors.

여기서, 종래의 불휘발성 강유전체 메모리 장치의 스위칭 소자는 게이트 제어 신호에 의해 스위칭 동작이 제어되는 NMOS트랜지스터를 주로 사용한다.Here, the switching element of the conventional nonvolatile ferroelectric memory device mainly uses an NMOS transistor whose switching operation is controlled by a gate control signal.

도 1은 종래기술에 따른 불휘발성 강유전체 메모리 장치의 셀 단면도이다. 1 is a cross-sectional view of a cell of a nonvolatile ferroelectric memory device according to the prior art.

종래의 1-T(One-Transistor) FET(Field Effect Transistor)형 셀은 P형영역 기판(1) 상에 N형 드레인영역(2)과 N형 소스영역(3)이 형성된다. 그리고, 채널 영역의 상부에 강유전체층(Ferroelectric layer;4)이 형성되고, 강유전체층(4)의 상부에 워드라인(5)이 형성된다. In a conventional 1-T (FET) field effect transistor (FET) type cell, an N-type drain region 2 and an N-type source region 3 are formed on a P-type region substrate 1. A ferroelectric layer 4 is formed on the channel region, and a word line 5 is formed on the ferroelectric layer 4.

이러한 구성을 갖는 종래의 불휘발성 강유전체 메모리 장치는 강유전체층(4)의 분극(Polarization) 상태에 따라 메모리 셀의 채널 저항이 달리지는 특성을 이용하여 데이타를 리드/라이트 한다. 즉, 강유전체층(4)의 극성이 채널에 양(+)의 전하를 유도할 경우 메모리 셀은 고저항 상태가 되어 오프된다. 반대로, 강유전체층(4)의 극성이 채널에 음(-)의 전하를 유도할 경우 메모리 셀은 저저항 상태가 되어 턴온된다. A conventional nonvolatile ferroelectric memory device having such a configuration reads / writes data using a characteristic in which the channel resistance of the memory cell varies depending on the polarization state of the ferroelectric layer 4. That is, when the polarity of the ferroelectric layer 4 induces a positive charge in the channel, the memory cell is turned off due to a high resistance state. In contrast, when the polarity of the ferroelectric layer 4 induces a negative charge to the channel, the memory cell is turned into a low resistance state.

하지만, 이러한 종래의 불휘발성 강유전체 메모리 장치는, 셀 사이즈가 작아질 경우 데이타 유지 특성이 저하되어 정상적인 셀의 동작이 어렵게 된다. 즉, 셀의 리드 동작시 인접한 셀에 전압이 가해지게 되어 데이타가 파괴됨으로써 셀 간에 인터페이스 노이즈가 발생하게 된다. 또한, 셀의 라이트 동작시 비선택된 셀에 라이트 전압이 인가되어 비선택된 셀들의 데이타가 파괴됨으로써 랜덤한 엑세스(Random Access) 동작이 어렵게 되는 문제점이 있다. However, in such a conventional nonvolatile ferroelectric memory device, when the cell size becomes small, the data retention characteristic is deteriorated, which makes normal cell operation difficult. In other words, when a cell read operation, voltage is applied to an adjacent cell, and data is destroyed, thereby causing interface noise between cells. In addition, since a write voltage is applied to an unselected cell during the write operation of the cell, data of the unselected cells is destroyed, thereby making it difficult to perform a random access operation.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 워드라인과 버텀 워드라인 사이에 P형 드레인영역, P형 채널영역 및 P형 소스영역으로 이루어진 플로팅 채널층을 형성하여 메모리 셀의 리드/라이트 동작을 제어함으로써 셀의 신뢰성을 향상시킴과 동시에 셀의 전체적인 사이즈를 줄일 수 있도록 하는데 그 목적이 있다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and forms a floating channel layer including a P-type drain region, a P-type channel region, and a P-type source region between a word line and a bottom word line to read / write a memory cell. The purpose is to improve the reliability of the cell by controlling the write operation and to reduce the overall size of the cell.

상기한 목적을 달성하기 위한 본 발명의 불휘발성 강유전체 메모리 장치는,버텀 워드라인의 상부에 형성된 절연층; 절연층의 상부에 형성되어 플로팅 상태를 유지하는 P형 채널영역과, 채널영역의 양측에 연결된 P형 드레인 영역 및 P형 소스 영역을 구비하는 플로팅 채널층; 플로팅 채널층의 채널영역 상부에 형성된 강유전체층; 및 강유전체층의 상부에 형성된 워드라인을 구비하되, 강유전체층의 극성 상태에 따라 채널영역에 서로 다른 채널 저항을 유도하여 데이타를 리드/라이트 제어함을 특징으로 한다. A nonvolatile ferroelectric memory device of the present invention for achieving the above object, the insulating layer formed on the upper word line; A floating channel layer formed on the insulating layer to maintain a floating state and a P-type drain region and a P-type source region connected to both sides of the channel region; A ferroelectric layer formed on the channel region of the floating channel layer; And a word line formed on an upper portion of the ferroelectric layer, wherein data is read / controlled by inducing different channel resistances in the channel region according to the polarity of the ferroelectric layer.

그리고, 본 발명은 복수개의 버텀 워드라인; 복수개의 버텀 워드라인의 상부에 각각 형성된 복수개의 절연층; 복수개의 절연층의 상부에 배치된 복수개의 P형 채널 영역과, 복수개의 P형 채널 영역과 교번적으로 직렬 연결된 복수개의 P형 드레인 및 소스영역을 구비하는 플로팅 채널층; 플로팅 채널층의 복수개의 P형 채널 영역 상부에 각각 형성된 복수개의 강유전체층; 및 복수개의 강유전체층 상부에 각각 형성된 복수개의 워드라인을 구비하는 단위 셀 어레이를 구비하고, 단위 셀 어레이는 복수개의 강유전체층의 극성 상태에 따라 복수개의 P형 채널영역에 서로 다른 채널 저항을 유도하여 복수개의 데이타를 리드/라이트 제어함을 특징으로 한다. In addition, the present invention includes a plurality of bottom word lines; A plurality of insulating layers formed on top of the plurality of bottom word lines, respectively; A floating channel layer including a plurality of P-type channel regions disposed on the plurality of insulating layers, and a plurality of P-type drain and source regions alternately connected in series with the plurality of P-type channel regions; A plurality of ferroelectric layers respectively formed on the plurality of P-type channel regions of the floating channel layer; And a unit cell array having a plurality of word lines respectively formed on the plurality of ferroelectric layers, wherein the unit cell array induces different channel resistances in the plurality of P-type channel regions according to polarity of the plurality of ferroelectric layers. And read / write control of a plurality of data.

또한, 본 발명은 버텀 워드라인의 상부에 형성된 절연층; 절연층의 상부에 형성되어 플로팅 상태를 유지하는 N형 채널영역과, 채널영역의 양측에 연결된 N형 드레인 영역 및 N형 소스 영역을 구비하는 플로팅 채널층; 플로팅 채널층의 채널영역 상부에 형성된 강유전체층; 및 강유전체층의 상부에 형성된 워드라인을 구비하되, 강유전체층의 극성 상태에 따라 채널영역에 서로 다른 채널 저항을 유도하여 데이타를 리드/라이트 제어함을 특징으로 한다. In addition, the present invention is an insulating layer formed on the bottom word line; A floating channel layer formed on the insulating layer to maintain a floating state, and a floating channel layer including an N-type drain region and an N-type source region connected to both sides of the channel region; A ferroelectric layer formed on the channel region of the floating channel layer; And a word line formed on an upper portion of the ferroelectric layer, wherein data is read / controlled by inducing different channel resistances in the channel region according to the polarity of the ferroelectric layer.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.

도 2a 및 도 2b는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 단위 셀 단면도이다. 2A and 2B are cross-sectional views of unit cells of a nonvolatile ferroelectric memory device according to the present invention.

도 2a는 워드라인과 평행인 방향에서 본 단위 셀의 단면도이다. 2A is a cross-sectional view of a unit cell viewed in a direction parallel to a word line.

먼저, 최하부층에 형성된 버텀(Bottom) 워드라인(10)과 최상부층에 형성된 워드라인(17)은 평행하게 배치된다. 여기서, 버텀 워드라인(10)과 워드라인(17)은 동일한 로오 어드레스 디코더(미도시)에 의해 선택적으로 구동된다. 그리고, 버텀 워드라인(10)의 상부에는 절연층(Oxide layer;11)이 형성되고, 절연층(11)의 상부에는 P형 채널영역(12)으로 이루어진 플로팅 채널층(Floating Channel layer;15)이 형성된다. First, the bottom word line 10 formed in the lowermost layer and the word line 17 formed in the uppermost layer are arranged in parallel. Here, the bottom word line 10 and the word line 17 are selectively driven by the same row address decoder (not shown). In addition, an insulating layer 11 is formed on the bottom word line 10, and a floating channel layer 15 formed of a P-type channel region 12 is formed on the insulating layer 11. Is formed.

또한, 플로팅 채널층(15)의 상부에는 강유전체층(Ferroelectric layer;16)이 형성되고, 강유전체층(16)의 상부에는 워드라인(17)이 형성된다. In addition, a ferroelectric layer 16 is formed on the floating channel layer 15, and a word line 17 is formed on the ferroelectric layer 16.

도 2b는 워드라인과 수직인 방향에서 본 단위 셀의 단면도이다. 2B is a cross-sectional view of the unit cell viewed in a direction perpendicular to the word line.

먼저, 버텀 워드라인(10)의 상부에 절연층(11)이 형성된다. 그리고, 절연층(11)의 상부에는 플로팅 채널층(Floating Channel layer;15)이 형성된다. 여기서, 플로팅 채널층(15)의 드레인영역(13)과 소스영역(14)은 P형으로 이루어지고, 채널 영역(12)은 P형으로 이루어져 플로팅 상태가 된다. First, the insulating layer 11 is formed on the bottom word line 10. In addition, a floating channel layer 15 is formed on the insulating layer 11. Here, the drain region 13 and the source region 14 of the floating channel layer 15 are made of P type, and the channel region 12 is made of P type to be in a floating state.

또한, 플로팅 채널층(15)의 반도체는 탄소 나노 튜브(Carbon Nano Tube), 실리콘 또는 Ge(게르마늄) 등의 재료가 이용될 수 있다. 또한, 플로팅 채널층(15)의 P형 채널영역(12) 상부에는 강유전체층(16)이 형성되고, 강유전체층(16)의 상부에는 워드라인(17)이 형성된다. In addition, as the semiconductor of the floating channel layer 15, a material such as carbon nanotube, silicon, or Ge (germanium) may be used. In addition, a ferroelectric layer 16 is formed on the P-type channel region 12 of the floating channel layer 15, and a word line 17 is formed on the ferroelectric layer 16.

이러한 구성을 갖는 본 발명은 강유전체층(16)의 분극(Polarization) 상태에 따라 플로팅 채널층(15)의 채널 저항이 달리지는 특성을 이용하여 데이타를 리드/라이트 한다. 즉, 강유전체층(16)의 극성이 채널영역(12)에 양(+)의 전하를 유도할 경우 메모리 셀은 저저항 상태가 되어 채널이 턴온된다. 반대로, 강유전체층(16)의 극성이 채널영역(12)에 음(-)의 전하를 유도할 경우 메모리 셀은 고저항 상태가 되어 채널이 오프된다. The present invention having such a configuration reads and writes data using the characteristic that the channel resistance of the floating channel layer 15 varies depending on the polarization state of the ferroelectric layer 16. That is, when the polarity of the ferroelectric layer 16 induces a positive charge in the channel region 12, the memory cell is in a low resistance state and the channel is turned on. On the contrary, when the polarity of the ferroelectric layer 16 induces negative charge to the channel region 12, the memory cell is in a high resistance state and the channel is turned off.

도 3a 및 도 3c는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 하이 데이타 라이트/리드 동작을 설명하기 위한 도면이다. 3A and 3C are diagrams for describing a high data write / read operation of a nonvolatile ferroelectric memory device according to the present invention.

먼저, 도 3a를 보면, 데이타 "1"의 라이트 동작 모드시 버텀 워드라인(10)에 그라운드 전압 <GND>을 인가하고 워드라인(17)에 음의 전압인 <-V>를 인가한다. 이때, 드레인영역(13)과 소스영역(14)은 그라운드 전압 <GND> 상태가 되도록 한다. First, referring to FIG. 3A, the ground voltage <GND> is applied to the bottom word line 10 and the negative voltage <-V> is applied to the word line 17 in the write operation mode of the data "1". At this time, the drain region 13 and the source region 14 are in a ground voltage <GND> state.

이러한 경우 강유전체층(16)과 절연층(11) 사이의 캐패시터의 전압 분배에 의해, 플로팅 채널층(15)의 P형 채널 영역(12)과 강유전체층(16) 사이에 전압이 인가된다. 따라서, 강유전체층(16)의 극성에 따라 채널 영역(12)에 양의 전하가 유 도되어 메모리 셀은 저저항 상태가 된다. 이에 따라, 라이트 동작 모드시 메모리 모든 셀에 데이타 "1"을 라이트할 수 있게 된다. In this case, a voltage is applied between the P-type channel region 12 and the ferroelectric layer 16 of the floating channel layer 15 by the voltage distribution of the capacitor between the ferroelectric layer 16 and the insulating layer 11. Accordingly, positive charge is induced in the channel region 12 depending on the polarity of the ferroelectric layer 16, resulting in a low resistance state of the memory cell. Accordingly, data "1" can be written to all cells in the memory in the write operation mode.

반면에, 도 3b 및 도 3c를 보면, 데이타 "1"의 리드 동작 모드시 버텀 워드라인(10)에 그라운드 전압 <GND> 또는 양의 값을 갖는 리드전압 <+Vrd>을 인가한다. 그리고, 워드라인(17)에 그라운드 전압 <GND>을 인가한다. 이때, 버텀 워드라인(10)으로부터 인가되는 리드전압 <+Vrd>에 의해 채널영역(12)의 하부에 공핍층(12a)이 형성된다. On the other hand, referring to FIGS. 3B and 3C, the ground word <GND> or a positive read voltage <+ Vrd> is applied to the bottom word line 10 in the read operation mode of the data “1”. Then, the ground voltage <GND> is applied to the word line 17. At this time, the depletion layer 12a is formed under the channel region 12 by the read voltage <+ Vrd> applied from the bottom word line 10.

또한, 채널영역(12)의 상부에 양의 전하가 유도되어 공핍층이 생기지 않게 된다. 이에 따라, 채널영역(12)이 턴온되어 소스영역(14)에서 드레인영역(13)으로 전류가 흐르게 된다. 따라서, 리드 동작 모드시 메모리 셀에 저장된 데이타 "1"을 리드할 수 있게 된다. 이때, 드레인영역(13)과 소스영역(14)에 약간의 전압차를 주어도 채널 영역(12)이 턴온된 상태이므로 많은 전류가 흐르게 된다. In addition, a positive charge is induced on the channel region 12 so that no depletion layer is formed. Accordingly, the channel region 12 is turned on so that current flows from the source region 14 to the drain region 13. Therefore, data "1" stored in the memory cell can be read in the read operation mode. At this time, even if a slight voltage difference is applied to the drain region 13 and the source region 14, a large current flows because the channel region 12 is turned on.

도 4a 및 도 4b는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 로우 데이타 라이트/리드 동작을 설명하기 위한 도면이다. 4A and 4B illustrate a low data write / read operation of a nonvolatile ferroelectric memory device according to the present invention.

먼저, 도 4a를 보면, 데이타 "0"의 라이트 동작 모드시 버텀 워드라인(10)에 음의 값을 갖는 전압 <-V>을 인가하고 워드라인(17)에 그라운드 전압 <GND>을 인가한다. 그리고, 드레인영역(13)과 소스영역(14)에 음의 값을 갖는 전압 <-V>을 인가한다. First, referring to FIG. 4A, a negative voltage <-V> is applied to the bottom word line 10 and a ground voltage <GND> is applied to the word line 17 in the write operation mode of the data "0". . Then, a negative voltage <-V> is applied to the drain region 13 and the source region 14.

이때, 워드라인(17)으로부터 인가되는 양의 전압 <+V>과 채널영역(12)에 형성된 음의 전압 <-V> 사이에 높은 전압이 형성된다. 따라서, 강유전체층(16)의 극 성에 따라 채널 영역(12)에 음의 전하가 유도되어 메모리 셀은 고저항 상태가 된다. 이에 따라, 라이트 동작 모드시 메모리 셀에 데이타 "0"을 라이트할 수 있게 된다. At this time, a high voltage is formed between the positive voltage <+ V> applied from the word line 17 and the negative voltage <-V> formed in the channel region 12. Accordingly, negative charge is induced in the channel region 12 due to the polarity of the ferroelectric layer 16, resulting in a high resistance state of the memory cell. Accordingly, data "0" can be written to the memory cell in the write operation mode.

반면에, 도 4b 및 도 4c를 보면, 데이타 "0"의 리드 동작 모드시 버텀 워드라인(10)에 그라운드 전압 <GND> 또는 양의 값을 갖는 리드전압 <+Vrd>을 인가한다. 그리고, 워드라인(17)에 그라운드 전압 <GND>을 인가한다. On the other hand, referring to FIGS. 4B and 4C, the ground word <GND> or a positive read voltage <+ Vrd> is applied to the bottom word line 10 in the read operation mode of the data “0”. Then, the ground voltage <GND> is applied to the word line 17.

이때, 버텀 워드라인(10)으로부터 인가되는 리드전압 <+Vrd>에 의해 채널영역(12)의 하부에 공핍층(12a)이 형성된다. 그리고, 채널영역(12)의 상부에 음의 전하가 유도되어 공핍층(12b)이 형성된다. 이에 따라, 채널영역(12)에 형성된 공핍층(12a,12b)에 의해 채널영역(12)의 채널이 오프되어 소스영역(14)에서 드레인영역(13)으로 전류 경로가 차단된다. At this time, the depletion layer 12a is formed under the channel region 12 by the read voltage <+ Vrd> applied from the bottom word line 10. A negative charge is induced on the channel region 12 to form a depletion layer 12b. Accordingly, the channel of the channel region 12 is turned off by the depletion layers 12a and 12b formed in the channel region 12 to block the current path from the source region 14 to the drain region 13.

이때, 드레인영역(13)과 소스영역(14) 사이에 약간의 전압차를 주어도 채널 영역(12)이 오프된 상태이므로 적은 전류가 흐르게 된다. 이에 따라, 리드 동작 모드시 메모리 셀에 저장된 데이타 "0"을 리드할 수 있게 된다. At this time, even if a slight voltage difference is applied between the drain region 13 and the source region 14, a small current flows because the channel region 12 is turned off. Accordingly, data "0" stored in the memory cell can be read in the read operation mode.

따라서, 리드 동작 모드시 워드라인(17)과 버텀 워드라인(10)을 그라운드로 제어하여 강유전체층(16)에 전압 스트레스가 가해지지 않기 때문에 셀의 데이타 유지 특성이 향상될 수 있게 된다. Accordingly, since the voltage line is not applied to the ferroelectric layer 16 by controlling the word line 17 and the bottom word line 10 to the ground in the read operation mode, the data retention characteristic of the cell can be improved.

도 5는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 레이아웃 단면도이다. 5 is a layout cross-sectional view of a nonvolatile ferroelectric memory device according to the present invention.

본 발명은 워드라인 WL과 버텀 워드라인 BWL이 서로 동일한 방향으로 평행하 게 배치되며 컬럼 방향으로 복수개 구비된다. 그리고, 복수개의 비트라인 BL은 워드라인 WL과 수직한 방향으로 복수개 구비된다. 또한, 복수개의 워드라인 WL, 복수개의 버텀 워드라인 BWL과, 복수개의 비트라인 BL이 교차되는 영역에 복수개의 단위 셀 C가 위치한다. In the present invention, the word line WL and the bottom word line BWL are arranged in parallel in the same direction and provided in plural in the column direction. A plurality of bit lines BL are provided in a direction perpendicular to the word line WL. In addition, a plurality of unit cells C are positioned in an area where a plurality of word lines WL, a plurality of bottom word lines BWL, and a plurality of bit lines BL intersect.

도 6a 및 도 6b는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 셀 어레이 단면도이다. 6A and 6B are cross-sectional views of a cell array of a nonvolatile ferroelectric memory device according to the present invention.

도 6a는 도 5의 레이아웃 단면도에서 워드라인 WL과 평행인 (A) 방향에서의 셀 어레이 단면 구조를 나타낸다. FIG. 6A illustrates a cell array cross-sectional structure in the direction (A) parallel to the word line WL in the layout cross-sectional view of FIG. 5.

본 발명의 셀 어레이는 버텀 워드라인(10)의 상부에 복수개의 절연층(11)이 형성되고, 복수개의 절연층(11)의 상부에 복수개의 P형 채널 영역(12)이 형성된다. 그리고, 복수개의 채널 영역(12) 상부에 복수개의 강유전체층(13)이 형성되고, 복수개의 강유전체층(13)의 상부에 버텀 워드라인(10)과 평행하게 워드라인(14)이 형성된다. 따라서, 하나의 워드라인 WL_1과 하나의 버텀 워드라인 BWL_1 사이에 복수개의 셀들이 연결된다. In the cell array of the present invention, a plurality of insulating layers 11 are formed on the bottom word line 10, and a plurality of P-type channel regions 12 are formed on the plurality of insulating layers 11. The plurality of ferroelectric layers 13 are formed on the plurality of channel regions 12, and the word lines 14 are formed on the plurality of ferroelectric layers 13 in parallel with the bottom word lines 10. Thus, a plurality of cells are connected between one word line WL_1 and one bottom word line BWL_1.

또한, 도 6b는 도 5의 레이아웃 단면도에서 워드라인 WL과 수직인 (B) 방향에서 셀 어레이 단면 구조를 나타낸다. 6B illustrates a cell array cross-sectional structure in a direction (B) perpendicular to the word line WL in the layout cross-sectional view of FIG. 5.

본 발명의 셀 어레이는 각각의 버텀 워드라인 BWL_1,BWL_2,BWL_3의 상부에 절연층(11)이 형성된다. 그리고, 절연층(11)의 상부에 P형 드레인영역(13)과 P형 채널영역(12) 및 P형 소스영역(14)이 직렬 연결된 플로팅 채널층(15)이 형성된다. In the cell array of the present invention, an insulating layer 11 is formed on each of the bottom word lines BWL_1, BWL_2, and BWL_3. In addition, the floating channel layer 15 having the P-type drain region 13, the P-type channel region 12, and the P-type source region 14 connected in series is formed on the insulating layer 11.

여기서, P형 드레인영역(13)은 인접한 셀에서 소스 영역으로 사용될 수 있으 며, P형 소스영역(14)은 인접한 셀에서 드레인 영역으로 사용될 수 있다. 즉, P형영역은 인접한 셀에서 드레인영역과 소스영역으로 공통으로 사용된다. Here, the P-type drain region 13 may be used as a source region in an adjacent cell, and the P-type source region 14 may be used as a drain region in an adjacent cell. That is, the P-type region is commonly used as a drain region and a source region in adjacent cells.

또한, 플로팅 채널층(15)의 각각의 채널 영역(12) 상부에 강유전체층(16)이 형성되고, 강유전체층(16)의 상부에 워드라인 WL_1,WL_2,WL_3이 형성된다. In addition, a ferroelectric layer 16 is formed on each channel region 12 of the floating channel layer 15, and word lines WL_1, WL_2, and WL_3 are formed on the ferroelectric layer 16.

도 7은 다층 구조를 갖는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 단면도이다. 7 is a cross-sectional view of a nonvolatile ferroelectric memory device having a multilayer structure.

도 7에 도시된 다층 구조를 갖는 본 발명은 도 6b와 같은 구성을 갖는 본 발명의 단위 셀 어레이가 다층 구조로 적층된다. 그리고, 각각의 단위 셀 어레이는 절연층(18)을 통해 서로 분리된다. In the present invention having the multilayer structure shown in FIG. 7, the unit cell array of the present invention having the configuration as shown in FIG. 6B is stacked in a multilayer structure. Each unit cell array is separated from each other through the insulating layer 18.

본 발명에서는 플로팅 채널층(15)이 P형 드레인영역(13), P형 채널영역(12) 및 P형 소스영역(14)으로 이루어진 것을 그 실시예로 설명하였지만, 본 발명은 이에 한정되지 않고 플로팅 채널층(15)이 N형 드레인 영역, N형 채널영역 및 N형 소스영역으로 이루어질 수도 있다. In the present invention, the floating channel layer 15 is composed of the P-type drain region 13, the P-type channel region 12 and the P-type source region 14 in the embodiment, but the present invention is not limited thereto. The floating channel layer 15 may be formed of an N-type drain region, an N-type channel region, and an N-type source region.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다. In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.

이상에서 설명한 바와 같이, 본 발명은 NDRO(Non Destructive Read Out) 방식을 사용하여 리드 동작시 셀의 데이타가 파괴되지 않는다. 이에 따라, 본 발명 은 나노 스케일(Nano scale) 강유전체 셀의 저전압 동작시 셀의 신뢰성이 향상되고 리드 동작 속도를 향상시킬 수 있게 된다. 또한, 복수개의 강유전체 단위 셀 어레이를 적층하여 셀의 집적 용량을 향상시킴으로써 셀의 전체적인 사이즈를 줄일 수 있도록 하는 효과를 제공한다. As described above, the present invention does not destroy the data of the cell during the read operation using the Non Destructive Read Out (NDRO) method. Accordingly, the present invention can improve the reliability of the cell during the low voltage operation of the nano-scale ferroelectric cell and improve the read operation speed. In addition, by stacking a plurality of ferroelectric unit cell array to improve the integrated capacity of the cell provides an effect that can reduce the overall size of the cell.

Claims (17)

버텀 워드라인의 상부에 형성된 절연층;An insulation layer formed on the bottom word line; 상기 절연층의 상부에 형성되어 플로팅 상태를 유지하는 P형 채널영역과, 상기 채널영역의 양측에 연결된 P형 드레인 영역 및 P형 소스 영역을 구비하는 플로팅 채널층; A floating channel layer formed on the insulating layer to maintain a floating state, and a P channel drain region and a P type source region connected to both sides of the channel region; 상기 플로팅 채널층의 상기 채널영역 상부에 형성된 강유전체층; 및 A ferroelectric layer formed on the channel region of the floating channel layer; And 상기 강유전체층의 상부에 형성된 워드라인을 구비하되, A word line formed on the ferroelectric layer, 상기 강유전체층의 극성 상태에 따라 상기 채널영역에 서로 다른 채널 저항을 유도하여 데이타를 리드/라이트 제어함을 특징으로 하는 불휘발성 강유전체 메모리 장치. And a read / write control of data by inducing different channel resistances in the channel region according to the polarity of the ferroelectric layer. 제 1항에 있어서, 상기 플로팅 채널층은 탄소 나노 튜브, 실리콘, 게르마늄 중 적어도 어느 하나로 이루어짐을 특징으로 하는 불휘발성 강유전체 메모리 장치. The nonvolatile ferroelectric memory device of claim 1, wherein the floating channel layer is formed of at least one of carbon nanotubes, silicon, and germanium. 제 1항 또는 제 2항에 있어서, 상기 플로팅 채널층은 상기 강유전체층의 극성이 상기 채널영역에 양의 전하를 유도할 경우 저저항 상태가 되어 채널이 턴온됨을 특징으로 하는 불휘발성 강유전체 메모리 장치. The nonvolatile ferroelectric memory device of claim 1, wherein the floating channel layer is turned on when the polarity of the ferroelectric layer induces a positive charge in the channel region, resulting in a low resistance state. 제 1항 또는 제 2항에 있어서, 상기 플로팅 채널층은 상기 강유전체층의 극 성이 상기 채널영역에 음의 전하를 유도할 경우 고저항 상태가 되어 채널이 오프됨을 특징으로 하는 불휘발성 강유전체 메모리 장치. The nonvolatile ferroelectric memory device of claim 1, wherein the floating channel layer is turned off when the polarity of the ferroelectric layer induces a negative charge in the channel region, resulting in a high resistance state. . 제 1항에 있어서, 상기 버텀 워드라인에 그라운드 전압을 인가하고, 상기 워드라인에 음의 전압을 인가하며, 상기 드레인 영역과 상기 소스 영역에 그라운드 전압을 인가한 상태에서, 상기 채널영역에 양의 전하가 유도되어 하이 데이타를 라이트 함을 특징으로 하는 불휘발성 강유전체 메모리 장치. The method of claim 1, wherein a ground voltage is applied to the bottom word line, a negative voltage is applied to the word line, and a ground voltage is applied to the drain region and the source region. A nonvolatile ferroelectric memory device characterized in that charge is induced to write high data. 제 1항에 있어서, 상기 버텀 워드라인에 양의 값을 갖는 리드 전압을 인가하고, 상기 워드라인에 그라운드 전압을 인가하여 상기 플로팅 채널층의 채널이 턴온된 상태에서 하이 데이타를 리드함을 특징으로 하는 불휘발성 강유전체 메모리 장치. 4. The method of claim 1, wherein a high read value is applied to the bottom word line and a ground voltage is applied to the word line to read high data while the channel of the floating channel layer is turned on. Nonvolatile ferroelectric memory device. 제 1항에 있어서, 상기 버텀 워드라인에 음의 전압을 인가하고 상기 워드라인에 그라운드 전압을 인가하며, 상기 드레인 영역과 상기 소스 영역에 음의 전압을 인가한 상태에서, 상기 채녈영역에 음의 전하가 유도되어 로우 데이타를 라이트 함을 특징으로 하는 불휘발성 강유전체 메모리 장치. The method of claim 1, wherein a negative voltage is applied to the bottom word line, a ground voltage is applied to the word line, and a negative voltage is applied to the drain region and the source region. A nonvolatile ferroelectric memory device, characterized in that charge is induced to write low data. 제 1항에 있어서, 상기 버텀 워드라인에 양의 값을 갖는 리드전압을 인가하고, 상기 워드라인에 그라운드 전압을 인가하여 상기 플로팅 채널층의 채널이 턴오 프된 상태에서 로우 데이타를 리드함을 특징으로 하는 불휘발성 강유전체 메모리 장치. 2. The method of claim 1, wherein a low voltage is applied to the bottom word line and a ground voltage is applied to the word line to read low data while the channel of the floating channel layer is turned off. Nonvolatile ferroelectric memory device. 복수개의 버텀 워드라인;A plurality of bottom word lines; 상기 복수개의 버텀 워드라인의 상부에 각각 형성된 복수개의 절연층;A plurality of insulating layers formed on the plurality of bottom word lines, respectively; 상기 복수개의 절연층의 상부에 배치된 복수개의 P형 채널 영역과, 상기 복수개의 P형 채널 영역과 교번적으로 직렬 연결된 복수개의 P형 드레인 및 소스영역을 구비하는 플로팅 채널층; A floating channel layer including a plurality of P-type channel regions disposed on the plurality of insulating layers, and a plurality of P-type drain and source regions alternately connected in series with the plurality of P-type channel regions; 상기 플로팅 채널층의 상기 복수개의 P형 채널 영역 상부에 각각 형성된 복수개의 강유전체층; 및 A plurality of ferroelectric layers respectively formed on the plurality of P-type channel regions of the floating channel layer; And 상기 복수개의 강유전체층 상부에 각각 형성된 복수개의 워드라인을 구비하는 단위 셀 어레이를 구비하고, A unit cell array having a plurality of word lines formed on the plurality of ferroelectric layers, respectively; 상기 단위 셀 어레이는 상기 복수개의 강유전체층의 극성 상태에 따라 상기 복수개의 P형 채널영역에 서로 다른 채널 저항을 유도하여 복수개의 데이타를 리드/라이트 제어함을 특징으로 하는 불휘발성 강유전체 메모리 장치. And the unit cell array controls read / write of a plurality of data by inducing different channel resistances to the plurality of P-type channel regions according to polarity of the plurality of ferroelectric layers. 제 9항에 있어서, 상기 단위 셀 어레이는 복수개의 층으로 적층되어 다층 구조를 이루며, 각각의 상기 단위 셀 어레이는 절연층에 의해 서로 분리됨을 특징으로 하는 불휘발성 강유전체 메모리 장치. The nonvolatile ferroelectric memory device of claim 9, wherein the unit cell arrays are stacked in a plurality of layers to form a multi-layer structure, and the unit cell arrays are separated from each other by an insulating layer. 제 9항에 있어서, 상기 플로팅 채널층은 탄소 나노 튜브, 실리콘, 게르마늄 중 적어도 어느 하나로 이루어짐을 특징으로 하는 불휘발성 강유전체 메모리 장치. The nonvolatile ferroelectric memory device of claim 9, wherein the floating channel layer comprises at least one of carbon nanotubes, silicon, and germanium. 제 9항 또는 제 10항에 있어서, 상기 플로팅 채널층은 상기 강유전체층의 극성이 상기 채널영역에 양의 전하를 유도할 경우 저저항 상태가 되어 채널이 턴온됨을 특징으로 하는 불휘발성 강유전체 메모리 장치. 12. The nonvolatile ferroelectric memory device of claim 9 or 10, wherein the floating channel layer is turned into a low resistance state when the polarity of the ferroelectric layer induces positive charge in the channel region. 제 9항 또는 제 10항에 있어서, 상기 플로팅 채널층은 상기 강유전체층의 극성이 상기 채널영역에 음의 전하를 유도할 경우 고저항 상태가 되어 채널이 오프됨을 특징으로 하는 불휘발성 강유전체 메모리 장치. The nonvolatile ferroelectric memory device of claim 9, wherein the floating channel layer is turned off because the floating channel layer is in a high resistance state when the polarity of the ferroelectric layer induces negative charge in the channel region. 제 9항에 있어서, 상기 버텀 워드라인에 그라운드 전압을 인가하고, 상기 워드라인에 음의 전압을 인가하며, 상기 드레인 영역과 상기 소스 영역에 그라운드 전압을 인가한 상태에서, 상기 채널영역에 양의 전하가 유도되어 하이 데이타를 라이트 함을 특징으로 하는 불휘발성 강유전체 메모리 장치. 10. The method of claim 9, wherein a ground voltage is applied to the bottom word line, a negative voltage is applied to the word line, and a ground voltage is applied to the drain region and the source region. A nonvolatile ferroelectric memory device characterized in that charge is induced to write high data. 제 9항에 있어서, 상기 버텀 워드라인에 양의 값을 갖는 리드 전압을 인가하고, 상기 워드라인에 그라운드 전압을 인가하여 상기 플로팅 채널층의 채널이 턴온된 상태에서 하이 데이타를 리드함을 특징으로 하는 불휘발성 강유전체 메모리 장치. 10. The method of claim 9, wherein a positive read voltage is applied to the bottom word line, and a ground voltage is applied to the word line to read high data while the channel of the floating channel layer is turned on. Nonvolatile ferroelectric memory device. 제 9항에 있어서, 상기 버텀 워드라인에 음의 전압을 인가하고 상기 워드라인에 그라운드 전압을 인가하며, 상기 드레인 영역과 상기 소스 영역에 음의 전압을 인가한 상태에서, 상기 채녈영역에 음의 전하가 유도되어 로우 데이타를 라이트 함을 특징으로 하는 불휘발성 강유전체 메모리 장치. 10. The method of claim 9, wherein a negative voltage is applied to the bottom word line, a ground voltage is applied to the word line, and a negative voltage is applied to the drain region and the source region. A nonvolatile ferroelectric memory device, characterized in that charge is induced to write low data. 제 9항에 있어서, 상기 버텀 워드라인에 양의 값을 갖는 리드전압을 인가하고, 상기 워드라인에 그라운드 전압을 인가하여 상기 플로팅 채널층의 채널이 턴오프된 상태에서 로우 데이타를 리드함을 특징으로 하는 불휘발성 강유전체 메모리 장치. 10. The method of claim 9, wherein a low voltage is applied to the bottom word line and a ground voltage is applied to the word line to read low data while the channel of the floating channel layer is turned off. Nonvolatile ferroelectric memory device.
KR1020040115394A 2004-12-29 2004-12-29 Non-volatile ferroelectric memory device KR100682211B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040115394A KR100682211B1 (en) 2004-12-29 2004-12-29 Non-volatile ferroelectric memory device
DE102005017533A DE102005017533A1 (en) 2004-12-29 2005-04-15 Nonvolatile ferroelectric memory device e.g. ferroelectric random access memory device, has ferroelectric layer formed on floating channel layer and word line formed on ferroelectric layer
TW094113094A TWI279799B (en) 2004-12-29 2005-04-25 Nonvolatile ferroelectric memory device
US11/115,302 US7274593B2 (en) 2004-12-29 2005-04-27 Nonvolatile ferroelectric memory device
JP2005146733A JP5015430B2 (en) 2004-12-29 2005-05-19 Nonvolatile ferroelectric memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040115394A KR100682211B1 (en) 2004-12-29 2004-12-29 Non-volatile ferroelectric memory device

Publications (2)

Publication Number Publication Date
KR20060076003A true KR20060076003A (en) 2006-07-04
KR100682211B1 KR100682211B1 (en) 2007-02-12

Family

ID=37168484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040115394A KR100682211B1 (en) 2004-12-29 2004-12-29 Non-volatile ferroelectric memory device

Country Status (1)

Country Link
KR (1) KR100682211B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720230B1 (en) * 2006-07-27 2007-05-23 주식회사 하이닉스반도체 Non-volatile ferroelectric memory device using silicon substrate, and method for manufacturing thereof and method for refresh thereof
KR100732802B1 (en) * 2006-09-01 2007-06-27 주식회사 하이닉스반도체 Non-volatile ferroelectric memory device
KR100756787B1 (en) * 2006-09-01 2007-09-07 주식회사 하이닉스반도체 Non-volatile ferroelectric memory device
US7932547B2 (en) 2006-07-27 2011-04-26 Hynix Semiconductor Inc. Nonvolatile ferroelectric memory device using silicon substrate, method for manufacturing the same, and refresh method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3805001B2 (en) * 1995-06-08 2006-08-02 株式会社ルネサステクノロジ Semiconductor device
JP3424427B2 (en) * 1995-07-27 2003-07-07 ソニー株式会社 Nonvolatile semiconductor memory device
JPH09116036A (en) * 1995-10-23 1997-05-02 Oki Electric Ind Co Ltd Non-volatile storage cell transistor
JP3805659B2 (en) 2001-03-30 2006-08-02 松下電器産業株式会社 Driving method of semiconductor memory device
DE10200475A1 (en) * 2002-01-09 2003-07-24 Samsung Sdi Co Non-volatile memory element and display matrices made from it

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720230B1 (en) * 2006-07-27 2007-05-23 주식회사 하이닉스반도체 Non-volatile ferroelectric memory device using silicon substrate, and method for manufacturing thereof and method for refresh thereof
US7932547B2 (en) 2006-07-27 2011-04-26 Hynix Semiconductor Inc. Nonvolatile ferroelectric memory device using silicon substrate, method for manufacturing the same, and refresh method thereof
KR100732802B1 (en) * 2006-09-01 2007-06-27 주식회사 하이닉스반도체 Non-volatile ferroelectric memory device
KR100756787B1 (en) * 2006-09-01 2007-09-07 주식회사 하이닉스반도체 Non-volatile ferroelectric memory device

Also Published As

Publication number Publication date
KR100682211B1 (en) 2007-02-12

Similar Documents

Publication Publication Date Title
JP5015430B2 (en) Nonvolatile ferroelectric memory device
JP4769012B2 (en) Nonvolatile ferroelectric memory device
JP5037115B2 (en) Nonvolatile semiconductor memory device
JP2007184085A (en) Nonvolatile semiconductor memory device
KR100669558B1 (en) Non-volatile ferroelectric memory device
JP5038599B2 (en) Charge trap insulator memory device
KR100802248B1 (en) Non-volatile semiconductor memory device
KR100682211B1 (en) Non-volatile ferroelectric memory device
KR100720223B1 (en) Non-volatile ferroelectric memory device
KR100669554B1 (en) Non-volatile ferroelectric memory device
KR100682180B1 (en) Non-volatile ferroelectric memory device
KR100636926B1 (en) Non-volatile ferroelectric memory device
KR100732802B1 (en) Non-volatile ferroelectric memory device
KR100720224B1 (en) Non-volatile ferroelectric memory device
KR100673116B1 (en) Non-volatile ferroelectric memory device
KR100696766B1 (en) Charge trap insulator memory device
US20070086230A1 (en) Nonvolatile latch circuit and system on chip with the same
KR100682212B1 (en) Non-volatile ferroelectric memory device
KR100756787B1 (en) Non-volatile ferroelectric memory device
KR100636925B1 (en) Non-volatile ferroelectric memory device
KR100605782B1 (en) Float gate memory device
KR100682204B1 (en) Non-volatile ferroelectric memory device
KR100696773B1 (en) Method for manufacturing non-volatile ferroelectric memory
KR100696767B1 (en) Charge trap insulator memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120126

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee