KR20060075792A - Method for cleaning etching chamber of semiconductor device - Google Patents

Abstract

본 발명은 산화막 식각 챔버 내 시즈닝 공정을 수행한다는 것으로, 이를 위하여 본 발명은, 반도체 소자의 제조 과정에서 이용되는 산화막 식각 챔버 내 시즈닝 공정은 테스트 웨이퍼, 폴리 실리콘 및 포토 레지스트 패턴을 이용하여 메인 공정 전 또는 습식 세정 후에 수행하는 종래 방법과는 달리, 식각 챔버에서 테스트 웨이퍼 상에 산화막, 포토레지스트 패턴을 도넛형태로 순차 증착한 후에, 포토레지스트 패턴에 따라 제 1 플라즈마 조건으로 산화막의 식각 공정을 수행하고, 제 2 플라즈마 조건으로 포토레지스트 패턴을 제거하는 드라이 애싱 공정을 수행함으로써, 반도체 소자의 제조 과정에서 테스트 웨이퍼에 대해 공정 조건을 달리하는 시즈닝 공정을 수행하여 파티클 감소로 인한 반도체 소자의 수율 및 생산성을 향상시킬 수 있는 것이다.The present invention is to perform the seasoning process in the oxide etching chamber, for the present invention, the seasoning process in the oxide etching chamber used in the manufacturing process of the semiconductor device using a test wafer, polysilicon and photoresist pattern before the main process Alternatively, unlike the conventional method performed after the wet cleaning, the oxide film and the photoresist pattern are sequentially deposited in a donut shape on the test wafer in the etching chamber, and then the etching process of the oxide film is performed under the first plasma condition according to the photoresist pattern. By performing the dry ashing process of removing the photoresist pattern under the second plasma condition, the manufacturing process of the semiconductor device may be performed by varying the process conditions for the test wafer to improve the yield and productivity of the semiconductor device due to particle reduction. It can be improved.

시즈닝 공정, 식각 챔버, ARC, DUVSeasoning process, etching chamber, ARC, DUV

Description

반도체 소자의 식각 챔버 클리닝 방법{METHOD FOR CLEANING ETCHING CHAMBER OF SEMICONDUCTOR DEVICE}Etching chamber cleaning method for semiconductor devices {METHOD FOR CLEANING ETCHING CHAMBER OF SEMICONDUCTOR DEVICE}

도 1a 내지 도 2는 본 발명의 일 실시 예에 따라 반도체 제조 과정에서 사용되는 식각 챔버 내 시즈닝 공정을 수행하는 과정을 나타내는 공정 순서도,1A to 2 are flowcharts illustrating a process of performing a seasoning process in an etching chamber used in a semiconductor manufacturing process according to an embodiment of the present invention;

도 2는 본 발명의 일 실시 예에 따라 테스트 웨이퍼 상에 산화막 및 포토레지스트 패턴이 형성되는 것을 예시한 도면.2 is a diagram illustrating an oxide film and a photoresist pattern formed on a test wafer according to an embodiment of the present invention.

본 발명은 산화막 식각 챔버 내 시스닝 공정을 수행하는 방법에 관한 것으로, 더욱 상세하게는 반도체 제조 과정에서 이용되는 산화막 식각 챔버 내 시즈닝 공정을 수행하는데 적합한 반도체 소자의 식각 챔버 클리닝 방법에 관한 것이다.The present invention relates to a method for performing a thinning process in an oxide etch chamber, and more particularly, to a method for cleaning an etch chamber of a semiconductor device suitable for performing a seasoning process in an oxide etch chamber used in a semiconductor manufacturing process.

잘 알려진 바와 같이, 플라즈마 식각 공정은 식각될 기판의 노출 부분을 형성하기 위해 상부 기판 표면 위에 마스크를 놓는 과정을 포함한다. 이 후에, 기판 혹은 여러 기판들이 식각 챔버 내에 놓여지고, 식각 챔버 내로 식각 가스가 주입되며, 이러한 공정 중에 플라즈마 내에서 반응 성분이 기판의 노출 부분과 접촉하여 금속, 유전체 또는 반도체 물질의 노출 부분을 식각한다.As is well known, the plasma etching process involves placing a mask over the upper substrate surface to form an exposed portion of the substrate to be etched. Subsequently, the substrate or substrates are placed in an etching chamber, an etching gas is injected into the etching chamber, and during this process, reactive components in the plasma contact the exposed portions of the substrate to etch the exposed portions of the metal, dielectric or semiconductor material. do.

이러한 플라즈마 식각 공정은 하나의 기판을 식각하고 난 이후에 다음 기판을 식각하는 과정에 대한 식각율의 변화가 중요하고, 이는 10% 미만이 바람직하다.In such a plasma etching process, the change in the etching rate for the process of etching the next substrate after etching one substrate is important, which is preferably less than 10%.

그리고, 식각율의 실질적인 변화는 식각 챔버의 세정 공정 후에 체크되는데, 식각 공정 도중에 식각 챔버 내 표면상에 형성된 부산물의 대부분은 식각 챔버 밖으로 펌핑되지만, 이같은 부산물은 휘발성 부산물의 형성을 줄이기 위해 산소 첨가제 등의 할로겐 플라즈마에 의해 실리콘 식각에 사용되는 여러 가스 성분과 반응할 수도 있다.Subsequently, the substantial change in the etching rate is checked after the cleaning process of the etching chamber. During the etching process, most of the by-products formed on the surface of the etching chamber are pumped out of the etching chamber, but such by-products are added to the oxygen additives to reduce the formation of volatile by-products. It can also react with various gas components used for etching silicon by halogen plasma of.

또한, 휘발성이 약한 성분은 식각 챔버 벽 및 내부의 노출된 표면상에 증착될 수 있고, 이러한 과정이 여러 번 지속될 경우 증착된 성분은 주요 오염원으로 형성되어 마스크나 기판 표면에 결함을 발생하게 한다.In addition, the less volatile components can be deposited on the exposed surface of the etch chamber walls and the interior, and if this process is continued several times, the deposited components form a major source of contamination, causing defects in the mask or substrate surface.

그래서, 이러한 오염을 감소시키기 위해 반도체 소자의 플라즈마 식각 공정 시에 메인 식각 공정 전 테스트 웨이퍼를 이용하여 시즈닝(seasoning) 공정을 수행한다. 여기에서, 시즈닝 공정은 동일한 식각 챔버 내에서 메인 식각 공정을 진행하기 전에 먼저 메인 식각 공정과 동일한 공정 조건으로 테스트 웨이퍼를 식각하는 공정을 의미한다.Therefore, in order to reduce such contamination, a seasoning process is performed by using a test wafer before the main etching process in the plasma etching process of the semiconductor device. Here, the seasoning process refers to a process of first etching the test wafer under the same process conditions as the main etching process before proceeding with the main etching process in the same etching chamber.

한편, 종래 방법에 따른 산화막을 식각하는 식각 챔버 내 시즈닝 공정을 수행하는 방법은 메인 공정(예를 들면, 플라즈마 식각 공정 등)을 수행하기 전 또는 습식 세정 공정을 수행한 후에 반도체 기판, 폴리 실리콘, 포토레지스트 패턴 등을 이용하여 시즈닝 공정을 수행하게 되는데, 이러한 경우에도 반도체 장비 및 폴리머 증착 특성에 따라 파티클이 증가되고, 식각 후에도 콘택이 드러나지 않을 뿐만 아 니라 습식 세정 주기가 짧아지게 되어 반도체 소자의 수율 및 생산성을 감소시키는 요인으로 작용하고 있는 실정이다.Meanwhile, a method of performing a seasoning process in an etch chamber for etching an oxide film according to a conventional method may be performed before performing a main process (for example, plasma etching process) or after performing a wet cleaning process. The seasoning process is performed using a photoresist pattern. In this case, particles are increased according to semiconductor equipment and polymer deposition characteristics, and the contact is not exposed even after etching, and the wet cleaning cycle is shortened. And it is a situation that acts as a factor to reduce the productivity.

따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 반도체 소자의 제조 과정에서 테스트 웨이퍼 상에 산화막 및 포토레지스트 패턴을 순차 형성한 후에 C4F8/Ar 플라즈마로 식각 공정을 수행하고, Ar/O2 플라즈마로 애싱 공정을 수행하여 식각 챔버 내 파티클을 감소시킬 수 있는 반도체 소자의 식각 챔버 클리닝 방법을 제공하는데 그 목적이 있다.Accordingly, the present invention is to solve the above-described problems of the prior art, and after forming the oxide film and the photoresist pattern on the test wafer in the process of manufacturing a semiconductor device, the etching process is performed by C4F8 / Ar plasma, Ar / An object of the present invention is to provide an etching chamber cleaning method of a semiconductor device capable of reducing particles in an etching chamber by performing an ashing process with an O 2 plasma.

상기 목적을 달성하기 위하여 본 발명은, 산화막 식각 챔버를 사용하는 반도체 소자의 식각 챔버 내 시즈닝 공정을 수행하는 방법으로서, 상기 식각 챔버에서 테스트 웨이퍼 상에 산화막, 포토레지스트 패턴을 도넛형태로 순차 증착하는 과정과, 상기 포토레지스트 패턴에 따라 제 1 플라즈마 조건으로 상기 산화막의 식각 공정을 수행하는 과정과, 제 2 플라즈마 조건으로 상기 포토레지스트 패턴을 제거하는 드라이 애싱 공정을 수행하는 과정을 포함하는 반도체 소자의 식각 챔버 클리닝 방법을 제공한다.In order to achieve the above object, the present invention provides a method for performing a seasoning process in an etching chamber of a semiconductor device using an oxide film etching chamber, and sequentially depositing an oxide film and a photoresist pattern in a donut shape on a test wafer in the etching chamber. And etching the oxide film under a first plasma condition according to the photoresist pattern, and performing a dry ashing process for removing the photoresist pattern under a second plasma condition. An etching chamber cleaning method is provided.

본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.The above and other objects and various advantages of the present invention will become more apparent from the preferred embodiments of the present invention described below with reference to the accompanying drawings by those skilled in the art.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하 게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 핵심 기술요지는, 반도체 소자의 제조 과정에서 이용되는 산화막 식각 챔버 내 시즈닝 공정은 테스트 웨이퍼, 폴리 실리콘 및 포토 레지스트 패턴을 이용하여 메인 공정 전 또는 습식 세정 후에 수행하는 종래 방법과는 달리, 식각 챔버에서 테스트 웨이퍼 상에 산화막, 포토레지스트 패턴을 도넛형태로 순차 증착한 후에, 포토레지스트 패턴에 따라 C4F8/Ar 플라즈마로 산화막의 식각 공정을 수행하고, Ar/O2 플라즈마로 포토레지스트 패턴을 제거하는 드라이 애싱 공정을 수행한다는 것으로, 이러한 기술적 수단을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.A key technical aspect of the present invention is that, unlike the conventional method in which the seasoning process in the oxide etching chamber used in the manufacturing process of the semiconductor device is performed before the main process or after the wet cleaning using the test wafer, the polysilicon and the photoresist pattern, After sequentially depositing an oxide film and a photoresist pattern in a donut shape on a test wafer in an etching chamber, the etching process of the oxide film is performed by C4F8 / Ar plasma according to the photoresist pattern, and the photoresist pattern is removed by Ar / O2 plasma. By carrying out the dry ashing process, it is easy to achieve the objectives of the present invention through these technical means.

도 1a 내지 도 1e는 본 발명의 일 실시 예에 따라 반도체 제조 과정에서 사용되는 식각 챔버 내 시즈닝 공정을 수행하는 과정을 나타내는 공정 순서도로서, 이들 도면을 참조하여 본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법을 설명한다.1A to 1E are process flowcharts illustrating a process of performing a seasoning process in an etch chamber used in a semiconductor manufacturing process according to an embodiment of the present invention. Referring to these drawings, a semiconductor device according to an embodiment of the present invention will be described. The manufacturing method of this is demonstrated.

도 1a를 참조하면, 식각 챔버 내에서 테스트 웨이퍼(100), 예를 들어 실리콘 웨이퍼 상에 산화막(102) 및 포토레지스트 패턴(104)을 순차적으로 증착한다. 여기에서, 산화막(102) 및 포토레지스트 패턴(104)은 도 2 에 도시한 바와 같이 안에서 바깥방향으로 산화막(102), 포토레지스트 패턴(104), 산화막(102), 포토레지스트 패턴(104)의 순서로 도넛 형태의 구조로 형성된다. 이는 포토레지스트 패턴을 이용한 플라즈마 식각 시에 웨이퍼 중심 부분과 에지 부분에서 생성되는 식각 잔여물을 균일하게 하여 웨이퍼 전체에서 발생되는 식각 잔여물을 줄일 수 있기 때문이다.Referring to FIG. 1A, an oxide layer 102 and a photoresist pattern 104 are sequentially deposited on a test wafer 100, for example, a silicon wafer, in an etching chamber. Here, the oxide film 102 and the photoresist pattern 104 are formed in the outward direction of the oxide film 102, the photoresist pattern 104, the oxide film 102, and the photoresist pattern 104 as shown in FIG. 2. In order to form a donut-shaped structure. This is because the etching residues generated in the center portion and the edge portion of the wafer during the plasma etching using the photoresist pattern may be uniform to reduce the etching residues generated throughout the wafer.

이 때, 산화막(102)은 9500 Å - 10500 Å, 포토레지스트 패턴(104)은 5000 Å - 7000 Å의 범위 조건으로 증착하고, 포토레지스트 패턴(104)은 예를 들어 ARC(Anti-Reflective Coating layer) 코팅된 DUV(Deep Ultra Violet) 포토레지스트를 사용한다.At this time, the oxide film 102 is deposited in the range of 9500 Pa-10500 Pa, the photoresist pattern 104 is in the range of 5000 Pa-7000 Pa, and the photoresist pattern 104 is, for example, ARC (Anti-Reflective Coating layer) ) Coated Deep Ultra Violet (DUV) photoresist is used.

그리고, 도 1b에 도시한 바와 같이 산화막(102)을 포토레지스트 패턴(108)에 따라 식각하는 C4F8/Ar 플라즈마를 이용한 식각 공정을 수행한다. 여기에서, 식각 공정은 60 mTorr - 70 mTorr, 1500 W - 1700 W, 90 sccm - 110 sccm의 C4F8, 250 sccm- 350 sccm의 Ar, 25 초 - 35 초의 범위 조건으로 수행하고, 바람직하게는 65 mTorr, 1600 W, 100 sccm의 C4F8, 300 sccm의 Ar, 30 초의 조건으로 수행한다.As illustrated in FIG. 1B, an etching process using a C 4 F 8 / Ar plasma is performed to etch the oxide film 102 according to the photoresist pattern 108. Here, the etching process is carried out under conditions ranging from 60 mTorr-70 mTorr, 1500 W-1700 W, 90 sccm-110 sccm C4F8, 250 sccm-350 sccm Ar, 25 sec-35 sec, preferably 65 mTorr , 1600 W, 100 sccm C4F8, 300 sccm Ar, 30 seconds.

또한, 도 1c에 도시한 바와 같이 포토레지스트 패턴(104)을 제거하는 Ar/O2 플라즈마를 이용한 드라이 애싱 공정을 수행한다. 여기에서, 드라이 애싱 공정은 4 mTorr - 6 mTorr, 900 W - 1000 W의 소스전원, 180 W - 220 W의 바이어스전원, 250 sccm - 350 sccm의 Ar, 15 sccm- 25 sccm의 O2, 25 초 - 35 초의 범위 조건으로 수행하고, 바람직하게는 5 mTorr, 1000 W의 소스전원, 200 W의 바이어스전원, 300 sccm의 Ar, 20 sccm의 O2, 30 초의 조건으로 수행하여 도1 d에 도시한 바와 같은 구조를 형성한다.In addition, as illustrated in FIG. 1C, a dry ashing process using an Ar / O 2 plasma for removing the photoresist pattern 104 is performed. Here, the dry ashing process consists of 4 mTorr-6 mTorr, 900 W-1000 W source power, 180 W-220 W bias power, 250 sccm-350 sccm Ar, 15 sccm-25 sccm O2, 25 seconds- Performed in a range of 35 seconds, preferably 5 mTorr, 1000 W source power, 200 W bias power, 300 sccm Ar, 20 sccm O2, 30 seconds conditions as shown in Figure 1 d To form a structure.

따라서, 반도체 소자의 제조 과정에서 메인 공정 전에 시즈닝 공정을 수행할 경우 산화막, 포토레지스트 패턴을 순차적으로 증착한 후에, 이에 대해 C4F8/Ar 플라즈마로 식각 공정을 수행하고, Ar/O2 플라즈마로 애싱 공정을 수행하여 플라즈마 식각 공정 중 파티클을 감소시키는 시즈닝 공정을 수행할 수 있다.Therefore, when the seasoning process is performed before the main process in the manufacturing process of the semiconductor device, the oxide film and the photoresist pattern are sequentially deposited, and then the etching process is performed using C4F8 / Ar plasma, and the ashing process is performed with Ar / O2 plasma. By performing the seasoning process to reduce the particles during the plasma etching process.

이상 설명한 바와 같이 본 발명은, 반도체 소자의 제조 과정에서 이용되는 식각 챔버 내 시즈닝 공정은 테스트 웨이퍼, 폴리 실리콘 및 포토 레지스트 패턴을 이용하여 메인 공정 전 또는 습식 세정 후에 수행하는 종래 방법과는 달리, 식각 챔버에서 테스트 웨이퍼 상에 산화막, 포토레지스트 패턴을 도넛형태로 순차 증착한 후에, 포토레지스트 패턴에 따라 C4F8/Ar 플라즈마로 산화막의 식각 공정을 수행하고, Ar/O2 플라즈마로 포토레지스트 패턴을 제거하는 드라이 애싱 공정을 수행함으로써, 반도체 소자의 제조 과정에서 테스트 웨이퍼에 대해 공정 조건을 달리하는 시즈닝 공정을 수행하여 파티클 감소로 인한 반도체 소자의 수율 및 생산성을 향상시킬 수 있다.As described above, the present invention, unlike the conventional method of performing the seasoning process in the etching chamber used in the manufacturing process of the semiconductor device before the main process or after wet cleaning using a test wafer, polysilicon and photoresist pattern, After depositing an oxide film and a photoresist pattern on the test wafer in a donut form in a chamber, the etching process of the oxide film is performed by C4F8 / Ar plasma according to the photoresist pattern and the photoresist pattern is removed by Ar / O2 plasma. By performing the ashing process, a manufacturing process of varying process conditions may be performed on the test wafer in the manufacturing process of the semiconductor device to improve the yield and productivity of the semiconductor device due to particle reduction.

Claims (7)

산화막 식각 챔버를 사용하는 반도체 소자의 식각 챔버 내 시즈닝 공정을 수행하는 방법으로서,A method of performing a seasoning process in an etching chamber of a semiconductor device using an oxide etching chamber, 상기 식각 챔버에서 테스트 웨이퍼 상에 산화막, 포토레지스트 패턴을 도넛형태로 순차 증착하는 과정과,Sequentially depositing an oxide film and a photoresist pattern in a donut shape on a test wafer in the etching chamber; 상기 포토레지스트 패턴에 따라 제 1 플라즈마 조건으로 상기 산화막의 식각 공정을 수행하는 과정과,Performing an etching process of the oxide film under a first plasma condition according to the photoresist pattern; 제 2 플라즈마 조건으로 상기 포토레지스트 패턴을 제거하는 드라이 애싱 공정을 수행하는 과정Performing a dry ashing process for removing the photoresist pattern under a second plasma condition 을 포함하는 반도체 소자의 식각 챔버 클리닝 방법.Etching chamber cleaning method of a semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 도넛 형태는, 안에서 바깥방향으로 상기 산화막, 상기 포토레지스트 패턴의 순서로 구성되는 것을 특징으로 하는 반도체 소자의 식각 챔버 클리닝 방법.And the donut shape is configured in the order of the oxide film and the photoresist pattern in the outward direction. 제 2 항에 있어서,The method of claim 2, 상기 포토레지스트 패턴은, 에지에서부터 적어도 2 ㎝ 이내인 위치까지 형성되는 것을 특징으로 하는 반도체 소자의 식각 챔버 클리닝 방법.And the photoresist pattern is formed from a edge to a position within at least 2 cm. 제 1 항에 있어서,The method of claim 1, 상기 식각 공정은, C4F8/Ar 가스의 플라즈마 분위기에서 수행되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The etching process is a metal wire forming method of a semiconductor device, characterized in that performed in a plasma atmosphere of C4F8 / Ar gas. 제 4 항에 있어서,The method of claim 4, wherein 상기 식각 공정은, 60 mTorr - 70 mTorr, 1500 W - 1700 W, 90 sccm - 110 sccm의 C4F8, 250 sccm- 350 sccm의 Ar 공정 분위기에서 수행되는 것을 특징으로 하는 반도체 소자의 식각 챔버 클리닝 방법.The etching process may be performed in an atmosphere of 60 mTorr-70 mTorr, 1500 W-1700 W, 90 sccm-110 sccm C4F8, 250 sccm-350 sccm Ar process atmosphere. 제 1 항에 있어서,The method of claim 1, 상기 드라이 애싱 공정은, Ar/O2 가스의 플라즈마 분위기에서 수행되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The dry ashing process is a metal wire forming method of a semiconductor device, characterized in that performed in a plasma atmosphere of Ar / O 2 gas. 제 6 항에 있어서,The method of claim 6, 상기 드라이 애싱 공정은, 4 mTorr - 6 mTorr, 900 W - 1000 W의 소스전원, 180 W - 220 W의 바이어스전원, 250 sccm - 350 sccm의 Ar, 15 sccm- 25 sccm의 O2 공정 분위기에서 수행되는 것을 특징으로 하는 반도체 소자의 식각 챔버 클리닝 방법.The dry ashing process is performed in a 4 mTorr-6 mTorr, a source power of 900 W-1000 W, a bias power of 180 W-220 W, 250 sccm-350 sccm Ar, 15 sccm-25 sccm O2 process atmosphere An etching chamber cleaning method of a semiconductor device, characterized in that.

Images