KR20060071756A - 에러 검출을 위한 리드 솔로몬 디코더 및 리드 솔로몬디코더에서의 에러 검출 방법 - Google Patents

에러 검출을 위한 리드 솔로몬 디코더 및 리드 솔로몬디코더에서의 에러 검출 방법 Download PDF

Info

Publication number
KR20060071756A
KR20060071756A KR1020040110733A KR20040110733A KR20060071756A KR 20060071756 A KR20060071756 A KR 20060071756A KR 1020040110733 A KR1020040110733 A KR 1020040110733A KR 20040110733 A KR20040110733 A KR 20040110733A KR 20060071756 A KR20060071756 A KR 20060071756A
Authority
KR
South Korea
Prior art keywords
error
symbol
data
output
decoder
Prior art date
Application number
KR1020040110733A
Other languages
English (en)
Other versions
KR100871206B1 (ko
Inventor
이경은
고준원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040110733A priority Critical patent/KR100871206B1/ko
Priority to US11/313,729 priority patent/US7647546B2/en
Priority to PCT/KR2005/004467 priority patent/WO2006068436A1/en
Priority to CN2005800442862A priority patent/CN101088224B/zh
Priority to JP2007548083A priority patent/JP4907549B2/ja
Publication of KR20060071756A publication Critical patent/KR20060071756A/ko
Application granted granted Critical
Publication of KR100871206B1 publication Critical patent/KR100871206B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515Reed-Solomon codes

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 발명은 리드 솔로몬 디코더에 있어서, 입력되는 데이터를 심볼 단위로 저장하는 입력 버퍼와, 상기 입력 버퍼로부터 출력되는 심볼내의 모든 데이터가 0일 경우, 에러 발생 신호를 출력하는 제로 검출부와, 상기 제로 검출부로 출력되는 에러 발생 신호에 따라 송신 에러 지시 비트를 생성하는 송신 에러 지시 비트 생성부와, 상기 생성된 송신 에러 지시 비트를 포함하는 출력 심볼을 생성하여 출력하는 출력 심볼 생성부로 구성됨을 특징으로 한다.
RS Decoder, Error Correction

Description

에러 검출을 위한 리드 솔로몬 디코더 및 리드 솔로몬 디코더에서의 에러 검출 방법{RS Decoder for Correcting Error and Method thereof}
도 1은 일반적인 위성 디지털 멀티미디어 방송 시스템의 블록 구성도,
도 2는 MPEG 전송 스트림 포맷,
도 3은 리드 솔로몬 부호화기의 구조도,
도 4는 본 발명의 바람직한 실시 예에 따른 리드 솔로몬 디코더의 내부 구성도,
도 5는 도 4의 제로 검출기의 일 실시예에 따른 내부 구성도,
도 6은 본 발명의 바람직한 실시 예에 따른 에러 검출 방법을 설명하기 위한 신호 흐름도.
본 발명은 리드 솔로몬 디코더에 관한 것으로, 특히, 리드 솔로몬 디코더에서의 에러 검출/정정 장치 및 방법에 관한 것이다.
리드 솔로몬 디코더(RS decoder)는 블록 코드(block code)로서 블록 단위의 에러 정정을 수행한다. 특히, 상기 리드 솔로몬 디코더는 이동 수신을 위한 위성 DMB 수신기에서 유용한데, RS 코드는 채널상에서 발생하는 버스트 에러를 정정하는 채널 코드로서, 위성 DMB 시스템에서는 컨볼루션 코드(convolutional code)와 함께 연쇄 코드(concatenated code)의 외부 코드(outer code)로 사용된다.
위성 DMB의 경우 방송 채널은 RS(204,188), 파일럿 채널은 RS(96,80)의 RS 부호화/복호화기를 갖는다. RS(204,188)의 경우 송신단에서 실제 방송 데이터(유효 데이터)188 Byte와 RS 부호화기를 이용하여 생성된 16 Byte의 패리티를 합한 전체 204 바이트의 데이터를 전송하면, 수신단에서는 16 패리티 바이트를 이용하여 에러의 개수와 위치를 찾아내어 에러를 정정한다.
도 1은 일반적인 위성 DMB 수신 시스템의 블록 구성도를 도시한 도면이다.
비트 디인터리버(110), 비터비 디코더(120), 바이트 디인터리버(130)을 거쳐 출력된 데이터는 RS 디코더(140)에 의해 에러 정정된다. 그런데, 상기 RS 디코더(140)는 입력된 데이터에 T byte( = 16/2)이상의 에러가 발생하는 경우에는 에러를 정정할 수 없으며, 에러 정정에 실패한 결과를 다음 블록인 CAS(Conditional Access System)(150)에 알려주거나, 입력된 데이터를 폐기시키게 된다.
그러나, 에러 정정에 실패하면, RS 디코더(140)는 상기 도 2에 도시된 MPEG-4 헤더의 송신 에러 지시 비트(Transport error indication bit)(200)를 셋팅한 후, 도 1의 CAS 블럭(150)으로 전달한다. 그러면, DPRAM(160)을 통해 MPEG-TS(Transport Stream)의 디멀티플렉서(demux)(170)로 전달되게 된다.
한편, 부호화기(Encoder)의 패리티 바이트 생성은 도 3과 같이 쉬프트 레지스터와 곱하기 더하기 연산을 이용하여 구현된다. 즉, 유효 데이터를 입력하여 쉬프트시키면서 각각의 레지스터단에 특정 상수(g0~gn-k-1)를 곱하여 생성된다.
도 3에서와 같이 RS 부호화기는 쉬프트 레지스터를 이용하여 패리티를 생성하게 된다. 이와 같은 부호화기에서 유효 데이터가 모두 '0' 인 경우에는 패리티 값들도 모두 '0'으로 생성된 후 유효 데이터와 함께 전송된다.
그러나, 이와는 별도로 임의의 데이터를 부호화한 후에 전송시키는 경우에 수신기가 터널이나 음영 지역에 있는 경우, 수신기의 입력 데이터가 모두 '0' 인 경우가 발생한다. 이러한 경우, 수신 RS 디코더에서 패리티 정보를 이용하여 디코딩을 수행하여도 에러가 없는 것으로 판단한다. 이 경우 어플리케이션 칩에서는 전달된 all 0s 데이터가 의미없는 에러 패킷(error packet)임에도 불구하고 에러가 없는 패킷으로 간주하고 PID가 0인 PAT(Packet Association Table)로 판단하여 분석(parsing)을 하게 된다. 이와 같이 에러 인디케이션(error indication)이 제대로 이루어지지 않는다면 에러 패킷과 에러 패킷이 아닌 패킷의 구분 방법이 없어지게 되어 오동작을 하게 된다는 단점이 있다.
따라서, 상기한 바와 같은 문제점을 해결하기 위한 본 발명의 목적은 RS 디코더에서의 에러 검출 및 정정 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 음영 지역에서 수신 데이터의 에러 발생을 검출하기 위한 장치 및 방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명은 리드 솔로몬 디코더에 있어서, 입력되는 데이터를 심볼 단위로 저장하는 입력 버퍼와, 상기 입력 버퍼로부터 출력되는 심볼내의 모든 데이터가 0일 경우, 에러 발생 신호를 출력하는 제로 검출부와, 상기 제로 검출부로 출력되는 에러 발생 신호에 따라 송신 에러 지시 비트를 생성하는 송신 에러 지시 비트 생성부와, 상기 생성된 송신 에러 지시 비트를 포함하는 출력 심볼을 생성하여 출력하는 출력 심볼 생성부로 구성됨을 특징으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명은 리드 솔로몬 디코더에서의 에러 검출 및 정정 방법에 있어서, 입력되는 심볼을 검사하여, 심볼 내의 데이터가 모두 0인지를 판단하는 과정과, 심볼 내의 데이터가 모두 0일 경우, 에러임을 표시한 심볼을 생성하여 출력하는 과정을 포함하여 구성됨을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 상세 동작 및 구조에 대하여 상세히 설명한다. 도면들 중 참조번호들 및 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호들 및 부호들로 나타내고 있음에 유의해야 한다. 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
본 발명은 리드 솔로몬 디코더(RS decoder)로 입력되는 모든 신호를 검사하 여 하나의 심볼(204 byte)내에서 모두 0 인 경우가 입력되는 경우에는 에러 심볼로 판단하는 장치 및 방법을 제안한다.
상술한 바와 같은 본 발명에서 제안하는 바를 구현하기 위한 RS 디코더의 내부 구성을 도 4를 참조하여 살펴보기로 한다.
도 4를 참조하면, 입력 버퍼(410)은 입력되는 데이터를 심볼 단위로 저장한다. 제로 검출부(420)는 상기 입력 버퍼(420)으로부터 출력되는 심볼내의 모든 데이터가 '0' 인지를 검사하고, 그 결과에 따라 선택적으로 에러 검출부(430) 또는 송신 에러 지시 비트 생성부(450)에 데이터를 출력한다. 즉, 모든 데이터가 '0'인 심볼은 에러 데이터이므로 제로 검출부(420)는 송신 에러 지시 비트 생성기(450)에 신호를 출력하게 된다. 그러나, 모든 데이터가 '0'이 아닐 경우에는 입력 데이터를 바이패스시켜 에러 검출부(430)로 출력한다. 에러 검출부(430)는 제로 검출기(420)로부터 출력된 심볼의 에러와 에러 위치를 검출하는데, 상기 검출된 에러의 크기가 수정 가능한 크기 이상인지의 여부에 따라 선택적으로 에러 정정부(440) 또는 송신 에러 지시 비트 생성기(450)으로 신호를 출력한다. 즉, 에러가 수정 가능한 크기 이상일 경우, 에러 검출부(430)는 송신 에러 지시 비트 생성기(450)로 신호를 출력한다. 그러나, 에러가 수정 가능한 크기 이하일 경우, 에러 검출부(430)는 입력된 심볼을 에러 정정부(440)로 출력한다. 에러 정정부(440)는 상기 에러 검출부(430)로부터 출력된 심볼의 검출된 에러를 수정한다.
송신 에러 지시 비트 생성부(450)는 상기 제로 검출부(420)에서 심볼내의 모든 데이터가 '0'으로 판별된 경우와 에러 검출기(430)에서 수정 가능한 크기 이상 의 에러가 발생한 경우에 입력되는 제어 신호에 따라, RS 디코딩이 불가능함을 표시하는 비트를 생성한다. 출력 심볼 생성기(460)는 상기 에러 정정부(440)으로부터 출력되는 에러 정정된 심볼을 입력받아 출력하거나, 송신 에러 지시 비트 생성부(450)으로부터 출력되는 송신 에러 지시 비트를 입력 심볼에 삽입하여 출력한다.
도 5는 본 발명의 바람직한 실시 예에 따라 상기 도 4에 도시된 제로 검출기의 내부 구성의 일 실시 예를 도시한 도면이다.
도 5를 참조하면, 입력 버퍼에 저장되어 입력 순서대로 차례대로 출력되는 심볼은 제로 검출기의 OR 게이트(501)의 하나의 입력단을 통해 입력된다. 상기 OR 게이트(501)의 다른 하나의 입력단에는 플립 플롭(502)의 출력이 입력된다. 합 연산된 OR 게이트(501)의 출력값은 플립 플롭(502)에 입력되어 그 입력 상태가 유지되어 출력된다. 상기 플립 플롭(502)의 출력값은 상술한 바와 같이 상기 OR 게이트(501)에 다시 입력된다. 이렇게 하면 모든 심볼 데이터에 대한 값을 통과시켰을 때 최종 값이 '0' 인 경우 모든 데이터는 '0'이 되고, 이 심볼에 대한 에러 검출은 불가능하게 되어 에러 검출기(430)는 동작하지 않고 에러 비트 생성기(450)에 의해 에러 비트가 생성되어 입력 심볼에 삽입된 후에 MPEG 디코더로 보내지게 된다. 만약 제로 검출기(420)의 출력이 '1' 인 경우에는 정상적인 에러 검출 모드가 동작하고, 에러의 개수가 RS 디코더의 에러 정정 능력을 벗어나지 않으면, 에러 위치를 찾아내어 정정하게 되고, 그렇지 않은 경우에는 마찬가지로 에러 비트를 생성하여 입력 심볼에 삽입하여 출력하게 된다.
도 6은 상술한 바와 같은 RS 디코더에서의 에러 검출 및 정정 방법을 설명하 기 위한 신호 흐름도이다.
도 6을 참조하면, RS 디코더는 610 단계에서 심볼을 검사하여, 심볼 내의 데이터가 모두 '0'인지를 판단한다. 상기 610 단계의 판단 결과, 심볼 내의 데이터가 모두 '0'일 경우, 이 경우는 위성 DMB 시스템을 예로 들어 설명하면, 터널과 같이 신호를 전혀 수신할 수 없는 지역으로 이동할 때, 위성 DMB는 모든 신호를 0으로 수신하게 될 경우이다. 이러한 경우, 640 단계에서 RS 디코더는 수신된 신호가 모두 0임을 검출하고 MPEG-TS의 에러 지시 비트(error indicator bit)를 1로 세팅하게 된다. 650 단계에서 상기 송신 에러 지시 비트를 '1'로 설정한 출력 심볼을 생성하여 출력한다. 그러면, 추후에 도 1에 도시된 바와 같은 MPEG Demux단에서는 에러 패킷임을 검출한 후 해당 에러 패킷을 폐기하게 된다.
그러나, 상기 610 단계의 판단 결과, 심볼 내의 데이터가 모두 '0'이 아닐 경우, RS 디코더는 620 단계에서 심볼의 에러와 에러 위치를 결정한다. 그리고, 630 단계에서 상기 에러가 수정 가능한 크기 이상인지를 판단한다.
상기 630 단계의 판단 결과, 상기 에러가 수정 가능한 크기 이상일 경우, 640 단계에서 MPEG-TS의 에러 지시 비트를 '1'로 세팅한 후, 상술한 바와 같은 650 단계를 수행하게 된다. 그러면, 추후에 도 1에 도시된 바와 같은 MPEG 디코더(470)에서는 에러 패킷임을 검출한 후 해당 에러 패킷을 폐기하게 된다.
그러나, 상기 630 단계의 판단 결과, 에러가 수정 가능한 크기 이하일 경우에는 650 단계에서 에러를 정정하여 정상적인 출력 심볼을 생성하여 출력한다.
그러면, 추후에 도 1에 도시된 바와 같은 MPEG 디코더(470)에서는 정상적인 패킷임을 검출한 후 해당 에러 패킷을 사용하게 된다.
이상에서 상술한 바와 같이 본 발명은 음영 지역에서 수신 데이터가 모두 '0'일 때, 이를 에러로 판별할 수 있어 정확한 에러 검출 기능을 제공하는 효과가 있다.

Claims (2)

  1. 리드 솔로몬 디코더에 있어서,
    입력되는 데이터를 심볼 단위로 저장하는 입력 버퍼와,
    상기 입력 버퍼로부터 출력되는 심볼내의 모든 데이터가 0일 경우, 에러 발생 신호를 출력하는 제로 검출부와,
    상기 제로 검출부로 출력되는 에러 발생 신호에 따라 송신 에러 지시 비트를 생성하는 송신 에러 지시 비트 생성부와,
    상기 생성된 송신 에러 지시 비트를 포함하는 출력 심볼을 생성하여 출력하는 출력 심볼 생성부로 구성됨을 특징으로 하는 상기 리드 솔로몬 디코더.
  2. 리드 솔로몬 디코더에서의 에러 검출 및 정정 방법에 있어서,
    입력되는 심볼을 검사하여, 심볼 내의 데이터가 모두 0인지를 판단하는 과정과,
    심볼 내의 데이터가 모두 0일 경우, 에러임을 표시한 심볼을 생성하여 출력하는 과정을 포함하여 구성됨을 특징으로 하는 상기 방법.
KR1020040110733A 2004-12-22 2004-12-22 리드-솔로몬 부호의 복호 장치 및 방법 KR100871206B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040110733A KR100871206B1 (ko) 2004-12-22 2004-12-22 리드-솔로몬 부호의 복호 장치 및 방법
US11/313,729 US7647546B2 (en) 2004-12-22 2005-12-22 Apparatus and method for decoding Reed-Solomon symbols
PCT/KR2005/004467 WO2006068436A1 (en) 2004-12-22 2005-12-22 Apparatus and method for decoding reed-solomon symbols
CN2005800442862A CN101088224B (zh) 2004-12-22 2005-12-22 用于解码里德-所罗门码元的装置和方法
JP2007548083A JP4907549B2 (ja) 2004-12-22 2005-12-22 リードソロモンシンボルの復号装置及び方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040110733A KR100871206B1 (ko) 2004-12-22 2004-12-22 리드-솔로몬 부호의 복호 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20060071756A true KR20060071756A (ko) 2006-06-27
KR100871206B1 KR100871206B1 (ko) 2008-12-01

Family

ID=36601987

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040110733A KR100871206B1 (ko) 2004-12-22 2004-12-22 리드-솔로몬 부호의 복호 장치 및 방법

Country Status (5)

Country Link
US (1) US7647546B2 (ko)
JP (1) JP4907549B2 (ko)
KR (1) KR100871206B1 (ko)
CN (1) CN101088224B (ko)
WO (1) WO2006068436A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7904782B2 (en) * 2007-03-09 2011-03-08 Microsoft Corporation Multiple protection group codes having maximally recoverable property
US7930611B2 (en) * 2007-03-09 2011-04-19 Microsoft Corporation Erasure-resilient codes having multiple protection groups
FR2928769B1 (fr) * 2008-03-14 2012-07-13 Airbus France Dispositif permettant l'utilisation d'un composant programmable dans un environnement radiatif naturel
KR20160059050A (ko) * 2014-11-17 2016-05-26 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
CN107659376A (zh) * 2016-07-26 2018-02-02 晨星半导体股份有限公司 包含错误更正程序的解码装置及解码方法
CN111726124B (zh) * 2019-03-21 2023-09-29 博通集成电路(上海)股份有限公司 用于纠错的电路及其方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63236416A (ja) * 1987-03-25 1988-10-03 Mitsubishi Electric Corp 符号化復号化方法
US5373511A (en) * 1992-05-04 1994-12-13 Motorola, Inc. Method for decoding a reed solomon encoded signal with inner code and apparatus for doing same
CN1036689C (zh) * 1993-05-10 1997-12-10 成都华仪电子科技开发中心 压缩维特比译码器
US5642366A (en) * 1994-07-05 1997-06-24 Adaptec, Inc. Global parity symbol for interleaved reed-solomon coded data
JP3328093B2 (ja) * 1994-07-12 2002-09-24 三菱電機株式会社 エラー訂正装置
JP3368443B2 (ja) * 1994-07-26 2003-01-20 富士通株式会社 音声符号化伝送システム及び受信装置
US5901158A (en) * 1997-04-22 1999-05-04 Quantum Corporation Error correction encoder/decoder
JP3413759B2 (ja) * 1998-07-17 2003-06-09 株式会社ケンウッド Bsディジタル放送受信機
US6522694B1 (en) * 1998-10-09 2003-02-18 Matsushita Electric Industrial Co., Ltd. Programmable filter for removing stuffing bits from an MPEG-2 bit-stream
US6341362B1 (en) * 1999-04-22 2002-01-22 Vlsi Technology, Inc. Extended symbol Galois field error correcting device
JP2001086494A (ja) * 1999-09-10 2001-03-30 Sharp Corp デジタル放送受信機
JP4288549B2 (ja) * 2000-04-26 2009-07-01 ソニー株式会社 記録装置および方法、並びに再生装置および方法
JP5021114B2 (ja) * 2000-09-07 2012-09-05 ソニー株式会社 無線中継システム及び方法
KR100674423B1 (ko) * 2001-01-19 2007-01-29 엘지전자 주식회사 송/수신 시스템 및 데이터 처리 방법
US6947487B2 (en) * 2001-04-18 2005-09-20 Lg Electronics Inc. VSB communication system
JP4199436B2 (ja) * 2001-05-31 2008-12-17 日本放送協会 ディジタル信号受信装置、及びディジタル信号受信システム
JP4622174B2 (ja) * 2001-07-04 2011-02-02 ソニー株式会社 受信装置
JP4076330B2 (ja) * 2001-09-07 2008-04-16 三菱電機株式会社 デジタル放送受信装置
US7073118B2 (en) * 2001-09-17 2006-07-04 Digeo, Inc. Apparatus and method for saturating decoder values

Also Published As

Publication number Publication date
WO2006068436A1 (en) 2006-06-29
US20060150066A1 (en) 2006-07-06
JP4907549B2 (ja) 2012-03-28
CN101088224B (zh) 2012-05-02
CN101088224A (zh) 2007-12-12
KR100871206B1 (ko) 2008-12-01
US7647546B2 (en) 2010-01-12
JP2008524954A (ja) 2008-07-10

Similar Documents

Publication Publication Date Title
AU2001283271B2 (en) Low latency data encoder
US8411761B2 (en) Sub-channel acquisition in a digital television receiver designed to receive mobile/handheld signals
US7389463B2 (en) Hierarchical block coding for a packet-based communications system
JP4848274B2 (ja) ディジタル・メディア受信機においてヌル・パケットを処理する方法および装置
US7647546B2 (en) Apparatus and method for decoding Reed-Solomon symbols
US8929444B2 (en) Data communication unit, data communication network and method of decoding
JP4814809B2 (ja) データ送信装置及びそのプログラム
US7877663B2 (en) Forward error correction decoders
US20090110082A1 (en) Robust pid filtering for dvb-h
KR101367216B1 (ko) 디지털 방송 수신기 및 그 스트림 처리 방법
JP2005012452A (ja) デジタル信号受信装置、デジタル信号受信方法、及びデジタル信号受信プログラム
KR101537760B1 (ko) 스트림을 처리하는 송신 시스템 및 수신 시스템과 그 처리 방법들
JP2008177858A (ja) 転送データ処理装置、プログラム、及び転送データ受信装置
KR20070120790A (ko) 디지털 방송 시스템 및 처리 방법
US20080130776A1 (en) Trellis encoder and trellis encoding device having the same
JP4839386B2 (ja) データ受信装置及びそのプログラム
KR100916702B1 (ko) 전송 스트림 패킷의 채널 디코딩 장치 및 그 방법
JP4558617B2 (ja) 誤り訂正処理方法及び伝送装置
EP4220968A1 (en) Coding device and transmitter
JP2011109316A (ja) 伝送装置
JP4280005B2 (ja) 誤り訂正装置、及び誤り訂正装置を用いた受信機
KR20080079076A (ko) 디지털 방송 수신기에서 상위 레이어의 전 처리를 통한수신 성능 향상 방법 및 그에 따른 장치
JP2006345475A (ja) ネットワークのデータ伝送用エラー検出・訂正アーキテクチャ及び方法
US20100135327A1 (en) Apparatus and method for generating frame for mpe-fec decoding
EP1204232A1 (en) Detection of uncorrectable data blocks in coded communications systems

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121030

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131030

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151029

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee