KR20060069991A - Method for aligning a wafer and apparatus for aligning a wafer - Google Patents

Method for aligning a wafer and apparatus for aligning a wafer Download PDF

Info

Publication number
KR20060069991A
KR20060069991A KR1020040108602A KR20040108602A KR20060069991A KR 20060069991 A KR20060069991 A KR 20060069991A KR 1020040108602 A KR1020040108602 A KR 1020040108602A KR 20040108602 A KR20040108602 A KR 20040108602A KR 20060069991 A KR20060069991 A KR 20060069991A
Authority
KR
South Korea
Prior art keywords
wafer
point
center point
depression
center
Prior art date
Application number
KR1020040108602A
Other languages
Korean (ko)
Inventor
김주우
이병암
임규홍
김종석
고창균
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040108602A priority Critical patent/KR20060069991A/en
Publication of KR20060069991A publication Critical patent/KR20060069991A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/136—Associated with semiconductor wafer handling including wafer orienting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

웨이퍼 정렬 방법에서, 함몰부가 형성된 웨이퍼의 에지부에 정삼각형을 이루는 세 점을 잡아 정삼각형의 무게중심을 웨이퍼의 중심점으로 설정한다. 그리고 중심점을 소정의 공정에서 요구되는 기준점에 일치시켜 웨이퍼의 위치를 보상한다. 그 후, 함몰부에 중심점과 가장 근접하게 위치하는 최단점을 설정하고, 최단점과 중심점이 이루는 중심축을 소정의 공정에서 요구되는 기준축에 일치시켜 웨이퍼의 회전각을 보상한다. 따라서, 소정의 공정에서 요구되는 웨이퍼의 위치와 회전각을 효과적으로 보상할 수 있다. In the wafer alignment method, the center of gravity of the equilateral triangle is set as the center point of the wafer by catching three points forming an equilateral triangle at the edge portion of the wafer on which the depression is formed. Then, the center point is matched with the reference point required in the predetermined process to compensate for the wafer position. Thereafter, the shortest point located closest to the center point is set in the depression, and the rotation angle of the wafer is compensated by matching the center axis formed by the shortest point and the center point to the reference axis required in a predetermined process. Therefore, the position and rotation angle of the wafer required in the predetermined process can be effectively compensated.

Description

웨이퍼 정렬 방법 및 웨이퍼 정렬 장치{Method for aligning a wafer and Apparatus for aligning a wafer}Method for aligning a wafer and Apparatus for aligning a wafer

도 1은 종래의 웨이퍼 정렬 방법을 나타내기 위한 개략적인 정면도이다.1 is a schematic front view for illustrating a conventional wafer alignment method.

도 2는 종래의 또 다른 웨이퍼 정렬 방법을 나타내기 위한 개략적인 정면도이다.2 is a schematic front view for illustrating another conventional wafer alignment method.

도 3은 본 발명에 따른 제 1 웨이퍼 정렬 방법을 나타내기 위한 개략적인 정면도이다. 3 is a schematic front view for illustrating a first wafer alignment method according to the present invention.

도 4는 본 발명에 따른 제 2 웨이퍼 정렬 방법을 나타내기 위한 개략적인 정면도이다.4 is a schematic front view for illustrating a second wafer alignment method according to the present invention.

도 5는 본 발명의 제 1 및 2 웨이퍼 정렬 방법을 설명하기 위한 흐름도이다.5 is a flowchart illustrating a first and second wafer alignment method of the present invention.

도 6은 본 발명의 제 1 및 2 웨이퍼 정렬 방법을 수행하기 위한 웨이퍼 정렬 장치를 나타내는 개략적인 구성도이다.6 is a schematic block diagram showing a wafer alignment apparatus for performing the first and second wafer alignment methods of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

웨이퍼:100 웨이퍼 중심점:200Wafer: 100 Wafer Center: 200

제 1 점:110 제 1 선:150First point: 110 First line: 150

노치:300 스테이지 구동부:1000Notch: 300 Stage Drive: 1000

룰러:2000 광학 렌즈:3000 Ruler: 2000 optical lens: 3000                 

디텍터:4000 수신부:5000Detector: 4000 Receiver: 5000

제어부:6000Control unit: 6000

본 발명은 웨이퍼 정렬 방법에 관한 것이다. 보다 상세하게는, 웨이퍼 상에 패턴이 형성되어 있지 않은 베어 웨이퍼의 정렬 방법에 관한 것이다.The present invention relates to a wafer alignment method. More specifically, the present invention relates to a bare wafer alignment method in which no pattern is formed on the wafer.

일반적으로, 반도체 장치는 반도체 기판으로 사용되는 실리콘웨이퍼 상에 전기 소자들을 포함하는 전기적인 회로를 형성하는 팹(Fab) 공정과, 상기 팹 공정에서 형성된 반도체 장치들의 전기적인 특성을 검사하기 위한 EDS(electrical die sorting) 공정과, 상기 반도체 장치들을 각각 에폭시 수지로 봉지하고 개별화시키기 위한 패키지 조립 공정을 통해 제조된다.In general, a semiconductor device includes a fab process for forming an electrical circuit including electrical elements on a silicon wafer used as a semiconductor substrate, and an EDS (EDS) for inspecting electrical characteristics of the semiconductor devices formed in the fab process. electrical die sorting) and a package assembly process for encapsulating and individualizing the semiconductor devices with epoxy resin, respectively.

상기 팹 공정은 웨이퍼 상에 막을 형성하기 위한 증착 공정과, 상기 막을 평탄화하기 위한 화학적 기계적 연마 공정과, 상기 막 상에 포토레지스트 패턴을 형성하기 위한 포토리소그래피 공정과, 상기 포토레지스트 패턴을 이용하여 상기 막을 전기적인 특성을 갖는 패턴으로 형성하기 위한 식각 공정과, 웨이퍼의 소정 영역에 불순물을 주입하기 위한 이온 주입 공정과, 불순물을 확산시키기 위한 확산 공정과, 웨이퍼 상의 오염물을 제거하기 위한 세정 공정과, 상기 막 또는 패턴이 형성된 웨이퍼의 표면을 검사하기 위한 검사 공정 등을 포함한다.The fab process includes a deposition process for forming a film on a wafer, a chemical mechanical polishing process for planarizing the film, a photolithography process for forming a photoresist pattern on the film, and the photoresist pattern using the photoresist pattern. An etching process for forming the film into a pattern having electrical characteristics, an ion implantation process for implanting impurities into a predetermined region of the wafer, a diffusion process for diffusing impurities, a cleaning process for removing contaminants on the wafer, And an inspection process for inspecting the surface of the wafer on which the film or pattern is formed.

상기 팹 공정을 수행하는 과정에서 웨이퍼는 각 단계마다 일정하게 정해진 위치에 고정되게 된다. 그러나 웨이퍼가 각 단계마다 정해진 위치에 배열되지 않은 상태에서 공정이 수행되는 경우 웨이퍼 상에 결함이 발생하며 생산 수율이 떨어지게 된다.In the process of performing the fab process, the wafer is fixed at a predetermined position at each step. However, if the process is performed with the wafers not arranged at their respective positions in each step, defects will occur on the wafers and production yields will decline.

따라서, 각 단계마다 웨이퍼를 효과적으로 정렬하는 것이 중요하다. 웨이퍼 상에 패턴이 형성되어 있는 경우는 패턴의 형상을 기준으로 웨이퍼를 비교적 용이하게 정렬할 수 있으나 웨이퍼 상에 패턴이 형성되어 있지 않은 베어 웨이퍼의 경우 노치 또는 플랫존을 이용하여 웨이퍼를 정렬하여야 하기 때문에 정렬의 정확도가 더욱 요구된다. Therefore, it is important to align the wafer effectively at each step. If a pattern is formed on the wafer, the wafer may be aligned relatively easily based on the shape of the pattern. However, in the case of a bare wafer having no pattern formed on the wafer, the wafer should be aligned using a notch or a flat zone. Because of this, the accuracy of the alignment is more demanding.

도 1은 종래의 웨이퍼 배열 방법을 나타내기 위한 개략적인 정면도이다.1 is a schematic front view for illustrating a conventional wafer arrangement method.

도 1을 참조하면, 도 1을 참조하면, 노치(30)가 형성된 웨이퍼(10)의 에지 부분에 정삼각형을 형성하도록 임의의 세점을 설정한다. 상기 임의의 세 점의 무게중심이 웨이퍼의 중심점(20)이 된다. Referring to FIG. 1, referring to FIG. 1, an arbitrary three point is set to form an equilateral triangle on an edge portion of the wafer 10 on which the notch 30 is formed. The three centers of gravity of these three points become the center point 20 of the wafer.

상기 중심점(20)을 기준으로 웨이퍼(10)를 1차 배열한다. 상기 1차 배열을 통해 웨이퍼(10)의 위치가 보상된다. 즉, 소정의 공정을 진행하는 과정에서 요구되는 소정의 위치에 웨이퍼(20)가 위치하게 된다. The wafer 10 is primarily arranged based on the center point 20. The primary arrangement compensates for the position of the wafer 10. That is, the wafer 20 is located at a predetermined position required in the process of performing a predetermined process.

이어서, 노치(30)가 웨이퍼(10)의 측면부로부터 함몰되는 지점에 제 1 및 2 점들(11, 12)을 설정한다. 그 후, 상기 제 1 및 2 점들(11, 12)을 잇는 제 1 선(13)을 설정한다. The first and second points 11, 12 are then set at the point where the notch 30 is recessed from the side of the wafer 10. Then, the first line 13 connecting the first and second points 11 and 12 is set.

이어서, 제 1 선의 중심점(14)을 설정한다. Next, the center point 14 of the first line is set.

그 후, 제 1 선의 중심점(14)과 상기 웨이퍼(10)의 중심점(20)을 잇는 제 2 선(15)을 설정한다. Thereafter, the second line 15 connecting the center point 14 of the first line and the center point 20 of the wafer 10 is set.

상기 제 2 선(15)을 기준으로 상기 웨이퍼(10)를 2차 배열함으로서 웨이퍼(10)의 회전각이 보상된다. 즉, 소정의 공정을 진행하는 과정에서 요구되는 소정의 회전각이 보상된다. The rotational angle of the wafer 10 is compensated by secondly arranging the wafer 10 with respect to the second line 15. That is, the predetermined rotation angle required in the course of the predetermined process is compensated.

그러나 상기 웨이퍼 정렬 방법으로 웨이퍼(10)를 정렬하는 경우 상기 제 1 및 2 점들(11, 12)을 정확하게 설정할 수 없기 때문에 회전각을 정확히 보상할 수 없었다. However, when the wafer 10 is aligned by the wafer alignment method, the first and second points 11 and 12 cannot be set accurately, and thus the rotation angle cannot be accurately compensated.

더욱 구체적으로 설명하면, 상기 제 1 선(13)과 제 2 선(15)이 이루는 각(θ)이 정확히 90°를 이루지 않기 때문에 측정의 정확도를 확보할 수 없다. More specifically, since the angle θ formed between the first line 13 and the second line 15 does not form exactly 90 °, the accuracy of the measurement cannot be secured.

이는 웨이퍼(10)마다 노치(30)의 형상이 다르고 상기 제 1 및 2 점들(11, 12)을 설정하는 작업을 매뉴얼로 수행하기 때문이다.This is because the shape of the notch 30 is different for each wafer 10, and the operation of setting the first and second points 11 and 12 is performed manually.

따라서, 상기 제 1 및 제 2 점들(11, 12)을 정확히 설정할 수 없고 그로 인해 상기 제 1 선(13)과 제 2 선(15)이 이루는 각도(θ)가 정확히 90°가 되지 않기 때문에 회전각의 정확한 보상이 어려웠다. Therefore, since the first and second points 11 and 12 cannot be set correctly, the angle θ formed between the first line 13 and the second line 15 does not become exactly 90 °. Accurate compensation of each was difficult.

따라서, 상술한 방법으로 웨이퍼(10)를 정렬하는 경우 웨이퍼의 중심점(20)은 비교적 효과적으로 측정할 수 있으나 제 2 선(15)을 정확히 측정할 수 없어 웨이퍼(10)의 회전각을 보상하기 어렵다는 문제점이 있었다. Therefore, when aligning the wafer 10 by the above-described method, the center point 20 of the wafer can be measured relatively effectively, but the second line 15 cannot be accurately measured, making it difficult to compensate for the rotation angle of the wafer 10. There was a problem.

도 2는 종래의 또 다른 웨이퍼 배열 방법을 나타내기 위한 개략적인 정면도이다.2 is a schematic front view illustrating another conventional wafer arrangement method.

도 2를 참조하면, 플랫존(60)이 형성된 웨이퍼(40)의 에지 부분에 정삼각형 을 형성하도록 임의의 세점을 설정한다. 상기 임의의 세 점의 무게중심이 웨이퍼(40)의 중심점(50)이 된다. Referring to FIG. 2, arbitrary three points are set to form an equilateral triangle on an edge portion of the wafer 40 on which the flat zone 60 is formed. The center of gravity of the three arbitrary points becomes the center point 50 of the wafer 40.

상기 중심점(50)을 기준으로 웨이퍼(40)를 1차 배열한다. 상기 1차 배열을 통해 웨이퍼(40)의 위치가 보상된다. 즉, 소정의 공정을 진행하는 과정에서 요구되는 소정의 위치에 웨이퍼(40)가 위치하게 된다. The wafer 40 is primarily arranged based on the center point 50. The primary arrangement compensates for the position of the wafer 40. That is, the wafer 40 is located at a predetermined position required in the process of performing a predetermined process.

이어서, 플랫존(60)이 웨이퍼(40)의 측면부로부터 함몰되는 지점에 제 1 및 2 점들(41, 42)을 설정한다. 그 후, 상기 제 1 및 2 점들(41, 42)을 잇는 선분의 중앙에 플랫존 중심점(44)을 설정한다. The first and second points 41, 42 are then set at the point where the flat zone 60 is recessed from the side of the wafer 40. Thereafter, a flat zone center point 44 is set at the center of the line connecting the first and second points 41 and 42.

그 후, 플랫존 중심점(44)과 상기 웨이퍼의 중심점(50)을 잇는 제 2 선(45)을 설정한다. Thereafter, a second line 45 connecting the flat zone center point 44 and the center point 50 of the wafer is set.

상기 제 2 선(45)을 기준으로 상기 웨이퍼(40)를 2차 배열함으로서 웨이퍼(40)의 회전각이 보상된다. 즉, 소정의 공정을 진행하는 과정에서 요구되는 소정의 회전각이 보상된다.The rotational angle of the wafer 40 is compensated for by arranging the wafer 40 on the basis of the second line 45. That is, the predetermined rotation angle required in the course of the predetermined process is compensated.

그러나 상기 웨이퍼(40) 정렬 방법으로 웨이퍼(40)를 정렬하는 경우 상기 제 1 및 2 점들(41, 42)을 정확하게 설정할 수 없기 때문에 회전각을 정확히 보상할 수 없었다. However, when the wafer 40 is aligned by the wafer 40 alignment method, the rotation angle cannot be accurately compensated because the first and second points 41 and 42 cannot be set accurately.

더욱 구체적으로 설명하면, 상기 플랫존(60)과 제 2 선(45)이 이루는 각(θ)이 정확히 90°를 이루어야 측정의 정확도를 확보할 수 있다. In more detail, the angle θ formed between the flat zone 60 and the second line 45 should be exactly 90 ° to ensure the accuracy of the measurement.

그러나 웨이퍼마다 플랫존(60)의 형상이 각각 다르고 제 1 및 2 점들(41, 42)를 매뉴얼로 설정하기 때문에 상기 플랫존(60)과 제 2 선(45)이 이루는 각(θ) 을 정확히 90°로 유지하는 것이 어려웠다. However, since the shape of the flat zone 60 is different for each wafer, and the first and second points 41 and 42 are set manually, the angle θ formed between the flat zone 60 and the second line 45 is precisely set. It was difficult to keep it at 90 °.

따라서, 상기 제 1 및 제 2 점들(41, 42)을 정확히 설정할 수 없고 그로 인해 상기 플랫존(60)과 제 2 선(45)이 이루는 각도(θ)가 정확히 90°가 되지 않기 때문에 회전각의 정확한 보상이 어렵다는 문제점이 있었다. Therefore, since the first and second points 41 and 42 cannot be set correctly, the angle θ formed between the flat zone 60 and the second line 45 is not exactly 90 °. There was a problem that the exact compensation of the difficult.

본 발명의 제 1 목적은 웨이퍼의 중심점과 함몰부를 갖는 웨이퍼의 함몰부와의 최단거리를 이용하여 웨이퍼의 회전각을 보상하는 웨이퍼 정렬 방법을 제공하는 것이다. It is a first object of the present invention to provide a wafer alignment method which compensates the rotation angle of a wafer by using the shortest distance between the center point of the wafer and the depression of the wafer having the depression.

본 발명의 제 2 목적은 웨이퍼의 중심점과 함몰부를 갖는 웨이퍼의 함몰부와의 최단거리를 측정하여 웨이퍼를 정렬하는 노치 또는 플랫존과의 최단거리를 측정하는 웨이퍼 정렬 장치를 제공하는 것이다.A second object of the present invention is to provide a wafer alignment apparatus for measuring the shortest distance with the notch or flat zone for aligning the wafer by measuring the shortest distance between the center point of the wafer and the depression of the wafer having the depression.

상기 본 발명의 제 1 목적을 달성하기 위한 본 발명의 일 견지에 따르면, 함몰부가 형성된 웨이퍼의 에지부에 정삼각형을 이루는 세 점을 잡아 상기 정삼각형의 무게중심을 웨이퍼의 중심점으로 설정한다. 그리고 상기 중심점을 소정의 공정에서 요구되는 기준점에 일치시켜 웨이퍼의 위치를 보상한다. 그 후, 상기 함몰부에 상기 중심점과 가장 근접하게 위치하는 최단점을 설정한다. 이어서, 상기 최단점과 상기 중심점이 이루는 중심축을 소정의 공정에서 요구되는 기준축에 일치시켜 웨이퍼의 회전각을 보상하는 웨이퍼 정렬 방법이 제공된다. 상기 웨이퍼는 베어 웨이퍼인 것이 바람직하다. 또한, 상기 함몰부는 노치 또는 플랫존일 수 있다. According to one aspect of the present invention for achieving the first object of the present invention, the center of gravity of the equilateral triangle is set as the center point of the wafer by grasping three points forming an equilateral triangle on the edge portion of the wafer on which the depression is formed. The center point is matched with a reference point required in a predetermined process to compensate for the position of the wafer. After that, the shortest point located closest to the center point is set in the depression. Then, there is provided a wafer alignment method for compensating a rotation angle of a wafer by matching a central axis of the shortest point and the center point to a reference axis required in a predetermined process. It is preferable that the wafer is a bare wafer. In addition, the depression may be a notch or a flat zone.                     

상기 본 발명의 제 2 목적을 달성하기 위한 본 발명의 다른 견지에 따르면, 함몰부를 갖는 웨이퍼를 지지하기 위한 스테이지 구동부, 상기 웨이퍼에 조사광을 제공하기 위한 광학 렌즈, 상기 웨이퍼 표면에서 반사되는 조사광을 감지하기 위한 디텍터, 상기 디텍터와 연결되고 상기 디텍터로부터 감지된 조사광을 수신하여 상기 웨이퍼의 중심점을 설정하고, 상기 중심점과 상기 함몰부상에 형성되고 상기 중심점에서 최단거리를 갖는 최단점을 연결하는 중심축을 설정하는 수신부, 상기 수신부에서 설정된 상기 중심점을 소정의 공정에서 요구되는 기준점에 일치시켜 웨이퍼의 위치를 보상하고, 상기 중심축을 소정의 공정에서 요구되는 기준축에 일치시켜 웨이퍼의 회전각을 보상하기 위해 상기 웨이퍼를 정렬하기 위한 룰러, 및 상기 수신부와 연결되고 상기 광학렌즈, 디텍터, 및 조사광의 조사조건을 제어하기 위한 제어부를 포함하는 웨이퍼 정렬 장치가 제공된다. 상기 웨이퍼는 베어 웨이퍼인 것이 바람직하다. 또한, 상기 함몰부는 노치 또는 플랫존일 수 있다. According to another aspect of the present invention for achieving the second object of the present invention, a stage driver for supporting a wafer having a depression, an optical lens for providing irradiation light to the wafer, the irradiation light reflected from the surface of the wafer A detector for detecting a light source, connected to the detector, receiving irradiation light detected from the detector, setting a center point of the wafer, and connecting the center point to the shortest point formed on the depression and having the shortest distance from the center point. A receiver configured to set a central axis, and the center point set by the receiver is matched to a reference point required in a predetermined process to compensate for a wafer position, and the center axis is matched to a reference axis required in a predetermined process to compensate for a rotation angle of the wafer. A ruler for aligning the wafer for the purpose of The wafer alignment device including an optical lens, a detector, and the light irradiation control unit for controlling the irradiation condition is provided. It is preferable that the wafer is a bare wafer. In addition, the depression may be a notch or a flat zone.

따라서, 소정의 공정에서 정해진 소정의 기준축에 웨이퍼의 중심점과 웨이퍼의 노치 또는 플랫존과의 최단거리를 갖는 점이 이루는 선을 일치시킴으로서 소정의 공정에서 요구되는 웨이퍼의 회전각을 효과적으로 보상할 수 있다.Therefore, the rotation angle of the wafer required in the predetermined process can be effectively compensated by matching the line formed between the center point of the wafer and the point having the shortest distance from the notch or flat zone of the wafer to the predetermined reference axis determined in the predetermined process. .

이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제 1 웨이퍼 정렬 방법First wafer alignment method

도 3은 본 발명에 따른 제 1 웨이퍼 정렬 방법을 나타내기 위한 개략적인 정 면도이다. 3 is a schematic view illustrating the first wafer alignment method according to the present invention.

도 3을 참조하면, 노치(300)가 형성된 웨이퍼(100)의 에지 부분에 정삼각형을 형성하도록 임의의 세 점을 설정한다. 상기 임의의 세 점의 무게중심이 웨이퍼(100)의 중심점(200)이 된다. Referring to FIG. 3, three arbitrary points are set to form an equilateral triangle on an edge portion of the wafer 100 on which the notch 300 is formed. The center of gravity of the three arbitrary points becomes the center point 200 of the wafer 100.

상기 중심점(200)을 기준으로 웨이퍼(100)를 1차 배열한다. The wafer 100 is primarily arranged based on the center point 200.

더욱 자세히 설명하면 소정의 공정을 진행하는 과정에서 웨이퍼(100)가 배열되어야 할 위치에 소정의 기준점이 설정되어 있다. 상기 소정의 기준점과 웨이퍼(100)의 중심점(200)을 일치시킴으로서 상기 웨이퍼(100)를 1차 배열하게 되는 것이다. In more detail, a predetermined reference point is set at a position where the wafer 100 is to be arranged during a predetermined process. By aligning the predetermined reference point with the center point 200 of the wafer 100, the wafer 100 is primarily arranged.

상기 1차 배열을 통해 웨이퍼(100)의 위치가 보상된다. 즉, 소정의 공정을 진행하는 과정에서 웨이퍼(100)가 배열되어야 할 소정의 위치에 웨이퍼(100)가 위치하게 된다.The position of the wafer 100 is compensated through the primary arrangement. That is, the wafer 100 is positioned at a predetermined position where the wafer 100 should be arranged in the process of performing a predetermined process.

이어서, 노치(300)의 함몰된 부분과 웨이퍼(100)의 중심점(200)간에 최단 거리가 되는 제 1 점(110)을 설정한다. 그 후, 상기 제 1 점(110)과 웨이퍼(100)의 중심점(200)을 잇는 제 1 선(150)을 설정한다.Next, the first point 110 that is the shortest distance between the recessed portion of the notch 300 and the center point 200 of the wafer 100 is set. Thereafter, the first line 150 connecting the first point 110 and the center point 200 of the wafer 100 is set.

더욱 자세히 설명하면 상기 노치(300)는 반원 형태로 형성된다. 따라서 웨이퍼 중심점(200)과의 최단거리를 갖는 제 1 점(110)은 하나 존재한다. 따라서, 단일의 중심점(200)과 단일의 제 1 점(110)을 연결함으로서 단일의 제 1 선(150)을 설정할 수 있다. In more detail, the notch 300 is formed in a semicircular shape. Therefore, there is one first point 110 having the shortest distance from the wafer center point 200. Accordingly, the single first line 150 may be set by connecting the single center point 200 and the single first point 110.

상기 제 1 선(150)을 기준으로 상기 웨이퍼(100)를 2차 배열함으로서 웨이퍼 (100)의 회전각이 보상된다.The rotation angle of the wafer 100 is compensated by arranging the wafer 100 on the basis of the first line 150.

더욱 자세히 설명하면 소정의 공정을 진행하는 과정에서 상기 1 차 배열을 통하여 웨이퍼(100)가 배열되어야 할 위치에 배열된 경우라 하더라도 웨이퍼(100)의 회전으로 인한 변화는 보상되지 않는다. 따라서, 각 공정마다 정해진 소정의 기준축을 상기 제 1 선(150)과 일치시켜 2차 배열을 함으로서 웨이퍼(100)의 회전각을 보상할 수 있는 것이다.
In more detail, even when the wafer 100 is arranged at a position to be arranged through the primary array in the process of a predetermined process, the change due to the rotation of the wafer 100 is not compensated for. Therefore, the rotation angle of the wafer 100 can be compensated by performing a secondary arrangement by matching a predetermined reference axis defined for each process with the first line 150.

제 2 웨이퍼 정렬 방법Second Wafer Alignment Method

도 4는 본 발명에 따른 제 2 웨이퍼 정렬 방법을 나타내기 위한 개략적인 정면도이다. 4 is a schematic front view for illustrating a second wafer alignment method according to the present invention.

도 4를 참조하면, 플랫존(600)이 형성된 웨이퍼(400)의 에지 부분에 정삼각형을 형성하도록 임의의 세 점을 설정한다. 상기 임의의 세 점의 무게중심이 웨이퍼(400)의 중심점(500)이 된다. Referring to FIG. 4, three arbitrary points are set to form an equilateral triangle on an edge portion of the wafer 400 on which the flat zone 600 is formed. The center of gravity of the three arbitrary points becomes the center point 500 of the wafer 400.

상기 중심점(500)을 기준으로 웨이퍼(400)를 1차 배열한다. The wafer 400 is primarily arranged based on the center point 500.

더욱 자세히 설명하면 소정의 공정을 진행하는 과정에서 웨이퍼(400)가 배열되어야 할 위치에 소정의 기준점이 설정되어 있다. 상기 소정의 기준점과 웨이퍼(400)의 중심점(500)을 일치시킴으로서 상기 웨이퍼(400)를 1차 배열하게 되는 것이다.In more detail, a predetermined reference point is set at a position where the wafer 400 is to be arranged during a predetermined process. By aligning the predetermined reference point and the center point 500 of the wafer 400, the wafer 400 is primarily arranged.

상기 1차 배열을 통해 웨이퍼(400)의 위치가 보상된다. 즉, 소정의 공정을 진행하는 과정에서 웨이퍼(400)가 배열되어야 할 소정의 위치에 웨이퍼(400)가 위 치하게 된다.The position of the wafer 400 is compensated through the primary arrangement. That is, the wafer 400 is positioned at a predetermined position where the wafer 400 is to be arranged in a predetermined process.

이어서, 플랫존(600)의 평탄한 부분과 웨이퍼의 중심점(500)간에 최단 거리가 되는 제 1 점(410)을 설정한다. 그 후, 상기 제 1 점(410)과 웨이퍼의 중심점(500)을 잇는 제 1 선(450)을 설정한다.Subsequently, the first point 410 that is the shortest distance between the flat portion of the flat zone 600 and the center point 500 of the wafer is set. Thereafter, a first line 450 connecting the first point 410 and the center point 500 of the wafer is set.

더욱 자세히 설명하면 상기 플랫존(600)은 직선형태로 형성된다. 따라서 웨이퍼 중심점(500)과의 최단거리를 갖는 제 1 점(410)은 하나 존재한다. 따라서, 단일의 중심점(500)과 단일의 제 1 점(410)을 연결함으로서 단일의 제 1 선(450)을 설정할 수 있다. In more detail, the flat zone 600 is formed in a straight shape. Therefore, there is one first point 410 having the shortest distance from the wafer center point 500. Accordingly, the single first line 450 may be set by connecting the single center point 500 and the single first point 410.

상기 제 1 선(450)을 기준으로 상기 웨이퍼(400)를 2차 배열함으로서 웨이퍼(400)의 회전각이 보상된다.The rotation angle of the wafer 400 is compensated by arranging the wafer 400 on the basis of the first line 450.

더욱 자세히 설명하면 소정의 공정을 진행하는 과정에서 상기 1 차 배열을 통하여 웨이퍼(400)가 배열되어야 할 위치에 배열된 경우라 하더라도 웨이퍼(400)의 회전으로 인한 변화는 보상되지 않는다. 따라서, 각 공정마다 정해진 소정의 기준축을 상기 제 1 선과 일치시켜 2차 배열을 함으로서 웨이퍼(400)의 회전각을 보상할 수 있는 것이다.In more detail, even when the wafer 400 is arranged at a position to be arranged through the primary array in the process of a predetermined process, the change due to the rotation of the wafer 400 is not compensated for. Accordingly, the rotation angle of the wafer 400 can be compensated by performing a secondary arrangement by matching a predetermined reference axis defined for each process with the first line.

도 5는 본 발명의 제 1 및 2 웨이퍼 정렬 방법을 설명하기 위한 흐름도이다. 5 is a flowchart illustrating a first and second wafer alignment method of the present invention.

도 5를 참조하면, 우선 함몰부가 형성된 웨이퍼의 에지부에 정삼각형을 이루는 세 점을 잡아 상기 정삼각형의 무게중심을 웨이퍼의 중심점으로 설정한다(S100). 상기 함몰부는 노치 또는 플랫존일 수 있다. Referring to FIG. 5, first, three points constituting an equilateral triangle are formed at an edge portion of the wafer on which the depression is formed, and the center of gravity of the equilateral triangle is set as the center point of the wafer (S100). The depression may be a notch or flat zone.

그리고 중심점을 소정의 공정에서 요구되는 기준점에 일치시켜 웨이퍼의 위 치를 보상하기 위해 상기 웨이퍼를 1차 정렬한다(S200).In order to compensate the position of the wafer by matching a center point with a reference point required in a predetermined process, the wafer is first aligned (S200).

그 후 상기 중심점과 상기 기준점의 일치 여부를 검사하여 일치하는 경우 다음 단계가 수행되고 일치하지 않은 경우 상기 1차 정렬을 다시 수행한다(S300).Thereafter, if the center point is matched with the reference point by checking whether the next step is performed, and if it does not match, the first alignment is performed again (S300).

상기 중심점과 상기 기준점이 일치하는 경우 상기 함몰부에 상기 중심점과 가장 근접하게 위치하는 최단점을 설정한다(S400).When the center point and the reference point coincide with each other, the shortest point located closest to the center point is set in the depression (S400).

상기 최단점과 상기 중심점이 이루는 중심축을 소정의 공정에서 요구되는 기준축에 일치시켜 웨이퍼의 회전각을 보상하기 위해서 웨이퍼를 2차 정렬한다(S500). In order to compensate for the rotation angle of the wafer by matching the central axis formed by the shortest point and the center point to a reference axis required in a predetermined process, the wafer is secondarily aligned (S500).

그 후 상기 중심축과 상기 기준축의 일치 여부를 검사하여 일치하는 경우 웨이퍼 정렬 공정을 마치고 일치하지 않은 경우 상기 2차 정렬을 다시 수행한다(S600).
Thereafter, the center axis and the reference axis are inspected for a match, and when they match, the wafer alignment process is finished, and if not, the secondary alignment is performed again (S600).

웨이퍼 정렬 장치Wafer alignment device

도 6은 본 발명에 따른 제 1 및 2 웨이퍼 정렬 방법들을 수행하기 위한 웨이퍼 정렬 장치를 나타내는 개략적인 구성도이다. 6 is a schematic block diagram showing a wafer alignment apparatus for performing the first and second wafer alignment methods according to the present invention.

도 6을 참조하면, 본 발명의 따른 웨이퍼 정렬 장치는 스테이지 구동부(1000), 룰러(2000), 광학 렌즈(3000), 디텍터(4000), 수신부(5000) 및 제어부(6000)를 포함한다.Referring to FIG. 6, a wafer alignment apparatus according to the present invention includes a stage driver 1000, a ruler 2000, an optical lens 3000, a detector 4000, a receiver 5000, and a controller 6000.

상기 스테이지 구동부(1000) 상에는 정렬 대상인 웨이퍼(7000)가 위치한다. The wafer 7000 to be aligned is positioned on the stage driver 1000.

상기 웨이퍼(7000)의 위쪽으로 광학 렌즈(3000)가 위치하며 상기 광학 렌즈 (3000)는 상기 웨이퍼(7000)의 표면에 조사광을 제공하는 역할을 한다. An optical lens 3000 is positioned above the wafer 7000, and the optical lens 3000 serves to provide irradiation light to the surface of the wafer 7000.

상기 광학 렌즈(3000)는 웨이퍼(7000) 표면의 전면에 조사광을 제공하기 위해 상기 스테이지 구동부(1000)의 위에서 이동이 가능하도록 배치되는 것이 바람직하다. The optical lens 3000 may be disposed to be movable on the stage driver 1000 to provide irradiation light to the entire surface of the wafer 7000.

상기 스테이지 구동부(1000)와 인접하여 웨이퍼(7000)의 표면으로부터 제공되는 빛을 측정하기 위한 감지기(4000; detector)가 형성되어 있다.A detector 4000 for measuring light provided from the surface of the wafer 7000 is formed adjacent to the stage driver 1000.

상기 감지기(4000)는 웨이퍼(7000) 표면에서 반사되는 조사광을 감지하기 위해 스테이지 구동부(1000)의 주변에서 이동이 가능하도록 배치되는 것이 바람직하다. The detector 4000 is preferably arranged to be movable around the stage driver 1000 to detect the irradiation light reflected from the surface of the wafer 7000.

상기 감지기(4000)는 수신부(5000)와 연결되어 있다. The detector 4000 is connected to the receiver 5000.

상기 수신부(5000)는 상기 감지기(4000)로부터 제공된 조사광을 수신하여 특정 신호로 룰러(2000; ruler)에 전달한다. 그리고 상기 수신부(5000)는 제어기(6000)와 연결되어 있다. The receiving unit 5000 receives the irradiation light provided from the detector 4000 and transmits the irradiation light as a specific signal to the ruler 2000. The receiver 5000 is connected to the controller 6000.

상기 제어부(6000)는 상기 광학 렌즈(3000)를 통해 웨이퍼(7000)로 입사되는 조사광의 입사조건을 제어하는 역할을 한다.The controller 6000 controls the incident condition of the irradiation light incident on the wafer 7000 through the optical lens 3000.

상기 스테이지 구동부(1000)의 측면에는 웨이퍼(7000)를 정렬하기 위한 룰러(2000)가 위치한다. 상기 룰러(2000)는 수신부(5000)로부터 전달된 신호를 기준으로 웨이퍼(7000)를 배열하는 역할을 한다. The ruler 2000 for aligning the wafer 7000 is positioned at the side of the stage driver 1000. The ruler 2000 serves to arrange the wafer 7000 based on the signal transmitted from the receiver 5000.

상기 웨이퍼 정렬 장치의 구동원리를 구체적으로 설명하면 아래와 같다. The driving principle of the wafer alignment apparatus will be described in detail below.

상기 우선 상기 광학렌즈(3000)를 통해 조사광이 웨이퍼(7000) 표면으로 입 사된다.Firstly, the irradiation light is incident on the surface of the wafer 7000 through the optical lens 3000.

상기 입사된 빛의 일부는 웨이퍼(7000) 상에 형성된 노치 부분 또는 플랫존 부분으로 입사되고 노치 부분 또는 플랫존 부분에 형성되고 상기 웨이퍼의 중앙부와 가장 근접한 거리에 위치하는 최단점에서 반사된다. A portion of the incident light is incident on the notched or flat zone portion formed on the wafer 7000 and is reflected at the shortest point formed at the notched or flat zone portion and located at the closest distance to the center portion of the wafer.

상기 최단점에서 반사되어 감지기(4000)로 입사된 조사광은 수신부(5000)로 전달된다. The irradiation light reflected from the shortest point and incident on the detector 4000 is transmitted to the receiver 5000.

상기 수신부(5000)에서는 상기 최단점에서 반사되어 감지기(4000)로 입사된 조사광을 특정 신호로 룰러(2000)에 전달한다.The receiver 5000 transmits the irradiation light reflected by the shortest point and incident on the detector 4000 as a specific signal to the ruler 2000.

상기 룰러(2000)는 전달받은 특정 신호를 기준으로 상기 웨이퍼(7000)를 배열한다. The ruler 2000 arranges the wafer 7000 based on the received specific signal.

구체적으로 웨이퍼의 중심점을 소정의 공정을 진행하는 과정에서 요구되는 기준점에 일치시킴으로서 웨이퍼를 소정의 위치에 위치시켜 웨이퍼의 위치를 보상한다. 그리고, 웨이퍼의 중심점과 최단점을 잇는 선을 소정의 공정을 진행하는 과정에서 요구되는 기준축에 일치시킴으로서 웨이퍼의 회전각을 보상한다. Specifically, by matching the center point of the wafer with the reference point required in the course of the predetermined process, the wafer is positioned at a predetermined position to compensate for the position of the wafer. The rotation angle of the wafer is compensated by matching the line connecting the center point and the shortest point of the wafer with the reference axis required in the course of the predetermined process.

상기와 같은 본 발명에 따르면, 소정의 공정에서 정해진 소정의 기준축에 웨이퍼의 중심점과 웨이퍼의 노치 또는 플랫존과의 최단거리를 갖는 점이 이루는 선을 일치시킨다. 따라서, 소정의 공정에서 요구되는 웨이퍼의 위치와 회전각을 효과적으로 보상할 수 있다. According to the present invention as described above, the line formed by the point having the shortest distance between the center point of the wafer and the notch or flat zone of the wafer coincides with a predetermined reference axis determined in a predetermined process. Therefore, the position and rotation angle of the wafer required in the predetermined process can be effectively compensated.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.

Claims (10)

함몰부가 형성된 웨이퍼의 에지부에 정삼각형을 이루는 세 점을 잡아 상기 정삼각형의 무게중심을 웨이퍼의 중심점으로 설정하는 단계;Setting the center of gravity of the equilateral triangle as a center point of the wafer by grabbing three points forming an equilateral triangle at an edge portion of the wafer on which the depression is formed; 상기 중심점을 소정의 공정에서 요구되는 기준점에 일치시켜 웨이퍼의 위치를 보상하는 단계;Compensating a wafer position by matching the center point to a reference point required in a predetermined process; 상기 함몰부에 상기 중심점과 가장 근접하게 위치하는 최단점을 설정하는 단계; 및 Setting a shortest point located closest to the center point in the depression; And 상기 최단점과 상기 중심점이 이루는 중심축을 소정의 공정에서 요구되는 기준축에 일치시켜 웨이퍼의 회전각을 보상하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 정렬 방법.And compensating a rotation angle of the wafer by matching a central axis formed by the shortest point and the center point to a reference axis required in a predetermined process. 제 1 항에 있어서, 상기 웨이퍼는 베어 웨이퍼인 것을 특징으로 하는 웨이퍼 정렬 방법.The method of claim 1, wherein the wafer is a bare wafer. 제 1 항에 있어서, 상기 함몰부는 노치인 것을 특징으로 하는 웨이퍼 정렬 방법. The method of claim 1, wherein the depression is a notch. 제 1 항에 있어서, 상기 함몰부는 플랫존인 것을 특징으로 하는 웨이퍼 정렬 방법.The method of claim 1, wherein the depression is a flat zone. 함몰부를 갖는 웨이퍼를 지지하기 위한 스테이지 구동부;A stage driver for supporting a wafer having depressions; 상기 웨이퍼에 조사광을 제공하기 위한 광학 렌즈;An optical lens for providing irradiation light to the wafer; 상기 웨이퍼 표면에서 반사되는 조사광을 감지하기 위한 디텍터;A detector for detecting the irradiation light reflected from the wafer surface; 상기 디텍터와 연결되고 상기 디텍터로부터 감지된 조사광을 수신하여 상기 웨이퍼의 중심점을 설정하고, 상기 중심점과 상기 함몰부상에 형성되고 상기 중심점에서 최단거리를 갖는 최단점을 연결하는 중심축을 설정하는 수신부;A receiving unit connected to the detector and configured to receive the irradiation light detected from the detector to set a center point of the wafer and to set a center axis formed on the recess and the shortest point having the shortest distance from the center point; 상기 수신부에서 설정된 상기 중심점을 소정의 공정에서 요구되는 기준점에 일치시켜 웨이퍼의 위치를 보상하고, 상기 중심축을 소정의 공정에서 요구되는 기준축에 일치시켜 웨이퍼의 회전각을 보상하기 위해 상기 웨이퍼를 정렬하기 위한 룰러; 및 Compensating the position of the wafer by matching the center point set by the receiving unit to a reference point required in a predetermined process, and aligning the wafer to compensate for the rotation angle of the wafer by matching the center axis to a reference axis required in a predetermined process. A ruler to make; And 상기 수신부와 연결되고 상기 광학렌즈, 디텍터, 및 조사광의 조사조건을 제어하기 위한 제어부를 포함하는 웨이퍼 정렬 장치.And a controller connected to the receiver and configured to control the irradiation conditions of the optical lens, the detector, and the irradiation light. 제 5 항에 있어서, 상기 웨이퍼는 베어 웨이퍼인 것을 특징으로 하는 웨이퍼 정렬 장치.6. The wafer alignment apparatus of claim 5, wherein the wafer is a bare wafer. 제 5 항에 있어서, 상기 함몰부는 노치인 것을 특징으로 하는 웨이퍼 정렬 장치.6. The wafer alignment apparatus of claim 5, wherein the depression is a notch. 제 5 항에 있어서, 상기 함몰부는 플랫존인 것을 특징으로 하는 웨이퍼 정렬 장치.6. The wafer alignment apparatus of claim 5, wherein the depression is a flat zone. 제 5 항에 있어서, 상기 광학 렌즈는 상기 웨이퍼 표면의 전면에 조사광을 제공하기 위해 상기 스테이지 구동부의 위에서 이동이 가능하도록 배치되는 것을 특징으로 하는 웨이퍼 정렬 장치. 6. The wafer alignment apparatus of claim 5, wherein the optical lens is disposed to be movable above the stage driver to provide irradiation light to the front surface of the wafer surface. 제 5 항에 있어서, 상기 디텍터는 웨이퍼 표면에서 반사되는 조사광을 감지하기 위해 스테이지 구동부의 주변에서 이동이 가능하도록 배치되는 것을 특징으로 하는 웨이퍼 정렬 장치.6. The wafer alignment apparatus of claim 5, wherein the detector is arranged to be movable around the stage driver to detect the irradiation light reflected from the wafer surface.
KR1020040108602A 2004-12-20 2004-12-20 Method for aligning a wafer and apparatus for aligning a wafer KR20060069991A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040108602A KR20060069991A (en) 2004-12-20 2004-12-20 Method for aligning a wafer and apparatus for aligning a wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040108602A KR20060069991A (en) 2004-12-20 2004-12-20 Method for aligning a wafer and apparatus for aligning a wafer

Publications (1)

Publication Number Publication Date
KR20060069991A true KR20060069991A (en) 2006-06-23

Family

ID=37163818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040108602A KR20060069991A (en) 2004-12-20 2004-12-20 Method for aligning a wafer and apparatus for aligning a wafer

Country Status (1)

Country Link
KR (1) KR20060069991A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101141521B1 (en) * 2009-11-23 2012-05-03 주식회사 테스 Wafer Alignment Apparatus and Loadlock Chamber Comprising The same
KR20170129483A (en) * 2016-05-17 2017-11-27 세메스 주식회사 Method of aligning a wafer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101141521B1 (en) * 2009-11-23 2012-05-03 주식회사 테스 Wafer Alignment Apparatus and Loadlock Chamber Comprising The same
KR20170129483A (en) * 2016-05-17 2017-11-27 세메스 주식회사 Method of aligning a wafer

Similar Documents

Publication Publication Date Title
KR101093388B1 (en) Exposure method, exposure apparatus, and method of manufacturing device
US9709903B2 (en) Overlay target geometry for measuring multiple pitches
JPH043008A (en) Method and device for detecting image plane
JP2000068361A (en) Semiconductor manufacturing equipment and determination of alignment condition of wafer
WO2011135867A1 (en) Inspecting apparatus and inspecting method
JP2003092246A (en) Alignment mark and alignment apparatus and method, projection aligner, and manufacturing method of device
TWI534558B (en) Detection device, exposure apparatus, and device manufacturing method using same
KR20190016695A (en) Wafer alignment method and wafer inspection method using the same
CN112687562A (en) Measuring method
CN109669321B (en) Wafer edge washing system and wafer edge washing method
KR20160052198A (en) Method of obtaining location information of dies
KR20060069991A (en) Method for aligning a wafer and apparatus for aligning a wafer
US20070035731A1 (en) Direct alignment in mask aligners
KR100244918B1 (en) Semiconductor pattern inspect device and its method
KR100805233B1 (en) An apparatus for measuring thickness of thin flim on wafer
KR102134034B1 (en) Aligner Capable of Inspecting Wafer Chipping and Robot Repeatability, and Wafer Chipping Inspection Method Using the Same
KR102326680B1 (en) Apparatus for inspecting material property
JP3547554B2 (en) Wafer tilt detection method during exposure
KR100558572B1 (en) Apparatus for measuring overlay in semiconductor device
KR100495428B1 (en) Method for Align detecting semiconductor wafer
KR200195139Y1 (en) Wafer Aligner of Semiconductor Exposure Equipment
KR20060126229A (en) Semiconductor manufacturing apparatus with automatic wafer centering revision and wafer centering method
KR20050086155A (en) Method and apparatus for inspecting an edge exposure area of wafer
KR20030090057A (en) Expose unit having alignment function and align method thereof
JP2000021767A (en) Method and apparatus for observing position

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination