KR20060065137A - 평판 표시 패널 및 그 제조방법 - Google Patents

평판 표시 패널 및 그 제조방법 Download PDF

Info

Publication number
KR20060065137A
KR20060065137A KR1020040103874A KR20040103874A KR20060065137A KR 20060065137 A KR20060065137 A KR 20060065137A KR 1020040103874 A KR1020040103874 A KR 1020040103874A KR 20040103874 A KR20040103874 A KR 20040103874A KR 20060065137 A KR20060065137 A KR 20060065137A
Authority
KR
South Korea
Prior art keywords
substrates
sealing material
thin film
region
layer
Prior art date
Application number
KR1020040103874A
Other languages
English (en)
Inventor
정태용
이지노
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040103874A priority Critical patent/KR20060065137A/ko
Publication of KR20060065137A publication Critical patent/KR20060065137A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/28—Adhesive materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 실링재와 박막과의 접착력을 향상시킬 수 있는 평판 표시 패널 및 그 제조방법에 관한 것이다.
본 발명에 따른 평판 표시 패널은 서로 대향하는 제1 및 제2 기판과; 상기 제1 및 제2 기판 사이에 형성되어 상기 제1 및 제2 기판을 합착시키기 위한 실링재와; 상기 제1 및 제2 기판 중 적어도 어느 하나의 기판 상에 형성되며 상기 실링재와 접촉하는 영역이 산과 골을 가지는 엠보싱 형상으로 형성된 유기막을 구비하는 것을 특징으로 한다.

Description

평판 표시 패널 및 그 제조방법{Flat Display Panel And Fabricating Method Thereof}
도 1은 종래 액정 표시 패널을 나타내는 사시도이다.
도 2는 본 발명에 따른 액정 표시 패널을 나타내는 단면도이다.
도 3은 도 2에 도시된 유기막을 상세히 나타내는 단면도이다.
도 4는 도 2에 도시된 액정 표시 패널의 제조방법을 설명하기 위한 평면도이다.
도 5는 실링재와 접촉하는 영역이 엠보싱 형상을 가지는 유기막을 구비하는 본 발명에 따른 반투과형 액정 표시 패널을 나타내는 평면도이다,
도 6은 도 5에서 선"Ⅰ-Ⅰ'"를 따라 절취한 액정 표시 패널을 나타내는 단면도이다.
도 7a 내지 도 7e는 도 6에 도시된 액정표시패널의 제조방법을 설명하기 위한 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
1,101 : 기판 2,102 : 게이트라인
4,104 : 데이터라인 6,106 : 게이트전극
8,108 : 소스전극 10,110 : 드레인전극
12,112 : 게이트절연막 14,114 : 활성층
16,116 : 오믹접촉층 18,118,124,126 : 보호막
20,120 : 콘택홀 22,122 : 화소 전극
30,130 : 반사전극 128 : 공급라인
132 : 투과홀
본 발명은 평판 표시 패널 및 그 제조방법에 관한 것으로, 특히 유기보호막과 실링재의 접착력을 향상시킬 수 있는 평판 표시 패널 및 그 제조방법에 관한 것이다.
통상, 액정 표시 장치(Liquid Crystal Display; LCD)는 액정 패널에 매트릭스 형태로 배열된 액정셀들 각각이 비디오 신호에 따라 광투과율을 조절하게 함으로써 화상을 표시하게 된다. 이러한 액정 표시 장치는 도 1에 도시된 바와 같이 액정(16)을 사이에 두고 서로 대향하는 박막 트랜지스터 기판(70) 및 칼러 필터 기판(80)을 구비한다.
박막 트랜지스터 기판(70)에는 서로 교차되게 형성된 게이트라인(2) 및 데이 터라인(4)과, 그들(2,4)의 교차부에 형성된 박막트랜지스터(30)와, 박막트랜지스터(30)와 접속된 화소전극(22)과, 그들 위에 액정 배향을 위해 도포된 하부 배향막을 포함하는 박막트랜지스터 어레이가 하부 기판(1) 상에 형성된다.
칼라 필터 기판(80)에는 빛샘 방지를 위한 블랙 매트릭스(18)와, 칼러 구현을 위한 칼러 필터(12), 화소전극(22)과 수직전계를 이루는 공통전극(14)과, 그들 위에 액정 배향을 위해 도포된 상부 배향막을 포함하는 칼라 필터 어레이가 상부기판(11) 상에 형성된다.
상술한 박막트랜지스터 기판(70)과 컬러필터 기판(80)은 실링재에 의해 합착된다. 이 때, 실링재와 접촉되는 박막트랜지스터 기판(70)의 최상층의 표면은 평탄하게 형성된다. 이 경우, 실링재와 박막트랜지스터 기판(70)의 최상층의 표면과의 접촉면적이 적어 둘 간의 접착력이 약하다. 약한 접착 특성에 의해 액정 표시 패널에 충격이 가해지면 박막트랜지스터 기판(70)과 실링재가 분리되어 액정이 누수되는 문제점이 있다. 또한, 세정액 또는 수분 침투가 발생되는 경우 약한 접착 특성에 의해 신뢰성이 저하되는 문제점이 있다.
따라서, 본 발명의 목적은 실링재와 박막과의 접착력을 향상시킬 수 있는 평판 표시 패널 및 그 제조방법에 관한 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 평판 표시 패널은 서로 대향하는 제1 및 제2 기판과; 상기 제1 및 제2 기판 사이에 형성되어 상기 제1 및 제2 기판을 합착시키기 위한 실링재와; 상기 제1 및 제2 기판 중 적어도 어느 하나의 기판 상에 형성되며 상기 실링재와 접촉하는 영역이 산과 골을 가지는 엠보싱 형상으로 형성된 유기막을 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 따른 평판 표시 패널의 제조방법은 서로 대향하는 제1 및 제2 기판을 마련하는 단계와; 상기 제1 및 제2 기판 중 적어도 어느 하나의 기판 상에 산과 골을 가지는 엠보싱형상의 유기막을 형성하는 단계와; 상기 유기막의 엠보싱 표면에 형성되는 실링재를 이용하여 상기 제1 및 제2 기판을 합착하는 단계를 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 2 내지 도 7e를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 2는 본 발명에 따른 액정 표시 패널을 나타내는 단면도이다.
도 2에 도시된 액정 표시 패널은 서로 대향하는 박막 트랜지스터 어레이 기판(150) 및 칼러 필터 어레이 기판(160)과, 두 어레이 기판(150,160) 사이에서 셀갭을 일정하게 유지시키기 위한 스페이서(156)와, 스페이서(156)에 의해 마련된 공간에 채워진 액정을 구비한다.
컬러필터 기판(160)은 빛샘 방지를 위한 블랙 매트릭스와, 칼러 구현을 위한 칼러 필터, 화소 전극과 수직전계를 이루는 공통전극과, 그들 위에 액정 배향을 위해 도포된 상부 배향막으로 구성된다.
박막 트랜지스터 어레이 기판(150)은 서로 교차되게 형성된 게이트라인 및 데이터라인과, 그들의 교차부에 형성된 박막트랜지스터와, 박막트랜지스터와 접속된 화소 전극과, 그들 위에 액정 배향을 위해 도포된 하부 배향막으로 구성된다.
이러한 박막트랜지스터 기판(150)과 컬러 필터 기판(160)은 액정 표시 패널의 주변부를 따라 도포된 실링재(154)를 통해 합착된다. 이 때, 실링재(154)와 두 기판(160,150)과의 접착력을 향상시키기 위해 실링재(154)와 접촉되는 박막(152)은 산과 골을 가지는 엠보싱 형상을 갖도록 형성된다. 이를 위해, 박막(152)은 도 3에 도시된 바와 같이 산(158a)과 골(158b)을 가지는 엠보싱 형상(158)으로 형성된다. 여기서, 박막(152)은 엠보싱 형상을 갖는 유전율이 높은 유기막 또는 엠보싱 형상을 가지는 유기막 상에 그 엠보싱 형상을 유지한 채로 형성되는 배향막이다.
이러한 박막(152)과 접촉하는 실링재(154)는 셀갭의 제어를 용이하게 하기 위해 볼(Ball) 타입의 글래스 파이버(Glass Fiber) 대신에 바(Bar) 타입의 글래스 파이버를 포함한다. 이 때, 바 타입의 글래스 파이버의 길이(H)는 실링재(154)의 산(158a)과 산(158a) 사이의 폭 이상이며, 그것의 높이(V)는 실링재(154)가 형성된 액정 표시 패널의 셀 갭과 산(158a)의 높이의 차이다. 또한, 산(158a)의 경사각(θ)은 0도 보다 크고 90도보다 작게 형성된다.
이와 같이, 본 발명에 따른 액정 표시 패널은 실링재와 접촉하는 영역이 엠보싱 표면을 가지는 박막을 구비한다. 엠보싱 표면을 가지는 박막과 실링재와의 접촉면적이 종래보다 넓어져 실링재와 어레이 기판과의 접착력이 향상된다. 또한, 외부로부터의 수분 침투 패스가 길어져 수분 침투에 의한 불량을 방지할 수 있다.
도 4는 도 2에 도시된 액정 표시 패널의 제조방법을 설명하기 위한 평면도이다.
먼저, 박막트랜지스터 어레이가 형성된 박막트랜지스터 모기판(164)과, 컬러필터 어레이가 형성된 컬러필터 모기판(162)을 별도로 마련한다. 이 때, 박막트랜지스터 어레이 및 컬러필터 어레이 중 적어도 어느 하나는 메인 실링재(154) 및 더미 실링재(160) 중 적어도 어느 하나와 접촉될 영역이 엠보싱 표면(158)을 가지는 박막을 포함한다.
그런 다음, 두 모기판(162,164)이 얼라인 된 후 액정 패널 유닛 각각의 주변부를 따라 메인 실링재(154)가 도포된다. 그리고, 액정 패널 유닛 사이의 더미 영역에 더미 실링재(160)가 도포된다. 이 메인 실링재(154)와 더미 실링재(160)를 통해 두 모기판(162,164)이 도 4에 도시된 바와 같이 합착된다. 합착된 두 모기판(162,164)은 세정액으로 세정된 후 각 액정 패널 유닛이 스크라이빙 공정에 의해 개별적인 패널로 분리하고 액정층을 형성한 후 세정액으로 세정하는 공정을 거쳐 패널의 이물질을 제거하게 된다. 이 때, 액정층은 진공 주입 방식 외에 적어도 하나의 기판에 액정을 적하하고 합착하여 액정층을 형성하는 적하 방식으로도 형성할 수 있다.
이와 같이, 본 발명에 따른 액정 표시 패널의 제조방법은 엠보싱 표면을 가지는 박막과 실링재가 접촉된다. 이에 따라, 엠보싱 표면을 가지는 박막과 실링재 와의 접촉면적이 종래보다 넓어져 실링재(154)와 기판(164)의 접착력을 향상시키고 합착공정 후의 세정 공정에서 사용되는 세정액 또는 수분 침투가 방지된다.
한편, 실링재와 접촉되는 영역이 엠보싱 표면을 가지는 박막은 유기막 및/또는 배향막 중 적어도 어느 하나를 가지는 액정 표시 패널, 전계 발광 소자, 플라즈마 디스플레이 패널, 전계 방출 소자 등의 평판 표시 패널에 모두 적용될 수 있다. 예를 들어, 엠보싱 표면을 가지는 유기막은 개구율 향상을 위한 액정 표시 패널 또는 도 5 및 도 6에 도시된 반투과형 액정 표시 패널에 적용될 수 있다.
도 5 및 도 6에 도시된 반투과형 액정 표시 패널은 컬러필터 기판과 실링재로 접착되는 박막트랜지스터 기판을 구비한다.
박막트랜지스터 기판은 각 화소 영역을 정의하는 게이트 라인(102) 및 데이터 라인(104), 그 게이트 라인(102) 및 데이터라인(104)과 접속된 박막트랜지스터와, 화소영역에 형성되어 박막트랜지스터와 접속된 화소 전극(122)과, 화소영역의 반사영역에 형성된 반사전극(130)을 구비한다.
게이트 라인(102)은 게이트 패드(170)를 통해 게이트 드라이버(도시하지 않음)와 접속된다. 게이트 패드(170)는 게이트라인(102)으로부터 신장된 게이트 패드 하부 전극(172)과, 게이트 절연막(112) 및 보호막(118)을 관통하는 제1 콘택홀(176) 내에 형성되는 게이트 패드 상부 전극(174)을 구비한다. 여기서, 보호막(118) 상에 게이트 패드 상부 전극(174)을 노출시키는 유기막(120)이 형성될 수도 있다.
데이터 라인(104)은 데이터 패드(180)를 통해 데이터 드라이버(도시하지 않 음)와 접속된다. 데이터 패드(180)는 데이터라인(104)으로부터 신장된 데이터 패드 하부 전극(182)과, 보호막(118)을 관통하는 제2 콘택홀(186) 내에 형성되는 데이터 패드 상부 전극(184)으로 구성된다. 여기서, 보호막(118) 상에 데이터 패드 상부 전극(184)을 노출시키는 유기막(120)이 형성될 수도 있다.
박막트랜지스터는 게이트라인(102)으로부터의 게이트신호에 응답하여 데이터라인(104)으로부터의 데이터신호를 선택적으로 화소 전극(122)에 공급한다. 이를 위해, 박막트랜지스터는 게이트 라인(102)과 접속된 게이트 전극(106), 데이터 라인(104)에 포함된 소스 전극(108), 화소 전극(122)과 접속된 드레인 전극(110), 게이트 전극(106)과 게이트 절연막(112)을 사이에 두고 중첩되면서 소스 전극(108)과 드레인 전극(110) 사이에 채널을 형성하는 활성층(114), 활성층(114)과 소스 전극(108) 및 드레인 전극(110)과의 오믹 접촉을 위한 오믹 접촉층(116)을 구비한다.
화소 전극(122)은 데이터라인(104)과 게이트라인(102)의 교차로 마련된 화소영역에서 보호막(118) 및 게이트 절연막(112)을 관통하는 화소홀(134) 내에 형성되며, 그 화소홀(134)을 통해 노출된 드레인 전극(110)과 측면 접속된다. 화소 전극(122)은 박막트랜지스터를 통해 공급된 데이터 신호에 의해 공통전극(도시하지 않음)과 전위차를 발생시킨다. 이 전위차에 의해 액정이 회전하게 되며 반사영역과 투과영역 각각의 액정의 회전 정도에 따라서 광투과량이 결정된다.
반사전극(130)은 칼라 필터 기판(도시하지 않음)을 통해 입사되는 외부광을 칼라필터 기판 쪽으로 반사시킨다. 이 반사전극(130)은 그 하부에 엠보싱 표면을 갖도록 형성된 유기막(120)을 따라 엠보싱 형상을 갖게 됨으로써 산란효과로 반사 효율이 증대된다. 이러한 반사전극(130)이 형성된 영역은 각 화소영역 중 반사영역이 되며, 반사전극(130)이 형성되지 않은 영역은 각 화소영역 중 투과영역이 된다.
이 반사영역과 투과영역에서 액정층을 경유하는 광 경로의 길이가 동일하도록 투과영역에 유기막(120)을 관통하는 투과홀(132)이 형성된다. 이 결과, 반사영역으로 입사된 반사광(RL)은 액정층을 경유하여 반사전극(130)에서 반사되어 액정층을 경유하여 외부로 방출된다. 그리고, 투과영역으로 입사된 백라이트 유닛(136)의 투과광(TL)은 액정층을 투과하여 외부로 방출된다. 이에 따라서, 반사영역과 투과영역에서의 광 경로의 길이가 동일하므로 액정표시장치의 반사모드와 투과모드의 투과효율이 같아진다. 상기 액정은 진공주입방식 외에 적어도 하나의 기판에 액정을 적하하고 합착하여 액정층을 형성하는 적하방식으로도 형성할 수 있다.
그리고, 본 발명에 따른 박막트랜지스터 기판은 화소 전극(122)에 충전된 비디오 신호가 안정적으로 유지되게 하기 위해 스토리지 캐패시터(Cst)를 더 구비한다. 스토리지 캐패시터(Cst)는 게이트 절연막(112), 활성층(114) 및 오믹접촉층(116)을 사이에 두고 중첩되는 스토리지라인(128)과 스토리지전극(124)으로 이루어진다. 스토리지라인(128)은 게이트라인(102)과 나란한 방향으로 화소영역을 가로지르도록 형성된다. 스토리지전극(124)은 화소홀(134)을 통해 노출되어 화소 전극(122)과 측면 접속된다.
도 7a 내지 도 7e는 도 6에 도시된 반투과형 박막트랜지스터 기판의 제조방 법을 나타내는 단면도이다.
도 7a를 참조하면, 하부기판(101) 상에 게이트라인(102), 게이트전극(106), 게이트 패드 하부 전극(172) 및 스토리지라인(128)을 포함하는 제1 도전패턴군이 형성된다.
하부기판(101) 상에 스퍼터링 등의 증착방법을 통해 게이트금속층이 형성된다. 이 게이트금속층이 포토리소그래피공정과 식각공정으로 패터닝됨으로써 게이트라인(102), 게이트전극(106) 및 게이트 패드 하부 전극(172) 및 스토리지라인(128)을 포함하는 제1 도전패턴군이 형성된다. 게이트금속층으로는 Al, Mo, Cr, Cu, Al합금, Mo합금, Cu합금 등의 단일층 또는 다중층 구조가 이용된다.
도 7b를 참조하면, 제1 도전패턴군이 형성된 하부기판(101) 상에 게이트절연막(112)이 형성되고, 그 위에 활성층(114) 및 오믹접촉층(116)을 포함하는 반도체패턴과; 데이터라인(104), 소스전극(108), 드레인전극(110) 및 스토리지전극(124)을 포함하는 제2 도전패턴군이 형성된다.
제1 도전패턴군이 형성된 하부 기판(101) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 게이트 절연막(112), 비정질 실리콘층, 불순물이 도핑된 비정질 실리콘층, 그리고 소스/드레인 금속층이 순차적으로 형성된다. 게이트 절연막(112)으로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등과 같은 무기 절연 물질이, 소스/드레인 금속층으로는 Al, Mo, Cr, Cu, Al합금, Mo합금, Cu합금 등 금속의 단일층 또는 이중층 구조가 이용된다.
그리고, 소스/드레인 금속층 위에 채널부가 다른 소스/드레인패턴부보다 낮 은 높이를 가지는 포토레지스트패턴이 형성된다. 이 포토레지스트 패턴을 이용한 습식 식각 공정으로 소스/드레인 금속층이 패터닝됨으로써 데이터 라인(104), 소스 전극(108), 그 소스 전극(108)과 일체화된 드레인 전극(110) 및 스토리지전극(124)을 포함하는 제2 도전패턴군이 형성된다.
그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 불순물이 도핑된 비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝됨으로써 오믹 접촉층(116)과 활성층(114)이 형성된다.
그리고, 애싱(Ashing) 공정으로 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 제거된 후 건식 식각 공정으로 채널부의 소스/드레인 패턴 및 오믹 접촉층(116)이 식각된다. 이에 따라, 채널부의 활성층(114)이 노출되고 소스 전극(108)과 드레인 전극(110)은 분리된다.
이어서, 스트립 공정으로 제2 도전패턴군 위에 남아 있는 포토레지스트 패턴이 제거된다.
도 7c를 참조하면, 제2 도전 패턴군이 형성된 기판(101) 상에 게이트절연막(112) 및 보호막(118)을 관통하는 화소홀(134), 제1 및 제2 콘택홀(176,186)을 가지는 보호막(118)이 형성되고, 그 화소홀(134), 제1 및 제2 콘택홀(176,186) 내에 각각 형성되는 화소 전극(122), 게이트 패드 상부 전극(174), 데이터 패드 상부 전극(184)을 포함하는 제3 도전패턴군이 형성된다.
제2 도전 패턴군이 형성된 기판(101) 상에 보호막(118)이 형성된다. 보호막(118)으로는 게이트 절연막(112)과 같은 무기 절연 물질이 이용된다. 이 보호막 (118) 상에 포토리소그래피공정으로 보호막(118) 및 게이트 절연막(112)을 패터닝하기 위한 포토레지스트 패턴이 형성된다. 이 포토레지스트 패턴을 마스크로 이용한 식각공정으로 보호막(118) 및 게이트 절연막(112)을 관통하는 화소홀(134), 제1 및 제2 콘택홀(176,186)이 형성된다. 그런 다음, 포토레지스트 패턴을 덮도록 투명도전막이 전면 형성된다. 투명 도전층으로는 인듐 틴 옥사이드(Indium Tin Oxide : ITO), 인듐 징크 옥사이드(Indium Zinc Oxide : IZO), 틴 옥사이드(Tin Oxide : TO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide : ITZO) 등이 이용된다. 그리고, 포토레지스트 패턴을 리프트 오프 공정으로 제거함으로써 화소 전극(122), 게이트 패드 상부 전극(174) 및 데이터 패드 상부 전극(184)을 포함하는 제3 도전패턴군이 형성된다. 상기 보호막(118)은 형성하지 않을 수도 있다.
도 7d를 참조하면, 제3 도전 패턴군이 형성된 기판(101) 상에 투과홀(132)을 갖으며 엠보싱 형상의 표면을 갖는 유기막(120)이 형성된다.
제3 도전패턴군이 형성된 기판(101) 상에 유기막(120)이 형성된다. 유기막(120)으로는 아크릴 등과 같은 감광성 유기 물질이 이용된다. 이 유기막이 포토리소그래피공정으로 패터닝됨으로써 유기막을 관통하는 투과홀(132)이 형성된다. 이 때, 유기막(120)을 형성하기 위한 마스크는 투과홀과 대응하는 투과부를 제외한 나머지 부분이 차단부와 회절 노광부가 반복되는 구조를 가진다. 이에 따라, 유기막(120)은 단차를 가지는 차단영역(돌출부) 및 회절 노광 영역(홈부)이 반복되는 구조로 패터닝된다. 이어서, 돌출부 및 홈부가 반복된 유기막(120)을 소성함으로써 유기막(120)의 표면이 엠보싱 형상을 갖게 된다. 특히, 유기막(120)은 화소영역과 실링재와 접촉하는 영역이 엠보싱 형상을 갖도록 형성된다.
도 7e를 참조하면, 엠보싱 형상을 갖는 유기막(120) 위에 반사전극(130)이 형성된다.
엠보싱 표면을 갖는 유기막(120) 위에 반사 금속층이 엠보싱 형상을 유지하며 적층된다. 반사 금속층으로는 Al, AlNd 등과 같이 반사율이 높은 금속이 이용된다.
이어서, 반사 금속층이 포토리소그래피 공정 및 식각 공정으로 패터닝됨으로써 반사전극(130)이 형성된다.
상술한 바와 같이, 본 발명에 따른 평판 표시 패널 및 그 제조방법은 실링재와 접촉되는 영역의 유기막이 엠보싱 표면을 갖도록 형성된다. 이에 따라, 기판 상에 형성된 유기막과 실링재 간의 접촉면적이 넓어져 둘 간의 접착력이 향상된다. 향상된 접착력에 의해 세정액 또는 수분 침투를 방지할 수 있어 신뢰성이 향상된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (11)

  1. 서로 대향하는 제1 및 제2 기판과;
    상기 제1 및 제2 기판 사이에 형성되어 상기 제1 및 제2 기판을 합착시키기 위한 실링재와;
    상기 제1 및 제2 기판 중 적어도 어느 하나의 기판 상에 형성되며 상기 실링재와 접촉하는 영역이 산과 골을 가지는 엠보싱 형상으로 형성된 유기막을 구비하는 것을 특징으로 하는 평판 표시 패널.
  2. 제 1 항에 있어서,
    상기 유기막의 산의 경사각은 0도 보다 크고 90도 보다 작은 것을 특징으로 하는 평판 표시 패널.
  3. 제 1 항에 있어서,
    상기 실링재는 바 형태의 글래스 파이버를 포함하는 것을 특징으로 하는 평판 표시 패널.
  4. 제 3 항에 있어서,
    상기 글래스 파이버의 높이는 상기 평판 표시 패널의 셀갭과 상기 산의 높이차인 것을 특징으로 하는 평판 표시 패널.
  5. 제 3 항에 있어서,
    상기 글래스 파이버의 길이는 상기 산과 산 사이보다 크거나 같은 것을 특징으로 하는 평판 표시 패널.
  6. 제 1 항에 있어서,
    상기 제1 및 제2 기판 중 어느 하나의 기판은
    게이트라인과;
    상기 게이트라인과 교차구조로 형성되어 투과영역과 반사영역을 가지는 화소영역을 정의하는 데이터라인과;
    상기 게이트라인 및 데이터라인과 접속된 박막트랜지스터와;
    상기 박막트랜지스터와 접속되며 상기 화소영역에 형성된 화소 전극과;
    상기 유기막 상의 상기 반사영역에 형성되는 반사전극을 포함하는 것을 특징으로 하는 평판 표시 패널.
  7. 제 6 항에 있어서,
    상기 유기막은 상기 화소영역에서 엠보싱 표면을 갖도록 형성되는 것을 특징으로 하는 평판 표시 패널.
  8. 서로 대향하는 제1 및 제2 기판을 마련하는 단계와;
    상기 제1 및 제2 기판 중 적어도 어느 하나의 기판 상에 산과 골을 가지는 엠보싱형상의 유기막을 형성하는 단계와;
    상기 유기막의 엠보싱 표면에 형성되는 실링재를 이용하여 상기 제1 및 제2 기판을 합착하는 단계를 포함하는 것을 특징으로 하는 평판 표시 패널의 제조방법.
  9. 제 8 항에 있어서,
    상기 실링재는 바 형태의 글래스 파이버를 포함하는 것을 특징으로 하는 평판 표시 패널의 제조방법.
  10. 제 8 항에 있어서,
    상기 제1 및 제2 기판 중 어느 한 기판 상에 게이트라인을 형성하는 단계와;
    상기 게이트라인과 교차하여 투과영역과 반사영역을 가지는 화소영역을 정의하는 데이터라인을 형성하는 단계와;
    상기 게이트라인 및 데이터라인과 접속된 박막트랜지스터를 형성하는 단계와;
    상기 박막트랜지스터와 접속되며 상기 화소영역에 화소 전극을 형성하는 단계와;
    상기 유기막 상의 상기 반사영역에 반사전극을 형성하는 단계를 포함하는 것을 특징으로 하는 평판 표시 패널의 제조방법.
  11. 제 10 항에 있어서,
    상기 유기막은 상기 화소영역에서 엠보싱 표면을 갖도록 형성되는 것을 특징으로 하는 평판 표시 패널의 제조방법.
KR1020040103874A 2004-12-09 2004-12-09 평판 표시 패널 및 그 제조방법 KR20060065137A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040103874A KR20060065137A (ko) 2004-12-09 2004-12-09 평판 표시 패널 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040103874A KR20060065137A (ko) 2004-12-09 2004-12-09 평판 표시 패널 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20060065137A true KR20060065137A (ko) 2006-06-14

Family

ID=37160449

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040103874A KR20060065137A (ko) 2004-12-09 2004-12-09 평판 표시 패널 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20060065137A (ko)

Similar Documents

Publication Publication Date Title
KR101107239B1 (ko) 액정 표시 패널 및 그 제조방법
KR100682358B1 (ko) 액정 표시 패널 및 제조 방법
US7403245B2 (en) Liquid crystal display device and method for fabricating the same
KR100995020B1 (ko) 액정표시장치 및 그 제조방법
KR101362960B1 (ko) 액정표시장치와 그 제조방법
KR101085137B1 (ko) 액정 표시 패널 및 그 제조방법
KR101157222B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR101350609B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100499376B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101320651B1 (ko) 수평 전계 인가형 액정표시패널의 제조방법
KR20060072318A (ko) 액정 표시 패널 및 그 제조방법
KR20060131316A (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조방법
KR20080060889A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100525442B1 (ko) 액정표시소자 및 그의 제조방법
KR20070072113A (ko) 액정표시소자 및 그 제조방법
KR20040061195A (ko) 액정표시패널 및 그 제조방법
KR20060065137A (ko) 평판 표시 패널 및 그 제조방법
KR100504572B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR100682362B1 (ko) 액정 표시 패널 및 제조 방법
KR101108292B1 (ko) 박막 트랜지스터 기판의 제조 방법
KR101362008B1 (ko) 액정표시패널 및 그 제조방법
KR101329406B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR101329447B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20070072116A (ko) 액정표시소자 및 그 제조방법
KR100949040B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application