KR100949874B1 - A method for forming a storage node of a semiconductor device - Google Patents

A method for forming a storage node of a semiconductor device Download PDF

Info

Publication number
KR100949874B1
KR100949874B1 KR1020030050171A KR20030050171A KR100949874B1 KR 100949874 B1 KR100949874 B1 KR 100949874B1 KR 1020030050171 A KR1020030050171 A KR 1020030050171A KR 20030050171 A KR20030050171 A KR 20030050171A KR 100949874 B1 KR100949874 B1 KR 100949874B1
Authority
KR
South Korea
Prior art keywords
storage electrode
nitride film
forming
electrode contact
semiconductor device
Prior art date
Application number
KR1020030050171A
Other languages
Korean (ko)
Other versions
KR20050011182A (en
Inventor
이태혁
송창록
박철환
박동수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030050171A priority Critical patent/KR100949874B1/en
Publication of KR20050011182A publication Critical patent/KR20050011182A/en
Application granted granted Critical
Publication of KR100949874B1 publication Critical patent/KR100949874B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 저장전극으로부터 하부구조물인 게이트전극, 비트라인 또는 반도체기판으로 전류가 누설되는 현상을 방지하기 위하여, 실리콘보다 원자가가 높은 원소를 포함한 기체 분위기 하에서 어릴링하여 전체표면상부에 불순물을 도핑하고 상기 층간절연막의 표면을 질화시켜 제1질화막을 형성한 다음, 전체표면상부에 제2질화막을 증착하고 상기 제1,2질화막을 이방성식각하여 상기 저장전극 콘택홀 측벽에 제1,2질화막 스페이서를 형성한 다음, 상기 저장전극 콘택홀을 통하여 상기 저장전극용 콘택패드에 접속되는 저장전극을 형성함으로써 반도체소자의 전류 특성을 향상시키고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 기술이다. The present invention relates to a method for forming a storage electrode of a semiconductor device, in order to prevent the leakage of current from the storage electrode to a gate electrode, a bit line or a semiconductor substrate as a lower structure, in a gas atmosphere containing an element having a higher valence than silicon. After the annealing, dopants are formed on the entire surface, and the surface of the interlayer insulating film is nitrided to form a first nitride film. Then, a second nitride film is deposited on the entire surface, and the first and second nitride films are anisotropically etched to form the storage electrode. The first and the second nitride film spacers are formed on the sidewalls of the contact holes, and the storage electrodes connected to the contact pads for the storage electrodes are formed through the storage electrode contact holes, thereby improving the current characteristics of the semiconductor devices and thereby the characteristics of the semiconductor devices. And a technique capable of improving reliability.

Description

반도체소자의 저장전극 형성방법{A method for forming a storage node of a semiconductor device}A method for forming a storage node of a semiconductor device

도 1a 내지 도 1d 는 본 발명의 실시예에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도.1A to 1D are cross-sectional views illustrating a method of forming a storage electrode of a semiconductor device according to an embodiment of the present invention.

< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>

11 : 반도체기판 13 : 게이트산화막11: semiconductor substrate 13: gate oxide film

15 : 게이트전극용 폴리실리콘 17 : 게이트전극용 금속층15 polysilicon for gate electrode 17 metal layer for gate electrode

19,25 : 하드마스크층 21,27 : 절연막 스페이서19,25: hard mask layer 21,27: insulating film spacer

22 : 저장전극용 콘택패드 23 : 비트라인22: contact pad for storage electrode 23: bit line

29 : 층간절연막 31 : 저장전극 콘택홀29: interlayer insulating film 31: storage electrode contact hole

33 : 불순물 도핑층 35 : 질화막33 impurity doped layer 35 nitride film

39 : 저장전극 콘택플러그 41 : 저장전극39: storage electrode contact plug 41: storage electrode

본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 특히 반도체기판의 드레인 접합영역에 접속되는 저장전극의 형성공정시 게이트전극이나 비트라인으 로 누설전류가 유발되는 현상을 방지하기 위한 기술에 관한 것이다. The present invention relates to a method for forming a storage electrode of a semiconductor device, and more particularly, to a technique for preventing a leakage current caused to a gate electrode or a bit line during a process of forming a storage electrode connected to a drain junction region of a semiconductor substrate. will be.

통상의 반도체소자는 비트라인 형성후 저장전극과의 절연을 위해 절연체를 증착하고 저장전극 콘택 형성을 위한 마스킹 공정과 식각공정을 진행한다. In the conventional semiconductor device, an insulator is deposited to insulate the storage electrode after the bit line is formed, and a masking process and an etching process for forming the storage electrode contact are performed.

이때, 상기 마스킹 공정시 중첩도가 불량하여 정렬에 문제가 있거나, 콘택 식각공정시 과도하면 비트라인의 하드마스크층이 손상되거나 상기 비트라인과 저장전극의 절연을 위한 비트라인 스페이서가 손상되어 비트라인과 저장전극의 브릿지 현상이 유발될 수 있다. In this case, when the masking process has a poor overlap, there is a problem in alignment, or when the contact etching process is excessive, the hard mask layer of the bit line is damaged or the bit line spacer for insulating the bit line and the storage electrode is damaged. Bridge phenomenon of the storage electrode may be caused.

상기 브릿지를 방지하기 위하여 저장전극 콘택홀을 형성하고 상기 저장전극 콘택홀 측벽에 질화막 스페이서를 형성한다. In order to prevent the bridge, a storage electrode contact hole is formed and a nitride spacer is formed on sidewalls of the storage electrode contact hole.

그러나, 후속 열처리 공정시 열적 스트레스에 의해 웨이퍼 에지부에서 제거되지 않은 질화막에 크랙이 유발되어 소자의 수율을 저하시킨다. However, in the subsequent heat treatment process, thermal stress causes cracks in the nitride film that is not removed from the wafer edge, thereby lowering the yield of the device.

또한, 브릿지가 발생하지 않을 정도로 미세한 오정렬이 발생하더라고 저장전극의 콘택 저항이 증가하게 되는 문제점이 있다. In addition, there is a problem that the contact resistance of the storage electrode is increased even if a fine misalignment occurs so that no bridge occurs.

본 발명은 상기한 바와 같이 종래기술에 따른 문제점을 해결하기 위하여, 저장전극으로부터 게이트전극 및 비트라인으로의 누설전류를 방지함으로써 소자의 전류 특성을 향상시키고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시키는 반도체소자의 저장전극 형성방법을 제공하는데 그 목적이 있다. The present invention improves the current characteristics of the device by preventing the leakage current from the storage electrode to the gate electrode and the bit line as described above to improve the characteristics and reliability of the semiconductor device accordingly It is an object of the present invention to provide a method for forming a storage electrode of a semiconductor device.

이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 저장전극 형성방 법은, In order to achieve the above object, the storage electrode forming method of the semiconductor device according to the present invention,

게이트전극, 저장전극용 콘택패드 및 비트라인이 구비하며 평탄화된 층간절연막을 식각하여 상기 저장전극용 콘택패드를 노출시키는 저장전극 콘택홀을 형성하는 공정과,Forming a storage electrode contact hole having a gate electrode, a storage electrode contact pad and a bit line, and etching the planarized interlayer insulating layer to expose the storage electrode contact pad;

실리콘보다 원자가가 높은 원소를 포함한 기체 분위기 하에서 어닐링공정을 실시하여 전체표면상부에 불순물을 도핑하는 공정과, Doping impurities on the entire surface by performing an annealing process in a gas atmosphere containing an element having a higher valence than silicon;

전체표면상부를 질화시켜 제1질화막을 형성하는 공정과,Nitriding the entire upper surface to form a first nitride film;

상기 제1질화막 상에 제2질화막을 증착하는 공정과,Depositing a second nitride film on the first nitride film;

상기 제1,2질화막을 이방성식각하여 상기 저장전극 콘택홀 측벽에 제1,2질화막 스페이서를 형성하는 공정과,Anisotropically etching the first and second nitride films to form first and second nitride film spacers on sidewalls of the storage electrode contact holes;

상기 저장전극 콘택홀을 통하여 상기 저장전극용 콘택패드에 접속되는 저장전극을 형성하는 공정을 포함하는 것과,Forming a storage electrode connected to the storage electrode contact pad through the storage electrode contact hole;

상기 기체 분위기는 PH3, AsH3 및 이들의 조합으로 이루어진 군에서 선택된 임의의 한가지 가스를 이용하여 형성하는 것과,The gas atmosphere is formed using any one gas selected from the group consisting of PH3, AsH3 and combinations thereof,

상기 어닐링 공정은 400 ∼ 800 ℃ 의 온도, 0.05 ∼ 760 Torr 의 압력에서 3 ∼ 180 분의 시간 동안 실시하는 것과,The annealing process is carried out for a time of 3 to 180 minutes at a temperature of 400 ~ 800 ℃, pressure of 0.05 ~ 760 Torr,

상기 어닐링 공정은 플라즈마를 RF Power 50 ∼ 1000W, 250 ∼ 800 ℃, 0.05 ∼ 100 Torr 의 조건을 적용하여 실시하는 것과,The annealing process is performed by applying plasma under RF Power 50 to 1000 W, 250 to 800 ° C., and 0.05 to 100 Torr.

상기 제1질화막은 NH3, NH3/Ar 또는 NH3/N2 의 기체를 이용하여 400 ∼ 800 ℃ 의 온도, 0.01 ∼ 760 Torr 의 압력에서 상기 층간절연막의 표면을 어닐링하여 형성하는 것과,The first nitride film is formed by annealing the surface of the interlayer insulating film at a temperature of 400 to 800 ° C. and a pressure of 0.01 to 760 Torr using a gas of NH 3, NH 3 / Ar or NH 3 / N 2.

상기 제2질화막은 SiH4/NH3 또는 SiH2Cl2/NH3 의 기체를 이용하여 400 ∼ 800 ℃ 의 온도, 0.05 ∼ 2 Torr 의 압력에서 화학기상증착 방법으로 형성하는 것과,The second nitride film is formed by a chemical vapor deposition method using a gas of SiH 4 / NH 3 or SiH 2 Cl 2 / NH 3 at a temperature of 400 to 800 ° C. and a pressure of 0.05 to 2 Torr,

상기 제1질화막과 제2질화막의 전체 두께는 50 ∼ 500 Å 두께로 형성되는 것과,The total thickness of the first nitride film and the second nitride film is formed to a thickness of 50 to 500 mm 3,

상기 제1질화막 및 제2질화막의 형성공정은 인시튜 공정으로 실시하는 것을 특징으로 한다. Forming the first nitride film and the second nitride film is characterized in that the in-situ process.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다. Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1d 는 본 발명의 실시예에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도이다. 1A to 1D are cross-sectional views illustrating a method of forming a storage electrode of a semiconductor device according to an embodiment of the present invention.

도 1a를 참조하면, 반도체기판(11) 상부에 활성영역을 정의하는 소자분리막(도시안됨)을 형성한다. Referring to FIG. 1A, an isolation layer (not shown) defining an active region is formed on the semiconductor substrate 11.

상기 반도체기판(11) 상에 게이트산화막(13), 게이트전극용 폴리실리콘층(15), 게이트전극용 금속층(17) 및 하드마스크층(19)의 적층구조로 형성된 게이트전극을 형성한다. On the semiconductor substrate 11, a gate electrode having a stacked structure of a gate oxide film 13, a gate electrode polysilicon layer 15, a gate electrode metal layer 17, and a hard mask layer 19 is formed.

상기 게이트전극 측벽에 절연막 스페이서(21)를 형성한다. An insulating film spacer 21 is formed on the sidewalls of the gate electrode.

상기 게이트전극 사이의 반도체기판(11) 상의 소오스 접합영역(도시안됨)에 접속되는 비트라인용 콘택패드(도시안됨) 및 저장전극용 콘택패드(22)가 구비되는 하부절연층(도시안됨)을 형성한다. A lower insulating layer (not shown) provided with a bit line contact pad (not shown) and a storage electrode contact pad 22 connected to a source junction region (not shown) on the semiconductor substrate 11 between the gate electrodes. Form.                     

상기 비트라인용 콘택패드에 접속되는 비트라인(23)을 형성한다. 이때, 상기 비트라인(23)은 상측에 하드마스크층(25)이 구비되고 측벽에 절연막 스페이서(27)가 구비된 것이다. A bit line 23 is formed to be connected to the bit line contact pad. At this time, the bit line 23 is provided with a hard mask layer 25 on the upper side and the insulating film spacer 27 on the side wall.

그 다음, 전체표면상부에 층간절연막(29)을 형성하고 저장전극 콘택마스크(도시안됨)를 이용한 사진식각공정으로 상기 저장전극용 콘택패드(22)를 노출시키는 자기정렬적인 식각공정으로 저장전극 콘택홀(31)을 형성한다. Next, a storage electrode contact is formed by forming an interlayer insulating layer 29 on the entire surface and exposing the storage electrode contact pads 22 by a photolithography process using a storage electrode contact mask (not shown). The hole 31 is formed.

도 1b를 참조하면, 실리콘보다 원자가가 높은 원소를 포함한 기체 분위기에서 어닐링하여 상기 전체표면상부에 불순물을 도핑하여 불순물 도핑층(33)을 형성한다. Referring to FIG. 1B, an impurity doping layer 33 is formed by annealing in a gas atmosphere containing an element having a higher valence than silicon to dope impurities on the entire surface.

이때, 상기 기체 분위기는 PH3, AsH3 및 이들의 조합으로 이루어진 군에서 선택된 임의의 한가지 가스를 이용하여 형성한 것이다. At this time, the gas atmosphere is formed by using any one gas selected from the group consisting of PH3, AsH3 and combinations thereof.

상기 어닐링 공정은 400 ∼ 800 ℃ 의 온도, 0.05 ∼ 760 Torr 의 압력에서 3 ∼ 180 분의 시간 동안 실시한다. The annealing process is carried out for a time of 3 to 180 minutes at a temperature of 400 ~ 800 ℃, pressure of 0.05 ~ 760 Torr.

도 1c 및 도 1d를 참조하면, 제1질화막과 제2질화막의 적층구조로 이루어진 50 ∼ 500 Å 두께의 질화막(35)을 형성한다. Referring to FIGS. 1C and 1D, a nitride film 35 having a thickness of 50 to 500 GPa having a laminated structure of a first nitride film and a second nitride film is formed.

여기서, 제1질화막은 NH3, NH3/Ar 또는 NH3/N2 의 기체를 이용하여 400 ∼ 800 ℃ 의 온도, 0.01 ∼ 760 Torr 의 압력에서 상기 층간절연막(29)을 포함한 전체표면상부를 질화시켜 제1질화막(도시안됨)을 형성하며, 제2질화막은 SiH4/NH3 또는 SiH2Cl2/NH3 의 기체를 이용하여 400 ∼ 800 ℃ 의 온도, 0.05 ∼ 2 Torr 의 압력에서 화학기상증착 방법으로 상기 제1질화막의 표면에 형성한다. Here, the first nitride film is nitrided on the entire surface including the interlayer insulating film 29 at a temperature of 400 to 800 ° C. and a pressure of 0.01 to 760 Torr using a gas of NH 3, NH 3 / Ar, or NH 3 / N 2. A nitride film (not shown) is formed, and the second nitride film is a surface of the first nitride film by chemical vapor deposition at a temperature of 400 to 800 ° C. and a pressure of 0.05 to 2 Torr using a gas of SiH 4 / NH 3 or SiH 2 Cl 2 / NH 3. To form.                     

상기 제1질화막 및 제2질화막의 형성공정은 인시튜 공정으로 실시하는 것을 특징으로 한다. Forming the first nitride film and the second nitride film is characterized in that the in-situ process.

그 다음, 상기 질화막(35)을 이방성식각하여 상기 저장전극 콘택홀(31) 측벽에 질화막(35) 스페이서를 형성한다. 이때, 상기 질화막(35) 스페이서는 상기 질화막(35) 상부에 산화막(도시안됨)을 증착하고 이들을 이방성식각하여 질화막(35) 스페이서 및 산화막 스페이서의 적층구조로 형성할 수도 있다. Next, the nitride layer 35 is anisotropically etched to form a nitride layer 35 spacer on the sidewall of the storage electrode contact hole 31. In this case, the nitride film 35 spacer may be formed by depositing an oxide film (not shown) on the nitride film 35 and anisotropically etching them to form a stacked structure of the nitride film 35 spacer and the oxide film spacer.

상기 저장전극 콘택홀(31)을 매립하는 저장전극 콘택플러그(39) 및 이에 접속되는 실린더형 저장전극(41)을 통상적인 방법으로 형성한다. A storage electrode contact plug 39 filling the storage electrode contact hole 31 and a cylindrical storage electrode 41 connected thereto are formed by a conventional method.

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 저장전극 형성방법은, 저장전극 콘택홀이 형성된 상부구조를 NH3 분위기 하에서 어닐링하여 표면을 질화시키고 상기 저장전극 콘택홀 측벽에 질화막 스페이서를 형성한 다음, 후속 공정으로 저장전극 콘택 공정을 완성함으로써 상기 저장전극으로부터 하부구조물로 전류가 누설되는 현상을 방지할 수 있어 소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 효과를 제공한다. As described above, in the method of forming the storage electrode of the semiconductor device according to the present invention, the upper structure on which the storage electrode contact hole is formed is annealed under an NH 3 atmosphere to nitride the surface, and to form a nitride spacer on the sidewall of the storage electrode contact hole. By completing the storage electrode contact process in a subsequent process, leakage of current from the storage electrode to the substructure can be prevented, thereby improving the characteristics and reliability of the device and thereby improving the characteristics and reliability of the semiconductor device. to provide.

Claims (8)

게이트전극, 저장전극용 콘택패드 및 비트라인이 구비하며 평탄화된 층간절연막을 식각하여 상기 저장전극용 콘택패드를 노출시키는 저장전극 콘택홀을 형성하는 공정과,Forming a storage electrode contact hole having a gate electrode, a storage electrode contact pad and a bit line, and etching the planarized interlayer insulating layer to expose the storage electrode contact pad; 실리콘보다 원자가가 높은 원소를 포함한 기체 분위기 하에서 어닐링공정을 실시하여 전체표면상부에 불순물을 도핑하는 공정과, Doping impurities on the entire surface by performing an annealing process in a gas atmosphere containing an element having a higher valence than silicon; 전체표면상부를 질화시켜 제1질화막을 형성하는 공정과,Nitriding the entire upper surface to form a first nitride film; 상기 제1질화막 상에 제2질화막을 증착하는 공정과,Depositing a second nitride film on the first nitride film; 상기 제1,2질화막을 이방성식각하여 상기 저장전극 콘택홀 측벽에 제1,2질화막 스페이서를 형성하는 공정과,Anisotropically etching the first and second nitride films to form first and second nitride film spacers on sidewalls of the storage electrode contact holes; 상기 저장전극 콘택홀을 통하여 상기 저장전극용 콘택패드에 접속되는 저장전극을 형성하는 공정을 포함하는 반도체소자의 저장전극 형성방법.And forming a storage electrode connected to the storage electrode contact pad through the storage electrode contact hole. 제 1 항에 있어서,The method of claim 1, 상기 기체 분위기는 PH3, AsH3 및 이들의 조합으로 이루어진 군에서 선택된 임의의 한가지 가스를 이용하여 형성하는 것을 특징으로하는 반도체소자의 저장전극 형성방법.The gas atmosphere is formed using any one gas selected from the group consisting of PH3, AsH3 and combinations thereof. 제 1 항에 있어서,The method of claim 1, 상기 어닐링 공정은 400 ∼ 800 ℃ 의 온도, 0.05 ∼ 760 Torr 의 압력에서 3 ∼ 180 분의 시간 동안 실시하는 것을 특징으로하는 반도체소자의 저장전극 형성방법.The annealing process is a storage electrode forming method of a semiconductor device, characterized in that performed for 3 to 180 minutes at a temperature of 400 ~ 800 ℃, a pressure of 0.05 ~ 760 Torr. 제 1 항에 있어서,The method of claim 1, 상기 어닐링 공정은 플라즈마를 RF Power 50 ∼ 1000W, 250 ∼ 800 ℃, 0.05 ∼ 100 Torr 의 조건을 적용하여 실시하는 것을 특징으로하는 반도체소자의 저장전극 형성방법.The annealing process is performed by applying a plasma to the conditions of RF Power 50 ~ 1000W, 250 ~ 800 ℃, 0.05 ~ 100 Torr, the storage electrode forming method of a semiconductor device. 제 1 항에 있어서,The method of claim 1, 상기 제1질화막은 NH3, NH3/Ar 또는 NH3/N2 의 기체를 이용하여 400 ∼ 800 ℃ 의 온도, 0.01 ∼ 760 Torr 의 압력에서 상기 층간절연막의 표면을 어닐링하여 형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.The first nitride film is formed by annealing the surface of the interlayer insulating film at a temperature of 400 to 800 ° C. and a pressure of 0.01 to 760 Torr using a gas of NH 3, NH 3 / Ar, or NH 3 / N 2. Storage electrode formation method. 제 1 항에 있어서,The method of claim 1, 상기 제2질화막은 SiH4/NH3 또는 SiH2Cl2/NH3 의 기체를 이용하여 400 ∼ 800 ℃ 의 온도, 0.05 ∼ 2 Torr 의 압력에서 화학기상증착 방법으로 형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.The second nitride film is formed using a chemical vapor deposition method at a temperature of 400 ~ 800 ℃, a pressure of 0.05 ~ 2 Torr using a gas of SiH4 / NH3 or SiH2Cl2 / NH3. 제 1 항에 있어서,The method of claim 1, 상기 제1질화막과 제2질화막의 전체 두께는 50 ∼ 500 Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.The total thickness of the first nitride film and the second nitride film is 50 to 500 Å thickness, the storage electrode forming method of a semiconductor device characterized in that formed. 제 1 항에 있어서,The method of claim 1, 상기 제1질화막 및 제2질화막의 형성공정은 인시튜 공정으로 실시하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.The forming process of the first nitride film and the second nitride film is performed by an in-situ process.
KR1020030050171A 2003-07-22 2003-07-22 A method for forming a storage node of a semiconductor device KR100949874B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030050171A KR100949874B1 (en) 2003-07-22 2003-07-22 A method for forming a storage node of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030050171A KR100949874B1 (en) 2003-07-22 2003-07-22 A method for forming a storage node of a semiconductor device

Publications (2)

Publication Number Publication Date
KR20050011182A KR20050011182A (en) 2005-01-29
KR100949874B1 true KR100949874B1 (en) 2010-03-25

Family

ID=37223273

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030050171A KR100949874B1 (en) 2003-07-22 2003-07-22 A method for forming a storage node of a semiconductor device

Country Status (1)

Country Link
KR (1) KR100949874B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261032A (en) 1997-12-30 1999-09-24 Hyundai Electronics Ind Co Ltd Dram element and its manufacture
US6225160B1 (en) 1999-04-20 2001-05-01 United Microelectronics, Corp. Method of manufacturing bottom electrode of capacitor
KR20010046663A (en) * 1999-11-15 2001-06-15 윤종용 method of forming buried contact hole for use in capacitor lower electrode semiconductor memory device
KR100418573B1 (en) 2001-09-14 2004-02-11 주식회사 하이닉스반도체 Method for fabricating semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261032A (en) 1997-12-30 1999-09-24 Hyundai Electronics Ind Co Ltd Dram element and its manufacture
US6225160B1 (en) 1999-04-20 2001-05-01 United Microelectronics, Corp. Method of manufacturing bottom electrode of capacitor
KR20010046663A (en) * 1999-11-15 2001-06-15 윤종용 method of forming buried contact hole for use in capacitor lower electrode semiconductor memory device
KR100418573B1 (en) 2001-09-14 2004-02-11 주식회사 하이닉스반도체 Method for fabricating semiconductor device

Also Published As

Publication number Publication date
KR20050011182A (en) 2005-01-29

Similar Documents

Publication Publication Date Title
KR100715267B1 (en) Stacked semiconductor device and method for manufacturing the same
KR20120036185A (en) Semiconductor device and method for manufacturing the same
KR20020002624A (en) Method for forming gate electrode in semiconductor deivce
KR100275733B1 (en) Method for forming MOS transistor having bi-layer spacer
KR20090057730A (en) Method for forming inter layer dielectrics of semiconductor device
KR100949874B1 (en) A method for forming a storage node of a semiconductor device
KR100265357B1 (en) Method for forming contact hole of semiconductor device
KR20040002301A (en) Method for manufacturing a semiconductor device
KR20010058645A (en) Method for forming IPO of semiconductor device
KR100412194B1 (en) Method of manufacturing a semiconductor device
KR100548579B1 (en) Method of manufacturing semiconductor device
KR100562744B1 (en) A Manufacturing Method of Layer Insulation Film of Semiconductor Element
KR100647357B1 (en) Method for fabricating semiconductor devices
KR100814257B1 (en) Fabrication method of semiconductor device
KR100494127B1 (en) Method for forming plug in semiconductor device
KR100853459B1 (en) Method of decrease contact resistance in semiconductor device
KR100844953B1 (en) Method for forming gate by using selective W growth
KR100745905B1 (en) Method of Forming Tungsten Bit Line
KR20070027811A (en) Method for fabricating interlayer dielectric in semiconductor device
KR20070023384A (en) Method for forming a transistor
KR20050010673A (en) Semiconductor device capable of preventing degradation due to hard mask on gate electrode and method of forming the same
KR20070032854A (en) Method for fabricating transistor in semiconductor device
KR20060064887A (en) Method for forming transistor of semiconductor devices
KR20080074659A (en) Method of manufacturing semiconductor device
KR20000042480A (en) Method for fabricating capacitor of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee