KR20060064560A - 이면 입사형 광검출 소자 - Google Patents

이면 입사형 광검출 소자 Download PDF

Info

Publication number
KR20060064560A
KR20060064560A KR1020057020826A KR20057020826A KR20060064560A KR 20060064560 A KR20060064560 A KR 20060064560A KR 1020057020826 A KR1020057020826 A KR 1020057020826A KR 20057020826 A KR20057020826 A KR 20057020826A KR 20060064560 A KR20060064560 A KR 20060064560A
Authority
KR
South Korea
Prior art keywords
type
semiconductor substrate
high concentration
incident
semiconductor region
Prior art date
Application number
KR1020057020826A
Other languages
English (en)
Inventor
카츠미 시바야마
Original Assignee
하마마츠 포토닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하마마츠 포토닉스 가부시키가이샤 filed Critical 하마마츠 포토닉스 가부시키가이샤
Publication of KR20060064560A publication Critical patent/KR20060064560A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

패키지를 충분히 작게 할 수 있고, 또한 피검출광의 산란을 억제할 수가 있는 이면 입사형 광검출 소자를 제공하는 것을 목적으로 한다. 이면 입사형 포토다이오드(1)는 N형 반도체 기판(10), P+형 불순물 반도체 영역(11), 오목부(12), 및 피복층(13)을 구비하고 있다. N형 반도체 기판(10)의 상면(S1)측에 있어서의 표층에는 P+형 불순물 반도체 영역(11)이 형성되어 있다. N형 반도체 기판(10)의 이면(S2)에 있어서의 P+형 불순물 반도체 영역(11)에 대향하는 영역에는 피검출광의 입사부로 되는 오목부(12)가 형성되어 있다. 또, 이면(S2) 상에는, 오목부(12)로 입사하는 피검출광을 투과시키는 피복층(13)이 설치되어 있다. 여기서, 피복층(13)은 오목부(12) 상에 설치되어 있는 부분이 오목부(12)의 외연부(14) 상에 설치되어 있는 부분에 대해서 움푹 파여 있다.
패키지, 피검출광, 산란, 입사형, 포토다이오드, 불순물 반도체, 오목부, 피복층

Description

이면 입사형 광검출 소자{BACKSIDE-ILLUMINATED PHOTODETECTOR}
본 발명은 이면 입사형 광검출 소자에 관한 것이다.
도 24에 나타내는 종래의 이면 입사형 포토다이오드(100)에 있어서는, N형 실리콘 기판(101)의 표면 측의 표층에 P+형 고농도 불순물 반도체 영역(102) 및 N+형 고농도 불순물 반도체 영역(103)이 형성되어 있다. P+형 고농도 불순물 반도체 영역(102) 및 N+형 고농도 불순물 반도체 영역(103)에는 각각 애노드(anode) 전극(104) 및 캐소드(cathode) 전극(105)이 접속되어 있다. 두 전극(104, 105) 상에는 땜납으로 범프 전극(bump electrode)(106)이 형성되어 있다. 또, N형 실리콘 기판(101)은 P+형 고농도 불순물 반도체 영역(102)에 대응하는 부분이 이면 측으로부터 박판화(薄板化)되어 있다. 이 박판화 된 부분이 피검출광의 입사부로 된다.
이면 입사형 포토다이오드(100)는, 도 24에 나타내듯이, 플립칩본딩(flip chip bonding)에 의해 세라믹 패키지(107)에 실장(實裝)된다. 즉, 이면 입사형 포토다이오드(100)의 범프 전극(106)이 세라믹 패키지(107)의 저면 배선(108) 상에 설치된 땜납 패드(pad)(109)와 접속되어 있다. 저면 배선(108)은 와이어(wire) 본 딩(bonding)으로, 출력 단자 핀(pin)(110)에 전기적으로 접속되어 있다. 또, 세라믹 패키지(107)의 표면에는 창틀(111)이 로우재(raw material)(112)로 심(seam) 용접되어 있다. 창틀(111)에는 이면 입사형 포토다이오드(100)의 박판화 된 부분에 대응하는 위치에 개구가 형성되어 있고, 이 개구 부분에 피검출광을 투과시키는 코바글래스(Kovar-glass) 등의 투과창재(113)가 설치되어 있다.
<특허 문헌 1>　특개평 9－219421호 공보
이면 입사형 포토다이오드에 있어서는 세라믹 패키지를 이용하는 상기 구성에서는 그 패키지가 커져 버린다고 하는 문제가 있다.
한편, 특허 문헌 1에는 반도체 전자 부품에 대한 CSP(Chip Size Package) 기술이 개시되어 있다. 이 기술에 있어서는, 반도체 전자 부품이 만들어 넣어져 있는 웨이퍼의 양면을 수지 등 유기 재료에 의해 봉지함과 함께, 웨이퍼의 일면 측에 설치된 유기 재료에 포트리소그래피(photo-lithography)에 의해 개구를 형성하고, 그 개구에 전극을 형성하고 있다.
그렇지만, 상기의 CSP 기술을 이면 입사형 포토다이오드에 적용하여 그 패키지를 작게 하려고 하면 이하의 문제가 생긴다. 즉, 이면 입사형 포토다이오드는 피검출광의 입사부로 되는 부분이 박판화 되어 있기 때문에 기계적 강도가 약하다. 그 때문에 이면 입사형 포토다이오드의 어셈블리(assembly)에는 각뿔코렛트(cone collet)가 아닌 평코렛트(flat collet)가 이용된다. 예를 들면, 포토다이오드의 표면 측에 설치된 범프 전극 등을 가열, 가압할 때에는, 평코렛트에 의해 이면을 흡착면으로서 이면 입사형 포토다이오드를 흡착하면서 히터 블록으로부터 열과 압력이 가해진다.
이면이 수지로 봉지한 이면 입사형 포토다이오드에 대해서 평코렛트를 이용하는 경우, 코렛트와의 접촉에 의해 수지가 손상을 받게 된다. 이면 입사형 포토다이오드의 박판화 된 부분(즉, 피검출광의 입사부)의 수지가 이러한 손상을 받을 경우, 그 상처에 의해 피검출광이 산란을 받게 된다고 하는 문제가 있다. 그리고 피검출광이 산란을 받는 것은 이면 입사형 포토다이오드의 감도 저하로도 연결된다.
본 발명은 상기 과제를 해결하기 위해 이루어진 것으로, 패키지를 충분히 작게 할 수 있고, 또한 피검출광의 산란을 억제할 수가 있는 이면 입사형 광검출 소자를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 본 발명에 의한 이면 입사형 광검출 소자는, 제1 도전형을 가지는 반도체 기판과, 반도체 기판의 제1면측에 있어서의 표층에 설치되어 제2 도전형을 가지는 불순물 반도체 영역과, 반도체 기판의 제2면에 있어서의 불순물 반도체 영역에 대향하는 영역에 형성되어 피검출광이 입사하는 오목부와, 제2면상에 설치되어 피검출광을 투과시키는 수지로 이루어지는 피복층을 구비하며, 피복층은 제2면의 오목부 상에 설치된 부분이 오목부의 외연부 상에 설치된 부분에 대해서 움푹 파여 있는 것을 특징으로 한다.
이 이면 입사형 광검출 소자에 있어서는, 피복층이 설치되어 있음으로서 이면 입사형 광검출 소자의 기계적 강도가 향상되고 있다. 기계적 강도의 향상에 의하여, 웨이퍼 레벨에서의 다이싱이 가능하게 되기 때문에, 칩 사이즈의 이면 입사형 광검출 소자를 얻을 수 있다. 이에 의해 패키지가 충분히 작은 이면 입사형 광검출 소자가 실현된다. 또, 피복층은 피검출광을 투과시키는 수지로 이루어져 있기 때문에, 이면 입사형 광검출 소자의 기계적 강도를 향상시킬 뿐만 아니라, 피검출광에 대한 투과창재로서도 기능할 수가 있다.
또한, 피복층은 오목부 상에 설치된 부분이 오목부의 외연부 상에 설치된 부분에 대해서 움푹 파여 있다. 따라서, 조립시에 평코렛트를 이용하여도 오목부 상에 설치된 피복층의 표면은 평코렛트와 접촉하지 않는다. 이에 의해 피복층 표면 중 피검출광의 입사 부분이 손상을 받지 않기 때문에 피검출광의 산란이 억제된다.
본 발명에 의한 이면 입사형 광검출 소자는, 반도체 기판의 제1면상에 설치되고, 반도체 기판을 지지하는 지지막을 구비하는 것이 매우 적합하다. 이 경우, 이면 입사형 광검출 소자의 기계적 강도가 한층 향상된다.
또한, 지지막을 관통함과 동시에, 일단이 불순물 반도체 영역과 전기적으로 접속된 충전 전극을 구비하는 것이 매우 적합하다. 이 경우, 검출 신호를 이면 입사형 광검출 소자의 외부로 용이하게 취출할 수가 있다.
반도체 기판의 측면 전체에, 제1 도전형의 불순물이 고농도로 첨가된 고농도 불순물 반도체 영역이 노출하고 있는 것이 매우 적합하다. 이 경우, 반도체 기판의 측면이 다이싱 등에 의해 손상를 받고 있는 경우라 하더라도, 반도체 기판의 측면 부근에서 발생한 불필요 캐리어(carrier)를 고농도 불순물 반도체 영역에 의해 트랩(trap)하는 것이 가능하고, 또한 암전류나 잡음을 억제할 수가 있다.
반도체 기판 제2면측에 있어서의 표층 중, 오목부의 저면 부분에 제1 도전형의 불순물이 고농도로 첨가된 고농도 불순물층이 설치되어 있는 것이 매우 적합하다. 이 고농도 불순물층은 적층층(accumulation layer)으로서 기능한다. 이에 의해 피검출광의 입사에 의해 발생한 캐리어가 반도체 기판의 제1면측으로 진행하기 쉬워지기 때문에, 이면 입사형 광검출 소자의 감도가 향상된다.
반도체 기판의 외연부의 제2면측에 있어서의 표층에 제1 도전형의 불순물이 고농도로 첨가된 고농도 불순물층이 설치되어 있는 것이 매우 적합하다. 이 경우, 외연부의 제2면측에 있어서의 표면 부근에 결정 결함이 생긴 경우라도, 결정 결함에 기인하여 발생하는 암전류나 노이즈를 고농도 불순물층에 의해 억제할 수 있다.
<발명의 효과>
본 발명에 의하면 패키지를 충분히 작게 할 수 있고, 또한 피검출광의 산란을 억제할 수 있는 이면 입사형 광검출 소자가 실현된다.
도 1은 본 발명에 의한 이면 입사형 광검출 소자의 제1 실시 형태를 나타내는 단면도이다.
도 2는 도 1에 나타내는 이면 입사형 포토다이오드(1)의 효과를 설명하기 위한 도이다.
도 3은 도 1의 이면 입사형 포토다이오드(1)를 제조하는 방법을 나타내는 공정도이다.
도 4는 도 1의 이면 입사형 포토다이오드(1)를 제조하는 방법을 나타내는 공정도이다.
　 도 5는 도 1의 이면 입사형 포토다이오드(1)를 제조하는 방법을 나타내는 공정도이다.
도 6은 도 1의 이면 입사형 포토다이오드(1)를 제조하는 방법을 나타내는 공정도이다.
도 7은 도 1의 이면 입사형 포토다이오드(1)를 제조하는 방법을 나타내는 공정도이다.
도 8은 도 1의 이면 입사형 포토다이오드(1)를 제조하는 방법을 나타내는 공정도이다.
도 9는 도 1의 이면 입사형 포토다이오드(1)를 제조하는 방법을 나타내는 공정도이다.
도 10은 도 1의 이면 입사형 포토다이오드(1)를 제조하는 방법을 나타내는 공정도이다.
도 11은 도 1의 이면 입사형 포토다이오드(1)를 제조하는 방법을 나타내는 공정도이다.
도 12는 도 1의 이면 입사형 포토다이오드(1)를 제조하는 방법을 나타내는 공정도이다.
도 13은 도 1의 이면 입사형 포토다이오드(1)를 제조하는 방법을 나타내는 공정도이다.
도 14는 도 1의 이면 입사형 포토다이오드(1)를 제조하는 방법을 나타내는 공정도이다.
도 15는 도 1의 이면 입사형 포토다이오드(1)를 제조하는 방법을 나타내는 공정도이다.
도 16은 도 1의 이면 입사형 포토다이오드(1)를 제조하는 방법을 나타내는 공정도이다.
도 17은 도 1의 이면 입사형 포토다이오드(1)를 제조하는 방법을 나타내는 공정도이다.
도 18은 본 발명에 의한 이면 입사형 광검출 소자의 제2 실시 형태를 나타내는 단면도이다.
도 19는 도 18에 있어서 N+형 고농도 불순물 반도체 영역(28)을 형성하는 방법의 일례를 설명하기 위한 도이다.
도 20은 도 18에 있어서 N+형 고농도 불순물 반도체 영역(28)을 형성하는 방법의 일례를 설명하기 위한 도이다.
도 21은 도 18에 있어서 N+형 고농도 불순물 반도체 영역(28)을 형성하는 방법의 일례를 설명하기 위한 도이다.
도 22는 본 발명에 의한 이면 입사형 광검출 소자의 제3 실시 형태를 나타내는 평면도이다.
도 23은 도 22에 나타내는 이면 입사형 포토다이오드 어레이(3)의 XII－XII선에 따른 단면도이다.
도 24는 종래의 이면 입사형 포토다이오드를 나타내는 단면도이다.
<부호의 설명>
1, 2 … 이면 입사형 포토다이오드(photodiode)
3 … 이면 입사형 포토다이오드 어레이(array)
10, 50 … N형 반도체 기판
11, 51 … P+형 불순물 반도체 영역
12, 52 … 오목부
13, 53 … 피복층
14, 54 … 외연부
20 … 반도체 기판
21, 61 … N+형 고농도 불순물층
22, 28, 62 … N+형 고농도 불순물 반도체 영역
23, 24, 63, 64 … 절연막
25, 65 … 애노드(anode) 전극
26, 66 … 캐소드(cathode) 전극
31, 71 … 패시베이션막(passivation layer)
32, 72 … 지지막
33a, 33b, 73a, 73b … 충전 전극
34a, 34b, 74a, 74b … UBM
35a, 35b, 75a, 75b … 범프
S1 … 상면
S2 … 이면
S3 … 오목부 저면
S4 … 반도체 기판(20)의 측면
이하, 도면과 함께 본 발명에 의한 이면 입사형 광검출 소자의 매우 적합한 실시 형태에 대해서 상세하게 설명한다. 또한, 도면의 설명에 있어서는 동일 요소에는 동일 부호를 붙이고 중복되는 설명을 생략한다. 또, 도면의 치수 비율은 설명의 것과 반드시 일치하지는 않는다.
도 1은 본 발명에 의한 이면 입사형 광검출 소자의 제1 실시 형태를 나타내는 단면도이다. 이면 입사형 포토다이오드(1)는, 이면 측으로부터 피검출광을 입사하고, 피검출광의 입사에 의해 캐리어를 생성하고, 생성한 캐리어를 검출 신호로서 표면 측으로부터 출력하는 것이다. 이면 입사형 포토다이오드(1)는 N형 반도체 기판(10), P+형 불순물 반도체 영역(11), 오목부(12) 및 피복층(13)을 구비하고 있다. N형 반도체 기판(10)으로서는, 예를 들면, 인 등의 N형 불순물이 첨가된 실리콘 기판을 이용할 수가 있다. N형 반도체 기판(10)의 불순물 농도는 예를 들면 1012∼1015/㎝3이다. 또, N형 반도체 기판(10)의 두께 t1은 예를 들면 200∼500㎛이다.
N형 반도체 기판(10)의 상면(제1면)(S1)측에 있어서의 표층의 일부에는 P+형 불순물 반도체 영역(11)이 형성되어 있다. P+형 불순물 반도체 영역(11)은 붕소 등의 P형 불순물이 첨가되어 있고, N형 반도체 기판(10)과 PN접합을 구성하고 있다. P+형 불순물 반도체 영역(11)의 불순물 농도는 예를 들면 1015∼1020/㎝3이다. 또, P+형 불순물 반도체 영역(11)의 깊이는 예를 들면 0.1∼20㎛이다.
N형 반도체 기판(10)의 이면(제2면)(S2)에 있어서 P+형 불순물 반도체 영역(11)에 대향하는 영역에는 오목부(12)가 형성되어 있다. 오목부(12)는 피검출광의 입사부로 된다. 오목부(12)는 이면(S2)으로부터 표면(S1)으로 향해 폭이 점차 좁아지는 형상을 하고 있다. 구체적으로는 오목부(12)의 형상은, 예를 들면 이면(S2)으로부터 표면(S1)으로 향해 폭이 점차 좁아지는 사각뿔형 또는 테이퍼(taper) 형상으로 할 수가 있다. 오목부(12)의 깊이는 예를 들면 2∼400㎛이다. 또, 오목부(12)가 형성됨에 따라, N형 반도체 기판(10) 중 오목부 저면(S3) 및 P+형 불순물 반도체 영역(11) 사이의 영역은, 이면(S2)측에서의 피검출광 입사에 의해 발생한 캐리어가 표면(S1)측 표층에 설치된 P+형 불순물 반도체 영역(11) 부근까지 도달하기 쉬워지도록 다른 영역보다도 박판화 되어 있다. 또, 이 박판화 된 영역의 두께는 예를 들면 10∼200㎛이다.
N형 반도체 기판(10)의 이면(S2) 상에는 피복층(13)이 설치되어 있다. 피복층(13)은, 피검출광에 대해서 투명한 수지, 즉 피검출광의 파장에 대해서 충분한 투과율을 가지는 수지로 이루어져 있다. 이러한 수지로서 예를 들면, 에폭시 (epoxy)계, 실리콘계, 아크릴계, 혹은 폴리이미드계의 것, 또는 이러한 복합 소재로 이루어진 것을 들 수 있다. 이 피복층(13)은 이면(S2)을 보호하는 보호층 및 오목부(12)에 입사하는 피검출광을 투과시키는 투과창재로서 기능한다. 또 피복층(13)은 오목부(12) 상에 설치되어 있는 부분이 오목부(12)의 외연부(14) 상에 설치되어 있는 부분에 대해서 움푹 파여 있다. 즉, 오목부(12)가 형성되어 있는 부분에 설치된 피복층(13)의 표면은 오목부(12)의 외연부(14)에 설치된 피복층(13)의 표면보다도 N형 반도체 기판(10)측으로 비집고 들어가 있다. 여기서 외연부(14)라는 것은, N형 반도체 기판(10) 중 오목부(12)를 측방으로부터 포위하고 있는 부분을 가리킨다. 외연부(14) 상의 피복층(13)의 두께는 예를 들면 5∼500㎛, 바람직하게는 250㎛이다.
또 이면 입사형 포토다이오드(1)는 N+형 고농도 불순물층(21), N+형 고농도 불순물 반도체 영역(22), 절연막(23, 24), 애노드 전극(25), 및 캐소드 전극(26)을 구비하고 있다. N+형 고농도 불순물층(21)은 N형 반도체 기판(10)의 이면(S2)측의 표층 전체에 형성되어 있다. N+형 고농도 불순물층(21)은, N형 불순물이 N형 반도체 기판(10)보다 고농도로 첨가되어 있다. N+형 고농도 불순물층(21)의 불순물 농도는, 예를 들면 1015∼1020/㎝3이다. 또, N+형 고농도 불순물층(21)의 깊이는 예를 들면 0.1∼20㎛이다.
N+형 고농도 불순물 반도체 영역(22)은, N형 반도체 기판(10) 상면(S1)측의 표층에, P+형 불순물 반도체 영역(11)과 소정의 거리를 두고 형성되어 있다. N+형 고농도 불순물 반도체 영역 (22)은, N+형 고농도 불순물층(21)과 마찬가지로 N형 불순물이 고농도로 첨가되어 있고, 후술하는 캐소드 전극(26)과의 콘택트층(contact layer)임과 동시에, 표면(S1)에 있어서의 표면 리크(leak) 전류를 억제하는 기능을 가진다. N+형 고농도 불순물 반도체 영역(22)의 불순물 농도는 예를 들면 1015∼1020/㎝3이다. 또, N+형 고농도 불순물 반도체 영역(22)의 깊이는 예를 들면 0.1∼30㎛이다.
절연막(23) 및 절연막(24)은 각각 N형 반도체 기판(10)의 상면(S1) 및 이면(S2) 상에 형성되어 있다. 절연막(23, 24)은 예를 들면 SiO2로 이루어져 있다. 절연막(23)의 두께는 예를 들면 0.1∼2㎛이다. 한편, 절연막(24)의 두께는 예를 들면 0.05∼1㎛이다. 또, 절연막(23)에는 개구(컨택트홀(contact hole))(23a, 23b)가 형성되어 있으며, 한쪽의 개구(23a)는 P+형 불순물 반도체 영역(11) 부분에, 다른 한쪽의 개구(23b)는 N+형 고농도 불순물 반도체 영역(22) 부분에 설치되어 있다.
절연막(23) 상의 개구(23a, 23b)를 포함하는 영역에서는 각각 애노드 전극(25) 및 캐소드 전극(26)이 형성되어 있다. 이러한 전극(25, 26)의 두께는 예를 들면 1㎛이다. 또, 이러한 전극(25, 26)은 각각 개구(23a, 23b)를 충전하도록 설치되 어 있다. 이에 의해 개구(23a)를 통해 애노드 전극(25)이 P+형 불순물 반도체 영역(11)과, 개구(23b)를 통해 캐소드 전극(26)이 N+형 고농도 불순물 반도체 영역(22)과 각각 직접 접속되어 있다. 애노드 전극(25) 및 캐소드 전극(26)으로서는 예를 들면 A1이 이용된다.
또한, 이면 입사형 포토다이오드(1)는 패시베이션막(31), 지지막(32), 충전 전극(33a, 33b), UBM(Under Bump Metal)(34a, 34b), 및 범프(35a, 35b)를 구비하고 있다. 패시베이션막(31)은 N형 반도체 기판(10)의 표면(S1) 상에 있어서 절연막(23), 애노드 전극(25) 및 캐소드 전극(26)을 덮도록 설치되어 있다. 또, 패시베이션막(31) 중 애노드 전극(25) 및 캐소드 전극(26) 상에 설치된 부분에, 후술하는 충전 전극(33a, 33b)이 충전되는 관통공(31a)이 형성되어 있다. 패시베이션막(31)은 예를 들면 SiN으로 이루어져 N형 반도체 기판(10)의 표면(S1)을 보호하는 것이다. 패시베이션막(31)은 예를 들면 플라스마 CVD법에 의해 형성할 수 있다. 또, 패시베이션막(31)의 두께는 예를 들면 1㎛이다.
패시베이션막(31) 상에는 지지막(32)이 형성되어 있다. 지지막(32)은 N형 반도체 기판(10)을 지지하는 것이다. 또, 지지막(32) 중 패시베이션막(31)의 관통공(31a)에 대응하는 부분에 관통공(31a)과 함께 충전 전극(33a, 33b)이 충전되는 관통공(32a)이 형성되어 있다. 지지막(32)의 재료로서는, 예를 들면 수지, 혹은 플라스마 CVD 등에 의한 SiO2를 이용할 수 있다. 또, 지지막(32)의 두께는 예를 들면 2∼100㎛, 바람직하게는 50㎛이다.
충전 전극(33a, 33b)은 관통공(31a, 32a)에 충전됨과 동시에, 일단이 각각 애노드 전극(25) 및 캐소드 전극(26)에 접함으로써, P+형 불순물 반도체 영역(11) 및 N+형 고농도 불순물 반도체 영역(22)과 전기적으로 접속되어 있다. 또, 충전 전극(33a, 33b)의 타단은 모두 지지막(32)의 표면에 노출되어 있다. 즉, 충전 전극(33a, 33b)은 패시베이션막(31) 및 지지막(32)을 관통하여 각각 애노드 전극(25) 및 캐소드 전극(26)으로부터 지지막(32) 표면까지 뻗어 있다. 또, 충전 전극(33a, 33b)은 대략 원주 형상을 하고 있다. 이러한 충전 전극(33a, 33b)은 전극(25, 26)과 후술하는 범프(35a, 35b)를 전기적으로 접속하기 위한 것이다. 충전 전극(33a, 33b)은 예를 들면 Cu로 이루어진다. 또, 관통공(31a, 32a)의 직경은 예를 들면 10∼200㎛, 바람직하게는 100㎛이다.
충전 전극(33a, 33b)의 지지막(32) 표면에 노출하는 부분에는 UBM(34a, 34b)이 형성되어 있다. UBM(34a, 34b)은 예를 들면 Ni 및 Au의 적층막으로 이루어진다. 또, UBM(34a, 34b)의 두께는 예를 들면 0.1∼5㎛이다.
UBM(34a, 34b)의 충전 전극(33a, 33b)과 반대측의 면상에는 범프(35a, 35b)가 형성되어 있다. 따라서, 범프(35a, 35b)는 각각 애노드 전극(25) 및 캐소드 전극(26)과 전기적으로 접속되어 있다. 범프(35a, 35b)는 UBM(34a, 34b)과의 접촉면을 제외하고서는 대략 구형상를 하고 있다. 범프(35a, 35b)로서는 예를 들면 땜납, 금, Ni－Au, Cu, 또는 금속 필러(filler)를 포함하는 수지 등을 이용할 수 있다.
이면 입사형 포토다이오드(1)의 동작에 대해서 설명한다. 여기에서는 이면 입사형 포토다이오드(1)에 역바이어스(reverse bias) 전압이 인가되어 있고, N형 반도체 기판(10)에는 박판화 된 영역에 공핍층이 생기고 있는 것으로 한다. 피복층(13)을 투과하여 오목부(12)로부터 N형 반도체 기판(10)으로 입사하는 피검출광은 주로 박판화 된 영역에서 흡수된다. 그러면, 이 영역에 있어서 캐리어(정공 및 전자)가 발생한다. 발생한 정공 및 전자는 역바이어스 전계에 의해 각각 P+형 불순물 반도체 영역(11) 및 N+형 고농도 불순물 반도체 영역(22)으로 이동한다. P+형 불순물 반도체 영역(11) 및 N+형 고농도 불순물 반도체 영역(22)에 도달한 정공 및 전자는 충전 전극(33a, 33b) 및 UBM(34a, 34b)을 통해 범프(35a, 35b)로 이동하고, 범프(35a, 35b)로부터 검출 신호로서 출력된다.
이면 입사형 포토다이오드(1)의 효과에 대해서 설명한다. 이면 입사형 포토다이오드(1)에 있어서, 피복층(13)이 설치되어 있음으로서, 이면 입사형 포토다이오드(1)의 기계적 강도가 향상되고 있다. 특히, 오목부(12) 상에 피복층(13)이 설치되어 있는 것에 의해, 조립시에 이면 입사형 포토다이오드(1)에 압력이나 열을 가해도, N형 반도체 기판(10)의 박판화 된 영역의 적혀짐, 휨, 파손 등을 막을 수 있다. 또, 기계적 강도의 향상에 의해, 웨이퍼 레벨에서의 다이싱이 가능하게 되기 때문에, 칩 사이즈의 이면 입사형 포토다이오드(1)를 얻을 수 있다. 이에 의해 패키지가 충분히 작은 이면 입사형 포토다이오드(1)가 실현되고 있다. 또, 세라믹 패키지 등이 불필요하기 때문에, 이면 입사형 포토다이오드(1)의 제조비용을 절감할 수 있다. 이상으로부터 염가이며 신뢰성 높고, 또한 소형인 이면 입사형 포토다이 오드(1)가 실현된다.
또한, 피복층(13)은 오목부(12) 상에 설치된 부분이 오목부(12)의 외연부(14) 상에 설치된 부분에 대해서 움푹 파여있다. 따라서, 도 2에 나타나듯이 조립시에 평코렛트 FC를 이용하여도, 오목부(12) 상에 설치된 피복층(13)의 표면은 평코렛트 FC와 접촉하지 않는다. 이에 의해 피복층(13) 표면 중 피검출광의 입사 부분이 손상을 받지 않기 때문에, 피검출광의 산란이 억제된다. 이 때문에, 고감도 이면 입사형 포토다이오드(1)가 실현되고 있다.
또, 외연부(14) 상에도 피복층(13)이 설치되어 있어 평코렛트 FC는 외연부(14)와 직접 접촉하지 않는다. 이 때문에, 평코렛트 FC와의 접촉에 의해 외연부(14)에 결정 결함이 생기는 것을 억제할 수 있다. 따라서, 결정 결함에 기인하는 암전류나 노이즈의 발생도 억제할 수 있다.
또, 피복층(13)으로서 수지를 이용하고 있기 때문에, 피복층(13)을 소망하는 형상으로 가공하는 것이 용이하게 된다.
지지막(32)이 설치되어 있음으로서 이면 입사형 포토다이오드(1)의 기계적 강도가 한층 향상되고 있다.
충전 전극(33a, 33b)이 설치되어 있음으로써, 검출 신호를 전극(25, 26)으로부터 외부로 용이하게 취출할 수 있다. 또한, 충전 전극(33a, 33b)은 관통공(31a, 32a)의 측벽에 형성되어 애노드 전극(25) 및 캐소드 전극(26)으로 전기적으로 접속되는 것이어도 좋다.
N형 반도체 기판(10)의 이면(S2)측의 표층 전체에 N+형 고농도 불순물층(21)이 형성되어 있다. 이면(S2) 표층 중 오목부(12)의 저면(S3)에 설치된 N+형 고농도 불순물층(21)은 적층층으로서 기능한다. 이에 의해 N형 반도체 기판(10)에서 발생한 캐리어가 저면(S3)부근에서 재결합하는 것을 막을 수 있다. 이 때문에, 보다 고감도의 이면 입사형 포토다이오드(1)가 실현된다. 이 때 N+형 고농도 불순물층(21)의 불순물 농도는 1015/㎝3 이상인 것이 바람직하다. 이 경우, N+고농도 불순물층(21)은 적층층으로서 매우 적합하게 기능할 수 있다.
또, N형 반도체 기판(10) 외연부(14)의 이면(S2)측에 있어서의 표층에 설치된 N+형 고농도 불순물층(21)은, 외연부(14)에 결정 결함이 생긴 경우라 하더라도, 결정 결함에 기인하여 발생하는 암전류나 노이즈를 억제할 수 있다. 이 때문에, 이면 입사형 포토다이오드(1)에 의하면, 높은 SNR(Signal to Noise Ratio)로 검출 신호를 얻을 수 있다. 이때에도 N+형 고농도 불순물층(21)의 불순물 농도는 1015/㎝3 이상인 것이 바람직하다. 이 경우, N+형 고농도 불순물층(21)은 결정 결함에 기인하여 발생하는 암전류나 노이즈를 충분히 억제할 수가 있다.
도 3 내지 도 17을 참조하면서 도 1에 나타내는 이면 입사형 포토다이오드(1)의 제조 방법의 일례를 설명한다. 우선, 상면(S1) 및 이면(S2)이 (100)면인 N형 실리콘 웨이퍼로 이루어진 N형 반도체 기판(10)을 준비한다. 이 N형 반도체 기판 (10)에 열산화를 실시함으로써 N형 반도체 기판(10)의 상면(S1)에 SiO2로 이루어지는 절연막을 형성한다. 또, 절연막의 소정 부분을 개구하고, 개구부로부터 N형 반도체 기판(10)에 인을 도핑(doping)함으로써 N+형 고농도 불순물 반도체 영역(22)을 형성한다. 그 후, N형 반도체 기판(10)을 산화시켜 상면(S1)에 절연막을 형성한다. 또, 절연막의 소정 부분을 개구하고, 개구부로부터 N형 반도체 기판(10)으로 붕소를 도핑함으로써 P+형 불순물 반도체 영역(11)을 형성한다. 그 후, N형 반도체 기판(10)을 산화시켜 상면(S1)에 절연막(23)을 형성한다(도 3).
다음으로, N형 반도체 기판(10)의 이면(S2)을 연마하여, N형 반도체 기판(10)의 이면(S2) 상에, LP－CVD에 의해 SiN82를 퇴적시킨다(도 4). 또, 오목부(12)를 형성하기 위해서, 이면(S2) 상의 SiN82에 개구(85)를 형성한다(도 5). 그리고 개구(85)로부터 KOH 등에 의한 에칭(etching)을 함으로써 오목부(12)를 형성한다(도 6).
다음으로, SiN82를 제거한 후, 오목부(12)가 형성된 N형 반도체 기판(10)의 이면(S2)측에 대해 이온(ion) 주입 등을 이용하여 N형 불순물을 도핑함으로써, 이면(S2)측의 표층 전체에 N+형 고농도 불순물층(21)을 형성한다(도 7). 그 후, 열산화를 실시하여 이면(S2)측의 표층 전체에 절연막(24)을 형성한다(도 8). 상면(S1)의 절연막(23)에 전극을 위한 컨택트홀을 형성하고, 상면(S1)에 알루미늄을 퇴적시키고 나서, 소정의 패터닝을 실시함으로써, 애노드 전극(25) 및 캐소드 전극(26)을 형성한다(도 9).
다음으로, 애노드 전극(25) 및 캐소드 전극(26)이 형성된 N형 반도체 기판(10)의 표면(S1) 상에, SiN로 이루어진 패시베이션막(31)을 플라스마 CVD법에 따라 퇴적시킨다. 또, 패시베이션막(31)에 있어서의 범프(35a, 35b)에 대응하는 부분에 개구(31a)를 형성한다(도 10). 또한 상면(S1) 상에 수지로 이루어진 두꺼운 지지막(32)을 형성함과 동시에, 패시베이션막(31)의 개구(31a)에 대응하는 부분에 개구(32a)를 형성한다. 이 때, 지지막(32)의 수지로서는, 예를 들면 에폭시계, 아크릴계, 또는 폴리이미드계의 것을 이용할 수 있다. 혹은 플라스마 CVD 등에 의한 SiO2를 이용하여도 좋다. 또, 지지막(32)의 개구(32a)는, 예를 들면 수지로서 감광성의 것을 이용하여 포트리소그래피법으로 형성하거나, 또는 에칭 등에 의한 패터닝(patterning)으로 형성할 수 있다(도 11). 또, 개구(31a) 및 개구(32a)를 충전하도록 Cu로 이루어진 도전성부재(33)를 퇴적시킨다. 이것은, 예를 들면, 개구(31a) 및 개구(32a)로부터 노출하는 애노드 전극(25) 및 캐소드 전극(26)의 표면에 Cu 시드층(seed layer) 등을 스패터(spatter) 등에 의해 퇴적시킨 후, 그 Cu 시드층(seed layer) 상에 도금에 의해 Cu 등을 퇴적시킴으로서 행할 수 있다.(도 12).
다음으로, 도전성부재(33)의 표면을 연마함으로써, 지지막(32) 상에 퇴적된 도전성부재(33)를 제거한다. 이에 의해 충전 전극(33a, 33b)이 형성된다(도 13). 또, 이면(S2)측의 전면을 덮는 형태로 수지로 이루어진 피복층(13)을 스핀 코트 또는 인쇄 등에 의해 도포한 후, 도포한 피복층(13)을 경화시킨다. 이 때, 피복층 (13) 중 오목부(12) 상에 설치되어 있는 부분이 움푹 파이게 된다.(도 14). 또한 상면(S1) 상의 충전 전극(33a, 33b) 상에 각각 Ni와 Au 등 적층막으로 이루어진 UBM(34a, 34b)을 무전해 도금에 의해 형성한다. 또, UBM(34a, 34b) 상에 땜납 등으로 이루어진 범프(35a, 35b)를 인쇄 또는 볼 탑재법 등에 의해 형성한다(도 15).
마지막으로, 각 조각화 된 이면 입사형 포토다이오드(1)를 얻기 위해서 다이싱을 한다. 다이싱에 있어서는 도 16에 일점쇄선(L1)으로 나타나듯이, N형 반도체 기판(10)의 이면(S2)에 있어서 외연부(14)의 중앙을 지나도록 절단한다. 이상에 의해, 이면 입사형 포토다이오드(1)를 얻는다(도 17).
도 18은 본 발명에 의한 이면 입사형 광검출 소자의 제2 실시 형태를 나타내는 단면도이다. 이면 입사형 포토다이오드(2)는 반도체 기판(20), P+형 불순물 반도체 영역(11), 오목부(12), 및 피복층(13)을 구비하고 있다.
반도체 기판(20)의 상면(S1)측에 있어서 표층의 일부에는 P+형 불순물 반도체 영역(11)이 형성되어 있다. 한편, 반도체 기판(20)의 이면(S2)에 있어서 P+형 불순물 반도체 영역(11)에 대향하는 영역에는 오목부(12)가 형성되어 있다. 또, 반도체 기판(20)의 이면(S2) 상에는 피복층(13)이 설치되어 있다. 피복층(13)은 오목부(12) 상에 설치되어 있는 부분이 오목부(12)의 외연부(14) 상에 설치되어 있는 부분에 대해 파여 있다.
또, 이면 입사형 포토다이오드(2)는 N+형 고농도 불순물 반도체 영역(28), 절 연막(23, 24), 애노드 전극(25), 및 캐소드 전극(26)을 구비하고 있다. N+형 고농도 불순물 반도체 영역(28)은 반도체 기판(20)의 측면(S4) 전체에 노출하도록 형성되어 있다. 또, N+형 고농도 불순물 반도체 영역(28)은, 반도체 기판(20)의 이면(S2) 전체에도 노출되어 있다. 따라서, 반도체 기판(20) 중, P+형 불순물 반도체 영역(11) 및 N+형 고농도 불순물 반도체 영역(28)의 어느 것도 형성되어 있지 않은 부분(20a)이, 반도체 기판(20)의 측면(S4) 및 이면(S2)측으로부터 N+형 고농도 불순물 반도체 영역(28)에 의해 완전하게 둘러싸여 있다.
도 19 내지 도 21을 참조하면서 N+형 고농도 불순물 반도체 영역(28)을 형성하는 방법의 일례를 나타낸다. 우선, 반도체 기판(20)을 준비한다. 반도체 기판(20)에 있어서는 N+형 고농도 불순물층(41)이, 상면(S1)측의 일부분을 남겨두고 이면(S2)부터 퍼져있다. 남겨진 상면(S1)측이 N+형 고농도 불순물층(41) 보다도 불순물 농도가 낮은 N형 불순물층(42)이다(도 19). 다음으로, 상면(S1)측으로부터 N형 불순물을 고농도로 도핑시킴으로써, N+형 고농도 불순물 반도체 영역(43)을 형성한다(도 20). 그리고 N형 불순물을 열처리에 의해 보다 깊게 확산시켜, 이 N+형 고농도 불순물 반도체 영역(43)이 N+형 고농도 불순물층(41)까지 이르도록 한다(도 21). 이상으로부터, N+형 고농도 불순물층(41)과 N+형 고농도 불순물 반도체 영역(43)으로 이루어지는 N+형 고농도 불순물 반도체 영역(28)이 형성된다. 또한, 도 21에는 P+형 불순물 반도체 영역(11) 및 오목부(12)가 형성되는 영역을 각각 파선(L2, L3)에 의해 나타내고 있다. 이 방법에 의하면, 반도체 기판(20)의 이면(S2)측으로부터 불순물을 도핑하는 공정을 생략할 수가 있어, N+형 고농도 불순물 반도체 영역(28)의 제조 공정이 간략화되고, 나아가 이면 입사형 포토다이오드(2)전체의 제조 공정이 간략화된다.
도 18로 돌아와서, 반도체 기판(20)의 상면(S1) 및 이면(S2)에는 각각 절연막(23) 및 절연막(24)이 형성되어 있다. 또, 절연막(23)에는 개구(23a, 23b)가 형성되어 있고, 한쪽의 개구(23a)는 P+불순물 반도체 영역(11)의 부분에, 다른 한쪽의 개구(23b)는 N+형 고농도 불순물 반도체 영역(28)의 부분에 설치되어 있다.
절연막(23) 상의 개구(23a, 23b)를 포함하는 영역에는 각각 애노드 전극(25) 및 캐소드 전극(26)이 형성되어 있다. 이러한 전극(25, 26)은 각각 개구(23a, 23b)를 충전하도록 설치되어 있다. 이에 의해 개구(23a)를 통해서 애노드 전극(25)이 P+형 불순물 반도체 영역(11)과, 개구(23b)를 통해서 캐소드 전극(26)이 N+형 고농도 불순물 반도체 영역(28)과 각각 직접 접속되어 있다.
또한, 이면 입사형 포토다이오드(2)는 패시베이션막(31), 지지막(32), 충전 전극(33a, 33b), UBM(34a, 34b), 및 범프(35a, 35b)를 구비하고 있다. 패시베이션막(31)은 반도체 기판(20)의 상면(S1) 상에 있어서 절연막(23), 애노드 전극(25) 및 캐소드 전극(26)을 덮도록 설치되어 있다. 패시베이션막(31) 상에는 지지막(32)이 형성되어 있다. 또, 충전 전극(33a, 33b)은, 패시베이션막(31) 및 지지막(32)을 관통하여, 각각 애노드 전극(25) 및 캐소드 전극(26)으로부터 지지막(32)의 표면까지 뻗어 있다. 충전 전극(33a, 33b)의 지지막(32)의 표면에 노출하는 부분에는 UBM(34a, 34b)이 형성되어 있다. UBM(34a, 34b)의 충전 전극(33a, 33b)과 반대측의 면상에는 범프(35a, 35b)가 형성되어 있다.
이면 입사형 포토다이오드(2)의 효과에 대해서 설명한다. 이면 입사형 포토다이오드(2)에 있어서는, 피복층(13)이 설치되어 있음으로서, 이면 입사형 포토다이오드(2)의 기계적 강도가 향상되고 있다. 또, 기계적 강도의 향상에 의해, 웨이퍼 레벨에서의 다이싱이 가능하게 되기 때문에, 칩 사이즈의 이면 입사형 포토다이오드(2)를 얻을 수 있다. 이에 의해 패키지가 충분히 작은 이면 입사형 포토다이오드(2)가 실현되고 있다.
또한, 피복층(13)은 오목부(12) 상에 설치된 부분이 오목부(12)의 외연부(14) 상에 설치된 부분에 대해서 움푹 파여 있다. 따라서, 조립시에 평코렛트를 이용하여도, 오목부(12) 상에 설치된 피복층(13)의 표면은 평코렛트와 접촉하지 않는다. 이에 의해 피복층(13) 표면 중 피검출광의 입사 부분이 손상을 받는 일이 없기 때문에, 피검출광의 산란이 억제된다. 이 때문에, 고감도 이면 입사형 포토다이오드(2)가 실현되고 있다.
또한, 이면 입사형 포토다이오드(2)에 있어서는, N+형 고농도 불순물 반도체 영역(28)이 반도체 기판(20)의 측면(S4) 전체에 노출하도록 형성되어 있다. 이에 의해 반도체 기판(20)의 측면(S4)부근에서 발생한 불필요 캐리어를 N+형 고농도 불순물 반도체 영역(28)에 의해 트랩(trap)할 수가 있고, 또한 암전류나 노이즈를 억제할 수 있다. 측면(S4)은 다이싱 라인에 맞닿기 때문에, 다이싱 시에 결정 결함이 생길 가능성이 있지만, 이러한 결정 결함에 기인하여 발생하는 암전류나 노이즈도 N+형 고농도 불순물 반도체 영역(28)에 의해 억제할 수가 있다. 이 때문에, 이면 입사형 포토다이오드(2)에 의하면, 보다 높은 SNR(Signal to Noise Ratio)로 검출 신호를 얻을 수 있다.
또, 반도체 기판(20)의 일부분(20a)이 반도체 기판(20)의 측면(S4) 및 이면(S2)측으로부터 N+형 고농도 불순물 반도체 영역(28)에 의해 완전하게 둘러싸여 있다. 이에 의해 둘러싸인 부분(20a)을 I층으로 하는 PIN 구조가 실현되고 있다. 이면 입사형 포토다이오드(2)는 이러한 PIN 구조에 의해 보다 높은 전압을 인가할 수 있고, 공핍층의 폭을 넓게 취하는 것이 가능하게 되어, 감도를 높임과 동시에 용량을 낮출 수 있기 때문에 고속 응답이 가능하게 된다.
도 22는 본 발명에 의한 이면 입사형 광검출 소자의 제3 실시 형태를 나타내는 평면도이다. 이면 입사형 포토다이오드 어레이(3)는 종횡으로 각각 8열, 전부 64개의 이면 입사형 포토다이오드가 격자상으로 배열되어 이루어져 있다. 이러한 포토다이오드의 배열 피치(pitch)는, 예를 들면 1㎜가 된다. 도 22는, 이면 입사형 포토다이오드 어레이(3)를 이면 측에서 본 모습을 나타내고 있다. 각 포토다이오드에 있어서는, 도 1의 이면 입사형 포토다이오드(1)와 마찬가지로 이면이 피복층으로 덮어짐과 동시에, 피복층의 소정 부분이 움푹 파여 형성되어 있다. 도 22에는 피복층의 움푹 패인 부분을 파선(L4)으로 나타내고 있다.
도 23은 도 22에서 나타내는 이면 입사형 포토다이오드 어레이(3)의 XII－XII에 따른 단면도이다. 이 단면도에 있어서는 도 22에 나타내는 64개의 포토다이오드 중 2개의 포토다이오드(P1, P2)가 나타나 있다. 도 23에 나타내듯이, 이면 입사형 포토다이오드 어레이(3)는 N형 반도체 기판(50), P+형 불순물 반도체 영역(51), 오목부(52), 및 피복층(53)을 구비하고 있다.
N형 반도체 기판(50)의 상면(S1)측에 있어서의 표층에는 P+형 불순물 반도체 영역(51)이 복수 형성되어 있다. 이러한 P+형 불순물 반도체 영역(51)은 포토다이오드(P1, P2)에 대해서 각각 설치되어 있다. 각 P+형 불순물 반도체 영역(51)의 면적은, 예를 들면 0.75×0.75㎜2이다. N형 반도체 기판(50)의 이면(S2)에 있어서의 P+형 불순물 반도체 영역(51)에 대향하는 영역에는, 오목부(52)가 형성되어 있다. 여기에서는, P+형 불순물 반도체 영역(51)이 복수 설치되어 있음에 따라 오목부(52)도 복수 형성되어 있다. P+형 불순물 반도체 영역(51) 및 오목부(52)는 각 포토다이오 드(P1, P2)에 1쌍(pair)씩 설치되어 있다. 또, N형 반도체 기판(50)의 이면(S2) 상에는 피복층(53)이 설치되어 있다. 피복층(53)은 오목부(52) 상에 설치되어 있는 부분이 오목부(52)의 외연부(54) 상에 설치되어 있는 부분에 대해서 움푹 파여 있다.
또, 이면 입사형 포토다이오드 어레이(3)는 N+형 고농도 불순물층(61), N+형 고농도 불순물 반도체 영역(62), 절연막(63, 64), 애노드 전극(65), 및 캐소드 전극(66)을 구비하고 있다. N+형 고농도 불순물층(61)은, N형 반도체 기판(50)의 이면(S2)측의 표층 전체에 형성되어 있다. N+형 고농도 불순물 반도체 영역(62)은, N형 반도체 기판(50)의 상면(S1)측에 있어서 표층에 형성되어 있다. 이 N+형 고농도 불순물 반도체 영역(62)은 각 포토다이오드를 구성하는 P+형 불순물 반도체 영역(51)을 둘러싸이도록 설치되는 것이 바람직하다.
N형 반도체 기판(50)의 상면(S1) 및 이면(S2) 상에는 각각 절연막(63) 및 절연막(64)이 형성되어 있다. 절연막(63)에는 개구(63a, 63b)가 형성되어 있고, 한쪽의 개구(63a)는 P+형 불순물 반도체 영역(51)의 부분에, 다른 한쪽의 개구(63b)는 N+형 고농도 불순물 반도체 영역(62)의 부분에 설치되어 있다.
절연막(63) 상의 개구(63a, 63b)를 포함하는 영역에는 각각 애노드 전극(65) 및 캐소드 전극(66)이 형성되어 있다. 애노드 전극(65) 및 캐소드 전극(66)은 각 포토다이오드 (P1, P2)에 1쌍씩 설치되어 있다. 또, 이러한 전극(65, 66)은 각각 개구(63a, 63b)를 충전하도록 설치되어 있다. 이에 의해 개구(63a)를 통해 애노드 전극(65)이 P+형 불순물 반도체 영역(51)과, 개구(63b)를 통해 캐소드 전극(66)이 N+형 고농도 불순물 반도체 영역(62)과 각각 직접 접속되어 있다.
또한, 이면 입사형 포토다이오드 어레이(3)는 패시베이션막(71), 지지막(72), 충전 전극(73a, 73b), UBM(74a, 74b), 및 UBM(74a, 74b)를 구비하고 있다. 패시베이션막(71)은, N형 반도체 기판(50)의 상면(S1) 상에 있어서, 절연막(63), 애노드 전극(65) 및 캐소드 전극(66)을 덮도록 설치되어 있다. 패시베이션막(71) 상에는 지지막(72)이 형성되어 있다. 또, 충전 전극(73a, 73b)은 패시베이션막(71) 및 지지막(72)을 관통하여 각각 애노드 전극(65) 및 캐소드 전극(66)으로부터 지지막(72) 표면까지 뻗어 있다. 충전 전극(73a, 73b)의 지지막(72) 표면에 노출하는 부분에는 UBM(74a, 74b)이 형성되어 있다. UBM(74a, 74b)의 충전 전극(73a, 73b)과 반대측의 면상에는 UBM(74a, 74b)이 형성되어 있다.
이면 입사형 포토다이오드 어레이(3)의 효과에 대해서 설명한다. 이면 입사형 포토다이오드 어레이(3)에 있어서는, 피복층(53)이 설치되어 있음으로서, 이면 입사형 포토다이오드 어레이(3)의 기계적 강도가 향상되고 있다. 또, 기계적 강도의 향상에 의해, 웨이퍼 레벨에서의 다이싱이 가능하게 되기 때문에, 칩 사이즈의 이면 입사형 포토다이오드 어레이(3)를 얻을 수 있다. 이에 의해 패키지가 충분히 작은 이면 입사형 포토다이오드 어레이(3)가 실현되고 있다.
또한, 피복층(53)은, 오목부(52) 상에 설치된 부분이 오목부(52)의 외연부(54) 상에 설치된 부분에 대해서 움푹 파여 있다. 따라서, 조립시에 평코렛트를 이용하여도 오목부(52) 상에 설치된 피복층(53)의 표면은 평코렛트와 접촉하지 않는다. 이에 의해 피복층(53) 표면 중 피검출광의 입사 부분이 손상을 받는 일이 없기 때문에, 피검출광의 산란이 억제된다. 이 때문에, 고감도 이면 입사형 포토다이오드 어레이(3)가 실현되고 있다.
또한, N형 반도체 기판(50)의 상면(S1)측의 표층에 있어서의 복수 영역에, P+형 불순물 반도체 영역(51)이 형성됨과 동시에, 이면(S2)에 있어서 각각의 P+형 불순물 반도체 영역(51)에 대향하는 영역에 오목부(52)가 형성됨으로써 복수의 포토다이오드가 구성되어 있다. 이 때문에, 이면 입사형 포토다이오드 어레이(3)는 각 포토다이오드가 1 화소에 대응하는 이미지 센서 등에 매우 적합하게 이용할 수가 있다.
본 발명에 의한 이면 입사형 광검출 소자는 상기 실시 형태로 한정되는 것은 아니고 여러 가지 변형이 가능하다. 예를 들면, 도 1의 이면 입사형 포토다이오드(1)에 있어서 N형 반도체 기판(10) 대신에 P형 반도체 기판을 이용하여도 좋다. 이 경우에는, 불순물 반도체 영역(11)은 N형, 고농도 불순물층(21) 및 고농도 불순물 반도체 영역(22)은 P형의 도전형을 갖게 된다.
또, 도 12에 있어서는 Cu로 이루어진 도전성부재(33)를 퇴적시키는 예를 나타내었지만, Cu 대신 Ni를 이용하여, 개구(31a) 및 개구(32a)로부터 노출하는 애노 드 전극(25) 및 캐소드 전극(26)의 표면에 직접 Ni의 무전해 도금을 실시하여도 좋다. 이 경우, 도 13에 있어서 설명한 도전성부재(33) 표면을 연마하는 공정을 생략할 수 있다.
또, 도 15에 있어서는 충전 전극(33a, 33b) 상에 UBM(34a, 34b) 및 범프(35a, 35b)를 형성하는 예를 나타내었지만, 충전 전극(33a, 33b) 자체를 범프로 하는 방법도 있다. 즉, 개구(32a)에 충전 전극(33a, 33b)이 충전된 상태의 지지막(32)(도 14 참조) 표면을 O2 등을 이용하여 드라이 에칭(etching) 한다. 이에 의해 충전 전극(33a, 33b)의 일부가 지지막(32) 표면으로부터 돌출하므로, 이 돌출한 부분을 범프로서 이용하면 좋다. 이 경우, UBM(34a, 34b)도 형성할 필요가 없다. 혹은 도전성부재(33)로서 도전성 수지를 이용하여도 좋다. 이에 의하면, 인쇄 등에 의해 관통공에의 전극 충전 작업을 단시간에 완료시키는 것이 가능하게 된다.
또, 도 20에 있어서는 N+형 고농도 불순물층과, N+형 고농도 불순물층 보다도 불순물 농도가 낮은 N형 불순물층이, 붙여 합쳐진 맞댐 웨이퍼를 반도체 기판(20)으로서 이용하여도 좋다. 이 경우, 반도체 기판(20)의 상면(S1)측에 N형 불순물층이 이면(S2)측에 N+고농도 불순물층이 설치된다.
본 발명에 의하면, 패키지를 충분히 작게 할 수 있고, 또한 피검출광의 산란을 억제할 수가 있는 이면 입사형 광검출 소자가 실현된다.

Claims (6)

  1. 제1 도전형을 가지는 반도체 기판과,
    상기 반도체 기판의 제1면측에 있어서의 표층에 설치되는 제2 도전형을 가지는 불순물 반도체 영역과,
    상기 반도체 기판의 제2면에 있어서의 상기 불순물 반도체 영역에 대향하는 영역에 형성되어 피검출광이 입사하는 오목부와,
    상기 제2면상에 설치되어 상기 피검출광을 투과시키는 수지로 이루어진 피복층과를 구비하고,
    상기 피복층은, 상기 제2면의 상기 오목부 상에 설치된 부분이, 상기 오목부의 외연부 상에 설치된 부분에 대해서 움푹 파여 있는 것을 특징으로 하는 이면 입사형 광검출 소자.
  2. 제1항에 있어서,　
    상기 반도체 기판의 상기 제1면상에 설치되고, 상기 반도체 기판을 지지하는 지지막을 구비하는 것을 특징으로 하는 입사형 광검출 소자.
  3. 제1항에 있어서,　
    상기 지지막을 관통함과 동시에, 일단이 상기 불순물 반도체 영역과 전기적으로 접속된 충전 전극을 구비하는 것을 특징으로 하는 이면 입사형 광검출 소자.
  4. 제1항 내지 제3항 중 어느 한 항에에 있어서,　
    상기 반도체 기판의 측면 전체에 상기 제1 도전형의 불순물이 고농도로 첨가된 고농도 불순물 반도체 영역이 노출하고 있는 것을 특징으로 하는 이면 입사형 광검출 소자.
  5. 제1항 내지 제4항 중 어느 한 항에에 있어서,　
    상기 반도체 기판의 상기 제2면측에 있어서의 표층 중, 상기 오목부의 저면 부분에 상기 제1 도전형의 불순물이 고농도로 첨가된 고농도 불순물층이 설치되어 있는 것을 특징으로 하는 이면 입사형 광검출 소자.
  6. 제1항 내지 제5항 중 어느 한 항에에 있어서,　
    상기 반도체 기판의 상기 외연부의 상기 제2면측에 있어서의 표층에 상기 제1 도전형의 불순물이 고농도로 첨가된 고농도 불순물층이 설치되어 있는 것을 특징으로 하는 이면 입사형 광검출 소자.
KR1020057020826A 2003-07-23 2004-07-22 이면 입사형 광검출 소자 KR20060064560A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003278567A JP2005045073A (ja) 2003-07-23 2003-07-23 裏面入射型光検出素子
JPJP-P-2003-00278567 2003-07-23

Publications (1)

Publication Number Publication Date
KR20060064560A true KR20060064560A (ko) 2006-06-13

Family

ID=34074728

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057020826A KR20060064560A (ko) 2003-07-23 2004-07-22 이면 입사형 광검출 소자

Country Status (9)

Country Link
US (1) US7420257B2 (ko)
EP (1) EP1648036B1 (ko)
JP (1) JP2005045073A (ko)
KR (1) KR20060064560A (ko)
CN (1) CN100576575C (ko)
DE (1) DE602004019536D1 (ko)
IL (1) IL173281A (ko)
TW (1) TWI331395B (ko)
WO (1) WO2005008788A1 (ko)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4499386B2 (ja) 2003-07-29 2010-07-07 浜松ホトニクス株式会社 裏面入射型光検出素子の製造方法
JP4499385B2 (ja) * 2003-07-29 2010-07-07 浜松ホトニクス株式会社 裏面入射型光検出素子及び裏面入射型光検出素子の製造方法
US7576371B1 (en) 2006-03-03 2009-08-18 Array Optronix, Inc. Structures and methods to improve the crosstalk between adjacent pixels of back-illuminated photodiode arrays
US20080079108A1 (en) * 2006-09-29 2008-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Improving Sensitivity of Backside Illuminated Image Sensors
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7791199B2 (en) 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US7952195B2 (en) 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
JP5584474B2 (ja) 2007-03-05 2014-09-03 インヴェンサス・コーポレイション 貫通ビアによって前面接点に接続された後面接点を有するチップ
US8017982B2 (en) 2007-06-12 2011-09-13 Micron Technology, Inc. Imagers with contact plugs extending through the substrates thereof and imager fabrication methods
EP2186134A2 (en) 2007-07-27 2010-05-19 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
JP2010535427A (ja) 2007-07-31 2010-11-18 テッセラ，インコーポレイテッド 貫通シリコンビアを使用する半導体実装プロセス
US8551815B2 (en) 2007-08-03 2013-10-08 Tessera, Inc. Stack packages using reconstituted wafers
US8043895B2 (en) 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
JP2009099680A (ja) * 2007-10-15 2009-05-07 Panasonic Corp 光学デバイスおよびその製造方法
US8809923B2 (en) 2008-02-06 2014-08-19 Omnivision Technologies, Inc. Backside illuminated imaging sensor having a carrier substrate and a redistribution layer
US20090212381A1 (en) * 2008-02-26 2009-08-27 Tessera, Inc. Wafer level packages for rear-face illuminated solid state image sensors
EP2308087B1 (en) 2008-06-16 2020-08-12 Tessera, Inc. Stacking of wafer-level chip scale packages having edge contacts
US20100108893A1 (en) * 2008-11-04 2010-05-06 Array Optronix, Inc. Devices and Methods for Ultra Thin Photodiode Arrays on Bonded Supports
JP5185207B2 (ja) * 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオードアレイ
JP5805680B2 (ja) * 2009-02-24 2015-11-04 浜松ホトニクス株式会社 フォトダイオード及びフォトダイオードアレイ
JP2013065912A (ja) * 2009-02-24 2013-04-11 Hamamatsu Photonics Kk フォトダイオードの製造方法及びフォトダイオード
JP5185205B2 (ja) * 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
JP5185208B2 (ja) * 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオード及びフォトダイオードアレイ
JP5185206B2 (ja) * 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
JP5185236B2 (ja) * 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオードの製造方法及びフォトダイオード
JP5185157B2 (ja) 2009-02-25 2013-04-17 浜松ホトニクス株式会社 フォトダイオードの製造方法及びフォトダイオード
WO2010104610A2 (en) 2009-03-13 2010-09-16 Tessera Technologies Hungary Kft. Stacked microelectronic assemblies having vias extending through bond pads
JP5363222B2 (ja) * 2009-07-13 2013-12-11 浜松ホトニクス株式会社 半導体光検出素子及び半導体光検出素子の製造方法
JP2012009816A (ja) * 2010-05-28 2012-01-12 Casio Comput Co Ltd 半導体装置およびその製造方法
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
AU2011295937B2 (en) 2010-08-31 2015-04-16 Emergent Biodefence Operations Lansing Llc Phosphonate ester derivatives and methods of synthesis thereof
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
JP2014150520A (ja) * 2013-01-11 2014-08-21 V Technology Co Ltd 光インターコネクション装置
US9281336B2 (en) * 2013-09-26 2016-03-08 Taiwan Semiconductor Manufacturing Co., Ltd Mechanisms for forming backside illuminated image sensor device structure
US9876127B2 (en) 2013-11-22 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Backside-illuminated photodetector structure and method of making the same
JP6803137B2 (ja) * 2015-09-30 2020-12-23 浜松ホトニクス株式会社 裏面入射型固体撮像素子
CN112313799A (zh) * 2018-06-29 2021-02-02 索尼半导体解决方案公司 固态成像装置、电子设备和制造固态成像装置的方法
US11610927B2 (en) * 2020-02-27 2023-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Capping structure along image sensor element to mitigate damage to active layer

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5171792A (ko) * 1974-12-19 1976-06-21 Minolta Camera Kk
NL8700370A (nl) 1987-02-16 1988-09-16 Philips Nv Stralingsgevoelige halfgeleiderinrichting.
JPH02148862A (ja) 1988-11-30 1990-06-07 Hitachi Ltd 回路素子パッケージ、キャリヤ基板および製造方法
JP2650389B2 (ja) * 1989-01-12 1997-09-03 松下電器産業株式会社 受光素子とその製造方法
FR2656738B1 (fr) 1989-12-29 1995-03-17 Telemecanique Procede pour fabriquer un dispositif semiconducteur, dispositif et composant semiconducteur obtenus par le procede.
DE4102285A1 (de) 1991-01-26 1992-08-06 Messerschmitt Boelkow Blohm Verfahren zur herstellung einer membrandiode
JP3091903B2 (ja) 1994-08-17 2000-09-25 セイコーインスツルメンツ株式会社 アバランシェ・フォト・ダイオード及びその製造方法
DE19618593A1 (de) * 1995-05-19 1996-11-21 Heidenhain Gmbh Dr Johannes Strahlungsempfindliches Detektorelement und Verfahren zur Herstellung desselben
DE19549228A1 (de) * 1995-12-21 1997-06-26 Heidenhain Gmbh Dr Johannes Optoelektronisches Sensor-Bauelement
JPH09219421A (ja) 1996-02-14 1997-08-19 Hitachi Ltd 半導体電子部品の製造方法およびウエハ
JP2000299489A (ja) * 1999-04-15 2000-10-24 Hamamatsu Photonics Kk 光電変換素子及び光受信器
JP2002319669A (ja) * 2001-04-23 2002-10-31 Hamamatsu Photonics Kk 裏面入射型ホトダイオード及びホトダイオードアレイ
AU2003254876A1 (en) * 2002-08-09 2004-03-11 Hamamatsu Photonics K.K. Photodiode array, production method therefor, and radiation detector

Also Published As

Publication number Publication date
EP1648036B1 (en) 2009-02-18
CN1826700A (zh) 2006-08-30
CN100576575C (zh) 2009-12-30
US7420257B2 (en) 2008-09-02
WO2005008788A1 (ja) 2005-01-27
DE602004019536D1 (de) 2009-04-02
EP1648036A1 (en) 2006-04-19
US20070007556A1 (en) 2007-01-11
TWI331395B (en) 2010-10-01
EP1648036A4 (en) 2007-03-21
JP2005045073A (ja) 2005-02-17
IL173281A (en) 2010-04-15
IL173281A0 (en) 2006-06-11
TW200509383A (en) 2005-03-01

Similar Documents

Publication Publication Date Title
KR20060064560A (ko) 이면 입사형 광검출 소자
US8389322B2 (en) Photodiode array, method of manufacturing the same, and radiation detector
JP4455996B2 (ja) フォトダイオードアレイ、その製造方法、及び放射線検出器
KR20060086258A (ko) 이면 입사형 광검출 소자 및 그 제조 방법
JP4499385B2 (ja) 裏面入射型光検出素子及び裏面入射型光検出素子の製造方法
IL170733A (en) Photodiode array, method of manufacturing the same and radiation detector
KR101004243B1 (ko) 이면 입사형 포토다이오드 어레이, 그 제조방법 및반도체장치
JP4220808B2 (ja) ホトダイオードアレイおよびその製造方法並びに放射線検出器
JP4220818B2 (ja) ホトダイオードアレイおよびその製造方法並びに放射線検出器
JP4808760B2 (ja) 放射線検出器の製造方法
JP4220819B2 (ja) 放射線検出器
JP2009065200A (ja) 放射線検出器
JP2006203076A (ja) 光検出素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application