KR20060064410A - Driving method of plasma displaypanel - Google Patents

Driving method of plasma displaypanel Download PDF

Info

Publication number
KR20060064410A
KR20060064410A KR1020040103259A KR20040103259A KR20060064410A KR 20060064410 A KR20060064410 A KR 20060064410A KR 1020040103259 A KR1020040103259 A KR 1020040103259A KR 20040103259 A KR20040103259 A KR 20040103259A KR 20060064410 A KR20060064410 A KR 20060064410A
Authority
KR
South Korea
Prior art keywords
sustain
electrode
period
discharge
driving
Prior art date
Application number
KR1020040103259A
Other languages
Korean (ko)
Inventor
이건한
박동혁
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040103259A priority Critical patent/KR20060064410A/en
Publication of KR20060064410A publication Critical patent/KR20060064410A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2944—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge by varying the frequency of sustain pulses or the number of sustain pulses proportionally in each subfield of the whole frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/066—Adjustment of display parameters for control of contrast
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.The present invention relates to a method of driving a plasma display panel.

이와 같은 본 발명은 발광횟수가 다른 다수개의 서브필드가 리셋 구간, 어As described above, in the present invention, a plurality of subfields having different number of emission times are reset periods.

드레스 구간, 서스테인 구간으로 나뉘고, 각 구간에서 스캔 전극, 서스테인 전극, 어드레스 전극에 소정의 전압을 인가하여 화상을 표현하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 서스테인 구간 동안 스캔 전극에 인가되는 첫번째 서스테인 펄스의 크기는 두번째 이후의 서스테인 펄스들의 크기보다 큰 것을 특징으로 한다.In the driving method of the plasma display panel which is divided into a dress section and a sustain section and expresses an image by applying a predetermined voltage to the scan electrode, the sustain electrode, and the address electrode in each section, the first sustain pulse applied to the scan electrode during the sustain period. Is greater than the magnitude of the second and subsequent sustain pulses.

또한 본 발명은 발광횟수가 다른 다수개의 서브필드가 리셋 구간, 어드레스 구간, 서스테인 구간으로 나뉘고, 각 구간에서 스캔 전극, 서스테인 전극, 어드레스 전극에 소정의 펄스 전압을 인가하여 화상을 표현하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 서스테인 구간 동안 스캔 전극에 정극성의 첫번째서스테인 구동펄스가 인가되는 동시에 서스테인 전극에 부극성의 서스테인 구동펄스가 인가되는 것을 특징으로 한다.In addition, the present invention provides a plasma display panel in which a plurality of subfields having different emission counts are divided into a reset period, an address period, and a sustain period, and a predetermined pulse voltage is applied to the scan electrode, the sustain electrode, and the address electrode in each period to express an image. In the method of driving, the first sustain driving pulse of the positive polarity is applied to the scan electrode during the sustain period and the negative sustain driving pulse is applied to the sustain electrode.

이와 같은 본 발명은 서브 필드의 첫번째 서스테인 방전이 안정적으로 일어나도록 함으로써 전체적으로 서스테인 방전이 원활하게 일어나도록 한다.In the present invention as described above, the first sustain discharge of the subfield is caused to occur stably so that the sustain discharge occurs smoothly as a whole.

Description

플라즈마 디스플레이 패널의 구동방법{Driving Method of Plasma DisplayPanel}Driving method of plasma display panel {Driving Method of Plasma DisplayPanel}

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 도시한 도.1 is a diagram showing the structure of a typical plasma display panel.

도 2는 종래 플라즈마 디스플레이 패널의 화상 계조를 표현하는 방법을 나타낸 도.2 is a diagram illustrating a method of expressing image gradation of a conventional plasma display panel.

도 3은 종래의 플라즈마 디스플레이 패널의 구동파형을 나타낸 도.3 is a view showing a driving waveform of a conventional plasma display panel.

도 4는 본 발명의 제 1 실시예에 따른 플라즈마 디스플레이 패널의 구동파형을 나타낸 도.4 is a view showing a driving waveform of the plasma display panel according to the first embodiment of the present invention;

도 5는 본 발명의 제 2 실시예에 따른 플라즈마 디스플레이 패널의 구동파형을 나타낸 도.5 illustrates driving waveforms of a plasma display panel according to a second exemplary embodiment of the present invention.

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 보다 상세하게는 서스테인 구동펄스의 크기를 조절하여 각 서브 필드의 첫번째 서스테인 방전이 원활하게 일어나도록 함으로써 전체적으로 서스테인 방전이 안정적으로 일어나도록 하는 플라즈마 디스플레이 패널의 구동방법에 관한 것이다. The present invention relates to a plasma display panel, and more particularly, to a method of driving a plasma display panel in which a sustain discharge occurs stably as a whole by adjusting the magnitude of a sustain drive pulse so that the first sustain discharge of each subfield occurs smoothly. It is about.                         

일반적으로 플라즈마 디스플레이 패널은 전면기판과 후면기판 사이에 형성된 격벽 사이의 공간이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne),헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시장치로서 각광받고 있다.In general, a plasma display panel forms a unit cell with a space between partition walls formed between a front substrate and a rear substrate, and each cell includes neon (Ne), helium (He), or a mixture of neon and helium (Ne +). A main discharge gas such as He) and an inert gas containing a small amount of xenon are filled. When discharged by a high frequency voltage, the inert gas generates vacuum ultraviolet rays and emits phosphors formed between the partition walls to realize an image. Such a plasma display panel has a spotlight as a next generation display device because of its thin and light configuration.

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 도시한 도이다. 도시된 바와 같이, 플라즈마 디스플레이 패널은 화상이 디스플레이 되는 표시면인 전면기판(100) 및 배면을 이루는 후면기판(110)이 일정거리를 사이에 두고 평행하게결합된다.1 illustrates a structure of a general plasma display panel. As shown, the plasma display panel is coupled in parallel with the front substrate 100, which is the display surface on which the image is displayed, and the rear substrate 110 forming the rear surface with a predetermined distance therebetween.

전면기판(100)은 하나의 방전셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(101, Y 전극) 및 서스테인 전극(102, Z 전극), 즉 투명한 ITO물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 Y 전극(101) 및 Z 전극(102)이 쌍을 이뤄 형성된다. Y 전극(101) 및 Z 전극(102)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 유전체층(103)에 의해 덮혀지고, 유전체층(103) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(104)이 형성된다.The front substrate 100 is a scan electrode 101 (Y electrode) and a sustain electrode 102 (Z electrode), that is, a transparent electrode formed of a transparent ITO material to discharge each other in one discharge cell and maintain light emission of the cell. And the Y electrode 101 and the Z electrode 102 provided as a bus electrode b made of a metal material are formed in pairs. The Y electrode 101 and the Z electrode 102 are covered by one or more dielectric layers 103 which limit the discharge current and insulate the electrode pairs, and the magnesium oxide top surface of the dielectric layer 103 to facilitate the discharge conditions. A protective layer 104 on which (MgO) is deposited is formed.

후면기판(110)은 복수개의 방전 공간 즉, 방전셀을 형성시키기 위한 스트라이프 타입(또는 웰 타입)의 격벽(111)이 평행을 유지하여 배열된다. 또한, 어드레 스 방전을 수행하여 진공자외선을 발생시키는 다수의 어드레스 전극(112, X 전극)이 격벽(111)에 대해 평행하게 배치된다. 후면기판(110)의 상측면에는 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체(113)가 도포된다. 어드레스 전극(112) 및 형광체(113) 사이에는 어드레스 전극(112)을 보호하고형광체(113)에서 방출되는 가시광선을 전면기판(100)으로 반사시키는 백색 유전체(114)가 형성된다.The rear substrate 110 is arranged such that a plurality of discharge spaces, that is, barrier ribs 111 of a stripe type (or well type) for forming discharge cells are maintained in parallel. In addition, a plurality of address electrodes 112 (X electrodes) for performing address discharge to generate vacuum ultraviolet rays are disposed in parallel with the partition wall 111. On the upper side of the rear substrate 110, R, G, and B phosphors 113 which emit visible light for image display during address discharge are coated. A white dielectric 114 is formed between the address electrode 112 and the phosphor 113 to protect the address electrode 112 and reflect visible light emitted from the phosphor 113 to the front substrate 100.

이와 같은 플라즈마 디스플레이 패널에서 화상 계조를 구현하는 방법은 다음 도 2와 같다.A method of implementing image gradation in such a plasma display panel is shown in FIG. 2.

도 2는 종래 플라즈마 디스플레이 패널의 화상 계조를 구현하는 방법을 나타낸 도이다. 도시된 바와 같이, 종래 플라즈마 디스플레이 패널의 화상 계조(Gray Level) 표현 방법은 한 프레임을 발광횟수가 다른 여러 서브필드로 나누고,각 서브필드는 다시 모든 셀들을 초기화시키기 위한 리셋기간(RPD), 방전될 셀을선택하기 위한 어드레스기간(APD) 및 방전횟수에 따라 계조를 구현하는 서스테인기간(SPD)으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋기간, 어드레스기간 및서스테인 기간으로 다시 나누어지게 된다.2 is a diagram illustrating a method of implementing image grayscale of a conventional plasma display panel. As shown, a gray level display method of a conventional plasma display panel divides one frame into several subfields having different number of emission times, and each subfield has a reset period (RPD) for discharging all cells and a discharge. It is divided into an address period APD for selecting a cell to be used and a sustain period SPD for implementing gray scale according to the number of discharges. For example, when the image is to be displayed with 256 gray levels, a frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8, and eight subfields SF1 to SF8) Each is subdivided into a reset period, an address period and a sustain period.

각 서브필드의 리셋기간 및 어드레스기간은 각 서브필드마다 동일하다. 방전될 셀을 선택하기 위한 어드레스방전은 X 전극과 Y 전극인 투명전극 사이의 전압차에 의해 일어난다. 여기서, Y 전극은 스캔 전극을 의미한다. 서스테인 기간은각 서 브필드에서 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가된다. 이와같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 각 서브필드의 서스테인기간 즉, 서스테인 방전 횟수를 조절하여 화상의 계조를 표현하게 된다. 이러한플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 살펴보면 다음 도 3과같다.The reset period and the address period of each subfield are the same for each subfield. The address discharge for selecting the cell to be discharged is caused by the voltage difference between the transparent electrode which is the X electrode and the Y electrode. Here, the Y electrode means a scan electrode. The sustain period is increased at the rate of 2 n ( where n = 0, 1, 2, 3, 4, 5, 6, 7) in each subfield. In this way, since the sustain period is different in each subfield, the gray scale of the image is expressed by adjusting the sustain period of each subfield, that is, the number of sustain discharges. Looking at the driving waveform according to the driving method of the plasma display panel as shown in FIG.

도 3은 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 나타낸 도면이다. 도시된 바와 같이, 플라즈마 디스플레이 패널은 모든 셀들을 초기화시키기 위한 리셋 구간, 방전할 셀을 선택하기 위한 어드레스 구간, 선택된 셀의 방전을 유지시키기 위한 서스테인 구간 및 방전된 셀 내의 벽전하를 소거하기위한 소거 구간으로 나뉘어 구동된다.3 is a view illustrating a driving waveform according to a driving method of a conventional plasma display panel. As shown, the plasma display panel includes a reset period for initializing all cells, an address period for selecting a cell to be discharged, a sustain period for maintaining the discharge of the selected cell, and an erase for erasing wall charges in the discharged cell. Drive is divided into sections.

리셋 구간에 있어서, 셋업 구간에는 모든 Y 전극들에 상승 램프파형(Rampup)이 동시에 인가된다. 이 상승 램프파형에 의해 전화면의 방전셀들 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 X 전극과 Z 전극상에는 정극성 벽전하가 쌓이게 되며, Y 전극 상에는 부극성의 벽전하가 쌓이게 된다. 여기서, X 전극은 어드레스 전극, Y전극은 스캔 전극, Z 전극은 서스테인 전극을 의미한다.In the reset period, a rising ramp waveform Rampup is simultaneously applied to all the Y electrodes in the setup period. This rising ramp waveform causes weak dark discharge within the full discharge cells. By this setup discharge, positive wall charges are accumulated on the X and Z electrodes, and negative wall charges are accumulated on the Y electrode. Here, the X electrode means an address electrode, the Y electrode means a scan electrode, and the Z electrode means a sustain electrode.

셋 다운 구간에는 상승 램프파형이 공급된 후, 상승 램프파형의 피크전압보다 낮은 정극성 전압에서 떨어지기 시작하여 그라운드(GND)레벨 전압 이하의 특정 전압레벨까지 떨어지는 하강 램프파형(Ramp-down)이 셀들 내에 미약한 소거방전을 일으킴으로써 Y 전극에 과도하게 형성된 벽 전하를 충분히 소거시키게 된다. In the set-down period, after the rising ramp waveform is supplied, the ramp ramp starts to fall from the positive voltage lower than the peak voltage of the rising ramp waveform and falls to a specific voltage level below the ground (GND) level voltage. By causing a weak erase discharge in the cells, the wall charges excessively formed in the Y electrode are sufficiently erased.                         

이 셋다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다.By this set-down discharge, wall charges such that the address discharge can stably occur remain uniformly in the cells.

어드레스 구간에는 부극성 스캔(Scan) 신호가 Y 전극들에 순차적으로 인가됨과 동시에 스캔 신호에 동기되어 X 전극에 정극성의 데이터(data) 신호가 인가된다. 이 스캔 신호와 데이터 신호의 전압 차와 리셋 구간에 생성된 벽 전압이 더해지면서 데이터 신호가 인가되는 방전셀 내에는 어드레스 방전이 발생된다. 어드레스 방전에 의해 선택된 셀들 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. Z 전극에는 셋다운 구간과 어드레스 구간 동안에 Y 전극과의 전압차를 줄여 Y 전극과의 오방전이 일어나지 않도록정극성 전압(Vz)이 공급된다.In the address period, a negative scan signal is sequentially applied to the Y electrodes, and a positive data signal is applied to the X electrode in synchronization with the scan signal. As the voltage difference between the scan signal and the data signal and the wall voltage generated in the reset period are added, an address discharge is generated in the discharge cell to which the data signal is applied. In the cells selected by the address discharge, wall charges are formed such that a discharge can occur when the sustain voltage Vs is applied. The positive electrode voltage Vz is supplied to the Z electrode so that the voltage difference with the Y electrode is reduced during the set down period and the address period such that an erroneous discharge with the Y electrode does not occur.

서스테인 구간에는 Y 전극과 Z 전극들에 교번적으로 서스테인 신호(Sus)가인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 신호가더해지면서 매 서스테인 신호가 인가될 때 마다 Y 전극과 Z 전극 사이에 서스테인방전 즉, 표시방전이 일어나게 된다.In the sustain period, a sustain signal Su is alternately applied to the Y electrode and the Z electrodes. In the cell selected by the address discharge, as the wall voltage and the sustain signal in the cell are added, a sustain discharge, that is, a display discharge occurs between the Y electrode and the Z electrode every time the sustain signal is applied.

서스테인 방전이 완료된 후, 소거 구간에서는 펄스 폭과 전압 레벨이 작은소거 램프파형(Ramp-ers)의 전압이 Z 전극에 공급되어 전화면의 셀들 내에 잔류하는 벽 전하를 소거시킨다.After the sustain discharge is completed, in the erasing section, a voltage of an erase ramp waveform (Ramp-ers) having a small pulse width and a small voltage level is supplied to the Z electrode to erase the wall charge remaining in the cells of the full screen.

이와 같이 함으로써, 하나의 서브 필드에서의 플라즈마 디스플레이 패널의구동과정이 완성된다.In this way, the driving process of the plasma display panel in one subfield is completed.

한편, 서스테인 방전을 위한 서스테인 구간에 있어서, 서스테인 방전은 서스 테인 구간 동안 인가되는 서스테인 구동펄스중 첫번째로 가해지는 서스테인 구동펄스의 영향을 크게 받는다.On the other hand, in the sustain period for sustain discharge, the sustain discharge is greatly affected by the sustain drive pulse applied first of the sustain drive pulses applied during the sustain period.

즉, 첫번째 서스테인 방전은 어드레스 방전에 의해 형성된 셀 내의 벽 전하에 의한 벽 전압과 서스테인 구동펄스의 전압이 더해지면서 일어나는데 이때, 어드레스 방전시 셀 내에 충분한 양의 벽전하가 형성되지 않는 경우 즉, 서스테인펄스의 전압과 벽전하에 의한 벽전압을 합한 전압이 방전 개시 전압보다 작은 경우에는 첫번째 서스테인 방전이 일어나지 않거나 약하게 일어나서 화상을 제대로표현하지 못하게 된다.That is, the first sustain discharge occurs when the wall voltage caused by the wall charge in the cell formed by the address discharge and the voltage of the sustain driving pulse are added together. In this case, when a sufficient amount of wall charge is not formed in the cell during the address discharge, that is, the sustain pulse When the sum of the voltage of the wall voltage and the wall voltage due to the wall charge is smaller than the discharge start voltage, the first sustain discharge does not occur or occurs weakly, so that an image cannot be properly displayed.

또한 첫번째 서스테인 방전이 일어나지 않거나 미약할 경우에는 셀 내에 충분한 양의 벽전하가 형성되지 않아 두번째 서스테인 방전도 첫번째 서스테인 방전과 마찬가지로 일어나지 않거나 약하게 일어나서 화상을 제대로 표현하지 못하게 된다.In addition, when the first sustain discharge does not occur or is weak, a sufficient amount of wall charges are not formed in the cell, and thus, the second sustain discharge does not occur or weakly occurs like the first sustain discharge, and thus cannot properly display an image.

이러한 현상은 이 후의 나머지 서스테인 방전에 있어서도 마찬가지이다.This phenomenon is the same also in the subsequent sustain discharge.

이와 같이 서스테인 방전이 안정적이지 못할 경우 플라즈마 디스플레이 패널의 휘도 및 콘트라스트 비 특성은 저하될 수 밖에 없으므로 실로 커다란 문제점이라 아니할 수 없다.As such, when the sustain discharge is not stable, the luminance and contrast ratio characteristics of the plasma display panel are inevitably deteriorated, which is not a big problem.

이러한 문제점을 해결하기 위한 본 발명은 서브 필드의 첫번째 서스테인방전이 원활하게 일어나도록 함으로써 전체적으로 서스테인 방전이 안정적으로 일어나도록 하는 플라즈마 디스플레이 패널의 구동방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method of driving a plasma display panel in which a sustain discharge occurs stably as a whole by causing a first sustain discharge of a subfield to occur smoothly.

이와 같은 목적을 달성하기 위한 본 발명은, 발광횟수가 다른 다수개의 서브필드가 리셋 구간, 어드레스 구간, 서스테인 구간으로 나뉘고, 각 구간에서 스캔 전극, 서스테인 전극, 어드레스 전극에 소정의 펄스 전압을 인가하여 화상을 표현하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 서스테인 구간 동안 스캔 전극에 인가되는 첫번째 서스테인 구동펄스의 크기는 두번째 이후의 나머지 서스테인 구동펄스들의 크기보다 큰 것을 특징으로 한다.According to the present invention for achieving the above object, a plurality of subfields having different emission counts are divided into a reset section, an address section, and a sustain section, and a predetermined pulse voltage is applied to the scan electrode, the sustain electrode, and the address electrode in each section. In the method of driving a plasma display panel representing an image, the magnitude of the first sustain driving pulse applied to the scan electrode during the sustain period is larger than that of the remaining sustain driving pulses after the second.

첫번째 서스테인 구동펄스의 크기와 두번째 이후의 나머지 서스테인 구동펄스들의 크기의 차이는 40 V 이상 75 V 이하인 것을 특징으로 한다.The difference between the magnitude of the first sustain driving pulse and the magnitude of the remaining sustain driving pulses after the second is characterized by being 40 V or more and 75 V or less.

첫번째 서스테인 구동펄스는 적어도 하나 이상의 서브 필드에서 인가되는것을 특징으로 한다.The first sustain driving pulse is applied in at least one subfield.

또한 본 발명은, 발광횟수가 다른 다수개의 서브필드가 리셋 구간, 어드레스 구간, 서스테인 구간으로 나뉘고, 각 구간에서 스캔 전극, 서스테인 전극, 어드레스 전극에 소정의 펄스 전압을 인가하여 화상을 표현하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 서스테인 구간 동안 스캔 전극에 정극성의 첫번째서스테인 구동펄스가 인가되는 동시에 서스테인 전극에 부극성의 펄스가 인가되는것을 특징으로 한다.In addition, the present invention provides a plasma display in which a plurality of subfields having different emission counts are divided into a reset period, an address period, and a sustain period, and a predetermined pulse voltage is applied to the scan electrode, the sustain electrode, and the address electrode in each period to express an image. In the method for driving a panel, the first sustain driving pulse of positive polarity is applied to the scan electrode during the sustain period, and the negative pulse is applied to the sustain electrode.

부극성의 펄스의 크기는 40 V 이상 75 V 이하인 것을 특징으로 한다.The magnitude of the negative pulse is characterized by being 40 V or more and 75 V or less.

부극성의 펄스는 적어도 하나 이상의 서브 필드에서 인가되는 것을 특징으로 한다. The negative pulse is applied in at least one subfield.                     

이하에서는 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이패널의 구동방법을 상세히 설명한다.Hereinafter, a method of driving a plasma display panel according to the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명의 제 1 실시예에 따른 플라즈마 디스플레이 패널의 구동파형을 나타낸 도이다.4 illustrates a driving waveform of the plasma display panel according to the first embodiment of the present invention.

도 4에 도시된 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널은 모든 셀들을 초기화시키기 위한 리셋 구간, 방전할 셀을 선택하기 위한 어드레스 구간, 선택된 셀의 방전을 유지시키기 위한 서스테인 구간 및 방전된 셀 내의 벽전하를 소거하기 위한 소거 구간으로 나뉘어 구동된다.As shown in FIG. 4, the plasma display panel according to the present invention includes a reset period for initializing all cells, an address period for selecting a cell to be discharged, a sustain period for maintaining the discharge of the selected cell, and a discharge cell. The driving is divided into an erasing section for erasing wall charges.

리셋 구간에 있어서, 셋업 구간에는 모든 Y 전극들에 상승 램프파형(Rampup)이 동시에 인가된다. 이 상승 램프파형에 의해 전화면의 방전셀들 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 X 전극과 Z 전극상에는 정극성 벽전하가 쌓이게 되며, Y 전극 상에는 부극성의 벽전하가 쌓이게 된다. 여기서, X 전극은 어드레스 전극, Y전극은 스캔 전극, Z 전극은 서스테인 전극을 의미한다.In the reset period, a rising ramp waveform Rampup is simultaneously applied to all the Y electrodes in the setup period. This rising ramp waveform causes weak dark discharge within the full discharge cells. By this setup discharge, positive wall charges are accumulated on the X and Z electrodes, and negative wall charges are accumulated on the Y electrode. Here, the X electrode means an address electrode, the Y electrode means a scan electrode, and the Z electrode means a sustain electrode.

셋 다운 구간에는 상승 램프 파형이 공급된 후, 상승 램프 파형의 피크 전압보다 낮은 정극성 전압에서 떨어지기 시작하여 그라운드(GND) 레벨 전압 이하의 특정 전압 레벨까지 떨어지는 하강 램프 파형(Ramp-down)이 셀들 내에 미약한 소거방전을 일으킴으로써 Y 전극에 과도하게 형성된 벽 전하를 충분히 소거시키게 된다. 이 셋다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다. In the set down period, after the rising ramp waveform is supplied, the falling ramp waveform (Ramp-down) starts to fall from the positive voltage lower than the peak voltage of the rising ramp waveform and falls to a specific voltage level below the ground (GND) level voltage. By causing a weak erase discharge in the cells, the wall charges excessively formed in the Y electrode are sufficiently erased. By this set-down discharge, wall charges such that the address discharge can stably occur remain uniformly in the cells.                     

어드레스 구간에는 부극성 스캔(Scan) 신호가 Y 전극들에 순차적으로 인가됨과 동시에 스캔 신호에 동기되어 X 전극에 정극성의 데이터(data) 신호가 인가된다. 이 스캔 신호와 데이터 신호의 전압 차와 리셋 구간에 생성된 벽 전압이 더해지면서 데이터 신호가 인가되는 방전셀 내에는 어드레스 방전이 발생된다. 어드레스 방전에 의해 선택된 셀들 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. Z 전극에는 셋다운 구간과 어드레스 구간 동안에 Y 전극과의 전압차를 줄여 Y 전극과의 오방전이 일어나지 않도록정극성 전압(Vz)이 공급된다.In the address period, a negative scan signal is sequentially applied to the Y electrodes, and a positive data signal is applied to the X electrode in synchronization with the scan signal. As the voltage difference between the scan signal and the data signal and the wall voltage generated in the reset period are added, an address discharge is generated in the discharge cell to which the data signal is applied. In the cells selected by the address discharge, wall charges are formed such that a discharge can occur when the sustain voltage Vs is applied. The positive electrode voltage Vz is supplied to the Z electrode so that the voltage difference with the Y electrode is reduced during the set down period and the address period such that an erroneous discharge with the Y electrode does not occur.

서스테인 구간에는 Y 전극과 Z 전극들에 교번적으로 서스테인 신호(Sus)가인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 신호가더해지면서 매 서스테인 신호가 인가될 때 마다 Y 전극과 Z 전극 사이에 서스테인방전 즉, 표시방전이 일어나게 된다.In the sustain period, a sustain signal Su is alternately applied to the Y electrode and the Z electrodes. In the cell selected by the address discharge, as the wall voltage and the sustain signal in the cell are added, a sustain discharge, that is, a display discharge occurs between the Y electrode and the Z electrode every time the sustain signal is applied.

이와 같은 본 발명에 따른 플라즈마 디스플레이 패널의 서스테인 구동방법을 보다 상세히 살펴보면, 먼저 서스테인 방전을 위해 스캔 전극에 인가되는 서스테인 구동펄스들중 첫번째로 인가되는 서스테인 구동펄스의 크기를 두번째 이후의서스테인 구동펄스들 보다 크게 조정하여 서스테인 전극에 인가한다.Looking at the sustain driving method of the plasma display panel according to the present invention in more detail, first the sustain driving pulses applied to the first of the sustain driving pulses applied to the scan electrode for the sustain discharge, the sustain driving pulses after the second The larger adjustment is applied to the sustain electrode.

기본적으로 서스테인 방전은 서스테인 구동펄스의 전압과 서스테인 구동펄스가 인가되는 시점에 셀(Cell) 내부에 형성되어 있는 기존의 벽전하에 의한 벽전압이 더해짐으로써 생기는 서스테인 전극과 스캔전극간의 전위차에 의해 발생한다.Basically, the sustain discharge is caused by the potential difference between the sustain electrode and the scan electrode caused by the addition of the voltage of the sustain driving pulse and the wall voltage by the existing wall charges formed inside the cell at the time when the sustain driving pulse is applied. do.

이와 같은 서스테인 방전을 하나의 서브 필드의 관점에서 보면 서스테인 구 간동안 스캔전극 및 서스테인 전극에 교번적으로 인가되는 서스테인 구동펄스의 수만큼의 서스테인 방전이 발생한다.From the viewpoint of one subfield, the sustain discharge is generated by the number of sustain driving pulses alternately applied to the scan electrode and the sustain electrode during the sustain period.

이와 같은 서스테인 방전의 메카니즘을 하나의 서브 필드에서 인가되는 본발명에 따른 서스테인 구동파형과 관련하여 보다 상세히 살펴보면 다음과 같다.This mechanism of sustain discharge is described in more detail with respect to the sustain driving waveform according to the present invention applied in one subfield.

먼저 첫째, 어드레스 방전에 의해 벽전하가 형성된 셀의 스캔 전극에 첫번째 서스테인 구동펄스를 인가한다. 이때, 서스테인 전극은 그라운드(GND)상태를 유지한다.First, the first sustain driving pulse is applied to the scan electrode of the cell in which the wall charges are formed by the address discharge. At this time, the sustain electrode maintains the ground (GND) state.

스캔전극에 인가되는 첫번째 서스테인 구동펄스의 크기는 어드레스 방전의강도가 미흡하여 서스테인 방전에 기여하는 벽전하량이 불충분한 경우를 고려하여첫번째 서스테인 방전에 충분할 정도의 크기(Vs+V1)로 조정하여 인가한다.The size of the first sustain driving pulse applied to the scan electrode is adjusted to a sufficient size (Vs + V1) for the first sustain discharge in consideration of the case where the strength of the address discharge is insufficient and the wall charge contributing to the sustain discharge is insufficient. do.

이와 같은 첫번째 서스테인 구동펄스와 어드레스 방전에 의해 형성된 벽전하에 의한 벽전압에 의해 셀 내부에서 첫번째 서스테인 방전이 발생한다.The first sustain discharge is generated inside the cell by the wall sustained by the first sustain drive pulse and the wall charge formed by the address discharge.

이와 같은 첫번째 서스테인 방전에 의해 셀 내부에는 두번째 서스테인 방전에 활용될 충분한 양의 벽전하가 형성된다.This first sustain discharge forms a sufficient amount of wall charge inside the cell to be utilized for the second sustain discharge.

둘째, 스캔 전극을 그라운드(GND) 시키고 서스테인 전극에 두번째 서스테인 구동펄스를 인가한다.Second, the scan electrode is grounded (GND) and a second sustain driving pulse is applied to the sustain electrode.

첫번째 서스테인 방전에 의해 셀 내부에 두번째 서스테인 방전에 활용될 충분한 양의 벽전하가 형성된 점을 고려하여, 두번째 서스테인 구동펄스의 크기(Vs)는 첫번째 서스테인 구동펄스의 크기보다 작게 조정하여 인가한다.In consideration of the fact that a sufficient amount of wall charges to be utilized for the second sustain discharge is formed in the cell by the first sustain discharge, the size of the second sustain drive pulse Vs is adjusted to be smaller than that of the first sustain drive pulse.

이와 같은 두번째 서스테인 구동펄스와 첫번째 서스테인 방전에 의해 형성된 벽전하에 의한 벽전압에 의해 셀 내부에서 두번째 서스테인 방전이 원활하게 발생한다.The second sustain drive pulse and the second sustain discharge are smoothly generated inside the cell by the wall voltage caused by the wall charge formed by the first sustain discharge.

이와 같은 두번째 서스테인 방전에 의해 셀 내부에는 세번째 서스테인 방전에 활용될 충분한 양의 벽전하가 형성된다.This second sustain discharge forms a sufficient amount of wall charge inside the cell to be utilized for the third sustain discharge.

세번째 이후의 나머지 서스테인 방전도 이와 같은 동작 원리하에 원활하게발생한다.The remaining sustain discharge after the third time also occurs smoothly under this operating principle.

이와 같은 첫번째 서스테인 구동펄스의 크기(Vs+V1)와 두번째 이후의 서스테인 구동펄스들의 크기(Vs)의 차이(V1)는 40 V 이상 75 V 이하로 조정하는 것이바람직하다.It is desirable to adjust the difference V1 between the magnitude of the first sustain drive pulse Vs + V1 and the magnitude of the sustain drive pulses Vs after the second from 40V to 75V.

또한 이와 같은 크기를 갖는 첫번째 서스테인 구동펄스는 적어도 하나 이상의 서브 필드에서 인가한다.In addition, the first sustain driving pulse having such a size is applied in at least one subfield.

이상에서 상세히 살펴본 바와 같이, 플라즈마 디스플레이 패널의 서스테인방전에 있어서, 어드레스 방전의 강도가 미흡한 경우를 대비한 본 발명은 서스테인 구간중 첫번째로 인가되는 서스테인 구동펄스의 크기를 충분히 크게하여 첫번째 서스테인 방전을 안정적으로 발생시킴으로써, 두번째 이후의 나머지 서스테인방전들 또한 원활하게 발생시킨다.As described in detail above, in the sustain discharge of the plasma display panel, the present invention provides a case in which the intensity of the address discharge is insufficient, so that the first sustain discharge is stable by sufficiently increasing the magnitude of the sustain driving pulse applied first in the sustain period. By generating it as well, the remaining sustain discharges after the second are also generated smoothly.

서스테인 방전이 완료된 후, 소거 구간에서는 펄스 폭과 전압 레벨이 작은소거 램프파형(Ramp-ers)의 전압이 Z 전극에 공급되어 전화면의 셀들 내에 잔류하는 벽 전하를 소거시킨다.After the sustain discharge is completed, in the erasing section, a voltage of an erase ramp waveform (Ramp-ers) having a small pulse width and a small voltage level is supplied to the Z electrode to erase the wall charge remaining in the cells of the full screen.

이와 같이 함으로써, 하나의 서브 필드에서의 플라즈마 디스플레이 패널의구 동과정이 완성된다.In this way, the driving process of the plasma display panel in one subfield is completed.

도 5는 본 발명의 제 2 실시예에 따른 플라즈마 디스플레이 패널의 구동파형을 나타낸 도이다.5 illustrates a driving waveform of the plasma display panel according to the second embodiment of the present invention.

도 5에 도시된 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널은 모든 셀들을 초기화시키기 위한 리셋 구간, 방전할 셀을 선택하기 위한 어드레스 구간, 선택된 셀의 방전을 유지시키기 위한 서스테인 구간 및 방전된 셀 내의 벽전하를 소거하기 위한 소거 구간으로 나뉘어 구동된다.As shown in FIG. 5, the plasma display panel according to the present invention includes a reset period for initializing all cells, an address period for selecting a cell to be discharged, a sustain period for maintaining the discharge of the selected cell, and a discharge cell. The driving is divided into an erasing section for erasing wall charges.

리셋 구간에 있어서, 셋업 구간에는 모든 Y 전극들에 상승 램프파형(Rampup)이 동시에 인가된다. 이 상승 램프파형에 의해 전화면의 방전셀들 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 X 전극과 Z 전극상에는 정극성 벽전하가 쌓이게 되며, Y 전극 상에는 부극성의 벽전하가 쌓이게 된다. 여기서, X 전극은 어드레스 전극, Y전극은 스캔 전극, Z 전극은 서스테인 전극을 의미한다.In the reset period, a rising ramp waveform Rampup is simultaneously applied to all the Y electrodes in the setup period. This rising ramp waveform causes weak dark discharge within the full discharge cells. By this setup discharge, positive wall charges are accumulated on the X and Z electrodes, and negative wall charges are accumulated on the Y electrode. Here, the X electrode means an address electrode, the Y electrode means a scan electrode, and the Z electrode means a sustain electrode.

셋 다운 구간에는 상승 램프 파형이 공급된 후, 상승 램프 파형의 피크 전압보다 낮은 정극성 전압에서 떨어지기 시작하여 그라운드(GND) 레벨 전압 이하의 특정 전압 레벨까지 떨어지는 하강 램프 파형(Ramp-down)이 셀들 내에 미약한 소거방전을 일으킴으로써 Y 전극에 과도하게 형성된 벽 전하를 충분히 소거시키게 된다. 이 셋다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다.In the set down period, after the rising ramp waveform is supplied, the falling ramp waveform (Ramp-down) starts to fall from the positive voltage lower than the peak voltage of the rising ramp waveform and falls to a specific voltage level below the ground (GND) level voltage. By causing a weak erase discharge in the cells, the wall charges excessively formed in the Y electrode are sufficiently erased. By this set-down discharge, wall charges such that the address discharge can stably occur remain uniformly in the cells.

어드레스 구간에는 부극성 스캔(Scan) 신호가 Y 전극들에 순차적으로 인가됨 과 동시에 스캔 신호에 동기되어 X 전극에 정극성의 데이터(data) 신호가 인가된다. 이 스캔 신호와 데이터 신호의 전압 차와 리셋 구간에 생성된 벽 전압이 더해지면서 데이터 신호가 인가되는 방전셀 내에는 어드레스 방전이 발생된다. 어드레스 방전에 의해 선택된 셀들 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. Z 전극에는 셋다운 구간과 어드레스 구간 동안에 Y 전극과의 전압차를 줄여 Y 전극과의 오방전이 일어나지 않도록 정극성 전압(Vz)이 공급된다.In the address period, a negative scan signal is sequentially applied to the Y electrodes, and a positive data signal is applied to the X electrode in synchronization with the scan signal. As the voltage difference between the scan signal and the data signal and the wall voltage generated in the reset period are added, an address discharge is generated in the discharge cell to which the data signal is applied. In the cells selected by the address discharge, wall charges are formed such that a discharge can occur when the sustain voltage Vs is applied. The positive electrode voltage Vz is supplied to the Z electrode so as to reduce the voltage difference between the Y electrode during the set-down period and the address period so that an erroneous discharge with the Y electrode does not occur.

서스테인 구간에는 Y 전극과 Z 전극들에 교번적으로 서스테인 신호(Sus)가인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 신호가더해지면서 매 서스테인 신호가 인가될 때 마다 Y 전극과 Z 전극 사이에 서스테인방전 즉, 표시방전이 일어나게 된다.In the sustain period, a sustain signal Su is alternately applied to the Y electrode and the Z electrodes. In the cell selected by the address discharge, as the wall voltage and the sustain signal in the cell are added, a sustain discharge, that is, a display discharge occurs between the Y electrode and the Z electrode every time the sustain signal is applied.

이와 같은 본 발명에 따른 플라즈마 디스플레이 패널의 서스테인 구동방법을 보다 상세히 살펴보면, 먼저 서스테인 구간 동안 스캔 전극에 정극성의 첫번째서스테인 구동펄스가 인가되는 동시에 서스테인 전극에 부극성의 펄스가 인가된다.Looking at the sustain driving method of the plasma display panel according to the present invention in more detail, first the first sustain driving pulse of the positive polarity is applied to the scan electrode during the sustain period and the negative pulse is applied to the sustain electrode.

기본적으로 서스테인 방전은 서스테인 구동펄스의 전압과 상기 서스테인구동펄스가 인가되는 시점에 셀(Cell) 내부에 형성되어 있는 기존의 벽전하에 의한 벽전압이 더해짐으로써 생기는 스캔전극과 서스테인 전극간의 전위차에 의해 발생한다.Basically, the sustain discharge is caused by the potential difference between the scan electrode and the sustain electrode generated by adding the voltage of the sustain driving pulse and the wall voltage caused by the existing wall charges formed inside the cell at the time when the sustain driving pulse is applied. Occurs.

이와 같은 서스테인 방전을 하나의 서브 필드의 관점에서 보면 서스테인 구간동안 스캔전극 및 서스테인 전극에 교번적으로 인가되는 서스테인 구동펄스의수 만큼의 서스테인 방전이 발생한다.From the viewpoint of one subfield, the sustain discharge is generated by the number of sustain driving pulses alternately applied to the scan electrode and the sustain electrode during the sustain period.

이와 같은 서스테인 방전의 메카니즘을 하나의 서브 필드에서 인가되는 본 발명에 따른 서스테인 구동파형과 관련하여 보다 상세히 살펴보면 다음과 같다.The mechanism of sustain discharge is described in more detail with respect to the sustain driving waveform according to the present invention applied in one subfield as follows.

먼저 첫째, 어드레스 방전에 의해 벽전하가 형성된 셀의 스캔 전극에 첫번째 서스테인 구동펄스를 인가한다. 이때, 동시에 서스테인 전극에 소정의 크기(V2)를 갖는 부극성의 펄스를 인가한다.First, the first sustain driving pulse is applied to the scan electrode of the cell in which the wall charges are formed by the address discharge. At this time, a negative pulse having a predetermined size V2 is applied to the sustain electrode at the same time.

어드레스 방전의 강도가 미흡하여 첫번째 서스테인 방전에 기여하는 벽전하량이 불충분한 경우를 고려하여 스캔전극에 첫번째 서스테인 구동펄스를 인가하는 동시에 서스테인 전극에 소정의 크기를 갖는 부극성의 펄스를 인가하는 것이다.In consideration of the case where the strength of the address discharge is insufficient and the wall charge amount contributing to the first sustain discharge is insufficient, the first sustain driving pulse is applied to the scan electrode and a negative pulse having a predetermined size is applied to the sustain electrode.

이와 같이, 스캔 전극에 인가되는 첫번째 서스테인 구동펄스와 동시에 서스테인 전극에 인가되는 소정의 크기(V2)를 갖는 부극성의 펄스간의 전위차에 의한 전압과 어드레스 방전에 의해 형성된 벽전하에 의한 벽전압에 의해 셀 내부에서 첫번째 서스테인 방전이 발생한다.In this way, the voltage is caused by the potential difference between the first sustain drive pulse applied to the scan electrode and the negative pulse having a predetermined magnitude V2 applied to the sustain electrode and the wall voltage caused by the wall charge formed by the address discharge. The first sustain discharge occurs inside the cell.

이와 같은 첫번째 서스테인 방전에 의해 셀 내부에는 두번째 서스테인 방전에 활용될 충분한 양의 벽전하가 형성된다.This first sustain discharge forms a sufficient amount of wall charge inside the cell to be utilized for the second sustain discharge.

둘째, 스캔 전극을 그라운드(GND) 시키고 서스테인 전극에 두번째 서스테인 구동펄스를 인가한다.Second, the scan electrode is grounded (GND) and a second sustain driving pulse is applied to the sustain electrode.

이때 첫번째 서스테인 방전에 의해 셀 내부에 두번째 서스테인 방전에 활용될 충분한 양의 벽전하가 형성된 점을 고려하여, 상기 두번째 서스테인 구동펄스의 크기(Vs)는 첫번째 서스테인 방전에 기여한 스캔 전극 과 서스테인 전극간의전위차 (Vs+V2)보다 작게 조정하여 인가한다.In this case, considering that the first sustain discharge has a sufficient amount of wall charges in the cell to be utilized for the second sustain discharge, the magnitude (Vs) of the second sustain drive pulse is the potential difference between the scan electrode and the sustain electrode that contributed to the first sustain discharge. Adjust to smaller than (Vs + V2).

이와 같은 두번째 서스테인 구동펄스와 첫번째 서스테인 방전에 의해 형성된 벽전하에 의한 벽전압에 의해 셀 내부에서 두번째 서스테인 방전이 원활하게발생한다.The second sustain driving pulse and the wall voltage caused by the wall charge formed by the first sustain discharge smoothly generate the second sustain discharge in the cell.

이와 같은 두번째 서스테인 방전에 의해 셀 내부에는 세번째 서스테인 방전에 활용될 충분한 양의 벽전하가 형성된다.This second sustain discharge forms a sufficient amount of wall charge inside the cell to be utilized for the third sustain discharge.

세번째 이후의 나머지 서스테인 방전도 이와 같은 동작 원리하에 원활하게발생한다.The remaining sustain discharge after the third time also occurs smoothly under this operating principle.

이와 같이 스캔전극에 첫번째 서스테인 구동펄스가 인가됨과 동시에 서스테인 전극에 인가되는 부극성의 펄스의 크기(V2)는 40 V 이상 75 V 이하로 조정하는 것이 바람직하다.As described above, it is preferable that the first sustain driving pulse is applied to the scan electrode and the magnitude V2 of the negative pulse applied to the sustain electrode is adjusted to 40 V or more and 75 V or less.

또한 스캔전극에 첫번째 서스테인 구동펄스가 인가됨과 동시에 서스테인전극에 인가되는 부극성의 펄스는 적어도 하나 이상의 서브 필드에서 인가한다.In addition, the first sustain driving pulse is applied to the scan electrode and the negative pulse applied to the sustain electrode is applied in at least one subfield.

이상에서 상세히 살펴본 바와 같이, 플라즈마 디스플레이 패널의 서스테인방전에 있어서, 어드레스 방전의 강도가 미흡한 경우를 대비한 본 발명은 서스테인 구간중 스캔전극에 첫번째 서스테인 구동펄스가 인가됨과 동시에 서스테인 전극에 소정의 크기를 갖는 부극성의 펄스를 인가함으로써 스캔전극과 서스테인 전극 간의 전위차를 충분히 크게함으로써 첫번째 서스테인 방전을 안정적으로 발생시킴으로써, 두번째 이후의 나머지 서스테인 방전들 또한 원활하게 발생시킨다.As described in detail above, in the sustain discharge of the plasma display panel, the present invention provides a case where the first sustain driving pulse is applied to the scan electrode during the sustain period and a predetermined size is applied to the sustain electrode. The first sustain discharge is stably generated by applying a negative pulse having a sufficiently large potential difference between the scan electrode and the sustain electrode, so that the second and subsequent sustain discharges are also generated smoothly.

서스테인 방전이 완료된 후, 소거 구간에서는 펄스 폭과 전압 레벨이 작은소 거 램프파형(Ramp-ers)의 전압이 Z 전극에 공급되어 전화면의 셀들 내에 잔류하는 벽 전하를 소거시킨다.After the sustain discharge is completed, a voltage of an erase ramp waveform (Ramp-ers) having a small pulse width and a small voltage level is supplied to the Z electrode to erase the wall charge remaining in the cells of the full screen.

이와 같이 함으로써, 하나의 서브 필드에서의 플라즈마 디스플레이 패널의구동과정이 완성된다.In this way, the driving process of the plasma display panel in one subfield is completed.

이상에서 보는 바와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. As described above, the technical configuration of the present invention described above will be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the following claims rather than the detailed description, and the meaning and scope of the claims and All changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

상술한 바와 같이, 본 발명은 서브 필드의 첫번째 서스테인 방전이 안정적으로 일어나도록 함으로써 전체적으로 서스테인 방전이 원활하게 일어나도록 한다.As described above, the present invention allows the first sustain discharge of the subfield to occur stably so that the sustain discharge occurs smoothly as a whole.

Claims (6)

발광횟수가 다른 다수개의 서브필드가 리셋 구간, 어드레스 구간, 서스테인 구간으로 나뉘고, 각 구간에서 스캔 전극, 서스테인 전극, 어드레스 전극에 소정의 펄스 전압을 인가하여 화상을 표현하는 플라즈마 디스플레이 패널의 구동방법에 있어서,A method of driving a plasma display panel in which a plurality of subfields having different emission counts are divided into a reset period, an address period, and a sustain period, and a predetermined pulse voltage is applied to the scan electrode, the sustain electrode, and the address electrode in each period. In 상기 서스테인 구간 동안 상기 스캔 전극에 인가되는 첫번째 서스테인 구동펄스의 크기는 두번째 이후의 나머지 서스테인 구동펄스들의 크기보다 큰 것을특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And a magnitude of the first sustain driving pulse applied to the scan electrode during the sustain period is larger than that of the remaining sustain driving pulses after the second. 제 1 항에 있어서,The method of claim 1, 상기 첫번째 서스테인 구동펄스의 크기와 상기 두번째 이후의 나머지 서스테인 구동펄스들의 크기의 차이는 40 V 이상 75 V 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And a difference between the magnitude of the first sustain driving pulse and the magnitude of the remaining sustain driving pulses after the second is 40 V or more and 75 V or less. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 첫번째 서스테인 구동펄스는 적어도 하나 이상의 서브 필드에서 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And the first sustain driving pulse is applied in at least one subfield. 발광횟수가 다른 다수개의 서브필드가 리셋 구간, 어드레스 구간, 서스테인 구간으로 나뉘고, 각 구간에서 스캔 전극, 서스테인 전극, 어드레스 전극에 소정의 펄스 전압을 인가하여 화상을 표현하는 플라즈마 디스플레이 패널의 구동방법에 있어서,A method of driving a plasma display panel in which a plurality of subfields having different emission counts are divided into a reset period, an address period, and a sustain period, and a predetermined pulse voltage is applied to the scan electrode, the sustain electrode, and the address electrode in each period. In 상기 서스테인 구간 동안 상기 스캔 전극에 정극성의 첫번째 서스테인 구동펄스가 인가되는 동시에 상기 서스테인 전극에 부극성의 펄스가 인가되는 것을특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And the first sustain driving pulse of positive polarity is applied to the scan electrode during the sustain period, and the negative pulse is applied to the sustain electrode. 제 2 항에 있어서,The method of claim 2, 상기 부극성의 펄스의 크기는 40 V 이상 75 V 이하인 것을 특징으로 하는플라즈마 디스플레이 패널의 구동방법.And the magnitude of the negative pulse is 40 V or more and 75 V or less. 제 4 항 또는 제 5 항에 있어서,The method according to claim 4 or 5, 상기 부극성의 펄스는 적어도 하나 이상의 서브 필드에서 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And wherein the negative pulse is applied in at least one subfield.
KR1020040103259A 2004-12-08 2004-12-08 Driving method of plasma displaypanel KR20060064410A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040103259A KR20060064410A (en) 2004-12-08 2004-12-08 Driving method of plasma displaypanel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040103259A KR20060064410A (en) 2004-12-08 2004-12-08 Driving method of plasma displaypanel

Publications (1)

Publication Number Publication Date
KR20060064410A true KR20060064410A (en) 2006-06-13

Family

ID=37159977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040103259A KR20060064410A (en) 2004-12-08 2004-12-08 Driving method of plasma displaypanel

Country Status (1)

Country Link
KR (1) KR20060064410A (en)

Similar Documents

Publication Publication Date Title
EP1734499A2 (en) Plasma display apparatus and driving method thereof
KR100667110B1 (en) Device and Method for Driving Plasma Display Panel
KR100667550B1 (en) Driving Method for Plasma Display Panel
KR100747168B1 (en) Driving Apparatus and Method for Plasma Display Panel
KR100761120B1 (en) Plasma Display Apparatus
KR20070008355A (en) Plasma display apparatus and driving method of plasma display panel
KR100747169B1 (en) Plasma Display Apparatus and Driving Method for Plasma Display Apparatus
KR100793063B1 (en) Apparatus for Plasma Display and Driving Method for Plasma Display Apparatus
KR100761166B1 (en) Plasma Display Apparatus and Driving Method thereof
KR100625533B1 (en) Driving Method for Plasma Display Panel
KR20070027052A (en) Plasma display apparatus and driving method thereof
KR20060086775A (en) Driving method for plasma display panel
KR100757546B1 (en) Plasma Display Apparatus and Driving Method of the Same
KR20060064410A (en) Driving method of plasma displaypanel
KR100634695B1 (en) Driving Apparatus and Method for Plasma Display Panel
KR100793089B1 (en) Plasma Display Apparatus
KR100726956B1 (en) Driving Method for Plasma Display Panel
KR100634696B1 (en) Driving Apparatus and Method for Plasma Display Panel
KR100774870B1 (en) Plasma Display Apparatus
KR100800435B1 (en) Driving Method for Plasma Display Panel
KR100727298B1 (en) Plasma Display Apparatus and Driving Method thereof
KR20070055005A (en) Plasma display apparatus
KR20060091210A (en) Driving method of plasma display panel
KR20070075209A (en) Plasma display apparatus
KR20060081613A (en) Driving apparatus and method for plasma display panel

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination