KR20060064349A - 반도체메모리소자 - Google Patents

Abstract

본 발명은 고속 동작이 가능한 반도체메모리소자를 제공하기 위한 것으로, 이를 위한 본 발명으로 워드라인 및 비트라인에 의해 액세스되며 데이터를 저장하기 위한 단위메모리셀; 상기 비트라인 쌍에 인가된 데이터를 감지 및 증폭하기 위한 비트라인 감지증폭기; 비트라인 분리신호에 따라 상기 단위메모리셀과 상기 비트라인 감지증폭기를 분리시키기 위한 비트라인 분리수단; 제1 구동제어신호에 응답하여 상기 비트라인 감지증폭기의 제1 구동전원라인에 노말전압을 공급하기 위한 제1 구동전원 공급드라이버; 제2 구동제어신호에 응답하여 상기 제1 구동전원라인에 외부전원을 공급하기 위한 제2 구동전원 공급 드라이버; 제3 구동제어신호에 응답하여 상기 비트라인 감지증폭기의 제2 구동전원라인에 제1 전원전압을 공급하기 위한 제3 구동전원 공급드라이버; 상기 비트라인 쌍에 프리차지 전압을 인가하기 위한 비트라인 프리차지수단; 상기 제1 및 제2 구동전원 라인에 상기 프리차지전압을 인가하기 위한 구동전원라인 프리차지수단; 상기 외부전원의 레벨을 다운시켜 클램핑 전원전압으로 공급하기 위한 클램핑 전원전압 생성수단; 및 상기 클램핑 전원전압을 구동전원으로 인가받으며, 균등화신호에 응답하여 상기 비트라인 프리차지수단과 상기 구동전원라인 프리차지수단을 구동시키기 위한 프리차지 구동제어수단을 구비하는 반도체메모리소자를 제공한다.

프리차지, 동작 속도, 전압레벨, 클램핑 전원전압, 외부전원

Description

반도체메모리소자{SEMICONDUCTOR MEMORY DEVICE}

도 1은 종래기술에 따른 반도체메모리소자의 블록 구성도.

도 2는 본 발명의 일 실시 예에 따른 반도체메모리소자의 블록 구성도.

도 3은 도 2의 동작 파형도.

* 도면의 주요 부분에 대한 부호의 설명

600 : 클램핑 전원전압 생성부

700 : 프리차지 구동제어부

본 발명은 반도체 설계 기술에 관한 것으로, 특히 고속동작이 가능한 반도체메모리소자에 관한 것이다.

반도체 메모리소자의 동작속도가 고속화됨에 따라 데이터 입출력에 대한 고속화 요구가 증가하고 있다.

데이터 입출력을 고속화하기 위해 여러 가지 방법들이 개발되고 있으며 그 중의 하나가 데이터 입출력라인 쌍을 빠른 속도로 디벨럽(Develop)시키고 빠른 속도로 프리차지시키는 것이다.

다시 말해, 데이터 입출력라인 쌍을 디벨럽시키는 시간과 데이터 입출력라인 쌍을 프리차지시키는 시간을 합한 시간에 의해 데이터 입출력 속도가 결정된다.

도 1은 종래기술에 따른 반도체메모리소자의 블록 구성도이다.

도 1을 참조하면, 종래기술에 따른 반도체메모리소자는 워드라인(WL) 및 비트라인(BL, /BL)에 의해 액세스되며 데이터를 저장하기 위한 단위메모리셀(10)과, 비트라인 쌍(BL, /BL)에 인가된 데이터를 감지 및 증폭하기 위한 비트라인 감지증폭기(50)와, 비트라인 분리신호(SHL)에 따라 단위메모리셀(10)과 비트라인 감지증폭기(50)를 분리시키기 위한 비트라인 분리부(20)와, 외부전원(VDD)의 레벨을 다운시켜 클램핑 전원전압(VDDCLP)으로 공급하기 위한 클램핑 전원전압 생성부(60)와, 구동제어신호 SAP2에 응답하여 비트라인 감지증폭기(50)의 제1 구동전원라인(CSP)에 노말전압(VCORE)을 공급하기 위한 제1 구동전원 공급드라이버(NM1)와, 구동제어신호 SAP1에 응답하여 제1 구동전원라인(CSP)에 클램핑 전원전압(VDDCLP)을 공급하기 위한 제2 구동전원 공급 드라이버(NM2)와, 구동제어신호 SAN에 응답하여 비트라인 감지증폭기(50)의 제2 구동전원라인(CSN)에 전원전압 VSS를 공급하기 위한 제3 구동전원 공급드라이버(NM3)와, 비트라인 쌍(BL, /BL)에 프리차지 전압(VBLP)을 인가하기 위한 비트라인 프리차지부(30)와, 비트라인 감지증폭기(50)의 제1 및 제2 구동전원 라인(CSP, CSN)에 프리차지전압(VBLP)을 인가하기 위한 구동전원라인 프 리차지부(40)와, 균등화신호(BLEQ)에 응답하여 비트라인 프리차지부(30)와 구동전원라인 프리차지부(40)를 구동시키기 위한 프리차지 구동제어부(70)를 구비한다.

그리고 프리차지 구동제어부(70)는 균등화신호(BLEQ)를 반전시켜 출력하는 인버터(I1)로서, 클램핑 전원전압(VDDCLP) 또는 전원전압 VSS의 레벨로 출력한다. 즉, 프리차지 구동제어부(70)는 균등화신호(BLEQ)를 각각의 게이트 입력으로 가지며 클램핑 전원전압(VDDCLP) 및 전원전압 VSS 사이에 직렬 연결된 PMOS트랜지스터 및 NMMOS트랜지스터(도면에 도시되지 않음)로 구현된다.

다음에서는 종래기술에 따른 반도체메모리소자의 동작을 간략히 살펴보도록 한다.

먼저, 액티브 커맨드가 인가되어 워드라인(WL)이 활성화되면 단위메모리셀(10)의 데이터가 비트라인(BL)에 미세전압으로 유입된다.

이어, 활성화된 구동제어신호 SAP1 및 SAN에 응답하여 제1 및 제3 구동전원 공급 드라이버(NM1, NM3)가 각각 제1 및 제2 구동전원 라인(CSP, CSN)에 클램핑 전원전압(VDDCLP) 및 전원전압 VSS를 공급한다. 따라서, 비트라인 감지증폭기(50)가 액티브되어 비트라인 쌍(BL, /BL) 사이의 전압레벨 차이를 감지하여 증폭시킨다.

전술한 바와 같이 반도체메모리소자는 비트라인 감지증폭기의 초기 구동 시 노말전압(VCORE)보다 높은 레벨의 클램핑 전원전압(VDDCLP)을 제1 구동전원라인(CSP)에 인가하므로서, 비트라인 감지증폭기가 비트라인 쌍 사이의 전압 레벨 차이를 감지하여 증폭하기 위한 초기 동작 시 소요되는 시간을 단축시켜 소자의 고속 동작을 지원한다. 이는, 소자의 동작 속도가 비트라인 감지증폭기의 초기 구동시간 에 의해 크게 좌우되기 때문이다.

한편, 종래기술에 따른 반도체메모리소자에 액티브 커맨드가 각 뱅크 당 연속적으로 인가되거나 동시에 인가되면, 해당되는 복수의 비트라인 감지증폭기들이 일시에 구동되기 때문에 과도한 전류소모가 발생한다.

이와같은 경우, 클램핑 전원전압 생성부에 의해 공급되는 클램핑 전원전압의 레벨은 NMOS트랜지스터에 의해 한정적으로 공급되기 때문에 비트라인 감지증폭기에서 요구하는 전류량을 만족시키지 못하게 되어, 데이터를 감지 및 증폭하는데 많은 시간이 소요되어 소자가 고속동작을 지원하기 어렵게 된다.

또한, 비트라인 감지증폭기의 과도한 전류소모로 인해 클램핑 전원전압의 레벨이 하강하게 되고 이후 프리차지 시 까지 안정적인 레벨로 회복되지 못하게 되면, 프리차지 시 프리차지 구동제어부의 동작이 확실하지 못해 프리차지 동작이 불안정 해지는 문제점이 발생한다.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 고속 동작이 가능한 하는 반도체메모리소자를 제공하는데 그 목적이 있다.

상기의 기술적 과제를 달성하기 위한 본 발명의 일측면에 따른 반도체메모리소자는 워드라인 및 비트라인에 의해 액세스되며 데이터를 저장하기 위한 단위메모 리셀; 상기 비트라인 쌍에 인가된 데이터를 감지 및 증폭하기 위한 비트라인 감지증폭기; 비트라인 분리신호에 따라 상기 단위메모리셀과 상기 비트라인 감지증폭기를 분리시키기 위한 비트라인 분리수단; 제1 구동제어신호에 응답하여 상기 비트라인 감지증폭기의 제1 구동전원라인에 노말전압을 공급하기 위한 제1 구동전원 공급드라이버; 제2 구동제어신호에 응답하여 상기 제1 구동전원라인에 외부전원을 공급하기 위한 제2 구동전원 공급 드라이버; 제3 구동제어신호에 응답하여 상기 비트라인 감지증폭기의 제2 구동전원라인에 제1 전원전압을 공급하기 위한 제3 구동전원 공급드라이버; 상기 비트라인 쌍에 프리차지 전압을 인가하기 위한 비트라인 프리차지수단; 상기 제1 및 제2 구동전원 라인에 상기 프리차지전압을 인가하기 위한 구동전원라인 프리차지수단; 상기 외부전원의 레벨을 다운시켜 클램핑 전원전압으로 공급하기 위한 클램핑 전원전압 생성수단; 및 상기 클램핑 전원전압을 구동전원으로 인가받으며, 균등화신호에 응답하여 상기 비트라인 프리차지수단과 상기 구동전원라인 프리차지수단을 구동시키기 위한 프리차지 구동제어수단을 구비한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도 2는 본 발명의 일 실시예에 따른 반도체메모리소자의 블록 구성도이다.

도 2를 참조하면, 본 발명의 일 실시예에 따른 반도체메모리소자는 워드라인(WL) 및 비트라인(BL, /BL)에 의해 액세스되며 데이터를 저장하기 위한 단위메모리 셀(100)과, 비트라인 쌍(BL, /BL)에 인가된 데이터를 감지 및 증폭하기 위한 비트라인 감지증폭기(500)와, 비트라인 분리신호(SHL)에 따라 단위메모리셀(100)과 비트라인 감지증폭기(500)를 분리시키기 위한 비트라인 분리부(200)와, 구동제어신호 SAP2에 응답하여 비트라인 감지증폭기(500)의 제1 구동전원라인(CSP)에 노말전압(VCORE)을 공급하기 위한 제1 구동전원 공급드라이버(NM4)와, 구동제어신호 SAP1에 응답하여 제1 구동전원라인(CSP)에 외부전원(VDD)을 공급하기 위한 제2 구동전원 공급 드라이버(NM5)와, 구동제어신호 SAN에 응답하여 비트라인 감지증폭기(50)의 제2 구동전원라인(CSN)에 전원전압 VSS를 공급하기 위한 제3 구동전원 공급드라이버(NM6)와, 비트라인 쌍(BL, /BL)에 프리차지 전압(VBLP)을 인가하기 위한 비트라인 프리차지부(300)와, 비트라인 감지증폭기(500)의 제1 및 제2 구동전원 라인(CSP, CSN)에 프리차지전압(VBLP)을 인가하기 위한 구동전원라인 프리차지부(400)와, 외부전원(VDD)의 레벨을 다운시켜 클램핑 전원전압(VDDCLP)으로 공급하기 위한 클램핑 전원전압 생성부(600)와, 클램핑 전원전압을 구동전원으로 인가받으며 균등화신호(BLEQ)에 응답하여 비트라인 프리차지부(300)와 구동전원라인 프리차지부(400)를 구동시키기 위한 프리차지 구동제어부(700)를 구비한다.

한편, 프리차지 구동제어부(700)는 인버터(I2)를 구비하므로서 균등화신호(BLEQ)에 응답하여 출력신호를 반전시켜 출력하되, 균등화신호(BLEQ)가 논리레벨 'L'를 갖는 경우에는 출력신호를 클램핑 전원전압(VDDCLP) 레벨로 출력하며, 균등화신호(BLEQ)가 논리레벨 'H'를 갖는 경우에는 출력신호를 전원전압 VSS 레벨로 출력한다.

도 3은 도 2의 반도체메모리소자의 동작 파형도로서, 이를 참조하여 반도체메모리소자의 동작을 살펴보도록 한다.

먼저, 액티브 커맨드(ACT)가 인가되면, 해당 워드라인(WL)이 액티브되어 단위메모리셀(500)의 데이터가 비트라인(/BL)에 미세전압으로 유입된다.

또한, 액티브 커맨드(ACT)에 의해 활성화된 구동제어신호 SAP1에 응답하여 제2 구동전원 공급드라이버(NM5)는 비트라인 감지증폭기(500)의 제1 구동전원라인(CSP)에 외부전원(VDD)을 바로 공급하며, 제3 구동전원 공급드라이버(NM6)는 구동제어신호 SAN에 응답하여 제2 구동전원라인(CSN)에 전원전압 VSS을 공급한다.

그리고 소정시간 이후에는 구동제어신호 SAP1이 비활성화되고, 구동제어신호 SAP2가 활성화되면, 제1 구동전원 공급드라이버(NM4)가 이에 응답하여 제1 구동전원라인(CSP)에 노말전압(VCORE)을 공급한다.

이와같이, 구동전원의 인가로 액티브된 비트라인 감지증폭기(500)는 비트라인 쌍(BL, /BL) 사이의 미세전압을 감지하여 증폭한다.

이후, 프리차지 커맨드(PCG)가 인가되면, 이에 의해 구동제어신호 SAP2 및 SAN이 비활성화되어 제1 및 제3 구동전원 공급 드라이버(NM4 및 NM6)가 턴오프된다.

그리고 프리차지 커맨드(PCG)에 의해 균등화신호(BLEQ)가 논리레벨 'L'로 비활성화되므로, 프리차지 구동제어부(700)가 이에 응답하여 출력신호를 논리레벨 'H'로 출력하여 이에 제어받는 비트라인 프리차지부(300) 및 구동전원라인 프리차지부(400)가 각각 비트라인 쌍(BL, /BL) 및 구동전원라인(CSP, CSN)을 프리차지 전 압(VBLP) 레벨로 구동하도록 한다.

전술한 바와 같이 본 발명에 따른 반도체메모리소자는 비트라인 감지증폭기의 초기 구동 시 외부전원(VDD)을 직접 제1 구동전원라인에 인가하여 구동하므로, 뱅크 별로 액티브 커맨드가 연속적으로 인가되거나 동시에 인가되어 모든 뱅크가 액티브 되어 다량의 전류소모가 발생하는 경우에도 충분한 전류를 공급할 수 있어, 안정적으로 감지 및 증폭 동작을 수행한다. 즉, 비트라인 감지증폭기의 구동전원이 충분하게 공급되므로, 비트라인 감지증폭기의 구동시간이 줄어 소자의 데이터 입출력 시간이 단축되므로, 소자의 고속 동작이 가능해 진다.

그리고 본 발명에 따른 반도체메모리소자에서는 클램핑 전원전압을 프리차지 시에만 사용하기 때문에, 프리차지 시 클램핑 전원전압에 대한 부하가 종래에 비해 상대적으로 줄어들므로 프리차지가 안정적으로 수행된다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

전술한 본 발명은 비트라인 감지증폭기의 초기 구동 시 외부전원을 직접 인가하므로서, 복수의 뱅크가 일시에 구동되는 경우에도 충분한 전류를 공급하여 비트라인 감지증폭기의 구동이 빠른 시간 내에 수행되도록 하여, 소자의 고속동작을 지원한다.

Claims (2)

1. 워드라인 및 비트라인에 의해 액세스되며 데이터를 저장하기 위한 단위메모리셀;

   상기 비트라인 쌍에 인가된 데이터를 감지 및 증폭하기 위한 비트라인 감지증폭기;

   비트라인 분리신호에 따라 상기 단위메모리셀과 상기 비트라인 감지증폭기를 분리시키기 위한 비트라인 분리수단;

   제1 구동제어신호에 응답하여 상기 비트라인 감지증폭기의 제1 구동전원라인에 노말전압을 공급하기 위한 제1 구동전원 공급드라이버;

   제2 구동제어신호에 응답하여 상기 제1 구동전원라인에 외부전원을 공급하기 위한 제2 구동전원 공급 드라이버;

   제3 구동제어신호에 응답하여 상기 비트라인 감지증폭기의 제2 구동전원라인에 제1 전원전압을 공급하기 위한 제3 구동전원 공급드라이버;

   상기 비트라인 쌍에 프리차지 전압을 인가하기 위한 비트라인 프리차지수단;

   상기 제1 및 제2 구동전원 라인에 상기 프리차지전압을 인가하기 위한 구동전원라인 프리차지수단;

   상기 외부전원의 레벨을 다운시켜 클램핑 전원전압으로 공급하기 위한 클램핑 전원전압 생성수단; 및

   상기 클램핑 전원전압을 구동전원으로 인가받으며, 균등화신호에 응답하여 상기 비트라인 프리차지수단과 상기 구동전원라인 프리차지수단을 구동시키기 위한 프리차지 구동제어수단

   을 구비하는 반도체메모리소자.
2. 제1항에 있어서,

   상기 프리차지 구동제어수단은,

   상기 균등화신호를 입력받아 반전시켜 출력하기 위한 인버터를 구비하되,

   상기 인버터의 제1 구동전원으로 상기 클램핑 전원전압을 인가받으며, 상기 인버터의 제2 구동전원으로 상기 제1 전원전압을 인가받는 것

   을 특징으로 하는 반도체메모리소자.

Images