KR100612951B1

KR100612951B1 - 반도체 메모리 소자

Info

Publication number: KR100612951B1
Application number: KR1020040022247A
Authority: KR
Inventors: 서주영
Original assignee: 주식회사 하이닉스반도체
Priority date: 2004-03-31
Filing date: 2004-03-31
Publication date: 2006-08-14
Also published as: KR20050097153A

Abstract

본 발명은 오버드라이버를 오프시켜 테스트할 수 있어 오버드라이빙의 필요여부를 판단할 수 있는 반도체 메모리 소자를 제공하기 위한 것으로, 이를 위한 본발명으로 메모리셀 어레이; 상기 메모리셀 어레이의 비트라인쌍에 실린 데이터를 감지 및 증폭하기 위한 다수의 비트라인 감지증폭기를 포함하는 감지증폭기 어레이; 상기 비트라인 감지증폭기의 제1 전원라인을 노말전압으로 구동하기 위한 제1 구동수단; 상기 비트라인 감지증폭기의 제2 전원라인을 접지전압으로 구동하기 위한 제2 구동수단; 상기 비트라인 감지증폭기의 상기 제1 전원라인을 오버드라이빙전압으로 구동하기 위한 제3 구동수단; 상기 비트라인 감지증폭기의 오버 드라이빙 구간을 포함하는 활성화 구간을 갖는 오버드라이버 테스트신호를 생성하기 위한 테스트모드신호 생성수단; 및 상기 제1 내지 제3 구동수단을 제어하기 위한 제1 내지 제3 제어신호를 생성하되, 상기 오버드라이버 테스트신호에 응답하여 상기 제3 제어신호를 비활성화시키기 위한 감지증폭기 전원라인 구동 제어수단을 구비하는 반도체 메모리 소자를 제공한다.

오버드라이빙, 고전압, 테스트모드, 비트라인 감지증폭기, 전류소모

Description

반도체 메모리 소자{SEMICONDUCTOR MEMORY DEVICE}

도 1은 종래기술에 따른 반도체 메모리 소자의 블록 구성도.

도 2는 도 1의 BL 구동제어부의 내부 회로도.

도 3은 도 1의 동작 파형도.

도 4는 본 발명에 따른 오버드라이버를 오프시켜 테스트하기 위한 반도체 메모리 소자의 블록 구성도.

도 5는 도 4의 오버드라이버 온오프 및 구동제어부의 내부 회로도.

도 6은 도 4의 동작 파형도.

* 도면의 주요부분의 부호에 대한 설명

300 : 테스트모드 신호 생성부

400 : S/A 전원라인 드라이버 제어부

본 발명은 반도체 설계 기술에 관한 것으로, 특히 반도체 메모리 소자의 오버드라이빙 구조에 관한 것이다.

일반적으로 메모리 소자의 저 전력화를 위하여 낮은 구동전압을 사용하게 되면서, DRAM을 비롯한 메모리 소자에서 비트라인 감지증폭기의 동작을 돕기 위한 여러가지 기술적 보완들이 있어 왔는데, 그 중 하나가 비트라인 감지증폭기의 오버드라이빙 구조이다.

통상적으로, 로우 어드레스에 의해서 활성화된 워드라인에 연결된 다수개의 메모리셀의 데이터가 비트라인에 전달되고, 비트라인 감지증폭기는 비트라인 쌍의 전압 차이를 센싱하여 증폭하게 된다.

상기의 과정 중, 수천 개의 비트라인 감지증폭기가 동시에 동작을 시작하므로, 이를 구동하기 위한 충분한 양의 전류를 공급할 수 있는가 여부에 따라서, 비트라인 감지증폭기 구동시간이 결정된다. 그러나 메모리 소자의 저전력화 추세에 따른 동작 전압의 저하에 의해 충분한 양의 전류를 일순간에 공급하는데는 무리가 있다. 이를 해결하기 위해, 비트라인 감지증폭기의 동작 초기(셀과 비트라인간 전하공유 직후)에 비트라인 감지증폭기의 전원라인(RTO)에 노말전압(통상, 내부코어전압)보다 높은 전압을 순간적으로 공급하는 비트라인 감지증폭기 오버드라이빙 구조를 채택하게 되었다.

도 1은 종래 기술에 따른 오버드라이빙 구조를 가진 반도체 메모리 소자의 블럭 구성도이다.

도 1을 참조하면, 반도체 메모리 소자는 메모리셀어레이블록(10)과, 메모리 셀어레이블록(10)의 비트라인 쌍(BL, /BL)의 데이터를 감지 및 증폭하기 위한 비트라인 감지증폭블록(20)과, 비트라인 감지증폭블록(20)에 코어전압(Vcore) 및 접지전압(Vss)을 공급하여 구동시키기 위한 노말전압 드라이버(PM1) 및 접지전압 드라이버(NM1)와, 비트라인 감지증폭블록(20)의 동작초기 시 전원전압(Vdd)을 일시적으로 공급하기 위한 오버 드라이버(PM2)와, 노말전압 드라이버(PM1), 전원제어신호(in1 ∼ in4)를 인가받아 노말전압 드라이버(PM1), 접지전압 드라이버(NM1) 및 오버드라이버(PM2)를 액티브시키는 제어신호(out1, out2, out3)를 생성하기 위한 SA 전원라인 드라이버 제어부(30)를 구비한다.

참고적으로, 균등화 신호(eq)는 비트라인 감지증폭블록(20) 내 비트라인 감지증폭기의 제1 BL 감지증폭기 전원라인(RTO) 및 제2 BL 감지증폭기 전원라인(SB)을 연결시켜 프리차지하기 위한 신호이다.

도 2는 도 1의 SA 전원라인 드라이버 제어부(30)의 내부 회로도이다.

도 2를 참조하면, SA 전원라인 드라이버 제어부(30)는 전원제어신호 in4의 활성화 동안 전원제어신호 in1 ∼ in3를 인가받아 오버드라이빙 제어신호(out1)와 노말드라이빙 제어신호(out2)와 접지드라이빙 제어신호(out3)를 생성하기 위한 신호 생성부(32)와, 신호 생성부(32)의 각 출력신호의 레벨을 변환하고 이를 반전시켜 출력시키기 위한 출력부(34)로 구성된다.

도 3은 도 1의 동작 파형도로써, 이를 참조하여 액티브신호(act)의 활성화로 부터 프리차지신호(pcg)가 활성화될 때까지의 반도체 메모리 소자 동작을 살펴보도록 한다.

액티브신호(act) 및 로우 어드레스에 의해 전원제어신호(in1 ∼ in4)가 활성화된다. SA 전원라인 드라이버 제어부(30)는 전원제어신호 in4에 응답하여 전원제어신호 in1를 접지드라이빙 제어신호(out3)로 출력하고, 전원제어신호 in2 및 in3의 활성화 시 오버드라이빙 제어신호(out1)로 활성화하여 출력한다. 오버드라이버(PM2)는 오버드라이빙 제어신호(out1)에 응답하여 비트라인 감지증폭블록(20)의 제1 BL 감지증폭기 전원라인(RTO)에 전원전압(Vdd)을 인가시키고, 접지전압 드라이버(NM1)는 접지드라이빙 제어신호(out3)에 응답하여 제2 BL 감지증폭기 전원라인(SB)에 접지전압(Vss)을 인가시킨다. 따라서, 동일한 전압레벨을 갖던 제1 BL 감지증폭기 전원라인(RTO) 및 제2 BL 감지증폭기 전원라인(SB)들 중 제1 BL 감지증폭기 전원라인(RTO)은 코어전압(Vcore) 이상으로 상승하고, 제2 BL 감지증폭기 전원라인(SB)은 접지전압레벨(Vss)로 하강한다. 이어 전원제어신호 in2 및 in3가 비활성화되면, SA 전원라인 드라이버 제어부(30)가 이에 응답하여 노말드라이빙 제어신호(out2)를 활성화시킨다. 노말전압 드라이버(PM1)가 노말드라이빙 제어신호(out2)에 응답하여 비트라인 감지증폭블록(20) 내 제1 BL 감지증폭기 전원라인(RTO)에 코어전압(Vcore)을 인가시키므로, 제1 BL 감지증폭기 전원라인(RTO)이 코어전압(Vcore)으로 하강한다. 이후 프리차지신호(pcg)가 활성화되면 전원제어신호in4 및 in1가 비활성화되면 SA 전원라인 드라이버 제어부(30)가 접지드라이빙 제어신호(out3)와 노말드라이빙 제어신호(out2)를 비활성화 시킨다.

한편, 상기와 같은 종래기술을 사용하는 경우에는 그 필요 여부와 상관없이 항상 오버드라이빙을 수행하기 때문에, 오버드라이빙이 필요치 않은 경우에도 사용 되어 불필요한 전류소모를 발생시킨다.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 오버드라이버를 오프시킨 상태에서 테스트를 진행할 수 있어 오버드라이빙의 필요여부를 판단할 수 있는 반도체 메모리 소자를 제공한다.

상기의 기술적 과제를 달성하기 위한 본 발명의 일측면에 따르면, 반도체 메모리 소자는 메모리셀 어레이; 상기 메모리셀 어레이의 비트라인쌍에 실린 데이터를 감지 및 증폭하기 위한 다수의 비트라인 감지증폭기를 포함하는 감지증폭기 어레이; 상기 비트라인 감지증폭기의 제1 전원라인을 노말전압으로 구동하기 위한 제1 구동수단; 상기 비트라인 감지증폭기의 제2 전원라인을 접지전압으로 구동하기 위한 제2 구동수단; 상기 비트라인 감지증폭기의 상기 제1 전원라인을 오버드라이빙전압으로 구동하기 위한 제3 구동수단; 상기 비트라인 감지증폭기의 오버 드라이빙 구간을 포함하는 활성화 구간을 갖는 오버드라이버 테스트신호를 생성하기 위한 테스트모드신호 생성수단; 및 상기 제1 내지 제3 구동수단을 제어하기 위한 제1 내지 제3 제어신호를 생성하되, 상기 오버드라이버 테스트신호에 응답하여 상기 제3 제어신호를 비활성화시키기 위한 감지증폭기 전원라인 구동 제어수단을 구비한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도 4는 본 발명의 일실시예에 따른 오버드라이버를 오프시켜 테스트하기 위한 반도체 메모리 소자의 블록 구성도이다.

도 4를 참조하면, 본 실시예에 따른 반도체 메모리 소자는 메모리셀어레이블록(100)과, 메모리셀어레이블록(100) 내 복수의 비트라인 쌍(BL, /BL)의 데이터를 감지 및 증폭하기 위한 비트라인 감지증폭블록(200)과, 비트라인 감지증폭블록(200)에 코어전압(Vcore) 및 접지전압(Vss)을 공급하기 위한 노말전압 드라이버(PM3) 및 접지전압 드라이버(NM2)와, 비트라인 감지증폭블록(200)의 동작초기 시 전원전압(Vdd)을 일시적으로 공급하기 위한 오버 드라이버(PM4)와, 오버 드라이버(PM4)의 동작구간(오버드라이빙 구간)을 포함하는 활성화 구간을 갖는 오버드라이버 테스트신호(tm_saovd)를 생성하는 테스트모드 신호생성부(300)와,

전원제어신호(in1 ∼ in4)를 인가받아 노말전압 드라이버(PM3), 접지전압 드라이버(NM2) 및 오버드라이버(PM4)를 액티브시키는 제어신호(out1, out2, out3)를 생성하되, 오버드라이버 테스트신호(tm_saovd)에 응답하여 접지드라이빙제어신호 out3를 비활성화시키는 SA 전원라인 드라이버 제어부(400)를 구비한다.

이를 종래기술에 따른 반도체메모리소자(도 1참조)와 비교하여 보면, 오버드라이버 테스트신호(tm_saovd)를 생성하는 테스트모드신호 생성부(300)가 추가된 것을 확인할 수 있다. 그리고 SA 전원라인 드라이버 제어부(400)는 테스트신호(tm_saovd)에 제어받아 오버드라이빙 제어신호(out1)의 활성화 여부를 결정하는 것을 알 수 있다.

따라서, 종래에는 오버드라이버(PM4)의 사용이 필요한지를 테스트할 수 없었던 반면, 본 발명에서는 테스트모드신호 생성부(300)를 통해 오버드라이버 테스트신호(tm_saovd)를 생성하고 이에 제어받아 SA 전원라인 드라이버 제어부(400)가 오버드라이버(PM4)를 활성화시키는 과정을 통해 오버드라이빙이 필요한지를 테스트할 수 있다.

도 5는 도 4의 SA 전원라인 드라이버 제어부(400)의 내부 회로도이다.

도 5를 참조하면, SA 전원라인 드라이버 제어부(400)는 전원제어신호 in4의 활성화 동안 전원제어신호 in1 내지 in3를 인가받아 오버드라이빙 제어신호(out1)와 노말드라이빙 제어신호(out2)와 접지드라이빙 제어신호(out3)를 생성하고, 오버드라이버 테스트신호(tm_saovd)가 활성화되면 오버드라이빙 제어신호(out1)를 비활성화시키는 신호 생성부(420)와, 신호 생성부(420)의 각 출력신호의 레벨을 변환하고 이를 반전시켜 출력시키기 위한 출력부(440)로 구성된다.

그리고 신호생성부(420)는 전원제어신호 in1를 반전시키기 위한 인버터(I1)와, 인버터(I1)의 출력신호와 전원제어신호 in4를 입력으로 갖는 낸드게이트(ND1)와, 낸드게이트(ND1)의 출력신호를 지연시켜 접지드라이빙 제어신호(out3)로 출력하기 위한 인버터(I2, I3)와, 전원제어신호 in2 및 in3를 입력으로 갖는 낸드게이트(ND2)와, 낸드게이트(ND2)의 출력신호와 오버드라이버 테스트신호(tm_saovd)와 전원제어신호 in4를 입력으로 갖는 3입력 낸드게이트(ND3)와, 낸드게이트(ND3)의 출력신호를 지연시켜 오버드라이빙 제어신호(out1)로 출력하기 위한 인버터(I4, I5)와, 인버터(I2, I5)의 출력신호를 입력으로 하여 노말드라이빙 제어신호(out2)로 출력하기 위한 낸드게이트(ND4)로 구현된다.

참고적으로, 출력부(440)는 신호생성부(420)의 출력신호(out1, out2, out3)의 레벨을 변환하고 이를 반전시켜 출력시키기 위한 복수개의 출력부(442, 444, 446)로 구성된다.

도 6은 도 4의 동작 파형도로서, 이를 참조하여 오버드라이버를 오프시키고 테스트하는 반도체 메모리소자의 동작을 살펴보도록 한다.

도 6를 참조하면, 액티브신호(act) 및 로우 어드레스에 의해 전원제어신호 (in1 ∼ in4)가 활성화된다. 그리고 테스트모드신호생성부(300)에 의해서 오버드라이버 테스트신호(tm_saovd)가 활성화된다.

SA 전원라인 드라이버 제어부(400)는 전원제어신호 in1 및 in4의 활성화에 응답하여 접지드라이빙 제어신호(out3)를 활성화시키며, 전원제어신호 in2 및 in3가 인가된 경우라도 오버드라이버 테스트신호(tm_saovd)의 활성화에 응답하여 오버드라이빙 제어신호(out1)를 활성화시키지 않고 노말드라이빙 제어신호(out2)를 활성화시킨다.

이어, 제어신호 out2, out3에 응답하여 노말전압 드라이버(PM3)는 비트라인 감지증폭블록(200)의 제1 BL 감지증폭기 전원라인(RTO)에 코어전압(Vcore)을 인가시키고, 접지전압 드라이버(NM2)는 접지전압 구동신호(out3)에 응답하여 제2 BL 감지증폭기 전원라인(SB)에 접지전압(Vss)을 인가시킨다. 따라서, 동일한 전압레벨을 갖던 제1 BL 감지증폭기 전원라인(RTO) 및 제2 BL 감지증폭기 전원라인(SB)들 중 제1 BL 감지증폭기 전원라인(RTO)은 코어전압(Vcore)으로 상승하고, 제2 BL 감지증폭기 전원라인(SB)은 접지전압레벨(Vss)로 하강한다.

이후 프리차지신호(pcg)가 활성화되어, 전원제어신호 in4 및 in1이 비활성화되면 SA 전원라인 드라이버 제어부(400)가 접지드라이빙 제어신호(out3)와 노말드라이빙 제어신호(out2)를 비활성화 시킨다.

본 발명에 따른 오버드라이버 테스트를 하는 반도체 메모리 소자를 사용하면, 오버드라이빙을 통해 이득을 얻을 수 있는지 또는 이득이 없는지를 테스트를 통해 알 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

전술한 본 발명은 오버드라이빙이 필요한지 또는 필요하지 않은지 여부를 확인할 수 있다.

Claims

메모리셀 어레이;

상기 메모리셀 어레이의 비트라인쌍에 실린 데이터를 감지 및 증폭하기 위한 다수의 비트라인 감지증폭기를 포함하는 감지증폭기 어레이;

상기 비트라인 감지증폭기의 제1 전원라인을 노말전압으로 구동하기 위한 제1 구동수단;

상기 비트라인 감지증폭기의 제2 전원라인을 접지전압으로 구동하기 위한 제2 구동수단;

상기 비트라인 감지증폭기의 상기 제1 전원라인을 오버드라이빙전압으로 구동하기 위한 제3 구동수단;

상기 비트라인 감지증폭기의 오버 드라이빙 구간을 포함하는 활성화 구간을 갖는 오버드라이버 테스트신호를 생성하기 위한 테스트모드신호 생성수단; 및

상기 제1 내지 제3 구동수단을 제어하기 위한 제1 내지 제3 제어신호를 생성하되, 상기 오버드라이버 테스트신호에 응답하여 상기 제3 제어신호를 비활성화시키기 위한 감지증폭기 전원라인 구동 제어수단

을 구비하는 반도체 메모리 소자.
제1항에 있어서,

상기 감지증폭기 전원라인 구동 제어수단은,

전원제어신호를 인가받아 상기 제1 내지 제3 제어신호를 생성하고, 상기 오버드라이버 테스트신호가 활성화 시에는 상기 제3 제어신호만을 비활성화시키는 신호 생성부와, 상기 신호 생성부의 출력신호의 레벨을 변환하고 이를 반전시켜 출력시키기 위한 출력부

를 구비하는 것을 특징으로 하는 반도체 메모리 소자.