KR20060059826A - Supporting plate attaching method - Google Patents
Supporting plate attaching method Download PDFInfo
- Publication number
- KR20060059826A KR20060059826A KR1020050114164A KR20050114164A KR20060059826A KR 20060059826 A KR20060059826 A KR 20060059826A KR 1020050114164 A KR1020050114164 A KR 1020050114164A KR 20050114164 A KR20050114164 A KR 20050114164A KR 20060059826 A KR20060059826 A KR 20060059826A
- Authority
- KR
- South Korea
- Prior art keywords
- support plate
- plate
- adhesive
- substrate
- semiconductor wafer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 46
- 239000000853 adhesive Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 230000001070 adhesive effect Effects 0.000 claims abstract description 25
- 238000003825 pressing Methods 0.000 claims abstract description 23
- 239000012790 adhesive layer Substances 0.000 claims abstract description 17
- 238000010438 heat treatment Methods 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims abstract description 11
- 239000012298 atmosphere Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 235000012431 wafers Nutrition 0.000 description 42
- 239000002904 solvent Substances 0.000 description 24
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 14
- 230000001681 protective effect Effects 0.000 description 10
- 239000007788 liquid Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 150000002576 ketones Chemical class 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000004840 adhesive resin Substances 0.000 description 1
- 229920006223 adhesive resin Polymers 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Adhesives Or Adhesive Processes (AREA)
Abstract
반도체 웨이퍼 등의 기판과 서포트플레이트 사이에 끼인 가스를 용이하게 제거하면서 압착할 수 있는 첩부방법을 제공한다.Provided is a bonding method capable of pressing while easily removing a gas trapped between a substrate such as a semiconductor wafer and a support plate.
반도체 웨이퍼 등의 기판(W)의 회로형성면에 접착제를 도포하여 회로형성면 위에 접착제층(1)을 형성하고, 이어서 이 접착제층(1)을 가열하여 건조 고화시킨 후, 상기 접착제층(1) 위에 두께방향의 관통공(3)을 플레이트의 전역에 걸쳐 설치한 서포트플레이트(2)를 겹치고, 이 상태에서 감압분위기, 가열하에 있어서 서포트플레이트(2)를 접착제층(1)에 밀어붙여 압착한다.Adhesive is applied to the circuit formation surface of the substrate W, such as a semiconductor wafer, and the adhesive bond layer 1 is formed on a circuit formation surface, Then, this adhesive bond layer 1 is heated and solidified, and the said adhesive bond layer 1 The support plate 2 having the through hole 3 in the thickness direction over the entire plate, overlapping the plate, and in this state, the support plate 2 is pressed against the adhesive layer 1 under reduced pressure and heating. do.
반도체 웨이퍼, 서포트플레이트, 기판, 회로형성면, 접착제층 Semiconductor wafer, support plate, substrate, circuit forming surface, adhesive layer
Description
도 1은 본 발명의 반도체 웨이퍼의 첩부방법을 삽입한 반도체 웨이퍼의 박판화공정을 설명한 도면이다.BRIEF DESCRIPTION OF THE DRAWINGS It is a figure explaining the thinning process of the semiconductor wafer which inserted the bonding method of the semiconductor wafer of this invention.
도 2는 본 발명의 방법의 실시에 사용하는 반도체 웨이퍼의 첩부장치의 전체 단면도이다.Fig. 2 is an overall sectional view of the pasting device for semiconductor wafers used in the practice of the method of the present invention.
도 3(a)는 용제 공급수단이 상승되어 있는 상태를 나타내는 도면이고, (b)는 용제 공급수단이 하강되어 있는 상태를 나타내는 도면이다.Fig. 3A is a view showing a state in which the solvent supply means is raised, and (b) is a view showing a state in which the solvent supply means is lowered.
도 4는 종래의 반도체 웨이퍼의 박판화공정을 설명한 도면이다.4 is a view for explaining a thinning process of a conventional semiconductor wafer.
부호의 설명Explanation of the sign
1…접착제층, 2…서포트플레이트(support plate), 3…관통공(貫通孔), 4…그라인더(grinder), 5…다이싱 테이프(dicing tape), 6…프레임, 7…다이싱 컷터, 10…첩부장치, 11…감압 챔버, 12…감압용 배관, 13…개구(開口), 14…셔터, 15…실린더 유닛, 16…푸셔(pusher), 17…유지대(保持台), 18…누름판(押壓板), 19…관통공, 20…승강 핀, 21…실린더 유닛, 22…플레이트, 23…히터, 24…백 플레이트, 25…축, 26…플랜지(flange), 27…주름상자, 28…프레임, 29…서보모터(servo motor), 30…스크류 나사, 31…승강체(昇降體), 32…너트부, 33…볼 조인트(ball joint), 34…센서, 40…용제 공급 플레이트, 41…O링, 42…용제(박리액) 공급관, 43…용제 배출 관, W…반도체 웨이퍼.One… Adhesive layer; Support plate, 3... Through hole, 4... Grinder, 5... Dicing tape, 6.. Frame, 7... Dicing cutter, 10.. . Sticking device, 11. Pressure reducing chamber, 12.. Pressure reducing pipe, 13... Opening, 14..
본 발명은 반도체 웨이퍼 등의 기판을 박판화(薄板化)할 때에 백업을 위해 기판에 서포트플레이트를 첩부하는 방법에 관한 것이다.TECHNICAL FIELD This invention relates to the method of affixing a support plate to a board | substrate for a backup at the time of thinning board | substrates, such as a semiconductor wafer.
IC 카드나 휴대전화의 박형화, 소형화, 경량화가 요구되고 있어, 이 요구를 충족시키기 위해서는 삽입되는 반도체 칩에 대해서도 두께가 얇은 반도체 칩으로 하지 않으면 안 된다. 이 때문에 반도체 칩의 토대가 되는 웨이퍼의 두께는 현재 상태에서는 125 ㎛~150 ㎛이지만, 차세대 칩용으로는 25 ㎛~50 ㎛로 하지 않으면 안 된다고 말하여지고 있다.The thinning, miniaturization, and lightening of IC cards and mobile telephones are demanded. In order to meet this demand, semiconductor chips to be inserted must also be made into thin semiconductor chips. For this reason, the thickness of the wafer on which the semiconductor chip is based is 125 µm to 150 µm in the current state, but it is said that the thickness must be 25 µm to 50 µm for the next generation chip.
반도체 웨이퍼의 박판화에는 종래부터 도 4에 나타내는 공정을 거치고 있다. 즉, 반도체 웨이퍼의 회로(소자) 형성면(A면)에 보호 테이프를 첩부(貼付)하고, 이것을 반전(反轉)하여 반도체 웨이퍼의 이면(裏面)(B면)을 그라인더로 연삭하여 박판화하고, 이 박판화된 반도체 웨이퍼의 이면을 다이싱 프레임에 유지되어 있는 다이싱 테이프 상에 고정하여, 이 상태에서 반도체 웨이퍼의 회로(소자) 형성면(A면)을 덮고 있는 보호 테이프를 박리한 후, 다이싱장치에 의해 각 칩마다 분리하도록 하고 있다. The thinning of the semiconductor wafer has conventionally been subjected to the process shown in FIG. 4. That is, a protective tape is affixed on the circuit (element) formation surface (A surface) of a semiconductor wafer, and this is inverted, and the back surface (B surface) of a semiconductor wafer is ground and grind | pulverized by a grinder. The back surface of the thinned semiconductor wafer is fixed on the dicing tape held in the dicing frame, and in this state, the protective tape covering the circuit (element) forming surface (A surface) of the semiconductor wafer is peeled off. The dicing apparatus separates each chip.
상기한 방법은 특허문헌 1에 개시되어 있다. 또한, 특허문헌 1에 있어서는, 보호 테이프로서 내열성 보호 테이프를 사용하고, 박리할 때는 이 보호 테이프의 한쪽 끝에 강점착 테이프를 점착하여 박판화한 반도체 웨이퍼로부터 떼어내도록 하고 있다.The above method is disclosed in Patent Document 1. In addition, in patent document 1, a heat resistant protective tape is used as a protective tape, and when peeling, it adhere | attaches a strongly adhesive tape to one end of this protective tape, and is peeled off from the thinned semiconductor wafer.
또한 특허문헌 2에는, 보호 테이프 대신에 질화알루미늄-질화붕소 기공 소결체(氣孔燒結體)에 사다리형 실리콘 올리고머를 함침(含浸)시킨 보호기판을 사용하여, 이 보호기판과 반도체 웨이퍼를 열가소성 필름을 사용하여 접착하는 내용이 개시되어 있다.In addition,
또한 특허문헌 3에는, 보호기판으로서 반도체 웨이퍼와 실질적으로 동일한 열팽창률의 알루미나, 질화알루미늄, 질화붕소, 탄화규소 등의 재료를 사용하고, 또한 보호기판과 반도체 웨이퍼를 접착하는 접착제로서 폴리이미드 등의 열가소성 수지를 사용하여, 이 접착제의 적용법으로서, 10~100 ㎛ 두께의 필름으로 하는 방법 또는 접착제 수지용액을 스핀코트하고, 건조시켜서 20 ㎛ 이하의 필름으로 하는 방법이 제안되어 있다.In Patent Document 3, a material such as alumina, aluminum nitride, boron nitride, silicon carbide having substantially the same thermal expansion coefficient as a semiconductor wafer is used as the protective substrate, and polyimide or the like is used as an adhesive for bonding the protective substrate and the semiconductor wafer. As a method of applying the adhesive using a thermoplastic resin, a method of forming a film having a thickness of 10 to 100 µm or a method of spin coating an adhesive resin solution and drying the film to a thickness of 20 µm or less has been proposed.
상기 일련의 공정 중, 반도체 웨이퍼를 그라인더 등에 의해 박판화하는 공정에서는, 반도체 웨이퍼의 회로형성면측을 테이프나 판재(板材)로 서포트할 필요가 있다. 특허문헌 4에는, 반도체 웨이퍼에 서포트플레이트를 첩부하는 내용이 개시되어 있다. In the above-described series of steps, in the step of thinning the semiconductor wafer with a grinder or the like, it is necessary to support the circuit forming surface side of the semiconductor wafer with a tape or a sheet material. Patent Document 4 discloses a content of attaching a support plate to a semiconductor wafer.
특허문헌 4에 개시되는 내용은, 상하 한쌍의 핫플레이트를 배치하는 동시에, 이들 핫플레이트의 바깥쪽에 상하 한쌍의 진공포트를 설치하고, 상하 핫플레이트 사이에서 반도체 웨이퍼와 서포트플레이트와의 적층체를 압착(壓着)하는 동안, 감압분위기에서 행하도록 하고 있다. 특히, 특허문헌 1에서는 위쪽의 핫플레이트를 승강 이동시키는 수단으로서 유압식(油壓式) 프레스기를 사용하지 않고, 댐퍼(damper)로서도 기능하는 에어 플런져(air plunger)를 사용함으로써, 핫플레이트로부터의 열로 적층체가 팽창되었을 때에 발생하는 역압력(逆壓力)으로 반도체 웨이퍼가 파손되는 것을 방지하고 있다.The contents disclosed in Patent Literature 4 include arranging a pair of upper and lower hot plates, and providing a pair of upper and lower vacuum ports outside the hot plates, and crimping the laminate of the semiconductor wafer and the support plate between the upper and lower hot plates. During the heating, it is carried out in a reduced pressure atmosphere. In particular, Patent Literature 1 uses an air plunger that also functions as a damper, without using a hydraulic press as a means for lifting and lowering the upper hot plate. The semiconductor wafer is prevented from being damaged by the reverse pressure generated when the laminate is expanded by heat.
[특허문헌 1] 일본국 특허공개 제2002-270676호 공보 단락(0035)[Patent Document 1] Japanese Patent Laid-Open No. 2002-270676 Paragraph (0035)
[특허문헌 2] 일본국 특허공개 제2002-203821호 공보 단락(0018)[Patent Document 2] Japanese Patent Application Laid-Open No. 2002-203821 (0018)
[특허문헌 3] 일본국 특허공개 제2001-77304호 공보 단락(0010), (0017)[Patent Document 3] Japanese Patent Laid-Open No. 2001-77304 Paragraphs (0010) and (0017)
[특허문헌 4] 일본국 특허공개 제2002-192394호 공보 단락(0012), (0014), (0019)[Patent Document 4] Japanese Patent Laid-Open No. 2002-192394, Paragraphs (0012), (0014) and (0019)
상술한 종래의 첩합(貼合)방법에서는, 접착제 중의 용제가 완전히 휘발되지 않아 보이드(void)가 발생하는 경우가 있다. 이 보이드가 발생하면 반도체 웨이퍼와 서포트플레이트와의 적층체의 두께가 부분적으로 불균일해져, 그라인더로 기판을 깎을 때에 기판의 두께가 불균일해진다.In the conventional bonding method mentioned above, the solvent in an adhesive may not fully volatilize and a void may generate | occur | produce. When this void occurs, the thickness of the laminate of the semiconductor wafer and the support plate becomes partially uneven, and the thickness of the substrate becomes uneven when the substrate is shredded by a grinder.
특히 특허문헌 4에서는, 첩합을 감압, 가열하에서 행하는 것이 개시되어 있지만, 그것으로도 완전히 보이드의 발생을 막을 수 없다. Particularly, Patent Document 4 discloses that bonding is performed under reduced pressure and heating, but it is not possible to completely prevent the generation of voids.
상기 과제를 해결하기 위해 본 발명의 첩부방법은, 반도체 웨이퍼 등의 기판의 회로형성면에 접착제를 도포하여 회로형성면 위에 접착제층을 형성하고, 이어서 이 접착제층을 가열하여 건조 고화시킨 후, 상기 접착제층 위에 두께방향의 관통공을 플레이트의 전역에 걸쳐 설치한 서포트플레이트를 겹치고, 이 상태에서 감압분 위기, 가열하에 있어서 서포트플레이트를 접착제층에 밀어붙여 압착하도록 하였다.In order to solve the above-mentioned problems, in the pasting method of the present invention, an adhesive layer is applied to a circuit forming surface of a substrate such as a semiconductor wafer to form an adhesive layer on the circuit forming surface, and then the adhesive layer is heated to dry and solidified. The support plate provided with the through-hole in the thickness direction over the whole plate was piled on the adhesive bond layer, and the support plate was pressed against the adhesive bond layer under pressure reduction and heating in this state, and it crimped | bonded.
이와 같이, 서포트플레이트를 압착하기 전에 접착제층을 가열하여 건조 고화시킴으로써 보이드의 발생을 유효하게 저지할 수 있다. 또한, 압착 시에 가열함으로써 일단 건조된 접착제층이 부드러워져 기판과 서포트플레이트를 접착할 수 있고, 더욱이 서포트플레이트로서 다공판(多孔板)을 사용함으로써 압착 시에 구멍을 매개로 하여 접착제 중의 용제를 휘발시킬 수 있어, 보이드의 원인을 제거할 수 있다.In this way, generation of voids can be effectively prevented by heating and solidifying the adhesive layer before pressing the support plate. In addition, by heating at the time of pressing, the adhesive layer once dried is softened, and the substrate and the support plate can be adhered to each other. Furthermore, by using a porous plate as the support plate, the solvent in the adhesive is formed through the hole during the pressing. It can volatilize and remove the cause of a void.
상기 기판과 서포트플레이트와의 압착은, 유지대와 누름판 사이에서 기판과 서포트플레이트와의 적층체를 가압함으로써 행하고, 더욱이 상기 누름판을 서보모터를 구동함으로써 승강 이동시키는 구성으로 하면, 토크(toque)(압력) 제어 또는 위치 제어함으로써 적층체에 가해지는 압력을 조정하는 것이 가능해져, 기판의 두께 변경 등에 용이하게 대처할 수 있다.Pressing of the substrate and the support plate is performed by pressing the laminate of the substrate and the support plate between the holding table and the pressing plate, and furthermore, when the pressing plate is configured to move up and down by driving a servo motor, torque ( Pressure) By controlling or positioning, the pressure applied to the laminate can be adjusted, and the thickness of the substrate can be easily changed.
여기에서, 기판의 회로형성면에 도포한 접착제의 건조는 250℃ 이하의 온도에서 행하는 것이 바람직하다. 고온에서 건조시키면, 표면만이 건조되고 속이 건조되어 있지 않은 상태가 되어, 나중에 보이드의 원인으로 된다. 또한 감압분위기에 있어서의 적층체의 가열온도는 200℃ 이하로 하는 것이 바람직하다. 고온에서 압착하면 역시 보이드가 발생하기 쉽다.It is preferable to perform drying of the adhesive agent apply | coated to the circuit formation surface of a board | substrate here at the temperature of 250 degrees C or less. When dried at high temperature, only the surface is dried and the inside is not dried, which causes voids later. In addition, it is preferable that the heating temperature of the laminated body in a reduced pressure atmosphere shall be 200 degrees C or less. When pressed at high temperatures, voids are also likely to occur.
이하에 본 발명의 실시형태를 첨부하는 도면을 토대로 설명한다. 도 1은 본 발명의 첩부방법을 삽입한 반도체 웨이퍼의 박판화공정을 설명한 도면, 도 2는 본 발명의 방법의 실시에 사용하는 반도체 웨이퍼의 첩부장치의 전체 단면도, 도 3은 박리용 용제 공급에 대해서 설명한 도면으로, 맨처음 박판화공정의 전체를 설명한다.EMBODIMENT OF THE INVENTION Below, embodiment of this invention is described based on drawing attached. BRIEF DESCRIPTION OF THE DRAWINGS The figure explaining the thinning process of the semiconductor wafer which inserted the sticking method of this invention, FIG. 2 is the whole sectional drawing of the sticking apparatus of the semiconductor wafer used for implementation of the method of this invention, FIG. With reference to the drawings, the entire first thinning step will be described.
먼저, 도 1(a)에 나타내는 바와 같이, 반도체 웨이퍼(W)의 회로(소자) 형성면(A면)에 접착제액을 도포한다. 도포에는 예를 들면 스피너(spinner)를 사용한다. 접착제액으로서는 아크릴 수지 또는 노볼락 타입의 페놀 수지계 재료를 들 수 있지만, 이것에 한정되지 않는다. 또한 접착제의 두께는 수 ㎛~100 ㎛ 정도로 한다.First, as shown to Fig.1 (a), adhesive liquid is apply | coated to the circuit (element) formation surface (A surface) of the semiconductor wafer W. As shown to FIG. For application, for example, a spinner is used. Examples of the adhesive liquid include acrylic resins and phenol resin materials of novolac type, but are not limited thereto. Moreover, the thickness of an adhesive agent is about several micrometers-about 100 micrometers.
이어서, 도 1(b)에 나타내는 바와 같이, 상기의 접착제를 베이크하여 구워 굳혀 유동성을 없앤 접착제층(1)을 기판(W)의 표면에 형성한다. 가열에는 예를 들면 오븐을 사용한다. 접착제층(1)의 두께는 상기에 한정되지 않고, 반도체 웨이퍼(W)의 표면(A면)에 형성한 회로의 요철에 따라 결정한다. 또한, 1회의 도포로는 필요한 두께를 만들 수 없는 경우에는, 도포와 예비 건조를 복수회 반복해서 행한다. 이 경우, 최상층(最上層) 이외의 접착제층의 예비 건조는 접착제에 유동성을 남기지 않도록 건조의 정도를 강화한다. Subsequently, as shown in FIG.1 (b), the adhesive agent layer 1 which bakes and bakes said adhesive agent and removes fluidity | liquidity is formed in the surface of the board | substrate W. Then, as shown to FIG. For example, an oven is used for heating. The thickness of the adhesive bond layer 1 is not limited to the above, It determines with the unevenness | corrugation of the circuit formed in the surface (A surface) of the semiconductor wafer W. As shown in FIG. In addition, when necessary thickness cannot be created by one application | coating, application | coating and predrying are repeated several times. In this case, predrying of the adhesive layer other than the uppermost layer enhances the degree of drying so as not to leave fluidity in the adhesive.
이상에 의해 소정 두께의 접착제층(1)이 형성된 반도체 웨이퍼(W)에, 본 발명의 첩부방법에 의해 서포트플레이트(2)를 첩부한다. 첩부장치의 상세는 후술한다. 서포트플레이트(2)는 예를 들면 두께방향의 관통공(3)을 전역에 형성한 유리판(두께 1.0 ㎜, 외경(外徑) 201.0 ㎜)으로 한다. 또한, 서포트플레이트(2)의 재질은 이것에 한정되지 않는다.The
그 다음, 일체화된 반도체 웨이퍼(W)와 서포트플레이트(2)로 되는 적층체를 반전(反轉)하고, 반도체 웨이퍼(W)의 이면(裏面)(B면)을 그라인더(4)로 연삭하여, 반도체 웨이퍼(W)를 박판화한다. 또한, 연삭에 있어서는 그라인더(4)와 반도체 웨이퍼(W) 사이에 생기는 마찰열을 억제하기 위해 물(연삭액)을 반도체 웨이퍼(W)의 이면에 공급하면서 행한다. 여기에서, 상기 접착제는 물에 불용(알코올에 가용)인 것을 선정하고 있기 때문에, 연삭 시에 반도체 웨이퍼(W)로부터 서포트플레이트(2)가 박리되는 경우가 없다.Subsequently, the laminated body which becomes the integrated semiconductor wafer W and the
상기 박판화된 반도체 웨이퍼(W)의 이면(B면)에 필요에 따라 회로 등을 형성한 후, 해당 이면을 다이싱 테이프(5) 상에 고정한다. 이 다이싱 테이프(5)는 점착성을 갖는 동시에 프레임(6)에 유지되어 있다.After forming a circuit or the like on the back surface B surface of the thinned semiconductor wafer W, the back surface is fixed on the dicing
그 다음, 서포트플레이트(2)의 위로부터 용제로서 알코올을 붓는다. 알코올은 서포트플레이트(2)의 관통공(3)을 매개로 하여 접착제층(1)에 도달하여 접착제층(1)을 용해한다. 이 경우, 프레임(6)을 도시하지 않는 스피너로 회전시킴으로써, 알코올을 단시간 중에 접착제층(1)의 전면에 고루 퍼지게 할 수 있다. 사용하는 알코올로서는 에탄올이나 메탄올 등의 분자량이 작은 것일수록 용해성이 높기 때문에 바람직하다. 또한 복수의 알코올을 혼합해도 된다. 또한 알코올 대신에 케톤 또는 알코올과 케톤의 혼합용액을 사용해도 된다.Then, alcohol is poured from the
알코올 등을 접착제층(1)에 공급하는 수단으로서는, 용제를 채운 조(槽)에 서포트플레이트(2)가 접착된 반도체 웨이퍼(W)를 침지(浸漬)해도 되고, 이 경우 초음파진동을 가하면 더욱 효과적이다.As a means for supplying alcohol or the like to the adhesive layer 1, the semiconductor wafer W on which the
이상과 같이 하여 접착제층(1)을 용해시켰으면, 서포트플레이트(2) 상의 여분의 용제를 제거한 후, 지그(jig)를 사용하여 서포트플레이트(2)를 기판(W)의 주 변부로부터 서서히 박리한다. After dissolving the adhesive layer 1 as described above, the excess solvent on the
그리고, 서포트플레이트(2)를 박리한 후, 다이싱 컷터(7)에 의해 반도체 웨이퍼(W)를 칩 사이즈로 절단한다. 절단 후는, 다이싱 테이프(5)에 자외선을 조사하고, 다이싱 테이프(5)의 점착력을 저하시켜, 절단한 칩을 따로 따로 꺼낸다.After the
이어서, 본 발명의 첩부방법의 실시에 이용하는 첩부장치에 대해서 도 2를 토대로 설명한다. 첩부장치(10)은 감압 챔버(11)을 구비하고 있다. 이 감압 챔버(11)은 배관(12)를 매개로 하여 진공흡인장치로 이어지고, 또한 한 측면에는 반입·반출용 개구(13)이 형성되어, 이 개구(13)을 셔터(14)로 개폐하도록 하고 있다.Next, the sticking apparatus used for implementation of the sticking method of this invention is demonstrated based on FIG. The sticking
셔터(14)는 실린더 유닛(15)로 승강 이동되어, 상승한 위치에서 측방(側方)으로부터 푸셔(16)으로 밀어 누름으로써, 셔터(14)의 내측면에 설치한 실(seal)이 개구(13)의 주위에 빽빽하게 맞닿아, 챔버(11) 내를 기밀하게 유지한다. 또한 푸셔(16)를 후퇴시켜 셔터(14)를 하강시킴으로써, 개구(13)이 열림으로 되고, 이 상태에서 반송장치를 사용하여 웨이퍼(W)와 서포트플레이트(2)와의 적층체를 넣고 꺼낸다. The
상기 챔버(11) 내에는 상기 적층체를 압착하는 유지대(17)과 누름판(18)이 배치되어 있다. 유지대(17)은 탄화규소(SiC)로 되고, 누름판(18)은 알루미나(Al2O3)로 된다. 또한, 세라믹스 소결체(燒結體)로 누름판을 구성하고, 이 세라믹스 소결체에 배기관을 접속하는 구성도 생각할 수 있지만, 이 구성으로 하면 충분히 접착제 중의 가스가 빠지지 않을 우려가 있다.In the
상기 유지대(17)에는 관통공(19)가 형성되고, 이 관통공(19)에 승강 핀(20)이 끼워져 통해 있다. 이 승강 핀(20)은 챔버(11)의 아래쪽에 설치된 실린더 유닛(21)으로 승강 이동하는 플레이트(22)에 설치되어 있다.A through
또한, 상기 유지대(17)에는 히터(23)이 매설되고, 이 히터(23)에 의해 상기 적층체를 200℃ 정도까지 가열하여, 일단 경화된 접착제를 부드럽게 한다. 또한 히터는 누름판(18)측에 설치해도 된다.In addition, a
한편, 상기 누름판(18)은 백 플레이트(24)에 유지되고, 이 백 플레이트(24)는 챔버(11)을 관통하는 축(25)의 하단(下端)에 설치되어 있다. 이 축(25)의 중간부에는 플랜지(26)이 설치되고, 이 플랜지(26)과 챔버(11) 윗면 사이에 주름상자(27)이 설치되어, 챔버(11) 내의 기밀상태를 유지하고 있다.On the other hand, the
또한 상기 챔버(11)로부터는 위쪽으로 프레임(28)이 늘어나, 이 프레임(28)에 서보모터(29)가 지지되고, 이 서보모터(29)에 의해 회전되는 스크류 나사(30)에 승강체(31)의 너트부(32)가 나사 결합되어, 이 승강체(31)에 볼 조인트(33)을 매개로 하여 상기 축(25)의 상단부(上端部)가 지지되어 있다. 더욱이, 축(25)의 측방에는 축(25)의 상하 위치를 검출하는 센서(34)를 배치하고 있다.Further, the
이상에 있어서 반도체 웨이퍼(W)와 서포트플레이트(2)와의 적층체를 압착하기 위해서는, 먼저 누름판(18)의 평행도의 조정을 행한다. 평행도를 내기 위해서는, 볼 조인트(33)의 볼트를 느슨하게 하여 볼 조인트(33)을 프리상태로 한다. 그리고, 이 상태 그대로 누름판(18)을 자중(自重)으로 하강시켜, 누름판(18)의 아랫면을 유지대(17)의 윗면에 맞닿게 한다. 이 시점에서 유지대(17)과 누름판(18)은 평행해진다. 이어서, 볼트를 조여 볼 조인트(33)을 고정한 후, 누름판(18)을 상승시킨다.In order to crimp the laminated body of the semiconductor wafer W and the
평행도의 조정은 매회 행할 필요는 없고, 적당한 횟수마다 행한다. 또한, 상기에서는 적층체를 끼우지 않고 평행도의 조정을 행하였지만, 압착하는 적층체와 동일 두께의 판재를 유지대(17)과 누름판(18) 사이에 개재시켜서 평행도를 조정해도 된다.The parallelism does not need to be adjusted every time, but rather every appropriate number of times. In addition, although the parallelism was adjusted without sandwiching a laminated body in the above, parallelism may be adjusted through the board |
이상에 의해 평행도의 조정이 종료되면, 질소가스가 퍼지되어 대기압상태에 있는 챔버(11)의 개구(13)을, 셔터(14)를 낮춤으로써 열림으로 한다. 그리고, 도시하지 않는 반송장치로 반도체 웨이퍼(W)와 서포트플레이트(2)와의 적층체를 챔버(11) 내에 넣고, 핀(20) 상으로 보내, 셔터(14)로 개구(13)을 닫고, 챔버(11) 내를 기밀한 상태로 한다. 도 5는 이 상태를 나타내고 있다.When the adjustment of the parallelism is completed by the above, nitrogen gas is purged and the
이어서 챔버(11) 내를 감압하고, 압력이 1 kPa 이하가 된 시점에서, 실린더 유닛(21)을 구동하여 핀(20)을 낮추고, 적층체를 150℃ 정도까지 가열되어 있는 유지대(17) 상에 올려둔다.Subsequently, the inside of the
상기와 병행하여, 서보모터(29)를 구동하여 누름판(18)을 미리 설정한 위치까지 하강시키고, 유지대(17)과 누름판(18) 사이에서 적층체를 가압한다. 이 상태에서 약 1분간 유지하고 기판(W)와 서포트 플레이트(2)를 열압착한다.In parallel with the above, the
그 다음, 질소가스를 퍼지하고 챔버(11) 내를 대기압으로 되돌려, 누름판(18)을 상승시키고, 셔터(14)를 낮춰, 열압착된 적층체를 챔버(11) 밖으로 반출한다.Then, the nitrogen gas is purged and the inside of the
또한, 상기 실시예에서는 챔버(11) 내의 감압상태를 대기압으로 되돌린 후에 누름판(18)을 상승시키도록 하였지만, 먼저 누름판(18)을 상승시키고, 그 다음에 챔버(11) 내를 대기압으로 되돌려도 된다.In addition, in the above embodiment, the pressure plate in the
서포트플레이트(2)의 위로부터 용제로서의 알코올을 붓고 접착제를 용해시킨다. 도 3은 용제 공급수단의 구체예를 나타내고, 이 예에 있어서는 용제 공급수단을 용제 공급 플레이트(40)의 아랫면에 O링(41)을 설치하고 있다. 용제 공급 플레이트(40)에는 용제(박리액) 공급관(42) 및 용제 배출관(43)이 접속되어 있다. 그리하여, 도 3(a)의 상태로부터 용제 공급 플레이트(40)을 강하시키고, 도 3(b)에 나타내는 바와 같이, 서포트플레이트(2)의 윗면에 O링(41)을 매개로 하여 용제 공급 플레이트(40)을 겹치고, 이어서 서포트플레이트(2), O링(41) 및 용제 공급 플레이트(40)으로 둘러싸이는 공간에 용제 공급관(42)로부터 용제를 공급하고, 서포트플레이트(2)에 형성한 관통공(3)을 매개로 하여 접착제층(1)을 용해하여 제거한다.From the
이와 같이, O링(41)에 의해 용제가 공급되는 공간을 제한함으로써, 용제가 다이싱 테이프에 극력(極力) 용제가 걸리는 것을 막을 수 있다. 또한 테이프에 알코올이 닿은 경우, 알코올에 의해 용해된 테이프의 풀이 웨이퍼 표면을 오염시킬 우려가 있지만, 이 기구(機構)에서는 그것을 방지할 수 있다. In this way, by limiting the space in which the solvent is supplied by the O-
본 발명에 의하면, 반도체 웨이퍼 등의 기판과 서포트플레이트를 압착시킬 때에, 보이드 및 가스의 발생을 억제할 수 있어, 기판과 서포트플레이트와의 첩부 정도(精度)도 향상된다. According to the present invention, when pressing a substrate and a support plate such as a semiconductor wafer, generation of voids and gases can be suppressed, and the degree of adhesion between the substrate and the support plate is also improved.
또한, 적층체의 두께도 균일해지기 때문에, 종래보다도 기판의 두께를 더욱 얇게할 수 있다.Moreover, since the thickness of a laminated body becomes uniform, the thickness of a board | substrate can be made thinner than before.
Claims (3)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004344737A JP4652030B2 (en) | 2004-11-29 | 2004-11-29 | Attaching the support plate |
JPJP-P-2004-00344737 | 2004-11-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060059826A true KR20060059826A (en) | 2006-06-02 |
KR101099248B1 KR101099248B1 (en) | 2011-12-27 |
Family
ID=36634584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050114164A KR101099248B1 (en) | 2004-11-29 | 2005-11-28 | Supporting plate attaching method |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP4652030B2 (en) |
KR (1) | KR101099248B1 (en) |
CN (1) | CN100530527C (en) |
TW (1) | TWI430387B (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101055232B1 (en) * | 2007-01-19 | 2011-08-09 | 도오꾜오까고오교 가부시끼가이샤 | Liquid Solvent Contact Unit |
KR20200007864A (en) * | 2017-05-12 | 2020-01-22 | 주식회사 다이셀 | Adhesive layer forming apparatus, semiconductor chip manufacturing line, and manufacturing method of laminated body |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5027460B2 (en) * | 2006-07-28 | 2012-09-19 | 東京応化工業株式会社 | Wafer bonding method, thinning method, and peeling method |
US8466226B2 (en) * | 2006-11-15 | 2013-06-18 | Rohm And Haas Company | Adhesives for elastomers |
JP5090789B2 (en) * | 2007-05-30 | 2012-12-05 | 東京応化工業株式会社 | Bonding apparatus, method for preventing dissolution of adhesive, and bonding method |
JP2009130218A (en) * | 2007-11-26 | 2009-06-11 | Tokyo Ohka Kogyo Co Ltd | Bonding device and bonding method |
JP4742252B2 (en) * | 2008-12-10 | 2011-08-10 | カシオ計算機株式会社 | Manufacturing method of semiconductor device |
KR101027858B1 (en) * | 2009-01-13 | 2011-04-07 | 도레이첨단소재 주식회사 | Wafer support adhesive film for processing in semiconductor thin film wafer fabrication |
JP5520491B2 (en) * | 2009-01-27 | 2014-06-11 | 株式会社日立ハイテクノロジーズ | Sample stage device |
JP7396863B2 (en) | 2019-11-06 | 2023-12-12 | 株式会社ディスコ | Method of forming protective member |
JP7335136B2 (en) | 2019-11-06 | 2023-08-29 | 株式会社ディスコ | Resin protective member forming device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61208842A (en) * | 1985-03-14 | 1986-09-17 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor wafer supporting substrate |
JP2001077304A (en) * | 1999-06-28 | 2001-03-23 | Mitsubishi Gas Chem Co Inc | Method for manufacturing electronic parts |
JP2002059363A (en) * | 2000-08-23 | 2002-02-26 | Chemitoronics Co Ltd | Wafer base material |
KR100575867B1 (en) * | 2002-12-26 | 2006-05-03 | 주식회사 하이닉스반도체 | Method for adhering semiconductor die |
JP4364535B2 (en) * | 2003-03-27 | 2009-11-18 | シャープ株式会社 | Manufacturing method of semiconductor device |
-
2004
- 2004-11-29 JP JP2004344737A patent/JP4652030B2/en active Active
-
2005
- 2005-11-28 KR KR1020050114164A patent/KR101099248B1/en active IP Right Grant
- 2005-11-29 CN CNB2005101363874A patent/CN100530527C/en active Active
- 2005-11-29 TW TW094141922A patent/TWI430387B/en active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101055232B1 (en) * | 2007-01-19 | 2011-08-09 | 도오꾜오까고오교 가부시끼가이샤 | Liquid Solvent Contact Unit |
KR20200007864A (en) * | 2017-05-12 | 2020-01-22 | 주식회사 다이셀 | Adhesive layer forming apparatus, semiconductor chip manufacturing line, and manufacturing method of laminated body |
US20210134622A1 (en) * | 2017-05-12 | 2021-05-06 | Daicel Corporation | Adhesive layer forming device, semiconductor chip production line, and method for producing laminate |
Also Published As
Publication number | Publication date |
---|---|
CN1815688A (en) | 2006-08-09 |
TWI430387B (en) | 2014-03-11 |
JP2006156683A (en) | 2006-06-15 |
JP4652030B2 (en) | 2011-03-16 |
TW200629462A (en) | 2006-08-16 |
KR101099248B1 (en) | 2011-12-27 |
CN100530527C (en) | 2009-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101099248B1 (en) | Supporting plate attaching method | |
KR101193308B1 (en) | Supporting plate attaching apparatus | |
JP4781802B2 (en) | Support plate laminating means and laminating apparatus, and support plate laminating method | |
KR101043486B1 (en) | Substrate attaching method | |
JP6162829B2 (en) | Improved apparatus and method for debonding temporarily bonded wafers | |
US8156981B2 (en) | Combination of a substrate and a wafer | |
TWI377642B (en) | Substrate supporting plate and striping method for supporting plate | |
JP2006196705A (en) | Method for forming circuit element and multilayer circuit element | |
KR20050053008A (en) | Attaching apparatus and method | |
JP2009158879A (en) | Pasting equipment of adhesive sheet to substrate | |
TWI706505B (en) | Mounting of semiconductor-on-diamond wafers for device processing | |
JP7303704B2 (en) | Wafer division method | |
JP7317482B2 (en) | Wafer processing method | |
JP2014049537A (en) | Processing method of wafer | |
JP2004186482A (en) | Method and apparatus for pasting heat adhesive film | |
JP2004040050A (en) | Semiconductor-device manufacturing method and apparatus | |
CN115831850A (en) | Wafer pasting and film uncovering method | |
JP3348261B2 (en) | Substrate bonding method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20141205 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20161123 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20171117 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20181115 Year of fee payment: 8 |