KR20060052535A - Display device and displaying method - Google Patents

Display device and displaying method Download PDF

Info

Publication number
KR20060052535A
KR20060052535A KR1020050106561A KR20050106561A KR20060052535A KR 20060052535 A KR20060052535 A KR 20060052535A KR 1020050106561 A KR1020050106561 A KR 1020050106561A KR 20050106561 A KR20050106561 A KR 20050106561A KR 20060052535 A KR20060052535 A KR 20060052535A
Authority
KR
South Korea
Prior art keywords
display
sustain
sustain pulse
subframe
electrode
Prior art date
Application number
KR1020050106561A
Other languages
Korean (ko)
Other versions
KR100730247B1 (en
Inventor
아끼라 오오쯔까
다까시 사사끼
아끼히로 다까기
Original Assignee
후지츠 히다찌 플라즈마 디스플레이 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지츠 히다찌 플라즈마 디스플레이 리미티드 filed Critical 후지츠 히다찌 플라즈마 디스플레이 리미티드
Publication of KR20060052535A publication Critical patent/KR20060052535A/en
Application granted granted Critical
Publication of KR100730247B1 publication Critical patent/KR100730247B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2944—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge by varying the frequency of sustain pulses or the number of sustain pulses proportionally in each subfield of the whole frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2942—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge with special waveforms to increase luminous efficiency
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2946—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge by introducing variations of the frequency of sustain pulses within a frame or non-proportional variations of the number of sustain pulses in each subfield
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

고발광 효율/스트리킹 저감과 고휘도 등의 특성을 위한 2 종류 이상의 서스테인 펄스를 표시 상태에 따라 절환하여 사용할 수 있는 표시 장치 및 표시 방법을 제공하는 것을 과제로 한다. 1 프레임 화상을 복수의 서브프레임에 의해 구성한 표시 장치로서, 표시 상태를 검출하는 검출부(111)와, 표시 상태에 따라서 서브프레임 단위로 표시를 행하기 위한 2 종류 이상의 서스테인 펄스 중에서 하나를 선택하여 출력하는 서스테인 펄스 출력부(103, 104, 112)를 구비하는 표시 장치가 제공된다.It is an object of the present invention to provide a display device and a display method which can switch two or more kinds of sustain pulses for characteristics such as high light emission efficiency / streaking reduction and high brightness according to the display state. A display device comprising a single frame image composed of a plurality of subframes, the detection unit 111 detecting a display state and two or more kinds of sustain pulses for displaying in subframe units according to the display state are selected and outputted; A display device having sustain pulse output units 103, 104, and 112 is provided.

서스테인 펄스, 프레임, 서브프레임, 검출부, 서스테인 펄스 출력부, 스트리킹, 휘도, 발광 효율 Sustain pulse, frame, subframe, detector, sustain pulse output, streaking, luminance, luminous efficiency

Description

표시 장치 및 표시 방법{DISPLAY DEVICE AND DISPLAYING METHOD}Display device and display method {DISPLAY DEVICE AND DISPLAYING METHOD}

도 1은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이(표시 장치)의 기본 구성예를 도시하는 도면.1 is a diagram showing a basic configuration example of a plasma display (display device) according to the first embodiment of the present invention.

도 2의 (A)∼(C)는 표시 셀의 단면 구성예를 도시하는 도면.2A to 2C are diagrams showing examples of cross-sectional configurations of display cells.

도 3은 화상의 1 프레임의 구성예를 도시하는 도면.3 is a diagram illustrating a configuration example of one frame of an image.

도 4의 (A)는 표시율이 클 때의 X 전극 및 Y 전극의 서스테인 펄스를 도시하는 타이밍차트이고, 도 4의 (B)는 표시율이 작을 때의 X 전극 및 Y 전극의 서스테인 펄스를 나타내는 타이밍차트.4A is a timing chart showing sustain pulses of the X and Y electrodes when the display ratio is large, and FIG. 4B is a timing chart showing the sustain pulses of the X and Y electrodes when the display ratio is small. chart.

도 5는 X 전극에 접속되는 X 전극 서스테인 회로의 구성예를 도시하는 회로도.5 is a circuit diagram showing an example of the configuration of an X electrode sustain circuit connected to the X electrode;

도 6의 (A)는 표시율이 클 때에 도 5의 X 전극 서스테인 회로가 생성하는 서스테인 펄스를 도시하는 도면이고, 도 6의 (B)는 표시율이 작을 때에 도 5의 X 전극 서스테인 회로가 생성하는 서스테인 펄스를 도시하는 도면.FIG. 6A is a diagram showing sustain pulses generated by the X electrode sustain circuit of FIG. 5 when the display ratio is large, and FIG. 6B is a diagram showing the X electrode sustain circuit of FIG. 5 when the display ratio is small. Figure showing sustain pulses.

도 7은 표시율과 각 서브프레임의 서스테인 펄스와의 관계를 도시하는 도면.FIG. 7 is a diagram illustrating a relationship between display ratio and sustain pulses in respective subframes. FIG.

도 8은 본 발명의 제2 실시예에 따른 X 전극 서스테인 회로의 구성예를 도시하는 회로도.8 is a circuit diagram showing a configuration example of an X electrode sustain circuit according to a second embodiment of the present invention.

도 9의 (A)는 표시율이 클 때에 도 8의 X 전극 서스테인 회로가 생성하는 서 스테인 펄스를 도시하는 도면이고, 도 9의 (B)는 표시율이 작을 때에 도 8의 X 전극 서스테인 회로가 생성하는 서스테인 펄스를 도시하는 도면.FIG. 9A is a diagram showing sustain pulses generated by the X electrode sustain circuit of FIG. 8 when the display ratio is large, and FIG. 9B is produced by the X electrode sustain circuit of FIG. 8 when the display ratio is small. A diagram showing sustain pulses.

도 10의 (A)는 표시율이 클 때의 X 전극 및 Y 전극의 서스테인 펄스를 도시하는 타이밍차트이고, 도 10의 (B)는 표시율이 작을 때의 X 전극 및 Y 전극의 서스테인 펄스를 도시하는 타이밍차트.FIG. 10A is a timing chart showing sustain pulses of the X and Y electrodes when the display ratio is large, and FIG. 10B shows the sustain pulses of the X electrode and Y electrode when the display ratio is small. Timing Chart.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

101 : 제어 회로부101: control circuit

102 : 어드레스 드라이버102: address driver

103 : X 전극 서스테인 회로103: X electrode sustain circuit

104 : Y 전극 서스테인 회로104: Y electrode sustain circuit

105 : 스캔 드라이버105: scan driver

106 : 리브106: rib

107 : 표시 영역107 display area

111 : 표시율 검출부111: display rate detection unit

112 : 서스테인 펄스 제어부112: sustain pulse control unit

211 : 전면 글래스 기판211: front glass substrate

212 : 유전체층212: dielectric layer

213 : MgO 보호막213: MgO protective film

214 : 배면 글래스 기판214: back glass substrate

215 : 유전체층215: dielectric layer

216 : 리브216 rib

217 : 방전 공간217: discharge space

221 : 광221 light

Tr : 리세트 기간Tr: reset period

Ta : 어드레스 기간Ta: address period

Tc : 전하 조정 서스테인 기간Tc: charge regulation sustain period

Ts : 서스테인 기간Ts: Sustain Period

특허 문헌 1 : 일본특허공개 제2000-148083호 공보Patent Document 1: Japanese Patent Application Laid-Open No. 2000-148083

특허 문헌 2 : 일본특허공개 제2003-29700호 공보Patent Document 2: Japanese Patent Laid-Open No. 2003-29700

본 발명은 표시 장치 및 표시 방법에 관한 것이다.The present invention relates to a display device and a display method.

플라즈마 디스플레이(가스 방전 표시 장치)는 대형의 평면형 디스플레이이며, 가정용의 벽걸이 텔레비전으로서도 보급이 시작되고 있다. 더욱 보급하기 위해서는, CRT와 동일한 정도의 휘도, 표시 품질 및 가격이 요구되고 있다.Plasma displays (gas discharge displays) are large-sized flat-panel displays, and are being spread as home wall-mounted televisions. In order to spread more, brightness, display quality, and price equivalent to those of CRT are demanded.

플라즈마 디스플레이에는 이하의 스트리킹의 문제가 존재한다. 1 라인 내에서 동시에 점등하는 화소 수가 많을 때에는 저항에 의한 전압 드롭이 크게 되어, 점등하는 화소의 발광이 어둡게 된다. 이에 대하여, 1 라인 내에서 동시에 점등하 는 화소 수가 적을 때에는 점등하는 화소의 발광이 비교적 밝게 된다. 이와 같이, 동일한 계조치의 표시를 행하여도, 라인에 따라 상이한 밝기로 된다. 이 차이가 클수록, 스트리킹의 % 표시가 크게 되어, 바람직하지 못하다.The following streaking problems exist in plasma displays. When the number of pixels to be lit simultaneously in one line is large, the voltage drop by the resistor becomes large, and the light emission of the lit pixels is dark. In contrast, when the number of pixels to be lit simultaneously in one line is small, the light emission of the pixels to be lit becomes relatively bright. In this way, even when the same gradation value is displayed, the brightness becomes different depending on the line. The larger this difference is, the larger the% display of streaking is, which is not preferable.

AC형 컬러 플라즈마 디스플레이는 한층 더한 발광 효율의 향상이나 스트리킹의 저감이 요구되고 있어, 서스테인 방전의 구동 방법의 개발이 진행되고 있다. 2단 방전(예를 들면, 특허 문헌 1)이나 팝 방전(예를 들면, 특허 문헌 2) 등의 서스테인 펄스는, 방전 피크 강도가 떨어지고, 발광 효율이 높아, 전극에 의한 전압 드롭의 차에 기인하는 스트리킹도 경감되지만, 피크 휘도가 저하된다고 하는 문제가 있다.AC type color plasma displays require further improvement in luminous efficiency and reduction of streaking, and development of a driving method for sustain discharge is being advanced. Sustain pulses such as two-stage discharge (for example, Patent Document 1) and pop discharge (for example, Patent Document 2) have a low discharge peak intensity, high luminous efficiency, and are caused by a difference in voltage drop by the electrode. Although streaking is reduced, there is a problem that the peak luminance is lowered.

예를 들면, 2단 방전은 서스테인 펄스의 상승이 2단으로, 서스테인 펄스의 1단째의 전압에서 약한 방전이 발생하고, 서스테인 펄스의 2단째에서 방전이 계속해서 발생한다. 2단 방전 파형에서는, 방전 전류 피크가 작기 때문에, 배선에서의 전압 드롭이 작아, 스트리킹이 작다. 또한, 방전 강도가 작기 때문에, 자외선 발광이나 형광체의 포화가 작은 등의 이유로 발광 효율이 10% 이상 높다고 하는 특징이 있다. 그러나, 방전 전류 피크가 작기 때문에 단발 발광 강도가 낮고, 2단 파형으로 인해 펄스 폭도 넓게 되기 때문에, 서스테인 펄스 수를 많게 할 수 없어, 피크 휘도가 20% 정도 낮게 된다.For example, in the two-stage discharge, the rise of the sustain pulse is two stages, the weak discharge occurs at the voltage of the first stage of the sustain pulse, and the discharge continues to occur in the second stage of the sustain pulse. In the two-stage discharge waveform, since the discharge current peak is small, the voltage drop in the wiring is small and the streaking is small. In addition, since the discharge intensity is small, there is a feature that the luminous efficiency is high by 10% or more due to ultraviolet light emission or low saturation of the phosphor. However, since the discharge current peak is small, the single emission intensity is low, and the pulse width is also wide due to the two-stage waveform, so that the number of sustain pulses cannot be increased, and the peak luminance is about 20% lower.

고발광 효율/스트리킹 저감과 고휘도의 양쪽의 특성을 실현하기 위해 표시 상태에 따라서 서스테인 펄스의 종류를 바꾸는 것도 생각되지만, 서스테인 펄스의 종류에 따라 휘도나 색도가 다르기 때문에, 절환 쇼크가 문제로 된다. 이 절환 쇼 크의 해결을 위해, 서브프레임 내의 서스테인 펄스를 2 종류의 서스테인 펄스로 구성하고, 2 종류의 서스테인 펄스의 비율을 조금씩 바꾸는 것도 생각되지만, 서스테인 펄스의 종류에 따라 방전/벽전하의 상태가 다르기 때문에, 표시 동작이 불안정하게 되고, 또한 제어도 어렵다.It is also possible to change the type of the sustain pulse in accordance with the display state in order to realize both high light emission efficiency / streaming reduction and high brightness. However, switching shock is a problem because the luminance and chromaticity vary depending on the type of the sustain pulse. In order to solve this switching shock, it is conceivable that the sustain pulse in the subframe is composed of two types of sustain pulses, and the ratio of the two types of sustain pulses is changed little by little. However, the state of discharge / wall charge depends on the type of the sustain pulse. Because of the difference, the display operation becomes unstable and difficult to control.

본 발명의 목적은, 고발광 효율/스트리킹 저감과 고휘도 등의 특성을 위한 2 종류 이상의 서스테인 펄스를 표시 상태에 따라 절환하여 사용할 수 있는 표시 장치 및 표시 방법을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a display device and a display method in which two or more kinds of sustain pulses for characteristics such as high luminous efficiency / streaking reduction and high brightness can be switched in accordance with the display state.

본 발명의 일 관점에 따르면, 1 프레임 화상을 복수의 서브프레임에 의해 구성한 표시 장치로서, 표시 상태를 검출하는 검출부와, 표시 상태에 따라서 서브프레임 단위로 표시를 행하기 위한 2 종류 이상의 서스테인 펄스 중에서 하나를 선택하여 출력하는 서스테인 펄스 출력부를 구비하는 표시 장치가 제공된다.According to one aspect of the present invention, there is provided a display device comprising one frame image composed of a plurality of subframes, comprising: a detection unit for detecting a display state, and two or more types of sustain pulses for displaying in subframe units according to the display state. A display device having a sustain pulse output unit for selecting one and outputting the same is provided.

<실시예><Example>

(제1 실시예)(First embodiment)

도 1은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이(표시 장치)의 기본 구성예를 도시하는 도면이다. 제어 회로부(101)는 표시율 검출부(111) 및 서스테인 펄스 제어부(112)를 구비하고, 어드레스 드라이버(102), 공통 전극(X 전극) 서스테인 회로(103), 스캔 전극(Y 전극) 서스테인 회로(104), 및 스캔 드라이버(105)의 제어를 행한다.1 is a diagram showing a basic configuration example of a plasma display (display device) according to the first embodiment of the present invention. The control circuit unit 101 includes a display rate detection unit 111 and a sustain pulse control unit 112, and includes an address driver 102, a common electrode (X electrode) sustain circuit 103, and a scan electrode (Y electrode) sustain circuit 104. ) And the scan driver 105.

어드레스 드라이버(102)는 어드레스 전극 A1, A2, A3, …에 소정의 전압을 공급한다. 이하, 어드레스 전극 A1, A2, A3, …의 각각을 또는 이들의 총칭을 어드레스 전극 Aj라고 하고, j는 첨자를 의미한다.The address driver 102 has address electrodes A1, A2, A3,... Supply a predetermined voltage. Hereinafter, address electrodes A1, A2, A3,... Each or these generic terms are called address electrodes Aj, and j means subscript.

스캔 드라이버(105)는, 제어 회로부(101) 및 Y 전극 서스테인 회로(104)의 제어에 따라, Y 전극 Y1, Y2, Y3, …에 소정의 전압을 공급한다. 이하, Y 전극 Y1, Y2, Y3, …의 각각을 또는 이들의 총칭을 Y 전극 Yi라고 하고, i는 첨자를 의미한다.The scan driver 105 controls the Y electrodes Y1, Y2, Y3,... Under the control of the control circuit 101 and the Y electrode sustain circuit 104. Supply a predetermined voltage. Y electrodes Y1, Y2, Y3,... Each or these generic terms are called Y electrodes Yi, and i means subscripts.

X 전극 서스테인 회로(103)는 X 전극 X1, X2, X3, …에 각각 동일한 전압을 공급한다. 이하, X 전극 X1, X2, X3, …의 각각을 또는 이들의 총칭을 X 전극 Xi라고 하고, i는 첨자를 의미한다. 각 X 전극 Xi는 상호 접속되고, 동일한 전압 레벨을 갖는다.The X electrode sustain circuit 103 comprises X electrodes X1, X2, X3,... Supply the same voltage to each. Hereinafter, X electrodes X1, X2, X3,... Each or these generic terms are referred to as X electrodes Xi, and i means subscripts. Each X electrode Xi is interconnected and has the same voltage level.

표시 영역(107)에서는, Y 전극 Yi 및 X 전극 Xi가 수평 방향으로 병렬로 연장되는 행을 형성하고, 어드레스 전극 Aj가 수직 방향으로 연장되는 열을 형성한다. Y 전극 Yi 및 X 전극 Xi는 수직 방향으로 교대로 배치된다. 리브(106)는 각 어드레스 전극 Aj 사이에 설치되는 스트라이프 리브 구조를 갖는다.In the display area 107, the rows in which the Y electrodes Yi and the X electrodes Xi extend in parallel in the horizontal direction are formed, and the columns in which the address electrodes Aj extend in the vertical direction are formed. The Y electrodes Yi and the X electrodes Xi are alternately arranged in the vertical direction. The rib 106 has a stripe rib structure provided between each address electrode Aj.

Y 전극 Yi 및 어드레스 전극 Aj는 i행 j열의 2차원 행렬을 형성한다. 표시 셀 Cij는, Y 전극 Yi 및 어드레스 전극 Aj의 교점 및 이에 대응하여 인접하는 X 전극 Xi에 의해 형성된다. 이 표시 셀 Cij가 화소에 대응하고, 표시 영역(107)은 2차원 화상을 표시할 수 있다. 표시 셀 Cij 내의 X 전극 Xi 및 Y 전극 Yi는 그 사이에 공간을 갖고, 용량성 부하를 구성한다.The Y electrode Yi and the address electrode Aj form a two-dimensional matrix of i rows and j columns. The display cell Cij is formed by the intersection of the Y electrode Yi and the address electrode Aj and the corresponding X electrode Xi corresponding thereto. This display cell Cij corresponds to a pixel, and the display region 107 can display a two-dimensional image. The X electrode Xi and the Y electrode Yi in the display cell Cij have a space therebetween and constitute a capacitive load.

표시율 검출부(111)는, 외부로부터 표시 영역(107)에 표시하기 위한 화상 데이터를 입력받고, 그 화상 데이터에 기초하여 1 프레임 화상의 표시율을 검출한다. 표시율은, 발광하는 화소 수 및 그 발광하는 화소의 계조치에 기초하여 검출된다. 예를 들면, 1 프레임 화상의 모든 화소가 최대 계조치로 표시되고 있는 경우에는, 표시율이 100%이다. 또한, 1 프레임 화상의 모든 화소가 최대 계조치의 1/2로 표시되고 있는 경우에는, 표시율이 50%이다. 또한, 1 프레임 화상의 절반(50%)의 화소만이 최대 계조치로 표시되어 있도록 한 경우도, 표시율이 50%이다.The display ratio detection unit 111 receives image data for display on the display area 107 from the outside, and detects the display ratio of one frame image based on the image data. The display ratio is detected based on the number of pixels to emit light and the gradation value of the pixels to emit light. For example, when all the pixels of one frame image are displayed at the maximum gradation value, the display ratio is 100%. In addition, when all the pixels of one frame image are displayed at 1/2 of the maximum gradation value, the display ratio is 50%. Also, the display ratio is 50% even when only half (50%) of pixels of one frame image are displayed at the maximum gradation value.

또한, 표시율 검출부(111)는, X 전극 서스테인 회로(103) 및/또는 Y 전극 서스테인 회로(104)의 서스테인 펄스에 의해 흐르는 서스테인 전류 또는 소비되는 서스테인 전력에 기초하여 표시율을 검출하여도 된다. 발광하는 화소에서는, 이에 대응하는 표시 셀 Cij에서 방전이 일어나, 발광한다. 따라서, 그 방전 전류인 서스테인 전류 또는 서스테인 전력을 측정하는 것에 의해서도, 표시율을 검출할 수 있다.In addition, the display ratio detection unit 111 may detect the display ratio based on the sustain current flowing by the sustain pulses of the X electrode sustain circuit 103 and / or the Y electrode sustain circuit 104 or the consumed sustain power. In the light emitting pixel, discharge occurs in the display cell Cij corresponding to the light emitting pixel. Therefore, the display ratio can also be detected by measuring the sustain current or the sustain power which is the discharge current.

표시율이 클 때에는 전체적으로 밝은 화상이고, 표시율이 작을 때에는 전체적으로 어두운 화상이다. 어두운 화상 내에서, 예를 들면 헤드라이트의 반짝임 등의 밝은 색을 표시할 때에, 고휘도가 요구된다.When the display ratio is large, it is an overall bright image. When the display ratio is small, it is an overall dark image. High brightness is required when displaying bright colors, such as glittering headlights, in dark images.

또한, 표시율이 클 때에는, 발광 효율 및 스트리킹이 문제로 되기 때문에, 발광 효율을 높게 하고 또한 스트리킹을 저감할 수 있는 서스테인 펄스를 이용하는 것이 바람직하다. 이에 대하여, 표시율이 작을 때에는, 발광 효율이 그만큼 문제로 되지 않고, 라인마다의 표시 부하에 의한 전압 드롭이 작아, 스트리킹이 그만큼 문제로 되지 않기 때문에, 피크 휘도를 높게 할 수 있는 서스테인 펄스를 이용하는 것이 바람직하다.In addition, when the display ratio is large, the luminous efficiency and streaking become a problem. Therefore, it is preferable to use a sustain pulse that can increase the luminous efficiency and reduce streaking. On the other hand, when the display ratio is small, the luminous efficiency does not become such a problem, the voltage drop due to the display load for each line is small, and the streaking does not become such a problem. Therefore, it is preferable to use a sustain pulse that can raise the peak luminance. desirable.

서스테인 펄스 제어부(112)는, 표시율 검출부(111)에 의해 검출된 표시율에 따라, X 전극 서스테인 회로(103) 및 Y 전극 서스테인 회로(104)를 제어한다. 구체적으로는, 표시율이 클 때에는, 발광 효율을 높게 하고 또한 스트리킹을 저감할 수 있는 서스테인 펄스를 생성하고, 표시율이 작을 때에는, 피크 휘도를 높게 할 수 있는 서스테인 펄스를 생성한다. 그 상세 내용은, 도 4의 (A) 및 (B)를 참조하면서 후술한다.The sustain pulse control unit 112 controls the X electrode sustain circuit 103 and the Y electrode sustain circuit 104 in accordance with the display rate detected by the display rate detection unit 111. Specifically, when the display ratio is large, a sustain pulse capable of increasing luminous efficiency and reducing streaking is generated. When the display ratio is small, a sustain pulse capable of increasing peak luminance is generated. The details are mentioned later, referring FIG. 4 (A) and (B).

도 2의 (A)는 도 1의 표시 셀 Cij의 단면 구성예를 도시하는 도면이다. X 전극 Xi 및 Y 전극 Yi는 전면 글래스 기판(211) 상에 형성되어 있다. 그 위에는, 방전 공간(217)에 대하여 절연하기 위한 유전체층(212)이 피착됨과 함께, 또한, 그 위에, MgO(산화마그네슘) 보호막(213)이 피착되어 있다.FIG. 2A is a diagram illustrating a cross-sectional configuration example of the display cell Cij in FIG. 1. X electrode Xi and Y electrode Yi are formed on the front glass substrate 211. A dielectric layer 212 for insulating the discharge space 217 is deposited thereon, and an MgO (magnesium oxide) protective film 213 is deposited thereon.

한편, 어드레스 전극 Aj는, 전면 글래스 기판(211)과 대향하여 배치된 배면 글래스 기판(214) 상에 형성되고, 그 위에는 유전체층(215)이 피착되고, 또한, 그 위에 형광체가 피착되어 있다. MgO 보호막(213)과 유전체층(215) 사이의 방전 공간(217)에는, Ne+Xe 페닝 가스 등이 봉입되어 있다.On the other hand, the address electrode Aj is formed on the rear glass substrate 214 disposed opposite the front glass substrate 211, and a dielectric layer 215 is deposited thereon, and a phosphor is deposited thereon. Ne + Xe penning gas or the like is sealed in the discharge space 217 between the MgO protective film 213 and the dielectric layer 215.

도 2의 (B)는 교류 구동형 플라즈마 디스플레이의 패널 용량 Cp을 설명하기 위한 도면이다. 용량 Ca는 X 전극 Xi와 Y 전극 Yi 사이의 방전 공간(217)의 용량이다. 용량 Cb는 X 전극 Xi와 Y 전극 Yi 사이의 유전체층(212)의 용량이다. 용량 Cc은 X 전극 Xi와 주사 전극 Yi 사이의 전면 글래스 기판(211)의 용량이다. 이들 용량 Ca, Cb, Cc의 합계에 의해서, 전극 Xi와 Yi 사이의 패널 용량 Cp가 결정된다.FIG. 2B is a diagram for explaining the panel capacitance Cp of the AC drive plasma display. The capacitance Ca is the capacitance of the discharge space 217 between the X electrode Xi and the Y electrode Yi. Capacitor Cb is the capacitance of dielectric layer 212 between X electrode Xi and Y electrode Yi. The capacitor Cc is the capacitance of the front glass substrate 211 between the X electrode Xi and the scan electrode Yi. The panel capacitance Cp between the electrodes Xi and Yi is determined by the sum of these capacitances Ca, Cb, and Cc.

도 2의 (C)는 교류 구동형 플라즈마 디스플레이의 발광을 설명하기 위한 도면이다. 리브(216)의 내면에는, 적, 청, 녹의 형광체(218)가 스트라이프 형상으로 각 색마다 배열, 도포되어 있고, X 전극 Xi와 Y 전극 Yi 사이의 방전에 의해서 형광체(218)를 여기하여 광(221)이 생성되도록 되어 있다.FIG. 2C is a diagram for explaining light emission of an AC driving plasma display. On the inner surface of the rib 216, red, blue, and green phosphors 218 are arranged and coated for each color in a stripe shape, and the phosphors 218 are excited by the discharge between the X electrode Xi and the Y electrode Yi. 221 is generated.

도 3은 화상의 1 프레임 FR의 구성예를 도시하는 도면이다. 화상은, 예를 들면, 60 프레임/초로 형성된다. 1 프레임 FR은, 제1 서브프레임 SF1, 제2 서브프레임 SF2, …, 제n 서브프레임 SFn에 의해 형성된다. 이 n은, 예를 들면, 10이고, 계조 비트 수에 상당한다. 서브프레임 SF1, SF2 등의 각각을 또는 이들의 총칭을, 이하, 서브프레임 SF라고 한다.3 is a diagram illustrating a configuration example of one frame FR of an image. An image is formed at 60 frames / second, for example. One frame FR includes a first subframe SF1, a second subframe SF2,... , N-th subframe SFn. This n is 10, for example, and corresponds to the number of gradation bits. Each of subframes SF1, SF2, or the like, or a generic term thereof is hereinafter referred to as subframe SF.

각 서브프레임 SF는, 리세트 기간 Tr, 어드레스 기간 Ta, 전하 조정 서스테인 기간 Tc 및 서스테인(유지 방전) 기간 Ts에 의해 구성된다. 리세트 기간 Tr에서는 표시 셀의 초기화를 행한다. 어드레스 기간 Ta에서는, 어드레스 전극 Aj와 Y 전극 Yi 사이의 어드레스 방전에 의해 각 표시 셀의 발광 또는 비발광을 선택할 수 있다. 전하 조정 서스테인 기간 Tc는 나중의 서스테인 기간 Ts에서의 서스테인 방전을 위한 전하 조정을 행하는 것으로, 예를 들면 펄스 폭이 넓다. 서스테인 기간 Ts에서는, 선택된 표시 셀의 X 전극 Xi와 Y 전극 Yi 사이에서 서스테인 방전을 행하여, 발광을 행한다. 각 SF에서는, X 전극 Xi와 Y 전극 Yi 사이의 서스테인 펄스에 의한 발광 횟수(서스테인 기간 Ts의 길이)가 서로 다르다. 이에 의해, 계조치를 정할 수 있다.Each subframe SF is composed of a reset period Tr, an address period Ta, a charge adjustment sustain period Tc, and a sustain (sustain discharge) period Ts. In the reset period Tr, the display cells are initialized. In the address period Ta, light emission or non-light emission of each display cell can be selected by the address discharge between the address electrode Aj and the Y electrode Yi. The charge adjustment sustain period Tc is a charge adjustment for sustain discharge in a later sustain period Ts. For example, the pulse width is wide. In the sustain period Ts, sustain discharge is performed between X electrode Xi and Y electrode Yi of the selected display cell to emit light. In each SF, the number of times of light emission by the sustain pulse (the length of the sustain period Ts) between the X electrode Xi and the Y electrode Yi is different from each other. Thus, the gradation value can be determined.

본 실시예에서는, 표시율에 따라서, 서스테인 기간 Ts에서의 서스테인 펄스의 종류를 다르게 한다. 전하 조정 서스테인 기간 Tc에서는, 각각의 종류의 서스테인 펄스에 적합한 전하 조정을 행한다.In the present embodiment, the type of the sustain pulse in the sustain period Ts is changed in accordance with the display rate. In the charge adjustment sustain period Tc, charge adjustment suitable for each type of sustain pulse is performed.

도 4의 (A)는 표시율이 클 때의 X 전극 Xi와 Y 전극 Yi의 서스테인 펄스를 도시하는 타이밍차트이고, 도 4의 (B)는 표시율이 작을 때의 X 전극 Xi와 Y 전극 Yi의 서스테인 펄스를 도시하는 타이밍차트이다. 도 1의 Y 전극 서스테인 회로(104)는, 서스테인 펄스 제어부(112)의 제어 하에서, 표시율이 클 때에는 도 4의 (A)에 도시하는 서스테인 펄스를 생성하고, 표시율이 작을 때에는 도 4의 (B)에 도시하는 서스테인 펄스를 생성한다. 도 4의 (A) 및 (B)의 서스테인 펄스는 도 3의 서스테인 기간 Ts에서 생성된다.FIG. 4A is a timing chart showing sustain pulses of the X electrode Xi and the Y electrode Yi when the display ratio is large, and FIG. 4B is the sustain chart of the X electrode Xi and Y electrode Yi when the display ratio is small. A timing chart showing pulses. The Y electrode sustain circuit 104 of FIG. 1 generates the sustain pulse shown in FIG. 4A when the display ratio is large under the control of the sustain pulse controller 112, and when the display ratio is small, FIG. The sustain pulse shown in ()) is generated. The sustain pulses of FIGS. 4A and 4B are generated in the sustain period Ts of FIG. 3.

도 4의 (A)의 X 전극 Xi 및 Y 전극 Yi의 서스테인 펄스는, 시각 t401부터 t406까지를 포함하는 사이클을 1 사이클로 하여, 펄스가 반복된다.In the sustain pulses of the X electrode Xi and the Y electrode Yi in FIG. 4A, the cycle is repeated with one cycle including the times from time t401 to t406.

우선, 도 4의 (A)의 X 전극 Xi의 서스테인 펄스를 설명한다. 시각 t401에서는, 0V의 로우 레벨로부터 상승하여, 이보다 높은 제1 하이 레벨 Vs1로 클램프된다. 다음으로, 시각 t402에서는, 제1 하이 레벨 Vs1로부터 상승하여, 이보다 높은 제2 하이 레벨 Vs2로 클램프된다. 다음으로, 시각 t403에서는, 제2 하이 레벨 Vs2로부터 하강하여, 0V의 로우 레벨로 클램프된다. 이후, 1 사이클의 끝까지, 0V의 로우 레벨을 유지한다.First, the sustain pulse of X electrode Xi of FIG. 4A is demonstrated. At time t401, the voltage rises from the low level of 0V and is clamped to the first high level Vs1 higher than this. Next, at time t402, it rises from the first high level Vs1 and is clamped to a higher second high level Vs2. Next, at time t403, it descends from the second high level Vs2 and is clamped to a low level of 0V. Then, until the end of one cycle, a low level of 0V is maintained.

다음으로, 도 4의 (A)의 Y 전극 Yi의 서스테인 펄스를 설명한다. 시각 t401부터 t404의 직전까지는 0V의 로우 레벨을 유지한다. 시각 t404에서는, 0V의 로우 레벨로부터 상승하여, 이보다 높은 제1 하이 레벨 Vs1로 클램프된다. 다음으로, 시각 t405에서는, 제1 하이 레벨 Vs1로부터상승하여, 이보다 높은 제2 하이 레벨 Vs2로 클램프된다. 다음으로, 시각 t406에서는, 제2 하이 레벨 Vs2로부터 하강하여, 0V의 로우 레벨로 클램프된다. 이후, 1 사이클의 끝까지, 0V의 로우 레벨을 유지한다.Next, the sustain pulse of the Y electrode Yi in Fig. 4A will be described. The low level of 0V is maintained from time t401 to just before t404. At time t404, the voltage rises from the low level of 0V and is clamped to the first high level Vs1 higher than this. Next, at time t405, it rises from the first high level Vs1 and is clamped to a higher second high level Vs2. Next, at time t406, it descends from the second high level Vs2 and is clamped to a low level of 0V. Then, until the end of one cycle, a low level of 0V is maintained.

이 서스테인 펄스는 12㎲/사이클이다. 예를 들면, 시각 t401부터 t402까지가 1㎲, 시각 t402부터 t403까지가 4㎲, 시각 t403부터 t404까지가 1㎲, 시각 t404부터 t405까지가 1㎲, 시각 t405부터 t406까지가 4㎲, 시각 t406로부터 다음 사이클의 시각 t401까지가 1㎲이다.This sustain pulse is 12 ms / cycle. For example, time t401 to t402 is 1 ms, time t402 to t403 is 4 ms, time t403 to t404 is 1 ms, time t404 to t405 is 1 ms, and time t405 to t406 is 4 ms, time From t406 to time t401 of the next cycle is 1 ms.

상기의 시각 t401 및 t404에서는, X 전극 Xi와 Y 전극 Yi 사이에 전위차 Vs1이 생겨, 약한 방전이 발생한다. 그리고, 시각 t402 및 t405에서는, X 전극 Xi와 Y 전극 Yi 사이에 전위차 Vs2가 생겨, 방전이 계속해서 발생한다. 이 서스테인 펄스는 전력을 시간적으로 분산시킨 서스테인 펄스이기 때문에, 방전 전류의 시간적 폭이 넓게 되어, 방전 전류의 피크가 작게 된다. 그 결과, 방전 강도가 작게 되기 때문에, 자외선 발광 및 형광체의 포화가 작게 되어, 발광 효율이 높게 되고, 또한 방전 전류 피크가 작기 때문에, 스트리킹을 저감시킬 수 있다.At said time t401 and t404, the potential difference Vs1 arises between X electrode Xi and Y electrode Yi, and weak discharge generate | occur | produces. And at the time t402 and t405, the potential difference Vs2 arises between X electrode Xi and Y electrode Yi, and discharge generate | occur | produces continuously. Since the sustain pulse is a sustain pulse obtained by dispersing power in time, the temporal width of the discharge current becomes wider, and the peak of the discharge current becomes smaller. As a result, since the discharge intensity is small, the ultraviolet light emission and the saturation of the phosphor are small, the light emission efficiency is high, and the discharge current peak is small, so that streaking can be reduced.

도 4의 (B)의 X 전극 Xi 및 Y 전극 Yi의 서스테인 펄스는, 시각 t411부터 t414까지를 포함하는 사이클을 1 사이클로 하여, 펄스가 반복된다.In the sustain pulses of the X electrode Xi and the Y electrode Yi in FIG. 4B, the cycle is repeated with one cycle including the times t411 to t414.

우선, 도 4의 (B)의 X 전극 Xi의 서스테인 펄스를 설명한다. 시각 t411에서는, 0V의 로우 레벨로부터 상승하여, 이보다 높은 제2 하이 레벨 Vs2로 클램프된 다. 다음으로, 시각 t412에서는, 제2 하이 레벨 Vs2로부터 하강하여, 0V의 로우 레벨로 클램프된다. 이후, 1 사이클의 끝까지, 0V의 로우 레벨을 유지한다.First, the sustain pulse of X electrode Xi of FIG. 4B is demonstrated. At time t411, the voltage rises from the low level of 0V and is clamped to the second high level Vs2 higher than this. Next, at the time t412, it descends from the second high level Vs2 and is clamped to a low level of 0V. Then, until the end of one cycle, a low level of 0V is maintained.

우선, 도 4의 (B)의 Y 전극 Yi의 서스테인 펄스를 설명한다. 시각 t411부터 t413의 직전까지는 0V의 로우 레벨을 유지한다. 다음으로, 시각 t413에서는, 0V의 로우 레벨로부터 상승하여, 이보다 높은 제2 하이 레벨 Vs2로 클램프된다. 다음으로, 시각 t414에서는, 제2 하이 레벨 Vs2로부터 하강하여, 0V의 로우 레벨로 클램프된다. 이후, 1 사이클의 끝까지, 0V의 로우 레벨을 유지한다.First, the sustain pulse of the Y electrode Yi in FIG. 4B will be described. The low level of 0V is maintained from time t411 to just before t413. Next, at time t413, the voltage rises from the low level of 0V and is clamped to the second high level Vs2 higher than this. Next, at time t414, it descends from the second high level Vs2 and is clamped to a low level of 0V. Then, until the end of one cycle, a low level of 0V is maintained.

이 서스테인 펄스는 12㎲/사이클이다. 예를 들면, 시각 t411부터 t412까지가 5㎲, 시각 t412부터 t413까지가 1㎲, 시각 t413부터 t414까지가 5㎲, 시각 t414로부터 다음 사이클의 시각 t411까지가 1㎲이다.This sustain pulse is 12 ms / cycle. For example, the time t411 to t412 is 5 ms, the time t412 to t413 is 1 ms, the time t413 to t414 is 5 ms, and the time t411 to time t411 of the next cycle is 1 ms.

상기의 시각 t411 및 t413에서는, X 전극 Xi와 Y 전극 Yi 사이에 전위차 Vs2가 생겨, 강한 방전이 발생한다. 이 서스테인 펄스는 전력을 시간적으로 집중시킨 서스테인 펄스이기 때문에, 방전 전류의 시간적 폭이 좁게 되어, 방전 전류의 피크가 크게 된다. 그 결과, 피크 휘도가 높게 된다.At said time t411 and t413, a potential difference Vs2 arises between X electrode Xi and Y electrode Yi, and strong discharge generate | occur | produces. Since the sustain pulse is a sustain pulse in which power is concentrated in time, the temporal width of the discharge current is narrowed, and the peak of the discharge current is large. As a result, the peak luminance is high.

도 5는 X 전극 Xi에 접속되는 X 전극 서스테인 회로(103)(도 1)의 구성예를 도시하는 회로도이다. Y 전극 Yi에 접속되는 Y 전극 서스테인 회로(104)도 X 전극 서스테인 회로(103)와 마찬가지의 구성을 갖기 때문에, X 전극 서스테인 회로(103)를 예로써 설명한다. 이하, MOS 전계 효과 트랜지스터(FET)를 간단히 트랜지스터라고 칭한다.FIG. 5 is a circuit diagram showing a configuration example of the X electrode sustain circuit 103 (FIG. 1) connected to the X electrode Xi. Since the Y electrode sustain circuit 104 connected to the Y electrode Yi also has the same configuration as the X electrode sustain circuit 103, the X electrode sustain circuit 103 will be described as an example. Hereinafter, the MOS field effect transistor (FET) is simply referred to as a transistor.

X 전극 Xi 및 Y 전극 Yi는, 그 사이에 절연체를 끼워, 패널 용량 Cp를 구성 한다. n 채널 트랜지스터 CU1은, 소스가 X 전극 Xi에 접속되고, 드레인이 제1 하이 레벨 Vs1에 접속된다. n 채널 트랜지스터 CU2는, 소스가 X 전극 Xi에 접속되고, 드레인이 제2 하이 레벨 Vs2에 접속된다. n 채널 트랜지스터 CD1 및 CD2는, 소스가 그라운드(0V) G에 접속되고, 드레인이 X 전극 Xi에 접속된다.X electrode Xi and Y electrode Yi sandwich an insulator between them, and comprise panel capacitance Cp. The n-channel transistor CU1 has a source connected to the X electrode Xi and a drain connected to the first high level Vs1. The n-channel transistor CU2 has a source connected to the X electrode Xi and a drain connected to the second high level Vs2. The n-channel transistors CD1 and CD2 have a source connected to ground (0V) G and a drain connected to the X electrode Xi.

용량(504)은 Vc의 전위와 그라운드 G 사이에 접속된다. n 채널 트랜지스터 LU는, 소스가 다이오드(502)의 애노드에 접속되고, 드레인이 용량(504)에 접속된다. 다이오드(502)의 캐소드는 코일(501)을 통하여 X 전극 Xi에 접속된다. n 채널 트랜지스터 LD는, 소스가 용량(504)에 접속되고, 드레인이 다이오드(502)의 캐소드에 접속된다. 다이오드(503)의 애노드는 코일(501)을 통하여 X 전극 Xi에 접속된다.The capacitor 504 is connected between the potential of Vc and ground G. The n-channel transistor LU has a source connected to the anode of the diode 502 and a drain connected to the capacitor 504. The cathode of the diode 502 is connected to the X electrode Xi through the coil 501. The n-channel transistor LD has a source connected to the capacitor 504 and a drain connected to the cathode of the diode 502. The anode of the diode 503 is connected to the X electrode Xi through the coil 501.

도 6의 (A)는 표시율이 클 때에 도 5의 X 전극 서스테인 회로가 생성하는 서스테인 펄스로서, 도 4의 (A)의 서스테인 펄스에 상당한다.Fig. 6A is a sustain pulse generated by the X electrode sustain circuit of Fig. 5 when the display ratio is large, and corresponds to the sustain pulse of Fig. 4A.

시각 t601 이전에는, 트랜지스터 LU, CU1, CU2 및 LD는 오프, 트랜지스터 CD1 및 CD2는 온이다. 시각 t601에서는, 트랜지스터 CD1 및 CD2를 오프로 하고, 트랜지스터 LU를 온으로 한다. 후술하는 바와 같이, 용량(504)은 패널 용량 Cp의 X 전극 Xi로부터 회수한 전력을 축적하고 있다. 트랜지스터 LU가 온으로 되면, 용량(504)의 전하가 트랜지스터 LU 및 코일(501)을 통하여 LC 공진에 의해 X 전극 Xi에 공급된다. 전위 Vc를 약 Vs1/2로 설정하면, X 전극 Xi의 전위는 제1 하이 레벨 Vs1을 향하여 상승한다.Before time t601, transistors LU, CU1, CU2, and LD are off, and transistors CD1 and CD2 are on. At time t601, transistors CD1 and CD2 are turned off and transistor LU is turned on. As described later, the capacitor 504 accumulates the power recovered from the X electrode Xi of the panel capacitor Cp. When the transistor LU is turned on, the charge of the capacitor 504 is supplied to the X electrode Xi by LC resonance through the transistor LU and the coil 501. When the potential Vc is set to about Vs1 / 2, the potential of the X electrode Xi rises toward the first high level Vs1.

다음으로, 시각 t602에서는, 트랜지스터 CU1을 온으로 한다. 그러면, 제1 하이 레벨 Vs1이 X 전극 Xi에 공급되어, X 전극 Xi의 전위는 제1 하이 레벨 Vs1로 클램프된다.Next, at time t602, the transistor CU1 is turned on. Then, the first high level Vs1 is supplied to the X electrode Xi, and the potential of the X electrode Xi is clamped to the first high level Vs1.

다음으로, 시각 t603에서는, 트랜지스터 CU2를 온으로 한다. 그러면, 제2 하이 레벨 Vs2가 X 전극 Xi에 공급되어, X 전극 Xi의 전위는 제2 하이 레벨 Vs2로 클램프된다.Next, at time t603, the transistor CU2 is turned on. Then, the second high level Vs2 is supplied to the X electrode Xi, and the potential of the X electrode Xi is clamped to the second high level Vs2.

다음으로, 시각 t604에서는, 트랜지스터 LU, CU1 및 CU2를 오프로 한다. X 전극 Xi의 전위는 제2 하이 레벨 Vs2를 유지한다.Next, at time t604, the transistors LU, CU1, and CU2 are turned off. The potential of the X electrode Xi maintains the second high level Vs2.

다음으로, 시각 t605에서는, 트랜지스터 LD를 온으로 한다. 패널 용량 Cp의 X 전극 Xi의 전하(전력)는 코일(501), 트랜지스터 LD를 통하여 LC 공진에 의해 용량(504)에 회수되어, X 전극 Xi의 전위는 저하된다. 이와 같이, 전력 회수를 행함으로써, 소비 전력을 작게 할 수 있다.Next, at time t605, the transistor LD is turned on. The charge (power) of the X electrode Xi of the panel capacitor Cp is recovered to the capacitor 504 by LC resonance through the coil 501 and the transistor LD, and the potential of the X electrode Xi is lowered. In this way, power recovery can reduce the power consumption.

다음으로, 시각 t606에서는, 트랜지스터 CD1 및 CD2를 온으로 한다. 그러면, 그라운드 레벨이 X 전극 Xi에 접속되어, X 전극 Xi는 0V로 클램프된다.Next, at time t606, the transistors CD1 and CD2 are turned on. Then, the ground level is connected to the X electrode Xi, and the X electrode Xi is clamped to 0V.

다음으로, 시각 t607에서는, 트랜지스터 LD, CD1 및 CD2를 오프로 한다. X 전극 Xi의 전위는 0V를 유지한다.Next, at time t607, the transistors LD, CD1, and CD2 are turned off. The potential of the X electrode Xi is maintained at 0V.

이상의 시각 t601∼t607을 포함하는 사이클을 1 사이클로 하여, 동일한 처리를 반복한다. 이 서스테인 펄스는 12㎲/사이클이다. 예를 들면, 시각 t601부터 t602까지가 0.5㎲, 시각 t602부터 t603까지가 0.5㎲, 시각 t603부터 t604까지가 3㎲, 시각 t604부터 t605까지가 1㎲, 시각 t605부터 t606까지가 0.5㎲, 시각 t606부터 t607까지가 5.5㎲, 시각 t607부터 다음 사이클의 시각 t601까지가 1㎲이다.The same process is repeated, making the cycle containing the time t601-t607 mentioned above into 1 cycle. This sustain pulse is 12 ms / cycle. For example, time t601 to t602 is 0.5 ms, time t602 to t603 is 0.5 ms, time t603 to t604 is 3 ms, time t604 to t605 is 1 ms, and time t605 to t606 is 0.5 ms. From t606 to t607 is 5.5 ms, and from time t607 to time t601 of the next cycle is 1 ms.

도 6의 (B)는 표시율이 작을 때에 도 5의 X 전극 서스테인 회로가 생성하는 서스테인 펄스로서, 도 4의 (B)의 서스테인 펄스에 상당한다.6B is a sustain pulse generated by the X electrode sustain circuit of FIG. 5 when the display ratio is small, which corresponds to the sustain pulse of FIG. 4B.

시각 t611 이전에는, 트랜지스터 LU, CU1, CU2 및 LD는 오프, 트랜지스터 CD1 및 CD2는 온이다. 시각 t611에서는, 트랜지스터 CD1 및 CD2를 오프로 하고, 트랜지스터 LU를 온으로 한다. 후술하는 바와 같이, 용량(504)은 패널 용량 Cp의 X 전극 Xi로부터 회수한 전력을 축적하고 있다. 트랜지스터 LU가 온으로 되면, 용량(504)의 전하가 트랜지스터 LU 및 코일(501)을 통하여 LC 공진에 의해 X 전극 Xi에 공급된다. 전위 Vc를 Vs2/2로 설정하면, X 전극 Xi의 전위는 제2 하이 레벨 Vs2를 향하여 상승한다.Before time t611, transistors LU, CU1, CU2, and LD are off, and transistors CD1 and CD2 are on. At time t611, the transistors CD1 and CD2 are turned off and the transistor LU is turned on. As described later, the capacitor 504 accumulates the power recovered from the X electrode Xi of the panel capacitor Cp. When the transistor LU is turned on, the charge of the capacitor 504 is supplied to the X electrode Xi by LC resonance through the transistor LU and the coil 501. When the potential Vc is set to Vs2 / 2, the potential of the X electrode Xi rises toward the second high level Vs2.

다음으로, 시각 t612에서는, 트랜지스터 CU1 및 CU2를 온으로 한다. 그러면, 제2 하이 레벨 Vs2가 X 전극 Xi에 공급되어, X 전극 Xi의 전위는 제2 하이 레벨 Vs2로 클램프된다.Next, at time t612, the transistors CU1 and CU2 are turned on. Then, the second high level Vs2 is supplied to the X electrode Xi, and the potential of the X electrode Xi is clamped to the second high level Vs2.

다음으로, 시각 t613에서는, 트랜지스터 LU, CU1 및 CU2를 오프로 한다. X 전극 Xi의 전위는 제2 하이 레벨 Vs2를 유지한다.Next, at time t613, the transistors LU, CU1, and CU2 are turned off. The potential of the X electrode Xi maintains the second high level Vs2.

다음으로, 시각 t614에서는, 트랜지스터 LD를 온으로 한다. 패널 용량 Cp의 X 전극 Xi의 전하(전력)는 코일(501), 트랜지스터 LD를 통하여 LC 공진에 의해 용량(504)에 회수된다. X 전극 Xi의 전위는 저하된다. 이와 같이, 전력 회수를 행함으로써, 소비 전력을 작게 할 수 있다.Next, at time t614, the transistor LD is turned on. The charge (power) of the X electrode Xi of the panel capacitor Cp is recovered to the capacitor 504 by LC resonance through the coil 501 and the transistor LD. The potential of the X electrode Xi is lowered. In this way, power recovery can reduce the power consumption.

다음으로, 시각 t615에서는, 트랜지스터 CD1 및 CD2를 온으로 한다. 그러면, 그라운드 레벨이 X 전극 Xi에 접속되어, X 전극 Xi는 0V로 클램프된다.Next, at time t615, the transistors CD1 and CD2 are turned on. Then, the ground level is connected to the X electrode Xi, and the X electrode Xi is clamped to 0V.

다음으로, 시각 t616에서는, 트랜지스터 LD, CD1 및 CD2를 오프로 한다. X 전극 Xi의 전위는 0V를 유지한다.Next, at time t616, the transistors LD, CD1, and CD2 are turned off. The potential of the X electrode Xi is maintained at 0V.

이상의 시각 t611∼t616를 포함하는 사이클을 1 사이클로 하여, 동일한 처리를 반복한다. 이 서스테인 펄스는 12㎲/사이클이다. 예를 들면, 시각 t611부터 t612까지가 0.5㎲, 시각 t612부터 t613까지가 3.5㎲, 시각 t613부터 t614까지가 1㎲, 시각 t614부터 t615까지가 0.5㎲, 시각 t615부터 t616까지가 5.5㎲, 시각 t616부터 다음 사이클의 시각 t611까지가 1㎲이다.The same process is repeated, making the cycle including the above times t611 to t616 as one cycle. This sustain pulse is 12 ms / cycle. For example, time t611 to t612 is 0.5 ms, time t612 to t613 is 3.5 ms, time t613 to t614 is 1 ms, time t614 to t615 is 0.5 ms, and time t615 to t616 is 5.5 ms The time from t616 to time t611 of the next cycle is 1 ms.

또한, 트랜지스터 CD1 및 CD2는 하나의 트랜지스터로 구성하여도 된다.In addition, the transistors CD1 and CD2 may be composed of one transistor.

도 7은 표시율과 각 서브프레임 SF의 서스테인 펄스와의 관계를 도시한다. 도 3에 도시하는 바와 같이, 1 프레임 FR은, 예를 들면, 10개의 서브프레임 SF1∼SF10으로 구성된다. 서브프레임 SF1∼SF10 중에서, 서브프레임 SF1은 가장 서스테인 펄스 수가 적어 휘도가 낮으며, 서브프레임 SF10은 가장 서스테인 펄스 수가 많아 휘도가 높다. 서브프레임 SF1로부터 서브프레임 SF10을 향하여, 각 서브프레임 SF는 서서히 서스테인 펄스 수가 증가한다.7 shows the relationship between the display rate and the sustain pulse of each subframe SF. As shown in Fig. 3, one frame FR is composed of, for example, ten subframes SF1 to SF10. Among the subframes SF1 to SF10, the subframe SF1 has the lowest number of sustain pulses and has low luminance, and the subframe SF10 has the highest number of sustain pulses and has high luminance. From subframe SF1 to subframe SF10, each subframe SF gradually increases the number of sustain pulses.

여기서, 도 4의 (A) 및 도 6의 (A)와 같이 전력을 시간적으로 분산시킨 서스테인 펄스를 제1 서스테인 펄스라고 칭하고, 도 4의 (B) 및 도 6의 (B)와 같이 전력을 시간적으로 집중시킨 서스테인 펄스를 제2 서스테인 펄스라고 칭한다.Here, as shown in FIGS. 4A and 6A, sustain pulses obtained by dispersing power in time are referred to as first sustain pulses, and power is supplied as shown in FIGS. 4B and 6B. The sustain pulse focused in time is called a second sustain pulse.

표시율이 20∼100%일 때에는, 모든 서브프레임 SF1∼SF10에서, 예를 들면 50㎑의 제1 서스테인 펄스를 생성한다.When the display ratio is 20 to 100%, for example, a first sustain pulse of 50 ms is generated in all subframes SF1 to SF10.

표시율이 15%일 때에는, 모든 서브프레임 SF1∼SF10에서, 예를 들면 40㎑의 제2 서스테인 펄스를 생성한다. 40㎑의 제2 서스테인 펄스는 50㎑의 제1 서스테인 펄스와 거의 휘도가 동일하다. 여기서, 40㎑ 및 50㎑의 주파수는 서스테인 펄스 수를 숫자적으로 표현한 것으로, 주기는 동일하여도 된다. 즉, 표시율이 15%와 100% 사이일 때에는 휘도가 동일하다. 이에 의해, 제1 서스테인 펄스로부터 제2 서스테인 펄스로 절환할 때의 휘도의 급격한 변화를 방지할 수 있다.When the display ratio is 15%, for example, a second sustain pulse of 40 ms is generated in all subframes SF1 to SF10. The second sustain pulse of 40 Hz is almost equal in brightness to the first sustain pulse of 50 Hz. The frequencies of 40 kHz and 50 kHz are numerical expressions of the number of sustain pulses, and the periods may be the same. That is, when the display ratio is between 15% and 100%, the luminance is the same. Thereby, abrupt change of the brightness | luminance at the time of switching from a 1st sustain pulse to a 2nd sustain pulse can be prevented.

즉, 1 프레임 내에 제1 서스테인 펄스로 구성되는 서브프레임과 제2 서스테인 펄스로 구성되는 서브프레임을 혼재시킬 때에는, 그 제1 서스테인 펄스로 구성되는 서브프레임과 제2 서스테인 펄스로 구성되는 서브프레임은 서로 휘도가 거의 동일하고, 또한 펄스 수는 서로 다르다.That is, when mixing the subframe composed of the first sustain pulse and the subframe composed of the second sustain pulse within one frame, the subframe composed of the first sustain pulse and the second sustain pulse The luminance is almost the same and the number of pulses is different from each other.

단, 표시율이 약간 다를 뿐이고 모든 서브프레임을 50㎑의 제1 서스테인 펄스로부터 40㎑의 제2 서스테인 펄스로 변화시키면, 색도가 급격하게 변화하여, 표시에 악영향을 끼친다. 따라서, 표시율이 15∼20%일 때에는, 50㎑의 제1 서스테인 펄스로 구성되는 서브프레임과 40㎑의 제2 서스테인 펄스로 구성되는 서브프레임을 혼재시키고, 서서히 제1 및 제2 서스테인 펄스의 서브프레임의 비율을 바꾼다.However, if the display ratio is only slightly different and all subframes are changed from the first sustain pulse of 50 ms to the second sustain pulse of 40 ms, the chromaticity changes drastically, which adversely affects the display. Therefore, when the display ratio is 15 to 20%, the subframe composed of the first sustain pulse of 50 ms and the subframe composed of the second sustain pulse of 40 ms are mixed, and gradually the subframe of the first and second sustain pulses is mixed. Change the frame rate.

표시율이 20%보다 작고 15%보다 클 때에는, 제1 서스테인 펄스로 구성되는 서브프레임 SF와 제2 서스테인 펄스로 구성되는 서브프레임 SF가 혼재한다. 표시율이 20%보다 약간 작을 때에는, 1개의 서브프레임 SF1이 40㎑의 제2 서스테인 펄스이고, 9개의 서브프레임 SF2∼SF10이 50㎑의 제1 서스테인 펄스이다. 또한, 표시율이 15%보다 약간 클 때에는, 9개의 서브프레임 SF1∼SF9이 40㎑의 제2 서스테인 펄스이고, 1개의 서브프레임 SF10이 50㎑의 제1 서스테인 펄스이다. 표시율이 15%와 20% 사이일 때에는, 표시율이 작게 될수록 40㎑의 제2 서스테인 펄스로 구성되는 서브프레임의 비율이 크게 된다. 이에 의해, 표시율이 약간 다른 것에 의한 색도의 급격한 변화를 방지할 수 있다.When the display ratio is smaller than 20% and larger than 15%, the subframe SF composed of the first sustain pulse and the subframe SF composed of the second sustain pulse are mixed. When the display ratio is slightly smaller than 20%, one subframe SF1 is a second sustain pulse of 40 ms and nine subframes SF2 to SF10 are a first sustain pulse of 50 ms. When the display ratio is slightly larger than 15%, nine subframes SF1 to SF9 are 40 ms second sustain pulses, and one subframe SF10 is 50 ms first sustain pulse. When the display ratio is between 15% and 20%, the smaller the display ratio is, the larger the ratio of the subframe composed of the 40 sustain second sustain pulses is. Thereby, the sudden change of chromaticity by a slightly different display ratio can be prevented.

표시율이 10%와 15% 사이일 때에는, 표시율이 작게 될수록 제2 서스테인 펄스의 펄스 수를 서서히 증가시킨다. 표시율이 15%일 때에는, 모든 서브프레임 SF1∼SF10에서, 예를 들면 40㎑의 제2 서스테인 펄스를 생성하기 때문에, 비교적 휘도가 낮다. 표시율이 10%일 때에는, 모든 서브프레임 SF1∼SF10에서, 예를 들면 50㎑의 제2 서스테인 펄스를 생성하기 때문에, 비교적 휘도가 높아, 피크 휘도를 높게 할 수 있다.When the display ratio is between 10% and 15%, as the display ratio becomes smaller, the pulse number of the second sustain pulse is gradually increased. When the display ratio is 15%, since the second sustain pulse of, for example, 40 Hz is generated in all the subframes SF1 to SF10, the luminance is relatively low. When the display ratio is 10%, since the second sustain pulse of 50 ms is generated in all the subframes SF1 to SF10, for example, the luminance is relatively high, and the peak luminance can be made high.

표시율이 0∼10%일 때에는, 표시율에 관계없이, 50㎑의 제2 서스테인 펄스를 생성한다.When the display ratio is 0 to 10%, a second sustain pulse of 50 Hz is generated regardless of the display ratio.

본 실시예에 따르면, 표시율에 따라서 서브프레임 단위로 표시를 행하기 위한 2 종류 이상의 서스테인 펄스 중에서 하나를 선택하여 출력하는 서스테인 펄스 출력부를 구비한다. 서스테인 출력부는 서스테인 펄스 제어부(112), X 전극 서스테인 회로(103) 및 Y 전극 서스테인 회로(104)를 포함한다. 각 서브프레임에서, 표시율에 따라서 제1 서스테인 펄스 또는 제2 서스테인 펄스를 선택한다. 표시율이 임계값보다 클 때에는 제1 서스테인 펄스를 선택하고, 표시율이 임계값보다 작을 때에는 제2 서스테인 펄스를 선택한다.According to the present embodiment, there is provided a sustain pulse output unit for selecting and outputting one of two or more kinds of sustain pulses for displaying in subframe units according to the display ratio. The sustain output section includes a sustain pulse controller 112, an X electrode sustain circuit 103, and a Y electrode sustain circuit 104. In each subframe, a first sustain pulse or a second sustain pulse is selected according to the display ratio. When the display ratio is greater than the threshold, the first sustain pulse is selected. When the display ratio is smaller than the threshold, the second sustain pulse is selected.

구체적으로는, 표시율이 제1 임계값 20%보다 클 때에는 프레임 내의 모든 서브프레임이 제1 서스테인 펄스로 구성되고, 표시율이 제1 임계값 20%보다 작을 때 에는 프레임 내에 제2 서스테인 펄스로 구성되는 서브프레임을 포함한다. 표시율이 제2 임계값 15%보다 작을 때에는 프레임 내의 모든 서브프레임이 제2 서스테인 펄스로 구성되고, 표시율에 따라서 서브프레임의 서스테인 펄스 수를 변화시킨다. 표시율이 제2 임계값 15%보다 작고 제3 임계값 10%보다 클 때에는, 표시율이 작을수록 각 서브프레임의 서스테인 펄스 수가 많게 된다. 표시율이 제3 임계값 10%보다 작을 때에는, 프레임 내의 모든 서브프레임이 제2 서스테인 펄스로 구성되고, 그 서스테인 펄스 수는 일정하다. 제2 임계값은 제1 임계값보다 작고, 제3 임계값은 제2 임계값보다 작다.Specifically, when the display rate is greater than the first threshold 20%, all subframes in the frame are composed of the first sustain pulses, and when the display rate is less than the first threshold value of 20%, the second sustain pulses are formed in the frame. It includes a subframe. When the display rate is less than the second threshold value 15%, all subframes in the frame are composed of second sustain pulses, and the number of sustain pulses of the subframe is changed in accordance with the display rate. When the display ratio is smaller than the second threshold 15% and larger than the third threshold 10%, the smaller the display ratio is, the larger the number of sustain pulses of each subframe is. When the display ratio is smaller than the third threshold 10%, all subframes in the frame are composed of the second sustain pulses, and the number of the sustain pulses is constant. The second threshold is less than the first threshold and the third threshold is less than the second threshold.

표시율이 제1 임계값 20%보다 작고 제2 임계값 15%보다 클 때에는 제1 서스테인 펄스로 구성되는 서브프레임과 제2 서스테인 펄스로 구성되는 서브프레임을 포함하는 프레임이 구성되고, 표시율에 따라서 1 프레임 내에서 제1 서스테인 펄스로 구성되는 서브프레임의 수와 제2 서스테인 펄스로 구성되는 서브프레임의 수의 비율이 변한다. 이 때, 표시율이 작을수록 제2 서스테인 펄스로 구성되는 서브프레임의 수의 비율이 크게 된다.When the display ratio is less than the first threshold 20% and greater than the second threshold 15%, a frame including a subframe composed of the first sustain pulse and the subframe composed of the second sustain pulse is configured, and 1 is determined according to the display ratio. The ratio of the number of subframes composed of the first sustain pulses to the number of subframes composed of the second sustain pulses varies within the frame. At this time, the smaller the display ratio is, the larger the ratio of the number of subframes composed of the second sustain pulses is.

발광 효율 및 스트리킹을 개선한 제1 서스테인 펄스에서는 제2 서스테인 펄스보다 피크 휘도가 저하된다. 플라즈마 디스플레이의 소비 전력은 표시율이 크게 됨에 따라 크게 된다. 또한, 스트리킹은, 표시율이 큰 라인과 표시율이 작은 라인에서 방전 전류가 서로 달라, 전압 드롭에 의한 휘도의 차가 보이는 것으로서, 표시율이 작을 때에는 문제로 되지 않는다. 통상의 화상 표시에서는, 표시율이 약 25% 이하에서는 스트리킹은 거의 보이지 않고, 15% 이하에서는 문제로 되지 않는 다. 따라서, 상기의 표시율의 제1 임계값은 20%를 예로써 설명하였지만, 25% 이하가 바람직하다.In the first sustain pulse having improved luminous efficiency and streaking, the peak luminance is lower than that of the second sustain pulse. The power consumption of the plasma display becomes larger as the display ratio becomes larger. In addition, the streaking is a difference in luminance due to voltage drop between lines with a large display rate and a line with a small display rate, which is not a problem when the display rate is small. In normal image display, streaking is hardly seen at a display rate of about 25% or less, and is not a problem at 15% or less. Therefore, although the 1st threshold value of the said display ratio was demonstrated as 20% as an example, 25% or less is preferable.

또한, 표시율 20% 이하에서는 서스테인 방전에 의한 소비 전력이 작기 때문에, 반드시 발광 효율을 개선하는 제1 서스테인 펄스가 아니어도 된다. 또한, 피크 휘도는 글래스의 반사나 헤드라이트의 반짝임 등의 비교적 어두운 화상 내에서의 고휘도 화소에서 눈에 띄어, 표시율 10% 이하, 특히 5% 이하에서, 피크 휘도가 요구된다. 따라서, 상기의 표시율의 제3 임계값은 10%를 예로써 설명하였지만, 5% 이상이 바람직하다.In addition, since the power consumption by sustain discharge is small at 20% or less of display ratio, it is not necessarily a 1st sustain pulse which improves luminous efficiency. In addition, peak luminance is conspicuous in high luminance pixels in relatively dark images, such as reflection of glass or sparkling headlights, and peak luminance is required at display rates of 10% or less, particularly 5% or less. Therefore, although the 3rd threshold value of the said display ratio was demonstrated as 10% as an example, 5% or more is preferable.

이상과 같이, 1 프레임 FR은, 예를 들면 10 서브프레임 SF1∼SF10으로 이루어진다. 각 서브프레임 SF는 리세트 기간 Tr, 어드레스 기간 Ta, 전하 조정 서스테인 기간 Tc, 서스테인 기간 Ts로 구성된다. 서스테인 기간 Ts에서, 제1 서스테인 펄스는 도 6의 (A)의 2단 방전 파형, 제2 서스테인 펄스는 도 6의 (B)의 통상 방전 파형의 반복으로 구성된다. 각 서브프레임 SF의 휘도 가중치는, 제1 서브프레임 SF1이 가장 휘도가 낮고, 제10 서브프레임 SF10이 가장 휘도가 높게 되어 있다. 제1 및 제2 서스테인 펄스의 상승 및 하강은 LC 공진에 의한 전력 회수 회로(파워 세이브 회로)를 이용한다. 제1 서스테인 펄스의 서브프레임과 제2 서스테인 펄스의 서브프레임에서는 동일한 계조이어도 서스테인 펄스 수를 바꾼다. 제1 서스테인 펄스는 서스테인 펄스 수가 많고, 즉 주파수를 높게 하여, 각 서브프레임 SF의 휘도를 거의 동일하게 하고 있다. 화상 데이터 또는 소비 전력(소비 전류)으로부터 표시율을 계산 또는 추정하여, 표시율이 20% 이상일 때에는 제1 서스테인 펄스의 서브프레임으로 표시하고, 20%와 15% 사이일 때에는 제1 서스테인 펄스의 서브프레임으로부터 순서대로 제2 서스테인 펄스의 서브프레임으로 절환하며, 표시율이 15% 이하일 때에는 모든 서브프레임이 제2 서스테인 펄스로 된다. 최고 서스테인 펄스 수는, 표시율이 15%로부터 10%로 변하는 동안에 표시율에 역비례로 높게 하고, 표시율이 10% 이하일 때에는 표시율이 15% 이상일 때보다 높은 상태로 일정하게 한다. 본 실시예에서는, 제1 서스테인 펄스의 최고 휘도의 펄스 수(주파수)는 50㎑, 제2 서스테인 펄스의 서브프레임 절환 도중의 최고 휘도의 펄스 수(주파수)는 40㎑, 표시율이 10% 이하일 때의 최고 휘도의 펄스 수(주파수)는 50㎑이다.As described above, one frame FR consists of, for example, 10 subframes SF1 to SF10. Each subframe SF is composed of a reset period Tr, an address period Ta, a charge adjustment sustain period Tc, and a sustain period Ts. In the sustain period Ts, the first sustain pulse is composed of repetition of the two-stage discharge waveform in FIG. 6A and the second sustain pulse in the normal discharge waveform of FIG. 6B. In the luminance weight of each subframe SF, the first subframe SF1 has the lowest luminance, and the tenth subframe SF10 has the highest luminance. The rise and fall of the first and second sustain pulses use a power recovery circuit (power save circuit) by LC resonance. In the subframe of the first sustain pulse and the subframe of the second sustain pulse, the number of sustain pulses is changed even though the gray level is the same. The first sustain pulse has a large number of sustain pulses, that is, a high frequency, which makes the luminance of each subframe SF almost the same. The display rate is calculated or estimated from the image data or power consumption (consumption current), and is displayed as a subframe of the first sustain pulse when the display rate is 20% or more, and from the subframe of the first sustain pulse when it is between 20% and 15%. The subframes of the second sustain pulse are sequentially switched, and when the display ratio is 15% or less, all the subframes become the second sustain pulse. The maximum number of sustain pulses is made inversely proportional to the display rate while the display rate is changed from 15% to 10%. When the display rate is 10% or less, the maximum sustain pulse number is kept higher than when the display rate is 15% or more. In this embodiment, when the pulse number (frequency) of the highest luminance of the first sustain pulse is 50 Hz, the pulse number (frequency) of the highest luminance during the subframe switching of the second sustain pulse is 40 Hz, and the display ratio is 10% or less. The pulse number (frequency) of the highest luminance of is 50 Hz.

본 실시예에 따르면, 발광 효율/스트리킹이 문제로 되는 표시 상태에서는 제1 서스테인 펄스로 표시하기 때문에, 발광 효율이 높고, 스트리킹도 적다. 제1 서스테인 펄스 그대로일 때에는 표시율이 작은 경우에도 최고 휘도가 약 800㏅/㎡이지만, 발광 효율/스트리킹이 거의 문제로 되지 않는 표시 상태에서는 제2 서스테인 펄스를 이용하고, 제2 서스테인 펄스는 펄스 수(주파수)를 50㎑ 이상으로 할 수 있으므로, 더욱 높은 휘도(피크)가 실현 가능하다. 표시율이 작은 경우의 최고 휘도는 약 1000㏅/㎡의 높은 피크 휘도로 표시할 수 있다. 동일한 휘도의 약 800㏅/㎡의 서브프레임에서 제1 서스테인 펄스로부터 제2 서스테인 펄스로 절환하기 때문에, 휘도의 절환 쇼크는 없고, 또한, 서브프레임 단위로 조금씩 절환하기 때문에, 색도의 절환 쇼크도 거의 없다. 또한, 서브프레임은, 계조가 낮고, 휘도가 작은 순서로부터 절환하기 때문에, 서스테인 펄스의 종류의 절환이 발광 효율/스트리킹에 끼치는 영향은 보다 작게 된다. 즉, 1 프레임은 휘도가 서로 다른 복수의 서브 프레임을 포함하고, 1 프레임 내에 제1 서스테인 펄스로 구성되는 서브프레임과 제2 서스테인 펄스로 구성되는 서브프레임을 혼재시킬 때에는, 휘도가 낮은 서브프레임을 우선하고 제2 서스테인 펄스로 구성하는 서브프레임으로 한다. 표시율에 따라서 서스테인 주파수나 서브프레임을 절환하는 경우, 빈번한 절환을 방지하기 위해서, 통상은 히스테리시스를 갖게 한다.According to this embodiment, in the display state where the luminous efficiency / streaking is a problem, since the first sustain pulse is displayed, the luminous efficiency is high and there is little streaking. When the first sustain pulse is intact, even when the display ratio is small, the maximum luminance is about 800 mW / m2. However, in the display state where the luminous efficiency / streaming is not a problem, the second sustain pulse is used, and the second sustain pulse is the number of pulses. Since the (frequency) can be 50 Hz or higher, higher luminance (peak) can be realized. The highest luminance when the display ratio is small can be displayed with a high peak luminance of about 1000 mW / m 2. Since switching from the first sustain pulse to the second sustain pulse is performed in a subframe of about 800 dB / m 2 of the same luminance, there is no switching switching of the luminance and switching little by little in units of subframes, so that the switching switching of chromaticity is almost also possible. none. In addition, since the subframe switches from the order of low gradation to low luminance, the effect of switching the type of the sustain pulse on the luminous efficiency / streaming becomes smaller. That is, one frame includes a plurality of subframes having different luminance, and when a subframe composed of a first sustain pulse and a subframe composed of a second sustain pulse are mixed in one frame, a subframe having a lower luminance is used. First, a subframe consisting of the second sustain pulses is used. In the case of switching the sustain frequency or the subframe in accordance with the display rate, hysteresis is usually provided to prevent frequent switching.

본 실시예에서는, 휘도가 낮은 서브프레임부터 휘도가 높은 서브프레임의 순서로 배열하고 있지만, 화질 향상을 위해 계조의 순서를 교체하는 경우가 있는데, 이 경우도 휘도가 낮은 서브프레임부터 서스테인 펄스의 종류를 절환한 쪽이 스트리킹나 발광 효율에의 영향을 작게 할 수 있다.In this embodiment, although the sub-frames are arranged in order from the low luminance subframe to the high luminance subframe, the order of gray levels may be changed to improve the image quality. The switching of can reduce the influence on streaking or luminous efficiency.

(제2 실시예)(2nd Example)

도 8은 본 발명의 제2 실시예에 따른 X 전극 서스테인 회로(103)(도 1)의 구성예를 도시하는 회로도이다. 도 8의 회로는 도 5의 회로를 대체하는 회로이고, 도 5의 회로와 다른 점을 설명한다. 트랜지스터 CU1의 드레인은 제1 하이 레벨 Vs1 대신에 하이 레벨 Vs에 접속된다. 트랜지스터 CU2의 드레인은 제2 하이 레벨 Vs2 대신에 하이 레벨 Vs에 접속된다. 용량(504)은 전력 회수에 의해 약 Vs/2로 되며, 반드시 Vs/2의 전위에 접속할 필요는 없다.8 is a circuit diagram showing a configuration example of the X electrode sustain circuit 103 (FIG. 1) according to the second embodiment of the present invention. The circuit of FIG. 8 is a circuit which replaces the circuit of FIG. 5, and demonstrates a different point from the circuit of FIG. The drain of the transistor CU1 is connected to the high level Vs instead of the first high level Vs1. The drain of the transistor CU2 is connected to the high level Vs instead of the second high level Vs2. The capacitance 504 becomes about Vs / 2 by power recovery, and it is not necessary to connect to the potential of Vs / 2.

도 9의 (A)는 표시율이 클 때에 도 8의 X 전극 서스테인 회로가 생성하는 서스테인 펄스이다.9A is a sustain pulse generated by the X electrode sustain circuit of FIG. 8 when the display ratio is large.

시각 t901 이전에는, 트랜지스터 LU, CU1, CU2 및 LD는 오프, 트랜지스터 CD1 및 CD2는 온이다. 시각 t901에서는, 트랜지스터 CD1 및 CD2를 오프로 하고, 트랜지스터 LU를 온으로 한다. 후술하는 바와 같이, 용량(504)은 패널 용량 Cp의 X 전극 Xi으로부터 회수한 전력을 축적하고 있다. 트랜지스터 LU가 온으로 되면, 용량(504)의 전하가 트랜지스터 LU 및 코일(501)을 통하여 LC 공진에 의해 X 전극 Xi에 공급된다. X 전극 Xi의 전위는 하이 레벨 Vs를 향하여 상승한다.Before time t901, transistors LU, CU1, CU2, and LD are off, and transistors CD1 and CD2 are on. At time t901, transistors CD1 and CD2 are turned off and transistor LU is turned on. As described later, the capacitor 504 accumulates the power recovered from the X electrode Xi of the panel capacitor Cp. When the transistor LU is turned on, the charge of the capacitor 504 is supplied to the X electrode Xi by LC resonance through the transistor LU and the coil 501. The potential of the X electrode Xi rises toward the high level Vs.

다음으로, 시각 t902에서는, 트랜지스터 CU1을 온으로 한다. 트랜지스터 CU2는 오프이기 때문에, 하이 임피던스에서 하이 레벨 Vs가 X 전극 Xi에 공급되어, X 전극 Xi의 전위는 하이 레벨 Vs로 클램프된다.Next, at time t902, the transistor CU1 is turned on. Since transistor CU2 is off, high level Vs is supplied to X electrode Xi at high impedance, and the potential of X electrode Xi is clamped to high level Vs.

다음으로, 시각 t903에서는, 트랜지스터 CU2를 온으로 한다. 트랜지스터 CU1도 온이기 때문에, 로우 임피던스에서 하이 레벨 Vs가 X 전극 Xi에 공급되어, X 전극 Xi의 전위는 하이 레벨 Vs로 클램프된다.Next, at time t903, the transistor CU2 is turned on. Since transistor CU1 is also on, high level Vs is supplied to X electrode Xi at low impedance, and the potential of X electrode Xi is clamped to high level Vs.

다음으로, 시각 t904에서는, 트랜지스터 LU, CU1 및 CU2를 오프로 한다. X 전극 Xi의 전위는 하이 레벨 Vs를 유지한다.Next, at time t904, the transistors LU, CU1, and CU2 are turned off. The potential of the X electrode Xi maintains the high level Vs.

다음으로, 시각 t905에서는, 트랜지스터 LD를 온으로 한다. 패널 용량 Cp의 X 전극 Xi의 전하(전력)는, 코일(501), 트랜지스터 LD를 통하여 LC 공진에 의해 용량(504)에 회수된다. X 전극 Xi의 전위는 저하된다. 이와 같이, 전력 회수를 행함으로써, 소비 전력을 작게 할 수 있다.Next, at time t905, the transistor LD is turned on. The charge (power) of the X electrode Xi of the panel capacitor Cp is recovered to the capacitor 504 by LC resonance through the coil 501 and the transistor LD. The potential of the X electrode Xi is lowered. In this way, power recovery can reduce the power consumption.

다음으로, 시각 t906에서는, 트랜지스터 CD1을 온으로 한다. 트랜지스터 CD2는 오프이기 때문에, 하이 임피던스에서 그라운드 레벨이 X 전극 Xi에 접속되어, X 전극 Xi는 0V로 클램프된다.Next, at time t906, the transistor CD1 is turned on. Since transistor CD2 is off, the ground level is connected to X electrode Xi at high impedance, and X electrode Xi is clamped to 0V.

다음으로, 시각 t907에서는, 트랜지스터 CD2를 온으로 한다. 트랜지스터 CD1도 온이기 때문에, 로우 레벨에서 그라운드 레벨이 X 전극 Xi에 접속되어, X 전극 Xi는 0V로 클램프된다.Next, at time t907, the transistor CD2 is turned on. Since the transistor CD1 is also on, the ground level is connected to the X electrode Xi at a low level, and the X electrode Xi is clamped to 0V.

다음으로, 시각 t908에서는, 트랜지스터 LD, CD1 및 CD2를 오프로 한다. X 전극 Xi의 전위는 0V를 유지한다.Next, at time t908, the transistors LD, CD1, and CD2 are turned off. The potential of the X electrode Xi is maintained at 0V.

이상의 시각 t901∼t908을 포함하는 사이클을 1 사이클로 하여, 동일한 처리를 반복한다. 이 서스테인 펄스는 12㎲/사이클이다. 예를 들면, 시각 t901부터 t902까지가 0.5㎲, 시각 t902부터 t903까지가 0.5㎲, 시각 t903부터 t904까지가 3㎲, 시각 t904부터 t905까지가 1㎲, 시각 t905부터 t906까지가 0.5㎲, 시각 t906부터 t907까지가 0.5㎲, 시각 t907부터 t908까지가 5㎲, 시각 t908부터 다음 사이클의 시각 t901까지가 1㎲이다.The same process is repeated, making the cycle including the above times t901 to t908 as one cycle. This sustain pulse is 12 ms / cycle. For example, time t901 to t902 is 0.5 ms, time t902 to t903 is 0.5 ms, time t903 to t904 is 3 ms, time t904 to t905 is 1 ms, and time t905 to t906 is 0.5 ms. From t906 to t907 is 0.5 ms, from time t907 to t908 is 5 ms, and from time t908 to time t901 of the next cycle is 1 ms.

상기의 시각 t902∼t903에서는, X 전극 Xi가 하이 임피던스에서 하이 레벨 Vs로 클램프되므로, 약한 방전이 발생한다. 그리고, 시각 t903 이후에서는, X 전극 Xi가 로우 임피던스에서 하이 레벨 Vs로 클램프되므로, 방전이 계속해서 발생한다. 이 서스테인 펄스는 전력을 시간적으로 분산시킨 서스테인 펄스이기 때문에, 방전 전류의 시간적 폭이 넓게 되어, 방전 전류의 피크가 작게 된다. 그 결과, 방전 강도가 작게 되기 때문에, 자외선 발광 및 형광체의 포화가 작게 되어, 발광 효율이 높게 되고, 또한, 방전 전류 피크가 작기 때문에, 스트리킹을 저감시킬 수 있다.At the above times t902 to t903, since the X electrode Xi is clamped to high level Vs at high impedance, weak discharge occurs. And after time t903, since X electrode Xi is clamped to high level Vs at low impedance, discharge generate | occur | produces continuously. Since the sustain pulse is a sustain pulse obtained by dispersing power in time, the temporal width of the discharge current becomes wider, and the peak of the discharge current becomes smaller. As a result, since discharge intensity becomes small, saturation of ultraviolet light emission and fluorescent substance becomes small, light emission efficiency becomes high, and since a discharge current peak is small, streaking can be reduced.

도 9의 (B)는 표시율이 작을 때에 도 8의 X 전극 서스테인 회로가 생성하는 서스테인 펄스이다.FIG. 9B is a sustain pulse generated by the X electrode sustain circuit of FIG. 8 when the display ratio is small.

시각 t911 이전에서는, 트랜지스터 LU, CU1, CU2 및 LD는 오프, 트랜지스터 CD1 및 CD2는 온이다. 시각 t911에서는, 트랜지스터 CD1 및 CD2를 오프로 하고, 트랜지스터 LU를 온으로 한다. 후술하는 바와 같이, 용량(504)은 패널 용량 Cp의 X 전극 Xi로부터 회수한 전력을 축적하고 있다. 트랜지스터 LU가 온으로 되면, 용량(504)의 전하가 트랜지스터 LU 및 코일(501)을 통하여 LC 공진에 의해 X 전극 Xi에 공급된다. X 전극 Xi의 전위는 하이 레벨 Vs를 향하여 상승한다.Before time t911, transistors LU, CU1, CU2, and LD are off, and transistors CD1 and CD2 are on. At time t911, the transistors CD1 and CD2 are turned off and the transistor LU is turned on. As described later, the capacitor 504 accumulates the power recovered from the X electrode Xi of the panel capacitor Cp. When the transistor LU is turned on, the charge of the capacitor 504 is supplied to the X electrode Xi by LC resonance through the transistor LU and the coil 501. The potential of the X electrode Xi rises toward the high level Vs.

다음으로, 시각 t912에서는, 트랜지스터 CU1 및 CU2를 온으로 한다. 그러면, 로우 임피던스에서 하이 레벨 Vs가 X 전극 Xi에 공급되어, X 전극 Xi의 전위는 하이 레벨 Vs로 클램프된다.Next, at time t912, the transistors CU1 and CU2 are turned on. Then, at low impedance, high level Vs is supplied to the X electrode Xi so that the potential of the X electrode Xi is clamped to the high level Vs.

다음으로, 시각 t913에서는, 트랜지스터 LU, CU1 및 CU2를 오프로 한다. X 전극 Xi의 전위는 하이 레벨 Vs를 유지한다.Next, at time t913, the transistors LU, CU1, and CU2 are turned off. The potential of the X electrode Xi maintains the high level Vs.

다음으로, 시각 t914에서는, 트랜지스터 LD를 온으로 한다. 패널 용량 Cp의 X 전극 Xi의 전하(전력)는 코일(501), 트랜지스터 LD를 통하여 LC 공진에 의해 용량(504)에 회수된다. X 전극 Xi의 전위는 저하된다. 이와 같이, 전력 회수를 행함으로써, 소비 전력을 작게 할 수 있다.Next, at time t914, the transistor LD is turned on. The charge (power) of the X electrode Xi of the panel capacitor Cp is recovered to the capacitor 504 by LC resonance through the coil 501 and the transistor LD. The potential of the X electrode Xi is lowered. In this way, power recovery can reduce the power consumption.

다음으로, 시각 t915에서는, 트랜지스터 CD1 및 CD2를 온으로 한다. 그러면, 그라운드 레벨이 X 전극 Xi에 접속되어, X 전극 Xi는 0V로 클램프된다.Next, at time t915, the transistors CD1 and CD2 are turned on. Then, the ground level is connected to the X electrode Xi, and the X electrode Xi is clamped to 0V.

다음으로, 시각 t916에서는, 트랜지스터 LD, CD1 및 CD2를 오프로 한다. X 전극 Xi의 전위는 0V를 유지한다.Next, at time t916, the transistors LD, CD1, and CD2 are turned off. The potential of the X electrode Xi is maintained at 0V.

이상의 시각 t911∼t916를 포함하는 사이클을 1 사이클로 하여, 동일한 처리 를 반복한다. 이 서스테인 펄스는 12㎲/사이클이다. 예를 들면, 시각 t911부터 t912까지가 0.5㎲, 시각 t912부터 t913까지가 3.5㎲, 시각 t913부터 t914까지가 1㎲, 시각 t914부터 t915까지가 0.5㎲, 시각 t915부터 t916까지가 5.5㎲, 시각 t916로부터 다음 사이클의 시각 t911까지가 1㎲이다.The same process is repeated, making the cycle including the above times t911 to t916 as one cycle. This sustain pulse is 12 ms / cycle. For example, time t911 to t912 is 0.5 ms, time t912 to t913 is 3.5 ms, time t913 to t914 is 1 ms, time t914 to t915 is 0.5 ms, and time t915 to t916 is 5.5 ms. From t916 to the time t911 of the next cycle is 1 ms.

상기의 시각 t912에서는, X 전극 Xi가 로우 임피던스에서 하이 레벨 Vs로 클램프되므로, 강한 방전이 발생한다. 이 서스테인 펄스는 전력을 시간적으로 집중시킨 서스테인 펄스이기 때문에, 방전 전류의 시간적 폭이 좁게 되어, 방전 전류의 피크가 크게 된다. 그 결과, 피크 휘도가 높게 된다.At the time t912, the X electrode Xi is clamped at a low level to a high level Vs, so that a strong discharge occurs. Since the sustain pulse is a sustain pulse in which power is concentrated in time, the temporal width of the discharge current is narrowed, and the peak of the discharge current is large. As a result, the peak luminance is high.

이상과 같이, 본 실시예에서는, 표시율이 클 때에는 LC 공진으로 전압을 상승시킨 후에 하이 레벨 Vs에의 전압 클램프를 하이 임피던스 및 로우 임피던스의 2 단계로 행하고, 표시율이 작을 때에는 트랜지스터 CU1 및 CU2를 동시에 온하고 클램프한다. 도 9의 (A)의 2단 클램프의 경우에는, 방전은 LC 공진으로 전압이 상승한 직후에 발생하지만, 전압 클램프의 트랜지스터 CU1의 전류 용량이 작고, 임피던스가 높기 때문에 방전 전류가 제한되어, 패널 전극 저항에 의한 전압 드롭은 경감되어서, 스트리킹은 개선된다. 그러나, 방전 전류가 제한되기 때문에, 서스테인 펄스 1 발당의 휘도가 저하되어, 피크 휘도도 저하된다. 도 9의 (B)와 같이, 트랜지스터 CU1 및 CU2를 동시에 상승시킨 경우에는, 방전 시의 임피던스가 낮아 큰 방전 전류가 흐르기 때문에 휘도가 높게 되지만, 전극 저항에 의한 전압 드롭 때문에 스트리킹이 크다.As described above, in the present embodiment, when the display ratio is large, the voltage is increased by LC resonance, and then the voltage clamp to the high level Vs is performed in two stages of high impedance and low impedance, and when the display ratio is small, the transistors CU1 and CU2 are simultaneously turned on. And clamp. In the case of the two-stage clamp of Fig. 9A, the discharge occurs immediately after the voltage rises due to LC resonance, but the discharge current is limited because the current capacity of the transistor CU1 of the voltage clamp is small and the impedance is high, so that the panel electrode The voltage drop by the resistor is alleviated so that the streaking is improved. However, since the discharge current is limited, the luminance per sustain pulse is lowered, and the peak luminance is also lowered. As shown in Fig. 9B, when the transistors CU1 and CU2 are raised at the same time, the luminance is high because the impedance during discharge is low and a large discharge current flows, but the streaking is large because of the voltage drop caused by the electrode resistance.

본 실시예는, 도 9의 (A)에 도시하는 바와 같이, 스트리킹이 문제로 되는 표 시율이 클 때에는 복수의 트랜지스터 CU1 및 CU2에 의한 상승을 나누어 2단으로 클램프하고, 도 9의 (B)에 도시하는 바와 같이, 스트리킹이 그다지 문제로 되지 않는 표시율이 작을 때에는 복수의 트랜지스터 CU1 및 CU2에 의해 동시로 클램프한다. 서스테인 펄스의 종류의 절환은 휘도가 동일한 서브프레임 단위로 행하고, 표시율이 내려가 모든 서브프레임이 동시 클램프로 절환되고 나서, 표시율이 내려감에 따라 서서히 펄스 수를 많게 하여 높은 피크 휘도가 나올 수 있는 상태로 한다. 본 실시예에 따르면, 스트리킹이 문제로 되는 표시 상태에서는 스트리킹이 작고 발광 효율이 높은 제1 서스테인 펄스를 이용하고, 스트리킹이 그다지 문제로 되지 않는 표시 상태에서는 휘도를 우선한 제2 서스테인 펄스를 이용함으로써 높은 피크 휘도로 표시할 수 있다.In the present embodiment, as shown in FIG. 9A, when the display rate at which streaking is a problem is large, the rise by the plurality of transistors CU1 and CU2 is divided and clamped in two stages. As shown in Fig. 2, when the display ratio is small, streaking is not a problem, the plurality of transistors CU1 and CU2 are clamped simultaneously. The type of sustain pulse is switched in units of the same subframe luminance, the display ratio decreases, and all subframes are switched to simultaneous clamps, and then as the display ratio decreases, the number of pulses is gradually increased to obtain a high peak luminance. do. According to the present embodiment, by using a first sustain pulse having low streaking and high luminous efficiency in a display state where streaking is a problem, and using a second sustain pulse whose brightness is prioritized in a display state where streaking is not a problem. It can be displayed with high peak brightness.

본 실시예에서는, 복수의 트랜지스터 CU1 및 CU2에 의해 복수단으로 상승시켰지만, LC 공진에 의한 전압 상승으로부터 늦추고 나서 전압 클램프용의 트랜지스터(출력 소자)를 상승시켜도 된다. 또한, 트랜지스터 CU1 및 CU2의 게이트 저항을 높게 하여 트랜지스터의 온 직후의 출력 저항을 높게 하여도 마찬가지의 효과가 얻어진다.In the present embodiment, the plurality of transistors CU1 and CU2 are raised to multiple stages, but the transistor for voltage clamp (output element) may be raised after slowing down from the voltage rise due to LC resonance. The same effect can be obtained even by increasing the gate resistance of the transistors CU1 and CU2 to increase the output resistance immediately after the transistor is turned on.

(제3 실시예)(Third Embodiment)

본 발명의 제3 실시예에서는, 표시율이 클 때에는 도 10의 (A)의 서스테인 펄스를 생성하고, 표시율이 작을 때에는 도 10의 (B)의 서스테인 펄스를 생성한다.In the third embodiment of the present invention, the sustain pulse of FIG. 10A is generated when the display ratio is large, and the sustain pulse of FIG. 10B is generated when the display ratio is small.

도 10의 (A)는 표시율이 클 때의 X 전극 Xi 및 Y 전극 Yi의 서스테인 펄스를 도시하는 타이밍차트이다. 도 10의 (B)는 표시율이 작을 때의 X 전극 Xi 및 Y 전 극 Yi의 서스테인 펄스를 도시하는 타이밍차트이다. 도 1의 Y 전극 서스테인 회로(104)는, 서스테인 펄스 제어부(112)의 제어 하에서, 표시율이 클 때에는 도 10의 (A)에 도시하는 서스테인 펄스를 생성하고, 표시율이 작을 때에는 도 10의 (B)에 도시하는 서스테인 펄스를 생성한다. 도 10의 (A) 및 (B)의 서스테인 펄스는 도 3의 서스테인 기간 Ts에서 생성된다.10A is a timing chart showing sustain pulses of the X electrode Xi and the Y electrode Yi when the display ratio is large. 10B is a timing chart showing sustain pulses of the X electrode Xi and the Y electrode Yi when the display ratio is small. The Y electrode sustain circuit 104 of FIG. 1 generates the sustain pulse shown in FIG. 10A when the display ratio is large under the control of the sustain pulse control unit 112, and FIG. 10B when the display ratio is small. The sustain pulse shown in ()) is generated. The sustain pulses of FIGS. 10A and 10B are generated in the sustain period Ts of FIG.

도 10의 (A)의 X 전극 Xi 및 Y 전극 Yi의 서스테인 펄스는 시각 t1001부터 t1006까지를 포함하는 사이클을 1 사이클로 하여, 펄스가 반복된다.In the sustain pulses of the X electrode Xi and the Y electrode Yi in FIG. 10A, the cycle including the times from time t1001 to t1006 is one cycle, and the pulse is repeated.

우선, 도 10의 (A)의 X 전극 Xi의 서스테인 펄스를 설명한다. 시각 t1001에서는, 0V의 로우 레벨로부터 상승하여, 이보다 높은 제2 하이 레벨 Vs2로 클램프된다. 다음으로, 시각 t1002에서는, 제2 하이 레벨 Vs2로부터 하강하여, 이보다 낮은 제1 하이 레벨 Vs1로 클램프된다. 다음으로, 시각 t1003에서는, 제1 하이 레벨 Vs1로부터하강하여 0V의 로우 레벨로 클램프된다. 이후, 1 사이클의 끝까지, 0V의 로우 레벨을 유지한다.First, the sustain pulse of the X electrode Xi of FIG. 10A is described. At time t1001, the voltage rises from the low level of 0V and is clamped to the second high level Vs2 higher than this. Next, at time t1002, it descends from the second high level Vs2 and is clamped to a lower first high level Vs1. Next, at time t1003, the voltage is lowered from the first high level Vs1 and clamped to a low level of 0V. Then, until the end of one cycle, a low level of 0V is maintained.

다음으로, 도 10의 (A)의 Y 전극 Yi의 서스테인 펄스를 설명한다. 시각 t1001부터 t1004의 직전까지는 0V의 로우 레벨을 유지한다. 시각 t1004에서는, 0V의 로우 레벨로부터 상승하여, 이보다 높은 제2 하이 레벨 Vs2로 클램프된다. 다음으로, 시각 t1005에서는, 제2 하이 레벨 Vs2로부터 하강하여, 이보다 낮은 제1 하이 레벨 Vs1로 클램프된다. 다음으로, 시각 t1006에서는, 제1 하이 레벨 Vs1로부터 하강하여, 0V의 로우 레벨로 클램프된다. 이후, 1 사이클의 끝까지, 0V의 로우 레벨을 유지한다.Next, the sustain pulse of the Y electrode Yi in Fig. 10A will be described. The low level of 0V is maintained from time t1001 to immediately before t1004. At time t1004, the voltage rises from the low level of 0V and is clamped to the second high level Vs2 higher than this. Next, at time t1005, it descends from the second high level Vs2 and is clamped to a lower first high level Vs1. Next, at time t1006, it descends from the first high level Vs1 and is clamped to a low level of 0V. Then, until the end of one cycle, a low level of 0V is maintained.

이 서스테인 펄스는, 예를 들면 12㎲/사이클이다. 상기의 시각 t1001 및 t1004에서는, X 전극 Xi와 Y 전극 Yi 사이에 단시간만큼 전위차 Vs2가 생겨, 약한 방전이 발생한다. 그리고, 시각 t1002 및 t1005 이후에서는, X 전극 Xi와 Y 전극 Yi 사이에 전위차 Vs1이 생겨, 방전이 계속해서 발생한다. 이 서스테인 펄스는 전력을 시간적으로 분산시킨 서스테인 펄스이기 때문에, 방전 전류의 시간적 폭이 넓게 되어, 방전 전류의 피크가 작게 된다. 그 결과, 방전 강도가 작게 되기 때문에, 자외선 발광 및 형광체의 포화가 작게 되어, 발광 효율이 높게 되고, 또한, 방전 전류 피크가 작기 때문에, 스트리킹을 저감시킬 수 있다.This sustain pulse is 12 ms / cycle, for example. At the above times t1001 and t1004, a potential difference Vs2 occurs between the X electrode Xi and the Y electrode Yi for a short time, and weak discharge occurs. And after time t1002 and t1005, the electric potential difference Vs1 arises between X electrode Xi and Y electrode Yi, and discharge generate | occur | produces continuously. Since the sustain pulse is a sustain pulse obtained by dispersing power in time, the temporal width of the discharge current becomes wider, and the peak of the discharge current becomes smaller. As a result, since discharge intensity becomes small, saturation of ultraviolet light emission and fluorescent substance becomes small, light emission efficiency becomes high, and since a discharge current peak is small, streaking can be reduced.

도 10의 (B)의 X 전극 Xi 및 Y 전극 Yi의 서스테인 펄스는, 시각 t1011부터 t1014까지를 포함하는 사이클을 1 사이클로 하여, 펄스가 반복된다. 이 서스테인 펄스는 도 4의 (B)의 서스테인 펄스와 동일한 펄스이다. 도 10의 (B)의 시각 t1011∼t1014는 도 4의 (B)의 시각 t411∼t414에 상당한다.In the sustain pulses of the X electrode Xi and the Y electrode Yi in FIG. 10B, the cycle is repeated with one cycle including the times t1011 to t1014. This sustain pulse is the same pulse as the sustain pulse of Fig. 4B. The time t1011-t1014 of FIG. 10B corresponds to the time t411-t414 of FIG. 4B.

이 서스테인 펄스는, 예를 들면 12㎲/사이클이다. 상기의 시각 t1011 및 t1013에서는, X 전극 Xi와 Y 전극 Yi 사이에 장시간에 걸쳐 전위차 Vs2가 생겨, 강한 방전이 발생한다. 이 서스테인 펄스는 전력을 시간적으로 집중시킨 서스테인 펄스이기 때문에, 방전 전류의 시간적 폭이 좁게 되어, 방전 전류의 피크가 크게 된다. 그 결과, 피크 휘도가 높게 된다.This sustain pulse is 12 ms / cycle, for example. At said time t1011 and t1013, the potential difference Vs2 arises over a long time between X electrode Xi and Y electrode Yi, and strong discharge generate | occur | produces. Since the sustain pulse is a sustain pulse in which power is concentrated in time, the temporal width of the discharge current is narrowed, and the peak of the discharge current is large. As a result, the peak luminance is high.

이상과 같이, 제1∼제3 실시예에 따르면, 고발광 효율/스트리킹 저감과 고휘도 등의 각기 다른 복수의 특성을 실현하기 위해서는, 2 종류 이상의 서스테인 펄스가 필요하게 된다. 그러나, 서스테인 펄스의 종류에 따라 방전/벽전하 등의 상 태가 다르기 때문에, 서스테인 기간 Ts 내에서 절환하면 표시 이상이 발생하는 경우가 있지만, 리세트 기간 Ts 및 전하 조정 서스테인 기간 Tc를 넣으면, 즉 서브프레임 단위로 서스테인 펄스를 바꾸면, 동작상의 문제는 발생하지 않는다. 또한, 서브프레임 단위이면, 서스테인 펄스를 개별로 설정하는 일이 비교적 용이하다.As described above, according to the first to third embodiments, two or more types of sustain pulses are required in order to realize a plurality of different characteristics such as high light emission efficiency / streaming reduction and high brightness. However, since the state of discharge / wall charge or the like varies depending on the type of sustain pulse, switching abnormality may occur when switching within the sustain period Ts. However, when the reset period Ts and the charge adjustment sustain period Tc are added, i.e., the sub If the sustain pulse is changed in units of frames, there is no problem in operation. In addition, it is relatively easy to individually set the sustain pulses in subframe units.

본 실시예에서는, 표시율이 비교적 커서 발광 효율/스크리킹이 문제로 될 때에는 발광 효율/스트리킹 대책을 위한 제1 서스테인 펄스로 표시하고, 표시율이 비교적 작아서 발광 효율/스트리킹이 문제로 되지 않을 때에는 고휘도로 표시할 수 있는 제2 서스테인 펄스로 표시한다. 이 때, 리세트 기간 Ts나 전하 조정 서스테인 기간 Tc 등을 갖는 서브프레임 단위로 순차적으로 서스테인 펄스를 절환한다. 서스테인 펄스의 종류에 따라, 동일한 펄스 수에서도, 휘도가 다르기 때문에, 서브프레임의 절환 쇼크가 있는 경우에는, 서스테인 펄스 수를 바꾸어, 동일한 휘도의 서브프레임으로 절환을 행하고, 모든 서브프레임이 절환된 후에, 표시율에 따라서 서스테인 펄스 수를 서서히 많게 하여, 높은 피크 휘도가 나올 수 있도록 한다.In the present embodiment, when the display ratio is relatively large and the luminous efficiency / screeing becomes a problem, the display is indicated by the first sustain pulse for luminous efficiency / streaking countermeasure, and when the display ratio is relatively small and the luminous efficiency / streaking is not a problem, high brightness It is represented by the second sustain pulse which can be represented by. At this time, the sustain pulses are sequentially switched in units of subframes having the reset period Ts, the charge adjustment sustain period Tc, and the like. Since the luminance varies even with the same number of pulses, depending on the type of sustain pulse, when there is a switching shock of subframes, the number of sustain pulses is changed to switch to subframes having the same luminance, and after all subframes are switched. The number of sustain pulses is gradually increased in accordance with the display rate so that high peak luminance can be obtained.

본 실시예에 따르면, 발광 효율 및 스트리킹이 문제로 되는 표시 상태(예를 들면, 표시율 20% 이상)에서는, 도 6의 (A), 도 9의 (A) 및 도 10의 (A) 등의 전력을 시간적으로 집중시킨 제1 서스테인 펄스를 사용한다. 표시율이 작기 때문에 발광 효율이 문제로 되지 않고, 각 라인의 표시 부하에 의한 전압 드롭이 작아 스트리킹이 그다지 문제로 되지 않는 표시 상태(예를 들면, 표시율 15% 이하)에서는, 고휘도로 표시할 수 있는 제2 서스테인 펄스를 사용한다. 제2 서스테인 펄스는 도 6의 (B), 도 9의 (B) 및 도 10의 (B) 등의 전력을 시간적으로 분산시킨 서스테인 펄스이다.According to the present embodiment, in the display state where the luminous efficiency and streaking are a problem (for example, the display ratio of 20% or more), as shown in Figs. 6A, 9A, 10A, and the like. A first sustain pulse is used that concentrates power in time. Since the display ratio is small, the luminous efficiency does not become a problem, and in a display state in which streaking is not a problem because the voltage drop due to the display load of each line is small, for example, the display ratio can be displayed with high brightness. A second sustain pulse is used. The second sustain pulse is a sustain pulse obtained by dispersing the power of FIGS. 6B, 9B, and 10B and the like in time.

또한, 동작 안정성의 확보와 제어의 용이성을 위해, 리세트 기간 Tr 및 전하 조정 서스테인 기간 Tc 등을 포함하는 서브프레임 단위로 서스테인 펄스의 종류를 절환한다. 서스테인 펄스의 절환에 수반하는 휘도 및 색도 등의 절환 쇼크를 경감하기 위해서, 표시율을 검출하여 서서히 서스테인 펄스의 종류를 서브프레임 단위로 절환한다. 휘도의 절환 쇼크를 더욱 경감하기 위해서는, 동일 휘도의 서로 다른 종류의 서스테인 펄스의 서브프레임으로 절환한 후에, 표시율을 검출하여 서서히 서스테인 펄스 수를 많게 하여, 높은 피크 휘도가 나올 수 있는 상태로 한다. 이에 의해, 표시율에 따라서 2 종류 이상의 서스테인 펄스 중에서 하나를 선택하여 출력할 수 있어, 동작이 안정되고 제어가 용이한 서브프레임 단위의 절환으로 서스테인 펄스의 종류의 절환 쇼크도 없다.In addition, in order to ensure the operational stability and ease of control, the types of the sustain pulses are switched in units of subframes including the reset period Tr, the charge adjustment sustain period Tc, and the like. In order to alleviate switching shocks such as luminance and chromaticity accompanying the switching of the sustain pulses, the display ratio is detected and the types of the sustain pulses are gradually switched in units of subframes. In order to further reduce the brightness switching shock, after switching to subframes of different kinds of sustain pulses of the same brightness, the display rate is detected to gradually increase the number of sustain pulses, so that a high peak brightness can be obtained. Thereby, one of two or more types of sustain pulses can be selected and output in accordance with the display rate, and there is no switching shock of the kind of sustain pulses in the switching of subframe units in which operation is stable and control is easy.

또한, 상기의 제1∼제3 실시예에서, 도 1의 표시율 검출부(111) 및 서스테인 펄스 제어부(112)를 포함하는 제어 회로부(101)는 하드웨어로 구성하여도 되고, 컴퓨터 프로그램에 의한 소프트웨어를 마이크로컴퓨터 등이 실행함으로써 구성하여도 된다.In addition, in the above first to third embodiments, the control circuit unit 101 including the display ratio detecting unit 111 and the sustain pulse control unit 112 in FIG. 1 may be configured by hardware, and software by a computer program may be used. It may be configured by a microcomputer or the like.

또한, 제1∼ 제3실시예에서는, 표시율을 검출하여 서스테인 펄스의 종류를 절환하였지만, 표시율에 한정되지 않고, 스트리킹이 나오기 쉬운 표시 패턴 등의 표시 상태를 검출하여 서스테인 펄스를 절환하여도 된다. 이 경우에는, 검출부(111)가 표시 상태를 검출한다. 또한, 발광 효율/스트리킹이 우수한 서스테인 펄스와 피크 휘도가 높은 서스테인 펄스 대신에, 예를 들면, 표시율이 큰 표시 상태 에서는 색 순도가 우수하고 계조 특성이 양호한 서스테인 펄스로, 표시율이 작은 상태에서는 휘도를 높게 할 수 있는 서스테인 펄스로 절환하여도 된다.Incidentally, in the first to third embodiments, the display rate is detected to switch the types of the sustain pulses. However, the sustain pulses may be switched by detecting display states such as display patterns that are prone to streaking. In this case, the detection unit 111 detects the display state. In addition, instead of a sustain pulse having excellent luminous efficiency / streaking and a sustain pulse having a high peak luminance, for example, a sustain pulse having excellent color purity and good gradation characteristics in a display state having a high display rate, and a luminance in a state having a low display rate You may switch to the sustain pulse which can be made high.

상기 실시예들은 어느 것이나 본 발명을 실시할 때의 구체화된 예를 나타낸 것에 지나지 않고, 이들에 의해서 본 발명의 기술적 범위가 한정적으로 해석되어서는 안되는 것이다. 즉, 본 발명은 그 기술 사상 또는 그 주요한 특징으로부터 일탈하지 않고, 여러 가지 형태로 실시할 수 있다.All of the above embodiments are merely examples of specific examples of the present invention, and the technical scope of the present invention should not be limitedly interpreted by them. That is, the present invention can be implemented in various forms without departing from the technical idea or the main features thereof.

표시 상태에 따라서 서브프레임 단위로 표시를 행하기 위한 2 종류 이상의 서스테인 펄스 중에서 하나를 선택하여 출력하기 때문에, 고발광 효율/스트리킹 저감 및 고휘도 등의 복수의 특성을 양립시킬 수 있다.Since one of two or more types of sustain pulses for displaying in subframe units is selected and output in accordance with the display state, a plurality of characteristics such as high light emission efficiency / streaming reduction and high brightness can be achieved.

Claims (20)

1 프레임 화상을 복수의 서브프레임에 의해 구성한 표시 장치로서,A display device in which one frame image is composed of a plurality of subframes. 표시 상태를 검출하는 검출부와,A detector for detecting a display state, 상기 표시 상태에 따라서 서브프레임 단위로 표시를 행하기 위한 2 종류 이상의 서스테인 펄스 중에서 하나를 선택하여 출력하는 서스테인 펄스 출력부A sustain pulse output section for selecting and outputting one of two or more kinds of sustain pulses for displaying in subframe units according to the display state 를 구비하는 표시 장치.Display device provided with. 제1항에 있어서,The method of claim 1, 상기 2 종류 이상의 서스테인 펄스는, 전력을 시간적으로 분산시킨 제1 서스테인 펄스와, 전력을 시간적으로 집중시킨 제2 서스테인 펄스를 포함하는 표시 장치.The two or more types of sustain pulses include a first sustain pulse in which power is dispersed in time, and a second sustain pulse in which power is concentrated in time. 제2항에 있어서,The method of claim 2, 상기 표시 상태는 표시율이고,The display state is a display rate, 상기 서스테인 펄스 출력부는, 상기 표시율이 임계값보다 클 때에는 상기 제1 서스테인 펄스를 선택하여 출력하고, 상기 표시율이 임계값보다 작을 때에는 상기 제2 서스테인 펄스를 선택하여 출력하는 표시 장치.And the sustain pulse output unit selects and outputs the first sustain pulse when the display ratio is greater than a threshold value, and selects and outputs the second sustain pulse when the display ratio is less than a threshold value. 제3항에 있어서,The method of claim 3, 상기 표시율이 제1 임계값보다 클 때에는 프레임 내의 모든 서브프레임이 제1 서스테인 펄스로 구성되고, 상기 표시율이 제1 임계값보다 작을 때에는 프레임 내에 제2 서스테인 펄스로 구성되는 서브프레임을 포함하는 표시 장치.A display device including all subframes in the frame when the display rate is greater than the first threshold value, and all subframes comprising a first sustain pulse; and when the display rate is less than the first threshold value, the subframe including a second sustain pulse in the frame. . 제4항에 있어서,The method of claim 4, wherein 상기 표시율이 제2 임계값보다 작을 때에는 프레임 내의 모든 서브프레임이 제2 서스테인 펄스로 구성되는 표시 장치.And when the display ratio is smaller than the second threshold, all subframes in the frame are composed of second sustain pulses. 제5항에 있어서,The method of claim 5, 상기 표시율이 제2 임계값보다 작을 때에는, 상기 표시율에 따라서 서브프레임의 서스테인 펄스 수를 변화시키는 표시 장치.And when the display ratio is smaller than the second threshold, changing the number of sustain pulses in the subframe in accordance with the display ratio. 제6항에 있어서,The method of claim 6, 상기 표시율이 제2 임계값보다 작고 제3 임계치보다 클 때에는, 상기 표시율이 작을수록 각 서브프레임의 서스테인 펄스 수가 많게 되는 표시 장치.And when the display ratio is smaller than the second threshold and larger than the third threshold, the smaller the display ratio is, the higher the number of sustain pulses of each subframe is. 제7항에 있어서,The method of claim 7, wherein 상기 표시율이 상기 제3 임계값보다 작을 때에는 프레임 내의 모든 서브프레임이 제2 서스테인 펄스로 구성되고, 그 서스테인 펄스 수는 일정한 표시 장치.And when the display ratio is less than the third threshold, all subframes in the frame are composed of second sustain pulses, and the number of sustain pulses is constant. 제8항에 있어서,The method of claim 8, 상기 표시율이 상기 제1 임계값보다 작고 상기 제2 임계값보다 클 때에는 상기 제1 서스테인 펄스로 구성되는 서브프레임과 상기 제2 서스테인 펄스로 구성되는 서브프레임을 포함하는 프레임이 구성되는 표시 장치.And a frame including a subframe composed of the first sustain pulse and a subframe composed of the second sustain pulse when the display ratio is smaller than the first threshold and greater than the second threshold. 제9항에 있어서,The method of claim 9, 상기 표시율이 상기 제1 임계값보다 작고 상기 제2 임계값보다 클 때에는 상기 표시율에 따라서 1 프레임 내에서 상기 제1 서스테인 펄스로 구성되는 서브프레임의 수와 상기 제2 서스테인 펄스로 구성되는 서브프레임의 수의 비율이 변하는 표시 장치.When the display rate is less than the first threshold value and larger than the second threshold value, the number of subframes consisting of the first sustain pulse and the subframe consisting of the second sustain pulse within one frame according to the display rate. Display device in which the ratio of numbers changes. 제10항에 있어서,The method of claim 10, 상기 표시율이 작을수록 상기 제2 서스테인 펄스로 구성되는 서브프레임의 수의 비율이 크게 되는 표시 장치.The smaller the display ratio, the larger the ratio of the number of subframes composed of the second sustain pulses. 제11항에 있어서,The method of claim 11, 1 프레임은 복수의 서브프레임을 포함하고,One frame includes a plurality of subframes, 1 프레임 내에 상기 제1 서스테인 펄스로 구성되는 서브프레임과 상기 제2 서스테인 펄스로 구성되는 서브프레임을 혼재시킬 때에는, 휘도가 낮은 서브프레임을 우선하여 제2 서스테인 펄스로 구성하는 서브프레임으로 하는 표시 장치.When the subframe composed of the first sustain pulse and the subframe composed of the second sustain pulse are mixed in one frame, the display device is a subframe composed of the second sustain pulse with priority on the subframe having low luminance. . 제12항에 있어서,The method of claim 12, 상기 제1 서스테인 펄스로 구성되는 서브프레임 군과 상기 제2 서스테인 펄스로 구성되는 서브프레임 군에는, 각각에 휘도가 거의 동일한 서브프레임을 갖고,The subframe group composed of the first sustain pulses and the subframe group composed of the second sustain pulses each have subframes having substantially the same luminance. 1 프레임 내에 상기 제1 서스테인 펄스로 구성되는 서브프레임과 상기 제2 서스테인 펄스로 구성되는 서브프레임을 혼재시킬 때에는, 상기 휘도가 거의 동일한 서브프레임 중 어느 하나의 서브프레임에 의해 1 프레임을 구성하는 표시 장치.When a subframe composed of the first sustain pulse and a subframe composed of the second sustain pulse are mixed in one frame, a display constituting one frame by any one of the subframes having substantially the same luminance. Device. 제13항에 있어서,The method of claim 13, 상기 휘도가 거의 동일한 서브프레임은 펄스 수가 상이한 표시 장치.A subframe having substantially the same luminance, different number of pulses. 제11항에 있어서,The method of claim 11, 상기 표시율의 제1 임계값은 25% 이하이고, 상기 표시율의 제3 임계값은 5% 이상이며, 상기 제2 임계값은 상기 제1 임계값보다 작고, 상기 제3 임계값은 상기 제2 임계값보다 작은 표시 장치.The first threshold value of the display rate is 25% or less, the third threshold value of the display rate is 5% or more, the second threshold value is smaller than the first threshold value, and the third threshold value is the second threshold value. Display device smaller than the value. 제3항에 있어서,The method of claim 3, 상기 제1 서스테인 펄스는 로우 레벨로부터 상승하여 제1 하이 레벨로 클램프되고, 그 후에 상기 제1 하이 레벨로부터 상승하여 제2 하이 레벨로 클램프되는 표시 장치.And the first sustain pulse rises from a low level to be clamped to a first high level, and thereafter rises from the first high level to be clamped to a second high level. 제3항에 있어서,The method of claim 3, 상기 제1 서스테인 펄스는 로우 레벨로부터 상승하여 제1 하이 레벨로 클램프되고, 그 후에 상기 제1 하이 레벨로부터 하강하여 제2 하이 레벨로 클램프되는 표시 장치.And the first sustain pulse rises from a low level to be clamped to a first high level, and thereafter descends from the first high level to be clamped to a second high level. 제3항에 있어서,The method of claim 3, 상기 제1 서스테인 펄스는 로우 레벨로부터 상승하여 하이 임피던스에서 하이 레벨로 클램프되고, 그 후에 로우 임피던스에서 상기 하이 레벨로 클램프되는 표시 장치.And the first sustain pulse rises from a low level to be clamped at a high impedance to a high level and thereafter clamped at a low impedance to the high level. 제3항에 있어서,The method of claim 3, 상기 검출부는, 상기 서스테인 펄스에 의해 흐르는 전류, 소비되는 전력, 또는 화상 데이터에 기초하여, 표시율을 검출하는 표시 장치.And the detection unit detects a display ratio based on the current flowing by the sustain pulse, power consumed, or image data. 1 프레임 화상을 복수의 서브프레임에 의해 구성한 표시 방법으로서,A display method in which one frame image is composed of a plurality of subframes, 표시 상태를 검출하는 검출 단계와,A detecting step of detecting a display state; 상기 표시 상태에 따라서 서브프레임 단위로 표시를 행하기 위한 2 종류 이상의 서스테인 펄스 중에서 하나를 선택하여 출력하는 서스테인 펄스 출력 단계A sustain pulse output step of selecting and outputting one of two or more types of sustain pulses for displaying in subframe units according to the display state 를 포함하는 표시 방법.Display method comprising a.
KR1020050106561A 2004-11-09 2005-11-08 Display device and displaying method KR100730247B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00325441 2004-11-09
JP2004325441A JP4520826B2 (en) 2004-11-09 2004-11-09 Display device and display method

Publications (2)

Publication Number Publication Date
KR20060052535A true KR20060052535A (en) 2006-05-19
KR100730247B1 KR100730247B1 (en) 2007-06-20

Family

ID=36573598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050106561A KR100730247B1 (en) 2004-11-09 2005-11-08 Display device and displaying method

Country Status (4)

Country Link
US (1) US7663574B2 (en)
JP (1) JP4520826B2 (en)
KR (1) KR100730247B1 (en)
CN (1) CN1773583A (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4287809B2 (en) * 2004-11-29 2009-07-01 日立プラズマディスプレイ株式会社 Display device and driving method thereof
TWI288568B (en) * 2004-12-10 2007-10-11 Seiko Epson Corp Image display method and device, and projector
US20090225070A1 (en) * 2005-08-04 2009-09-10 Makoto Onozawa Plasma Display Device
US7655931B2 (en) * 2007-03-29 2010-02-02 Varian Semiconductor Equipment Associates, Inc. Techniques for improving the performance and extending the lifetime of an ion source with gas mixing
KR20090050862A (en) * 2007-11-16 2009-05-20 삼성에스디아이 주식회사 Plasma display panel and driving method thereof
US8665200B2 (en) * 2009-07-30 2014-03-04 Sharp Kabushiki Kaisha Display device and method for driving display device
CN103021319B (en) * 2012-12-24 2016-02-24 广东威创视讯科技股份有限公司 A kind of saving energy of screen display packing and device
KR101884233B1 (en) * 2016-08-26 2018-08-01 삼성전자주식회사 Display apparatus and driving method thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4112647B2 (en) * 1996-12-27 2008-07-02 三菱電機株式会社 Driving circuit for matrix display device
JP3482894B2 (en) 1998-01-22 2004-01-06 松下電器産業株式会社 Driving method of plasma display panel and image display device
JP3630290B2 (en) * 1998-09-28 2005-03-16 パイオニアプラズマディスプレイ株式会社 Method for driving plasma display panel and plasma display
JP4409000B2 (en) * 1999-09-02 2010-02-03 パナソニック株式会社 Display device and driving method thereof
JP3242097B1 (en) * 1999-11-12 2001-12-25 松下電器産業株式会社 Display device and display method thereof
JP2002072959A (en) 2000-08-29 2002-03-12 Matsushita Electric Ind Co Ltd Method for driving plasma display
JP3390752B2 (en) * 2000-09-13 2003-03-31 松下電器産業株式会社 Display device and driving method thereof
JP2002108273A (en) 2000-09-29 2002-04-10 Matsushita Electric Ind Co Ltd Method and device for driving plasma display
JP4669633B2 (en) * 2001-06-28 2011-04-13 パナソニック株式会社 Display panel driving method and display panel driving apparatus
JP4093295B2 (en) 2001-07-17 2008-06-04 株式会社日立プラズマパテントライセンシング PDP driving method and display device
JP4251389B2 (en) 2002-06-28 2009-04-08 株式会社日立プラズマパテントライセンシング Driving device for plasma display panel
JP2004151348A (en) * 2002-10-30 2004-05-27 Fujitsu Hitachi Plasma Display Ltd Driving method and driving device of plasma display panel
JP4619014B2 (en) * 2003-03-28 2011-01-26 株式会社日立製作所 Driving method of plasma display panel
JP4647220B2 (en) * 2004-03-24 2011-03-09 日立プラズマディスプレイ株式会社 Driving method of plasma display device

Also Published As

Publication number Publication date
JP2006133692A (en) 2006-05-25
CN1773583A (en) 2006-05-17
US20060119546A1 (en) 2006-06-08
US7663574B2 (en) 2010-02-16
KR100730247B1 (en) 2007-06-20
JP4520826B2 (en) 2010-08-11

Similar Documents

Publication Publication Date Title
US20080055288A1 (en) Flat Display Apparatus and Driving Method for the Same
KR100658133B1 (en) Driving device and driving method
KR100730247B1 (en) Display device and displaying method
US6853358B2 (en) Method and device for driving a plasma display panel
JP3511495B2 (en) Driving method and driving device for AC PDP
KR20040110963A (en) Plasma display device
US7576712B2 (en) Plasma display device and method of driving the same
KR100866062B1 (en) Display apparatus and method for driving the same
JP4610720B2 (en) Plasma display device
JP3918134B2 (en) Flat display device and driving method thereof
JP2004341290A (en) Plasma display device
KR100421673B1 (en) Method of Driving Plasma Display Panel
US8203550B2 (en) Plasma display and method for driving plasma display panel
KR100349924B1 (en) Method for driving a plasma display panel
KR20010098111A (en) Apparatus for driving a plasma display panel having a circuit for recovering power for driving a address electrode
KR100433234B1 (en) Method of Driving Plasma Display Panel
KR100854220B1 (en) Plasma display module
KR100319099B1 (en) Method for driving a low power comsumption plasma display panel
WO2009098771A1 (en) Plasma display unit, and method for driving plasma display panel
KR100515339B1 (en) A plasma display panel and a driving method thereof
JPWO2007063587A1 (en) Plasma display apparatus and plasma display panel driving method
US20080061704A1 (en) Plasma Display Device
US20090231235A1 (en) Plasma display module
JP2001222253A (en) Display control method of pdp
JP2010282129A (en) Plasma display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110527

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee