KR20060042919A - 표시장치의 드라이버 회로 및 표시장치 - Google Patents

Abstract

표시 장치의 드라이버 회로는, 데이터 신호선 및 그것에 접속된 선택 화소에 대한 예비 충전을 제어하는 스위치의 입력측에 NOR회로를 제공하고, 일부의 데이터 신호선에 대한 비디오 신호의 공급이 행해져 있는 사이에 다른 데이터 신호선에 대한 예비 충전을 지시하는 신호를 시프트 레지스터로부터, 각 데이터 신호선에 대해 동시에 예비 충전을 행하도록 지시하는 일괄 프리차지 지시신호를 외부로부터, NOR회로에 입력하는 구성이다. 이로써, 데이터 신호선에 대해 비디오 신호의 공급이 행해져 있는 기간, 및 비디오 신호의 공급이 행해져 있지 않은 기간의 양방에 예비 충전이 행해진다. 그 결과, 비교적 구동 능력이 낮은 예비 충전 전원으로도 예비 충전을 행할 수 있고, 또한, 표시 장치의 신호 공급선을 충분히 예비 충전할 수 있다.

Description

표시장치의 드라이버 회로 및 표시장치{DRIVER CIRCUIT FOR DISPLAY DEVICE AND DISPLAY DEVICE}

도1은, 본 발명의 제1 실시예에 관한 데이터 신호선 드라이버의 구성을 나타내는 회로 블록도이다.

도2는, 스위치 회로의 일례의 구성을 나타내는 회로도이다.

도3은, 도1의 데이터 신호선 드라이버의 동작에 관한 신호의 타이밍 차트이다.

도4는, 도1의 데이터 신호선 드라이버에 있어서, 스캔을 정지한 때와 스캔을 행하고 있을 때의 각 신호의 타이밍 차트와 소스 버스 라인의 전위를 나타내는 도면이다.

도5는, 도1의 데이터 신호선 드라이버의 변형예의 구성을 나타내는 회로 블록도이다.

도6은, 본 발명의 제2 실시예에 관한 데이터 신호선 드라이버의 구성을 나타내는 회로 블록도이다.

도7은, 도6의 데이터 신호선 드라이버의 동작에 관한 신호의 타이밍 차트이다.

도8은, 도6의 데이터 신호선 드라이버의 변형예의 구성을 나타내는 회로 블 록도이다.

도9는, 본 발명 제3의 실시예에 관한 데이터 신호선 드라이버의 구성을 나타내는 회로 블록도이다.

도10은, 레벨 시프트 회로의 일례의 구성을 나타내는 회로도이다.

도11은, 상기 레벨 시프트 회로에 있어서의 입력 신호, 노드의 신호, 및 출력 신호의 파형을 나타내는 타이밍 차트이다.

도12는, 레벨 시프트 회로의 다른 일례의 구성을 나타내는 회로도이다.

도13은, 도9의 데이터 신호선 드라이버의 동작에 관한 신호의 타이밍 차트이다.

도14는, 도9의 데이터 신호선 드라이버의 변형예의 구성을 나타내는 회로 블록도이다.

도15는, 본 발명의 제4 실시예에 관한 데이터 신호선 드라이버의 구성을 나타내는 회로 블록도이다.

도16은, 도15의 데이터 신호선 드라이버의 동작에 관한 신호의 타이밍 차트이다.

도17은, 도15의 데이터 신호선 드라이버의 변형예의 구성을 나타내는 회로 블록도이다.

도18은, 본 발명의 제5 실시예에 관한 표시 장치의 구성을 나타내는 회로 블록도이다.

도19는, 본 발명 제6 실시예에 관한 데이터 신호선 드라이버의 구성례를 나 타내는 회로 블록도이다.

도20은, 도19의 데이터 신호선 드라이버의 변형예의 구성을 나타내는 회로 블록도이다.

도21은, 본 발명의 제6 실시예에 관한 데이터 신호선 드라이버의 타 구성례를 나타내는 회로 블록도이다.

도22는, 도19의 데이터 신호선 드라이버의 변형예의 구성을 나타내는 회로 블록도이다.

도23은, 본 발명의 제6 실시예에 관한 데이터 신호선 드라이버의 타 구성례를 나타내는 회로 블록도이다.

도24는, 도23의 데이터 신호선 드라이버의 변형예의 구성을 나타내는 회로 블록도이다.

도25는, 도23 또는 도24의 데이터 신호선 드라이버의 일부의 구성을 나타내는 회로 블록도이다.

도26은, 도23 또는 도24의 데이터 신호선 드라이버의 일부의 구성을 나타내는 회로 블록도이다.

도27은, 종래의 일괄 예비 충전 방식에 있어서, 통상 스캔의 상태에서의 구동 파형을 나타내는 파형도이다.

도28은, 종래의 일괄 예비 충전 방식에 있어서, 통상 스캔 시 및 스캔 정지시의 구동 파형을 나타내는 파형도이다.

도29는, 종래의 순차 예비 충전 방식에 있어서, 통상 스캔의 상태에서의 구 동 파형을 나타내는 파형도이다.

본 발명은, 표시 장치의 신호 공급선에 예비 충전을 행하여 신호를 공급하는 드라이버 회로 및 표시 장치에 관한 것이다

점순차 구동의 액티브 매트릭스형 액정표시장치에서는, 액정패널의 교류 구동을 행할 때, 각 화소가 안정적으로 원하는 전하량만큼 충전되도록, 데이터 신호선을 통해 화소에 비디오 신호를 공급하기 전에 각 데이터 신호선을 예비 충전하는 것이 행해진다. 이 경우, 전체 데이터 신호선에 한번에 예비 충전을 행하는 방식(이하,「일괄 예비 충전 방식」이라고 칭한다)에 의하면, 전체 데이터 신호선의 배선 용량의 합계가 크기 때문에, 예비 충전 전원의 구동 능력을 높게 하여야 한다. 이 문제를 해결할 수 있는 기술로서, 작은 데이터 신호선의 단위마다 예비 충전을 행하는 방식(이하,「순차 예비 충전 방식」이라고 칭한다)이 있다.

예를 들면, 특허문헌 1(일본국 공개 특허 공보「특개평 7-295520 호 공보」;미국 특허 제5,686,936호에 대응)에는, 하나의 데이터 신호선에 비디오 신호를 출력할 때, 데이터 신호선 드라이버의 시프트 레지스터부터 출력되는 비디오 신호 샘플링용의 신호를 사용하여, 다른 하나의 데이터 신호선의 스위치를 ON 상태로 하고, 예비 충전 전원으로부터 예비 충전을 행하도록 하는 구성이 개시되어 있다.

또한, 특허문헌 2(일본국 공개 특허 공보「특개 2000-89194호 공보」; 미국 특허 제6,731,266B1호에 대응)에는, 전체 데이터 신호선을 몇 개의 데이터 신호선으로 이루어지는 블록으로 분할하고, 데이터 신호선 드라이버로부터 n번째의 데이터 신호선 블록의 데이터 신호선에 비디오 신호를 출력할 때, 이 비디오 신호의 샘플링용 신호를 사용하여, n+1번째의 데이터 신호선 블록의 데이터 신호선에 예비 충전 전원으로부터 예비 충전을 행하도록 하는 구성이 개시되어 있다.

또한, 특허문헌 3(일본국 공개 특허 공보「특개 2000-206491호 공보」)에는,데이터 신호선 드라이버의 각 전송단의 전송 펄스 입력을, 상기 전송단의 데이터 신호선을 예비 충전하기 위한 아날로그 스위치를 개폐하는 타이밍 펄스로 하여 사용하는 동시에, 예비 충전용의 타이밍 펄스보다도 지연시켜, 상기 데이터 신호선에 실데이터(비디오 신호)를 출력하기 위한 아날로그 스위치를 개폐하는 타이밍 펄스로서도 사용하는 구성이 개시되어 있다. 상기 전송단의 전송 펄스 출력은, 다음 단계의 전송단의 전송 펄스 입력으로 되고, 다음 단계의 전송단의 예비 충전 타이밍 펄스 및 실데이터 출력 타이밍 펄스로 된다.

상술한 바와 같은 데이터 신호선 드라이버에서는, 점순차적으로 데이터 신호선에 비디오 신호를 출력하기 위해, TFT를 포함하는 MOSFET등의 용량성의 제어단자(예컨대, 게이트)를 갖는 스위치를 각 데이터 신호선에 제공하고, 그 제어단자의 충전 전압을 제어하여 도통과 비도통을 점순차적으로 절환한다. 이 스위치를 점순차적으로 절환하는 제어신호(예컨대, 게이트 신호)는, 일반적으로 복수단의 플립플롭으로 이루어지는 시프트 레지스터에 의해 수평 방향으로 시프트되어 출력된다. 또한, 데이터 신호선에 예비 충전을 행하기 위해, 점순차적으로 도통과 비도통이 절환되는 동일한 스위치가 별도로 제공된다.

또한, 상기 공보의 구성에 따르면, 예비 충전을 행하기 위한 회로를 데이터 신호선 드라이버의 내부에 제공함으로써, 액정표시장치가 충분한 액자 면적을 확보하는 등, 예비 충전 회로의 면적 감소를 도모할 수 있게 되어 있다.

또한, 본 건 출원인이 먼저 출원하여 공개된 특허문헌 4(일본국 공개 특허 공보「특개 2001-135093호 공보」; 미국 특허 제6,724,361B1호에 대응)에는, 시프트 레지스터의 각 단을 구성하는 세트·리세트 플립플롭의 출력을 받아 클록 신호를 스위치 회로에 의해 취입하고, 이 클록 신호를 다음 단계의 세트·리세트 플립플롭의 세트 신호로 하는 구성이 개시되어 있다. 또한, 본 건 출원인이 먼저 출원하여 공개된 특허문헌 5(일본국 공개 특허 공보「특개 2001-307495호 공보」; 미국 특허 제6,724,361B1호에 대응)및 특허문헌 6(일본국 공개 특허 공보「특개 2000-339985호공보」)에는,시프트 레지스터의 각 단을 구성하는 세트·리세트 플립플롭의 출력을 받아 클록 신호를 취입하고, 이 클록 신호의 레벨 시프트를 행하여 다음 단계의 세트·리세트의 세트 신호로 하는 구성이 개시되어 있다.

또한, 본 건 출원인이 먼저 출원하여 공개된 특허문헌 7(미국 특허출원 공개제 2003-0234761호 명세서)에는, 일부의 신호 공급선에 대해 상기 기입 회로에 의한 기입 신호의 기입이 행해져 있는 사이에, 다른 신호 공급선의 예비 충전을 행하는 예비 충전 회로와, 상기 타이밍 펄스를 상기 제1 제어단자로 보내는 제1 신호선과 분리한 제2 신호선을 통해, 제2 스위치의 도통을 제어하는 예비 충전 제어신호 를 상기 제2 제어단자에 출력하는 제어신호 공급회로를 구비하는 시프트 레지스터를 제공한 구성이 개시되어 있다.

그러나, 특허문헌 1∼3·7과 같은 순차 예비 충전 방식에서는, 각 소스 버스 라인으로의 영상 신호의 공급(이하, 적당「스캔」이라고 칭한다)이 정지되었을 때,예비 충전 전위를 소스 버스 라인에 공급하는 것이 불가능해진다.

도27은, 종래의 일괄 예비 충전 방식을 사용하여 복수의 소스 버스 라인을 예비 충전하는 구성 표시 장치에 있어서, 통상 스캔의 상태(각 소스 버스 라인에 영상 신호가 공급되어 있는 상태)에서의 구동 파형을 나타내고 있다. 여기에서는,인접하는 3개의 소스 버스 라인 SL1, SL2, 및 SL3에 관한 구동 파형을 나타내고 있다. SSP는 소스의 스타트 펄스, SCK는 소스 클록 신호, PCTL은 소스 버스 라인의 일괄 예비 충전을 행하는 타이밍을 지시하는 프리차지 지시신호를 나타낸다. 또한, SMP1, SMP2,및 SMP3은 각각, 인접하는 3개의 소스 버스 라인 SL1∼SL3으로 영상 신호를 샘플링하는 타이밍을 지시하는 샘플링 타이밍 신호를 나타낸다. 또한, VSL1, VSL2, 및 VSL3은, 소스 버스 라인 SL1∼SL3의 각각의 전위를 나타내고 있다.

동작에 대해 설명하면, 시간 t1∼t2에서 프리차지 지시신호 PCTL이 작용하며 (High 레벨로 되고), 각 소스 버스 라인 SL1∼SL3에 프리차지 전위가 공급된다. 다음, 스타트 펄스 SSP의 입력(High 레벨로의 이행)에 응답하고, 클록 신호 SCK에 따른 속도의 스캔이 개시되고, 샘플링 타이밍 신호 SMP1∼SMP3에 따라 영상 신호가 각 소스 버스 라인 SL1∼SL3에 공급된다.

일괄 예비 충전 방식에서는, 예컨대, 도28에 나타내는 바와 같이, 각 스캔을 정지했을 때, 소스 버스 라인의 전위를 어느 소망 전위로 고정하기 위해, t7∼t8의 사이에 지시신호 PCTL에 의해 예비 충전을 행하도록 제어를 행하고, 소스 버스 라인에 항상 전위를 공급하는 것이 가능해진다. 보다 상세하게는, 소스 버스 라인 SL1∼SL3로의 영상 신호의 공급을 행하는 기간 t3∼t6의 이전의 기간 t1∼t2와, 영상 신호의 공급을 행하는 기간 t3∼t6의 이후의 기간 t7∼t8에, 프리차지 지시신호PCTL이 High 레벨로 된다. 따라서, 이들 기간 t1∼t2 및 기간 t7∼t8에, 소스 버스 라인 SL1∼SL3에 대해 예비 충전 전위가 공급된다. 즉, 소스 버스 라인 SL1∼SL로의 영상 신호의 공급이 행해져 있지 않은 기간에, 소스 버스 라인 SL1∼SL3이 일괄적으로 예비 충전된다. 그 결과, 소스 버스 라인 SL1∼SL3의 전위가 항상 소망 전위 이상으로 유지되게 된다. 이와 같이, 일괄 예비 충전 방식에서는, 스캔 정지를 행한 때에도, 예비 충전 전위를 소스 버스 라인에 공급하는 것이 가능하다.

도29는, 순차 예비 충전 방식을 취한 경우의 통상 스캔의 상태를 나타내고 있다. 순차 예비 충전 방식에서는, 도29와 같은 통상 스캔의 상태로, 각 소스 버스 라인에 순차 예비 충전 전위가 공급된다.

그러나, 순차 예비 충전 방식에서는, 예컨대, 도28과 같은 스캔 정지를 행한 때에는, 예비 충전 전위를 소스 버스 라인에 공급하는 것이 불가능해진다. 그 때문에, 순차 예비 충전 방식에서는, 하나의 소스 버스 라인에 예비 충전 전위가 공급 되어 있는 시간이 짧고, 소스 버스 라인을 충분히 예비 충전할 수 없을 우려가 있다.

또한, 특허문헌 4∼6은, 예비 충전에 관해 어떤 개시나 시사도 하고 있지 않 다.

본 발명은, 상기 종래의 문제점을 감안해 이루어진 것이고, 그 목적은, 비교적 구동 능력이 낮은 예비 충전 전원으로도 예비 충전을 행할 수 있고, 또한, 표시 장치의 신호 공급선을 충분히 예비 충전할 수 있는 드라이버 회로 및 그것을 사용한 표시 장치를 제공하는 데 있다.

본 발명 표시 장치의 드라이버 회로는, 상기 목적을 달성하기 위해, 복수의 신호 공급선이 제공된 표시 장치를 위한 드라이버 회로로서, 각 상기 신호 공급선에 대한 기입 신호의 기입을 신호 공급선 1개씩 또는 복수개씩 순차적으로 행하는 기입 회로와, 각 상기 신호 공급선으로의 예비 충전을 행하는 예비 충전 회로를 구비하는 드라이버 회로에 있어서, 상기 예비 충전 회로는, 일부의 신호 공급선에 대해 상기 기입 회로에 의한 기입 신호의 기입이 행해져 있는 사이에, 다른 신호 공급선에 대해 예비 충전을 행하는 동시에, 어떤 신호 공급선에 대해서도 상기 기입 회로에 의한 기입 신호의 기입이 행해져 있지 않을 때, 각 신호 공급선에 대해 동시에 예비 충전을 행하도록 되어 있는 것을 특징으로 하고 있다.

상기 발명에 따르면, 일부의 신호 공급선에 대해 상기 기입 회로에 의한 기입 신호의 기입이 행해져 있는 사이에, 다른 신호 공급선에 대해 예비 충전을 하는 동시에, 어떤 신호 공급선에 대해서도 상기 기입 회로에 의한 기입 신호의 기입이 행해져 있지 않을 때, 각 신호 공급선에 대해 동시에 예비 충전을 행한다. 이로써, 신호 공급선에 대한 기입 신호의 기입이 정지 되어 있는 사이에만 예비 충전을 행하는 경우, 및 일부의 신호 공급선에 대해 상기 기입 회로에 의한 기입 신호의 기 입이 행해져 있는 사이에 다른 신호 공급선의 예비 충전을 하는 경우에 비해, 장시간, 예비 충전이 행해진다. 그 결과, 각 신호 공급선에 대한 예비 충전을 충분히 행할 수 있다.

또한, 상기 발명에 따르면, 신호 공급선에 대한 기입 신호의 기입이 정지되어 있는 사이에만 예비 충전을 행하는 경우에 비해, 신호 공급선에 대한 기입 신호의 기입이 정지되어 있는 사이에 신호 공급선에 공급해야 할 전하량이 적게 된다.그 때문에, 비교적 구동 능력이 낮은 예비 충전 전원으로도 신호 공급선을 예비 충전할 수 있다.

본 발명의 또 다른 목적, 특징, 및 우수한 점은, 이하에 나타내는 기재에 의해 충분히 알 수 있을 것이다. 또한, 본 발명의 이점은, 첨부 도면을 참조한 다음 설명으로 명백하게 될 것이다.

〔실시예1〕

본 발명의 제1 실시예에 대해, 도1 내지 도5를 사용하여 설명하면, 이하와 같다.

본 실시예에 있어서의 표시 장치의 드라이버 회로는, 액정표시장치의 데이터 신호선 드라이버이다. 도1에 이와 같은 데이터 신호선 드라이버(31)의 구성을 나타낸다.

데이터 신호선 드라이버(31)는, 시프트 레지스터(31a)와 샘플링부(31b)를 구비하고 있다.

시프트 레지스터(31a)는, 복수단의 세트·리세트형의 플립플롭 SRFF1·SRFF2·…와, 복수의 스위치 회로(제어신호 공급회로) ASW1·ASW2·…를 구비하고 있다. 스위치 회로 ASWk(k=1,2,…)는 플립플롭 SRFFk의 Q출력을 도통 및 비도통의 제어신호로 하고 있다. k가 홀수인 스위치 회로 ASWk는, 도통되면, 후술하는 타이밍 펄스와는 다른 외부의 공급원에서 공급되는 클록 신호(제1 예비 충전 제어신호(예비 충전을 행하게 하기 위한 신호)) SCK를 취입해 출력한다. 또한, k가 짝수인 스위치 회로 ASWk는, 도통되면, 동일하게 타이밍 펄스와는 다른 외부의 공급원에서 공급되는 클록 신호(제1 예비 충전 제어신호) SCKB를 취입해 출력한다. 클록 신호 SCKB는 클록 신호 SCK의 반전 신호이다.

스위치 회로 ASW1·ASW2·…는, 플립플롭 SRFFk의 Q출력을 스위치 V-ASWn(후술)에 보내는 신호선(제1 신호선) S1과 분리한 신호선(제2 신호선) S2를 통해, 클록 신호 SCK·SCKB(후술하는 출력 신호 SR1·SR2·…)를 NOR회로 NOR2·NOR3…(후술)에 출력한다. 또한, 스위치 회로 ASW1·ASW2·…는, 플립플롭 SRFFk의 Q출력을 스위치 V-ASWn(후술)에 보내는 신호선(제1 신호선)과 분리한 신호선을 통해, 외부의 공급원에서 클록 신호 SCK·SCKB를 취입한다.

스위치 회로 ASW1의 출력은 출력 신호 DSR1이고, 스위치 회로ASW2·ASW3·…의 출력은 순서대로, 출력 신호 SR1·SR2·…이다. 각 스위치 회로 ASWk의 출력 신호는, 플립플롭 SRFF(k+1)의 세트 신호로 되고, 또한, 후술하는 NOR회로 NOR(k+1)로의 입력 신호로 된다.

스위치 회로 ASW1·ASW2·…로서 사용 가능한 스위치 회로의 일례를 도2에 기초하여 설명한다. 도2는, 스위치 회로의 일례의 구성을 나타내는 회로도이다.

스위치 회로는, 상기 인버터 회로 INV(11)와, pch트랜지스터 p(11) 및 nch트랜지스터 n(11)에 의해 구성되는 CMOS 스위치와, nch트랜지스터 n(12)에 의해 구성 되어 있다. 외부에서 입력되는 제어신호 EN에 따라, 제어신호 EN이 High인 경우에는, nch트랜지스터 n(12)가 닫히고, CMOS 스위치의 pch트랜지스터 p(11) 및 nch트랜지스터 n(11)은 열리고, 외부에서 입력된 신호 CKIN이 출력 신호 OUT로서 그대로 출력된다. 또한, 제어신호 EN이 Low가 되면, CMOS 스위치의 pch트랜지스터 p(11) 및 nch트랜지스터 n(11)은 닫히고, nch트랜지스터 n(12)가 열리고, 출력 신호 OUT는 Low에 고정된다. 제어신호 EN은, 도1에서의 플립플롭 SRFFk의 Q출력에 상당한다. 또한, 입력 신호 CKIN은, 도1에서의 클록 신호 SCK 또는 SCKB에 상당한다. 또한, 출력 신호 OUT는, 도1에서의 출력 신호 DSR1·SR1·SR2·…에 상당한다.

플립플롭 SRFFk의 Q출력은, k=1에서는 출력 신호 DQ1이고, k=2,3,…에 대해서는 순서대로 출력 신호 Q1·Q2·…이다. 스위치 회로 ASW(k+1)의 출력 신호는, 플립플롭 SRFFk의 리세트 신호로 된다. 초기 단계의 플립플롭 SRFF1의 세트 신호로서는, 외부에서 입력되는 스타트 펄스 SSP가 입력된다. 이 스타트 펄스 SSP는, NOR회로 NOR1로의 입력 신호로도 된다. 플립플롭 SRFF1의 출력 신호 DQ1은 스위치 회로ASW1에 입력되고, 플립플롭 SRFF2·SRFF3·…의 출력 신호 Q1·Q2·…는 순서대로,후술하는 샘플링부(31b)가 구비하는 버퍼 Buf1·Buf2·…를 통해 샘플링부(31b)가 구비하는 스위치 V-ASW1·V-ASW2·…에 입력된다. 출력 신호 Q1·Q2·…는, 후술하는 비디오 신호 VIDEO의 샘플링의 타이밍 펄스로 된다. 예를 들면, 출력 신호 Q1, Q2, 및 Q3은, 인접하는 3개의 데이터 신호선 SL1∼SL3에 각각 비디오 신호 VIDEO를 샘플링하는 타이밍을 지시하는 타이밍 펄스이다.

다음, 샘플링부(기입 회로, 예비 충전 회로)(31b)는, 버퍼 Buf1·Buf2·…와, 스위치 V-ASW1·V-ASW2·…와, NOR회로 NOR1·NOR2·…(예비충전 제어수단; 예비충전 제어회로)와, 예비 충전 회로를 구비하고 있다. 예비 충전 회로는, 스위치 P-ASW1·P-ASW2·…를 구비하고 있다. 버퍼 Buf1·Buf2·…와, 스위치 V-ASW1·V-ASW2·…에 의해 기입 회로가 구성되어 있다.

버퍼 Bufn(n=1,2,…)는, 각각 4개의 인버터가 종속 접속된 버퍼이고, 그 입력은 전술한 바와 같이 시프트 레지스터(31a)로부터 출력되는 출력 신호 Qn이다. 스위치(제1 스위치) V-ASWn은, 버퍼 Bufn의 출력 신호를 입력 신호로 하여, 그 입력 신호가 게이트(제1 제어단자) G에 직접 입력되는 N채널 MOS트랜지스터(TFT) 및 그 입력 신호가 반전된 신호가 게이트 G에 입력되는 P채널 MOS트랜지스터(TFT)로 이루어지는 아날로그 스위치와, 상기 입력 신호를 반전하여 P채널 MOS트랜지스터의 게이트에 입력하는 인버터로 이루어진다. 각 MOS트랜지스터의 게이트 G는 용량성의 제어단자이고, 스위치 V-ASWn은, 게이트의 충전 전압에 따라 도통과 비도통이 전환된다. 각 스위치 V-ASWn의 아날로그 스위치의 채널 경로의 일단에는 외부에서 공급되는 아날로그의 비디오 신호(기입 신호) VIDEO가 공통으로 입력된다.

NOR회로 NORn(n=1,2,…)에는 공통적으로, 일괄 프리차지 지시신호 PCTL이 외부로부터 공급되어 있다. 일괄 프리차지 지시신호 PCTL은, 예비 충전을 제어하는 스위치 P-ASWn에 대해, 일괄 예비 충전 방식으로 예비 충전이 행해지도록, 즉, 데 이터 신호선 SLn에 대해 동시에 예비 충전이 행해지도록 지시하는 제2 예비 충전 제어신호이다.

또한, NOR회로 NOR1에는 스타트 펄스 SSP가, 다른 NOR회로 NORk(k=2,3,4,…)에는 플립플롭 SRFF(k+1)의 세트 신호 DSR1·SR1·SR2·…가 각각 공급되어 있다. 이러한 스타트 펄스 SSP 및 세트 신호 DSR1·SR1·SR2·…는, 예비 충전을 제어하는 스위치 P-ASWn에 대해, 순차적으로 예비 충전 방식으로 예비 충전이 행해지도록, 즉, 이러한 스타트 펄스 SSP 및 세트 신호 DSR1·SR1·SR2·…는, 일부의 데이터 신호선에 대해 비디오 신호 VIDEO의 공급(기입 신호의 기입)이 행해져 있는 사이에 다른 데이터 신호선에 예비 충전이 행해지도록 지시하는 제1 예비충전 제어신호이다.

NOR회로 NORn(n=1,2,…)는, 스위치 P-ASWn을 제어하는 제어신호를 스위치 P-ASWn을 향해 출력한다. NOR회로 NORn은, 제1 예비충전 제어신호(스타트 펄스 SSP 및 세트 신호 DSR1·SR1·SR2·…) 및 제2 예비충전 제어신호(일괄 프리차지 지시신호 PCTL)의 부정 논리합을 출력한다. 따라서, NOR회로 NORn은, 제1 예비충전 제어신호 및 제2 예비충전 제어신호 중 적어도 일방이, High 레벨일 때, Low 레벨의 신호를 스위치 P-ASWn에 출력하고, 스위치 P-ASWn을 도통시킨다. 즉, NOR회로 NORn은, 제1 예비충전 제어신호 및 제2 예비충전 제어신호 중 적어도 일방이 예비충전을 지시하고 있을 때, 스위치 P-ASWn을 도통시켜 데이터 신호선 SLn을 예비충전한다.

이상과 같이, NOR회로 NORn에 대해, 시프트 레지스터(31a)에 의해 생성한 순 차 프리차지 신호(제1 예비충전 제어신호; 스타트 펄스 SSP 및 세트 신호 DSR1·SR1·SR2·…)와, 외부로부터 별도로 공급된 일괄 프리차지 지시신호 PCTL(제2 예비 충전 제어신호)가 입력되도록 되어 있다. 이에 의해, 순차 프리차지 신호 및 일괄 프리차지 지시신호 PCTL 중 어느 신호가 NOR회로 NORn에 입력되었을 때, 프리차지 전위 등의 소망 전위를 데이터 신호선 SLn에 공급하는 것이 가능해진다.

스위치(제2 스위치) P-ASWn은, 전술한 설명으로부터도 알 수 있듯이, NOR회로 NORn의 출력 신호를 입력 신호로 하여, 그 입력 신호가 반전된 신호가 게이트(제2 제어단자) G'에 직접 입력되는 N채널 MOS트랜지스터 및 그 입력 신호가 게이트G'에 입력되는 P채널 MOS트랜지스터로 이루어지는 아날로그 스위치와, 상기 입력 신호를 반전하여 N채널 MOS트랜지스터의 게이트 G'에 입력하는 인버터로 이루어진다. 각 MOS트랜지스터의 게이트 G'는 용량성 제어단자이고, 스위치 P-ASWn은, 게이트의 충전 전압에 따라 도통과 비도통이 절환된다. 각 스위치 P-ASWn의 아날로그 스위치의 채널 경로의 일단에는, 외부로부터 인가되는 예비 충전 전위 PVID가 공통으로 입력된다.

또한, 각 스위치 V-ASWn의 아날로그 스위치의 채널 경로의 타단과, 각 스위치 P-ASWn의 아날로그 스위치의 채널 경로의 타단은, 액정표시패널에 제공된 데이터 신호선(신호 공급선) SLn(n=1,2,…)에 접속되어 있다. 또한, 액정표시패널에는,데이터 신호선 SLn과 직교하도록 주사 신호선 GL1·GL2·…가 제공되어 있다. 데이터 신호선 SLn과 주사 신호선 GLm(m=1,2,…)의 교점에는 매트릭스 형태로 화소Pixm_n(m=1,2,…, n=1,2,…)가 형성되어 있다. 또한, 도1에서는, 주사 신호선 GLm(m=1,2,…) 중 GL1만을 나타내고, 화소 Pixm_n(m=1,2,…, n=1,2,…) 중, 화소Pix1_1∼Pix1_7 만을 나타내고 있다. 각 화소는, 통상의 액티브 매트릭스형 액정표시장치와 마찬가지로, N채널 MOS트랜지스터(TFT), 액정 용량, 및 보조 용량을 구비하고 있다. 주사 신호선 GLm은 소정 주기로 선택되고, 선택되어 있는 사이, 주사 신호선 GLm에 연결되어 있는 화소의 MOS트랜지스터를 도통시킨다.

다음, 상기 구성의 데이터 신호선 드라이버의 동작을, 도3 및 도4에 나타낸 타이밍 차트를 사용하여 설명한다. 도3은, 본 실시예의 데이터 신호선 드라이버(31)에 있어서, 데이터 신호선 SLn으로의 비디오 신호 VIDEO의 공급을 행하고 있는 기간(어느 주사 신호선 GLm이 선택되어 있는 1기간; 이하,「1H」라고 약기한다)내에 있어서의 각 신호의 타이밍 차트이다. 도4는, 본 실시예의 데이터 신호선 드라이버(31)에 있어서, 데이터 신호선 SLn으로의 비디오 신호 VIDEO의 공급을 정지한 때 (「1H(스캔 정지)」)와 데이터 신호선 SLn에 영상 신호를 공급하고 있을 때 (「1H」)에서의 각 신호의 타이밍 차트 및 데이터 신호선 SLn의 전위를 나타내고 있다. 도4에서는, 인접하는 3개의 소스 버스 라인 SL1, SL2, 및 SL3에 관한 구동파형을 나타내고 있다. 또한, VSL1, VSL2, 및 VSL3은, 데이터 신호선 SL1∼SL3의 각각의 전위를 나타내고 있다.

어느 주사 신호선 GLm이 선택되어 있는 1기간(1H)에 대해 설명한다. 주사 신호선 GLm이 선택되어 있기 때문에, 데이터 신호선SL으로의 예비 충전으로는, 데이터 신호선 SL과 거기에 접속되어 선택되어 있는 화소의 양방을 충전한다. 스타트 펄스 SSP가 입력되면, 플립플롭 SRFF1로부터 출력 신호 DQ1이 출력되는 동시에, 스 타트 펄스 SSP는 NOR회로 NOR1로 입력된다. 샘플링 실효 기간(후술)내에는, 일괄 프리차지 지시신호 PCTL이 Low레벨이기 때문에, 스타트 펄스 SSP를 반전된 것이 스위치 P-ASW1에 입력된다. 이에 의해, 스위치 P-ASW1의 아날로그 스위치는 스타트 펄스 SSP의 입력시(스타트 펄스 SSP가 High레벨 시)에 도통되고(이하, 스위치가 도통된다 또는 비도통으로 된다라고 표현한다), 예비충전 전위 PVID가 데이터 신호선 SL1에 인가된다. 이에 의해, 데이터 신호선 SL1과, 선택되어 있는 화소의 용량이 예비 충전된다. 이 때, 스위치 V-ASW1은 비도통이기 때문에, 예비충전 전위 PVID와 비디오 신호 VIDEO가 데이터 신호선 SL1상에서 충돌할 일은 없다.

또한, 출력 신호 DQ1에 의해 스위치 회로 ASW1이 도통되고, 클록 신호 SCK를 취입하여 출력 신호DSR1을 출력한다. 출력 신호 DSR1은 플립플롭 SRFF2의 세트 신호로 되고, 플립플롭 SRFF2는 출력 신호 Q1을 출력한다. 출력 신호 Q1에 의해 스위치ASW2가 도통되고, 스위치 ASW2는 클록 신호 SCKB를 취입하여 출력 신호 SR1을 출력한다. 또한, 출력 신호 Q1은 타이밍 펄스로서 버퍼 Buf1을 통해 스위치 V-ASW1을 도통시킨다. 이에 의해, 데이터 신호선 SL1에는 비디오 신호 VIDEO가 공급되고, 데이터 신호선 SL1 및 화소 용량이 소정의 전압으로 충전된다. 즉, 비디오 신호 VIDEO의 샘플링이 행해지고, 상기 소정 주기 중의 각 데이터 신호선이 순차 샘플링의 기간으로 되는 샘플링 실효 기간 t1∼t7(기입 실효 기간)이 개시된다.

이 때, 이미 스타트 펄스 SSP는 Low로 되어 있기 때문에, 스위치 P-ASW1은 비도통으로 되고 있고, 예비충전 전위 PVID와 비디오 신호 VIDEO가 데이터 신호선SL1상에서 충돌할 일은 없다. 또한, 샘플링 실효 기간내는, 일괄 프리차지 지시신 호 PCTL이 Low 레벨이기 때문에, 출력 신호 DSR1을 반전한 것이 스위치 P-ASW2에 입력된다. 따라서, High 레벨의 출력 신호DSR1에 의해 스위치P-ASW2가 도통되기 때문에, 비디오 신호 VIDEO가 데이터 신호선 SL1에 출력되는 동시에, 데이터 신호선SL2 및 화소 용량이 예비충전된다. 한편, 출력 신호 SR1은 플립플롭 SRFF1의 리세트 신호로 되기 때문에, SRFF1의 출력 신호 DQ1은 Low로 된다. 이에 의해, 스위치 ASW1은 비도통으로 된다.

이와 같이 하여, 샘플링 실효 기간 t1∼t7에는, 데이터 신호선 SLn의 예비 충전을 행한 후에 데이터 신호선 SLn에 비디오 신호 VIDEO를 공급하고, 이 비디오 신호 VIDEO의 공급 사이에 데이터 신호선 SL(n+1)의 예비충전을 행하는 동작을 순차적으로 반복하고, 점순차적으로 샘플링이 행해져 간다. 이 동작은, 플립플롭 SRFFk와 스위치 ASWk에 의해, 타이밍 펄스가 시프트 레지스터 가운데를 후단계의 플립플롭 SRFF을 향해 순차적으로 전송되어 가는 동작에 준해 있다. 도3에 나타낸 바와 같이, 상기 각 샘플링의 기간은 클록 신호 SCK·SCKB의 반주기만큼씩 중복해 있다. 이 경우, 각 샘플링의 기간에서의 타이밍 펄스의 하강시의 화소 용량 및 데이터 신호선의 충전 전위로 샘플링 전위가 결정된다.

상기 샘플링 실효 기간은, 최종단의 데이터 신호선 드라이버 SL에서의 샘플링이 종료되기까지의 기간이고, 이 기간 사이에 행하는 샘플링의 기간 중이 아닌 데이터 신호선으로의 예비 충전은, 타이밍 펄스와는 다른 공급원으로부터 입력되는 클록 신호 SCK·SCKB가 스위치 회로 ASWk에 의해 취입되어 출력되고, 제어단자(게이트 G')가 충전되어 스위치 P-ASWn(n=k+1)이 도통됨으로써 행해진다. 샘플링 실효 기간에 항상 이와 같은 예비 충전을 행하도록 하기 때문에, 스위치 회로 ASWk의 총수는, 샘플링 실효 기간에 예비 충전을 행하는 데이터 신호선 SL의 수에 동일하게 되어 있다.

이와 같이, 데이터 신호선 SL에 비디오 신호 VIDEO의 샘플링을 행하고 있는 사이에, 다른 데이터 신호선 SL의 예비 충전을 행할 수 있다. 또한, 이 때, 샘플링의 타이밍 펄스가 공급되는 계통과, 예비 충전을 행하게 하는 신호가 공급되는 계통은 분리되기 때문에, 스위치 V-ASW의 제어신호 회로와 P-ASW의 제어신호 회로가 공용으로 되지 않는다. 이에 의해, 예비 충전에 수반하여 데이터 신호선 SL에 흐르는 큰 전류가, 스위치 P-ASW의 용량성 제어단자(게이트 G')를 통해, 그 때 기입을 행하고 있는 데이터 신호선 SL의 비디오 신호 VIDEO의 전위를 요동시켜버리는 것을 회피할 수 있다. 또한, 클록 신호 SCK·SCKB를 취입하여 출력하는 각 스위치 회로 ASWk는 플립플롭보다도 간단히 구성할 수 있기 때문에, 시프트 레지스터(31a)의 회로 규모는, 종래와 같이 시프트 레지스터를 2배로 하는 경우보다도 훨씬 억제된다.

이상에 의해, 예비 충전 회로를 내부에 구비하고, 신호 공급선에 구동능력이 적은 예비 충전 전원으로부터 예비 충전을 행할 경우에, 시프트 레지스터의 회로 규모를 억제하면서, 다른 신호 공급선에 공급되는 신호의 요동을 회피하는 것이 가능한 표시 장치의 드라이버 회로를 제공할 수 있다.

한편, 샘플링 실효 기간 t1∼t7 뒤의, 데이터 신호선 SL1, SL2,…로의 비디오 신호 VIDEO의 공급이 정지되어 있는 기간 t8∼t9에는, 일괄 프리차지 지시신호 PCTL이 High 레벨이기 때문에, 스위치 P-ASWn에는 항상 High 레벨이 입력된다. 따 라서, 기간 t8∼t9에는 항상, 모든 데이터 신호선 SL1,SL2,…에 대해 일괄 예비 충전이 행해진다.

이상과 같이 하여, 본 실시예의 데이터 신호선 드라이버(31)에서는, 샘플링 실효 기간 t1∼t7에는, 순차적으로, 샘플링의 기간중이 아닌 데이터 신호선 SLn의 하나를 예비 충전하는 한편, 샘플링 실효 기간이 아닌 기간 t8∼t9에는, 모든 데이터 신호선 SLn을 일괄하여 동시에 예비 충전한다. 이에 의해, 데이터 신호선 SLn에 대한 예비 충전을 충분히 할 수 있다. 또한, 데이터 신호선 SLn에 대한 샘플링이 정지되어 있는 사이에 데이터 신호선 SLn신호 공급선에 공급해야 하는 전하량이 적어지기 때문에, 비교적 구동능력이 낮은 예비충전 전원에서도 데이터 신호선 SLn을 예비충전할 수 있다.

또한, 상기 실시예의 데이터 신호선 드라이버(31)에서는, NOR회로 NOR1·NOR2·NOR3·…를 사용했지만, 본 발명에 있어서는, 제1 예비충전 제어신호 및 제2의 예비 충전 제어신호의 적어도 일방이 예비 충전을 지시하고 있을 때 데이터 신호선 SLn을 예비 충전하도록 예비 충전 회로를 제어하는 수단이 제공되어 있으면 좋다. 예를 들면, 도5에 나타낸 바와 같이, NOR회로 NOR1·NOR2·NOR3·…을 대신하여, 제1 예비충전 제어신호(스타트 펄스 SSP 및 세트 신호 DSR1·SR1·SR2·…)및 제2 예비충전 제어신호(일괄 프리차지 지시신호 PCTL)의 일방을 선택하여 스위치 P-ASWn에 출력하는 셀렉터 회로 SEL1·SEL2·SEL3·…(예비충전 제어수단; 예비충전 제어회로)를 제공하며, 샘플링 실효 기간내에는 제1 예비충전 제어신호가 선택되고, 샘플링 실효 기간 외에는 제2 예비충전 제어신호가 선택되도록 해도 된다.

단, 셀렉터 회로를 사용하는 경우에는, 샘플링 실효 기간인지 여부에 의해 셀렉터 회로의 출력을 제어하는 것이 필요하다. 이에 대해, NOR회로를 사용하는 경우에는, 이와 같은 제어는 불필요하기 때문에, 이 제어에 관한 구성 요소(예를 들면, 제어신호 생성회로나 제어신호 공급선 등)가 불필요하게 된다. 이 때문에, NOR회로를 사용하는 것이 보다 바람직하다.

또한, 특허문헌 4에 대해, 본 실시예에서는, 데이터 신호선의 예비 충전을 행하기 위한 제어신호로서 클록 신호를 취입하고, 예비 충전 전위를 데이터 신호선에 인가하기 위한 스위치로 입력하는 전혀 새로운 사상을 도입하고 있다.

〔실시예2〕

본 발명의 타 실시예에 대해, 도4와, 도6 내지 도8을 사용하여 설명하면, 이하와 같다. 또한, 상기 실시예 1에서 상술한 구성 요소와 동일한 기능을 갖는 구성 요소에는 동일한 부호를 첨부하여, 그 설명을 생략한다.

본 실시예에서의 표시장치의 드라이버 회로는, 액정표시장치의 데이터 신호선 드라이버이다. 도3에 이와 같은 데이터 신호선 드라이버(32)의 구성을 나타낸다.

데이터 신호선 드라이버(32)는, 시프트 레지스터(32a)와 샘플링부(기입 회로, 예비 충전 회로)(32b)를 구비하고 있다.

시프트 레지스터(32a)는 도1의 시프트 레지스터(31a)와 내부 구성은 같지만,예비 충전용 신호의 출력선이 다르게 되어 있다. 플립플롭 SRFF1의 세트 신호가 되는 스타트 펄스 SSP는, 예비 충전용의 신호로서는, NOR회로 NOR2에 입력된다. 또 한, 출력 신호 DSR1은 NOR회로 NOR3에 입력된다. 또한, 출력 신호 SR(k-1)(k=2,3,…)는 NOR회로 NORn(n=k+1)에 입력된다.

샘플링부(32b)는, 도1의 샘플링부(31b)로부터 NOR회로 NOR1 및 스위치 P-ASW1을 제거한 구성이다. 또한, 도1의 데이터 신호선 SL1은 더미의 데이터 신호선 DSL로 치환되고, 도1의 데이터 신호선 SL2·SL3·…가 순서대로 도6에서는 데이터 신호선 SL1·SL2·…에 치환되어 있다. 또한, 데이터 신호선 DSL에 접속되는 화소는 더미의 화소 Pixm-D(m=1,2,…)로 치환되고, 데이터 신호선 SL1·SL2·…에 접속되는 화소는 그 만큼, 수평 방향으로 시프트되어 있다. 즉, 본 실시예의 데이터 신호선 드라이버(３２)는, 더미의 데이터 신호선 및 화소를 구비한 표시장치의 드라이버 회로로서 바람직하게 사용되고 있다.

도7은, 상기 구성 데이터 신호선 드라이버(32)의 동작을 나타내는 타이밍 차트이다. 신호 전달 원리는 도1의 경우와 동일하기 때문에 상세한 설명은 생략한다.특징적인 것은, 예를 들면, 스타트 펄스 SSP에 의해 스위치 P-ASW2가 도통됨으로써, 데이터 신호선 SL1이 예비 충전된 후, 클록 신호 SCK·SCKB의 반주기만큼 시간이 경과한 후 데이터 신호선 SL1로의 샘플링이 행해진다고 한 바와 같이, 동일한 데이터 신호선 SL로의 예비 충전 종료시와 샘플링의 개시시가 클록 신호 SCK·SCKB의 반주기만큼 어긋나 있다.

이에 의해, 실시예 1에서 설명한 효과에 더해, 예비 충전 전위 PVID와 비디오 신호 VIDEO의 충돌을 확실히 회피할 수 있고, 그 만큼 고품위의 표시를 얻을 수 있는 효과가 있다. 또한, 상술한 더미의 화소는, 통상, 블랙 매트릭스라고 하는 차 광체 하에 제공되기 때문에, 그 화소의 표시는 화면에는 나타나지 않는다. 따라서, 더미의 화소 및 데이터 신호선으로의 예비 충전을 행할 필요는 없다.

본 실시예의 데이터 신호선 드라이버(32)에 있어서, 데이터 신호선 SLn로의 영상 신호의 공급을 정지한 때 (「1H(스캔 정지)」)와 데이터 신호선 SLn으로 영상 신호를 공급하고 있을 때 (「1H」)에서의 각 신호의 타이밍 차트 및 데이터 신호선 SLn의 전위는, 실시예 1의 데이터 신호선 드라이버(31)와는 예비 충전용 신호의 출력선이 다르게 되어 있고, 도4와는 다르지만, 동일하게 생각할 수 있기 때문에, 생략한다.

또한, 상기 실시예의 데이터 신호선 드라이버(32)에 있어서, 도8에 나타낸 바와 같이, NOR회로 NOR2·NOR3·…을 대신하여, 제1 예비충전 제어신호(스타트 펄스 SSP 및 세트 신호 DSR1·SR1·SR2·…)및 제2 예비충전 제어신호(일괄 프리차지 지시신호 PCTL)의 일방을 선택하여 스위치 P-ASWn에 출력하는 셀렉터 회로 SEL2·SEL3·…를 제공하며, 샘플링 실효 기간내에는 제1 예비충전 제어신호가 선택되고, 샘플링 실효 기간 외에는 제2 예비충전 제어신호가 선택되도록 해도 된다.

〔실시예3〕

본 발명 또 다른 실시예에 대해, 도4와, 도9 내지 도14를 사용하여 설명하면, 이하와 같다. 또한, 상기 실시예 1 내지 3에서 설명한 구성요소와 동일한 기능을 갖는 구성요소에는 동일한 부호를 첨부하여, 그 설명을 생략한다.

본 실시예에서의 표시장치의 드라이버 회로는, 액정표시장치의 데이터 신호선 드라이버이다. 도9에 이와 같은 데이터 신호선 드라이버(33)의 구성을 나타낸 다.

데이터 신호선 드라이버(33)은, 시프트 레지스터(33a)와 샘플링부(기입 회로, 예비 충전 회로)(33b)를 구비하고 있다.

시프트 레지스터(33a)는, 도1의 플립플롭 SRFFk(k=1,2,…)과, 레벨 시프트 회로 LSD0·LSD1·LS1·LS2·…를 구비하고 있다. 레벨 시프트 회로 LSD1·LS1·LS2·…는 순서대로, 도1의 스위치 회로 ASW1·ASW2·ASW3·…를 치환한 것으로 되어 있다. 레벨 시프트 회로 LSD1·LS1·LS2·…의 각각은 서로 같은 구성이고, 플립플롭의 High의 Q출력이 입력되면 클록 신호 SCK·SCKB를 취입하고, 이들을 사용하여 레벨 시프트를 행한다. 레벨 시프트 회로 LSD1·LS2·LS4·…는 클록 신호 SCK의 파형의 레벨 시프트를 행하고, 레벨 시프트 회로 LSD0·LS1·LS3·…는 클록 신호 SCKB의 파형의 레벨 시프트를 행한다. 그리고, 레벨 시프트 회로 LSD1·LS1·LS2·…의 각각은, 레벨 시프트의 결과로서, 순서대로 출력 신호 DLS1·LS1·LS2·…(예비충전 제어신호)를 출력한다. 이러한 출력 신호는 각각 다음 단계의 플립플롭의 세트 신호가 된다.

또한, 레벨 시프트 회로 LSD0은, 초기 단계의 플립플롭에 입력되는 스타트 펄스 SSP의 레벨 시프트를 행하기 위해, 스타트 펄스 SSP·SSPB가 입력되는 레벨 시프트 회로이다. 스타트 펄스 SSPB는 스타트 펄스 SSP의 반전 신호이다. 레벨 시프트 회로 LSD0은, 스타트 펄스 SSP의 레벨 시프트를 행하여 출력 신호 DLS0로서 출력한다.

즉, 본 실시예의 데이터 신호선 드라이버(３３)는, 외부에서 입력되는 클록 신호 ＳＣＫ·ＳＣＫＢ나 스타트 펄스 신호 ＳＳＰ라는 신호의 전압 레벨이 낮은 경우의 표시 장치의 드라이버 회로로서 바람직하게 사용되는 것이다.

샘플링부(33b)는 도1의 샘플링부(31b)와 내부 구성은 같다. 시프트 레지스터(33a)의 출력 신호 DLS0·DLS1·LS1·LS2·…는 순서대로, NOR회로 NOR1·NOR2·NOR3·NOR4·…의 입력 신호로 된다.

또한, 데이터 신호선 SLn(n=1,2,…), 주사 신호선 SLm(m=1,2,…), 및 화소Pixm-n(m=1,2,…,n=1,2,…)는 도1과 같다.

여기서, 레벨 시프트 회로 LSD0·LSD1·LS1·LS2·…로서 사용가능한 레벨 시프트 회로의 일례에 대해, 도10에 기초해 이하 설명한다. 도10은, 레벨 시프트 회로의 일례의 구성을 나타내는 회로도이다.

레벨 시프트 회로는, 외부에서 입력되는 제어신호 EN이 High로 되면, 외부에서 클록 신호 SCK·SCKB를 취입하고, 클록 신호 SCK를 레벨 시프트한 신호를 출력 신호 OUT로서 출력하는 것이다. 제어신호 EN은, 도9에서의 플립플롭의 Q출력에 상당한다. 또한, 출력 신호OUT는, 도9에서의 출력 신호 DLS1·LS1·LS2·…에 상당한다.

단, 레벨 시프트 회로가 레벨 시프트 회로 LSD0인 경우에는, 클록 신호 SCK·SCKB를 대신해 스타트 펄스 SSP·SSPB를 취입하고, 클록 신호 SSP를 레벨 시프트 한 신호를 출력 신호 OUT로서 출력한다.

도10의 레벨 시프트 회로는, 외부로부터의 제어신호 EN에 따라 동작이 제어되고, 제어신호 EN이 High의 경우에 동작을 개시한다. 또한, 본 레벨 시프트 회로 는, 제어신호 EN이 Low인 경우에는 항상, 출력 신호OUT로서 Low를 출력하도록 되어 있다.

도10의 기호 및 도11의 타이밍 차트를 사용하여, 상기 레벨 시프트 회로의 동작을 이하 설명 한다. 도11은, 상기 레벨 시프트 회로에서의 입력 신호, 노드의 신호, 및 출력 신호의 파형을 나타내는 타이밍 차트이다.

도11의 타이밍 차트가 나타내는 바와 같이, 제어신호 EN이 High이고, 클록 신호 CK가 High로 되면, 제어신호 EN에 따라, pch트랜지스터 p3·p4가 닫히고, nch트랜지스터 n1·n2가 열린다. 이 때, pch트랜지스터 p1·p2 및 nch트랜지스터 n3·n4에 의해 노드에는, 클록 신호 CK가 High인 경우는, pch트랜지스터 p2를 통해 High의 신호가 입력되고, 노드는 High로 된다. 다음, 클록 신호 CK가 Low로 되면, 노드에는 nch트랜지스터 n4를 통해 Low의 신호가 입력되고, 노드는 Low로 된다. 노드의 각각의 상태(High 또는 Low)는, 인버터 회로 INV1·INV2에 의해 레벨 시프트 회로의 출력단에 전달되고, 출력 신호 OUT로서 출력된다. 이 신호는, 레벨 시프트 된 클록 신호 CK가 되어 출력단에 나타난다.

다음, 제어신호 EN이 Low로 되면, pch트랜지스터 p3·p4가 열리는 한편, nch트랜지스터 n1·n2가 닫힌다. 이 때, pch트랜지스터 p1·p2의 게이트에는, 전원VCC로부터 전원 전압VCC가, pch트랜지스터 p3·p4를 통해 입력된다. 이에 의해, pch트랜지스터 p1·p2는 닫히고, 전원 VCC로부터 흐르는 전류의 경로가 없어진다. 또한, nch트랜지스터 n3의 게이트에는, pch트랜지스터 p1·p2의 게이트와 같이, 전원 전압 VCC가 제공되기 때문에, nch트랜지스터 n3이 열리고, 노드는 Low로 된다. 이에 의해, 상기 레벨 시프트 회로의 출력 신호 OUT는 Low로 된다. 따라서, 클록 신호CK가 전원 전압 VCC 보다 낮은 전위의 진폭으로 입력되어도 상기 레벨 시프트 회로의 출력 신호 OUT는 Low로서 얻어진다. 또한, 제어신호 EN이 Low인 경우에는, 전원 VCC부터의 전류가 흐르는 경로가 없어지기 때문에, 필요 외의 전력 소비를 억제하는 것이 가능해진다.

또한, 동작의 설명은 하지 않지만, 도12의 구성을 구비하는 레벨 시프트 회로라도 도10의 레벨 시프트 회로와 동일한 효과가 얻어진다. 또한, 도12는, 레벨 시프트 회로의 다른 일례의 구성을 나타내는 회로도이다.

다음, 상기 구성의 데이터 신호선 드라이버(33)의 동작을, 도13에 나타낸 타이밍 차트를 사용하여 설명 한다.

어느 주사 신호선 GLm이 선택 되어 있는 1기간에 대해 설명한다. 주사 신호선 GLm이 선택되어 있기 때문에, 데이터 신호선 SL로의 예비 충전에서는, 데이터 신호선 SL과 그에 접속되어 선택되어 있는 화소의 양방을 충전한다. 스타트 펄스 SSP·SSPB가 입력되면, 레벨 시프트 회로 LSD0가 이것의 레벨 시프트를 행하여 출력 신호 DLS0을 출력한다. 그러면, 플립플롭 SRFF1로부터 출력 신호 DQ1이 출력되는 동시에, 스타트 펄스 SSP는 NOR회로 NOR1로 입력된다. 샘플링 실효 기간(후술)중, 일괄 프리차지 지시신호 PCTL이 Low 레벨이기 때문에, 스타트 펄스 SSP를 반전한 것이 스위치 P-ASW1에 입력된다. 이에 의해, 스위치 P-ASW1은 스타트 펄스 SSP의 입력시(스타트 펄스 SSP가 High 레벨 시)에 도통되고, 예비 충전 전위 PVID가 데이터 신호선 SL1에 인가된다. 이에 의해, 데이터 신호선 SL1과, 선택되어 있는 화소의 용량이 예비 충전된다. 이 때, 스위치 V-ASW1은 비도통이기 때문에, 예비 충전 전위 PVID와 비디오 신호 VIDEO가 데이터 신호선 SL1상에서 충돌하는 일은 없다.

또한, 출력 신호 DQ1이 입력됨으로써 레벨 시프트 회로 LSD1은 클록 신호 SCK·SCKB를 취입하고 클록 신호 SCK의 레벨 시프트를 행하여 출력 신호 DLS1을 출력한다. 출력 신호 DLS1은 플립플롭 SRFF2의 세트 신호로 되고, 플립플롭 SRFF2는 출력 신호 Q1을 출력한다. 출력 신호 Q1이 입력됨으로써 레벨 시프트 회로 LS1은 클록 신호 SCKB·SCK를 취입하고 클록 신호 SCKB의 레벨 시프트를 행하여 출력 신호LS1을 출력한다. 또한, 출력 신호 Q1은 타이밍 펄스로서 버퍼 Buf1을 통해 스위치 V-ASW1을 도통시킨다. 이에 의해, 데이터 신호선 SL1에는 비디오 신호 VIDEO가 공급되고, 데이터 신호선 SL1 및 화소 용량이 소정의 전압으로 충전된다. 즉, 비디오 신호 VIDEO의 샘플링이 행해지고, 상기 소정 주기 중의 각 데이터 신호선이 순차 샘플링의 기간으로 되는 샘플링 실효 기간(기입 실효 기간)이 개시된다.

이 때 이미 스타트 펄스 SSP 및 출력 신호 DLS0은 Low가 되어 있기 때문에,스위치 P-ASW1은 비도통으로 되어 있고, 예비 충전 전위 PVID와 비디오 신호 VIDEO가 데이터 신호선 SL1상에서 충돌할 일은 없다. 또한, 출력 신호 DLS1에 의해 스위치 P-ASW2가 도통되기 때문에, 비디오 신호 VIDEO가 데이터 신호선 SL1에 출력되는 동시에, 데이터 신호선 SL2 및 화소 용량이 예비 충전된다. 한편, 출력 신호 LS1은 플립플롭 SRFF1의 리세트 신호로 되기 때문에, SRFF1의 출력 신호 DQ1은 Low로 된다.이에 의해 레벨 시프트 회로 LSD1은 레벨 시프트 동작을 정지한다.

또한, 시프트 레지스터를 구성하는 플립플롭으로서 서로 종속접속되는 D플립플롭를 사용했다면, 상기와 같이 레벨 시프트 회로의 동작 실행 및 정지를 제어하기 위해서는, 각 단의 D 플립플롭의 입력 신호와 출력 신호의 양방을 사용해야 한다. 이에 대해 본 실시예에서의 시프트 레지스터(33a)에는 세트·리세트 플립플롭를 사용하고 있기 때문에, 레벨 시프트 회로의 동작 실행 및 정지를 제어하기 위해서는, 전 단계의 플립플롭의 출력 신호만을 사용하면 되기 때문에, 구성이 간략화된다.

이와 같이 하여, 데이터 신호선 SLn의 예비 충전을 행한 후에 데이터 신호선 SLn에 비디오 신호 VIDEO를 공급하고, 이 비디오 신호 VIDEO의 공급의 사이에 데이터 신호선 SL(n+1)의 예비 충전을 헹하는 동작을 순차적으로 반복하고, 점순차적으로 샘플링이 행해져 간다. 이 동작은, 플립플롭 SRFFk와 각 레벨 시프트 회로에 의해, 타이밍 펄스가 시프트 레지스터 가운데를 후단계를 향해 순차적으로 전송되어 가는 동작에 준해 있다. 도13에 나타내는 바와 같이, 상기 각 샘플링의 기간은 클록 신호 SCK·SCKB의 반주기만큼씩 중복해 있다. 이 경우, 각 샘플링의 기간에서의 타이밍 펄스가 하강시의 화소 용량 및 데이터 신호선 SL의 충전 전위로 샘플링 전위가 결정된다.

상기 샘플링 실효 기간은, 최종단의 데이터 신호선 드라이버 SL에서의 샘플링이 종료되기까지의 기간이고, 이 기간 사이에 행하는 샘플링의 기간중이 아닌 데이터 신호선 SL로의 예비 충전은, 타이밍 펄스와는 다른 공급원으로부터 입력되는 클록 신호 SCK·SCKB가 레벨 시프트 회로 LSD1·LS1·LS2·…에 의해 취입되어 출 력되고, 제어단자(게이트 G')가 충전되어 스위치 P-ASWn이 도통됨으로써 행해진다. 샘플링 실효 기간에 항상 이와 같은 예비 충전을 하기 때문에, 레벨 시프트 회로 LSD1·LS1·LS2·…의 총 수는, 샘플링 실효 기간에 예비 충전을 행하는 데이터 신호선 SL의 수와 동일하게 되어 있다. 샘플링 실효 기간 외에 행하는 예비 충전(예컨대, 데이터 신호선 SL1으로의 예비 충전)에 대해서는, 반드시 이와 같은 레벨 시프트 회로를 사용하지 않아 좋다.

이와 같이, 데이터 신호선 SL에 비디오 신호 VIDEO의 샘플링을 행하고 있는 사이, 다른 데이터 신호선 SL의 예비 충전을 행할 수 있다. 또한, 이 때, 샘플링의 타이밍 펄스가 공급되는 계통과, 예비 충전을 행하게 하는 신호가 공급되는 계통은 분리되기 때문에, 스위치 V-ASW의 제어신호 회로와 P-ASW의 제어신호 회로가 공용되는 일은 없다. 이에 의해, 예비 충전에 수반하여 데이터 신호선 SL에 흐르는 큰 전류가, 스위치 P-ASW의 용량성 제어단자(게이트 G')를 통해, 그 때 기입을 행하고 있는 데이터 신호선 SL의 비디오 신호 VIDEO의 전위를 요동시키는 것을 회피할 수 있다. 또한, 클록 신호 SCK·SCKB를 취입하고 레벨 시프트를 행하여 출력하는 각 레벨 시프트 회로 LSD1·LS1·LS2·…, 및 레벨 시프트 회로 LSD0는 플립플롭보다도 간단히 구성할 수 있기 때문에, 시프트 레지스터(33a)의 회로 규모는, 종래와 같이 시프트 레지스터를 2배로 하는 경우보다도 훨씬 억제된다.

이상에 의해, 예비 충전 회로를 내부에 구비하고, 신호 공급선에 구동 능력이 적은 예비 충전 전원으로부터 예비 충전을 행할 경우, 시프트 레지스터의 회로 규모를 억제하면서, 다른 신호 공급선에 공급되는 신호의 요동을 회피하는 것이 가 능한 표시 장치의 드라이버 회로를 제공할 수 있다.

또한, 레벨 시프트 회로에 입력되는 클록 신호는 저전압 신호로 좋다는 사실로부터 알 수 있는 바와 같이, 레벨 시프트 회로는 저전압 인터페이스로서의 기능을 구비하고 있고, 클록 신호를 발생하는 외부 회로의 저소비 전력화를 도모할 수 있다.

본 실시예의 데이터 신호선 드라이버(33)에 있어서, 데이터 신호선 SLn으로의 영상 신호의 공급을 정지한 때 (「1H(스캔 정지)」)와 데이터 신호선 SLn으로 영상 신호를 공급하고 있을 때 (「1H」)에서의 각 신호의 타이밍 차트 및 데이터 신호선 SLn의 전위는, 실시예1의 데이터 신호선 드라이버(31)와는 다르게 되어 있고, 도4와는 다르지만, 동일하게 생각할 수 있기 때문에, 생략한다.

또한, 상기 실시예의 데이터 신호선 드라이버(33)에 있어서, 도14에 나타낸 바와 같이, NOR회로 NOR1·NOR2·NOR3·…을 대신하고, 제1 예비충전 제어신호(신호 DLS0·DLS1·LS1·LS2·…) 및 제2 예비충전 제어신호(일괄 프리차지 지시신호 PCTL)의 일방을 선택하여 스위치 P-ASWn로 출력하는 셀렉터 회로 SEL1·SEL2·SEL3·…를 제공하고, 샘플링 실효 기간내에는 제1 예비충전 제어신호가 선택되고, 샘플링 실효 기간 외에는 제2 예비충전 제어신호가 선택되도록 해도 된다.

또한, 특허문헌 5 및 특허문헌 6에 대해, 본 실시예에서는, 데이터 신호선의 예비 충전을 행하기 위한 제어신호를, 클록 신호의 레벨 시프트를 행하여 생성하고, 예비 충전 전위를 데이터 신호선으로 인가하기 위한 스위치에 입력하는 전혀 새로운 사상을 도입하고 있다.

〔실시예4〕

본 발명의 또 다른 실시예에 대해, 도15 내지 도17을 사용하여 설명하면, 이하와 같다. 또한, 상기 실시예 1 내지 3에서 설명한 구성 요소와 동일한 기능을 갖는 구성 요소에는 동일한 부호를 첨부하여, 그 설명을 생략한다.

데이터 신호선 드라이버(34)는, 시프트 레지스터(34a)와 샘플링부(34b)를 구비하고 있다.

시프트 레지스터(34a)는, 도9의 시프트 레지스터(33a)와 내부 구성은 동일하지만, 예비 충전용 신호의 출력선이 다르게 되어 있다. 플립플롭 SRFF1의 세트 신호로 되는 출력 신호 DLS0은, 예비 충전용 신호로서는, 스위치 P-ASW2에 입력된다. 또한, 출력 신호 DLS1은 스위치 P-ASW3에 입력된다. 또한, 출력 신호 LS1·LS2·…는 스위치 P-ASW4·P-ASW5·…에 입력된다.

샘플링부(34b)는, 도9의 샘플링부(33b)로부터 스위치 P-ASW1을 제거한 구성이다. 또한, 도9의 데이터 신호선 SL1은 더미의 데이터 신호선 DSL에 치환하고, 도9의 데이터 신호선 SL2·SL3·…가 순서대로 도15에서는 데이터 신호선 SL1·SL2·…에 치환되어 있다. 또한, 데이터 신호선 DSL에 접속되는 화소는 더미의 화소Pixm-D(m=1,2,…)에 치환되고, 데이터 신호선 SL1·SL2·…에 접속되는 화소는 그 만큼, 수평 방향으로 시프트되어 있다. 즉, 본 실시예의 데이터 신호선 드라이버(３４)는, 더미의 데이터 신호선 및 화소를 구비한 표시장치의 드라이버 회로로 하여 바람직하게 사용된다.

도16은, 상기 구성의 데이터 신호선 드라이버(34)의 동작을 나타내는 타이밍 차트이다. 신호 전달 원리는, 도9의 경우와 동일하기 때문에 상세한 설명은 생략한다. 특징적인 것은, 예를 들면, 스타트 펄스 SSP, 따라서 출력 신호 DLS0에 의해 스위치 P-ASW2가 도통됨으로써 데이터 신호선 SL1이 예비 충전된 후, 클록 신호 SCK·SCKB의 반주기만큼 시간이 경과하고 나서 데이터 신호선 SL1으로의 샘플링이 행해진다고 한 바와 같이, 동일한 데이터 신호선 SL으로의 예비 충전 종료시와 샘플링의 개시시가 클록 신호SCK·SCKB의 반주기만큼 어긋나 있는 것이다.

이에 의해, 실시예 3에서 설명한 효과에 더해, 예비 충전 전위 PVID와 비디오 신호 VIDEO의 충돌을 확실히 회피할 수 있어, 그 만큼 고품위의 표시를 얻을 수 있는 효과가 있다. 또한, 상술한 더미의 화소는, 통상, 블랙 매트릭스라고 불리는 차광체 하에 제공되기 때문에, 그 화소의 표시는 화면에는 나타나지 않는다. 따라서, 더미의 화소 및 데이터 신호선으로의 예비 충전을 행할 필요는 않다.

본 실시예의 데이터 신호선 드라이버(34)에 있어서, 데이터 신호선 SLn으로의 영상 신호의 공급을 정지한 때 (「1H(스캔 정지)」)와 데이터 신호선 SLn으로 영상 신호를 공급하고 있을 때 (「1H」)에 있어서, 각 신호의 타이밍 차트 및 데이터 신호선 SLn의 전위는, 실시예 1의 데이터 신호선 드라이버(31)와는 다르게 되어 있고, 도4와는 다르지만, 동일하게 생각할 수 있기 때문에, 생략한다.

또한, 상기 실시예의 데이터 신호선 드라이버(34)에 있어서, 도17에 나타낸 바와 같이, NOR회로 NOR2·NOR3·…을 대신하여, 제1 예비충전 제어신호(신호 DLS1·LS1·LS2·…) 및 제2 예비충전 제어신호(일괄 프리차지 지시신호 PCTL)의 일방을 선택하여 스위치 P-ASWn에 출력하는 셀렉터 회로 SEL2·SEL3·…를 만들고, 샘 플링 실효 기간 내에는 제1 예비충전 제어신호가 선택되고, 샘플링 실효 기간 외에는 제2 예비충전 제어신호가 선택되도록 해도 된다.

〔실시예5〕

본 발명 또 다른 실시예에 대해, 도18을 사용해 설명하면, 이하와 같다. 또한, 상기 실시예 1 내지 4에서 설명한 구성 요소와 동일한 기능을 갖는 구성 요소에는 동일한 부호를 첨부하여, 그 설명을 생략한다.

도18에 본 실시예의 표시장치인 액정표시장치(1)의 구성을 나타낸다.

액정표시장치(1)은 화소의 점순차적 또한 교류 구동을 행하는 액티브 매트릭스형 액정표시장치이고, 매트릭스 형태로 배치된 화소 Pix를 갖는 표시부(2), 각 화소 Pix를 구동하는 데이터 신호선 드라이버(3) 및 주사 신호선 드라이버(4), 제어회로(5), 데이터 신호선 SL… 및 주사 신호선GL…를 구비하고 있다. 제어회로(5)가 각 화소 Pix의 표시 상태를 나타내는 비디오 신호 VIDEO를 생성하면, 이 비디오 신호 VIDEO에 기초하여 화상을 표시할 수 있다.

여기서, 표시부(2)는 실시예 1 내지 4에서 설명한 화소 Pixm-n(m=1,2,…,n=1,2,…) 및 더미의 화소와 동일한 것이다. 데이터 신호선 드라이버(3)에는, 실시예 1 내지 4에서 설명한 데이터 신호선 드라이버(31∼34) 중 어느 하나를 사용하고 있다. 데이터 신호선 드라이버(3)의 시프트 레지스터(3a) 및 샘플링부(기입 회로, 예비 충전 회로)(3b)는, 실시예 1 내지 4에서 설명한 시프트 레지스터(31a∼34a) 및 샘플링부(31b∼34b)에 상당한다.

또한, 주사 신호선 드라이버(4)는, 실시예 1 내지 4에서 설명한 주사 신호선 GLn을 선 순차적으로 구동하여 각각에 접속된 화소의 MOSFET(TFT)를 선택하는 회로이다. 또한, 주사 신호선 드라이버(4)는 주사 신호선 GL의 선택을 선 순차적으로 행하는 타이밍 신호를 전송하기 위한 시프트 레지스터(4a)를 구비하고 있다.

상기 표시부(2), 데이터 신호선 드라이버(3), 및 주사 신호선 드라이버(4)는, 제조시의 시간과, 배선 용량을 삭감하기 위해, 동일 기판상에 제공되고 있다.또한, 보다 많은 화소 Pix를 집적하고, 표시 면적을 확대하기 위해, 상기 표시부(2), 데이터 신호선 드라이버(3), 및 주사 신호선 드라이버(4)는, 글래스 기판상에 형성된 다결정 실리콘 박막트랜지스터로 구성되어 있다. 또한, 통상의 글래스 기판(왜점이 600도 이하의 글래스 기판)을 사용해도 왜점 이상의 프로세스로 기인하는 휘어짐이 발생하지 않도록, 상기 다결정 박막실리콘 트랜지스터는, 600도 이하의 프로세스 온도에서 제조된다.

또한, 제어회로(5)는, 클록 신호 SCK·SCKB, 스타트 펄스SSP, 예비 충전 전위 PVID, 및 비디오 신호 VIDEO를 생성하여 데이터 신호선 드라이버(3)를 향해 출력한다. 또한, 제어회로(5)는, 클록 신호 GCK, 스타트 펄스 GSP, 및 신호 GPS를 생성하여 주사 신호선 드라이버(4)를 향해 출력한다.

상기 구성에 의해, 액정표시장치(1)에서는 실시예 1 내지 5에서 설명한 효과가 얻어지고, 높은 표시품위로 표시를 행할 수 있다.

또한, 본 발명 표시장치는 액정표시장치 뿐만 아니라, 유기EL 표시장치 등이라도 좋고, 배선 용량을 충전할 필요가 있는 표시 장치라면 어떠한 것이어도 좋다.

〔실시예 6〕

본 발명의 또 다른 실시예에 대해, 도19 내지 도24에 기초하여 설명하면, 이하와 같다. 또한, 상기 실시예 1 내지 6에서 설명한 구성 요소와 동일한 기능을 갖는 구성 요소에는 동일한 부호를 첨부하여, 그 설명을 생략한다.

상기 실시예 1 내지 4의 표시장치의 드라이버 회로는, 복수의 데이터 신호선에 순차적으로 기입을 행한, 이른바 점순차적 구동 방식의 드라이버 회로를 나타내고 있다. 예를 들면, 실시예 1의 표시 장치의 드라이버 회로를 보면, 샘플링용 스위치 V-ASW의 도통· 비도통을 제어하는 시프트 레지스터의 출력 Q와, 시프트 레지스터를 구성하는 플립플롭 SRFF의 다음 단계로의 세트 신호 및 예비 충전용 스위치 P-ASW의 도통· 비도통을 제어하는 신호 SR이, 각각 1계통의 스위치에 관련된 사례에 대해 설명하고 있지만, 도19에 나타내는 바와 같이, 샘플링이 RGB신호의 3계통인 것으로도 본 발명을 적용할 수 있다. 도19에 나타낸 구성에 있어서도, 도20에 나타낸 바와 같이, NOR회로를 대신하여 셀렉터 회로를 사용해도 된다. 또한, 실시예 4의 표시 장치의 드라이버 회로에 관해서도, 도21에 나타낸 바와 같이 샘플링이 RGB신호의 3계통인 것에 적용할 수 있다. 도21에 나타낸 구성에 있어서도, 도22에 나타낸 바와 같이 NOR회로를 대신해 셀렉터 회로를 사용해도 된다.

또한, 도23에 나타내는 바와 같이, 비디오 신호를 복수의 계통으로 서로 전개하고, 비디오 신호의 샘플링 주기를 늦게 하는 것으로도 본발명은 적용 가능하다. 또한, 도23에 나타낸 구성에 있어서도, 도24에 나타낸 바와 같이 NOR회로를 대신하여 셀렉터 회로를 사용해도 된다.

또한, 도23 및 도24에서는, 도면을 간략화해 작성하고 있기 때문에, 예비 충 전용 스위치 및 본 샘플링용 스위치를 도19와는 다른 기호에 나타내고 있는데, 실제로는 도25에 나타낸 바와 같이, 도19와 동일한 것을 사용하고 있다고 생각해도 된다. 마찬가지로, 도23 및 도24에서는, 본 샘플링용 아날로그 스위치를 구동하기 위한 버퍼군도 도19와는 다른 기호로 나타내고 있는데, 도26에 나타내는 바와 같이, 도19와 동일한 것을 사용하고 있다고 생각해도 좋다. 마찬가지로, 도23 및 도24에서의 시프트 레지스터도 도19와는 다른 것이 아니라, 실제로는 도19와 같은 구성이라고 생각해도 좋다. 단, 버퍼군은, 예비 충전 및 샘플링의 계통수에 비해 충분한 구동 능력을 갖는 것으로 할 필요가 있다.

여기서, 도19∼도24와 같이, 신호 공급선의 i(i는 2 이상의 정수)개를 1단위로 하여 샘플링을 i계통으로 하는 경우에는, 플립플롭으로부터의 타이밍 펄스에 의해, 샘플링용 스위치를 단위 내에 동시에 또한 각 단위마다 순차적으로 도통시키는 동시에, 스위치 회로를 단위 수에 대응하여 구비하고, 예비 충전용 스위치를 단위 내에 동시에 또한 각 단위마다 순차적으로 도통시키고 있다. 기본적인 동작은 1계통의 경우와 동일하지만, 샘플링용 스위치 및 예비 충전용의 스위치를 복수개 동시에 도통시키고 있는 것이 다른 점이다.

또한, 본 발명은, 도19∼도24에 한정되는 것은 아니고, 실시예 1 내지 4의 표시 장치의 드라이버 회로에 있어서, 도19∼도24와 같이 예비 충전 및 샘플링의 계통수를 복수로 한 것을 적용할 수 있다.

본 발명은 상술한 각 실시예에 한정되는 것은 아니고, 클레임에 나타낸 범위에서 여러가지로 변경이 가능하고, 다른 실시예로 각각 개시된 기술적 수단을 적절 히 조합하여 얻어지는 실시예에 대해서도 본 발명의 기술적 범위에 포함된다.

본 발명 표시 장치의 드라이버 회로는, 이상과 같이, 복수의 신호 공급선이 제공된 표시 장치를 위한 드라이버 회로에 있어서, 각 상기 신호 공급선에 대한 기입 신호의 기입을 신호 공급선 1개씩 또는 복몇개씩 순차적으로 행하는 기입 회로와, 각 상기 신호 공급선으로의 예비 충전을 행하는 예비 충전 회로를 구비하는 드라이버 회로에 있어서, 상기 예비 충전 회로는, 일부의 신호 공급선에 대해 상기 기입 회로에 의한 기입 신호의 기입이 행해져 있는 사이에, 다른 신호 공급선에 대해 예비 충전을 하는 동시에, 어떤 신호 공급선에 대해서도 상기 기입 회로에 의한 기입 신호의 기입이 행해져 있지 않을 때, 각 신호 공급선에 대해 동시에 예비 충전을 행하도록 되어 있는 것을 특징으로 하고 있다.

본 발명에 관한 드라이버 회로는, 제1 예비충전 제어신호 및 제2 예비충전 제어신호 중 적어도 일방이 예비 충전을 지시하고 있을 때 상기 예비 충전 회로에 예비 충전을 하게 하는 예비충전 제어수단을 더 구비하고, 제1 예비충전 제어신호는, 일부의 신호 공급선에 대해 상기 기입 회로에 의한 기입 신호의 기입이 행해져 있는 사이에, 다른 신호 공급선에 대한 예비 충전을 지시하는 것이고, 상기 제2 예비충전 제어신호는, 각 신호 공급선에 대해 동시에 예비 충전을 하도록 지시하는 것이어도 된다. 이 구성에 의해, 본 발명에 관한 드라이버 회로를 용이하게 실현할 수 있다.

상기 특허문헌 1 및 특허문헌 2의 데이터 신호선 드라이버에서는, 데이터 신호선에 비디오 신호를 출력하기 위해 절환하는 스위치의 도통과 비도통을 제어하는 제어신호의 공급 회로를, 다른 데이터 신호선의 예비 충전용으로 절환하는 스위치의 도통과 비도통을 제어하는 제어신호의 공급 회로와 공용하고 있다. 교류 구동하는 데 있어서 행하는 예비 충전은, 각 데이터 신호선 및 화소 용량의 전위를, 전회의 비디오 신호의 샘플링시에 대해 극성반전시킬수록 크게 변화시키도록 행하기 때문에, 이 때의 스위치의 스위칭은 큰 임펄스 형태의 충전 전류를 수반한다. 상기 스위치의 제어단자가 용량성이기 때문에, 이 큰 충전 전류의 비교적 높은 주파수 성분이 제어단자의 용량을 통해 스위치의 제어신호 회로에 전달되어 제어신호 회로의 전위를 요동시키고, 또한 비디오 신호 기입용의 스위치의 제어단자를 사이에 두고, 데이터 신호선에 공급되는 비디오 신호의 요동을 일으킬 우려가 있다. 이와 같은 비디오 신호의 요동이 있으면, 표시 균일성이 저하하는 등 표시 품위가 악화된다.

이에 대해, 특허문헌 3의 데이터 신호선 드라이버에서는, 상술한 바와 같은 제어 신호 회로의 공유는 행하지 않고 완료되기 때문에 비디오 신호의 요동은 억제되지만, 전송 펄스를 예비 충전용 타이밍 펄스보다도 지연시키기 위한 시프트 레지스터를, 전송 펄스의 전송용 시프트 레지스터에 추가하여 설치해야 하므로, 시프트 레지스터의 회로 규모가 2배로 되어 버린다.

이와 같이, 종래는, 데이터 신호선 드라이버 등과 같은 표시 장치의 드라이버 회로에는, 내부에 설치된 예비 충전 회로에 의해 데이터 신호선 등의 신호 공급선에 구동 능력이 적은 예비 충전 전원으로부터 예비 충전을 행하는 경우, 시프트 레지스터의 회로 규모를 억제하면서, 다른 신호 공급선에 공급되는 신호의 요동이 일어나는 것을 회피할 수 없는 문제가 있었다.

그래서, 본 발명에 관한 드라이버 회로는, 이들 문제도 해결하기 위해, 상기 기입의 타이밍 펄스를 상기 제1 스위치를 향해 출력하는 플립플롭을, 상기 타이밍 펄스를 순차적으로 전송하여 상기 기입이 소정 주기로 행해지도록 복수단 구비된 시프트 레지스터를 더 구비하고, 상기 기입 회로는, 용량성 제1 제어단자의 충전 전압에 따라 도통과 비도통이 절환되는 제1 스위치를 상기 복수의 신호 공급선의 각각에 대해 구비하고, 각 상기 신호 공급선에 대한 기입 신호의 기입을 각 상기 제1 스위치의 도통에 의해 행하는 것이고, 상기 예비 충전 회로는, 용량성 제2 제어단자의 충전 전압에 따라 도통과 비도통이 절환되는 제2 스위치를 상기 신호 공급선의 각각에 대해 구비하고, 각 상기 신호 공급선으로의 예비 충전을 각 상기 제2 스위치의 도통에 의해 행하는 것이고, 상기 시프트 레지스터는, 제1 예비 충전 제어신호를 출력하는 제어신호 공급회로를 구비하고, 상기 플립플롭은, 상기 타이밍 펄스를 상기 제1 스위치의 제1 제어단자를 향해 출력하는 것이고, 상기 예비 충전 제어수단은, 제2 스위치를 제어하는 제어신호를 상기 제2 스위치의 제2 제어단자를 향해 출력하는 것이고, 상기 제어신호 공급회로는, 상기 타이밍 펄스를 상기제1 제어단자로 보내는 제1 신호선과 분리한 제2 신호선을 통해, 제1 예비충전 제어신호를 상기 예비충전 제어수단으로 출력하는 것이 바람직하다.

상기 발명에서는, 제2 스위치의 도통을 제어하는 제어신호가, 상기 타이밍 펄스를 상기 제1 제어단자로 보내는 제1 신호선과는 분리된 제2 신호선을 통해 제2 스위치로 입력되도록 하고 있다. 그러므로, 상기 기입 회로에 의한 기입을 위한 타 이밍 펄스가 제 1스위치로 공급되는 계통과, 예비 충전 회로의 제2 스위치의 도통을 제어하는 예비충전 제어신호가 상기 제2 스위치로 공급되는 계통이, 분리된다. 따라서, 제1 스위치의 제어 신호 회로와 제2 스위치의 제어 신호 회로가 공용되는 일은 없다. 즉, 기입 회로를 제어하는 신호의 공급계와, 예비 충전 회로를 제어하는 신호의 공급계가 공용되는 일은 없다. 이로써, 일부의 신호 공급선에 대해 상기 기입 회로에 의한 기입 신호의 기입이 행해져 있는 사이에 다른 신호 공급선의 예비 충전을 할 때, 예비 충전에 수반되어 신호 공급선에 흐르는 큰 전류가, 제1 스위치의 용량성 제1 제어단자 및 제2 스위치의 용량성의 제2 제어단자를 통해, 그 때 기입을 행하고 있는 신호 공급선의 기입 신호의 전위를 요동시키는 것을 회피할 수 있다. 또한, 제1 예비충전 제어신호를 출력하는 제어신호 공급회로는 플립플롭보다도 간단하게 구성할 수 있기 때문에, 시프트 레지스터의 회로 규모는, 종래와 같이 시프트 레지스터를 2배로 하는 경우보다도 훨씬 억제된다.

이상에 의해, 예비 충전 회로를 내부에 구비하고, 신호 공급선에 구동 능력이 적은 예비 충전 전원으로부터 예비 충전을 행하는 경우에, 시프트 레지스터의 회로 규모를 억제하면서, 다른 신호 공급선에 공급되는 신호의 요동을 회피하는 것을 가능한 표시 장치의 드라이버 회로를 제공할 수 있다.

또한, 상기 예비 충전 회로는, 일부의 신호 공급선에 대해 상기 기입 회로에 의한 기입 신호의 기입이 행해져 있는 사이에, 다른 신호 공급선의 예비 충전을 행하는 것이면 되고, 기입되는 신호 공급선의 개수, 예비 충전되는 신호 공급선의 개수는, 특히 한정되는 것은 아니다.

또한, 2개의 신호선이「분리된」상태란, 2개의 신호선이 서로 전기적으로 접속되어 있지 않은 상태이고, 예를 들면, 2개의 신호선의 일방이 트랜지스터의 소스 또는 드레인에 접속되고, 타방이 트랜지스터에 접속되어 있는 상태, 2개의 신호선이 서로 절연 되어 있는 상태 등을 들 수 있다.

또한, 제어신호 공급회로로서는, (1)외부(예를 들면, 드라이버 회로의 외부)로부터 공급된 클록 신호를 예비충전 제어신호로서 제2 제어단자에 전송하는 것, (2)외부(예를 들면, 드라이버 회로의 외부)로부터 공급된 클록 신호를 가공(예를 들면, 레벨 시프트)하여 예비충전 제어신호로서 제2 제어단자에 전송하는 것, (3)예비충전 제어신호를 발생시켜 제2 제어단자에 출력하는 것 등을 들 수 있다. 이들 중, (1)(2)의 구성이, 제어신호 공급회로의 회로 규모를 작게 할 수 있는 점에서 유리하다.

본 발명의 드라이버 회로에 있어서, 상기 제어신호 공급회로는, 상기 소정 주기 중에 각 상기 신호 공급선이 상기 기입의 기간으로 되는 기입 실효 기간에, 전송되는 상기 타이밍 펄스가 상기 플립플롭으로부터 입력되면, 상기 타이밍 펄스와는 다른 공급원에서 입력되는 클록 신호를 받아들이고, 상기 클록 신호에 동기된 제1 예비충전 제어신호를, 상기 기입의 기간 중이 아닌 소정의 상기 신호 공급선에 대응하는 상기 제2 스위치의 제어단자를 향하여 출력하여 상기 제2 스위치를 도통시키는 것이고, 상기 기입 실효 기간에 상기 예비 충전을 행하는 상기 신호 공급선에 대응하도록 복수개 구비되어 있는 구성이어도도 된다.

상기 구성에 따르면, 기입 실효 기간에는 각 신호 공급선이 기입의 기간으로 되지만, 플립플롭이 타이밍 펄스를 출력하면, 그 전단의 플립플롭으로부터 출력된 타이밍 펄스가 입력된 스위치 회로는, 클록 신호를 취입하고, 클록 신호에 동기된 제어신호를 상기 제2 스위치의 제어단자를 향해 출력하고, 기입의 기간 중이 아닌 소정의 신호 공급선의 예비 충전을 행하게 한다. 이로써 신호 공급선에 기입 신호의 기입을 행하고 있는 사이에, 다른 신호 공급선의 예비 충전을 행할 수 있다. 또한, 다른 공급원으로부터 입력되는 클록 신호를 취입하여 출력하기 때문에, 회로 규모를 작게 할 수 있다.

또한, 클록 신호에 동기된 제1 예비충전 제어신호로서는, 클록 신호 그 자체, 클록 신호를 레벨 시프트한 신호, 클록 신호를 반전한 신호 등을 들 수 있다.

상기 구성의 드라이버 회로에 있어서, 상기 플립플롭은, 세트·리세트 플립플롭이고, 각 상기 제어신호 공급 회로는, 상기 클록 신호를 상기 제1 예비충전 제어신호로서 출력하는 스위치 회로이고, 각 상기 스위치 회로는, 취입된 상기 클록 신호를, 상기 타이밍 펄스를 출력하도록 한 다음에 기세트·리세트 플립플롭의 다음 단계의 상기 세트·리세트 플립플롭에 전송되는 세트 신호로서도 출력하고, 각 상기 세트·리세트 플립플롭는, 입력되는 상기 세트 신호를, 보다 전단의 소정의 상기 세트·리세트 플립플롭의 리세트 신호로 하는 구성이어도 된다.

상기 구성에 따르면, 기입 회로의 제1 스위치는, 세트·리세트 플립플롭으로부터 기입 신호의 기입의 타이밍 펄스가 출력되는 것으로 보다 제어단자가 충전되어 도통하는 한편, 예비 충전 회로의 제2 스위치는, 타이밍 펄스와는 다른 공급원에서 입력되는 클록 신호가 스위치 회로에 의해 취입되어 출력됨으로써 제어단자가 충전 되어 도통된다. 기입 실효 기간에는 각 신호 공급선이 기입의 기간으로 되지만, 세트·리세트 플립플롭이 타이밍 펄스를 출력하면, 그 전단의 세트·리세트 플립플롭으로부터 출력된 타이밍 펄스가 입력된 스위치 회로가 취입하여 출력한 클록 신호는, 기입의 기간 중이 아닌 소정의 신호 공급선의 예비 충전을 행하게 한다. 이와 같이, 신호 공급선에 기입 신호의 기입을 행하고 있는 사이에, 다른 신호 공급선의 예비 충전을 행할 수 있다.

또한, 각 스위치 회로는, 취입된 클록 신호를, 타이밍 펄스를 입력한 세트·리세트 플립플롭의 다음 단계의 세트·리세트 플립플롭에 전송되는 타이밍 펄스인 세트 신호로서도 출력하고, 각 세트·리세트 플립플롭은, 입력되는 세트 신호를, 보다 전단의 소정의 세트·리세트 플립플롭의 리세트 신호로 한다. 이로써, 타이밍 펄스를 순차적으로 전송할 수 있다.

또한, 이 때, 기입의 타이밍 펄스가 공급되는 계통과, 예비 충전을 행하게 하는 신호가 공급되는 계통과는 분리되기 때문에, 제1 스위치의 제어신호 회로와 제2 스위치의 제어신호 회로가 공용되는 일은 없다. 이로써, 예비 충전에 수반되어 신호 공급선에 흐르는 큰 전류가, 스위치의 용량성 제어단자를 통해, 그 때 기입을 행하고 있는 신호 공급선의 기입 신호의 전위를 요동시키는 것을 회피할 수 있다.또한, 클록 신호를 취입하여 출력하는 스위치 회로는 플립플롭보다도 간단하게 구성할 수 있기 때문에, 시프트 레지스터의 회로 규모는, 종래와 같이 시프트 레지스터를 2배로 하는 경우보다도 훨씬 억제된다.

이상에 의해, 예비 충전 회로를 내부에 구비하고, 신호 공급선에 구동 능력 이 적은 예비 충전 전원으로부터 예비 충전을 행하는 경우에, 시프트 레지스터의 회로 규모를 억제하면서, 다른 신호 공급선에 공급되는 신호의 요동을 회피하는 것이 가능한 표시 장치의 드라이버 회로를 제공할 수 있다.

또한, 본 발명의 표시 장치의 드라이버 회로는, 상기 플립플롭으로부터의 상기 타이밍 펄스에 의해 각 상기 제1 스위치를 순차적으로 도통시키는 동시에, 상기 스위치 회로를 상기 신호 공급선의 수에 대응해 구비하고, 각 상기 제2 스위치를 순차적으로 도통시켜도 된다.

상기 발명에 따르면, 플립플롭으로부터의 타이밍 펄스에 의해 각 신호 공급선에 순차적으로 기입을 행하는, 이른바 점순차 구동 방식의 드라이버 회로를 제공할 수 있다.

또한, 본 발명 표시 장치의 드라이버 회로는, 상기 플립플롭으로부터의 상기 타이밍 펄스에 의해, 상기 신호 공급선의 i(i는 2 이상의 정수)개를 1단위로 하여,각 상기 제1 스위치를 상기 단위 내에 동시에 또한 각 단위마다 순차적으로 도통시키는 동시에, 상기 스위치 회로를 상기 단위의 수에 대응하여 구비하고, 상기 제2 스위치를 상기 단위 내에 동시에 또한 각 상기 단위마다 순차적으로 도통시켜도 된다.

상기 발명에 따르면, 플립플롭으로부터의 타이밍 펄스에 의해 신호 공급선을 복수개씩 순차적으로 기입을 행하는, 소위 다점 동시 구동 방식의 드라이버 회로를 제공할 수 있다.

또한, 본 발명 표시 장치의 드라이버 회로는, 상기 플립플롭은, 세트·리세 트 플립플롭이고, 상기 제어신호 공급회로는, 취입된 상기 클록 신호를 레벨 시프트하고, 취입하여 레벨 시프트한 상기 클록 신호를 상기 제1 예비충전 제어신호로서 출력하는 레벨 시프트 회로이고, 각 상기 레벨 시프트 회로는, 취입하여 레벨 시프트를 행한 상기 클록 신호를, 상기 타이밍 펄스를 출력한 상기 세트·리세트 플립플롭의 다음 단계의 상기 세트·리세트 플립플롭에 전송되는 세트 신호로서도 출력하고, 각 상기 세트·리세트 플립플롭은, 입력되는 상기 세트 신호를, 보다 전단의 소정의 상기 세트·리세트 플립플롭의 리세트 신호로 하는 구성이어도 된다.

상기 발명에 따르면, 기입 회로의 제1 스위치는, 세트·리세트 플립플롭으로부터 기입 신호의 기입의 타이밍 펄스가 출력됨으로써 제어단자가 충전되어 도통하는 한편, 예비 충전 회로의 제2 스위치는, 타이밍 펄스와는 다른 공급원으로부터 입력되는 클록 신호가 스위치 회로에 의해 취입되어 출력됨으로써 제어단자가 충전되어 도통한다. 기입 실효 기간에는 각 신호 공급선이 기입의 기간으로 되지만, 세트·리세트 플립플롭이 타이밍 펄스를 출력하면, 그 전단의 세트·리세트 플립플롭으로부터 출력된 타이밍 펄스가 입력된 레벨 시프트 회로가 취입되어 레벨 시프트를 행하여 출력한 클록 신호는, 기입의 기간 중이 아닌 소정의 신호 공급선의 예비 충전을 행하게 한다.

또한, 각 레벨 시프트 회로는, 취입하여 레벨 시프트를 행한 클록 신호를, 타이밍 펄스를 입력한 세트·리세트 플립플롭의 다음 단계의 세트·리세트 플립플롭에 전송되는 타이밍 펄스인 세트 신호로서도 출력하고, 각 세트·리세트 플립플롭은, 입력되는 세트 신호를, 보다 전단의 소정의 세트·리세트 플립플롭의 리세트 신호로 한다. 이로써,타이밍 펄스를 순차적으로 전송할 수 있다. 이와 같이, 신호 공급선에 기입 신호의 기입을 행하고 있는 사이에, 다른 신호 공급선의 예비 충전을 행할 수 있다.

또한, 레벨 시프트 회로에 입력되는 클록 신호는 저전압 신호이면 좋다는 사실로부터 알 수 있는 바와 같이, 레벨 시프트 회로는 저전압 인터페이스로서의 기능을 구비하고 있고, 클록 신호를 발생하는 외부 회로의 저소비 전력화를 도모할 수 있다.

또한, 본 발명의 표시 장치의 드라이버 회로는, 상기 플립플롭으로부터의 상기 타이밍 펄스에 의해, 각 상기 제1 스위치를 순차적으로 도통시키는 동시에, 상기 레벨 시프트 회로를 상기 신호 공급선의 수에 대응하여 구비하고, 각 상기 제2 스위치를 순차적으로 도통시켜도 된다.

상기 발명에 따르면, 플립플롭으로부터의 타이밍 펄스에 의해 각 신호 공급선에 순차적으로 기입을 행하는, 소위 점순차 구동 방식의 드라이버 회로를 제공할 수 있다.

또한, 본 발명 표시 장치의 드라이버 회로는, 상기 플립플롭으로부터의 상기 타이밍 펄스에 의해, 상기 신호 공급선의 i(i는 2 이상의 정수)개를 1단위로 하여, 각 상기 제1 스위치를 상기 단위 내에 동시에 또한 각 단위마다 순차적으로 도통시키는 동시에, 상기 레벨 시프트 회로를 상기 단위의 수에 대응하여 구비하고, 상기 제2 스위치를 상기 단위 내에 동시에 또한 각 상기 단위마다 순차적으로 도통시켜도 된다.

상기 발명에 따르면, 플립플롭으로부터의 타이밍 펄스에 의해 신호 공급선을 복수개씩 순차적으로 기입을 행하는, 소위 다점 동시 구동 방식의 드라이버 회로를 제공할 수 있다.

또한, 본 발명 표시 장치는, 이상과 같이, 복수의 화소와, 상기 화소에 대응하여 설치되는 복수의 신호 공급선으로서의 데이터 신호선 및 복수의 신호 공급선으로서의 주사 신호선과, 기입 신호로서의 비디오 신호를 상기 데이터 신호선 및 상기 화소에 기입하는 데이터 신호선 드라이버와, 상기 비디오 신호를 기입하는 화소를 선택하기 위해 상기 주사 신호선에 기입 신호로서의 주사 신호를 기입하는 주사 신호선 드라이버를 구비한 표시 장치에 있어서, 상기 데이터 신호선 드라이버를상기 어느 하나의 드라이버 회로로 하는 구성이다.

즉, 본 발명 표시 장치는, 이상과 같이, 복수의 화소와, 상기 화소에 대응하여 제공되는 복수의 데이터 신호선 및 복수의 주사 신호선과, 비디오 신호를 상기 데이터 신호선 및 상기 화소에 기입하는 데이터 신호선 드라이버와, 상기 비디오 신호를 기입하는 화소를 선택하기 위해 상기 주사 신호선에 주사 신호를 기입하는 주사 신호선 드라이버를 구비한 표시 장치에 있어서, 상기 데이터 신호선 드라이버가, 각 상기 데이터 신호선에 대한 비디오 신호의 기입을 데이터 신호선 1개씩 또는 복수개씩 순차적으로 행하는 기입 회로와, 각 상기 데이터 신호선에의 예비 충전을 행하는 예비 충전 회로를 구비하고, 상기 예비 충전 회로는, 일부의 데이터 신호선에 대해 상기 기입 회로에 의한 비디오 신호의 기입이 행해져 있는 사이에,다른 데이터 신호선에 대해 예비 충전을 행하는 동시에, 어떠한 데이터 신호선에 대해서도 상기 기입 회로에 의한 비디오 신호의 기입이 행해져 있지 않을 때, 각 데이터 신호선에 대해 동시에 예비 충전을 행하게 되어 있는 구성이다.

그러므로, 데이터 신호선 드라이버에 있어서, 비교적 구동 능력이 낮은 예비 충전 전원으로도 예비 충전을 행할 수 있고, 또한, 표시 장치의 데이터 신호선을 충분히 예비 충전할 수 있다. 따라서, 표시 품위가 높은 표시 장치를 제공할 수 있다.

본 발명의 드라이버 회로는,액정표시장치나 유기ＥＬ 표시장치 등의 표시 장치의 드라이버 회로, 특히 데이터 신호선의 드라이버 회로로서 바람직하게 이용할 수 있다.

본 발명에 따르면, 비교적 구동 능력이 낮은 예비 충전 전원으로도 예비 충전을 행할 수 있고, 또한, 표시 장치의 신호 공급선을 충분히 예비 충전할 수 있는 드라이버 회로 및 그것을 사용한 표시 장치를 제공할 수 있다.

발명의 상세한 설명의 항에 있어서 이루어진 구체적인 실시 태양 또는 실시예는, 어디까지나, 본 발명의 기술 내용을 명백히 하는 것으로서, 그와 같은 구체적인 사례에만 한정하여 협의로 해석되어야 하는 것은 아니고, 본발명 정신과 다음에 기재하는 특허청구범위 내에서, 여러 가지로 변경해 실시할 수 있다.

Claims (20)

1. 복수의 신호 공급선이 제공된 표시 장치를 위한 드라이버 회로에 있어서,

   각 상기 신호 공급선에 대한 기입 신호의 기입을 신호 공급선 1개씩 또는 복수개씩 순차적으로 행하는 기입 회로와,

   각 상기 신호 공급선으로의 예비 충전을 행하는 예비 충전 회로를 구비하고,

   상기 예비 충전 회로는, 일부의 신호 공급선에 대해 상기 기입 회로에 의한 기입 신호의 기입이 행해져 있는 사이에, 다른 신호 공급선에 대해 예비 충전을 행하는 동시에, 어느 신호 공급선에 대해서도 상기 기입 회로에 의한 기입 신호의 기입이 행해져 있지 않을 때, 각 신호 공급선에 대해 동시에 예비 충전을 행하도록 되어 있는 드라이버 회로.
2. 제1항에 있어서,

   제1 예비충전 제어신호 및 제2 예비충전 제어신호 중 적어도 일방이 예비 충전을 지시하고 있을 때 상기 예비 충전 회로에 예비 충전을 행하게 하는 예비충전 제어수단을 더 구비하고,

   제1 예비충전 제어신호는, 일부의 신호 공급선에 대해 상기 기입 회로에 의한 기입 신호의 기입이 행해져 있는 사이에, 다른 신호 공급선에 대한 예비 충전을 지시하는 것이고,

   상기 제2 예비충전 제어신호는, 각 신호 공급선에 대해 동시에 예비 충전을 행하도록 지시하는 것인 드라이버 회로.
3. 제2항에 있어서,

   상기 기입의 타이밍 펄스를 제1 스위치로 향하게 출력하는 플립플롭을, 상기 타이밍 펄스를 순차적으로 전송하여 상기 기입이 소정 주기로 행해지도록 복수단 구비한 시프트 레지스터를 더 구비하고,

   상기 기입 회로는, 용량성 제1 제어단자의 충전 전압에 따라 도통과 비도통이 절환되는 상기 제1 스위치를 상기 복수의 신호 공급선의 각각에 대해 구비하고,각 상기 신호 공급선에 대한 기입 신호의 기입을 각 상기 제1 스위치의 도통에 의해 행하는 것이고,

   상기 예비 충전 회로는, 용량성 제2 제어단자의 충전 전압에 따라 도통과 비도통이 절환되는 제2 스위치를 상기 신호 공급선의 각각에 대해 구비하고, 각 상기 신호 공급선으로의 예비 충전을 각 상기 제2 스위치의 도통에 의해 행하는 것이고,

   상기 시프트 레지스터는, 제1 예비충전 제어신호를 출력하는 제어신호 공급 회로를 구비하고,

   상기 플립플롭은, 상기 타이밍 펄스를 상기 제1 스위치의 제1 제어단자로 향하게 출력하는 것이고,

   상기 예비충전 제어수단은, 제2 스위치를 제어하는 제어신호를 상기 제2 스위치의 제2 제어단자로 향하게 출력하는 것이고,

   상기 제어신호 공급 회로는, 상기 타이밍 펄스를 상기 제1 제어단자로 보내 는 제1 신호선과 분리된 제2 신호선을 통해, 제1 예비충전 제어신호를 상기 예비충전 제어수단에 출력하는 것인 드라이버 회로.
4. 제3항에 있어서,

   상기 제어신호 공급회로는,

   상기 소정 주기 중에 각 상기 신호 공급선이 상기 기입의 기간으로 되는 기입 실효 기간에, 전송되는 상기 타이밍 펄스가 상기 플립플롭으로부터 입력되면, 상기 타이밍 펄스와는 다른 공급원으로부터 입력되는 클록 신호를 취입하고, 상기 클록 신호에 동기된 제1 예비충전 제어신호를, 상기 기입의 기간 중이 아닌 소정의 상기 신호 공급선에 대응하는 상기 제2 제어단자로 향하게 출력하여 제2 스위치를 도통시키는 것이고,

   상기 기입 실효 기간에 상기 예비 충전을 행하는 상기 신호 공급선에 대응하도록 복수개 구비되어 있는 드라이버 회로.
5. 제4항에 있어서,

   상기 플립플롭은, 세트·리세트 플립플롭이고,

   각 상기 제어신호 공급회로는, 상기 클록 신호를 상기 제1 예비충전 제어신호로서 출력하는 스위치 회로이고,

   각 상기 스위치 회로는, 취입된 상기 클록 신호를, 상기 타이밍 펄스를 출력한 상기 세트·리세트 플립플롭의 다음 단계의 상기 세트·리세트 플립플롭에 전송 되는 세트 신호로서도 출력하고,

   각 상기 세트·리세트 플립플롭은, 입력되는 상기 세트 신호를, 보다 전단의 소정의 상기 세트·리세트 플립플롭의 리세트 신호로 하는 드라이버 회로.
6. 제4항에 있어서,

   상기 플립플롭은, 세트·리세트 플립플롭이고,

   상기 제어신호 공급회로는, 취입된 상기 클록 신호를 레벨 시프트하고, 취입하여 레벨 시프트한 상기 클록 신호를 상기 제1 예비충전 제어신호로서 출력하는 레벨 시프트 회로이고,

   각 상기 레벨 시프트 회로는, 취입하여 레벨 시프트를 행한 상기 클록 신호를, 상기 타이밍 펄스를 출력한 상기 세트·리세트 플립플롭의 다음 단계의 상기 세트·리세트 플립플롭에 전송되는 세트 신호로서도 출력하고,

   각 상기 세트·리세트 플립플롭은, 입력되는 상기 세트 신호를, 보다 전단의 소정의 상기 세트·리세트 플립플롭의 리세트 신호로 하는 드라이버 회로.
7. 제2항에 있어서,

   상기 예비충전 제어수단은, 제1 예비충전 제어신호 및 제2 예비충전 제어신호의 부정 논리합을 상기 예비 충전 회로에 출력하는 NOR회로인 드라이버 회로.
8. 제2항에 있어서,

   상기 예비충전 제어수단은, 제1 예비충전 제어신호 및 제2 예비충전 제어신호 중 일방을 선택하여 상기 예비 충전 회로에 출력하는 셀렉터 회로이고,

   상기 셀렉터 회로는, 신호 공급선에 대해 상기 기입 회로에 의한 기입 신호의 기입이 행해져 있을 때에는, 제1 예비충전 제어신호를 선택하고, 어느 신호 공급선에 대해서도 상기 기입 회로에 의한 기입 신호의 기입이 행해져 있지 않을 때에는, 제2 예비충전 제어신호를 선택하도록 되어 있는 드라이버 회로.
9. 제6항에 있어서,

   상기 세트·리세트 플립플롭으로부터의 상기 타이밍 펄스에 의해, 각 상기 제1 스위치를 순차적으로 도통시키는 동시에, 상기 레벨 시프트 회로를 상기 신호 공급선의 수에 대응하여 구비하고, 각 상기 제2 스위치를 순차적으로 도통시키는 드라이버 회로.
10. 제6항에 있어서,

    상기 세트·리세트 플립플롭으로부터의 상기 타이밍 펄스에 의해, 상기 신호 공급선의 i(i는 2 이상의 정수)개를 1단위로 하여, 각 상기 제1 스위치를 상기 단위 내에 동시에 또한 각 단위마다 순차적으로 도통시키는 동시에, 상기 레벨 시프트 회로를 상기 단위의 수에 대응하여 구비하고, 상기 제2 스위치를 상기 단위 내에 동시에 또한 각 상기 단위마다 순차적으로 도통시키는 드라이버 회로.
11. 복수의 화소와, 상기 화소에 대응하여 제공되는 복수의 데이터 신호선 및 복수의 주사 신호선과, 비디오 신호를 상기 데이터 신호선 및 상기 화소에 기입하는 데이터 신호선 드라이버와, 상기 비디오 신호를 기입하는 화소를 선택하기 위해 상기 주사 신호선에 주사 신호를 기입하는 주사 신호선 드라이버를 구비하고,

    상기 데이터 신호선 드라이버가,

    각 상기 데이터 신호선에 대한 비디오 신호의 기입을 데이터 신호선 1개씩 또는 복수개씩 순차적으로 행하는 기입 회로와,

    각 상기 데이터 신호선으로의 예비 충전을 행하는 예비 충전 회로를 구비하고,

    상기 예비 충전 회로는, 일부의 데이터 신호선에 대해 상기 기입 회로에 의한 비디오 신호의 기입이 행해져 있는 사이에, 다른 데이터 신호선에 대해 예비 충전을 행하는 동시에, 어느 데이터 신호선에 대해서도 상기 기입 회로에 의한 비디오 신호의 기입이 행해져 있지 않을 때, 각 데이터 신호선에 대해 동시에 예비 충전을 행하도록 되어 있는 표시 장치.
12. 제11항에 있어서,

    제1 예비충전 제어신호 및 제2 예비충전 제어신호 중 적어도 일방이 예비 충전을 지시하고 있을 때 상기 예비 충전 회로에 예비 충전을 행하게 하는 예비충전 제어수단을 더 구비하고,

    제1 예비충전 제어신호는, 일부의 데이터 신호선에 대해 상기 기입 회로에 의한 기입 신호의 기입이 행해져 있는 사이에, 다른 데이터 신호선에 대한 예비 충전을 지시하는 것이고,

    상기 제2 예비충전 제어신호는, 각 데이터 신호선에 대해 동시에 예비 충전을 행하도록 지시하는 것인 표시 장치.
13. 제12항에 있어서,

    상기 기입의 타이밍 펄스를 제1 스위치로 향하게 출력하는 플립플롭을, 상기 타이밍 펄스를 순차적으로 전송하여 상기 기입이 소정 주기로 행해지도록 복수단 구비한 시프트 레지스터를 더 구비하고,

    상기 기입 회로는, 용량성 제1 제어단자의 충전 전압에 따라 도통과 비도통이 절환되는 상기 제1 스위치를 상기 복수의 데이터 신호선의 각각에 대해 구비하고, 각 상기 데이터 신호선에 대한 기입 신호의 기입을 각 상기 제1 스위치의 도통에 의해 행하는 것이고,

    상기 예비 충전 회로는, 용량성 제2 제어단자의 충전 전압에 따라 도통과 비도통이 절환되는 제2 스위치를 상기 데이터 신호선의 각각에 대해 구비하고, 각 상기 데이터 신호선으로의 예비 충전을 각 상기 제2 스위치의 도통에 의해 행하는 것이고,

    상기 시프트 레지스터는, 제1 예비충전 제어신호를 출력하는 제어신호 공급 회로를 구비하고,

    상기 플립플롭은, 상기 타이밍 펄스를 상기 제1 스위치의 제1 제어단자로 향 하게 출력하는 것이고,

    상기 예비충전 제어수단은, 제2 스위치를 제어하는 제어신호를 상기 제2 스위치의 제2 제어단자로 향하게 출력하는 것이고,

    상기 제어신호 공급회로는, 상기 타이밍 펄스를 상기 제1 제어단자로 보내는 제1 신호선과 분리된 제2 신호선을 통해, 제1 예비충전 제어신호를 상기 예비충전 제어수단으로 출력하는 것인 표시 장치.
14. 제13항에 있어서,

    상기 제어신호 공급 회로는,

    상기 소정 주기 중에 각 상기 데이터 신호선이 상기 기입의 기간으로 되는 기입 실효 기간에, 전송되는 상기 타이밍 펄스가 상기 플립플롭으로부터 입력되면, 상기 타이밍 펄스와는 다른 공급원으로부터 입력되는 클록 신호를 취입하고, 상기 클록 신호에 동기된 제1 예비충전 제어신호를, 상기 기입의 기간 중이 아닌 소정의 상기 데이터 신호선에 대응하는 상기 제2 제어단자로 향하게 출력하여 상기 제2 스위치를 도통시키는 것이고,

    상기 기입 실효 기간에 상기 예비 충전을 행하는 상기 데이터 신호선에 대응하도록 복수개 구비되어 있는 표시 장치.
15. 제14항에 있어서,

    상기 플립플롭은, 세트·리세트 플립플롭이고,

    각 상기 제어신호 공급회로는, 상기 클록 신호를 상기 제1 예비충전 제어신호로서 출력하는 스위치 회로이고,

    각 상기 스위치 회로는, 취입된 상기 클록 신호를, 상기 타이밍 펄스를 출력한 상기 세트·리세트 플립플롭의 다음 단계의 상기 세트·리세트 플립플롭에 전송되는 세트신호로서도 출력하고,

    각 상기 세트·리세트 플립플롭은, 입력되는 상기 세트 신호를, 보다 전단의 소정의 상기 세트·리세트 플립플롭의 리세트 신호로 하는 표시 장치.
16. 제14항에 있어서,

    상기 플립플롭은, 세트·리세트 플립플롭이고,

    상기 제어신호 공급회로는, 취입된 상기 클록 신호를 레벨 시프트하고, 취입하여 레벨 시프트한 상기 클록 신호를 상기 제1 예비충전 제어신호로서 출력하는 레벨 시프트 회로이고,

    각 상기 레벨 시프트 회로는, 취입하여 레벨 시프트를 행한 상기 클록 신호를, 상기 타이밍 펄스를 출력한 상기 세트·리세트 플립플롭의 다음 단계의 상기 세트·리세트 플립플롭에 전송되는 세트 신호로서도 출력하고,

    각 상기 세트·리세트 플립플롭은, 입력되는 상기 세트 신호를, 보다 전단의 소정의 상기 세트·리세트 플립플롭의 리세트 신호로 하는 표시 장치.
17. 제12항에 있어서,

    상기 예비충전 제어수단은, 제1 예비충전 제어신호 및 제2 예비충전 제어신호의 부정 논리합을 상기 예비 충전 회로에 출력하는 NOR회로인 표시 장치.
18. 제12항에 있어서,

    상기 예비충전 제어수단은, 제1 예비충전 제어신호 및 제2 예비충전 제어신호 중 일방을 선택하여 상기 예비 충전 회로에 출력하는 셀렉터 회로이고,

    상기 셀렉터 회로는, 데이터 신호선에 대해 상기 기입 회로에 의한 기입 신호의 기입이 행해져 있을 때에는, 제1 예비충전 제어신호를 선택하고, 어느 데이터 신호선에 대해서도 상기 기입 회로에 의한 기입 신호의 기입이 행해져 있지 않을 때에는, 제2 예비충전 제어신호를 선택하도록 되어 있는 표시 장치.
19. 제16항에 있어서,

    상기 세트·리세트 플립플롭으로부터의 상기 타이밍 펄스에 의해, 각 상기 제1 스위치를 순차적으로 도통시키는 동시에, 상기 레벨 시프트 회로를 상기 데이터 신호선의 수에 대응하여 구비하고, 각 상기 제2 스위치를 순차적으로 도통시키는 표시 장치.
20. 제16항에 있어서,

    상기 세트·리세트 플립플롭으로부터의 상기 타이밍 펄스에 의해, 상기 데이터 신호선의 i(i는 2 이상의 정수)개를 1단위로 하여, 각 상기 제1 스위치를 상기 단위 내에 동시에 또한 각 단위마다 순차적으로 도통시키는 동시에, 상기 레벨 시프트 회로를 상기 단위의 수에 대응하여 구비하고, 상기 제2 스위치를 상기 단위 내에 동시에 또한 각 상기 단위마다 순차적으로 도통시키는 표시 장치.

Images