KR20060037515A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20060037515A
KR20060037515A KR1020040086472A KR20040086472A KR20060037515A KR 20060037515 A KR20060037515 A KR 20060037515A KR 1020040086472 A KR1020040086472 A KR 1020040086472A KR 20040086472 A KR20040086472 A KR 20040086472A KR 20060037515 A KR20060037515 A KR 20060037515A
Authority
KR
South Korea
Prior art keywords
pixel
gate driver
shift registers
liquid crystal
gate
Prior art date
Application number
KR1020040086472A
Other languages
English (en)
Other versions
KR101097601B1 (ko
Inventor
황한욱
김상호
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040086472A priority Critical patent/KR101097601B1/ko
Publication of KR20060037515A publication Critical patent/KR20060037515A/ko
Application granted granted Critical
Publication of KR101097601B1 publication Critical patent/KR101097601B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

해상도가 높아짐에 따라, 픽셀(Pixel)들에 대응하는 게이트 드라이버를 포함하는 액정표시장치가 개시된다.
본 발명의 액정표시장치는 다수의 게이트라인을 따라 배열된 다수의 픽셀단;
상기 픽셀단의 일측에 기수번째 쉬프트 레지스터들이 배열된 제 1 게이트 드라이버; 및 상기 픽셀단의 타측에 우수번째 쉬프트 레지스터들이 배열된 제 2 게이트 드라이버;를 포함한다.
고해상도, 게이트 드라이버, 쉬프트 레지스터, 레벨 쉬프터

Description

액정표시장치{Liquid Crystal Display device}
도 1은 종래의 액정표시장치를 나타낸 상세 블록도.
도 2는 종래 게이트 드라이버가 내장된 액정패널을 도시한 도면.
도 3은 종래 게이트 드라이버가 내장된 다른 액정패널을 도시한 도면.
도 4는 본 발명의 제 1 실시예에 따른 게이트 드라이버가 내장된 액정표시장치의 액정패널을 나타낸 도면.
도 5는 본 발명의 제 2 실시예에 따른 게이트 드라이버가 내장된 액정표시장치의 액정패널을 나타낸 도면.
도 6은 본 발명의 제 3실시예에 따른 게이트 드라이버가 내장된 액정표시장치의 액정패널을 나타낸 도면.
도 7은 본 발명의 제 4실시예에 따른 게이트 드라이버가 내장된 액정표시장치의 액정패널을 나타낸 도면.
도 8은 본 발명의 제 5실시예에 따른 게이트 드라이버가 내장된 액정표시장치의 액정패널을 나타낸 도면.
본 발명은 액정표시장치에 관한 것이며, 특히, 고해상도에서 아모폴스실리콘(a-Si) 또는 저온 폴리 실리콘(LTPS) 기술을 이용한 게이트 드라이버의 구현이 용이하도록 하는 액정표시장치에 관한 것이다.
최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시 장치의 필요성이 대두되었다. 이중 액정표시장치(Liquid Crystal Display device)는 해상도, 컬러표시, 화질 등에서 우수하여 노트북이나 데스크탑 모니터에 활발하게 적용되고 있다.
일반적으로 액정 표시 장치는 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 형성한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
도 1은 종래의 액정표시장치를 나타낸 상세 블록도이다.
도 1에 도시된 바와 같이, 종래의 액정표시장치는 액정셀들(Clc)이 매트릭스형으로 배열된 액정패널(2)과, 상기 액정패널(2)의 게이트라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(4)와, 상기 액정패널(2)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(6)와, 상기 게이트 드라이버(4)와 상기 데이터 드라이버(6)를 제어하기 위한 타이밍 컨트롤러(10)를 구비한다. 상기 액정표시장치는 상기 게이트 드라이버(4)가 액정패널(2)안에 구비되어 있는 내장형 액정표시장치를 의미한다.
상기 액정패널(2)에는 상기 게이트라인들과 상기 데이터라인들의 교차로 정 의되는 화소영역마다 형성된 박막트랜지스터(TFT)와 상기 액정셀(Clc)이 구비된다.
상기 게이트 드라이버(4)는 스캔신호를 각 게이트라인마다 순차적으로 공급하기 위한 다수의 쉬프트 레지스터(S/R) 또는 상기 다수의 쉬프트 레지스터(S/R) 및 다수의 레벨 쉬프트(L/S)들을 구비하게 된다. 상기 다수의 쉬프트 레지스터(S/R)들은 상기 타이밍 컨트롤러(10)의 스타트 펄스(SP)신호와 소정의 클럭신호들에 의해 제어된다. 이때, 제 1 쉬프트 레지스터(S/R)에는 상기 스타트 펄스(SP)가 입력되고, 나머지. 제 2 내지 제 n 쉬프트 레지스터(S/R2 내지 S/Rn)에는 이전단 쉬프트 레지스터의 출력신호가 입력된다.
상기 데이터 드라이버(6)는 상기 타이밍 컨트롤러(10)부터의 데이터 제어 신호(SSP,SSC,SOE,POL)에 응답하여 수평 기간(H1,H2..)마다 1라인분씩의 화소 신호를 상기 데이터라인들(DL1 내지 DLm)에 공급한다.
상기 타이밍 컨트롤러(10)는 상기 게이트 드라이버(4)를 제어하는 제어신호인 스타트 펄스(SP)와 소정의 클럭신호들을 생성하고, 상기 데이터 드라이버(6)를 제어하는 제어신호들(SSC, SSP, SOE)등을 생성한다.
도 2는 종래 게이트 드라이버가 내장된 액정패널을 도시한 도면이다.
도 2에 도시된 바와 같이, 상기 게이트 드라이버(4)는 아모폴스실리콘(a-Si) 또는 저온 폴리 실리콘(LTPS)기술을 이용한 n개의 쉬프트 레지스터(S/R1 내지 S/Rn)들로 이루어져 있다. 상기 n개의 쉬프트 레지스터들은 각각 대응되는 게이트라인에 연결된다. 상기 각 게이트라인에는 픽셀(Pixel)단(미도시)이 연결된다. 각각의 쉬프트 레지스터(S/R)들은 게이트 라인과 연결되어 상기 스캔신호를 순차적으로 상기 게이 트 라인으로 공급한다. 상기 쉬프트 레지스터(S/R)들은 타이밍 컨트롤러에서 상기 게이트 드라이버(4)를 제어하기 위해 생성된 스타트 펄스(SP)신호와 소정의 클럭신호에 응답하여 스캔신호(즉, 게이트 전압)를 상기 게이트라인을 경유하여 각각의 픽셀(Pixel)단으로 공급한다.
도 2를 참조하면, 상기 타이밍 컨트롤러에서 생성된 스타트 펄스(SP)신호가 제 1 쉬프트 레지스터(S/R1)로 공급되면, 상기 제 1 쉬프트 레지스터(S/R1)는 제 1 게이트라인(GL1)으로 상기 스캔신호를 공급하고 상기 제 1 게이트라인(GL1)은 제 1 픽셀(Pixel)단에 상기 스캔신호들을 공급한다. 이때, 쉬프트 레지스터(S/R)들은 상기 스캔신호를 다음단의 쉬프트 레지스터(S/R)로 공급시키고, 상기 스캔신호는 픽셀(Pixel)단의 턴-온/오프 작동을 할 수 있도록 전압값으로 변환시키는 역할을 한다. 그리고 상기 제 1 쉬프트 레지스터(S/R1)로 공급되었던 상기 스타트 펄스(SP)신호에 의해 생성된 출력신호(즉, 스캔신호)가 상기 제 1 쉬프트 레지스터의 다음인 제 2 쉬프트 레지스터(S/R2)로 공급된다. 그리고 상기 제 2 쉬프트 레지스터는 제 2 게이트라인(GL2)로 상기 스캔신호들을 공급하고 상기 제 2 게이트라인(GL2)은 제 2 픽셀(Pixel)단에 상기 스캔신호들을 공급하고 상기 스캔신호들은 다시 제 3 쉬프트 레지스터(S/R3)로 공급된다.
이와 같이, 상기 타이밍 컨트롤러에서 상기 게이트 드라이버(4)를 제어하기 위한 스타트 펄스(SP)와 소정의 클럭신호들에 응답하여 스캔신호가 쉬프트 레지스터(S/R)들로 공급되고 상기 쉬프트 레지스터(S/R)들과 대응하는 게이트라인으로 상기 스캔신호를 공급하고 상기 게이트라인들은 각각의 픽셀(Pixel)단에 대응하여 상 기 스캔신호들을 공급한다.
도 3은 종래 게이트 드라이버가 내장된 다른 액정패널을 도시한 도면이다.
도 3에 도시된 바와 같이, 상기 게이트 드라이버는 n개의 쉬프트 레지스터(S/R)들과 n개의 레벨 쉬프터(L/S)들로 이루어져 있다. 상기 쉬프트 레지스터(S/R)들은 타이밍 컨트롤러로 부터 공급받은 스타트 펄스(SP)신호와 소정의 클럭신호에 응답하여 출력신호를 상기 쉬프터 레지스터(S/R)들과 대응되는 각각의 레벨 쉬프터(L/S)들로 공급한다. 상기 레벨 쉬프터들(L/S)은 상기 출력신호들을 상기 레벨 쉬프터(L/S)들과 대응하는 게이트라인들을 경유하여 각각의 픽셀(Pixel)단에 공급한다. 이때, 상기 레벨 쉬프터(L/S)들은 상기 출력신호들을 각각의 픽셀(Pixel)단의 턴-온/오프 작동을 할 수 있도록 전압을 레벨링 시킨 스캔신호로 변환시킨다.
상기 타이밍 컨트롤러에서 생성된 스타트 펄스(SP)신호가 제 1 쉬프트 레지스터(S/R1)로 공급되면 상기 제 1 쉬프트 레지스터(S/R1)는 출력신호를 제 1 레벨 쉬프터(L/S)로 공급한다. 그리고 상기 제 1 레벨 쉬프터(L/S1)는 제 1 게이트라인(GL1)을 경유하여 제 1 픽셀(Pixel)단(미도시)에 전압을 레벨링 시킨 스캔신호들을 공급하고 동시에, 상기 제 1 쉬프트 레지스터(S/R1)는 상기 출력신호들을 제 2 쉬프트 레지스터(S/R2)로 공급한다. 이때, 상기 제 1 픽셀(Pixel)단은 턴-온이 된다. 그리고 상기 제 2 쉬프트 레지스터(S/R2)로 입력된 출력신호는 제 2 레벨 쉬프터(L/S2)로 공급된다. 상기 제 2 레벨 쉬프터(L/S2)로 입력된 출력신호는 제 2 게이트라인(GL2)를 경유하여 제 2 픽셀(Pixel)단(미도시)을 턴-온 시키는 전 압으로 레벨링된 스캔신호를 공급된다. 그리고 상기 쉬프터 레지스터(S/R)들은 상기 타이밍 컨트롤러에서 생성된 제어신호(스타트 펄스(SP) 와 소정의 클럭신호)들에 대응하여 생성된 출력신호를 상기 쉬프터 레지스터(S/R)들 각각과 대응되어 존재하는 레벨 쉬프터(L/S)들에 공급하는 동시에, 다음단에 존재하는 쉬프터 레지스터(S/R)들에 상기 출력신호를 공급하는 역할을 한다.
이때, 상기 레벨 쉬프터(L/S)들은 상기 픽셀(Pixel)단을 턴-온/오프 시키는 스캔신호를 출력한다. 그리고 상기 레벨 쉬프터(L/S)들은 상기 쉬프터 레지스터(S/R)들로 공급된 스캔신호를 각각의 픽셀(Pixel)단의 턴-온/오프 구동을 할 수 있는 전압으로 변환하여 각각의 레벨 쉬프터(L/S)들에 대응되는 게이트라인을 경유하여 각각의 픽셀(Pixel)단에 순차적으로 공급한다.
그리고, 각각의 픽셀(Pixel)단들은 전압값으로 변환된 상기 스캔신호를 공급받아 턴-온/오프 구동을 한다.
도 2에 도시된 바와 같이, n개의 쉬프트 레지스터(S/R)들로 구성된 게이트 드라이버는 각각의 픽셀(Pixel)단의 한 라인에 연결되어 배치되어 있고, 도 3에 도시된 바와 같이, n개의 쉬프트 레지스터(S/R)들과 n개의 레벨 쉬프터(L/S)들로 구성된 게이트 드라이버는 각각의 픽셀(Pixel)단과 게이트 라인으로 연결되어 배치되어 있다. 그런데 해상도가 커져서 고해상도로 구현되는 모델의 경우에는 공정능력의 한계로 인해서, 픽셀(Pixel)사이즈에 대응되도록 게이트 드라이버의 박막트랜지스터 및 각종 라인들을 설계하기가 어렵다. 즉, 고해상도가 될 수록 픽셀(Pixel) 사이즈는 감소하게 되고, 상기 픽셀(Pixel)들의 수가 증가 됨에 따라 각각의 픽셀(Pixel)단의 게이트라인에 연결된 쉬프트 레지스터 또는 쉬프트 레지스터 및 레벨 쉬프터의 면적도 줄어들어야 한다. 하지만, 쉬프트 레지스터 또는 쉬프트 레지스터 및 레벨 쉬프터로 이루어지는 게이트 드라이버를 설계하는데에는 설계 마진이나 공정능력에 한계가 있다. 따라서, 고해상도일수록 픽셀(Pixel)사이즈가 작아지는데 반해 게이트 드라이버의 면적은 줄이기가 어렵다는 문제점이 있다.
본 발명은 게이트 드라이버의 배치를 변경하여 고해상도의 픽셀(Pixel)에 대응하도록 한 액정표시장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 바람직한 실시예에 따르면, 본 발명에 따른 액정표시장치는 다수의 게이트라인을 따라 배열된 다수의 픽셀단; 상기 픽셀단의 일측에 기수번째 쉬프트 레지스터들이 배열된 제 1 게이트 드라이버; 상기 픽셀단의 타측에 우수번째 쉬프트 레지스터들이 배열된 제 2 게이트 드라이버;를 포함하는 점에 그 특징이 있다.
상기 목적을 달성하기 위한 바람직한 다른 실시예에 따르면, 본 발명의 액정표시장치는 다수의 게이트라인을 따라 배열된 다수의 픽셀단; 및 상기 픽셀단의 양측에 연속하는 쉬프트 레지스터별로 배열된 제 1 및 제 2 게이트 드라이버를 포함하는 것을 특징으로 하는 액정표시장치에 관한 것이다.
상기 목적을 달성하기 위한 바람직한 또다른 실시예에 따르면, 본 발명의 액정표시장치는 다수의 게이트라인을 따라 배열된 다수의 픽셀단; 및 상기 픽셀단의 일측에 기수번째 쉬프트 레지스터들이 제 1 열을 따라 배열되고, 우수번째 쉬프트 레지스터들이 제 2 열을 따라 배열된 게이트 드라이버를 포함하는 것을 특징으로 하는 액정표시장치에 관한 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 4는 본 발명의 제 1 실시예에 따른 게이트 드라이버가 내장된 액정표시장치의 액정패널을 나타낸 도면이다.
도 4에 도시된 바와 같이, 게이트 드라이버 내부에 n개의 쉬프트 레지스터(S/R)들이 존재한다. 상기 n개의 쉬프트 레지스터(S/R)들은 n/2개로 나뉘어서 기수번째 쉬프트 레지스터(S/R)들과 우수번째 쉬프트 레지스터(S/R)들로 나뉜다. 상기 기수번째 쉬프트 레지스터(S/R)들이 존재하는 제 1 게이트 드라이버(104)와 상기 우수번째 쉬프트 레지스터(S/R)들이 존재하는 제 2 게이트 드라이버(105) 로 구분된다. 상기 제 1 게이트 드라이버(104)와 상기 제 2 게이트 드라이버(105)는 픽셀(Pixel)어레이의 양측에 구비된다.
각각 기수번째 n/2개의 쉬프트 레지스터(S/R)들은 타이밍 컨트롤러(미도시)로부터 생성된 스타트 펄스(SP)신호와 소정의 클럭신호들에 응답하여 스캔신호를 상기 기수번째 쉬프트 레지스터에 대응하는 게이트라인을 경유하여 각각 기수번째 픽셀(Pixel)단에 공급한다. 이때, 상기 기수번째 쉬프트 레지스터(S/R)들은 스캔신호를 상기 기수번째 픽셀(Pixel)단을 턴-온/오프 시키도록하기 위한 전압값으로 변환시켜서 기수번째 게이트라인을 경유하여 상기 기수번째 픽셀(Pixel)단에 전압값으로 변환된 상기 스캔신호를 공급한다.
도 4에 도시된 바와 같이, 상기 제 1 게이트 드라이버(104)의 내부에 존재하는 제 1 쉬프트 레지스터(S/R1)는 타이밍 컨트롤러(미도시)에서 생성된 스타트 펄스(SP)신호에 응답하여 전압값으로 변환된 스캔신호를 제 1 게이트라인(GL1)을 경유하여 제 1 픽셀(Pixel)단(미도시)으로 공급한다. 이때, 상기 제 1 픽셀(Pixel)단은 턴-온이 되어 구동된다. 그리고 상기 제 1 쉬프트 레지스터(S/R1)는 상기 제 2 게이트 드라이버(105)의 내부에 존재하는 제 2 쉬프트 레지스터(S/R2)로 상기 스캔신호를 공급한다. 상기 제 2 쉬프트 레지스터(S/R2)는 상기 스캔신호를 제 2 게이트라인(GL2)을 경유하여 제 2 픽셀(Pixel)단(미도시)으로 공급한다. 이때, 제 2 픽셀(Pixel)단은 턴-온이 되어 구동된다. 그리고 상기 스캔신호는 다시 제 1 게이트 드라이버(104)의 제 3 쉬프트 레지스터(S/R3)로 공급된다. 따라서, 상기 제 1 게이트 드라이버(104)에는 제 1 쉬프터 레지스터(S/R1), 제 3 쉬프터 레지스터(S/R1), 제 5 쉬프터 레지스터(S/R5)...등으로 구성되어 있고, 상기 제 2 게이트 드라이버(105)에는 제 2 쉬프터 레지스터(S/R2), 제 4 쉬프터 레지스터(S/R4), 제 6 쉬프터 레지스터(S/R6)....등으로 구성되어 있다.
따라서, 고해상도를 갖는 모델의 경우, 각각의 픽셀(Pixel)사이즈가 작아져도 기수번째 쉬프트 레지스터(S/R)와 우수번째 쉬프트 레지스터(S/R)들을 픽셀(Pixel)어레이 양쪽에 위치한 게이트 드라이버에 각각 구비하게 함으로써, 적어도 하나이상의 픽셀(Pixel)사이즈에 해당하는 면적에 상기 게이트 드라이버를 용이하게 배치 시킬 수 있다.
도 5는 본 발명의 제 2 실시예에 따른 액정표시장치의 게이트 드라이버를 나 타낸 도면이다.
도 5에 도시된 바와 같이, 쉬프트 레지스터(S/R)들은 타이밍 컨트롤러(미도시)에서 생성된 스타트 펄스(SP)신호와 소정의 클럭신호들에 대응하여 출력신호를 레벨 쉬프터(L/S)들에 공급한다. 이때, 상기 출력신호는 로우(Low)와 하이(High)값을 갖고 상기 레벨 쉬프터(L/S)들로 공급된다. 상기 레벨 쉬프터(L/S)들은 상기 출력신호를 전압값으로 레벨링 시킨 스캔신호로 변환하여 상기 레벨 쉬프터(L/S)들과 대응하는 게이트라인을 경유하여 각각의 픽셀(Pixel)단으로 공급한다. 이때, 기수번째 쉬프트 레지스터 및 레벨 쉬프터는 제 1 게이트 드라이버(114)에 구비되어 있고, 우수번째 쉬프트 레지스터 및 레벨 쉬프터들은 제 2 게이트 드라이버(115)에 구비되어 있다.
제 1 게이트 드라이버(114) 내부에 존재하는 제 1 쉬프트 레지스터(S/R1)는 타이밍 컨트롤러(미도시)에서 생성된 스타트 펄스(SP)신호에 응답하여 출력신호를 상기 제 1 쉬프트 레지스터(S/R1)과 대응하여 존재하는 제 1 레벨 쉬프터(L/S1)에 공급한다. 상기 제 1 레벨 쉬프터(L/S1)는 상기 출력신호를 전압값으로 레벨링 시킨 스캔신호로 변환하여 제 1 게이트라인(GL1)을 경유하여 제 1 픽셀(Pixel)단의 턴-온/오프 작동을 할 수 있도록 상기 스캔신호를 상기 제 1 픽셀(Pixel)단으로 공급한다. 동시에, 상기 제 1 레벨 쉬프터(L/S)는 상기 스캔신호를 제 2 게이트 드라이버에 존재하는 제 2 쉬프트 레지스터(S/R2)로 공급한다.
상기 제 2 쉬프트 레지스터(S/R2)는 제 2 레벨 쉬프터(L/S2)로 상기 출력신호를 공급한다. 그리고 상기 제 2 레벨 쉬프터(L/S2)는 상기 출력신호를 제 2 픽셀(Pixel)단이 턴-온/오프 작동을 할 수 있도록 전압값으로 레벨링한 스캔신호로 변환시킨다. 그리고 상기 스캔신호는 제 2 게이트라인을 경유하여 제 2 픽셀(Pixel)단으로 공급된다. 이와 같이 제 2 레벨 쉬프터(L/S2)는 상기 스캔신호를 다시 기수번째 쉬프트 레지스터(S/R) 및 레벨 쉬프터(L/S)들이 구비되어 있는 제 1 게이트 드라이버(114)로 공급한다. 각각의 쉬프터 레지스터 및 레벨 쉬프터들은 위와 같은 과정을 반복한다.
따라서, 해상도가 높아짐에 따라, 픽셀(Pisel)사이즈가 작아지고 상기 픽셀(Pixel)들의 수가 증가함에 따라 게이트 드라이버가 각각의 픽셀(Pixel)들과 연결되도록 하기 위해서 기수번째 쉬프트 레지스터(S/R) 및 레벨 쉬프터(L/S)와 우수번째 쉬프트 레지스터(S/R) 및 레벨 쉬프터(L/S)들을 따로 분리하여 각각 제 1 게이트 드라이버와 제 2 게이트 드라이버로 나누어 존재하도록 한다. 이에 따라, 한정된 면적의 게이트 드라이버를 이용해서 고해상도에서도 픽셀(Pixel)수와 사이즈에 맞게 상기 게이트 드라이버의 구현이 가능하게 된다.
도 6은 본 발명의 제 3실시예에 따른 게이트 드라이버가 내장된 액정표시장치의 액정패널을 도시한 도면이다.
도 6에 도시된 바와 같이, 본 발명에 따른 액정표시장치는 n/2개의 쉬프터 레지스터를 구비한 제 1 게이트 드라이버(124)와 또다른 n/2개의 쉬프터 레지스터를 구비한 제 2 게이트 드라이버(125)를 구비한다. 제 1 게이트 드라이버(124) 및 제 2 게이트 드라이버(125)는 각각의 쉬프터 레지스터(S/R))들로 구성되어 있다. 상기 쉬프터 레지스터(S/R)들은 타이밍 컨트롤러(미도시)에서 생성되는 스타트 펄 스(SP)신호와 소정의 클럭신호에 대응하여 스캔신호를 각각의 픽셀(Pixel)단이 턴-온/오프 동작을 할 수 있도록 전압으로 변환시킨다.
제 1 게이트 드라이버(124)에 존재하는 제 1 쉬프터 레지스터(S/R1)는 타이밍 컨트롤러(미도시)에서 생성된 스타트 펄스(SP)신호에 응답하여 스캔신호를 전압값으로 변환하여 상기 제 1 쉬프트 레지스터(S/R1)에 대응하는 제 1 게이트라인(GL1)을 경유하여 제 1 픽셀(Pixel)단으로 공급한다. 동시에 제 1 게이트 드라이버(124)에 존재하는 제 2 쉬프터 레지스터(S/R2)로 상기 제 1 쉬프터 레지스터(S/R1)는 상기 스캔신호를 공급한다. 상기 제 2 쉬프터 레지스터(S/R2)는 상기 스캔신호를 입력받아 전압값으로 변환시킨 후에 제 2 게이트라인(GL2)를 경유하여 제 2 픽셀(Pixel)단으로 전압값으로 변환된 스캔신호를 공급한다. 동시에, 상기 제 2 쉬프터 레지스터(S/R2)는 제 2 게이트 드라이버(125)에 존재하는 제 3 쉬프터 레지스터(S/R3)로 상기 스캔신호를 공급한다. 상기 제 3 쉬프터 레지스터(S/R3)는 상기 스캔신호를 전압값으로 변환시켜서 제 3 게이트라인(GL3)를 통해 제 3 픽셀(Pixel)단의 턴-온/오프 작동을 할 수 있도록 한다. 동시에 상기 제 3 쉬프터 레지스터(S/R3)는 스캔신호를 제 2 게이트 드라이버(125)에 존재하는 제 4 쉬프터 레지스터(S/R4)에 공급한다. 상기 제4 쉬프터 레지스터(S/R4)도 위의 같은 동작을 한다.
해상도가 높아짐에 따라, 픽셀(Pisel)사이즈가 작아지고 상기 픽셀(Pixel)들이 증가함으로써, 게이트 드라이버가 각각의 픽셀(Pixel)들과 연결되도록 하기 위해서 n/2개로 따로 분리한 쉬프터 레지스터들이 각각 구비된 제 1 게이트 드라이버 와 제 2 게이트 드라이버로 나누어 존재하도록 한다. 이에 따라, 한정된 면적을 갖는 게이트 드라이버를 이용해서 고해상도에서도 픽셀(Pixel)수와 사이즈에 맞게 상기 게이트 드라이버의 구현이 가능하게 된다. 상기 제 1 게이트 드라이버와 제 2 게이트 드라이버는 픽셀(Pixel)어레이의 양쪽에 베치되도록 한다.
도 7은 본 발명의 제 4실시예에 따른 게이트 드라이버가 내장된 액정표시장치의 액정패널을 나타낸 도면이다.
도 7에 도시된 바와 같이, 본 발명의 액정표시장치는 n/2개의 쉬프트 레지스터(S/R) 및 레벨 쉬프터(L/S)들이 구비된 제 1 게이트 드라이버(134)와 또 다른 n/2개의 쉬프터 레지스터(S/R) 및 레벨 쉬프터(L/S)들이 구비된 제 2 게이트 드라이버(135)를 포함한다. 상기 쉬프트 레지스터(S/R)들은 출력신호를 상기 쉬프트 레지스터(S/R)들에 대응하여 존재하는 레벨 쉬프터(L/S)들에 공급하고, 상기 레벨 쉬프터(L/S)들은 상기 출력신호를 각각의 픽셀(Pixel)단의 턴-온/오프 작동을 할 수 있도록 전압값으로 변환하여 상기 레벨 쉬프터(L/S)들과 대응하는 게이트라인을 경유하여 각각의 픽셀(Pixel)단들로 상기 전압값으로 변환된 스캔신호를 공급한다.
제 1 게이트 드라이버(134)에 존재하는 제 1 쉬프트 레지스터(S/R1)는 타이밍 컨트롤러(미도시)에서 생성된 스타트 펄스(SP)신호에 응답하여 출력신호를 제 1 레벨 쉬프터(L/S1)로 공급한다. 상기 제 1 레벨 쉬프터(L/S1)는 상기 출력신호를 전압값으로 변환하여 제 1 픽셀(Pixel)로 공급한다. 동시에, 상기 제 1 쉬프터 레지스터(S/R1)는 출력신호를 제 1 게이트 드라이버(134)에 존재하는 제 2 쉬프터 레지스터(S/R2)로 공급한다. 상기 제 2 쉬프터 레지스터(S/R2)는 제 2 레벨 쉬프터(L/S2)로 상기 출력신호를 공급한다. 상기 제 2 레벨 쉬프터(L/S2)는 상기 출력신호를 제 2 픽셀(Pixel)단이 턴-온/오프 작동을 하도록 상기 출력신호를 전압값으로 레벨링 시킨 스캔신호로 변환시킨다. 상기 스캔신호는 제 2 게이트라인(GL2)를 경유하여 제 2 픽셀(Pixel)단으로 공급된다. 동시에, 상기 제 2 레벨 쉬프터(L/S2)는 제 2 게이트 드라이버(135)에 존재하는 제 3 쉬프터 레지스터(S/R3)으로 스캔신호를 공급한다. 상기 제 3 쉬프터 레지스터(S/R3)는 상기 스캔신호를 제 3 레벨 쉬프터(L/S3)로 공급한다. 상기 제 3 레벨 쉬프터(L/S3)는 상기 스캔신호를 제 3 픽셀(Pixel)단의 턴-온/오프 작동을 시킬수 있도록 전압값으로 변환시킨다. 그리고 상기 제 3 레벨 쉬프터(L/S3)은 전압값으로 변환된 스캔신호를 제 3 게이트라인(GL3)을 경유하여 제 3 픽셀(Pixel)단으로 공급한다. 동시에, 상기 제 3 쉬프트 레지스터(S/R3)는 제 2 게이트 드라이버(135)내에 존재하는 제 4 쉬프터 레지스터(S/R4)로 스캔신호를 공급한다. 상기 제 4 쉬프트 레지스터(S/R4)는 제 4 레벨 쉬프터(L/S4)로 상기 스캔신호를 공급한다. 상기 제 4 레벨 쉬프터(L/S4)는 상기 스캔신호를 제 4 픽셀(Pixel)단의 턴-온/오프 작동할 수 있도록 전압값으로 변환시킨다. 상기 제 4 레벨 쉬프터(L/S4)는 상기 전압값으로 변환된 스캔신호를 제 4 게이트라인(GL4)를 경유하여 제 4 픽셀(Pixel)단으로 공급한다. 따라서, 상기 제 4 픽셀(Pixel)이 턴-온이 된다.
제 1 게이트 드라이버(134)와 제 2 게이트 드라이버(135)에 존재하는 쉬프트 레지스터(S/R)들 및 레벨 쉬프터(L/S)들은 위와 같은 동작을 한다. 해상도가 높아짐에 따라, 픽셀(Pisel)사이즈가 작아지고 상기 픽셀(Pixel)들이 증가함에 따라 게 이트 드라이버가 각각의 픽셀(Pixel)들과 연결되도록 하기 위해서 제 1 게이트 드라이버 와 제 2 게이트 드라이버로 픽셀(Pixel)어레이 양쪽에 구비한다. 이에 따라, 한정된 면적의 게이트 드라이버를 이용해서 고해상도에서도 픽셀(Pixel)수와 사이즈에 맞게 상기 게이트 드라이버의 구현이 가능하게 된다.
도 8은 본 발명의 제 5실시예에 따른 게이트 드라이버가 내장된 액정표시장치의 액정패널을 도시한 도면이다.
도 8에 도시된 바와 같이, 본 발명에 따른 액정표시장치는 n/2개의 쉬프터 레지스터(S/R)들을구비한 제 1열(144)과 또다른 n/2개의 쉬프터 레지스터(S/R)들을 구비한 제 2열(146)을 포함하는 게이트 드라이버(145)를 포함한다. 상기 쉬프트 레지스터(S/R)들은 타이밍 컨트롤러(미도시)에서 생성된 스타트 펄스(SP)신호와 소정의 클럭신호에 대응하여 스캔신호를 각각의 픽셀(Pixel)단이 턴-온/오프 동작을 할 수 있도록 전압으로 변환시킨다.
상기 제 1열(144)에 존재하는 제 1 쉬프트 레지스터(S/R1)는 타이밍 컨트롤러(미도시)에서 생성된 스타트 펄스(SP)신호에 응답하여 스캔신호를 제 1 픽셀(Pixel)단의 턴-온/오프 동작을 할 수 있도록 전압값으로 변환하여 제 1 게이트라인(GL1)을 경유하여 제 1 픽셀(Pixel)단으로 공급한다. 동시에, 상기 제 1 쉬프트 레지스터(S/R1)는 상기 스캔신호를 제 2열(146)에 존재하는 제 2 쉬프트 레지스터(S/R2)로 공급한다. 상기 제 2 쉬프트 레지스터(S/R2)는 상기 스캔신호를 제 2 픽셀(Pixel)단의 턴-온/오프 동작을 할 수 있도록 전압값으로 변환하여 제 2 게이트라인(GL2)를 통해 제 2 픽셀(Pixel)단으로 공급한다. 동시에, 상기 제 2 쉬프트 레지스터(S/R2)은 상기 스캔신호를 제 1열(144)에 존재하는 제 3 쉬프터 레지스터(S/R3)로 공급한다. 상기 제 3 쉬프터 레지스터(S/R3)도 그 다음 쉬프터 레지스터로 스캔신호를 공급하고 위와 같은 과정을 되풀이 한다.
위와 같이 본 발명에 따른 액정표시장치들의 게이트 드라이버는 각각 픽셀(Pixel)단과 게이트라인을 통해 연결되어 있다. 그리고, 해상도가 높아질수록 픽셀(Pixel)들의 사이즈가 줄어들고 수가 증가 함에 따라, 픽셀(Pixel)단의 게이트라인과 대응하여 연결되는 쉬프트 레지스터 또는 쉬프트 레지스터 및 레벨 쉬프터의 면적이 증가하게 된다. 그러나, 상기 게이트 드라이버는 한정된 면적을 갖기 때문에, 하나의 게이트 드라이버가 적어도 하나 이상의 픽셀(Pixel)단과 배치되도록 한다.
즉, 본 발명의 실시예들에 따르면, 해상도가 높아짐에 따라, 게이트 드라이버를 픽셀(Pixel)어레이 좌/우 또는 일측면에 배치시킨다. 이에 따라, 게이트 드라이버 한단에 집적할 수 있는 공간을 적어도 하나 이상의 픽셀(Pixel) 사이즈로 해서 공정능력에 관계없이 게이트 드라이버의 집적이 가능하다.
이상에서 살펴본 바와 같이, 본 발명에 따른 액정표시장치에 의하면, 고해상도를 요구하는 경우에, 게이트 드라이버를 픽셀(Pixel)어레이 양측에 구비하게 함으로써, 고해상도에 맞는 게이트 드라이버를 새로 제작하는데에 따른 비용을 줄일 수 있고, 적어도 하나 이상의 픽셀단과 연결시킬수 있는 게이트 드라이버를 구현할 수 있다.

Claims (10)

  1. 다수의 게이트라인을 따라 배열된 다수의 픽셀단;
    상기 픽셀단의 일측에 기수번째 쉬프트 레지스터들이 배열된 제 1 게이트 드라이버;
    상기 픽셀단의 타측에 우수번째 쉬프트 레지스터들이 배열된 제 2 게이트 드라이버;를 포함하는 것을 특징으로 하는 액정표시장치.
  2. 제 1항에 있어서,
    상기 기수번째 쉬프트 레지스터들의 각 출력신호는 상기 게이트라인들을 경유하여 상기 우수번째 쉬프트 레지스터들 각각으로 공급되고, 상기 우수번째 쉬프트 레지스터들의 각 출력신호는 상기 기수번째 쉬프트 레지스터들 각각으로 공급되는 것을 특징으로 하는 액정표시장치.
  3. 제 1항에 있어서,
    상기 쉬프트 레지스터들의 후단에는 레벨 쉬프터들이 연결되는 것을 특징으로 하는 액정표시장치.
  4. 다수의 게이트라인을 따라 배열된 다수의 픽셀단; 및
    상기 픽셀단의 양측에 연속하는 쉬프트 레지스터별로 배열된 제 1 및 제 2 게이트 드라이버를 포함하는 것을 특징으로 하는 액정표시장치.
  5. 제 4항에 있어서,
    상기 연속하는 쉬프트 레지스터들은 적어도 2개이상의 쉬프트 레지스터들로 이루어지는 것을 특징으로 하는 액정표시장치.
  6. 제 4항에 있어서,
    상기 연속하는 쉬프트 레지스터의 각 출력신호는 대응되는 게이트라인 및 다음 쉬프트 레지스터로 공급되는 것을 특징으로 하는 액정표시장치.
  7. 제 4항에 있어서,
    상기 연속하는 쉬프트 레지스터의 마지막 쉬프트 레지스터의 출력신호는 대응하는 게이트라인을 경유하여 다음 쉬프트 레지스터로 공급되는 것을 특징으로 하는 액정표시장치.
  8. 제 4항에 있어서,
    상기 연속하는 쉬프트 레지스터들의 후단에는 레벨 쉬프터들이 연결되는 것을 특징으로 하는 액정표시장치.
  9. 다수의 게이트라인을 따라 배열된 다수의 픽셀단; 및
    상기 픽셀단의 일측에 기수번째 쉬프트 레지스터들이 제 1 열을 따라 배열되고, 우수번째 쉬프트 레지스터들이 제 2 열을 따라 배열된 게이트 드라이버를 포함하는 것을 특징으로 하는 액정표시장치.
  10. 제 9항에 있어서,
    상기 기수번째 쉬프트 레지스터들의 각 출력신호는 대응되는 게이트라인 및 상기 우수번째 쉬프트 레지스터들 각각으로 공급되는 것을 특징으로 하는 액정표시장치.
KR1020040086472A 2004-10-28 2004-10-28 액정표시장치 KR101097601B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040086472A KR101097601B1 (ko) 2004-10-28 2004-10-28 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040086472A KR101097601B1 (ko) 2004-10-28 2004-10-28 액정표시장치

Publications (2)

Publication Number Publication Date
KR20060037515A true KR20060037515A (ko) 2006-05-03
KR101097601B1 KR101097601B1 (ko) 2011-12-22

Family

ID=37145285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040086472A KR101097601B1 (ko) 2004-10-28 2004-10-28 액정표시장치

Country Status (1)

Country Link
KR (1) KR101097601B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101244332B1 (ko) * 2006-09-18 2013-03-18 삼성디스플레이 주식회사 표시장치
KR101307950B1 (ko) * 2006-11-30 2013-09-12 엘지디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
US8786536B2 (en) 2006-07-25 2014-07-22 Samsung Display Co., Ltd. Liquid crystal display having line drivers with reduced need for wide bandwidth switching

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102301271B1 (ko) 2015-03-13 2021-09-15 삼성디스플레이 주식회사 표시 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172874B1 (ko) * 1995-07-04 1999-03-20 구자홍 액정표시소자의 드라이버 아이씨 구조
JP2002055660A (ja) * 2000-08-11 2002-02-20 Casio Comput Co Ltd 電子装置
KR100357188B1 (ko) * 2000-11-13 2002-10-19 주식회사 하이닉스반도체 액정 표시 장치의 게이트 드라이버
JP3562585B2 (ja) * 2002-02-01 2004-09-08 日本電気株式会社 液晶表示装置およびその駆動方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8786536B2 (en) 2006-07-25 2014-07-22 Samsung Display Co., Ltd. Liquid crystal display having line drivers with reduced need for wide bandwidth switching
KR101244332B1 (ko) * 2006-09-18 2013-03-18 삼성디스플레이 주식회사 표시장치
KR101307950B1 (ko) * 2006-11-30 2013-09-12 엘지디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법

Also Published As

Publication number Publication date
KR101097601B1 (ko) 2011-12-22

Similar Documents

Publication Publication Date Title
US7385576B2 (en) Display driving device and method and liquid crystal display apparatus having the same
US8044908B2 (en) Liquid crystal display device and method of driving the same
KR101152129B1 (ko) 표시 장치용 시프트 레지스터 및 이를 포함하는 표시 장치
US8400390B2 (en) Gate driving device and liquid crystal display having the same
US8686979B2 (en) Display device having improved gate driver
JP5483517B2 (ja) 液晶表示装置
US20070296682A1 (en) Liquid crystal display device and driving method thereof
WO2003042964A2 (en) Liquid crystal display
KR20080006037A (ko) 시프트 레지스터, 이를 포함하는 표시 장치, 시프트레지스터의 구동 방법 및 표시 장치의 구동 방법
KR20030083309A (ko) 액정표시장치
KR101349781B1 (ko) 게이트 구동부 및 이를 포함하는 액정표시장치
EP3392870A1 (en) Pixel circuit, driving method therefor, driver circuit, and display device
KR20110101974A (ko) 표시 장치
KR100789139B1 (ko) 온 글라스 싱글칩 액정표시장치
KR100774895B1 (ko) 액정 표시 장치
KR100863502B1 (ko) 쉬프트 레지스터와 이를 구비하는 액정 표시 장치
KR20080054029A (ko) 액정 표시 장치
KR101097601B1 (ko) 액정표시장치
CN113948025A (zh) 显示面板的驱动方法
KR100962502B1 (ko) 액정표시장치의 구동장치
KR101136237B1 (ko) 액정표시장치
KR101456989B1 (ko) 액정표시장치용 게이트구동부
KR20050000991A (ko) 액정표시장치 및 그 구동방법
US8040314B2 (en) Driving apparatus for liquid crystal display
KR100934093B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 9