KR20060036733A - 반도체 소자 제조 방법 - Google Patents

반도체 소자 제조 방법 Download PDF

Info

Publication number
KR20060036733A
KR20060036733A KR1020040085817A KR20040085817A KR20060036733A KR 20060036733 A KR20060036733 A KR 20060036733A KR 1020040085817 A KR1020040085817 A KR 1020040085817A KR 20040085817 A KR20040085817 A KR 20040085817A KR 20060036733 A KR20060036733 A KR 20060036733A
Authority
KR
South Korea
Prior art keywords
hard mask
forming
etching
pattern
mask
Prior art date
Application number
KR1020040085817A
Other languages
English (en)
Inventor
정진기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040085817A priority Critical patent/KR20060036733A/ko
Publication of KR20060036733A publication Critical patent/KR20060036733A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 소자분리를 위한 패턴 형성 공정시 패턴 변형을 최소화할 수 있는 반도체소자 제조 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 상기와 같은 문제점을 해결하기 위해 본 발명은, 기판 상에 하드마스크용 절연막을 형성하는 단계; 상기 하드마스크용 절연막 상에 소자분리용 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 적어도 200 mTorr의 챔버 압력 하에서 상기 하드마스용 절연막을 식각하여 하드마스크를 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 및 상기 하드마스크를 식각마스크로 상기 기판을 식각하여 트렌치를 형성하는 단계를 포함하는 반도체 소자 제조 방법을 제공한다.
ArF, F2, 소자분리, 하드마스크, 패턴 변형.

Description

반도체 소자 제조 방법{METHOD FOR FABRICATION OF SEMICONDUCTOR DEVICE}
도 1은 소자분리막 형성을 위한 트렌치가 형성된 반도체 소자의 단면도.
도 2는 소자분리막 형성을 위한 좁은 트렌치가 형성된 반도체 소자의 단면도.
도 3a 내지 도 3c는 본 발명의 일실시예에 따른 F2 또는 ArF 노광원을 이용한 반도체소자의 소자분리 형성 공정을 도시한 단면도.
도 4는 도 3a에 해당하는 평면 SEM 사진.
도 5a는 하드마스크 형성시 종래의 압력 조건을 적용한 경우의 공정 평면을 나타내는 SEM 사진.
도 5b는 하드마스크 형성시 100mTorr의 압력 조건을 적용한 경우의 공정 평면을 나타내는 SEM 사진.
도 5c는 하드마스크 형성시 300mTorr의 압력 조건을 적용한 경우의 공정 평면을 나타내는 SEM 사진.
* 도면의 주요 부분에 대한 부호의 설명
300 : 기판 301a : 패드
302a : 하드마스크 305 : 트렌치
본 발명은 반도체소자 제조 방법에 관한 것으로, 특히 반도체소자의 패턴 형성방법에 관한 것으로, 더욱 상세하게는 F2 또는 불화아르곤(ArF)등의 보다 발전된(Advanced) 노광원을 이용한 반도체소자의 패턴 형성방법에 관한 것이다.
반도체소자의 진전을 지지해 온 미세 가공 기술은 사진식각(Photo lithography) 기술인 바, 이 기술의 해상력 향상이 반도체소자의 고집적화의 장래와 직결된다고 해도 과언은 아니다.
이러한 사진식각 공정은 주지된 바와 같이, 포토레지스트 패턴을 형성하는 공정과 상기 포토레지스트 패턴을 식각 마스크로 하는 식각 공정을 통해 피식각층을 식각해서 원하는 형태의 패턴 예컨대, 콘택홀 또는 게이트전극 등의 라인 패턴 등을 형성하는 공정을 포함하는 바, 여기서 포토레지스트 패턴은 피식각층 상에 포토레지스트를 도포하는 공정과 준비된 노광 마스크를 이용해 포토레지스트를 선택적으로 노광하는 공정 및 소정의 화학용액으로 노광되거나, 또는 노광되지 않은 포토레지스트 부분을 제거하는 현상 공정을 통해 이루어진다.
한편, 사진식각 공정으로 구현할 수 있는 패턴의 임계치수(Critical Dimension; 이하 CD라 함)는 상기한 노광 공정에서 어떤 파장의 광원을 사용하느냐에 따라 좌우된다. 이것은 노광 공정을 통해 구현할 수 있는 포토레지스트 패턴의 폭에 따라 실제 패턴의 CD가 결정되기 때문이다.
ArF 노광원을 이용한 포토리소그라피 공정과 F2 노광원을 이용하는 포토리소그라피 공정 기술의 핵심 과제 중의 하나는 F2 또는 ArF용 포토레지스트의 개발이다. F2 또는 ArF는 KrF와 같은 화학 증폭형이지만 재료를 근본적으로 개량해야 하는 필요가 있기 때문인데, 특히 ArF 포토레지스트 재료 개발이 어려운 것은 벤젠고리를 사용할 수 없기 때문이다. 벤젠고리는 건식 식각(Dry etching) 내성을 확보하기 위해 i-선 및 KrF용 포토레지스트에 사용되어 왔다. 그러나 예컨대, ArF용 포토레지스트에 벤젠고리가 사용될 경우 ArF 레이저의 파장영역인 193nm에서 흡광도가 크기 때문에 투명성이 떨어져 포토레지스트 하부까지 노광이 불가능한 문제가 발생한다. 이 때문에, 벤젠고리를 가지지 않고 건식 식각 내성을 확보할 수 있으며, 접착력이 좋고 2.38% TMAH(Tetra Methyl Ammonium Hydroxide)로 현상되어질 수 있는 재료의 연구가 진행 되고 있다. 현재까지 세계적으로 많은 회사 및 연구소에서 연구성과를 발표하고 있는 상태이며, 아직까지 상용화 되어 있는 것으로는 COMA(CycloOlefin-Maleic Anhydride) 또는 아크릴레이드(Acrylate) 계통의 폴리머 형태, 또는 이들의 혼합 형태이다. 하지만, 상기한 포토레지스트는 벤젠 구조를 가지고 있다.
따라서, KrF 포토리소그라피 공정을 적용할 경우 마스크 패턴의 변형이 거의 발생하지 않은 반면, ArF 포토리소그라피 공정을 적용할 경우에는 스트라이에이션(Striation)과 같은 마스크 패턴의 변형이 일어나는 것을 확인할 수 있다.
80nm 이하 급의 소자에서 ArF 포토리소그라피 공정의 적용은 필수적이고, 70nm 급에서는 ArF 포토리소그라피 공정의 적용과 아울러 포토레지스트의 증착 두께 또한 더욱 감소되어야 한다.
소자분리(Isolation) 공정에서도 이러한 고해상도의 포토리소그라피 공정이 적용된다.
소자분리 공정 즉, 소자분리막 형성 공정은 패드 절연막의 식각과 기판 식각 및 포토레지스트 패턴 제거 과정을 포함한다.
도 1은 소자분리막 형성을 위한 트렌치가 형성된 반도체 소자의 단면도이다.
도 1을 참조하면, 패드(101)를 식각마스크로 기판(100)을 식각하여 트렌치(102)가 형성되어 있다. 70nm 이하의 선폭을 요구하는 디자인룰에서는 고 해상도를 구현하기 위해 포토레지스트 패턴의 두께가 감소할 수 밖에 없고, 얇은 포토레지스트 패턴은 식각마스크로서의 역할을 제대로 하지 못하기 때문에 'A'와 같이 패드(101)에 어택이 발생하게 된다.
도 2는 소자분리막 형성을 위한 좁은 트렌치가 형성된 반도체 소자의 단면도이다.
소자분리 공정을 실시할 경우 도 2에 도시된 바와 같이 트렌치(102)의 폭이 좁은 경우가 많으며, 이 때 포토레지스트 패턴의 패턴 변형을 최소화하는 식각 공 정을 진행할 경우 'B'와 같이 식각 정지가 발생하여 원하는 트렌치가 형성되지 않는 경우가 발생한다.
이러한 포토레지스트 패턴의 식각 마스크로서의 한계를 극복하기 위해 질화막 등을 이용한 하드마스크가 도입되어 사용되고 있다.
하지만, 약 50mTorr의 압력에서 실시하는 하드마스크 식각 과정에서의 패턴의 변형은 여전히 관찰되고 있다.
한편, 게이트전극 또는 비트라인 등의 사부에 사용되고 있는 텅스텐 등의 금속성 하드마스크의 도입도 고려해 볼 수 있으나, 소자분리 공정은 비금속성 공정으로서 금속성 하드마스크의 사용이 사실상 불가능하다.
상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 본 발명은, 소자분리를 위한 패턴 형성 공정시 패턴 변형을 최소화할 수 있는 반도체소자 제조 방법을 제공하는데 그 목적이 있다.
상기와 같은 문제점을 해결하기 위해 본 발명은, 기판 상에 하드마스크용 절연막을 형성하는 단계; 상기 하드마스크용 절연막 상에 소자분리용 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 적어도 200 mTorr의 챔버 압력 하에서 상기 하드마스용 절연막을 식각하여 하드마스크를 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 및 상기 하드마스크를 식각마스크로 상기 기판을 식각하여 트렌치를 형성하는 단계를 포함하는 반도체 소자 제조 방법을 제공한다.
본 발명은, 소자분리를 위한 트렌치 형성 공정시 질화막을 하드마스크로 사용하여 포토레지스트 패턴의 식각 마스크로서의 특성을 보완한다. 아울러, 패턴 변형이 가장 많이 발생하는 하드마스크 식각시 공정 압력을 200mTorr 이상의 고압으로 진행함으로써, 패턴 변형을 최소화한다.
또한, 식각 가스인 CF4의 플로우양(Flow rate)을 150SCCM 이상으로 유지함으로써, 하드마스크의 손실로 인한 소자분리 패턴의 변형을 최소화한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다.
도 3a 내지 도 3c는 본 발명의 일실시예에 따른 F2 또는 ArF 노광원을 이용한 반도체소자의 소자분리 형성 공정을 도시한 단면도로서, 이를 참조하여 상세히 설명한다.
먼저, 도 3a에 도시된 바와 같이, 반도체소자를 형성하기 위한 여러 요소가 형성된 기판(300) 상에 패드 절연막(301)을 형성한 다음, 패드 절연막(301) 상에 절연성 물질이면서도 피식각층인 기판(300)과 선택비를 갖어 하드마스크 재료로 사용되는 Si3N4 또는 SiON 등의 박막을 사용하여 하드마스크용 질화막(302)을 형성한다.
패드 절연막(301)은 산화막과 질화막이 적층된 구조, 산화막의 단독 구조 또는 질화막의 단독 구조를 포함한다.
이어서, 식각 공정시 하드마스크용 질화막(302) 상에 패턴 형성을 위한 노광시 하부 즉, 하드마스크용 질화막(302)의 광반사도가 높음으로 인해 난반사가 이루어져 원하지 않는 패턴이 형성되는 것을 방지하며, 하드마스크용 질화막(302)과 후속 포토레지스트의 접착력을 향상시킬 목적으로 반사방지막(303)을 형성한다.
여기서, 반사방지막(303)은 포토레지스트와 그 식각 특성이 유사한 유기기(Organic)의 물질을 이용하거나, SiON 등의 무기기(In-organic)를 이용할 수 있다.
이어서, 반사방지막(303) 상에 F2 노광원용 또는 ArF 노광원용의 포토레지스트 예를 들어, COMA 또는 아크릴레이드를 사용하며, 이들을 스핀 코팅 등의 방법을 통해 적절한 두께로 도포한 다음, F2 노광원 또는 ArF 노광원과 게이트전극 폭을 정의하기 위한 소정의 레티클(도시하지 않음)을 이용하여 포토레지스트의 소정 부분을 선택적으로 노광하고, 현상 공정을 통해 노광 공정에 의해 노광되거나 혹은 노광되지 않은 부분을 잔류시킨 다음, 후세정 공정 등을 통해 식각 잔유물 등을 제거함으로써 포토레지스트 패턴(304)을 형성한다.
도 4는 도 3a에 해당하는 평면 SEM 사진이다.
도 4를 참조하면, 소자분리영역(ISO)을 정의하는 포토레지스트 패턴(304)이 형성되어 있음을 확인할 수 있다.
도 3b에 도시된 바와 같이, 포토레지스트 패턴(304)을 식각마스크로 하는 선택적 식각 공정을 통해 반사방지막(303)을 선택적으로 식각한다.
이 때, 포토레지스트 패턴(304)의 손실을 최소화하기 위해 Cl2, BCl3, CCl4 또는 HCl 등의 클로린계 가스를 사용한 플라즈마를 이용하여 식각 공정을 실시하거나, CF 계열의 가스를 사용할 경우 C/F의 비율이 낮은 가스 예컨대, CF4, C2F 2, CHF3 및 CH2F2로 이루어진 그룹으로부터 선택된 어느 하나의 가스를 사용한 플라즈마를 이용하여 식각 공정을 실시하는 것이 바람직하다.
이는 반사방지막(303) 식각 시에는 CD의 조절이 용이해야 하므로 폴리머를 거의 발생시키지 않는 조건으로 식각을 진행하기 위한 것이다.
이어서, 포토레지스트 패턴(303)을 식각마스크로 하드마스크용 질화막(302)을 식각하여 하드마스크(302a)를 형성한다.
포토레지스트 스트립(Photo resist strip) 공정을 실시하여 포토레지스트 패턴(304)을 제거한다. 반사방지막(303)이 유기기인 경우 포토레지스트 패턴(304)과 동시에 제거된다. 잔류물 제거를 위한 세정 공정을 실시한다.
하드마스크(302a) 형성을 위한 식각 공정시에는 CF4를 주식각 가스로 사용한다. 여기에 CHF3와 O2 및 Ar 등을 첨가하여 사용한다.
도 5a는 하드마스크 형성시 종래의 압력 조건을 적용한 경우의 공정 평면을 나타내는 SEM 사진이다.
도 5a를 참조하면, 종래와 같은 챔버의 압력 즉, 50mTorr 하에서 하드마스크(302a) 식각 공정을 실시한 결과, 하드마스크(302a)의 측면 부분에서 'C'와 같이 변형이 일어남을 알 수 있다.
도 5b는 하드마스크 형성시 100mTorr의 압력 조건을 적용한 경우의 공정 평면을 나타내는 SEM 사진이다.
도 5b를 참조하면, 도 5a에 도시된 것처럼 50mTorr 하에서 하드마스크(302a) 식각 공정을 실시한 것보다는 패턴 변형이 줄어들었지만, 100mTorr의 압력 하에서 실시할 경우에도 하드마스크(302a)의 측면 부분에서 'D'와 같이 변형이 여전히 일어남을 알 수 있다.
도 5c는 하드마스크 형성시 300mTorr의 압력 조건을 적용한 경우의 공정 평면을 나타내는 SEM 사진이다.
도 5c를 참조하면, 도 5a 및 도 5b에 도시된 것처럼 100mTorr의 압력 하에서 하드마스크(302a) 식각 공정을 실시한 것보다 패턴 변형이 상당히 줄어들어, 'E'와 같이 하드마스크(302a)의 측면 부분에서 변형이 거의 일어나지 않는 것을 확인할 수 있다.
패턴 변형을 최소화할 수 있는 챔버의 최소 압력은 200mTorr임을 실험을 통해 확인할 수 있었는 바, 챔버 내의 압력을 200mTorr ∼ 500mTorr의 압력 하에서 하드마스크(302a)의 식각 공정을 실시하는 것이 바람직하다.
상기한 실시예에서는 하드마스크(302a)의 재료로 질화막을 사용하는 것을 그 예로 하였으나, 산화막과 질화막이 적층된 구조 또는 질화막/산화막/질화막 구조를 사용할 수 있다.
질화막의 단독 구조를 사용할 경우 후속 트렌치 식각 후 남아 있는 하드마스크(302a)의 두께가 웨이퍼 전면에서 크게 변화(Variation)하므로 후속 공정에서 모트(Moat)와 유효 필드산화막의 높이(Effective field oxide height)에 직접적인 영향을 끼친다. 따라서, 질화막/산화막/신화질화막을 사용하는 것도 바람직하다.
식각 공정시 주 식각 가스인 CF4의 플로우양을 증가시킬 경우 패턴 변형을 최소화할 수 있다. 이 때, CF4의 플로우양을 150SCCM 이상으로 할 경우 페턴 변형을 거의 방지할 수 있음을 실험으로 통해 확인할 수 있었다.
하드마스크(302a)의 두께를 두껍게 가져가더라도 챔버의 압력과 CF4 가스의 플로우양을 상기한 바와 같이 조절함으로써, 패턴 변형을 최소화할 수 있다.
도 3c에 도시된 바와 같이, 하드마스크(302a)를 식각마스크로 패드 절연막(301)을 식각하여 패드(301a)를 형성한 다음, 기판(300)을 식각하여 트렌치(305)를 형성한다.
힌편, 도면에 도시되지는 않았지만, 전면에 HDP(High Density Plasma) 산화막 등을 증착하여 트렌치(305)를 매립한 후 평탄화 공정을 실시함으로써, 소자분리 공정이 완성된다.
상기한 바와 같이 이루어지는 본 발명은, 소자분리를 위한 트렌치 형성 공정시 질화막을 하드마스크로 사용하여 포토레지스트 패턴의 식각 마스크로서의 특성을 보완하며, 패턴 변형이 가장 많이 발생하는 하드마스크 식각시 공정 압력을 200mTorr 이상의 고압으로 진행하며, 이 때 주식각 가스인 CF4의 플로우양을 150SCCM 이상으로 유지함으로써, 하드마스크의 손실로 인한 소자분리 패턴의 변형을 최소화할 수 있음을 실시예를 통해 알아보았다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은, F2 또는 ArF 등의 노광원을 사용하는 포토리소그라피 공정을 이용한 소자분리 공정시 패턴의 변형과 손실을 방지할 수 있어, 반도체소자의 수율을 크게 향상시킬 수 있는 효과가 있다.

Claims (5)

  1. 기판 상에 하드마스크용 절연막을 형성하는 단계;
    상기 하드마스크용 절연막 상에 소자분리용 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각마스크로 적어도 200 mTorr의 챔버 압력 하에서 상기 하드마스용 절연막을 식각하여 하드마스크를 형성하는 단계;
    상기 포토레지스트 패턴을 제거하는 단계; 및
    상기 하드마스크를 식각마스크로 상기 기판을 식각하여 트렌치를 형성하는 단계
    를 포함하는 반도체 소자 제조 방법.
  2. 제 1 항에 있어서,
    상기 하드마스크용 절연막은 산화막, 질화막 또는 산화막과 질화막의 적층 구조 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 하드마스크를 형성하는 단계에서 CF4를 주식각 가스로 사용하며, 상기 CF4 가스를 적어도 150SCCM의 플로우양으로 사용하는 것을 특징으로 하는 반도체 소자 제조 방법.
  4. 제 3 항에 있어서,
    상기 하드마스크를 형성하는 단계에서, 상기 주식각 가스에 CHF3, O2 및 Ar 가스를 더 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  5. 제 1 항에 있어서,
    상기 포토레지스트 패턴을 형성하는 단계에서, ArF 또는 F2 포토리소그라피 공정을 이용하는 것을 특징으로 하는 반도체 소자 제조 방법.
KR1020040085817A 2004-10-26 2004-10-26 반도체 소자 제조 방법 KR20060036733A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040085817A KR20060036733A (ko) 2004-10-26 2004-10-26 반도체 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040085817A KR20060036733A (ko) 2004-10-26 2004-10-26 반도체 소자 제조 방법

Publications (1)

Publication Number Publication Date
KR20060036733A true KR20060036733A (ko) 2006-05-02

Family

ID=37144828

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040085817A KR20060036733A (ko) 2004-10-26 2004-10-26 반도체 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR20060036733A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101150496B1 (ko) * 2006-05-12 2012-06-11 에스케이하이닉스 주식회사 반도체 소자의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101150496B1 (ko) * 2006-05-12 2012-06-11 에스케이하이닉스 주식회사 반도체 소자의 제조 방법

Similar Documents

Publication Publication Date Title
US7563723B2 (en) Critical dimension control for integrated circuits
KR100876892B1 (ko) 반도체 소자의 제조방법
US7018930B2 (en) Method for fabricating semiconductor device
KR20080112281A (ko) 집적 회로용 ＣＤ(Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ) 제어를 위한 트림 프로세스
KR100550640B1 (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
US20070161255A1 (en) Method for etching with hardmask
KR100551071B1 (ko) 반도체소자 제조방법
JP4095588B2 (ja) 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法
KR100792409B1 (ko) 텅스텐막을 희생 하드마스크로 이용하는 반도체소자 제조방법
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
KR100939109B1 (ko) 반도체소자 제조방법
KR20060036733A (ko) 반도체 소자 제조 방법
KR20040057502A (ko) 불화아르곤 노광원을 이용한 반도체소자의 패턴 형성 방법
KR100816687B1 (ko) 패턴 형성 방법
KR100858874B1 (ko) 불화아르곤 노광원을 이용한 반도체소자 제조방법
KR100753097B1 (ko) 불화아르곤 노광원을 이용한 반도체소자 제조방법
KR100827488B1 (ko) 반도체 소자의 금속 배선 패턴 형성 방법
KR20030058247A (ko) 패턴 변형을 방지할 수 있는 반도체 소자 제조 방법
KR100699678B1 (ko) 하드 마스크를 이용한 패턴 형성 방법
JP2004158538A (ja) 半導体装置の製造方法
KR100440776B1 (ko) 불화아르곤 노광원을 이용한 반도체 소자 제조 방법
KR100623617B1 (ko) 텅스텐막을 희생 하드마스크로 이용하는 반도체 메모리소자 제조 방법
US20080124914A1 (en) Method of fabricating flash memory device
KR100942980B1 (ko) 불화아르곤 노광원을 이용한 반도체소자의 자기정렬콘택홀형성 방법
KR20060017974A (ko) 반도체소자의 게이트 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination