KR20060026191A - 솔더마스크 편심 검출용 마크가 형성된 인쇄회로기판 - Google Patents

솔더마스크 편심 검출용 마크가 형성된 인쇄회로기판 Download PDF

Info

Publication number
KR20060026191A
KR20060026191A KR1020040075027A KR20040075027A KR20060026191A KR 20060026191 A KR20060026191 A KR 20060026191A KR 1020040075027 A KR1020040075027 A KR 1020040075027A KR 20040075027 A KR20040075027 A KR 20040075027A KR 20060026191 A KR20060026191 A KR 20060026191A
Authority
KR
South Korea
Prior art keywords
solder mask
detection mark
printed circuit
circuit board
eccentric detection
Prior art date
Application number
KR1020040075027A
Other languages
English (en)
Inventor
류재봉
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040075027A priority Critical patent/KR20060026191A/ko
Publication of KR20060026191A publication Critical patent/KR20060026191A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 솔더마스크 편심 검출용 마크가 형성된 인쇄회로기판에 관한 것으로, 인쇄회로기판에 형성된 솔더마스크의 편심에 따른 쏘잉 불량을 최소화하기 위해서, 반도체 패키지로 제조될 패키지 영역과; 상기 패키지 영역을 둘러싸는 프레임 영역과; 상기 패키지 영역과 프레임 영역에 형성된 배선 패턴을 보호하기 위하여 형성된 솔더마스크; 및 상기 프레임 영역에 적어도 한 곳 이상 형태되며, 상기 솔더마스크와 소정의 간격을 두고 이격되어 형성된 솔더마스크 편심 검출용 마크;를 포함하며, 상기 편심 검출용 마크와 상기 솔더마스크 사이의 격리 영역 사이의 거리를 검출하여 상기 솔더마스크의 편심 여부를 검출하는 것을 특징으로 하는 솔더마스크 편심 검출용 마크가 형성된 인쇄회로기판를 제공한다.
솔더마스크, 편심, 마크, 인쇄회로기판, 박형

Description

솔더마스크 편심 검출용 마크가 형성된 인쇄회로기판{PCB forming mark for detecting eccentricity of solder mask}
도 1은 종래기술에 따른 인쇄회로기판을 보여주는 평면도이다.
도 2a 및 도 2b는 도 1의 "A" 부분의 확대도들로서, 쏘잉용 패턴을 인식하는 상태를 보여주는 평면도들이다.
도 3은 본 발명의 실시예에 따른 솔더마스크 편심 검출용 마크가 형성된 인쇄회로기판을 보여주는 평면도이다.
도 4a 내지 도 4c는 도 3의 "B" 부분의 확대도들로서, 검출 마크 주위에 솔더마스크가 형성된 상태를 보여주는 평면도들이다.
* 도면의 주요 부분에 대한 설명 *
10, 20 : 인쇄회로기판 12, 22 : 패키지 영역
13, 23 : 솔더마스크 14, 24 : 프레임 영역
16, 26 : 단위 패키지 영역 18, 18a, 28 : 쏘잉용 패턴
25 : 개방부 27 : 편심 검출용 마스크
29 : 격리 영역
본 발명은 인쇄회로기판에 관한 것으로, 더욱 상세하게는 인쇄회로기판에 형성된 솔더마스크의 편심에 따른 쏘잉 불량을 차단할 수 있는 솔더마스크 편심 검출용 마크가 형성된 인쇄회로기판에 관한 것이다.
전자기기들의 경박단소화 추세에 따라 그의 핵심 소자인 패키지의 고밀도, 고실장화가 중요한 요인으로 대두되고 있으며, 또한 반도체 패키지의 가격 경쟁력을 확보하기 위해서 인쇄회로기판 상에서 다수개의 반도체 패키지를 일괄적으로 형성할 수 있도록 매트릭스 형태로 인쇄회로기판에 대한 디자인이 주류를 이루고 있다.
그리고 이와 같은 매트릭스 형태의 인쇄회로기판에서 반도체 패키지 제조 공정이 완료되면, 개별 반도체 패키지로 분리하여 분류하는 공정을 진행하게 되는데, 이때 인쇄회로기판에서 개별 반도체 패키지로 정확하게 분리하기 위해서는 인쇄회로기판의 최상부에 형성되는 솔더마스크의 편심이 가장 중요한 요소로 작용한다.
도 1은 종래기술에 따른 인쇄회로기판(10)을 보여주는 평면도이다. 도 2a는 도 1의 "A" 부분의 확대도로서, 쏘잉용 패턴(18)을 인식하는 상태를 보여주는 평면도이다.
도 1 내지 도 2a를 참조하면, 종래기술에 따른 인쇄회로기판(10)은 반도체 패키지로 제조될 패키지 영역(12)과, 패키지 영역(12) 외곽을 둘러싸는 프레임 영역(14)을 포함한다. 패키지 영역(12)은 다수개의 반도체 패키지를 제조할 수 있도록 매트릭스 형태로 배열된 단위 패키지 영역(16)을 포함하며, 도 1에서는 프레임 영역(14) 사이에 세 개의 패키지 영역(12)이 형성된 예가 개시되어 있다. 그리고 인쇄회로기판(10)에 형성된 배선 패턴들을 보호하기 위해서 솔더마스크(13)가 형성된다.
인쇄회로기판(10)을 이용한 반도체 패키지 제조 공정이 완료된 이후에 개별 반도체 패키지로 분리하는 쏘잉 공정을 진행하게 되는데, 인쇄회로기판(10)에서 개별 반도체 패키지를 정확하게 분리할 수 있도록, 인쇄회로기판(10)에 형성된 다수개의 쏘잉용 패턴(18)을 쏘잉 설비가 인식한 이후에 쏘잉날을 사용한 쏘잉 공정이 이루어진다. 이때 도면부호 f1은 인식 수단에 의해 인식되는 쏘잉용 패턴(18)을 나타낸다.
이때 쏘잉용 패턴(18)은 개별 반도체 패키지의 교차하는 지점에 형성된 십자 형태의 패턴으로, 주위는 솔더마스크(13)에 의해 덮여있다. 즉, 개별 반도체 패키지들의 교차 지점에 형성된 배선 패턴(11) 위에 솔더마스크(13)를 형성함으로써, 십자 형태의 쏘잉용 패턴(18)이 형성된다. 도면부호 C1는 쏘잉날에 의해 잘여질 영역을 나타낸다.
따라서 쏘잉용 패턴(18)은 개별 반도체 패키지의 교차지점에 형성된 배선 패턴(11) 위에 형성되는 솔더마스크(13)의 위치에 따라서 쏘잉용 패턴(18)의 위치가 변화하게 된다. 하지만 인쇄회로기판(10)에 형성되는 솔더마스크(13)의 위치 변화는 전체적으로 일어나기 때문에, 도 2b에 도시된 바와 같이, 종래에는 바람직한 쏘잉용 패턴(도 2의 18)의 위치에 대해서 실질적인 쏘잉용 패턴(18a)이 얼마만큼 변화가 있는 지를 검출할 수 없었다. 이때 도면부호 s는 바람직한 솔더 볼(32)의 위 치에 대해서 편심된 솔더 볼(32a)의 위치 사이를 거리를 나타내는 것으로, 이 길이는 솔더마스크(13)의 편심된 길이를 나타낸다.
즉 단위 패키지 영역(16)의 모서리 지점에 형성된 쏘잉용 패턴(18a)과, 쏘잉용 패턴(18a)에 가까운 솔더 볼(32a)의 위치는 솔더마스크(13)의 편심한 만큼 동일하게 편심이 이루어지기 때문에, 쏘잉용 패턴(18a)과 솔더 볼(32a)의 위치만으로는 솔더마스크(13)의 편심 여부를 쉽게 파악할 수 없다. 쏘잉용 패턴(18a)은 쏘잉을 위한 기준점을 제공할 뿐 쏘잉용 패턴(18a)의 인식으로 솔더마스크(13)의 편심 여부를 파악할 수 없었다.
따라서 쏘잉용 패턴(18a)의 위치가 쏘잉이 허용되는 오차 범위를 벗어나 쏘잉이 이루어질 경우, 쏘잉 불량으로 바로 이어지게 된다.
따라서, 본 발명의 목적은 쏘잉 공정 전에 솔더마스크의 편심 여부를 검출하여 쏘잉 불량을 억제하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 인쇄회로기판에 형성된 솔더마스크에 격리되게 솔더마스크 편심 검출용 마크를 형성함으로써, 편심 검출용 마크와 솔더마스크의 격리 영역 사이의 거리를 검출하여 솔더마크스의 편심 여부를 검출할 수 있는 솔더마스크 편심 검출용 마크가 형성된 인쇄회로기판을 제공한다.
본 발명의 바람직한 실시 형태에 있어서, 반도체 패키지로 제조될 패키지 영역과; 상기 패키지 영역을 둘러싸는 프레임 영역과; 상기 패키지 영역과 프레임 영역에 형성된 배선 패턴을 보호하기 위하여 형성된 솔더마스크; 및 상기 프레임 영역에 적어도 한 곳 이상 형성되며, 상기 솔더마스크와 소정의 간격을 두고 이격되어 형성된 솔더마스크 편심 검출용 마크;를 포함하며,
상기 편심 검출용 마크와 상기 솔더마스크 사이의 격리 영역 사이의 거리를 검출하여 상기 솔더마스크의 편심 여부를 검출하는 것을 특징으로 하는 솔더마스크 편심 검출용 마크가 형성된 인쇄회로기판를 제공한다.
본 발명에 따른 편심 검출용 마크는 다각형일 수 있으며, 편심 검출용 마크가 노출되게 상기 솔더마스크에는 편심 검출용 마크보다는 큰 닮은 꼴 형태의 개방부가 형성될 수 있다.
본 발명에 따른 편심 검출용 마트는 원형일 수 있으며, 솔더마스크에는 편심 검출용 마크가 노출되게 편심 검출용 마크보다는 큰 원형의 개방부가 형성될 수 있다.
그리고 본 발명에 따른 편심 검출용 마크와 솔더마스크의 개방부 사이의 최대 거리는 쏘잉 허용 오차에 대응되는 길이를 갖는다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 3은 본 발명의 실시예에 따른 솔더마스크 편심 검출용 마크(27)가 형성된 인쇄회로기판(20)을 보여주는 평면도이다. 도 4a는 도 3의 "B" 부분의 확대도이다.
도 3 및 도 4a를 참조하면, 본 발명의 실시예에 따른 솔더마스크 편심 검출 용 마크(27)가 형성된 인쇄회로기판(20)은 반도체 패키지로 제조될 패키지 영역(22)과, 패키지 영역(22) 외곽을 둘러싸는 프레임 영역(24)을 포함한다. 패키지 영역(22)은 다수개의 반도체 패키지를 제조할 수 있도록 매트릭스 형태로 배열된 단위 패키지 영역(26)을 포함하며, 도 3에서는 프레임 영역(24) 사이에 세 개의 패키지 영역(22)이 형성된 예가 개시되어 있다. 그리고 인쇄회로기판(20)에 형성된 배선 패턴들을 보호하기 위해서 솔더마스크(23)가 형성된다.
특히 본 발명에 따른 인쇄회로기판(20)은 프레임 영역(24)의 적어도 한 곳 이상 형성되며, 솔더마스크(23)와 소정의 간격을 두고 이격되어 형성된 솔더마스크 편심 검출용 마크(27)를 더 포함한다. 본 발명의 실시예에서는 인쇄회로기판(20)의 대각선 방향으로 두 개의 편심 검출용 마크(27)가 형성된 예가 개시되어 있다. 즉, 편심 검출용 마크(27)와 솔더마스크(23) 사이의 격리 영역(29) 사이의 거리를 검출하여 솔더마스크(23)의 편심 여부를 검출한다.
편심 검출용 마크(27)에 대해서 좀 더 상세히 설명하면, 편심 검출용 마크(27)는 패키지 영역(12) 외곽의 프레임 영역(24)에 형성된 배선 패턴의 일부로서, 본 발명의 실시예에서는 원형 형태를 갖는다. 편심 검출용 마크(27)에 대해서 솔더마스크(23)에는 편심 검출용 마크(27)보다는 큰 원형의 개방부(25)가 형성된다. 그리고 편심 검출용 마크(27)와 솔더마스크의 개방부(25) 사이에 노출되는 격리 영역(29)은 인쇄회로기판의 기판 몸체 부분이다.
이때 솔더마스크(23)의 편심 여부를 쉽게 확인할 수 있도록, 편심 검출용 마크(27)와 솔더마스크의 개방부(25) 사이의 최대 거리(d=2r1-2r2)는 쏘잉 허용 오차 에 대응되는 길이로 형성하는 것이 바람직하다. 즉, 편심 검출용 마크(27)에 솔더마스크의 개방부(25)의 경계가 겹치지는 여부로 솔더마스크(23)의 편심 여부를 검출할 수 있다.
이와 같은 편심 검출용 마크(27)가 형성된 인쇄회로기판(20)을 이용하여 솔더마스크(23)의 편심 여부를 검출하는 방법을, 도 4a 내지 도 4c를 참조하여 설명하겠다. 한편 편심 검출용 마크(27)의 인식은 CCD 카메라와 같은 인식 수단을 이용하여 편심 검출용 마크(27)와 솔더마크스의 개방부(25)의 위치 관계를 검출한다.
먼저 도 4a에 도시된 바와 같이, 편심 검출용 마크(27)의 중심과 개방부(25)의 중심이 일치하는 경우로서, 가장 바람직하게 솔더마스크(23)가 형성된 예를 개시하고 있다. 이 경우 솔더마스크(25)의 편심이 발생되지 않았기 때문에, 쏘잉용 패턴을 인식한 이후에 인쇄회로기판에 대한 쏘잉 공정이 진행될 수 있도록 한다.
하지만 도 4b 및 도 4c는 솔더마스크(23)의 편심이 발생된 경우를 도시하고 있다.
도 4b를 참조하면, 솔더마스크(23)의 편심이 발생되었지만 편심 검출용 마크(27)가 여전히 솔더마스크의 개방부(25) 안에 위치하여 허용 오차 범위에 속하기 때문에 솔더마스크(27)의 편심이 발생되지 않은 것으로 검출하여, 쏘잉용 패턴을 인식한 이후에 인쇄회로기판에 대한 쏘잉 공정이 진행될 수 있도록 한다.
하지만 도 4c를 참조하면, 솔더마스크(23)의 편심으로 편심 검출용 마크(27)의 일부가 솔더마스크(23)에 의해 덮여지는 경우로서, 허용 오차 범위를 벗어났기 때문에, 솔더마스크(23)의 편심이 발생된 것으로 검출하여 다음에 진행될 쏘잉 공 정을 중지시킨다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
따라서, 본 발명의 구조를 따르면 인쇄회로기판의 패키지 영역 외곽의 프레임 영역에 편심 검출용 마크를 형성하고, 그 편심 검출용 마크에 대해서 쏘잉 허용 오차에 대응되는 간격을 두고 개방부를 갖는 솔더마스크를 형성함으로써, 편심 검출용 마크에 솔더마스크의 개방부의 경계가 겹치지는 여부로 솔더마스크의 편심 여부를 쉽게 검출할 수 있다.

Claims (4)

  1. 반도체 패키지로 제조될 패키지 영역과;
    상기 패키지 영역을 둘러싸는 프레임 영역과;
    상기 패키지 영역과 프레임 영역에 형성된 배선 패턴을 보호하기 위하여 형성된 솔더마스크; 및
    상기 프레임 영역에 적어도 한 곳 이상 형성되며, 상기 솔더마스크와 소정의 간격을 두고 이격되어 형성된 솔더마스크 편심 검출용 마크;를 포함하며,
    상기 편심 검출용 마크와 상기 솔더마스크 사이의 격리 영역 사이의 거리를 검출하여 상기 솔더마스크의 편심 여부를 검출하는 것을 특징으로 하는 솔더마스크 편심 검출용 마크가 형성된 인쇄회로기판.
  2. 제 1항에 있어서, 상기 편심 검출용 마크는 다각형이며, 상기 편심 검출용 마크가 노출되게 상기 솔더마스크에는 상기 편심 검출용 마크보다는 큰 닮은 꼴 형태의 개방부가 형성된 것을 특징으로 하는 솔더마스크 편심 검출용 마크가 형성된 인쇄회로기판.
  3. 제 1항에 있어서, 상기 편심 검출용 마트는 원형이며, 상기 솔더마스크에는 상기 편심 검출용 마크가 노출되게 상기 편심 검출용 마크보다는 큰 원형의 개방부가 형성된 것을 특징으로 하는 솔더마스크 편심 검출용 마크가 형성된 인쇄회로기 판.
  4. 제 2항 또는 제 3항에 있어서, 상기 편심 검출용 마크와 상기 솔더마스크의 개방부 사이의 최대 거리는 쏘잉 허용 오차에 대응되는 길이를 갖는 것을 특징으로 하는 솔더마스크 편심 검출용 마크가 형성된 인쇄회로기판.
KR1020040075027A 2004-09-20 2004-09-20 솔더마스크 편심 검출용 마크가 형성된 인쇄회로기판 KR20060026191A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040075027A KR20060026191A (ko) 2004-09-20 2004-09-20 솔더마스크 편심 검출용 마크가 형성된 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040075027A KR20060026191A (ko) 2004-09-20 2004-09-20 솔더마스크 편심 검출용 마크가 형성된 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR20060026191A true KR20060026191A (ko) 2006-03-23

Family

ID=37137640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040075027A KR20060026191A (ko) 2004-09-20 2004-09-20 솔더마스크 편심 검출용 마크가 형성된 인쇄회로기판

Country Status (1)

Country Link
KR (1) KR20060026191A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110278664A (zh) * 2019-06-27 2019-09-24 江苏普诺威电子股份有限公司 印制电路板电镀镍金前的阻焊开窗结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110278664A (zh) * 2019-06-27 2019-09-24 江苏普诺威电子股份有限公司 印制电路板电镀镍金前的阻焊开窗结构

Similar Documents

Publication Publication Date Title
US7456083B2 (en) Semiconductor device and manufacturing method of the same
US7358619B2 (en) Tape carrier for TAB
US20090102071A1 (en) Semiconductor substrate and method for manufacturing semiconductor device
KR20080022041A (ko) 반도체 장치 및 그 제조 방법
JP2007220870A (ja) 半導体基板および半導体素子の製造方法
US6498401B2 (en) Alignment mark set and method of measuring alignment accuracy
JPH06302925A (ja) 基板とそれに用いるアライメントマーク
US7030508B2 (en) Substrate for semiconductor package and wire bonding method using thereof
JPH09162510A (ja) 印刷回路基板および検査方法
US20140001471A1 (en) Conformal shielding module
KR20060026191A (ko) 솔더마스크 편심 검출용 마크가 형성된 인쇄회로기판
JP3988679B2 (ja) 半導体基板
JP5896752B2 (ja) 半導体パッケージ及びその製造方法
US20040238973A1 (en) Semiconductor device having alignment post electrode and method of manufacturing the same
JP4292041B2 (ja) 半導体基板、半導体基板の製造方法および半導体装置の製造方法
JP2004022631A (ja) 半導体装置およびパターン配置方法
JP4506780B2 (ja) 半導体基板の製造方法
JP4341694B2 (ja) 半導体素子の製造方法
KR20070061038A (ko) 반도체 장치의 제조 방법, 웨이퍼 및 웨이퍼의 제조 방법
JP4536416B2 (ja) プリント配線基板及びそのプリント配線基板への部品取付方法
JP4987910B2 (ja) 半導体素子の半田層の製造方法、半導体素子のマークの製造方法及び半導体素子のダイシング方法
JPH05335438A (ja) リードレスチップキャリア
JPH11307890A (ja) プリント配線板
JPH06326446A (ja) 基板の製造方法及び基板
JPH0219976B2 (ko)

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination