KR20060022144A - 에러 검출용 패러티 발생기를 구비한 반도체 메모리 장치 - Google Patents
에러 검출용 패러티 발생기를 구비한 반도체 메모리 장치 Download PDFInfo
- Publication number
- KR20060022144A KR20060022144A KR1020040070944A KR20040070944A KR20060022144A KR 20060022144 A KR20060022144 A KR 20060022144A KR 1020040070944 A KR1020040070944 A KR 1020040070944A KR 20040070944 A KR20040070944 A KR 20040070944A KR 20060022144 A KR20060022144 A KR 20060022144A
- Authority
- KR
- South Korea
- Prior art keywords
- parity
- cell array
- data
- memory device
- bit
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
Description
Claims (25)
- 데이터를 저장하는 셀 어레이;상기 데이터에 대한 제 1 패러티를 저장하는 리던던시 셀 어레이;상기 셀 어레이로부터 읽혀진 데이터에 대한 제 2 패러티를 생성하는 패러티 발생기; 및상기 제 1 및 제 2 패러티를 비교하여, 상기 데이터의 에러를 검출하는 비교기를 포함하는 반도체 메모리 장치.
- 제 1 항에 있어서,상기 반도체 메모리 장치는, 낸드 플래시 메모리 장치인 것을 특징으로 하는 반도체 메모리 장치
- 제 2 항에 있어서,상기 패러티 발생기는, 카피백 동작시 상기 제 2 패러티를 생성하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 항에 있어서,상기 데이터 입력시 상기 제 1 패러티를 생성하는 패러티 발생기를 더 포함하는 반도체 메모리 장치.
- 제 1 항에 있어서,상기 리던던시 셀 어레이를 리페어하기 위한 리페어 셀 어레이를 더 포함하는 반도체 메모리 장치.
- 제 5 항에 있어서,상기 리페어 셀 어레이는, 상기 리던던시 셀 어레이와 동일한 셀 구조를 갖는 것을 특징으로 하는 반도체 메모리 장치.
- 제 5 항에 있어서,상기 리던던시 셀 어레이 또는 상기 리페어 셀 어레이를 선택하기 위한 선택수단을 더 포함하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 7 항에 있어서,상기 선택수단은, 퓨즈박스로 구성되는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 항에 있어서,상기 제 1 및 제 2 패러티는, 각각 1비트인 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 항에 있어서,상기 셀 어레이는, 동일 구조를 갖는 복수개의 셀 어레이로 구분되는 것을 특징으로 하는 반도체 메모리 장치.
- 제 10 항에 있어서,상기 제 1 및 제 2 패러티는, 상기 각각의 셀 어레이마다 1비트의 패러티를 생성하는 것을 특징으로 하는 반도체 메모리 장치.
- 데이터를 저장하는 셀 어레이;상기 데이터 입력시 상기 데이터에 대한 제 1 패러티를 생성하는 제 1 패러티 발생기;상기 셀 어레이로부터 읽혀진 데이터에 대한 제 2 패러티를 생성하는 제 2 패러티 발생기; 및상기 제 1 및 제 2 패러티를 비교하여, 상기 데이터의 에러를 검출하는 비교기를 포함하는 반도체 메모리 장치.
- 제 12 항에 있어서,상기 반도체 메모리 장치는, 낸드 플래시 메모리 장치인 것을 특징으로 하는 반도체 메모리 장치
- 제 13 항에 있어서,상기 제 2 패러티 발생기는, 카피백 동작시 상기 제 2 패러티를 생성하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 12 항에 있어서,상기 제 1 패러티를 저장하는 리던던시 셀 어레이를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 12 항에 있어서,상기 제 1 및 제 2 패러티는, 각각 1비트인 것을 특징으로 하는 반도체 메모리 장치.
- 제 12 항에 있어서,상기 셀 어레이는, 동일 구조를 갖는 복수개의 셀 어레이로 구분되는 것을 특징으로 하는 반도체 메모리 장치.
- 제 17 항에 있어서,상기 제 1 및 제 2 패러티는, 상기 각각의 셀 어레이마다 1비트의 패러티를 생성하는 것을 특징으로 하는 반도체 메모리 장치.
- 반도체 메모리 장치의 에러 검출 방법에 있어서:셀 어레이에 데이터를 입력할 때 제 1 패러티를 생성하는 단계;상기 셀 어레이에 저장된 데이터를 입력받아서 제 2 패러티를 생성하는 단계; 및상기 제 1 및 제 2 패러티를 비교하여, 상기 데이터의 에러를 검출하는 단계를 포함하는 에러 검출 방법.
- 제 19 항에 있어서,상기 반도체 메모리 장치는, 낸드 플래시 메모리 장치인 것을 특징으로 하는 에러 검출 방법.
- 제 20 항에 있어서,상기 제 2 패러티는, 카피백 동작시 생성되는 것을 특징으로 하는 에러 검출 방법.
- 제 19 항에 있어서,상기 제 1 패러티는, 리던던시 셀 어레이에 저장되는 것을 특징으로 하는 에러 검출 방법.
- 제 22 항에 있어서,상기 리던던시 셀 어레이를 리페어하는 단계를 더 포함하는 에러 검출 방법.
- 제 19 항에 있어서,상기 셀 어레이는, 동일 구조를 갖는 복수개의 셀 어레이로 구분되는 것을 특징으로 하는 에러 검출 방법.
- 제 24 항에 있어서,상기 제 1 및 제 2 패러티는, 상기 각각의 셀 어레이마다 1비트의 패러티를 생성하는 것을 특징으로 하는 에러 검출 방법.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040070944A KR100634414B1 (ko) | 2004-09-06 | 2004-09-06 | 에러 검출용 패러티 발생기를 구비한 낸드 플래시 메모리 장치 및 그것의 에러 검출 방법 |
US11/009,826 US7783941B2 (en) | 2004-09-06 | 2004-12-10 | Memory devices with error detection using read/write comparisons |
JP2005255648A JP2006079811A (ja) | 2004-09-06 | 2005-09-02 | エラー検出用パリティー発生器を備えた半導体メモリ装置 |
DE102005044073A DE102005044073A1 (de) | 2004-09-06 | 2005-09-06 | Speicherbauelement und Verfahren zur Fehlerdetektion |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040070944A KR100634414B1 (ko) | 2004-09-06 | 2004-09-06 | 에러 검출용 패러티 발생기를 구비한 낸드 플래시 메모리 장치 및 그것의 에러 검출 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060022144A true KR20060022144A (ko) | 2006-03-09 |
KR100634414B1 KR100634414B1 (ko) | 2006-10-16 |
Family
ID=36159108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040070944A KR100634414B1 (ko) | 2004-09-06 | 2004-09-06 | 에러 검출용 패러티 발생기를 구비한 낸드 플래시 메모리 장치 및 그것의 에러 검출 방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7783941B2 (ko) |
JP (1) | JP2006079811A (ko) |
KR (1) | KR100634414B1 (ko) |
DE (1) | DE102005044073A1 (ko) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100669352B1 (ko) * | 2005-09-07 | 2007-01-16 | 삼성전자주식회사 | 카피 백 프로그램 동작 동안에 에러 검출 및 데이터 리로딩동작을 수행할 수 있는 낸드 플래시 메모리 장치 |
KR100746225B1 (ko) * | 2006-02-13 | 2007-08-03 | 삼성전자주식회사 | 반도체 메모리 장치 및 이를 구비한 메모리 시스템 |
KR100891332B1 (ko) * | 2007-03-30 | 2009-03-31 | 삼성전자주식회사 | 에러 정정 부호화기를 이용하여 에러를 체크하는 bch에러 정정 방법 및 회로 |
US8347183B2 (en) | 2008-06-25 | 2013-01-01 | Samsung Electronics Co., Ltd. | Flash memory device using ECC algorithm and method of operating the same |
KR101385140B1 (ko) * | 2013-02-28 | 2014-04-14 | 삼성탈레스 주식회사 | 분산 네트워크 시스템의 통신 에러 노드 검출 방법 |
KR101489827B1 (ko) * | 2008-03-25 | 2015-02-04 | 삼성전자주식회사 | 낸드 플래시 메모리와 컨트롤러 간의 효율적인 프로토콜을사용하는 반도체 메모리 장치 |
KR20150040537A (ko) * | 2013-10-07 | 2015-04-15 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이를 포함하는 반도체 시스템 |
KR20150068140A (ko) * | 2013-12-11 | 2015-06-19 | 삼성전자주식회사 | 반도체 메모리 장치 및 그것의 테스트 방법 |
US9311181B2 (en) | 2012-11-15 | 2016-04-12 | Samsung Electronics Co., Ltd. | Memory controller changing partial data in memory device and method for changing partial data thereof |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7774684B2 (en) * | 2006-06-30 | 2010-08-10 | Intel Corporation | Reliability, availability, and serviceability in a memory device |
US7757135B2 (en) * | 2006-09-11 | 2010-07-13 | Mentor Graphics Corporation | Method and apparatus for storing and distributing memory repair information |
US8886892B2 (en) * | 2007-01-26 | 2014-11-11 | Hewlett-Packard Development Company, L.P. | Memory module and method employing a multiplexer to replace a memory device |
US9406404B2 (en) * | 2007-08-22 | 2016-08-02 | Micron Technology, Inc. | Column redundancy system for a memory array |
US8161356B2 (en) * | 2008-03-28 | 2012-04-17 | Intel Corporation | Systems, methods, and apparatuses to save memory self-refresh power |
CN102197435B (zh) | 2008-10-28 | 2014-08-13 | 国际商业机器公司 | 并行联想存储器 |
JP2010152542A (ja) * | 2008-12-24 | 2010-07-08 | Toshiba Corp | メモリシステム |
JP5353681B2 (ja) * | 2009-12-22 | 2013-11-27 | 富士通セミコンダクター株式会社 | メモリインターフェース回路 |
KR101616093B1 (ko) * | 2010-02-19 | 2016-04-27 | 삼성전자주식회사 | 리페어 동작을 수행하는 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템 |
KR101100958B1 (ko) * | 2010-09-06 | 2011-12-29 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치 |
KR101200125B1 (ko) * | 2010-12-20 | 2012-11-12 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 동작 방법 |
JP5346354B2 (ja) * | 2011-05-17 | 2013-11-20 | シャープ株式会社 | 不揮発性半導体記憶装置 |
JP5269151B2 (ja) * | 2011-06-09 | 2013-08-21 | シャープ株式会社 | 半導体記憶装置 |
US8468423B2 (en) * | 2011-09-01 | 2013-06-18 | International Business Machines Corporation | Data verification using checksum sidefile |
US9575125B1 (en) * | 2012-10-11 | 2017-02-21 | Everspin Technologies, Inc. | Memory device with reduced test time |
US20150222291A1 (en) * | 2014-02-05 | 2015-08-06 | Kabushiki Kaisha Toshiba | Memory controller, storage device and memory control method |
KR102336458B1 (ko) * | 2015-07-30 | 2021-12-08 | 삼성전자주식회사 | 고속으로 결함 비트 라인을 검출하는 불휘발성 메모리 장치 및 그것의 테스트 시스템 |
KR102417976B1 (ko) * | 2015-10-21 | 2022-07-07 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 이의 동작 방법 |
KR20180094170A (ko) * | 2017-02-13 | 2018-08-23 | 에스케이하이닉스 주식회사 | 식별자를 생성하기 위한 메모리 장치, 메모리 컨트롤러, 및 그의 동작 방법 |
DE102017117779B4 (de) * | 2017-08-04 | 2023-01-05 | Infineon Technologies Ag | Verfahren und Vorrichtung zum Test von Speicherzellen |
US11468962B2 (en) * | 2021-03-03 | 2022-10-11 | Micron Technology, Inc. | Performing memory testing using error correction code values |
JP2023044544A (ja) * | 2021-09-17 | 2023-03-30 | キオクシア株式会社 | メモリシステム |
CN114639437B (zh) * | 2022-05-05 | 2022-08-05 | 长鑫存储技术有限公司 | 存储器的测试方法、装置、设备及存储介质 |
CN117632571A (zh) * | 2022-08-10 | 2024-03-01 | 抖音视界有限公司 | 数据处理方法、装置及电子设备 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54162933A (en) | 1978-06-14 | 1979-12-25 | Fujitsu Ltd | Memory unit |
JPS6150293A (ja) * | 1984-08-17 | 1986-03-12 | Fujitsu Ltd | 半導体記憶装置 |
US5181207A (en) * | 1988-04-14 | 1993-01-19 | Harris Corp. | Error correction mechanism using pattern predictive error correction codes |
JPH0237447A (ja) | 1988-07-27 | 1990-02-07 | Mitsubishi Electric Corp | メモリ集積回路 |
JP2509343B2 (ja) | 1989-09-18 | 1996-06-19 | 富士通株式会社 | 半導体メモリ装置 |
JPH05189997A (ja) | 1992-01-14 | 1993-07-30 | Oki Electric Ind Co Ltd | メモリ障害検出機構 |
JP3182834B2 (ja) | 1992-02-17 | 2001-07-03 | 横河電機株式会社 | メモリ装置 |
JPH0652698A (ja) | 1992-07-30 | 1994-02-25 | Kobe Steel Ltd | 半導体メモリ装置 |
JPH0689236A (ja) | 1992-09-09 | 1994-03-29 | Fujitsu Ltd | ランダムアクセスメモリ監視回路 |
US5425038A (en) | 1993-07-02 | 1995-06-13 | International Business Machines Corporation | Error plus single bit error detection |
JPH08137763A (ja) | 1994-11-04 | 1996-05-31 | Fujitsu Ltd | フラッシュメモリ制御装置 |
JPH11203892A (ja) * | 1998-01-07 | 1999-07-30 | Matsushita Electric Ind Co Ltd | 半導体不揮発性記憶装置 |
JP3629144B2 (ja) * | 1998-06-01 | 2005-03-16 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2002544622A (ja) * | 1999-05-18 | 2002-12-24 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 記憶装置のための誤り訂正回路および方法 |
JP3859912B2 (ja) * | 1999-09-08 | 2006-12-20 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US6181614B1 (en) * | 1999-11-12 | 2001-01-30 | International Business Machines Corporation | Dynamic repair of redundant memory array |
JP3750477B2 (ja) | 2000-03-23 | 2006-03-01 | トヨタ自動車株式会社 | データ書込装置及びデータ破壊検出装置 |
US6266273B1 (en) * | 2000-08-21 | 2001-07-24 | Sandisk Corporation | Method and structure for reliable data copy operation for non-volatile memories |
DE10123553A1 (de) | 2001-05-15 | 2002-11-21 | Basf Ag | Verfahren zur Herstellung von Polyalkenylsuccinimidprodukten, neue Polyalkenylsuccinimidprodukte mit verbesserten Eigenschaften, Zwischenprodukte und Verwendungen |
US6990623B2 (en) * | 2001-05-16 | 2006-01-24 | Fujitsu Limited | Method for error detection/correction of multilevel cell memory and multilevel cell memory having error detection/correction function |
JP3802411B2 (ja) * | 2001-12-20 | 2006-07-26 | 株式会社東芝 | 不揮発性半導体記憶装置のデータコピー方法 |
KR20040002143A (ko) * | 2002-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | 플래쉬 메모리 컨트롤러 |
KR100463207B1 (ko) * | 2003-02-21 | 2004-12-23 | 삼성전자주식회사 | 플래쉬 메모리의 오류를 방지하기 위한 오류 제어 시스템 |
JP4237648B2 (ja) * | 2004-01-30 | 2009-03-11 | 株式会社東芝 | 不揮発性半導体記憶装置 |
-
2004
- 2004-09-06 KR KR1020040070944A patent/KR100634414B1/ko active IP Right Grant
- 2004-12-10 US US11/009,826 patent/US7783941B2/en active Active
-
2005
- 2005-09-02 JP JP2005255648A patent/JP2006079811A/ja active Pending
- 2005-09-06 DE DE102005044073A patent/DE102005044073A1/de not_active Withdrawn
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7779341B2 (en) | 2005-09-07 | 2010-08-17 | Samsung Electronics Co., Ltd. | NAND flash memory device performing error detecting and data reloading operation during copy back program operation |
KR100669352B1 (ko) * | 2005-09-07 | 2007-01-16 | 삼성전자주식회사 | 카피 백 프로그램 동작 동안에 에러 검출 및 데이터 리로딩동작을 수행할 수 있는 낸드 플래시 메모리 장치 |
US8756475B2 (en) | 2006-02-13 | 2014-06-17 | Samsung Electronics Co., Ltd. | Method of detecting error in a semiconductor memory device |
KR100746225B1 (ko) * | 2006-02-13 | 2007-08-03 | 삼성전자주식회사 | 반도체 메모리 장치 및 이를 구비한 메모리 시스템 |
US7882417B2 (en) | 2006-02-13 | 2011-02-01 | Samsung Electronics Co., Ltd. | Semiconductor memory device and memory system including the same |
US8122328B2 (en) | 2007-03-30 | 2012-02-21 | Samsung Electronics Co., Ltd. | Bose-Chaudhuri-Hocquenghem error correction method and circuit for checking error using error correction encoder |
KR100891332B1 (ko) * | 2007-03-30 | 2009-03-31 | 삼성전자주식회사 | 에러 정정 부호화기를 이용하여 에러를 체크하는 bch에러 정정 방법 및 회로 |
KR101489827B1 (ko) * | 2008-03-25 | 2015-02-04 | 삼성전자주식회사 | 낸드 플래시 메모리와 컨트롤러 간의 효율적인 프로토콜을사용하는 반도체 메모리 장치 |
KR101431760B1 (ko) * | 2008-06-25 | 2014-08-20 | 삼성전자주식회사 | Ecc 알고리즘을 이용한 플래시 메모리 장치 및 그구동방법 |
US8347183B2 (en) | 2008-06-25 | 2013-01-01 | Samsung Electronics Co., Ltd. | Flash memory device using ECC algorithm and method of operating the same |
US9311181B2 (en) | 2012-11-15 | 2016-04-12 | Samsung Electronics Co., Ltd. | Memory controller changing partial data in memory device and method for changing partial data thereof |
KR101385140B1 (ko) * | 2013-02-28 | 2014-04-14 | 삼성탈레스 주식회사 | 분산 네트워크 시스템의 통신 에러 노드 검출 방법 |
WO2014133241A1 (ko) * | 2013-02-28 | 2014-09-04 | 금오공과대학교 산학협력단 | 분산 네트워크 시스템의 통신 에러 노드 검출 방법 |
KR20150040537A (ko) * | 2013-10-07 | 2015-04-15 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이를 포함하는 반도체 시스템 |
US9396079B2 (en) | 2013-10-07 | 2016-07-19 | SK Hynix Inc. | Semiconductor memory device and semiconductor system including the same |
KR20150068140A (ko) * | 2013-12-11 | 2015-06-19 | 삼성전자주식회사 | 반도체 메모리 장치 및 그것의 테스트 방법 |
Also Published As
Publication number | Publication date |
---|---|
DE102005044073A1 (de) | 2006-03-23 |
US20060053361A1 (en) | 2006-03-09 |
JP2006079811A (ja) | 2006-03-23 |
US7783941B2 (en) | 2010-08-24 |
KR100634414B1 (ko) | 2006-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100634414B1 (ko) | 에러 검출용 패러티 발생기를 구비한 낸드 플래시 메모리 장치 및 그것의 에러 검출 방법 | |
KR101251636B1 (ko) | 반도체 기억 장치 | |
US8315116B2 (en) | Repair circuit and repair method of semiconductor memory apparatus | |
US7366946B2 (en) | ROM redundancy in ROM embedded DRAM | |
KR100265765B1 (ko) | 빌트인 셀프 테스트 회로를 구비한 결함구제회로 및 이를 사용한 결함구제방법 | |
US20120239866A1 (en) | Non-volatile memory with error correction for page copy operation and method thereof | |
KR102556939B1 (ko) | 오티피 메모리 회로 및 이를 포함하는 반도체 장치 | |
US7937647B2 (en) | Error-detecting and correcting FPGA architecture | |
KR101936354B1 (ko) | 메모리 장치 및 이의 테스트 방법 | |
US9847142B2 (en) | Semiconductor apparatus and repair method thereof | |
TW201503145A (zh) | 在nand陣列中儲存及讀取可靠資訊的方法及裝置 | |
JP5548341B2 (ja) | フラッシュメモリ装置及びその駆動方法 | |
US10229025B2 (en) | Non-volatile memory repair circuit | |
US9177672B2 (en) | Methods of operating memory involving identifiers indicating repair of a memory cell | |
US11243828B2 (en) | Semiconductor apparatus and semiconductor system including the semiconductor apparatus | |
US8325546B2 (en) | Method and system for processing a repair address in a semiconductor memory apparatus | |
KR20100085657A (ko) | 불휘발성 메모리 소자 및 그 동작 방법 | |
KR20190075354A (ko) | 메모리 장치 및 메모리 장치의 동작 방법 | |
US20080151659A1 (en) | Semiconductor memory device | |
KR20060023427A (ko) | 카피백 프로그램 동작 중에 에러를 검출하는 낸드 플래시메모리 장치 및 에러 검출 방법 | |
KR100632949B1 (ko) | 낸드 플래시 메모리 장치 및 그것의 카피백 프로그램 방법 | |
US6813200B2 (en) | Circuit configuration for reading out a programmable link | |
KR102031143B1 (ko) | 데이터 저장회로 및 이를 포함하는 메모리의 리페어 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120925 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20151001 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160930 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180927 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190930 Year of fee payment: 14 |