KR20060009885A - Double sided wiring board, double sided wiring board manufacturing method, and multilayer wiring board - Google Patents
Double sided wiring board, double sided wiring board manufacturing method, and multilayer wiring board Download PDFInfo
- Publication number
- KR20060009885A KR20060009885A KR1020057020772A KR20057020772A KR20060009885A KR 20060009885 A KR20060009885 A KR 20060009885A KR 1020057020772 A KR1020057020772 A KR 1020057020772A KR 20057020772 A KR20057020772 A KR 20057020772A KR 20060009885 A KR20060009885 A KR 20060009885A
- Authority
- KR
- South Korea
- Prior art keywords
- wiring board
- double
- hole
- core substrate
- sided wiring
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 79
- 238000007747 plating Methods 0.000 claims abstract description 140
- 238000000034 method Methods 0.000 claims abstract description 109
- 229910000679 solder Inorganic materials 0.000 claims abstract description 72
- 238000005498 polishing Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims description 280
- 229920005989 resin Polymers 0.000 claims description 84
- 239000011347 resin Substances 0.000 claims description 84
- 239000000463 material Substances 0.000 claims description 58
- 238000007772 electroless plating Methods 0.000 claims description 54
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 53
- 230000008569 process Effects 0.000 claims description 49
- 239000004065 semiconductor Substances 0.000 claims description 49
- 238000005530 etching Methods 0.000 claims description 38
- 238000009713 electroplating Methods 0.000 claims description 14
- 239000000126 substance Substances 0.000 claims description 12
- 230000000873 masking effect Effects 0.000 claims description 8
- 230000003746 surface roughness Effects 0.000 claims description 8
- 238000011161 development Methods 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 3
- 239000000654 additive Substances 0.000 abstract description 8
- 230000000996 additive effect Effects 0.000 abstract description 3
- 239000011162 core material Substances 0.000 description 230
- 239000010949 copper Substances 0.000 description 60
- 239000010931 gold Substances 0.000 description 17
- 230000000052 comparative effect Effects 0.000 description 12
- 238000012545 processing Methods 0.000 description 11
- 238000012986 modification Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 10
- 239000004745 nonwoven fabric Substances 0.000 description 10
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- XLJMAIOERFSOGZ-UHFFFAOYSA-M cyanate Chemical compound [O-]C#N XLJMAIOERFSOGZ-UHFFFAOYSA-M 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 229920000106 Liquid crystal polymer Polymers 0.000 description 5
- 239000004760 aramid Substances 0.000 description 5
- 229920003235 aromatic polyamide Polymers 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 229920001187 thermosetting polymer Polymers 0.000 description 5
- 229920000544 Gore-Tex Polymers 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 4
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 4
- 229910002092 carbon dioxide Inorganic materials 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 4
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 4
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 4
- 150000004968 peroxymonosulfuric acids Chemical class 0.000 description 4
- -1 polytetrafluoroethylene Polymers 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 239000001569 carbon dioxide Substances 0.000 description 3
- 229920001955 polyphenylene ether Polymers 0.000 description 3
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 3
- 239000004810 polytetrafluoroethylene Substances 0.000 description 3
- XFXPMWWXUTWYJX-UHFFFAOYSA-N Cyanide Chemical compound N#[C-] XFXPMWWXUTWYJX-UHFFFAOYSA-N 0.000 description 2
- 238000002507 cathodic stripping potentiometry Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229960003280 cupric chloride Drugs 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229940078162 triadine Drugs 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- 229920000265 Polyparaphenylene Polymers 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000010909 process residue Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000452 restraining effect Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/025—Abrading, e.g. grinding or sand blasting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0353—Making conductive layer thin, e.g. by etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/26—Cleaning or polishing of the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
본 발명은, 코어 기재의 양면에 배선층이 설치되고, 코어 기재에 배열 설치된 관통구멍을 매개로 양면의 배선층이 전기적으로 접속되며, 또 소정의 단자부가 노출된 상태에서, 그 양면을 덮는 솔더 레지스트가 배열 설치된 구조의 양면 배선기판 및 그 제조방법에 관한 것이다. In the present invention, the wiring layers are provided on both surfaces of the core substrate, and the wiring layers on both sides are electrically connected through the through-holes arranged in the core substrate, and the solder resist covering the both surfaces is exposed while the predetermined terminal portion is exposed. The present invention relates to a double-sided wiring board having an array structure and a method of manufacturing the same.
근래, 전자기기의 점차적인 소형화나 경량화에 대응하기 위해, 다층의 프린트기판(이하, 다층배선기판이라고 함)에서는, 종래의 첩합형(貼合型) 프린트기판에 비해 미세한 배선패턴을 고밀도로 수용할 수 있는 것으로, 코어 기재의 양면에 배선층을 배열 설치한 코어 기판을 이용해서, 당해 코어 기재의 양면에 순차로 절연층, 배선층으로 이루어진 빌드업 층을 더 적층 형성하여 가는 빌드업 방식의, 빌드업 형 다층배선기판(이하, 빌드업 기판이라고도 함)이 여러 가지 개발되어 있고, 그 제작법도 여러 가지이다.In recent years, in order to cope with the gradual reduction in size and weight of electronic devices, multilayer printed circuit boards (hereinafter referred to as multilayer wiring boards) accommodate a finer wiring pattern at a higher density than conventional bonded printed circuit boards. It is possible to build a build-up method in which a build-up layer made of an insulation layer and a wiring layer is further laminated on both surfaces of the core substrate, using a core substrate having wiring layers arranged on both sides of the core substrate. Up-type multilayer wiring boards (hereinafter also referred to as build-up boards) have been developed in various ways, and their fabrication methods are also various.
또, 전자기기의 소형화에 대응하기 위해, 전자기기에 탑재되는 반도체 부품을 고밀도로 실장(實漿)하는 것이 요구되고 있고, 반도체장치의 성능향상에 수반하는 요구로서 반도체칩을 페이스다운 구조로 마더보드 등의 배선회로기판에 실장(mount)하는 플립칩 방식이 주목되고 있다.In addition, in order to cope with the miniaturization of electronic devices, it is required to mount semiconductor components mounted on the electronic devices with high density, and the semiconductor chips have a face-down structure as a demand accompanying the improvement of the performance of semiconductor devices. Background Art A flip chip method of mounting on a wiring circuit board such as a board has attracted attention.
이와 같은 것 중에서, 빌드업 몰드의 다층배선기판(빌드업 기판)을 인터포저로 이용해서, 당해 양면 배선기판에 반도체칩을 플립칩 방식 또는 와이어본딩 방식으로 실장하는 것도 행해지고 있다.Among these, a semiconductor chip is mounted on the double-sided wiring board by a flip chip method or a wire bonding method by using a multi-layer wiring board (build-up board) of the build-up mold as an interposer.
예컨대, 도 9에 도시된 것과 같이, 다층배선기판(10)의 솔더 레지스트(12) 상에 페이스 다운으로 반도체칩(20)을 플립칩 방식으로 납땜 범프(21)에다 접합해서 탑재하고서, 반도체칩(20)과 다층배선기판(10)의 솔더 레지스트(12) 사이의 공극에 언더 필(30)을 충전하고, 다시 밀봉용 수지(40)로 반도체칩(20)과 납땜 범프(21) 및 배선부재(11)를 밀봉하고 있다.For example, as shown in FIG. 9, the
한편, 플립칩이라 함은 베어 칩(bare chip)에 Au나 납땜의 범프라는 접속 돌기를 붙인 것으로 이루어지고, 다핀(多pin)으로 고주파 특성이나 소형화의 요구로 인해, 단자는 통상 에리어 어레이 형상으로, 실장성도 좁은 피치인 것이 채용되고 있다.On the other hand, a flip chip is formed by attaching a connection chip between a bare chip and a bumper of Au or solder, and the terminals are usually in an area array shape due to the high frequency characteristics and the demand for miniaturization due to the multiple pins. The thing with a narrow pitch also is employable.
플립칩 법은 IBM에 의해 1963년에 실용화된 방법으로, 플립칩의 범프를 매개로 회로기판의 배선전극과 접속하는 것으로, 칩 마운트와 전기적 접속을 한 번에 실행하기 위해, 칩의 핀 수가 증가하더라도 조립에 요하는 시간이 증가하지 않아, 다핀 대응에 뛰어난 접속방식이라 할 수 있다.The flip chip method is a method practically applied by IBM in 1963. The flip chip is connected to a wiring electrode of a circuit board via bumps of a flip chip, and the number of pins of the chip is increased in order to perform chip mount and electrical connection at once. Even if it does not increase the time required for assembly, it can be said to be an excellent connection method for multi-pin response.
여기서, 1예로서 종래의 빌드업 기판에서의 코어 기판의 제조방법을, 도 7을 기초로 간단히 설명해 둔다.Here, as an example, the manufacturing method of the core board | substrate in the conventional buildup board | substrate is briefly demonstrated based on FIG.
먼저, 코어 재(711)의 양면에 동박(712)을 배열 설치한 동장(銅張) 적층판(710)에, 드릴머신을 이용해서 기계적으로 스루홀(715)을 형성한다(도 7a).First, a
다음, 스루홀(715) 내를 세정하고, 무전해 도금으로 전체 면에 소정의 두께로 동 도금층(720)을 형성시켜, 스루홀(715; 도 7a) 내를 도전화(導電化)하고, 그 후 전해동 도금으로 전체 면에 소정의 두께로 동 도금의 동 도금층(730)을 형성해서 스루홀(715) 내를 전기적으로 접속시킨다(도 7b).Next, the inside of the
다음, 스루홀(715) 내에 도전성 금속재료 또는 비도전성 페이스트로 된 충전재료(740)를 충전(充塡)하고, 물리적 연마로 표면 평활처리를 실행한다(도 7c).Next, the
그 후, 드라이필름 레지스트 또는 액상 레지스트로 성막처리(成膜處理)를 실행하고, 소정 패턴으로 노광 및 현상(現像)을 실행하여 레지스트패턴을 형성한다. 다음, 이 레지스트패턴을 마스크로 해서 동 도금층(730), 무전해동(720) 및 동박(712)을 패턴에칭함으로써, 도금 스루홀부(750)와 소망하는 회로배선(도시되지 않음)을 형성시켜, 코어 기판(760)이 형성되도록 한다(도 7d).Thereafter, a film forming process is performed with a dry film resist or a liquid resist, and exposure and development are performed in a predetermined pattern to form a resist pattern. Next, by pattern-etching the
그 후, 이와 같이 해서 제조된 코어 기판(760; 7d)의 양면에, 빌드업 법으로 고밀도 배선을 형성시켜, 빌드업 다층배선기판을 형성한다. 이 빌드업 다층배선기판은, 반도체 패키지용 인터포저로서, 예컨대 도 8에 도시된 것과 같이 해서 이용한다.Thereafter, high-density wiring is formed on both surfaces of the core substrate 760 (7d) thus produced by the build-up method to form a build-up multilayer wiring board. This buildup multilayer wiring board is used as a semiconductor package interposer, for example, as shown in FIG.
도 8에 도시된 다층배선기판(810)은, 이하와 같이 제조할 수가 있다.The
즉, 코어 기판(760; 도 7d)의 양면에 유리 크로스 에폭시수지(프리프레그) 내지 수지의 절연층(851, 851a)을 형성하고, 탄산가스 레이저 또는 UV-YAG 레이저를 이용해서 코어 기판(760) 상의 도금 스루홀(750; 도 7d)이나 회로배선의 소망하는 곳이 노출되도록 작은 직경의 구멍부를 각 절연층(851, 851a)의 소정 위치에 형성한다.That is, glass cross-epoxy resin (prepreg) to resin insulating
그리고, 세정 후, 구멍부 내에 무전해도금으로 도전층을 형성하고, 드라이 필름 레지스트를 라미네이트 해서 소정 패턴을 마스크로 하여, 상기의 구멍부를 포함한 노출부에 전해도금으로 비어(871)를 형성시켜 1층째의 빌드업 층을 형성한다.Then, after washing, a conductive layer is formed by electroless plating in the hole, the dry film resist is laminated, and a predetermined pattern is used as a mask, and
이 조작을 반복해서 복수의 빌드업 층(도시한 예에서는 양면에 각 2층)을 형성시키면 다층배선기판(810)이 제조된다.By repeating this operation, a plurality of build-up layers (two layers on each side in the illustrated example) are formed to produce a
그리고, 반도체칩 탑재 측의 빌드업 층에는, 필요한 배선과 함께 반도체칩 탑재용 접속 패드(865)가 형성되어 있다.In the buildup layer on the semiconductor chip mounting side, a semiconductor chip
다음, 접속용 패드부(865, 855)를 개구시켜 솔더 레지스트(885)를 배열 설치해 놓는다.Next, the
이와 같은 다층배선기판(810)에서는, 반도체칩 탑재용 접속용 패드(865)에 납땜 등의 금속 펌프(891)를 매개로 반도체칩(890)을 탑재할 수가 있게 된다.In such a
또, 다층배선기판(810)의 이면측 외부에 접속단자(880)가 설치되어 있어, 프린트 배선판(마더보드 등)에 탑재할 수가 있게 된다.In addition, a
한편, 도 8은, 다층배선기판의 일부를 간략화 해서 나타낸 것이다.8 simplifies and shows a part of the multilayer wiring board.
물론, 도 8에 도시된 빌드업 다층배선기판에 반도체칩을 와이어본딩으로 접 속해서, 당해 다층배선기판을 반도체 패키지용 인터포저로 이용할 수도 있다.Of course, the semiconductor chip may be connected to the build-up multilayer wiring board illustrated in FIG. 8 by wire bonding, and the multilayer wiring board may be used as an interposer for a semiconductor package.
도 7에 도시된 종래의 방법으로 형성된 코어 기판(760)은, 매커니컬 드릴로 스루홀을 형성하고, 서브 트랙티브법으로 배선을 형성하도록 되어 있기 때문에, 스루홀 직경/랜드 직경으로는 150㎛/350㎛ 레벨 보다 작게 하기가 어렵고, 또 서브 트랙티브법에 의한 라인 형성이기 때문에, 라인/스페이스로는 50㎛/50㎛ 이하의 것을 제조하기가 어렵다.Since the
이와 같은 코어 기판(760)만으로는 배선의 밀도를 높일 수 없기 때문에, 현실적으로는 도 8에 도시된 것과 같은 빌드업 층 2층, 또는 1층을 설치한 빌드업 다층배선기판을 반도체 패키지용 인터포저로 이용함으로써, 고밀도 배선, 배선의 둘러침 한계에 대응하도록 되어 있다. 그러나, 이와 같은 빌드업 다층배선기판의 제작에는 공정 수가 많아, 비용 상승으로 직접적으로 이어지고 있다.Since only the
더구나, 도 8에 도시된 것과 같은 배선기판에서는, 스루홀에서 전력손실이 커 고주파를 필요로 하는 용도에는 적합하지 않았다(일본국 특허출원 제2002-299665호 참조).In addition, in the wiring board as shown in Fig. 8, the power loss is large in the through hole, which is not suitable for applications requiring high frequency (see Japanese Patent Application No. 2002-299665).
상기와 같이, 종래의 서브 트랙티브법에 의해 형성된 코어 기판을 그대로 반도체 패키지용 배선기판으로 이용함에는, 배선밀도의 문제의 면과 배선의 둘러침의 면에서 문제가 있어 실용적이지 못하다. 현재의 상황에서는, 코어 기판의 양면에 빌드업 층을 형성한 빌드업 다층배선기판을 패키지용 배선기판으로 이용하고 있지만, 이와 같은 빌드업 다층배선기판을 제작함에는 공정이 길고, 번잡하며, 고비용으로도 되고, 또 스루홀에서 전력손실이 커서 고주파의 입출력을 필요로 하는 용도 에는 적합하지 않아, 대응이 요구되고 있다.As described above, when the core substrate formed by the conventional subtractive method is used as the semiconductor package wiring board as it is, there is a problem in terms of wiring density and in terms of enclosing the wiring, which is not practical. In the present situation, a buildup multilayer wiring board having a buildup layer formed on both surfaces of a core board is used as a package wiring board. However, the process of manufacturing such a buildup multilayer wiring board is long, complicated, and expensive. In addition, since the power loss is large in the through-hole, it is not suitable for applications requiring high-frequency input and output, and a response is required.
본 발명은 상기한 점을 감안하여 발명된 것으로, 고밀도 실장에 대응할 수 있고, 또 종래의 빌드업 다층배선기판 보다 생산성 면에서 뛰어나고, 또한 고주파 입출력의 전력손실 문제를 해결할 수 있는 패키지용 배선기판을 제공하는 것을 목적으로 한다.The present invention has been invented in view of the above point, and provides a package wiring board that can cope with high-density mounting and is more productive than conventional build-up multilayer wiring boards and can solve the power loss problem of high-frequency input and output. It aims to provide.
특히, 반도체칩 조립에서의 와이어본딩이나 플립칩 접합을 할 때 가로로 미끄러지기 어려워, 충전형의 스루홀 상의 패임(덴트라고도 함)이 없는 구조이면서 배선 두께의 오차를 균일하게 할 수가 있는 패키지용 배선기판을 확실히 제공하는 것을 목적으로 한다.Particularly, it is difficult to slide horizontally when wire bonding or flip chip bonding in semiconductor chip assembly, and there is no structure of filling through hole (also called dent) in the package, and it is possible to make the wiring thickness error uniform. It is an object to provide a wiring board reliably.
동시에, 이와 같은 배선기판을 제조하기 위한 배선기판 제조방법을 제공하는 것을 목적으로 한다.At the same time, an object of the present invention is to provide a wiring board manufacturing method for manufacturing such a wiring board.
본 발명은, 양면에 조면화 기재면(基材面)을 가진 코어 기재와, 이 코어 기재의 각 기재면에 설치된 배선층을 갖추되, 각 배선층 끼리는 코어 기재에 설치된 관통구멍을 매개로 도통되어 있는 것을 특징으로 하는 양면 배선기판이다.The present invention provides a core substrate having a roughened substrate surface on both surfaces thereof, and a wiring layer provided on each substrate surface of the core substrate, wherein each wiring layer is conducted through a through hole provided in the core substrate. It is a double-sided wiring board, characterized in that.
본 발명은, 관통구멍 내에 도통부가 충전(充塡)되어 있는 것을 특징으로 하는 양면 배선기판이다.The present invention is a double-sided wiring board, characterized in that a conductive portion is filled in a through hole.
본 발명은, 코어 기재의 양면에 설치된 각 배선층에 단자부를 노출시킨 상태에서 솔더 레지스트가 설치된 것을 특징으로 하는 양면 배선기판이다.The present invention is a double-sided wiring board, wherein a solder resist is provided in a state where the terminal portion is exposed to each wiring layer provided on both sides of the core substrate.
본 발명은, 코어 기재의 양면에 설치된 각 배선층의 외면이, 관통구멍의 도통부 외면과 함께 평탄화처리가 되어 있는 것을 특징으로 하는 양면 배선기판이다.The present invention is a double-sided wiring board, wherein the outer surface of each wiring layer provided on both surfaces of the core substrate is flattened together with the outer surface of the conductive portion of the through hole.
본 발명은, 코어 기재의 양면의 기재면 표면거칠기는, 각각 10점 평균 거칠기(RzJIS)가 2㎛~10㎛의 범위 내에 있음을 특징으로 하는 양면 배선기판이다.In the present invention, the surface roughness of the substrate surface on both sides of the core substrate is a double-sided wiring board, wherein the ten-point average roughness RzJIS is in the range of 2 µm to 10 µm, respectively.
본 발명은, 양면 배선기판이, 반도체 패키지용 양면 배선기판임을 특징으로 하는 양면 배선기판이다.The present invention is a double-sided wiring board, characterized in that the double-sided wiring board is a double-sided wiring board for semiconductor packages.
본 발명은, 코어 기재의 일면 측의 단자부가, 반도체칩과 접속하기 위한 접속 패드로 되어 있고, 다른 면 측의 단자부는 외부회로와 접속하기 위한 외부접속단자로 되어 있는 것을 특징으로 하는 양면 배선기판이다.The double-sided wiring board according to the present invention is characterized in that the terminal portion on one side of the core substrate is a connection pad for connecting with a semiconductor chip, and the terminal portion on the other side is an external connection terminal for connecting with an external circuit. to be.
본 발명은, 코어 기재의 양면에 설치된 단자부가, 안쪽에서 바깥쪽을 향해 순차로 배치된 Ni도금층과 Au도금층을 갖도록 된 것을 특징으로 하는 양면 배선기판이다.The present invention is a double-sided wiring board, characterized in that the terminal portions provided on both sides of the core substrate have a Ni-plated layer and an Au-plated layer, which are sequentially arranged from the inside toward the outside.
한편, 여기서의 평탄화처리는, 관통구멍의 외표면을 포함해서 각 배선층의 배선부의 외표면 쪽이 모두 동일 평면상에 있고, 또 평탄면으로 되도록 하기 위한 것이다. 이 평탄화처리는, 기계적 연마 또는 화학기계적 연마로 행해진다. 패키지지용 배선기판인 경우, 기판 내에서 각 표면은 동일 평면에서 ±5㎛ 이내의 오차범위로 그 위치를 억제하도록 되어 있다.On the other hand, the planarization processing here is to ensure that the outer surface side of the wiring portion of each wiring layer, including the outer surface of the through hole, is on the same plane and becomes a flat surface. This planarization treatment is performed by mechanical polishing or chemical mechanical polishing. In the case of a package wiring board, each surface in the substrate is designed to suppress its position within an error range of ± 5 μm in the same plane.
또, 여기서의 10점 평균 거칠기(RzJIS)는, JIS B0601-2001에 의한 정의 내지 표시에 따른다.In addition, the 10-point average roughness RzJIS here conforms to the definition or display by JISB0601-2001.
이에 의하면, 거칠기 곡선으로부터 그 평균선의 방향으로 기준길이 만큼을 빼낸다. 이 빼내어진 부분의 평균선으로부터 종배율(縱倍率)방향으로 측정한, 가장 높은 산정에서 5번째까지의 산정의 표고의 절대치의 평균값과, 가장 낮은 골짜기 바닥에서 5번째 골짝기 바닥의 표고의 절대치의 평균값과의 합을 구해 이 값을 마이크로미터(㎛)로 나타낸 것을 10점 평균 거칠기(RzJIS)라 하는바, 여기서는 기준길이를 O.25mm로 하였다.According to this, only the reference length is subtracted from the roughness curve in the direction of the average line. The average value of the absolute value of the elevation of the highest peak to the fifth peak measured from the average line of the extracted portion and the absolute value of the elevation of the fifth valley bottom from the lowest valley floor. The sum of the average value and the value expressed in micrometers (µm) are referred to as 10-point average roughness (RzJIS). Here, the reference length was set to 0.25 mm.
또, 상기에서, 코어 기판의 양면에 단자부를 노출시킨 상태에서, 솔더 레지스트를 설치함으로써, 소정의 단자부 영역만을 노출되도록 솔더 레지스트에 개구를 설치할 수가 있다. 또한, 소정의 단자부 영역을 노출시키고, 또 배선기판의 반도체칩 탑재영역 전체를 개구하도록 솔더 레지스트를 설치하여도 좋다.In addition, by providing the solder resist in the state where the terminal portions are exposed on both surfaces of the core substrate, openings can be provided in the solder resist so that only a predetermined terminal portion region is exposed. Further, a solder resist may be provided so as to expose a predetermined terminal portion region and open the entire semiconductor chip mounting region of the wiring board.
본 발명은, 관통구멍 내면에 도전(導電) 도금층이 설치되고, 관통구멍 내에 레지스트가 충전되어 있는 것을 특징으로 하는 양면 배선기판이다.The present invention is a double-sided wiring board, wherein a conductive plating layer is provided on an inner surface of a through hole, and a resist is filled in the through hole.
본 발명은, 코어 기재의 양면에 설치된 각 배선층에, 단자부가 노출된 상태에서 솔더 레지스트가 설치된 것을 특징으로 하는 양면 배선기판이다.The present invention is a double-sided wiring board, wherein solder resist is provided on each wiring layer provided on both sides of the core substrate in a state where the terminal portion is exposed.
본 발명은, 코어 기재의 양면의 기재면의 표면거칠기는, 각각 10점 평균 거칠기(RzJIS)가 2㎛~10㎛의 범위 내에 있음을 특징으로 하는 양면 배선기판이다.In the present invention, the surface roughness of the substrate surface on both sides of the core substrate is a double-sided wiring board, wherein each of the ten point average roughness RzJIS is in the range of 2 µm to 10 µm.
본 발명은, 양면 배선기판이, 반도체 패키지용 양면 배선기판임을 특징으로 하는 양면 배선기판이다.The present invention is a double-sided wiring board, characterized in that the double-sided wiring board is a double-sided wiring board for semiconductor packages.
본 발명은, 코어 기재의 일면 측의 단자부가, 반도체칩과 접속하기 위한 접속 패드로 되어 있고, 다른 면 측의 단자부는 외부회로와 접속하기 위한 외부접속단자로 되어 있는 것을 특징으로 하는 양면 배선기판이다.The double-sided wiring board according to the present invention is characterized in that the terminal portion on one side of the core substrate is a connection pad for connecting with a semiconductor chip, and the terminal portion on the other side is an external connection terminal for connecting with an external circuit. to be.
본 발명은, 코어 기재의 양면에 설치된 단자부가, 안쪽으로부터 바깥쪽을 향해 순차적으로 배치된 Ni도금층과 Au도금층을 갖도록 된 것을 특징으로 하는 양면 배선기판이다.The present invention is a double-sided wiring board, wherein terminal portions provided on both sides of the core substrate have Ni-plated layers and Au-plated layers sequentially arranged from the inside toward the outside.
한편, 여기서의 10점 평균 거칠기(RzJIS)는, JIS B0601-2001에 의한 정의 내지 표시에 따른다.In addition, the 10-point average roughness RzJIS here follows the definition or display by JISB0601-2001.
이에 의하면, 거칠기 곡선으로부터 그 평균선의 방향으로 기준길이 만큼을 빼낸다. 이 빼내어진 부분의 평균선으로부터 종배율방향으로 측정한 가장 높은 산정에서 5번째까지의 산정의 표고의 절대치의 평균값과, 가장 낮은 골짜기 바닥에서 5번째의 골짝기 바닥의 표고의 절대치의 평균값과의 합을 구하고 이 값을 마이크로미터(㎛m)로 나타낸 것을 10점 평균 거칠기(RzJIS)라 하는바, 여기서는 기준길이를 O.25mm으로 하였다.According to this, only the reference length is subtracted from the roughness curve in the direction of the average line. The sum of the absolute value of the elevation of the highest to fifth calculations measured from the average line of the extracted portion in the vertical magnification direction and the average of the absolute value of the elevation of the fifth valley floor to the lowest valley floor. This value was expressed in micrometers (µm) and was referred to as 10-point average roughness (RzJIS). Here, the reference length was defined as 0.25 mm.
본 발명은, 코어 기재의 관통구멍의 단면이 대략 사다리꼴 형상을 하도록 된 것을 특징으로 하는 양면 배선기판이다.The present invention is a double-sided wiring board, characterized in that the cross section of the through hole of the core base material has a substantially trapezoidal shape.
본 발명은, 코어 기판의 관통구멍은 일단으로부터 내부를 향해 그 구멍직경이 감소하여 단면이 제1사다리꼴 형상을 가짐과 더불어, 내부로부터 타단을 향해 그 구멍직경이 증가하고 단면이 제2사다리꼴 형상을 갖는 것을 특징으로 하는 양면 배선기판이다.According to the present invention, the through hole of the core substrate decreases in diameter from one end toward the inside thereof to have a first trapezoidal shape in cross section, and increases the hole diameter from the inside toward the other end, and the second trapezoidal shape in cross section increases. It is a double-sided wiring board having a.
본 발명은, 관통구멍의 제1사다리꼴 형상이, 제2사다리꼴 형상 보다 큰 형상으로 된 것을 특징으로 하는 양면 배선기판이다.The present invention is a double-sided wiring board, wherein the first trapezoidal shape of the through hole has a shape larger than the second trapezoidal shape.
본 발명은, 양면에 조면화된 기재면을 가진 코어 기재와, 이 코어 기재의 각 기재면에 설치된 배선층을 갖추되, 각 배선층끼리 코어 기재에 설치된 관통구멍을 매개로 도통되어 있는 양면 배선기판을 제조하는 방법에서, 코어 기재용 절연성 수지필름의 양면에, 조면을 가진 Cu박(箔)을 이 조면이 절연성 수지필름 측을 향하도록 해서 압착 적층하는 공정과, 절연성 수지필름 상의 Cu박을 에칭으로 제거하고, Cu박의 조면을 절연성 수지필름의 양면에 전사함으로써 코어 기재를 만드는 공정과, 이 코어 기재에 관통구멍을 레이저로 형성하는 공정과, 코어 기재의 양면 및 관통구멍 내면에 무전해도금을 실시해서 무전해도금층을 형성하는 공정과, 코어 기재의 양면에 레지스트패턴을 형성하고, 무전해도금층을 통전층으로 해서 전해 Cu도금을 실시하여 전해 Cu도금층을 형성하는 공정과, 레지스트패턴을 제거한 후, 바깥으로 노출되는 불필요한 무전해도금층을 플래시 에칭으로 제거하는 공정을 구비한 것을 특징으로 하는 양면 배선기판 제조방법이다.The present invention provides a core substrate having a substrate surface roughened on both sides, and a wiring layer provided on each substrate surface of the core substrate, wherein each wiring layer is connected to each other via a through hole provided in the core substrate. In the manufacturing method, a step of pressing and laminating a Cu foil having a rough surface on both surfaces of the insulating resin film for core substrates with the rough surface facing the insulating resin film side, and Cu foil on the insulating resin film by etching Removing, and transferring the rough surface of Cu foil to both sides of the insulating resin film to form a core substrate; forming a through hole in the core substrate with a laser; and electroless plating on both surfaces of the core substrate and the inner surface of the through hole. Performing a step of forming an electroless plated layer, and forming a resist pattern on both sides of the core substrate, and electrolytic Cu plating by using the electroless plated layer as an electrically conductive layer. and a step of forming a plating layer and removing a resist pattern and then removing unnecessary electroless plating layers exposed to the outside by flash etching.
본 발명은, 전해 Cu도금층을 형성할 때, 전해도금층에 의해 관통구멍 내에 충전되는 도전부를 형성하도록 하는 것을 특징으로 하는 양면 배선기판 제조방법이다.The present invention is a method for manufacturing a double-sided wiring board, wherein when the electrolytic Cu plating layer is formed, a conductive portion filled in the through hole by the electroplating layer is formed.
본 발명은, 무전해도금층을 형성하기 전에 관통구멍 내면에 디스미어처리를 실시하는 것을 특징으로 하는 양면 배선기판의 제조방법이다.The present invention is a method for producing a double-sided wiring board, wherein a desmearing treatment is performed on the inner surface of the through-hole before the electroless plating layer is formed.
본 발명은, 전해 Cu도금층에 대해, 기계적 연마 또는 화학기계적 연마를 실행하여 전해 Cu도금층을 평탄화하는 것을 특징으로 하는 양면 배선기판 제조방법이다.The present invention is a method for producing a double-sided wiring board, wherein the electrolytic Cu plating layer is planarized by performing mechanical polishing or chemical mechanical polishing on the electrolytic Cu plating layer.
본 발명은, 무전해도금층을 플래시 에칭으로 제거한 후, 코어 기재의 양면의 전해 Cu도금층 상에 감광성의 솔더 레지스트를 도포해서 솔더 레지스트층을 형성하는 공정과, 솔더 레지스트층을 마스킹 노광하고 현상하여 전해 Cu도금층의 일부를 노출시켜 단자부를 형성하는 공정을 더 구비한 것을 특징으로 하는 양면 배선기판 제조방법이다.After removing an electroless plating layer by flash etching, this invention apply | coats the photosensitive solder resist on the electrolytic Cu plating layer of both surfaces of a core base material, and forms a soldering resist layer, and exposes and develops a soldering resist layer by masking exposure. And a step of forming a terminal portion by exposing a part of the Cu plating layer.
본 발명은, 절연성 수지필름에 압착되는 Cu박의 조면이, 10점 평균 거칠기(RzJIS)가 2㎛~10㎛의 표면거칠기를 갖는 것임을 특징으로 하는 양면 배선기판 제조방법이다.This invention is the manufacturing method of the double-sided wiring board characterized by the rough surface of Cu foil crimped | bonded to an insulating resin film having a 10-point average roughness (RzJIS) surface roughness of 2 micrometers-10 micrometers.
본 발명은, 코어 기재의 한쪽 면에 레이저를 과잉으로 반사하지 않는 덧댐판을 배치하고서, 코어 기재의 다른 쪽 면에서 레이저 조사를 실행하여 코어 기재에 관통구멍을 형성하도록 된 것을 특징으로 하는 양면 배선기판 제조방법이다.According to the present invention, a double-sided wiring is provided so as to form a through hole in the core substrate by arranging an overlay plate which does not excessively reflect the laser on one surface of the core substrate, and performing laser irradiation on the other surface of the core substrate. Substrate manufacturing method.
본 발명은, 단자부 표면에, 순차로 Ni도금 및 Au도금을 실시하는 것을 특징으로 하는 양면 배선기판 제조방법이다.The present invention is a method for producing a double-sided wiring board, characterized in that Ni plating and Au plating are sequentially performed on the surface of the terminal portion.
본 발명은, 전해 Cu도금층을 형성할 때, 코어 기재의 양면에 드라이필름 레지스트를 설치하고서, 마스킹 노광을 실행하고 현상을 해서 레지스트패턴을 형성하는 것을 특징으로 하는 양면 배선기판 제조방법이다.The present invention is a method for manufacturing a double-sided wiring board, wherein when forming an electrolytic Cu plating layer, dry film resists are provided on both surfaces of the core substrate, masking exposure is performed, and development is performed to form a resist pattern.
본 발명은, 무전해도금층을 플래시에칭으로 제거한 후, 코어 기재의 양면의 전해 Cu도금층 상에 감광성의 솔더 레지스트를 도포해서 솔더 레지스트층을 형성함과 더불어, 솔더 레지스트에 의해 관통구멍을 충전하는 공정과, 솔더 레지스트층을 마스킹 노광하고 현상을 해서 전해 Cu도금층의 일부를 노출시켜 단자부를 형성하는 공정을 더 구비한 것을 특징으로 하는 양면 배선기판 제조방법이다.The present invention, after removing the electroless plating layer by flash etching, applying a photosensitive solder resist on both surfaces of the electrolytic Cu plating layer of the core substrate to form a solder resist layer, and filling the through-holes with the solder resist And a step of masking and exposing the solder resist layer to develop and exposing a part of the electrolytic Cu plating layer to form a terminal portion.
본 발명은, 절연성 수지필름에 압착되는 Cu박의 조면이, 10점 평균 거칠기(RzJIS)가 2㎛~10㎛의 표면거칠기를 갖도록 하는 것을 특징으로 하는 양면 배선기판 제조방법이다.This invention is a manufacturing method of the double-sided wiring board which makes the rough surface of Cu foil crimped | bonded to an insulating resin film have a 10-point average roughness (RzJIS) surface roughness of 2 micrometers-10 micrometers.
본 발명은, 코어 기재의 한쪽 면에 레이저를 과잉으로 반사하지 않는 덧댐판을 배치하고서, 코어 기재의 다른 쪽 면에서 레이저 조사를 실행하여 코어 기재에 관통구멍을 형성하는 것을 특징으로 하는 양면 배선기판 제조방법이다.The double-sided wiring board according to the present invention is characterized by arranging an overlay plate which does not excessively reflect a laser on one side of the core substrate, and performing through laser irradiation on the other side of the core substrate to form through holes in the core substrate. It is a manufacturing method.
본 발명은, 단자부 표면에, 순차로 Ni도금 및 Au도금을 실시하는 것을 특징으로 하는 양면 배선기판 제조방법이다.The present invention is a method for producing a double-sided wiring board, characterized in that Ni plating and Au plating are sequentially performed on the surface of the terminal portion.
본 발명은, 전해 Cu도금층을 형성할 때, 코어 기재의 양면에 드라이필름 레지스트를 설치하고, 마스킹 노광을 실행하고 현상을 해서 레지스트패턴을 형성하는 것을 특징으로 하는 양면 배선기판 제조방법이다.The present invention is a method for manufacturing a double-sided wiring board, wherein when forming an electrolytic Cu plating layer, dry film resists are provided on both surfaces of the core substrate, masking exposure is performed, and development is performed to form a resist pattern.
여기서는, 단자부, 랜드부 및 접속용 배선 등을 총칭해서 배선부라 한다. 배선부라 하는 경우, 접속용 배선 외에 단자부, 랜드부를 포함하는 경우도 있다.Here, the terminal part, land part, connection wiring, etc. are named generically as a wiring part. In the case of the wiring portion, the terminal portion and the land portion may be included in addition to the wiring for connection.
전해 Cu도금층을 평탄화함으로써, 전해 Cu도금층의 표면측이 모두 동일 평면상에 있고, 또 평탄면으로 되도록 한다. 이와 같은 평탄화는, 기계적 연마 또는 화학기계적 연마로, 패키지용 배선기판의 경우, 기판 내에서 각 표면을 상기 동일 평면에서 ±5㎛ 이내의 오차범위로 그 위치를 억제함으로써 이루어지게 된다.By planarizing the electrolytic Cu plating layer, the surface side of the electrolytic Cu plating layer is all on the same plane and is a flat surface. Such planarization is performed by mechanical polishing or chemical mechanical polishing, in the case of a package wiring board, by restraining its position within an error range within ± 5 μm of the same plane in the substrate.
본 발명의 양면 배선기판은, 이와 같은 구성으로 됨으로써, 고밀도 실장에 대응할 수 있고, 또 종래의 빌드업 다층배선기판과 비교해서 생산성의 점 및 고주파 입출력의 전력손실의 점에서, 뛰어난 패키지용 배선기판의 제공을 가능하도록 한다.The double-sided wiring board of the present invention has such a configuration, which can cope with high-density mounting, and is superior in terms of productivity and power loss of high-frequency input / output in comparison with the conventional build-up multilayer wiring board. To make available.
상세히는, 스루홀은 레이저로 코어 기재에 형성된 관통구멍을 갖고, 관통구멍의 직경은 150㎛ 이하로 되어 있다.In detail, the through hole has a through hole formed in the core substrate with a laser, and the diameter of the through hole is 150 µm or less.
물론, 150㎛ 보다도 큰 관통구멍을 형성할 수도 있다.Of course, the through hole larger than 150 micrometers can also be formed.
또, 레이저로 코어 기재에 관통구멍을 형성시킨 경우, 레이저 조사측 구멍의 직경을 크게, 레이저 조사측과는 반대 측의 구멍 직경을 작게 하는 단면 사다리꼴 형상으로 형성할 수가 있다. 도금으로 코어 기재의 관통구멍을 충전할 때, 충전을 하기가 쉽고, 도금에 의해 관통구멍 영역도 평탄상으로 되기 때문에, 관통구멍 영역도 평탄상으로 해서 솔더 레지스트를 양면에 배열 설치할 수가 있다. 결국, 레이저로 코어 기재에 관통구멍을 형성함으로써, 그 제작에서 작업성이 좋고, 또 뛰어난 품질로 된다.In the case where the through hole is formed in the core substrate with a laser, it is possible to form a cross-sectional trapezoidal shape in which the diameter of the laser irradiation side hole is increased and the hole diameter on the side opposite to the laser irradiation side is reduced. When the through-holes of the core substrate are filled by plating, filling is easy, and since the through-hole areas are flat by plating, the solder resists can be arranged on both sides with the through-hole areas also flat. As a result, by forming a through hole in the core substrate with a laser, the workability is good in its production and the quality is excellent.
또, 스루홀의 관통구멍은 도금 형성된 도통부에서 충전되어 관통구멍 영역도 평탄상으로 되기 때문에, 단자부(패드라고도 함)를 스루홀 영역에다 설치할 수 있게 된다.In addition, since the through hole of the through hole is filled in the plated conduction portion, the through hole region is also flat, so that the terminal portion (also called a pad) can be provided in the through hole region.
즉, 패드 온 스루홀 설계가 가능해져, 설계의 자유도가 커지게 됨과 더불어, 배선밀도의 향상이 가능해진다.That is, the pad-on through-hole design can be made, and the freedom of design becomes large, and wiring density can be improved.
종래 의 코어 기판에서는, 관통구멍을 만들기 위해 매커니컬 드릴을 이용하고 있어, 그 직경을 15㎛ 이하로 할 수가 없었다.In the conventional core board | substrate, a mechanical drill was used to make a through hole, and the diameter could not be 15 micrometers or less.
또, 코어 기재의 양면을 조면화해서 세미 애디티브법에 의한 배선형성이 가능해져, 배선이 세미 애디티브법으로 형성되어 있음에 따라, 미세한, 고밀도의 배선을 만들 수 있도록 한다.Moreover, since both surfaces of a core base material are roughened, the wiring formation by the semiadditive process is possible, and since the wiring is formed by the semiadditive process, it becomes possible to produce a fine and high density wiring.
그리고, 관통구멍 영역도 평탄상으로 되어, 솔더 레지스트를 도포하지 않고 배선층을 다층화하는 경우, 평탄한 스루홀 상에 빌드업 법에 의한 비어(바이어홀)의 배치를 확실히 실행할 수가 있게 된다. 또, 동박을 절연층을 매개로 코어 기재의 배선층 측에 적층하고, 동박을 포토에칭법으로 처리해서 배선층을 형성하면서 범프를 배선층 사이의 접속수단으로 하는 다층화 방법을 확실히 실행할 수가 있다.Then, the through-hole area is also flat, and when the wiring layer is multilayered without applying the solder resist, the via (via hole) can be reliably arranged by the build-up method on the flat through hole. Moreover, the multilayered method which makes a bump into a connection means between wiring layers can be performed reliably, laminating | stacking copper foil on the wiring layer side of a core base material through an insulation layer, and processing copper foil by the photoetching method, and forming a wiring layer.
이에 따라, 반도체 패키지용 양면 배선기판으로 이용한 경우, 도 7d에 도시된 것과 같은 코어 기판을 반도체 패키지용 인터포저로 한 경우에는 얻을 수 없는 배선의 둘러침이 가능해진다. 1층 이상의 빌드업 층을 배치한 빌드업 다층배선기판에 의한 패키지용 배선기판 대신, 본 발명의 양면 배선기판을 이용할 수가 있게 된다.As a result, when the semiconductor package is used as a double-sided wiring board for the semiconductor package, wiring that cannot be obtained when the core substrate as shown in FIG. 7D is used as the semiconductor package interposer can be obtained. The double-sided wiring board of the present invention can be used instead of the package wiring board by the buildup multilayer wiring board on which one or more buildup layers are arranged.
특히, 스루홀의 외표면을 포함해서 각 배선층의 배선부의 외표면 측은, 기계적 연마 또는 화학기계적 연마로 평탄화처리가 실시되도록 하고 있다. 이에 의해 반도체칩을 조립함에 있어 와이어본딩이나 플립칩 접합시에 가로로 미끄러지지 않아, 충전식의 스루홀 상의 패임(덴트)이 없는 구조로, 또 배선 두께의 오차를 균일하게 할 수가 있게 된다.In particular, the outer surface side of the wiring portion of each wiring layer, including the outer surface of the through hole, is subjected to planarization treatment by mechanical polishing or chemical mechanical polishing. As a result, in assembling the semiconductor chip, the semiconductor chip does not slip horizontally during wire bonding or flip chip bonding, and thus there is no structure (dentation) on the charge-through through hole, and the error in the wiring thickness can be made uniform.
또, 코어 기재의 양측의 조면화된 코어 기재면의 10점 평균 거칠기(RzJIS)로는 2㎛~10㎛의 범위가 실용레벨로서는 바람직하다.Moreover, as a 10-point average roughness (RzJIS) of the roughened core base material surface on both sides of a core base material, the range of 2 micrometers-10 micrometers is preferable as a practical use level.
RzJIS가 2㎛ 보다 작은 경우는 배선과의 밀착강도가 충분하지 않게 되고, RzjJIS를 10㎛ 보다 크게 하면, 코어 기재면의 요철이 배선의 형상에 영향을 끼쳐, 배선의 미세화를 저해하는 요인으로 됨과 더불어, 전해 Cu박의 제조에 있어 부하도 커지게 된다.If RzJIS is smaller than 2 μm, the adhesion strength with the wiring is not sufficient, and if RzjJIS is larger than 10 μm, the unevenness of the core base surface affects the shape of the wiring, which leads to the deterioration of the wiring. In addition, a load also becomes large in manufacture of electrolytic Cu foil.
본 발명의 양면 배선기판은, 빌드업 다층배선기판과 비교해서, 생산성 면에서 뛰어난 것이다.The double-sided wiring board of the present invention is superior in productivity in comparison with the buildup multilayer wiring board.
본 발명의 양면 배선기판으로서, 한쪽 면에는 플립칩 방식 또는 와이어본딩방식으로 반도체칩을 탑재하기 위한 접속 패드를 갖고, 다른 쪽 면에는 외부회로와 접속하기 위한 외부접속단자를 가진 형태를 들 수 있다.As the double-sided wiring board of the present invention, one side may have a connection pad for mounting a semiconductor chip in a flip chip method or a wire bonding method, and the other side may have an external connection terminal for connecting with an external circuit. .
이 경우, 소정의 단자부 영역만이 노출되도록 솔더 레지스트에 개구를 형성한 것이나, 소정의 단자부 영역을 노출시키고, 또 배선기판의 반도체칩 탑재영역 전체를 개구시킨 형태로 된 것을 들 수 있다.In this case, an opening is formed in the solder resist so that only a predetermined terminal portion region is exposed, or a form in which the predetermined terminal portion region is exposed and the entire semiconductor chip mounting region of the wiring board is opened.
특히, 스루홀 영역이 평탄하고, 솔더 레지스트를 배치하지 않는 상태에서, 직접 칩을 탑재할 수가 있게 된다.In particular, the chip can be directly mounted in a state where the through hole area is flat and no solder resist is disposed.
직접 칩을 탑재하는 경우, 칩 쪽 범프의 제약이 없어지기 때문에, 플립칩 접속에 유리하다. 칩 탑재시에, 스루홀 측에서 기포가 말려 들어가는 일이 일어나지 않게 된다.In the case of mounting the chip directly, the restriction on the chip side bumps is eliminated, which is advantageous for flip chip connection. At the time of chip mounting, air bubbles do not occur on the through hole side.
통상, 단자부는 순차적으로, Ni도금층, Au도금층이 실시되고 있다.Usually, the Ni plating layer and the Au plating layer are sequentially performed.
또, 본 발명의 양면 배선기판에서, 그 양면에 솔더 레지스트를 설치하지 않은 상태로 된 것에 대해, 그 양면에 빌드업 층을 형성할 수가 있게 된다. 이에 따라, 코어 기판의 배선이 고밀도로 되고, 스루홀 상에도 배선이 가능하기 때문에, 종래보다 적은 층수로 고밀도의 배선기판을 구성할 수가 있게 된다.In addition, in the double-sided wiring board of the present invention, the build-up layer can be formed on both surfaces while the solder resist is not provided on both surfaces. As a result, the wiring of the core substrate becomes high density, and wiring can be performed on the through-hole, so that the wiring board of higher density can be formed with fewer layers than before.
본 발명에서는, 레이저로 코어 기재에 관통구멍을 형성한다. 레이저 가공기(加功機)는 위치정밀도가 좋기 때문에, 랜드와 스루홀의 위치 어긋남을 커버하기 위한 랜드 직경의 마진을 삭감할 수 있어, 스루홀의 작은 직경화와 아울러 랜드 직경을 250㎛ 이하로 하는 것을 가능하게 한다.In this invention, a through hole is formed in a core base material with a laser. Since the laser processing machine has good positional accuracy, it is possible to reduce the margin of the land diameter to cover the misalignment between the land and the through hole, and to make the
또, 수지층과 배선의 밀착강도를 확보하기 위한 구체적인 수법이 확실하게 되기 때문에, 세미 애디티브 공법의 채용이 가능하게 되었다.In addition, since the specific method for securing the adhesion strength between the resin layer and the wiring is assured, the semi-additive method can be adopted.
코어 기재용 절연성 수지층의 양면에, 전해 Cu박의 조면의 형상을 전사 형성함으로써, 소망하는 조면(粗面)을 형성할 수가 있게 된다.The desired rough surface can be formed by transferring the shape of the rough surface of the electrolytic Cu foil to both surfaces of the insulating resin layer for core substrates.
이에 따라, 본 발명의 양면 배선기판에서는, 최소 라인/스페이스로서, 20㎛/20㎛의 것이 형성될 수 있음을 확인할 수 있다.Accordingly, in the double-sided wiring board of the present invention, as the minimum line / space, it can be seen that the 20㎛ / 20㎛ can be formed.
본 발명의 양면 배선기판의 제조방법은, 이와 같은 구성이 되도록 함으로써, 구체적으로는 코어 기재의 양면에 배선을 설치하고, 코어 기재에 배열 설치한 도금층을 충전한 스루홀을 매개로 코어 기재의 양면의 배선을 전기적으로 접속하게 된다. 또한, 소정의 단자부를 노출시킨 상태에서 코어 기재의 양면을 덮는 솔더 레지스트를 배열 설치한다. 스루홀은, 레이저로 코어 기재에 형성시킨 관통구멍을 갖도록 하고서, 관통구멍 내에 스루홀 도금을 실시하고, 또한 도금으로 관통구멍을 충전하도록 되어 있다. 코어 기재에 배선이 세미 애디티브법으로 형성되게 된다.In the manufacturing method of the double-sided wiring board of the present invention, such a structure is specifically provided, wherein both sides of the core substrate are formed through the through-holes in which wiring is provided on both sides of the core substrate and the plating layer arranged on the core substrate is filled. Wires are electrically connected. Moreover, the soldering resist which covers both surfaces of a core base material is arrange | positioned in the state which exposed the predetermined terminal part. Through-holes are made to have through-holes formed in the core substrate with a laser, through-hole plating is performed in the through-holes, and the through-holes are filled by plating. Wiring is formed in the core base material by a semiadditive process.
이에 따라, 고밀도 실장에 대응할 수 있고, 또한 종래의 빌드업 다층배선기판과 비교해서, 생산성의 면 및 품질 면에서 뛰어난 패키지용 배선기판의 제조방법을 제공할 수 있도록 한다.Accordingly, it is possible to provide a method for manufacturing a package wiring board which can cope with high density mounting and which is superior in terms of productivity and quality in comparison with the conventional build-up multilayer wiring board.
상세히는, 코어 기재용 절연성 수지층의 양면에, 전해 Cu박의 조면의 형상을 전사 형성함으로써, 소망하는 조면을 형성할 수가 있게 된다. 배선은 세미 애디티브법으로 코어 기재와의 밀착강도를 충분히 확보해서 형성된다.In detail, the desired rough surface can be formed by transferring the shape of the rough surface of electrolytic Cu foil to both surfaces of the insulating resin layer for core substrates. The wiring is formed by sufficiently securing adhesion strength to the core substrate by the semiadditive process.
또, 상기 코어 기재의 조면 형성방법은, 적용될 수 있는 재료의 제약이 적고, 코어 기재용 절연성 수지층으로서의 수지의 선택범위를 넓게 할 수가 있다.Moreover, the roughening method of the said core base material has few restrictions of the material which can be applied, and can widen the selection range of resin as an insulating resin layer for a core base material.
또, 스루홀용 관통구멍은, 레이저에 의해 코어 기재에 형성된다. 관통구멍은 그 사다리꼴 형상의 단면형상에 의해, 관통구멍을 도금으로 충전할 때 충전하기가 쉽게 된다. 또한, 관통구멍 영역의 표면도 충분히 평탄하게 형성할 수가 있다.In addition, the through hole through hole is formed in the core substrate by a laser. The through hole has a trapezoidal cross-sectional shape, so that the through hole is easily filled when the through hole is filled with plating. Further, the surface of the through hole region can also be formed sufficiently flat.
특히, 선택 도금공정의 후이고, 레지스트패턴을 제거하기 전, 또는 레지스트패턴을 제거한 후이고, 불필요한 무전해도금층을 플래시에칭 제거하기 전, 또는 불필요한 무전해도금층을 플래시에칭 제거한 후에, 전해 Cu도금층을 기계적 연마 또는 화학기계적 연마로 평탄화한다. 이 평탄화처리에 의해 선택 도금공정에 의해 도금 형성된 배선부, 패드부, 스루홀부의 단면형상을 평탄화한다. 구체적으로는, 배선부, 패드부, 스루홀부의 바깥쪽 표면에 대해, 동일 평면에서 어긋난 오차를 ±5㎛ 내로 억제할 수 있다.In particular, after the selective plating process, before removing the resist pattern, or after removing the resist pattern, before flash etching removing the unnecessary electroless plating layer, or after flash etching removing the unnecessary electroless plating layer, the electrolytic Cu plating layer is removed. Planarization by mechanical polishing or chemical mechanical polishing. By this planarization process, the cross-sectional shape of the wiring part, the pad part, and the through hole part which were plated by the selective plating process is planarized. Specifically, the errors that are shifted in the same plane with respect to the outer surfaces of the wiring portion, the pad portion, and the through hole portion can be suppressed to within ± 5 μm.
선택 도금공정으로 도금 형성된 배선부, 패드부는 바깥쪽에 어묵모양의 단면형상으로 되지만, 이를 대략 4각형으로 할 수가 있다. 또, 선택 도금공정에 의해 도금 형성된 충전형식의 스루홀부는 그 단면형상이 중앙부에서 기판측으로 오목하게 패이지만, 이를 평탄하게 할 수가 있다.Although the wiring part and the pad part which are plated by the selective plating process become a fish-shaped cross-sectional shape on the outer side, it can be made into a substantially square shape. In addition, although the cross-sectional shape of the filling type through hole formed by the selective plating process is recessed from the center portion to the substrate side, it can be flattened.
이와 같이, 기계적 연마 또는 화학기계적 연마를 실행함으로써, 반도체칩 조립에서의 와이어본딩이나 플립칩 접합을 할 때 가로로 미끄러지기 어려워, 충전형의 스루홀 상의 패임(덴트)을 없앨 수가 있다. 또한, 배선 두께의 오차를 균일하게 할 수가 있게 된다.Thus, by performing mechanical polishing or chemical mechanical polishing, it is difficult to slip horizontally when wire bonding or flip chip bonding in semiconductor chip assembly, and it is possible to eliminate the dents on the filling through hole. In addition, the error of the wiring thickness can be made uniform.
기계적 연마, 또는 화학기계적 연마를 실행하지 않는 경우, 도 10의 (a), 도 10의 (b) 및 도 10의 (c)에 각각 도시한 것과 같이, 접속용 배선(910), 단자부(패드라고도 함; 920)의 단면형상은, 외표면 측에서 어묵형상으로 된다. 이때 랜드부를 포함한 스루홀부(930)의 단면형상은, 중앙부가 기판측으로 오목하게 패이는 일이 있으나, 이들의 표면부를 기계적 연마 또는 화학기계적 연마를 함으로써, 도 10의 (a1), 도 10의 (b1), 도 10의 (c1)에 각각 도시된 것과 같이, 접속용 배선(910), 단자부(패드라고도 함;920), 스루홀부(930)의 외표면 측은 평탄화된다.When mechanical polishing or chemical mechanical polishing is not performed, as shown in Figs. 10A, 10B and 10C, respectively, the
한편, 여기서는 단자부, 랜드부, 접속용 배선 등을 총칭해서 배선부라 하고, 배선이라 하는 경우 접속용 배선 외에 단자부, 랜드부를 포함한다.In addition, a terminal part, a land part, connection wiring, etc. are here generically called a wiring part, and, in the case of wiring, it includes a terminal part and a land part in addition to a connection wiring.
또, 본 발명 양면 배선기판의 제조방법에서는, 스루홀 영역에서의 패임이 적고, 특히 기계적 연마 또는 화학기계적 연마를 실시할 경우에 스루홀 영역에서의 패임을 발생시키지 않아, 평탄하게 솔더 레지스트를 양면에 배열 설치할 수 있게 된다. 이와 같은 제조방법으로 제작된 양면 배선기판을 이용해서, 여기에 반도체칩을 탑재시키면, 칩과의 사이에 기포가 비집고 들어가 반도체장치의 신뢰성을 훼손한다고 하는 문제가 발생하지 않는다. 이 때문에 프로세스의 부가를 줄일 수가 있게 되었다.In addition, in the manufacturing method of the double-sided wiring board of the present invention, there is little dent in the through hole region, and especially when mechanical polishing or chemical mechanical polishing is performed, no dent in the through hole region is generated, so that the solder resist is flat on both sides. You can install it in an array. If a semiconductor chip is mounted thereon using a double-sided wiring board manufactured by such a manufacturing method, there is no problem that bubbles are gathered between the chips and impair the reliability of the semiconductor device. This makes it possible to reduce the addition of processes.
본 발명의 양면 배선기판은, 이와 같은 구성으로 됨으로써, 고밀도 실장에 대응할 수 있고, 또한 종래의 빌드업 다층배선기판과 비교해서 생산성 면에서 뛰어난 패키지용 배선기판을 제공할 수가 있게 된다.The double-sided wiring board of the present invention can provide a package wiring board which can cope with high density mounting and has excellent productivity in comparison with a conventional build-up multilayer wiring board.
상세하게는, 스루홀은 레이저에서 코어 기재에 형성된 관통구멍을 갖고, 그 직경은 150㎛ 이하로 되어 있다.Specifically, the through hole has a through hole formed in the core substrate by the laser, and its diameter is 150 µm or less.
물론, 150㎛ 보다도 큰 관통구멍을 형성할 수도 있다.Of course, the through hole larger than 150 micrometers can also be formed.
또, 레이저로 코어 기재에 관통구멍을 형성하는 경우, 관통구멍의 단면형상을 레이저조사 측 구멍직경을 크게, 레이저조사 측과는 반대 측 구멍직경을 작게 하는 사다리꼴 형상으로 형성시킬 수가 있다. 이 때문에 솔더 레지스트를 코어 기재의 관통구멍에 충전할 때 충전하기가 쉽게 된다. 또 관통구멍 영역에서도, 솔더 레지스트를, 패임이 적고, 충분히 평탄하게 배선기판의 양면에다 배열 설치할 수가 있다. 결국, 레이저로 코어 기재에 관통구멍을 형성할 수 있게 됨으로써, 제작시의 작업성이 좋고, 또 뛰어난 품질의 면으로 된다.In the case where the through-hole is formed in the core substrate with a laser, the cross-sectional shape of the through-hole can be formed in a trapezoidal shape which increases the laser irradiation side hole diameter and decreases the side hole diameter opposite to the laser irradiation side. This makes it easy to fill the solder resist into the through hole of the core substrate. Also in the through-hole region, the solder resist can be arranged on both sides of the wiring board with little dent and sufficiently flat. As a result, through holes can be formed in the core substrate with a laser, so that the workability at the time of manufacture is good and the quality is excellent.
종래의 코어 기판에서는, 스루홀 제작에 매커니컬 드릴을 이용하고 있어서, 그 직경을 150㎛ 이하로 할 수 없었다.In the conventional core board | substrate, the mechanical drill is used for through-hole preparation, The diameter could not be 150 micrometers or less.
또, 코어 기재의 양면을 조면화해서 세미 애디티브법에 의한 배선형성을 가능하도록 한다. 또 배선이 세미 애디티브법으로 형성되어 있어서, 미세한, 고밀도의 배선을 만들 수가 있게 된다.In addition, both surfaces of the core substrate are roughened so that the wiring can be formed by the semi-additive method. Moreover, since the wiring is formed by the semiadditive method, a fine and high density wiring can be made.
이에 따라, 반도체 패키지용 양면 배선기판으로 이용한 경우, 도 7d에 도시된 것과 같은 코어 기판을 반도체 패키지용 인터포저로 한 경우에는 얻을 수 없는 배선의 둘러침을 가능하도록 한다. 또 1층 이상의 빌드업층을 배열 설치한 빌드업 다층배선기판에 의한 패키지용 배선기판 대신 본 발명의 양면 배선기판을 이용할 수 있도록 한다.Accordingly, when used as a double-sided wiring board for a semiconductor package, it is possible to surround the wiring which cannot be obtained when the core substrate as shown in FIG. 7D is used as the semiconductor package interposer. In addition, it is possible to use the double-sided wiring board of the present invention instead of the package wiring board by the build-up multilayer wiring board in which one or more buildup layers are arranged.
코어 기재의 양측의 조면화된 기재면의 10점 평균 거칠기(RzJIS)로는, 2㎛~10㎛의 범위가 실용레벨로서는 바람직하다.As 10-point average roughness (RzJIS) of the roughened base material surface of both sides of a core base material, the range of 2 micrometers-10 micrometers is preferable as a practical use level.
RzJIS가 2㎛ 보다 작으면 배선과의 밀착강도가 충분치 않게 되고, RzJIS가 10㎛ 보다 크면 기재면의 요철이 배선의 형상에 영향을 끼쳐, 배선의 미세화를 저해하는 요인으로 됨과 더불어 전해 Cu박을 제조함에 있어 부하도 커지게 된다.If the RzJIS is smaller than 2 µm, the adhesion strength with the wiring is not sufficient. If the RzJIS is larger than 10 µm, the unevenness of the substrate surface affects the shape of the wiring and inhibits the miniaturization of the wiring. In manufacturing, the load is also increased.
물론, 본 발명의 양면 배선기판은, 빌드업 다층배선기판 보다 생산성 면에서 뛰어난 것이다.Of course, the double-sided wiring board of the present invention is superior in productivity to the build-up multilayer wiring board.
본 발명의 양면 배선기판으로, 한쪽 면에는 빌드업 칩 방식 또는 와이어본딩 방식으로 반도체칩과 접속하기 위한 접속패드를 갖고, 다른 쪽 면에는 외부회로와 접속하기 위한 외부접속단자를 가진 형태를 들 수 있다.In the double-sided wiring board of the present invention, one side has a connection pad for connecting with a semiconductor chip by a build-up chip method or a wire bonding method, and the other side has an external connection terminal for connecting with an external circuit. have.
통상, 단자부는 순차적으로 Ni도금층, Au도금층이 실시되고 있다.Usually, Ni plating layer and Au plating layer are given sequentially in the terminal part.
본 발명에서는, 레이저로 코어 기재에다 관통구멍을 형성하도록 되어 있는 것으로, 레이저 가공기는 위치정밀도가 좋기 때문에, 랜드와 스루홀의 위치 어긋남을 커버하기 위한 랜드직경의 마진을 삭감할 수 있어, 스루홀의 작은 직경화와 아울러 랜드 직경을 250㎛m 이하로 하는 것을 가능하게 한다.In the present invention, the through hole is formed in the core substrate with a laser, and since the laser processing machine has a good positional accuracy, the margin of the land diameter for covering the positional misalignment between the land and the through hole can be reduced, and the through hole is small. In addition to the diameter increase, the land diameter can be set to 250 µm or less.
또, 수지층과 배선의 밀착강도를 확보하기 위한 구체적인 수법이 분명하기 때문에, 세미 애디티브 공법의 채용이 가능하게 되었다.Moreover, since the specific method for securing the adhesive strength of a resin layer and wiring is clear, the semi-additive process was enabled.
코어 기재용 절연성 수지층의 양면에, 전해 Cu박의 조면의 형상을 전사 형성함으로써 소망하는 조면을 형성할 수가 있다.The desired rough surface can be formed by transferring the shape of the rough surface of electrolytic Cu foil to both surfaces of the insulating resin layer for core substrates.
이에 따라, 본 발명의 양면 배선기판에서는, 최소의 라인/스페이스로서 20㎛/20㎛ 인 것이 형성될 수 있다.Accordingly, in the double-sided wiring board of the present invention, it can be formed that the minimum line / space is 20㎛ / 20㎛.
본 발명의 양면 배선기판의 제조방법은, 코어 기재의 양면에 배선을 설치하고, 코어 기재에 배열 설치한 스루홀을 매개로 양면의 배선을 전기적으로 접속하고, 또 소정의 단자부를 노출시킨 상태에서 그 양면을 덮는 솔더 레지스트를 배열 설치한 양면 배선기판을 만들 수가 있다. 스루홀은, 레이저로 코어 기재에 형성된 관통구멍을 갖고서, 관통구멍 내에 스루홀 도금이 실시되고, 더욱이 당해 관통구멍은 상기 절연수지부로 충전되게 된다. 배선은 세미 애디티브법으로 형성된다.In the manufacturing method of the double-sided wiring board of the present invention, the wirings are provided on both sides of the core substrate, the two-sided wiring is electrically connected through the through holes arranged in the core substrate, and the predetermined terminal portion is exposed. It is possible to make a double-sided wiring board in which solder resists covering both sides thereof are arranged. The through hole has a through hole formed in the core substrate with a laser, through-hole plating is performed in the through hole, and the through hole is further filled with the insulating resin portion. Wiring is formed by a semiadditive process.
상세히는, 코어 기재용 절연성 수지층의 양면에 전해 Cu박의 조면형상을 전사 형성함으로써, 소망하는 조면을 형성할 수가 있고, 배선은 세미 애디티브법으로 형성된다.Specifically, the desired rough surface can be formed by transferring the rough surface shape of the electrolytic Cu foil to both surfaces of the insulating resin layer for core substrates, and the wiring is formed by a semi additive method.
또, 스루홀용 관통구멍은, 레이저로 코어 기재에 형성되고서, 그 사다리꼴 형상의 단면형상 때문에, 당해 관통구멍을 솔더 레지스트를 충전할 때 충전하기가 쉽게 되고, 또한 관통구멍 영역의 표면도 충분히 평탄하게 형성할 수 있게 된다.In addition, the through hole through hole is formed in the core substrate with a laser, and because of its trapezoidal cross-sectional shape, the through hole is easily filled when the solder resist is filled, and the surface of the through hole area is sufficiently flat. It can be formed.
또, 코어 기재용 절연성 수지층으로서의 수지의 선택범위를 넓게 할 수 있다.Moreover, the selection range of resin as an insulating resin layer for core base materials can be expanded.
이에 따라, 고밀도 실장에 대응할 수 있고, 또한, 종래의 빌드업 다층배선기판과 비교해서, 생산성 면에서 뛰어난 패키지용 배선기판의 제조방법을 제공할 수 있게 된다.As a result, it is possible to provide a method for manufacturing a package wiring board which can cope with high density mounting and which is superior in productivity in comparison with a conventional build-up multilayer wiring board.
본 발명은, 양면에 조면화된 기재면을 가진 코어 기재와, 코어 기재의 각 기재면에 설치된 배선층을 갖되, 각 배선층 끼리는 코어 기재에 설치된 관통구멍을 매개로 도통되어 있는 양면 배선기판과, 이 양면 배선기판의 한쪽에 절연수지부를 매개로 설치된 추가배선기판을 갖추고, 이 추가배선기판은 양면에 기재면을 가진 추가 코어 기재와, 추가 코어 기재의 각 기재면에 설치된 추가배선층을 갖추되, 각 추가배선층 끼리는 추가 코어 기재에 설치된 추가 관통구멍을 매개로 도통되어 있는 것을 특징으로 하는 다층배선기판이다.The present invention provides a core substrate having a substrate surface roughened on both sides, a wiring layer provided on each substrate surface of the core substrate, wherein each wiring layer is connected to each other via a through hole provided in the core substrate, One side of the double-sided wiring board is provided with an additional wiring board provided through an insulating resin part, and the additional wiring board is provided with an additional core substrate having substrate surfaces on both sides, and additional wiring layers provided on each substrate surface of the additional core substrate. Each of the additional wiring layers is a multilayer wiring board which is electrically connected to each other through additional through holes provided in the additional core substrate.
본 발명은, 양면 배선기판과 추가배선기판은 범프를 매개로 접속되어 있는 것을 특징으로 하는 다층배선기판이다.The present invention provides a multilayer wiring board, wherein the double-sided wiring board and the additional wiring board are connected via bumps.
본 발명은, 범프가 양면 배선기판의 관통구멍에 대응하는 위치에 설치되어 있는 것을 특징으로 하는 다층배선기판이다.The present invention provides a multilayer wiring board, wherein bumps are provided at positions corresponding to the through holes of the double-sided wiring board.
본 발명은, 양면 배선기판의 관통구멍에는 도통부가 충전되어 있는 것을 특징으로 하는 다층배선기판이다.The present invention provides a multilayer wiring board wherein a through portion of the double-sided wiring board is filled with a conductive portion.
본 발명은, 양면에 조면화된 기재면을 가진 코어 기재와, 코어 기재의 각 기재면에 설치된 배선층을 갖추되, 각 배선층 끼리는 코어 기재에 설치된 관통구멍을 매개로 도통되어 있는 양면 배선기판과, 이 양면 배선기판의 양측으로 절연수지부를 매개로 설치된 추가배선층을 구비한 것을 특징으로 하는 다층배선기판이다.The present invention provides a core substrate having a substrate surface roughened on both sides, a wiring layer provided on each substrate surface of the core substrate, wherein each wiring layer is connected to each other via a through hole provided in the core substrate; The multilayer wiring board is provided with the additional wiring layer provided in the both sides of this double-sided wiring board via the insulating resin part.
본 발명은, 각 추가배선층에 추가 단자부를 노출시킨 상태에서 추가 절연수지부를 설치한 것을 특징으로 하는 다층배선기판이다.The present invention provides a multilayer wiring board, wherein an additional insulating resin portion is provided in the state in which the additional terminal portions are exposed in each additional wiring layer.
도 1a는, 본 발명의 양면 배선기판의 제1실시예를 나타낸 일부 단면도,1A is a partial sectional view showing a first embodiment of a double-sided wiring board of the present invention;
도 1b는, 도 1a에 도시된 제1실시예의 변형예를 나타낸 도면,Fig. 1B is a view showing a modification of the first embodiment shown in Fig. 1A,
도 2a~도 2g는, 도 1a에 도시된 제1실시예의 제조공정의 일부를 나타낸 공정 단면도,2A to 2G are cross-sectional views showing a part of the manufacturing process of the first embodiment shown in FIG. 1A;
도 3a~도 3d는 도 2a~g에 계속되는 공정을 나타낸 공정 단면도,3A-3D are process cross-sectional views illustrating a process following FIG. 2A-G;
도 4a~도 4f는 비교예의 제조공정의 일부를 나타낸 공정 단면도,4A to 4F are process cross-sectional views each illustrating part of the manufacturing process of the comparative example;
도 5a~도 5g는 도 4a~도 4f에 계속되는 공정을 나타낸 공정 단면도,5A-5G are process cross-sectional views illustrating a process following FIG. 4A-4F;
도 6a~도 6d는 도 5a~ 도 5g에 계속되는 공정을 나타낸 공정 단면도,6A-6D are process cross-sectional views illustrating a process following FIGS. 5A-5G;
도 7a~도 7d는 종래의 코어 기판의 제조방법의 공정 단면도,7A to 7D are cross-sectional views of a conventional method for manufacturing a core substrate,
도 8은, 종래의 다층배선기판의 개략단면도,8 is a schematic cross-sectional view of a conventional multilayer wiring board;
도 9는, 다층배선기판을 사용한 반도체 패키지를 나타낸 개략단면도,9 is a schematic sectional view showing a semiconductor package using a multilayer wiring substrate;
도 10의 (a)~도 10의 (e)는, 기계적 연마 전의 단면형상을 나타낸 도면,10 (a) to 10 (e) are views showing a cross-sectional shape before mechanical polishing;
도 10의 (a1)~도 10의 (e1)은, 각각 대응하는 기계적 연마 후의 단면형상을 나타낸 도면,(A1)-(e1) of FIG. 10 show the cross-sectional shape after corresponding mechanical polishing, respectively,
도 11a는, 본 발명의 양면 배선기판의 제2실시예를 나타낸 일부 단면도,11A is a partial sectional view showing a second embodiment of a double-sided wiring board of the present invention;
도 11b는, 도 11a에 도시된 제2실시예 변형예를 나타낸 도면,11B is a view showing a modification of the second embodiment shown in FIG. 11A,
도 12a~도 12g는, 도 11a에 도시된 실시예의 제조공정의 일부를 나타낸 공정 단면도,12A to 12G are process sectional views showing part of the manufacturing process of the embodiment shown in FIG. 11A,
도 13a~도 13d는, 도 12a~도 12g에 계속되는 공정을 나타낸 공정 단면도,13A to 13D are process sectional views showing the process following FIG. 12A to FIG. 12G,
도 14a~도 14f는, 비교예의 제조공정의 일부를 나타낸 공정 단면도,14A to 14F are process cross-sectional views each illustrating part of the manufacturing process of the comparative example;
도 15a~도 15d는, 도 14a~도 14f에 계속되는 공정을 나타낸 공정 단면도,15A to 15D are process sectional views showing the process following Figs. 14A to 14F;
도 16은, 코어 기재에 설치된 관통구멍의 변형예를 나타낸 도면,16 is a view showing a modification of the through hole provided in the core base material;
도 17은, 본 발명에 의한 다층배선기판을 나타낸 도면,17 is a view showing a multilayer wiring board according to the present invention;
도 18은, 다른 다층배선기판을 나타낸 도면이다.18 is a diagram showing another multilayer wiring board.
제1실시예First embodiment
이하, 본 발명의 제1실시예를 도면을 기초로 설명한다.Hereinafter, a first embodiment of the present invention will be described with reference to the drawings.
도 1a는 본 발명의 양면 배선기판의 제1실시예의 일부 단면도이고, 도 1b는 도 1a에 도시된 제1실시예의 변형예이고, 도 2는 도 1a에 도시된 제1실시예의 제조공정의 일부를 나타낸 공정 단면도이고, 도 3은 도 2에 계속되는 공정을 나타낸 공정 단면도이고, 도 4는 비교예의 제조공정의 일부를 나타낸 공정 단면도이고, 도 5는 도 4f에 계속되는 공정을 나타내고, 다시 도 6은 도 5에 계속되는 공정을 나타낸 공정 단면도이고, 도 10은 기계적 연마 공정을 설명하기 위한 각 부의 단면형상을 나타낸 도면이고, 도 10의 (a), 도 10의 (b), 도 10의 (c)는 각각 기계적 연마 전의 단면형상을 나타내고, 도 10의 (a1), 도 10의 (b1), 도 10의 (c1)은 각각 대응하는 기계적 연마 후의 단면형상을 나타내고 있다.1A is a partial cross-sectional view of a first embodiment of a double-sided wiring board of the present invention, FIG. 1B is a modification of the first embodiment shown in FIG. 1A, and FIG. 2 is a part of the manufacturing process of the first embodiment shown in FIG. 1A. 3 is a process cross-sectional view showing a process subsequent to FIG. 2, FIG. 4 is a process cross-sectional view showing a part of the manufacturing process of the comparative example, FIG. 5 shows a process following FIG. 4F, and FIG. It is a process sectional drawing which shows the process following FIG. 5, FIG. 10 is a figure which shows the cross-sectional shape of each part for demonstrating a mechanical polishing process, FIG. 10 (a), FIG. 10 (b), FIG. 10 (c) Indicates cross-sectional shapes before mechanical polishing, respectively, and FIGS. 10A, 10B, and 10C1 show cross-sectional shapes after corresponding mechanical polishing, respectively.
도 1~도 6, 도 10 중, 참조부호 110은 코어 기재, 부호 110H는 스루홀의 관통구멍, 부호 110S는 기재면(基材面), 부호 115는 전해 Cu박, 부호 120은 레이저 광, 부호 130은 무전해도금층, 부호 140은 레지스트, 부호 145는 개구(開口), 부호 150은 전해 Cu도금층, 부호 160은 솔더 레지스트, 부호 165는 개구, 부호 170은 접속용 패드(단지 단자부라고도 함), 부호 170a는 외부접속 패드(단지 단자부라고도 함), 부호 171은 Ni도금층, 부호 172는 Au도금층, 부호 175 및 175a는 단자부, 부호 180은 스루홀, 부호 191 및 192는 배선, 부호 193은 (스루홀의)도통부, 부호 210은 코어 기재, 부호 211H는 (스루홀의)관통구멍, 부호 215a는 전해 Cu박, 부호 215는 에칭으로 두께가 얇아진 전해 Cu박, 부호 230 및 235는 무전해도금층, 부호 240 및 245는 전해 Cu도금층, 부호 250은 절연성 잉크경화물(수지 잉크경화물), 부호 260은 레지스트, 부호 265는 개구, 부호 270은 솔더 레지스트, 부호 275는 개구, 부호 280은 스루홀, 부호 291 및 292는 배선, 부호 293은 스루홀의 도통부, 부호 295 및 295a는 단자부, 부호 296는 Ni도금층, 부호 297은 Au도금층, 부호 910 및 910a는 접속용 배선, 부호 920 및 920a는 단자부(패드라고도 함), 부호 930 및 930a는 스루홀부, 부호 931은 패임(덴트라고도 함), 부호 932 및 932a는 랜드, 부호 935는 (스루홀의)도통부, 부호 950은 절연기재부이다.1 to 6 and 10,
먼저, 본 발명의 양면 배선기판의 제1실시예의 예를 도 1a를 기초로 설명한다.First, an example of the first embodiment of the double-sided wiring board of the present invention will be described based on FIG. 1A.
본 발명에 의한 양면 배선기판은, 양면에 조면화된 기재면(110S)를 가진 코어 기재(110)와, 코어 기재(110)의 각 기재면(110S)에 설치된 배선층(191, 192)을 갖고 있다. 즉 양면 배선기판은 뒤에 설명하는 도 2~도 3에 도시된 공정으로 만들어지는 것으로, 코어 기재(110) 양측의 조면화된 기재면(110S)에 각각 세미 애디티 브법으로 형성된 배선층(191, 192)을 1층만 설치하고, 코어 기재(110)에 설치된 관통구멍(110H)으로 된 스루홀(180)을 매개로 상기 코어 기재(110)의 양면의 배선층(191, 192), 즉 배선(191)과 배선(192)을 전기적으로 접속해서 구성되어 있다. 또, 배선층(191, 192)에 소정의 단자부(170, 170a)가 접속되고, 코어 기재(110)의 양면에, 단자부(170, 170a)를 노출시킨 상태로 솔더 레지스트(160)가 설치되어 있다. 이와 같은 양면 배선기판은, 반도체 패키지용 양면 배선기판으로서, 도 9에 도시된 것과 같은 반도체 패키지에서, 인터포저로서의 다층배선기판(10) 대신 사용된다.The double-sided wiring board according to the present invention has a
스루홀(180)은 레이저로 코어 기재(110)의 관통구멍(110H)으로 이루어지고, 관통구멍(110H) 내에 스루홀 도금을 실시하여, 이 스루홀 도금으로 관통구멍(110H)을 충전시켜 도통부(193)를 설치하도록 되어 있다. 또, 이 도통부(193)에 대응해서 솔더 레지스트(160)의 개구(165)가 형성되어 있다.The through
앞에서 설명한 바와 같이, 코어 기재(110)의 한쪽 면[배선(191) 측의 면]에는 납땜범프(21)를 매개로 플립칩 방식 또 와이어본딩 방식으로 반도체칩(20)을 탑재하기 위한 접속 패드(단자부; 170)가 설치되고, 다른쪽 면[배선(192) 측의 면]에는 외부회로와 접속하기 위한 외부접속단자(단자부; 170a)가 설치되어 있다.As described above, the connection pad for mounting the
물론, 접속 패드(170)와 외부접속단자(170a)를 코어 기재(110)의 어느 쪽의 면에 설치할 것인가는 자유롭게 선택할 수 있다.As a matter of course, which side of the
접속 패드(단자부; 170) 및 외부접속단자(단자부; 170a)는 모두 무전해도금층(130) 상에 형성된 전해 Cu도금층(150)과, 이 전해 Cu도금층(150) 상에 설치되어 솔더 레지스트(160)의 개구를 매립하도록 순차로 형성된 Ni도금층(171) 및 Au도금 층(172)을 갖고 있다.The connection pad (terminal portion) 170 and the external connection terminal (terminal portion; 170a) are both provided on the electrolytic
한편, 코어 기재(110)의 기재면(110S) 표면의 10점 평균 거칠기(RzJIS)는, 2㎛~10㎛의 범위로 되어 있다. 기재면(110S)의 RzJIS가 이 범위를 취함으로써, 기재면(110S)에 대해 배선(191, 192)의 밀착강도가 향상되어 배선의 미세화를 달성할 수 있게 된다. 이 때문에 그 제조의 면으로부터도 실용레벨이라 할 수가 있다.On the other hand, the 10-point average roughness RzJIS of the surface of the
코어 기재(110)로는, 내열성의 열경화형 절연성 수지층에, 적절히 유리 크로스, 아라미드 부직포, 액정폴리머 부직포, 다공질 폴리테트라플루오로에틸렌 포(예컨대, 상품명 고어텍스) 등이 혼입된 것이 쓰인다.As the
수지층으로는, 시아네이트계 수지, BT레진(비스마레이미드와 트리아딘으로 된 수지), 에폭시수지, PPE(폴리페닐렌에틸) 등을 들 수 있다.Examples of the resin layer include cyanate resin, BT resin (resin of bismarimide and triadine), epoxy resin, PPE (polyphenylene ethyl), and the like.
시험에 의하면, 수지층으로서 일본국 히타치제 679F 시리즈(시아네이트계 수지)를 이용한 경우, 코어 기재(110)의 기재면(110S)의 Rz가 5㎛에서 필강도는 800g/cm(JISC 5012-1987 8. 1)이었다.According to the test, when 679F series (cyanate-type resin) made in Japan, Hitachi, was used as the resin layer, the peel strength was 800 g / cm (JISC 5012-) when Rz of the
뒤에 설명되지만, 코어 기재(110)의 수지층의 표면(110S)은, 전해 Cu박 (115; 도 2)의 도금면 측을 코어 기재(110)에 열압착해서 경화시켜 형성되어 있다. 전해 Cu박(115) 도금면의 거칠기 형상이 코어 기재(110)의 기재면(110S)에 전사되어(뒤에 설명하는 도면 2~도 3의 공정 참조), 코어 기재(110)의 기재면(110S)과 배선(191, 192)의 밀착성이 양호해지도록 되어 있다.Although described later, the
스루홀(180)은, 레이저로 코어 기재(110)에 설치된 관통구멍(110H)으로 이루 어지고, 통상 CO22 레이저 또는 UV 레이저에 의해 코어 기재(110)에 스루홀 형성용 관통구멍(110H)이 형성되고, 이 관통구멍(110H)의 직경은 150nm 이하로 된다. The through
배선(191, 192)과 스루홀의 도전부(193) 등을 형성하는 전해 Cu도금층(150)은, 공지의 브라인드 비어 충전용 도금방법으로 형성된다.The electrolytic
배선부(191, 192)는, 도전성의 면에서는 두께 5㎛~30㎛ 정도가 바람직하지만, 그 제작을 할 때 도금 충전이 확실히 이루어지도록 하기 위해, 예컨대 코어 기재(110)의 두께가 100㎛이고, 관통구멍(110H)의 레이저 조사측 구멍직경이 100㎛, 반대측 구멍직경이 70㎛인 경우, 통상적으로는 배선(191, 192)의 두께는 10㎛~30㎛ 정도로 된다.Although the
무전해도금층(130)은 무전해 Ni도금, 무전해 Cu도금 등 공지의 방법으로 형성되는 것으로, 배선(191, 192)과 스루홀의 도통부(193)를 형성하기 위한 전해 Cu도금(150)을 실시할 때의 통전층으로 되는 것이다. 무전해도금층(130)은 소정의 두께로서 플래시에칭으로 다른 것을 손상시키지 않고 쉽게 제거할 수 있는 두께이면 좋다.The
도 1b에 도시된 양면 배선기판은, 도 1a에 도시된 양면 배선기판에서, 단자(170, 170a)에서의 Ni도금층(171)과 Au도금층(172)이 없는 상태인 것으로, 경우에 따라서는 이 상태로 출하가 된다.In the double-sided wiring board shown in FIG. 1B, in the double-sided wiring board shown in FIG. 1A, there is no
각 구성부분에 대해서는, 도 1a에 도시된 양면 배선기판과 같아 설명은 생략한다. Each component part is the same as that of the double-sided wiring board shown in FIG. 1A, and description is omitted.
다음에는, 도 1a에 도시된 제1실시예의 양면 배선기판의 제조방법을 도 2, 도 3을 기초로 설명한다.Next, a method of manufacturing the double-sided wiring board of the first embodiment shown in FIG. 1A will be described based on FIGS. 2 and 3.
한편, 이를 가지고, 본 발명에 양면 배선기판의 제조방법의 실시예의 설명에 대신한다.On the other hand, with this, it replaces description of the Example of the manufacturing method of a double-sided wiring board in this invention.
먼저, 코어 기재용 절연성 수지층(절연성 수지필름; 110)의 양면에 각각 그 전해도금이 형성된 조면을 가진 전해 Cu박(115)을, 이 조면을 수지층(110) 측을 향해 압착해서 적층함으로써 3층 구조의 가공용 소재(110a)를 만들어 준비를 한다(도 2a).First, an
여기서는, 절연성 수지필름(110)으로서 열경화형 수지층을 이용해서 수지필름(110)의 양면에 전해 Cu박(115)을 열압착(熱壓着)한다.Here, the
코어 기재(110)의 재료로는, 절연성 수지에 적절히 유리 크로스, 아라미드 부직포, 액정 폴리머 부직포, 다공질 폴리테트라플루오로에틸렌(예컨대, 상품명 고어텍스) 등이 혼입된 것이 쓰인다.As the material of the
절연성 수지로는, 시아네이트계 수지, BT레진(비스마레이미드와 트리아딘으로 이루어진 수지), 에폭시수지, PPE(폴리페닐렌에텔) 등이 쓰인다.As the insulating resin, cyanate resin, BT resin (resin consisting of bismarimide and triadine), epoxy resin, PPE (polyphenylene ether) and the like are used.
다음, 절연성 수지 필름(110)의 양면의 전해 Cu박(115)을 에칭으로 제거하고, 전해 Cu박(115)의 표면상태가 전사 형성된 기재면(110S)을 가진 코어 기재(110)를 형성한다(도 2b).Next, the
전해 Cu박(115)에 대한 에칭은 염화제2철 용액 또는 염화제2동 용액 또는 알칼리에칭액으로 실행한다.The etching of the
세정 후, 레이저광(120)을 선택적으로 조사하여 코어 기재(110)에 스루홀 형성용 관통구멍(110H)을 형성한다(도 2c).After cleaning, the
레이저광(120)으로는 CO2 레이저 또는 UV 레이저가 코어 기재(110)의 재질에 합해져 쓰이게 된다.As the
코어 기재(110)의 한쪽 면에 레이저광(120)을 과잉으로 반사하지 않는 흑색 등의 덧댐판(120a)을 배치하고, 다른쪽 면에서부터 레이저광(120)을 조사하게 된다. 이에 의해, 레이저로 코어 기재(110)에 관통구멍(110H)이 형성된다. 이 경우, 레이저광(120)의 조사측의 관통구멍(110H)의 구멍직경을 크게 하고, 레이저광(120)의 조사측과는 반대 측 구멍직경을 작게 해서, 관통구멍(110H)의 단면을 사다리꼴 형상으로 형성할 수 있다.On one surface of the
예컨대, CO2 레이저를 이용한 경우, 100㎛ 두께의 시아네이트계 수지를 이용한 코어 기재(110)에, 조사측의 구멍직경을 100㎛, 레이저광(120)의 조사측과는 반대측 구멍직경을 70㎛으로 하는 관통구멍(110H)을 형성할 수가 있다.For example, when a CO 2 laser is used, the hole diameter on the irradiation side is 100 μm and the hole diameter on the opposite side to the irradiation side of the
이에 따라, 후에 실행하는 전해도금(150)을 코어 기재(110)의 관통구멍(110H)에 충전할 때, 전해도금(150)을 충전하기가 쉬워진다. 그리고, 코어 기재(110)의 양면에 솔더 레지스트(160)를 설치하는 때, 관통구멍(110H) 영역을 평탄상으로 해서 솔더 레지스트(160)를 설치하게 된다.As a result, when the
또, 종래의 코어 기판에서는, 스루홀 제작에 매커니컬 드릴을 이용하게 되어, 그 직경을 150㎛ 이하로 할 수가 없었으나, 본 발명에 의하면 레이저로 코어 기재(110)에 관통구멍(110H)을 형성하기 때문에, 150㎛ 이하 구멍직경의 관통구멍(110H)을 형성할 수가 있게 된다.Moreover, in the conventional core board | substrate, the mechanical drill was used for the manufacture of through-holes, The diameter could not be 150 micrometers or less, According to this invention, the through-
관통구멍(110H)의 최소 구멍직경은, 탄산가스 레이저로 80㎛, UV-YAG 레이저로 25㎛ 정도까지 가능하다.The minimum hole diameter of the through
다음, 코어 기재(110)의 관통구멍(110H) 내의 가공잔사(加工殘渣)를 제거하는 디스미어처리를 실행한 후, 관통구멍(110H)의 표면을 포함한 코어 기재(110)의 전면에 무전해도금을 실시하여 통전층으로서의 무전해도금층(130)을 형성한다(도 2d).Next, after performing a desmear process for removing the processing residue in the through-
무전해도금으로는, 공지의 무전해 Cu도금, 무전해 Ni도금이 적용될 수 있다.As electroless plating, well-known electroless Cu plating and electroless Ni plating can be applied.
다음, 코어 기재(110)의 양면에, 배선(191, 192) 또는 스루홀(180)의 도통부(193)를 형성하기 위한 소정 영역이 노출되도록 개구(145)를 형성시켜 레지스트(140)를 형성한다(도 2e).Next, an
다음, 무전해도금층(130)을 통전층으로 해서 전해 Cu도금을 실시하고, 배선(191, 192) 및 관통구멍(110H)을 충전하는 도통부(193)을 전해 Cu도금층(150)으로 선택적으로 형성한다(도 2f).Next, electrolytic Cu plating is performed by using the
무전해도금층(130)은, 무전해 Ni도금이나 무전해 Cu도금 등 공지의 방법으로 형성되는 것으로, 배선(191, 192)을 형성하기 위한 전해 Cu도금층(150)을 형성할 때의 통전층으로 되는 두께로서, 뒤에 실행하는 플래시에칭에서 다른 것을 손상시키지 않고 쉽게 제거할 수 있는 두께이면 된다.The
레지스트(140)로는, 소망하는 해상성(解像性)을 갖고, 내도금성이 있고, 처 리성이 좋은 것이면 특히 한정되지는 않는다.The resist 140 is not particularly limited as long as it has desired resolution, plating resistance, and good processability.
통상적으로는, 레지스트(140)로서는 드라이필름 레지스트가 취급하기 쉽기 때문에 흔히 쓰이고 있다.Usually, the dry film resist is commonly used as the resist 140 because it is easy to handle.
다음, 레지스트(140)를 제거한(도 2g) 후, 노출되어 있는 불필요한 무전해도금층(130)을 플래시에칭으로 제거한다(도 3a).Next, after removing the resist 140 (FIG. 2G), the unnecessary
무전해도금층(130)을 제거하기 위한 에칭액으로는, 과수황산, 과황산, 염산, 초산, 시안계, 유기계 에칭액을 들 수 있다.Examples of the etching solution for removing the
다음, 코어 기재(110)의 양면에 감광성의 솔더 레지스트를 도포하고, 코어 기재(110)의 양면에 솔더 레지스트층(160)을 형성한다(도 3b).Next, a photosensitive solder resist is applied to both surfaces of the
다음, 솔더 레지스트층(160)을 소정의 포토마스크 등을 이용해서 마스크 마스킹 노광하고, 현상하고, 단자부(170, 170a)를 노출시킨다(도 3c).Next, the solder resist
다음, 단자부(170, 170a) 표면에 순차적으로, Ni도금층(171) 및 Au도금층(172)을 형성한다(도 3d). 이와 같이 해서, 본 예의 양면 배선기판이 형성된다.Next, the
한편, 다음에는 도 1a에 도시된 양면 배선기판의 비교예로서, 도 7에 도시된 종래의 코어 기판과 마찬가지로, 코어 기재의 양면에 배선을 1층만 배열 설치하고, 또 매커니컬 드릴로 코어 기재에 관통구멍을 형성하며, 스루홀 도금을 실시해서 양면의 배선을 전기적으로 접속시킨 양면 배선기판에 대해 설명한다. 이 경우, 절연성 잉크(수지 잉크)가 코어 기재의 스루홀 형성용 관통구멍에 충전되고서, 코어 기재의 양면의 배선이 솔더 레지스트로 덮여져 있다. 이와 같은 비교예로서의 패키지용 양면 배선기판을 도 4~도 6을 기초로 간단히 설명한다.On the other hand, as a comparative example of the double-sided wiring board shown in Fig. 1A, as in the conventional core board shown in Fig. 7, only one layer of wiring is arranged on both sides of the core base material, and the core base material is mechanically drilled. A double-sided wiring board is formed in which through-holes are formed and through-hole plating is performed to electrically connect both wires. In this case, the insulating ink (resin ink) is filled in the through-hole forming hole of the core substrate, and the wirings on both sides of the core substrate are covered with solder resist. A double-sided wiring board for a package as a comparative example will be briefly described with reference to FIGS. 4 to 6.
먼저, 코어 기재(210)의 양면에 전해 Cu박(215a)을 열압착 적층함으로써 3층 구조를 갖게 하고, 도 2a에 도시된 것과 같이 가공용 소재(210a)를 준비한다(도 4a). 코어 기재(210)의 양면에 설치된 전해 Cu박(215a)을 에칭으로 소망하는 두께로 박화(箔化)하고(도 4b), 다음에 매커니컬 드릴로 가공용 소재(210a)에 스루홀용 관통구멍(211H)을 열고(도 4e), 거스러미를 제거하기 위한 연마처리, 디스미어처리를 거쳐 무전해도금을 실시하여 무전해도금층(230)을 설치한다(도 4d). 다음 무전해도금층을 통전층(230)으로 해서 전해 Cu도금을 실시하여, 코어 기재(210)의 양면에 전해 Cu도금층(240)을 설치하고, 관통구멍(211H) 내에 도통부(293)를 형성한다(도 4e).First, the
다음, 코어 기재(210)의 양면 측에서 또는 한쪽 면 측에서 스루홀용 관통구멍(211H)을 열경화성의 절연성 잉크(수지잉크)로 매립하고, 열을 가해 경화시키며, 스루홀 형성용 관통구멍(211H)을 절연성 잉크경화물(250)로 충전한다(도 4f).Next, the through-hole through-
다음, 절연성 잉크경화물(250)을 연마한(도 5a) 후, 코어 기재(210)의 양면에서부터 하프에칭을 해서, 코어 기재(210)의 표면부의 전해도금층(240), 무전해도금층(230)을 제거하고(도 5b), 다시 박화한 전해 Cu박(215)의 면에서 돌출한 절연성 잉크경화물(250)을 연마해서 평탄화한다(도 5e).Next, after the insulating ink hardened
다음, 코어 기재(210)의 양면 전면에 무전해도금을 실시해서 무전해도금층(235)을 설치하고(도 5d), 다시 전해 Cu도금을 실시해서 전해 Cu도금층(245)을 설치함으로써, 이 전해Cu도금층을 배선을 형성하기 위한 소정의 두께가 되도록 한다(도 5e).Next, electroless plating is performed on both surfaces of the
다음, 코어 기재(210)의 양면에 각각 소정 영역에다 개구(265)를 형성시켜 내에칭용 레지스트(260)을 형성한다(도 5f). 다음 레지스트(260)의 개구(265)로부터 노출된 전해도금층(245), 무전해도금층(235), 박화된 전해 Cu박(215)을 염화제2철 용액 등의 에칭액으로 에칭 제거한다(도 5g). 그 후 레지스트(260)를 제거하고서(도 6a), 코어 기재(210)의 양면에서부터 감광성의 솔더 레지스트(270)를 도포한다(도 6b).Next,
그 후, 솔더 레지스트(270)의 단자형성영역(275)을, 포토리소그래피법으로 개구하고(도 6e), 노출된 전해 Cu도금층(245) 상에 Ni도금층(296) 및 Au도금층(297)을 순차로 설치하는바, 이와 같이 해서 비교예의 양면 배선기판을 얻을 수가 있다(도 6d).Thereafter, the
그러나, 이 제조방법에서의 배선의 형성은, 미리 준비하여 박화시킨 전해 Cu박(215)과 무전해도금층(235), 전해 Cu도금층(245)을 에칭하여 배선을 형성시킨다. 이 때문에 이 제조방법은, 기본적으로는 배선부를 에칭 형성하는 서브 트랙티브법을 주로 한, 도 7f에 도시된 방법과 마찬가지 배선을 형성하는 것으로, 배선의 미세화, 고밀도화에는 대응할 수가 없다.However, the wiring in this manufacturing method is formed by etching the
따라서, 양면 배선기판에서의 라인/스페이스로는, 50㎛/50㎛ 레벨 이하의 제조가 곤란하다.Therefore, it is difficult to manufacture below 50 µm / 50 µm level with a line / space in the double-sided wiring board.
또, 매커니컬 드릴로 코어 기재(210)에 스루홀 형성용 관통구멍(211H)을 형성하기 때문에, 그 직경이 커지게 된다. 이 때문에, 도 7d에 도시된 종래의 코어 기판과 마찬가지로 스루홀 직경/랜드 직경으로는 150㎛/350㎛ 레벨 보다 작게 할 수가 없다.Moreover, since the through-hole formation through-
또, 빌드업 다층배선기판의 제작의 공정은 길고, 번잡하며, 고비용으로도 되고, 또 스루홀에서 전력손실이 커서 고주파의 입출력을 필요로 하는 용도에는 적합하지가 않다.In addition, the manufacturing process of the build-up multilayer wiring board is long, complicated, and expensive, and the power loss is large in the through hole, which is not suitable for applications requiring high frequency input / output.
즉, 비교예의 양면 배선기판에서는, 상기 여러 가지의 문제를 갖고 있어서, 고밀도 실장의 팩키지용 기판으로는 대응할 수가 없다.That is, in the double-sided wiring board of the comparative example, there are various problems described above, and it is not possible to cope with the package board of the high density package.
다음에는, 본 발명 양면 배선기판의 실시예의 변형예를 든다.Next, a modification of the embodiment of the double-sided wiring board of the present invention is given.
변형예에 의한 양면 배선기판은, 도 1 내지 도 3에서 코어 기재(110) 중 스루홀(110H)의 외표면 및 각 배선층의 배선부(191, 192)의 외표면이 기계적 연마 또는 화학기계적 연마에 의해 평탄화처리되어 있다.In the double-sided wiring board according to the modification, the outer surface of the through
즉, 기계적 연마 또는 화학기계적 연마에 의해 스루홀(110H)의 표면 및 각 배선층의 배선(191, 192)의 외표면 측이 평탄화되어 있다. 이와 같은 구조가 되도록 함으로써, 양면 배선기판은, 반도체칩을 조립함에 있어 와이어본딩이나 플립칩 접합을 할 때 가로로 미끄러지지 않아, 충전형식의 스루홀 상의 패임(덴트)이 없는 구조로, 또 배선 두께의 오차를 균일하게 할 수가 있게 된다.That is, the surface of the through
특히, 패키지용 기판으로 쓰이는 경우에는 유효하다.In particular, it is effective when used as a board | substrate for packages.
양면 배선기판의 제조방법의 변형예로는, 예컨대, 도 2 및 도 3에 도시된 양면 배선기판의 제조방법에서, 선택 도금공정의 후이고 레지스트패턴을 제거하기 전(도 2f의 상태에 상당), 또는 레지스트패턴을 제거한 후이고 불필요한 무전해도금속을 플래시에칭 제거하기 전(도 2g에 상당), 또는 불필요한 무전해도금층을 플래 시에칭 제거한 후(도 3a에 상당)에, 선택 도금공정으로 선택적으로 도금 형성하는 전해 Cu도금층(150)을 평탄화하기 위해 기계적 연마 또는 화학기계적 연마를 실행하는 것을 들 수 있는바, 연마 이외에는 앞에서 설명한 제조방법과 같아 여기서는 설명을 생략한다.As a modification of the manufacturing method of the double-sided wiring board, for example, in the manufacturing method of the double-sided wiring board shown in Figs. 2 and 3, after the selective plating process and before removing the resist pattern (corresponding to the state of Fig. 2F). Or after removing the resist pattern and before flash etching removal of unnecessary electroless metal (equivalent to Fig. 2g), or after flashing off the unnecessary electroless plating layer (equivalent to Fig. 3a). In order to planarize the electrolytic
기계적 연마로는 버프 연마가 쓰이는바, 최근에는 화학기계적 연마(CMP라고도 함)가 각 처리에 이용되고 있다.As mechanical polishing, buff polishing is used, and recently, chemical mechanical polishing (also called CMP) is used for each treatment.
전해 Cu도금층(150)을 평탄화함으로써, 전해 Cu도금층(150)의 평탄성은 ±O.05~0.5㎛)의 오차범위로 억제할 수가 있다.By planarizing the electrolytic
한편, 연마의 종점검출방식으로는, 회전토크에 의한 판정방식이나 정전용량에 의한 판정방식 등이 있다.On the other hand, as the end point detection method of polishing, there are a determination method based on rotational torque, a determination method based on capacitance, and the like.
변형예로는, 도 1b에 도시된 양면 배선기판과 같이 단자부에 Ni도금층 및 Au도금층을 설치하지 않아도 좋다. 경우에 따라서는, 이 상태에서 양면 배선기판이 출하(出荷)되게 된다.As a modification, it is not necessary to provide the Ni plating layer and the Au plating layer in the terminal portion as in the double-sided wiring board shown in Fig. 1B. In some cases, the double-sided wiring board is shipped in this state.
그 제조방법은, 도 1a에 도시된 양면 배선기판의 제조방법에서, 단자부(170, 170a)에 대해 도금을 실시하지 않는 방법이 취해진다.As the manufacturing method, in the manufacturing method of the double-sided wiring board shown in Fig. 1A, a method of not plating the
본 발명은, 상기와 같이 고밀도 실장에 대응할 수 있고, 또 종래의 빌드업 다층배선기판 보다 생산성 면에서 뛰어나고, 또 고주파의 입출력의 전력손실 문제를 해결할 수 있는 패키지용 배선기판을 제공할 수 있게 하였다.According to the present invention, it is possible to provide a package wiring board that can cope with high-density mounting as described above, which is more productive than conventional build-up multilayer wiring boards, and can solve the power loss problem of high-frequency input / output. .
특히, 반도체칩 조립에서의 와이어본딩이나 플립칩 접합을 할 때 가로로 미끄러지지 않아, 충전형식의 스루홀 상의 패임(덴트)이 없는 구조로, 또 배선두께의 오차를 균일하게 할 수가 있는 패키지용 배선기판을 확실하게 제공할 수가 있었다.Particularly, wiring for package that does not slip horizontally during wire bonding or flip chip bonding in semiconductor chip assembly, and does not have a dent on the filling type through hole, and makes it possible to make an error in wiring thickness uniform. The board | substrate could be provided reliably.
동시에, 이와 같은 배선기판을 제조하는 배선기판 제조방법을 제공할 수 있게 되었다.At the same time, it is possible to provide a wiring board manufacturing method for manufacturing such a wiring board.
랜드의 작은 직경화 및 라인의 미세화에 의해, 종래 코어 기재의 양면에 각각 서브 트랙티브법으로 형성된 배선층 1층을 코어 기판으로 설치하고, 다시 각 배선층 상에 배선층을 도금 형성하는 애디티브법으로 배선층을 1층 형성하였다. 이와 같은 구조를 갖고서 CSP나 스택 패키지에 쓰이게 되었다. 또, 배선 4층 구조의 종래의 양면 배선기판을, 코어 기재의 양면에 각각 배선층을 1층만 배치한 배선 2층 구조의 본 발명의 양면 배선기판으로 대체할 수도 있게 되었다.Due to the smaller diameter of the land and the finer lines, the wiring layer is formed by adding a single wiring layer formed by subtractive methods on both surfaces of the core substrate as a core substrate, and plating the wiring layer on each wiring layer. 1 layer was formed. With this structure it is used in CSPs and stack packages. Further, the conventional double-sided wiring board having a four-layer wiring structure can be replaced with the double-sided wiring board of the present invention having a wiring two-layer structure in which only one layer of wiring layer is disposed on both surfaces of the core substrate.
이와 같이 본 발명의 양면 배선기판은, 종래의 배선 4층 구조로 된 것에 비해, 구조가 간단하고, 제작 공정수도 줄어 들어, 생산성 면과 고주파 입출력의 전력손실 면에서 우수하다. As described above, the double-sided wiring board of the present invention is simpler in structure than the conventional wiring four-layer structure, reduces the number of manufacturing steps, and is excellent in productivity and power loss of high frequency input / output.
제2실시예Second embodiment
다음에는 본 발명의 제2실시예를 도면을 기초로 설명한다.Next, a second embodiment of the present invention will be described with reference to the drawings.
도 11a는 본 발명의 양면 배선기판의 제2실시예를 나타낸 일부 단면도이고, 도 11b는 도 11a에 도시된 실시예의 변형예이고, 도 12는 도 11a에 도시된 실시예의 제조공정의 일부를 나타낸 공정 단면도이고, 도 13은 도 12에 계속되는 공정을 나타낸 공정 단면도이고, 도 14는 비교예의 제조공정의 일부를 나타낸 공정 단면도이고, 도 15는 도 14에 계속되는 공정을 나타낸 공정 단면도이다.FIG. 11A is a partial sectional view showing a second embodiment of the double-sided wiring board of the present invention, FIG. 11B is a modification of the embodiment shown in FIG. 11A, and FIG. 12 shows a part of the manufacturing process of the embodiment shown in FIG. 11A. It is process sectional drawing, FIG. 13 is process sectional drawing which shows the process following FIG. 12, FIG. 14 is process sectional drawing which shows a part of manufacturing process of a comparative example, and FIG. 15 is process sectional drawing which shows the process following FIG.
도 11~도 15 중, 참조부호 110는 코어 기재, 부호 110H는 스루홀의 관통구 멍, 부호 110S는 기재면, 부호 115는 전해 Cu박, 부호 120은 레이저광, 부호 130은 무전해도금층, 부호 140은 레지스트, 부호 145는 개구, 부호 150은 전해 Cu도금층, 부호 160은 솔더 레지스트, 부호 165는 개구, 부호 170은 접속용 패드(단지 단자부라고도 함), 부호 170a는 외부접속 패드(단지 단자부라고도 함), 부호 171은 Ni도금층, 부호 172는 Au도금층, 부호 175 및 175a는 단자부, 부호 180은 스루홀, 부호 180a는 스루홀 형성영역, 부호 191 및 192는 배선, 부호 193a는 스루홀의 도통부, 부호 210은 코어 기재, 부호 211H는 스루홀의 관통구멍, 부호 215a는 전해 Cu박, 부호 215는 에칭으로 두께가 얇아진 전해 Cu박, 부호 230은 무전해도금층, 부호 240은 전해 Cu도금층, 부호 250은 레지스트, 부호 255는 개구, 부호 260은 솔더 레지스트, 부호 261은 오목부, 부호 265는 개구, 부호 270 및 270a는 단자부, 부호 271은 Ni도금층, 부호 272는 Au도금층, 부호 280은 스루홀, 부호 280a는 스루홀 형성영역, 부호 291 및 292는 배선, 부호 293은 스루홀의 도통부이다.11 to 15,
먼저, 본 발명 양면 배선기판의 제2실시예의 예를 도 11a를 기초로 설명한다.First, an example of the second embodiment of the double-sided wiring board of the present invention will be described with reference to Fig. 11A.
본 발명에 따른 양면 배선기판은, 양면에 거칠게 고화된 기재면(110S)을 가진 코어 기재(110)와, 이 코어 기재(110)의 각 기재면(110S)에 설치된 배선층(191, 192)을 갖고 있다. 즉 양면 배선기판은, 뒤에 설명되는 도 12~도 13에 도시된 공정으로 만들어지는 것으로, 코어 기재(110)의 양측의 거칠게 고화된 기재면(110S)에 각각 세미 애디티브법으로 형성된 배선층(191, 192)을 1층만 설치하고, 코어 기재(110)에 설치된 관통구멍(110H)으로 된 스루홀(180)을 매개로 상기 코어 기재(110) 양측의 배선층(191, 192), 즉 배선(191)과 배선(192)이 전기적으로 접속되어 구성되어 있다. 또, 배선층(191, 192)에 소정의 단자부(170, 170a)가 접속되고, 코어 기재(110)의 양면에는 소정의 단자부(170, 170a)가 노출된 상태에서 솔더 레지스트(160)가 설치되어 있다. 이와 같은 양면 배선기판은 반도체 패키지용 양면 배선기판으로서, 도 9에 도시된 것과 같은 반도체 패키지에서 인터포저로서의 다층배선기판(10) 대신 사용되게 된다.The double-sided wiring board according to the present invention comprises a
스루홀(180)은 레이저로 개공(開孔)된 코어 기재(110)의 관통구멍(110H)으로 이루어지되, 관통구멍(110H) 내에 스루홀 도금이 실시되어 도통부(193a)를 형성하고서 이 관통구멍(110H)이 솔더 레지스트(160)에 의해 충전되도록 되어 있다.The through
앞에서 설명한 바와 같이, 코어 기판의 한쪽 면[배선(191) 측의 면]에는 플립칩 방식 또는 와이어본딩방식으로 반도체칩과 접속하기 위한 접속패드(단자부; 170)가 설치되고, 다른쪽 면[배선(192) 측의 면]에는 외부회로와 접속하기 위한 외부 접속단자(단자부, 170a)가 설치되어 있다.As described above, a connection pad (terminal portion) 170 for connecting with a semiconductor chip by a flip chip method or a wire bonding method is provided on one surface (surface on the
물론, 접속 패드(170)와 외부접속단자(170a)를 코어 기재(110)의 어느 쪽 면에 설치할 것인지는 자유롭게 선택할 수 있다.Of course, it is free to select which side of the
접속 패드(단자부; 170)와 외부접속단자(단자부; 170a)는, 모두 무전해도금층(130) 상에 형성된 전해 Cu도금층(150)과, 이 전해 Cu도금층(150) 상에 설치되고서 솔더 레지스트(160)의 개구를 매립하도록 순차로 형성된 Ni도금층(171) 및 Au도금층(172)을 갖고 있다.The connection pad (terminal portion) 170 and the external connection terminal (terminal portion; 170a) are both provided on the electrolytic
한편, 코어 기재(110)의 기재면(110S)의 표면의 10점 평균 거칠기(RzJIS)는, 2㎛~10㎛의 범위로 되어 있다. 기재면(110S)의 RzJIS가 이 범위를 취함으로써, 기재면(110S)에 대해 배선(191, 192)의 밀착강도가 향상되어 배선의 미세화를 달성할 수 있게 된다. 이 때문에 그 제조의 면에서도 실용레벨이라 할 수가 있다.On the other hand, the 10-point average roughness RzJIS of the surface of the
코어 기재(110)로는, 내열성의 열경화형의 절연성 수지층에, 적절히 유리 크로스, 아라미드 부직포, 액정 폴리머 부직포, 고어텍스 등이 혼입된 것이 이용되는 수지층으로는, 시아네이트계 수지, BT레진, 에폭시수지, PPE(폴리페닐렌에텔) 등을 들 수 있다.As the
시험에 의하면, 수지층으로 일본국 히타치제 679F 시리즈(시아네이트계 수지)를 이용한 경우, 코어 기재(110)의 기재면(110S)의 RzJIS가 5㎛이고, 필 강도는 800g/cm(JISC5012-1987 8. 1) 이었다.According to the test, when 679F series (cyanate-type resin) made in Japan Hitachi was used as a resin layer, RzJIS of the
뒤에 설명이 되지만, 코어 기재(110)의 수지층의 표면(110S)은 전해 Cu박(115; 도 12)이 도금면 측을 코어 기재(110)에 열압착해서 경화시켜 형성되도록 되어 있다. 전해 Cu박(115; 도 12)의 도금면의 거칠기 형상이 코어 기재(110)의 기재면(110S)에 전사되어(후에 설명하는 도 12~도 13의 공정 참조), 코어 기재(110)의 기재면(110S)과 배선(191, 192)의 밀착성이 양호해지게 되었다.Although it demonstrates later, the
스루홀(180)은 레이저에 의해 코어 기재(110)에 설치된 관통구멍(110H)으로 이루어져 있는바, 통상 CO2 레이저 또는 UV 레이저로 코어 기재(110)에 스루홀 형성용 관통구멍(110H)이 형성되고서, 이 관통구멍(110H)의 직경은 150nm 이하로 되어 있다.The through
배선(191, 192) 및 스루홀의 도전부(193a) 등을 형성하는 전해 Cu도금층(150)은 공지의 전해 Cu도금방법으로 형성되고, 도전성의 면으로부터의 두께는 5㎛~30㎛ 정도로 되어 있다.The electrolytic
무전해도금층(130)은 무전해 Ni도금이나 무전해 Cu도금 등 공지의 방법으로 형성되는 것으로, 이는 배선(191, 192) 및 스루홀의 도통부(193a)를 형성하기 위해 전해 Cu도금을 실시할 때의 통전층으로 되는 것이다. 무전해도금층(130)은 소정의 두께로 되어야 하는바, 이는 플래시 에칭으로 다른 것을 손상시키지 않고 쉽게 제거할 수 있는 두께이면 좋다.The
도 11b에 도시된 양면 배선기판은, 도 11a의 양면 배선기판에서 단자(170, 170a)에서의 Ni도금층(171) 및 Au도금층(172)이 없는 상태인 것으로, 경우에 따라서는 이 상태로 출하가 된다.In the double-sided wiring board shown in FIG. 11B, the Ni-plated
각 부에 대해서는, 도 11a의 양면 배선기판과 같아 설명은 생략한다.Each part is the same as that of the double-sided wiring board of FIG. 11A, and description is omitted.
다음에는, 도 11a에 도시된 양면 배선기판을 제조하는 방법에 대해 도 12 및 도 13을 기초로 설명한다.Next, a method of manufacturing the double-sided wiring board shown in FIG. 11A will be described based on FIGS. 12 and 13.
한편, 이를 가지고 본 발명에 따른 양면 배선기판의 제조방법의 실시예의 설명을 대신하기로 한다.On the other hand, with this it will be substituted for the description of the embodiment of the manufacturing method of the double-sided wiring board according to the present invention.
먼저, 코어 기재용 절연성 수지층(절연성 수지필름; 110)의 양면에 각각 그 전해도금 형성된 조면을 가진 전해 Cu박을, 이 조면을 수지층 측을 향해 압착해서 적층함으로써 3층 구조의 가공용 소재(110a)를 만들어 준비를 한다(도 12a). First, an electrolytic Cu foil having a rough surface electrolytically plated on each of both surfaces of an insulating resin layer (insulating resin film) 110 for core substrates is pressed and laminated on the rough surface toward the resin layer side, thereby processing a material having a three-layer structure ( 110a) to prepare (FIG. 12a).
여기서는, 절연성 수지필름(110)으로서, 열경화형의 수지층을 이용해서, 수 지필름(110)의 양면에 전해 Cu박을 열압착한다.Here, electrolytic Cu foil is thermocompression-bonded to both surfaces of the
코어 기재(110)의 재료로는, 절연성의 수지에 적절히 유리 크로스, 아라미드 부직포, 액정폴리머 부직포, 고어텍스 등이 혼입된 것이 쓰이게 된다.As the material of the
절연성의 수지로는, 시아네이트계 수지, BT레진, 에폭시수지, PPE(폴리페닐렌에텔) 등이 쓰인다.As insulating resin, cyanate resin, BT resin, epoxy resin, PPE (polyphenylene ether) and the like are used.
다음, 절연성 필름(110)의 양면의 전해 Cu박(115)을 에칭으로 제거하고, 전해 Cu박(115)의 표면상태가 전사 형성된 기재면(110S)을 가진 코어 기재(110)를 형성한다(도 12b).Next, the electrolytic Cu foils 115 on both sides of the insulating
전해 Cu박(115)에 대한 에칭은 염화제2철 용액, 또는 염화제2동 용액, 또는 알칼리 에칭액으로 실행한다.The etching of the
세정 후, 레이저광(120)을 선택적으로 조사해서, 코어 기재(110)에 스루홀 형성용 관통구멍(110H)를 형성한다(도 12c).After the cleaning, the
레이저광(120)으로는, CO2 레이저 또는 UV 레이저가 코어 기재(110)의 재질에 맞춰 쓰이게 된다.As the
코어 기재(110)의 한쪽 면에 레이저광(120)을 과잉으로 반사하지 않는 흑색 등의 덧댐판(120a)을 설치하고, 다른 쪽 면으로부터 레이저광(120)의 조사를 실행함으로써, 레이저로 코어 기재(110)에다 관통구멍(110H)을 형성시킨다. 이 경우, 관통구멍(110H)의 단면형상은, 레이저광(120)의 조사측 구멍직경이 크고, 레이저광(120)의 조사측과 반대되는 측의 구멍직경이 작은 사다리꼴 형상으로 형성된다.On one surface of the
예컨대, CO2 레이저를 이용한 경우, 100㎛ 두께의 시아네이트계 수지를 이용한 코어 기재(110)에, 조사측 구멍직경을 100㎛, 레이저광(120)의 조사측과 반대되는 측의 구멍직경을 7O㎛로 하는 관통구멍(110H)을 형성할 수가 있다.For example, in the case of using a CO 2 laser, the hole diameter on the side opposite to the irradiation side of the irradiation side of the
이에 따라, 후에 실행하는, 솔더 레지스트(160)에 의해 코어 기재(110)의 관통구멍(110H)을 충전할 때, 솔더 레지스트(160)를 충전하기가 쉬워진다. 또, 관통구멍(110H)의 영역이 평탄화되어, 솔더 레지스트(160)가 코어 기재(110)의 양면에 설치되게 된다.This makes it easy to fill the solder resist 160 when the through-
또, 종래의 코어 기판에서는 스루홀을 형성할 때 매커니컬 드릴을 이용하고 있어 그 직경을 150㎛ 이하로 할 수가 없었지만, 본 발명에 의하면 레이저로 코어 기재(110)에 관통구멍(110H)을 형성하기 때문에, 150㎛ 이하의 구멍직경의 관통구멍(110H)을 형성할 수가 있게 된다.In the conventional core substrate, a mechanical drill is used to form the through hole, and its diameter cannot be 150 µm or less. According to the present invention, the through
관통구멍(110H)의 최소 구멍직경은, 탄산가스 레이저로 80㎛, UV-YAG 레이저로 25㎛ 정도까지가 가능하다.The minimum hole diameter of the through
다음, 코어 기재(110)의 관통구멍(110H)의 가공잔사를 제거하는 디스미어처리를 실행한 후, 관통구멍(110H)의 표면을 포함한 코어 기재(110)의 전체 면에 무전해도금을 실시해서, 통전층으로서의 무전해도금층(130)을 형성한다(도 12d).Next, after performing the desmear process which removes the process residue of the through-
무전해도금으로는, 공지의 무전해 Cu도금, 무전해 Ni도금이 적용될 수 있다.As electroless plating, well-known electroless Cu plating and electroless Ni plating can be applied.
다음, 코어 기재(110)의 양면에 배선(191, 192) 및, 스루홀(180)의 도통부(193a)를 형성하는 소정 영역을 노출하도록 개구(145)를 형성시켜 레지스트(140)를 형성한다(도 12e). 다음, 무전해도금층(130)을 통전층으로 해서 전해 Cu도금을 실시하여, 배선(191, 192) 및 관통구멍(110H) 내면의 도통부(193a)를 전해 Cu도금층(150)으로 선택적으로 형성한다(도 12f).Next, the resist 140 is formed by forming the
무전해도금층(130)은 무전해 Ni도금이나 무전해 Cu도금 등 공지의 방법으로 형성되는 것으로, 배선(191, 192)을 형성하기 위한 전해 Cu도금층(150)을 형성할 때의 통전층으로 되는 두께가 있는바, 후에 실행하는 플래시에칭으로 다른 것을 손상시키지 않고 쉽게 제거할 수 있는 두께이면 좋다.The
레지스트(140)로는, 소망하는 해상성을 갖고, 내도금성이 있으며, 처리성이 좋은 것이면 특히 한정되지는 않는다.The resist 140 is not particularly limited as long as it has desired resolution, plating resistance, and good processability.
통상적으로는, 레지스트(140)로서 드라이필름 레지스트가 취급하기 쉽기 때문에 쓰이고 있다.Usually, the dry film resist is used as the resist 140 because it is easy to handle.
다음, 레지스트(140)를 제거한(도 12g) 후, 노출되어 있는 불필요한 무전해도금층(130)을 플래시에칭으로 제거한다(도 13a).Next, after removing the resist 140 (FIG. 12G), the exposed unnecessary
무전해도금층(130)을 제거하기 위한 에칭액으로는, 과수황산, 과황산, 염산, 초산, 시안계, 유기계 에칭액을 들 수 있다.Examples of the etching solution for removing the
다음, 코어 기재(110)의 양면에 감광성의 솔더 레지스트를 도포하고, 코어 기재(110)의 관통구멍(110H)을 매립하여, 코어 기재(110)의 양면에 솔더 레지스트층(160)을 형성한다(도 13b).Next, a photosensitive solder resist is applied to both surfaces of the
관통구멍(110H)의 구멍직경이 큰 배선(191) 측에서부터 코어 기재(110)에 대해 감광성의 솔더 레지스트를 도포한 경우, 솔더 레지스트는 관통구멍(110H)의 구 멍직경이 작은 배선(192) 쪽에서는 쉽게 통과하지 않아 충전하기가 쉽고, 또 스루홀(180)의 형성영역을 포함한 코어 기재(110) 양면에 평탄상으로 솔더 레지스트를 설치할 수가 있다.When the photosensitive solder resist is applied to the
다음, 솔더 레지스트층(160)을 소정의 포토마스크 등을 이용해서 마스크 마스킹 노광하고, 현상하여 단자부(170, 170a)를 노출시킨다(도 13c).Next, the solder resist
다음, 단자부(170, 170a) 표면에, 순차적으로 전해 Ni도금층(171) 및 Au도금층(172)을 형성한다(도 13d).Next, electrolytic
이와 같이 해서, 본 실시예의 양면 배선기판이 형성되게 된다.In this way, the double-sided wiring board of this embodiment is formed.
다음에는, 도 11a에 도시된 양면 배선기판의 비교예로서, 도 17에 도시된 종래의 코어 기판과 마찬가지로, 코어 기재의 양면에 배선을 1층만 배열 설치하고, 또 매커니컬 드릴로 코어 기재에 관통구멍을 설치하며, 스루홀 도금을 실시해서 양면의 배선을 전기적으로 접속시킨 양면 배선기판에 대해 설명한다. 이 경우, 솔더 레지스트가 기재의 스루홀 형성용 관통구멍에 충전되고, 코어 기재(110) 양면의 배선이 솔더 레지스트로 덮여지게 된다. 이와 같은 비교예로서의 패키지용 양면 배선기판을 도 14 및 도 15에 의해 간단히 설명한다.Next, as a comparative example of the double-sided wiring board shown in Fig. 11A, similarly to the conventional core board shown in Fig. 17, only one layer of wiring is arranged on both sides of the core base material, and a mechanical drill is applied to the core base material. A double-sided wiring board in which through-hole plating is provided and through wiring is electrically connected to both sides will be described. In this case, the solder resist is filled in the through hole forming through hole of the substrate, and the wirings on both sides of the
먼저, 코어 기재(210)의 양면에 전해 Cu박(215a)을 열압축으로 적층함으로써, 3층 구조를 가진 가공용 소재를 준비한다(도 14a). 코어 기재(210)의 양면에 설치된 전해 Cu박(215a)을 에칭으로 소망하는 두께로 박화한다(도 14b). 다음, 매커니컬 드릴로 가공용 소재(210a)에 스루홀용 관통구멍(211H)을 열고(도 14c), 거스러미를 제거하기 위한 연마처리 및 디스미어처리를 거쳐, 무전해도금을 실시하여 무전해도금층(230)을 설치한다(도 14d). 다음 무전해도금층(230)을 통전층으로 해서 전해 Cu도금을 실시하여 코어 기재(210)의 양면에 전해도금층(240)을 설치하고, 관통구멍(211H) 내에 도전부(293a)를 형성한다(도 14e).First, the
다음, 코어 기재(210)의 양면에, 각각, 소정 영역(255)을 개구시켜, 내에칭용 레지스트(250)를 형성한다(도 14f). 그 후 레지스트(250)의 개구(255)로부터 노출된 전해도금층(240), 무전해도금층(230), 박화된 전해 Cu박(215)을 염화제2철 용액 등의 에칭액으로 에칭하여 제거한다(도 15a). 다음, 코어 기재(210)의 양면에서부터 감광성 솔더 레지스트(260)를 도포하는바, 이때 동시에 코어 기재(210)의 관통구멍(210H)을 솔더 레지스트(260)로 충전한다(도 15b).Next,
그 후, 솔더 레지스트(260)의 단자부 형성영역(265)을, 포트리소그래피법으로 개구하고(도 15c), 노출된 전해 Cu도금층(240) 상에 전해 Ni도금층(271) 및 전해 Au도금층(272)을 형성시켜 비교예의 양면 배선기판을 얻을 수가 있다(도 15d).Thereafter, the terminal
그러나, 이 제조방법에서의 배선의 형성은, 미리 준비해놓은 전해 Cu박(215), 무전해도금층(230), 전해 Cu도금층(240)을 에칭해서 배선형성을 실행한다. 이 때문에 이 제조방법은, 기본적으로는 배선부를 에칭으로 형성하는 서브 트랙티브법을 주로 한, 도 7에 도시된 방법과 마찬가지의 배선을 형성하는 것으로, 배선의 미세화나 고밀도화에는 대응할 수가 없다.However, in the formation of the wiring in this manufacturing method, the wiring is formed by etching the
따라서, 양면 배선기판에서의 라인/스페이스로서는 50㎛/50㎛ 레벨 이하의 제조가 곤란하다. 또, 매커니컬 드릴로 코어 기재(210)에 스루홀 형성용 관통구멍(211H)을 형성하기 때문에 직경이 커져, 도 7d에 도시된 종래의 코어 기판과 마찬 가지로 스루홀 직경/랜드 직경으로서 150㎛/350㎛ 레벨 보다 작게 할 수가 없게 된다.Therefore, it is difficult to manufacture below 50 µm / 50 µm level as a line / space in a double-sided wiring board. In addition, since the through hole forming through-
또, 매커니컬 드릴로 스루홀 형성용 관통구멍을 형성하기 때문에, 그 직경은 커지게 된다. 이 때문에, 솔더 레지스트를 당해 관통구멍(211H)에다 충전하더라도 솔더 레지스트(260)에 오목부(261)가 발생하게 된다. 이와 같은 양면 배선기판을 이용한 경우, 이 오목부(261)와 탑재된 칩 사이에 기포가 비집고 들어가 반도체장치의 신뢰성을 훼손한다고 하는 문제가 생긴다거나, 고객의 반도체칩 조립공정에 부하가 걸리게 된다고 하는 문제가 발생하게 된다.In addition, since the through-hole forming hole is formed by a mechanical drill, the diameter becomes large. Therefore, even if the solder resist is filled in the through
즉, 비교예의 양면 배선기판에서는, 고밀도 실장의 패키지용 기판으로는 상기 문제가 있어 대응을 할 수가 없게 된다.That is, in the double-sided wiring board of the comparative example, there is the above problem with the package board of the high-density package and it cannot respond.
본 발명은, 상기와 같이 고밀도 실장에 대응할 수 있고, 또 종래의 빌드업 다층배선기판 보다 생산성 면에서 뛰어난 패키지용 배선기판을 제공할 수 있도록 하였다. 동시에, 이와 같은 배선기판을 제조하기 위한 배선기판 제조방법을 제공할 수 있도록 하였다.The present invention can provide a package wiring board which can cope with high density mounting as described above and which is more productive in terms of productivity than the conventional build-up multilayer wiring board. At the same time, it is possible to provide a wiring board manufacturing method for manufacturing such a wiring board.
특히, 랜드의 작은 직경화 및 라인의 미세화에 의해, 종래 코어 기재의 양면에 서브 트랙티브법으로 형성된 배선층 1층으로 코어 기판을 설치하고, 다시 각 배선층 상에 배선층을 도금으로 형성하는 애디티브법으로 배선층 1층을 형성하였다. 이와 같은 구조를 가져, CSP나 스택 패키지에 쓰이고 있던 배선 4층 구조의 종래의 양면 배선기판을, 코어 기재의 양면에 각각 배선층을 1층만 배치한 배선 2층 구조의 본 발명에 따른 양면 배선기판으로 대신할 수가 있게 되었다.In particular, the additive method in which the core substrate is provided with one wiring layer formed by the subtractive method on both surfaces of the core substrate in advance by the smaller diameter of the land and the finer the line, and the wiring layer is formed by plating on each wiring layer again. Thus, one wiring layer was formed. With this structure, a conventional double-sided wiring board having a four-layer wiring structure used for a CSP or a stack package is a double-sided wiring board according to the present invention having a wiring two-layer structure in which only one wiring layer is arranged on both sides of the core substrate. It became a substitute.
본 발명의 양면 배선기판은, 종래의 배선 4층 구조로 된 것에 비해, 구조가 간단하고, 그 제작 공정수도 줄어들어, 생산성 면에서 우수하다.The double-sided wiring board of the present invention is simpler in structure than the conventional wiring four-layer structure, reduces the number of manufacturing steps thereof, and is excellent in productivity.
또, 본 발명의 양면 배선기판에서는, 종래에 문제로 되어 있던 솔더 레지스트의 패임현상이 해소되기 때문에, 고객의 프로세스의 부가를 경감할 수가 있게 되었다.In addition, in the double-sided wiring board of the present invention, the dent of the solder resist, which has been a problem in the past, is eliminated, so that the process of the customer can be reduced.
본 발명의 Of the present invention 변형예Variant
다음에는 본 발명의 변형예에 대해 도 16~도 18에 의거 설명한다.Next, the modified example of this invention is demonstrated based on FIGS. 16-18.
도 16에 도시된 변형예는, 코어 기재(110)에 설치된 관통구멍(110H)의 단면형상이 다를 뿐이고, 기타는 앞에서 설명한 제1실시예 및 제2실시예와 대체로 같게 되어 있다.The modification shown in FIG. 16 differs only in the cross-sectional shape of the through
코어 기재(110)는 절연성 수지와, 이 절연성 수지 중에 혼입된 유리 크로스, 아라미드 부직포, 액정폴리머 부직포, 다공질 폴리테트라플루오로에틸렌 등을 갖고 있다. 그리고 레이저광(120)을 코어 기재(110)에 조사함으로써 관통구멍(110H) 이 얻어지게 된다. 이 경우, 레이저광(120)의 에너지를 조정함으로써, 관통구멍(110H)은 도 16에 도시된 것과 같은 단면형상을 갖게 된다.The
즉 도 16에서, 관통구멍(110H)의 단면형상(305)은, 관통구멍(110H)의 일단(301)으로부터 내부를 향해 그 구멍직경이 감소하는 제1사다리꼴 형상(305a)과, 관통구멍(110H)의 내부로부터 타단(302)을 향해 그 구멍직경이 증가하는 제2사다리꼴 형상(305b)을 갖고 있다. 이 경우, 제1사다리꼴 형상(305a)과 제2사다리꼴 형상(305b)은, 관통구멍(110H)의 내부 지점(307)을 경계로 해서 일단(301) 측과 타단 (302) 측으로 구획되어 있다.That is, in FIG. 16, the
이와 같이 관통구멍(110H)의 단면형상(305)이, 일단(301) 측의 제1사다리꼴 형상(305a)과 타단(302) 측의 제2사다리꼴 형상(305b)으로 이루어지기 때문에, 일단(301) 측에서 전해도금을 충전해서 도전부(193)를 형성하는 경우(도 2f 참조), 전해도금이 제1사다리꼴 형상(305a)의 내부 지점(307)를 향해 좁아지면서 공급되기 때문에 확실히 제1사다리꼴 형상(305a) 내에 충전되게 된다. 그 후 내부 지점(307)으로부터 전해도금이 제2사다리꼴 형상(305b) 측으로 확장되면서 순조롭게 공급되기 때문에, 제2사다리꼴 형상(305b) 내에 전해도금이 확실히 충전되게 된다.Thus, since the
다음, 도 17에 의해 빌드업 형식의 다층배선기판(310)에 대해 설명한다. 도 17에 도시된 것과 같이 다층배선기판(310)은, 앞에서 설명한 양면 배선기판(300)과, 이 양면 배선기판(300)의 양측에 절연수지부(160)를 매개로 설치된 추가배선층(311, 312)을 갖고 있다.Next, the
이 중, 양면 배선기판(300)은 양면에 조면화된 기재면(110S)을 가진 코어 기재(110)와, 이 코어 기재(110)의 각 기재면(110S)에 설치된 배선층(191, 192)을 갖고 있다. 또 코어 기재(110)에는 스루홀(180)을 구성하는 관통구멍(110H)이 형성되고서, 배선층(191, 192)끼리는 관통구멍(110H) 내에 충전된 도통부(193)를 매개로 도통되어 있다. 또 코어 기재(110)의 기재면(110S) 및 관통구멍(110H)에는 무전해도금층(130)이 설치되어 있다.Among them, the double-
또 배선층(191, 192)은 개구(165)를 가진 절연수지부(160)에 의해 덮여 있고, 추가배선층(311, 312)은 절연수지부(160)의 개구(165)를 매개로 배선층(191, 192)에 접속되어 있다. 그리고 추가배선층(311, 312) 상에는, 개구(313a)를 가진 추가 절연수지부(313)가 설치되어 있다. 여기서, 추가배선층(311, 312) 중 개구(313a)에 대응하는 부분이 추가 단자부(313a)로 된다.The wiring layers 191 and 192 are covered by the insulating
도 17에 도시된 다층배선기판(310)에서는 4층의 배선층(311, 191, 192, 312)이 설치되어 있다.In the
다음에는, 도 18에 의해 범프 충돌 형식의 다층배선기판(320)에 대해 설명한다. 도 18에 도시된 것과 같이, 다층배선기판(320)은 앞에서 설명한 양면 배선기판(300)과, 이 양면 배선기판(300)의 위쪽에 절연수지부(160)를 매개로 설치된 추가배선기판(321)을 갖고 있다.Next, the
이 중, 양면 배선기판(300)은, 양면 조면화된 기판면(110S)을 가진 코어 기재(110)와, 코어 기재(110)의 각 기재면(110S)에 설치된 배선층(191, 192)을 갖고 있다. 또 코어 기재(110)에는 스루홀(180)을 구성하는 관통구멍(110H)이 형성되고, 배선층(191, 192)끼리는 관통구멍(110H) 내에 충전된 도통부(193)를 매개로 도통되어져 있다. 또 코어 기재(110)의 기재면(110S) 및 관통구멍(110H)에는 무전해도금층(130)이 설치되어 있다.Among them, the double-
또, 배선층(191, 192)은 개구(165)를 가진 절연수지부(160)에 의해 덮여 지고, 절연수지부(160)의 개구(165) 내에는 도통부(193)에 연통하는 범프(328)가 설치되어 있다.In addition, the wiring layers 191 and 192 are covered by the insulating
한편, 추가배선기판(321)는 양면에 기재면(322S)를 가진 추가 코어 기재 (322)와, 이 추가 코어 기재(322)의 각 기재면(322S)에 설치된 배선층(324, 326)을 갖고 있다. 그리고, 추가 코어 기재(322)에는 추가 관통구멍(323)이 설치되고, 이 추가 관통구멍(323) 내면에는 도통층(323a)이 형성됨과 더불어, 추가 관통구멍(323) 내부에는 레지스트(325)가 충전되어 있다.On the other hand, the
또, 추가배선기판(321)의 배선층(324)은, 개구(330a)를 가진 추가 절연수지부(330)에 의해 덮여져 있다.In addition, the
한편, 범프(328)는 양면 배선기판(300)의 관통구멍(110H) 내에 충전된 도전부(193) 상에 배치되어 이 도통부(193)에 연통되어져 있다. 또 추가배선기판(321)의 추가 관통구멍(323)도 범프(328)에 대응하는 위치에 설치되어 있다.On the other hand, the
그리고 양면 배선기판(300)의 배선층(191) 및 도통부(193)는, 추가배선기판(321)의 배선층(326)에 범프(328)를 매개로 접속되어 있다. 또, 양면 배선기판(300)과 추가배선기판(321) 사이에는 배선(326) 및 범프(328)를 덮어주는 추가 절연수지부(331)가 설치되어 있다.The
도 18에 도시된 다층배선기판(320)에는 4층의 배선층(324, 326, 191, 192)이 설치되어 있다.Four layers of
이상 설명한 바와 같이 본 발명에 의하면, 코어 기재의 양면에 배선층이 설치되고, 코어 기재에 배열 설치된 관통구멍을 매개로 양면의 배선층이 전기적으로 접속되며, 또 소정의 단자부가 노출된 상태에서, 그 양면을 덮는 솔더 레지스트가 배열 설치된 구조의 양면 배선기판 및 그 제조방법을 제공할 수가 있다.As described above, according to the present invention, the wiring layers are provided on both surfaces of the core substrate, and both wiring layers are electrically connected through the through holes arranged in the core substrate, and both surfaces of the core substrate are exposed. It is possible to provide a double-sided wiring board having a structure in which a solder resist covering the film is arranged and a manufacturing method thereof.
즉, 고밀도 실장에 대응할 수 있고, 또 종래의 빌드업 다층배선기판 보다 생산성 면에서 뛰어나고, 또한 고주파 입출력의 전력손실 문제를 해결할 수 있는 패키지용 배선기판을 제공할 수가 있고, 특히 반도체칩 조립에서의 와이어본딩이나 플립칩 접합을 할 때 가로로 미끄러지기 어려워, 충전형의 스루홀 상의 패임(덴트라고도 함)이 없는 구조로, 또 배선 두께의 오차를 균일하게 할 수가 있는 패키지용 배선기판을 확실히 제공할 수가 있게 된다.In other words, it is possible to provide a package wiring board that can cope with high density mounting and is more productive than conventional build-up multilayer wiring boards and can solve the power loss problem of high-frequency input and output. It provides a package wiring board that can hardly slide horizontally when wire bonding or flip chip bonding, and has no structure (called a dent) on the filling type through-hole, and can evenly make an error in wiring thickness. I can do it.
Claims (37)
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2003-00140293 | 2003-05-19 | ||
| JP2003140293 | 2003-05-19 | ||
| JPJP-P-2003-00153645 | 2003-05-30 | ||
| JP2003153645 | 2003-05-30 | ||
| JPJP-P-2003-00424663 | 2003-12-22 | ||
| JP2003424663 | 2003-12-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060009885A true KR20060009885A (en) | 2006-02-01 |
| KR100834591B1 KR100834591B1 (en) | 2008-06-02 |
Family
ID=33458365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020057020772A KR100834591B1 (en) | 2003-05-19 | 2004-05-18 | Double sided wiring board, double sided wiring board manufacturing method, and multilayer wiring board |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20060289203A1 (en) |
| JP (1) | JPWO2004103039A1 (en) |
| KR (1) | KR100834591B1 (en) |
| TW (1) | TWI233768B (en) |
| WO (1) | WO2004103039A1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011010889A2 (en) * | 2009-07-23 | 2011-01-27 | Lg Innotek Co., Ltd. | Flexible printed circuit board and method for manufacturing the same |
| KR101011840B1 (en) * | 2008-11-14 | 2011-01-31 | 앰코 테크놀로지 코리아 주식회사 | Semiconductor package and manufacturing method thereof |
| WO2022092386A1 (en) * | 2020-10-30 | 2022-05-05 | 주식회사 이큐셀 | Sensor device for diagnosing semiconductor process |
Families Citing this family (68)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100499008B1 (en) * | 2002-12-30 | 2005-07-01 | 삼성전기주식회사 | Two-sided PCB without via hole and the manufacturing method thereof |
| US20080067073A1 (en) * | 2004-07-06 | 2008-03-20 | Kenichi Kagawa | Interposer And Manufacturing Method For The Same |
| KR100608610B1 (en) * | 2004-12-20 | 2006-08-08 | 삼성전자주식회사 | PCB, manufacturing method thereof and semiconductor package using the same |
| JP4291279B2 (en) * | 2005-01-26 | 2009-07-08 | パナソニック株式会社 | Flexible multilayer circuit board |
| KR100688864B1 (en) * | 2005-02-25 | 2007-03-02 | 삼성전기주식회사 | Printed circuit board, flip chip ball grid array board and method for manufacturing the same |
| JP2006294725A (en) * | 2005-04-07 | 2006-10-26 | Fujikura Ltd | Wiring board, multilayered wiring board, and manufacturing method of these |
| KR100966774B1 (en) * | 2005-05-23 | 2010-06-29 | 이비덴 가부시키가이샤 | Printed wiring board |
| JP4146864B2 (en) * | 2005-05-31 | 2008-09-10 | 新光電気工業株式会社 | WIRING BOARD AND MANUFACTURING METHOD THEREOF, SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD |
| CN101171895B (en) * | 2005-06-30 | 2010-06-23 | 揖斐电株式会社 | Printed wiring board |
| CN101868120A (en) * | 2005-06-30 | 2010-10-20 | 揖斐电株式会社 | Printed wiring board and its manufacturing method |
| GB0521269D0 (en) | 2005-10-19 | 2005-11-30 | Vodafone Plc | Identifying communications between telecommunications networks |
| US7828924B2 (en) * | 2005-12-12 | 2010-11-09 | Panasonic Corporation | Intermediate material for manufacturing circuit board and method for manufacturing circuit board using such intermediate material |
| KR100797704B1 (en) | 2006-01-25 | 2008-01-23 | 삼성전기주식회사 | Manufacturing method of Flip-chip package substrate |
| JP2007208229A (en) * | 2006-01-31 | 2007-08-16 | Taiyo Yuden Co Ltd | Manufacturing method of multilayer wiring board |
| KR100728754B1 (en) * | 2006-04-11 | 2007-06-19 | 삼성전기주식회사 | Printed circuit board using bump and method for manufacturing thereof |
| JP2008016630A (en) * | 2006-07-06 | 2008-01-24 | Matsushita Electric Ind Co Ltd | Printed circuit board, and its manufacturing method |
| JP4842167B2 (en) * | 2007-02-07 | 2011-12-21 | 新光電気工業株式会社 | Manufacturing method of multilayer wiring board |
| JP4856567B2 (en) * | 2007-02-28 | 2012-01-18 | 株式会社メイコー | Printed wiring board and electronic component mounting board |
| US9161447B2 (en) * | 2007-03-10 | 2015-10-13 | Sanmina-Sci Corporation | Embedded capacitive stack |
| US8238114B2 (en) | 2007-09-20 | 2012-08-07 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing same |
| KR100867148B1 (en) * | 2007-09-28 | 2008-11-06 | 삼성전기주식회사 | Printed circuit board and manufacturing method of the same |
| CN101453838A (en) * | 2007-11-29 | 2009-06-10 | 富葵精密组件(深圳)有限公司 | Manufacturing method for circuit board |
| US7993940B2 (en) * | 2007-12-05 | 2011-08-09 | Luminus Devices, Inc. | Component attach methods and related device structures |
| JP2009164153A (en) * | 2007-12-28 | 2009-07-23 | Kyocera Kinseki Corp | Through hole filling method for substrate for electronic component |
| JP5212462B2 (en) * | 2008-03-07 | 2013-06-19 | 富士通株式会社 | Conductive material, conductive paste, circuit board, and semiconductor device |
| US8110752B2 (en) * | 2008-04-08 | 2012-02-07 | Ibiden Co., Ltd. | Wiring substrate and method for manufacturing the same |
| EP2129199A1 (en) * | 2008-05-28 | 2009-12-02 | LG Electronics Inc. | Method of manufactoring flexible film |
| KR100957868B1 (en) | 2008-06-13 | 2010-05-14 | (주)엠씨텍 | A folding device of medical bed |
| JP2010043889A (en) * | 2008-08-11 | 2010-02-25 | Ntn Corp | Rotation detection sensor |
| WO2010018661A1 (en) * | 2008-08-11 | 2010-02-18 | Ntn株式会社 | Rotation sensor |
| US8429016B2 (en) * | 2008-10-31 | 2013-04-23 | International Business Machines Corporation | Generating an alert based on absence of a given person in a transaction |
| KR100990546B1 (en) * | 2008-12-08 | 2010-10-29 | 삼성전기주식회사 | A printed circuit board comprising a plating-pattern buried in via and a method of manufacturing the same |
| CN102369600B (en) * | 2009-04-02 | 2014-09-10 | 株式会社村田制作所 | Circuit board |
| CN101873770B (en) * | 2009-04-21 | 2012-07-18 | 广东兴达鸿业电子有限公司 | Electroplating copper plughole process of circuit board |
| TWI384906B (en) * | 2009-05-21 | 2013-02-01 | Subtron Technology Co Ltd | Substrate having through hole structure |
| US20110024898A1 (en) * | 2009-07-31 | 2011-02-03 | Ati Technologies Ulc | Method of manufacturing substrates having asymmetric buildup layers |
| KR101070098B1 (en) * | 2009-09-15 | 2011-10-04 | 삼성전기주식회사 | Printed circuit board and fabricating method of the same |
| JP5432800B2 (en) * | 2010-03-31 | 2014-03-05 | 京セラＳｌｃテクノロジー株式会社 | Wiring board manufacturing method |
| KR101097628B1 (en) * | 2010-06-21 | 2011-12-22 | 삼성전기주식회사 | Printed circuit substrate and method of manufacturing the same |
| US20120012553A1 (en) * | 2010-07-16 | 2012-01-19 | Endicott Interconnect Technologies, Inc. | Method of forming fibrous laminate chip carrier structures |
| EP2796018A4 (en) * | 2011-12-21 | 2015-08-12 | Satinderpall S Pannu | Method of fabricating electrical feedthroughs using extruded metal vias |
| TW201340807A (en) * | 2011-12-28 | 2013-10-01 | Panasonic Corp | Flexible wiring board, method for manufacturing flexible wiring board, package product using flexible wiring board, and flexible multilayer wiring board |
| TWI441585B (en) * | 2012-02-29 | 2014-06-11 | Line laminating circuit structure | |
| JP2013207006A (en) * | 2012-03-28 | 2013-10-07 | Toppan Printing Co Ltd | Wiring board with through electrode and manufacturing method of the same |
| KR101388849B1 (en) * | 2012-05-31 | 2014-04-23 | 삼성전기주식회사 | Package substrate and method of manufacturing package substrate |
| US8759961B2 (en) * | 2012-07-16 | 2014-06-24 | International Business Machines Corporation | Underfill material dispensing for stacked semiconductor chips |
| KR101758859B1 (en) * | 2012-12-04 | 2017-07-17 | 삼성전기주식회사 | Printed circuit board and method for manufacturing the same |
| JP6161380B2 (en) * | 2013-04-17 | 2017-07-12 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
| CN104349609A (en) * | 2013-08-08 | 2015-02-11 | 北大方正集团有限公司 | Printed circuit board and manufacturing method thereof |
| JP2016058472A (en) * | 2014-09-08 | 2016-04-21 | イビデン株式会社 | Electronic component built-in wiring board and manufacturing method thereof |
| WO2016061713A1 (en) * | 2014-10-24 | 2016-04-28 | 邓克忠 | Diaphragm structure of sounding apparatus |
| CN104409364B (en) * | 2014-11-19 | 2017-12-01 | 清华大学 | Pinboard and preparation method thereof, encapsulating structure and the bonding method for pinboard |
| KR101753225B1 (en) * | 2015-06-02 | 2017-07-19 | 에더트로닉스코리아 (주) | Method for Manufacturing Circuit having Lamination Layer using LDS Process |
| TWI576033B (en) * | 2016-05-06 | 2017-03-21 | 旭德科技股份有限公司 | Circuit substrate and manufacturing method thereof |
| JP6762793B2 (en) * | 2016-07-29 | 2020-09-30 | 株式会社ジャパンディスプレイ | Electronic equipment and its manufacturing method |
| JP6779697B2 (en) * | 2016-07-29 | 2020-11-04 | 株式会社ジャパンディスプレイ | Electronic equipment and its manufacturing method |
| KR20180095350A (en) | 2017-02-17 | 2018-08-27 | 삼성전기주식회사 | Substrate and method for manufacturing the same |
| US10892671B2 (en) * | 2017-07-25 | 2021-01-12 | GM Global Technology Operations LLC | Electrically conductive copper components and joining processes therefor |
| JP6943681B2 (en) * | 2017-08-24 | 2021-10-06 | 住友電気工業株式会社 | Printed wiring board |
| KR102492733B1 (en) | 2017-09-29 | 2023-01-27 | 삼성디스플레이 주식회사 | Copper plasma etching method and manufacturing method of display panel |
| CN107770966A (en) * | 2017-10-31 | 2018-03-06 | 广东骏亚电子科技股份有限公司 | A kind of outer layer manufacturing method thereof of pcb board |
| JP7063095B2 (en) * | 2018-05-07 | 2022-05-09 | 住友電気工業株式会社 | Manufacturing method of printed wiring board and printed wiring board |
| CN112586098B (en) * | 2018-09-28 | 2021-09-21 | 三井金属矿业株式会社 | Method for manufacturing multilayer wiring board |
| JP2020088069A (en) * | 2018-11-20 | 2020-06-04 | 凸版印刷株式会社 | Semiconductor package substrate and manufacturing method thereof |
| CN111508923B (en) * | 2019-01-31 | 2024-03-26 | 奥特斯奥地利科技与***技术有限公司 | Manufacturing through holes with low offset in component carrier material |
| CN111508924B (en) * | 2019-01-31 | 2023-12-15 | 奥特斯奥地利科技与***技术有限公司 | Overhang compensating annular coating in through-hole of component carrier |
| US10653010B1 (en) * | 2019-09-09 | 2020-05-12 | Flex Ltd. | Connection of multilayer printed conductive ink through filled microvias |
| CN112802758B (en) * | 2020-12-28 | 2022-08-05 | 广东佛智芯微电子技术研究有限公司 | Substrate preparation method, substrate structure, chip packaging method and chip packaging structure |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5413838A (en) * | 1991-06-18 | 1995-05-09 | Sumitomo Bakelite Company Limited | Both-side roughened copper foil with protection film |
| JPH0575257A (en) * | 1991-09-11 | 1993-03-26 | Fujitsu Ltd | Manufacture of multilayer printed wiring board |
| JPH06216488A (en) * | 1993-01-19 | 1994-08-05 | Canon Inc | Printed-wiring board and working method thereof |
| JPH07226575A (en) * | 1994-02-14 | 1995-08-22 | Hitachi Chem Co Ltd | Manufacture of printed wiring board |
| TW341022B (en) * | 1995-11-29 | 1998-09-21 | Nippon Electric Co | Interconnection structures and method of making same |
| JP3961092B2 (en) * | 1997-06-03 | 2007-08-15 | 株式会社東芝 | Composite wiring board, flexible substrate, semiconductor device, and method of manufacturing composite wiring board |
| JPH11145592A (en) | 1997-11-11 | 1999-05-28 | Sumitomo Metal Smi Electron Devices Inc | Method for filling through-hole of circuit board |
| JP2000031639A (en) * | 1998-07-09 | 2000-01-28 | Dainippon Printing Co Ltd | Manufacture of double-side circuit board and double-side circuit board |
| JP2000138443A (en) * | 1998-10-29 | 2000-05-16 | Kansai Paint Co Ltd | Manufacture of conductor pattern |
| TW584917B (en) * | 2000-01-06 | 2004-04-21 | Matsushita Electric Ind Co Ltd | Method of forming interconnect |
| JP2001203294A (en) * | 2000-01-18 | 2001-07-27 | Dainippon Printing Co Ltd | Multilayer wiring board for semiconductor device |
| JP2001257474A (en) * | 2000-03-10 | 2001-09-21 | Ngk Spark Plug Co Ltd | Method of manufacturing wiring board |
| JP2002043752A (en) * | 2000-07-27 | 2002-02-08 | Nec Kansai Ltd | Wiring board, multilayer wiring board, and their manufacturing method |
| JP4012375B2 (en) * | 2001-05-31 | 2007-11-21 | 株式会社ルネサステクノロジ | Wiring board and manufacturing method thereof |
| JP2003060341A (en) * | 2001-08-08 | 2003-02-28 | Mitsubishi Gas Chem Co Inc | Method of manufacturing printed wiring board having minute pattern |
| JP2005243911A (en) * | 2004-02-26 | 2005-09-08 | Mitsui Mining & Smelting Co Ltd | Multilayer laminated wiring board |
| JP2007129180A (en) * | 2005-10-03 | 2007-05-24 | Cmk Corp | Printed wiring board, multilayer printed wiring board, and method of manufacturing same |
| JP5105042B2 (en) * | 2006-03-23 | 2012-12-19 | イビデン株式会社 | Multilayer printed wiring board |
-
2004
- 2004-05-18 KR KR1020057020772A patent/KR100834591B1/en not_active IP Right Cessation
- 2004-05-18 WO PCT/JP2004/006649 patent/WO2004103039A1/en active Application Filing
- 2004-05-18 JP JP2004567662A patent/JPWO2004103039A1/en active Pending
- 2004-05-18 US US10/557,788 patent/US20060289203A1/en not_active Abandoned
- 2004-05-19 TW TW093114118A patent/TWI233768B/en not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101011840B1 (en) * | 2008-11-14 | 2011-01-31 | 앰코 테크놀로지 코리아 주식회사 | Semiconductor package and manufacturing method thereof |
| WO2011010889A2 (en) * | 2009-07-23 | 2011-01-27 | Lg Innotek Co., Ltd. | Flexible printed circuit board and method for manufacturing the same |
| WO2011010889A3 (en) * | 2009-07-23 | 2011-06-30 | Lg Innotek Co., Ltd. | Flexible printed circuit board and method for manufacturing the same |
| WO2022092386A1 (en) * | 2020-10-30 | 2022-05-05 | 주식회사 이큐셀 | Sensor device for diagnosing semiconductor process |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2004103039A1 (en) | 2006-07-20 |
| KR100834591B1 (en) | 2008-06-02 |
| WO2004103039A1 (en) | 2004-11-25 |
| TWI233768B (en) | 2005-06-01 |
| US20060289203A1 (en) | 2006-12-28 |
| TW200427382A (en) | 2004-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100834591B1 (en) | Double sided wiring board, double sided wiring board manufacturing method, and multilayer wiring board | |
| US8481424B2 (en) | Multilayer printed wiring board | |
| US7256495B2 (en) | Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same | |
| JP4527045B2 (en) | Method for manufacturing multilayer wiring board having cable portion | |
| US20140116769A1 (en) | Printed wiring board and method for manufacturing the same | |
| JP2010283396A (en) | Multilayer printed wiring board | |
| JP2003209366A (en) | Flexible multilayer wiring board and manufacturing method therefor | |
| KR20060106766A (en) | Method of production of circuit board utilizing electroplating | |
| JP2005236067A (en) | Wiring substrate, its manufacturing method and semiconductor package | |
| JPH11186698A (en) | Manufacture of circuit board, and circuit board | |
| JP2014039073A (en) | Method for manufacturing wiring board | |
| WO2004098257A1 (en) | Multilayer printed wiring board and method for manufacturing same | |
| KR100752017B1 (en) | Manufacturing Method of Printed Circuit Board | |
| JP2003124637A (en) | Multilayer wiring board | |
| JP2005236220A (en) | Wiring substrate and its manufacturing method, and semiconductor package | |
| JP4279090B2 (en) | Manufacturing method of component built-in wiring board, component built-in wiring board | |
| KR100722605B1 (en) | Manufacturing method of all layer inner via hall printed circuit board that utilizes the fill plating | |
| KR100630913B1 (en) | Making method of Printed circuit board | |
| KR100771319B1 (en) | Embedded chip printed circuit board and fabricating method of the same | |
| KR100477258B1 (en) | Method for creating bump and making printed circuit board using the said bump | |
| JP2004111578A (en) | Process for producing build-up printed wiring board with heat spreader and build-up printed wiring board with heat spreader | |
| KR100752956B1 (en) | The printed circuit board for the electric connection of the hole and the manufacturing method | |
| US20230063719A1 (en) | Method for manufacturing wiring substrate | |
| JP4451238B2 (en) | Manufacturing method of component-embedded substrate and component-embedded substrate | |
| JPH11191482A (en) | Manufacture of printed wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130521 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140516 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20150519 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160520 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170519 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |