KR20060000317A - 레벨 쉬프터와 이를 가지는 평판 표시장치 - Google Patents

레벨 쉬프터와 이를 가지는 평판 표시장치 Download PDF

Info

Publication number
KR20060000317A
KR20060000317A KR1020040049123A KR20040049123A KR20060000317A KR 20060000317 A KR20060000317 A KR 20060000317A KR 1020040049123 A KR1020040049123 A KR 1020040049123A KR 20040049123 A KR20040049123 A KR 20040049123A KR 20060000317 A KR20060000317 A KR 20060000317A
Authority
KR
South Korea
Prior art keywords
transistor
voltage
input signal
output terminal
level shifter
Prior art date
Application number
KR1020040049123A
Other languages
English (en)
Other versions
KR100583141B1 (ko
Inventor
정보용
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040049123A priority Critical patent/KR100583141B1/ko
Priority to US11/170,782 priority patent/US7304502B2/en
Publication of KR20060000317A publication Critical patent/KR20060000317A/ko
Application granted granted Critical
Publication of KR100583141B1 publication Critical patent/KR100583141B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 소비전력을 감소시킬 수 있도록 한 레벨 쉬프터와 이를 가지는 평판 표시장치에 관한 것이다.
본 발명에 따른 레벨 쉬프터는 제 1 입력신호에 따라 제 1 전압을 출력단에 인가하는 제 1 트랜지스터와, 게이트-소스간 전압에 따라 제 2 전압을 출력단에 인가하는 제 2 트랜지스터와, 상기 제 1 입력신호에 따라 상기 제 2 트랜지스터의 게이트-소스간 전압을 같게 하는 제 3 트랜지스터와, 제 2 입력신호에 따라 상기 제 2 트랜지스터가 온(On) 되도록 제 2 트랜지스터의 게이트-소스간 전압을 유지하는 커패시터를 구비한다.
이러한 구성에 의하여 본 발명은 제 3 트랜지스터를 이용하여 출력단과 제 2 전원 사이에 접속된 제 2 트랜지스터의 정적전류 패스를 차단하여 누설전류로 인하여 소비전력을 감소시킬 수 있으며, 커패시터를 이용하여 제 2 트랜지스터의 온(On) 상태를 유지시켜 출력단에 풀-다운 레벨(또는 풀-업 레벨)의 전압을 출력할 수 있다. 또한, 본 발명은 제 1 전압에서 제 2 전압까지 상승(또는 하강)함과 아울러 제 2 전압에서 제 1 전압까지 하강(또는 상승)하는 전압을 출력할 수 있다.

Description

레벨 쉬프터와 이를 가지는 평판 표시장치{LEVEL SHIFTER AND FLAT PANEL DISPLAY HAVING THE SAME}
도 1은 본 발명의 실시 예에 따른 PMOS 트랜지스터를 포함하는 레벨 쉬프터를 나타내는 회로도.
도 2는 도 1에 도시된 레벨 쉬프터의 입력전압 및 출력전압을 나타내는 파형도.
도 3은 본 발명의 실시 예에 따른 NMOS 트랜지스터를 포함하는 레벨 쉬프터를 나타내는 회로도.
도 4는 도 1에 도시된 레벨 쉬프터의 입력전압 및 출력전압을 나타내는 파형도.
도 5는 본 발명의 실시 예에 따른 레벨 쉬프터를 가지는 평판표시장치를 나타내는 블록도.
도 6은 본 발명의 실시 예에 따른 레벨 쉬프터를 가지는 다른 평판표시장치를 나타내는 블록도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 화상표시부 108 : 제어부
111 : 화소 120 : 주사 구동부
122 : 쉬프트 레지스터부 124 : 레벨 쉬프터부
130 : 데이터 구동부 140 : 레벨 쉬프터
본 발명은 레벨 쉬프터와 이를 가지는 평판 표시장치에 관한 것으로, 특히 소비전력을 감소시킬 수 있도록 한 레벨 쉬프터와 이를 가지는 평판 표시장치에 관한 것이다.
반도체 집적회로의 설계에서 상이한 전압레벨을 요구하는 회로들 간의 인터페이스를 위해 전압 레벨 변환기를 필요로 하는 경우가 있다. 예를 들어, DRAM 등과 같은 집적회로는 정해진 전압 범위에서 동작하지만 외부 회로들과 인터페이스하거나, 다른 회로들에 신호를 제공하기 위해서는 정해진 전압 범위 이상의 신호전압이 필요할 수 있다. 이러한 경우에 사용되는 레벨 쉬프터는 신호 전압의 크기가 서로 다른 두 시스템을 연결할 때 두 시스템 사이에 위치하여 신호 전압의 크기를 바꾸어 주는 회로이다. 이러한 레벨 쉬프터는 특히 작은 전압 범위에서 큰 전압 범위로 신호 전압 크기를 바꾸어 주는 경우에 사용된다.
종래의 레벨 쉬프터는 제 1 및 제 2 PMOS 트랜지스터로 이루어지는 구조이다. 이때, 제 1 트랜지스터는 제 1 전원(HVDD)과 출력단 사이에 연결되어 있으며, 제 2 트랜지스터는 다이오드 연결된(diode-connected) 형태로 출력단과 제 2 전원(LVSS) 사이에 연결되어 있다.
이러한 종래의 레벨 쉬프터에서 로우 레벨(Low)의 입력전압(Vin)이 제 1 트랜지스터의 게이트전극에 입력되면 제 1 및 제 2 트랜지스터의 온(On) 저항비에 의해 하이 레벨(HVDD)의 출력전압(Vout)이 결정된다.
그리고 하이 레벨의 입력전압(Vin)이 제 1 트랜지스터의 게이트전극에 입력되면 로우 레벨(LVSS)의 출력전압(Vout)은 로우 레벨(LVSS)보다 제 2 트랜지스터의 문턱 전압(Vth)의 크기만큼 높은 전압(LVSS+|Vth|)으로 된다.
이와 같은, 종래의 레벨 쉬프터는 PMOS 제 2 트랜지스터의 정적전류(Static Current)에 의한 누설전류(Leakage Current)로 인하여 소비전력이 많은 문제점이 있다.
또한, 종래의 레벨 쉬프터는 로우 레벨(LVSS)의 출력 전압(Vout)이 로우 레벨(LVSS)보다 제 2 트랜지스터의 문턱 전압(Vth)의 크기만큼 높은 전압(LVSS+|Vth|)으로 되기 때문에 원하는 로우 레벨(LVSS)의 출력전압(Vout)을 얻을 수 없는 문제점이 있다.
따라서 본 발명의 목적은 소비전력을 감소시킬 수 있도록 한 레벨 쉬프터와 이를 가지는 평판 표시장치를 제공하는데 있다.
또한, 본 발명의 다른 목적은 제 1 전압과 제 2 전압 사이의 진폭을 가지는 출력전압을 출력할 수 있도록 한 레벨 쉬프터와 이를 가지는 평판 표시장치를 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 레벨 쉬프터는 제 1 입력신호에 따라 제 1 전압을 출력단에 인가하는 제 1 트랜지스터와, 게이트-소스간 전압에 따라 제 2 전압을 출력단에 인가하는 제 2 트랜지스터와, 상기 제 1 입력신호에 따라 상기 제 2 트랜지스터의 게이트-소스간 전압을 같게 하는 제 3 트랜지스터와, 제 2 입력신호에 따라 상기 제 2 트랜지스터가 온(On) 되도록 제 2 트랜지스터의 게이트-소스간 전압을 유지하는 커패시터를 구비한다.
상기 레벨 쉬프터는 상기 제 2 입력신호에 따라 상기 제 2 트랜지스터를 온(On)시키는 제 4 트랜지스터를 더 구비한다.
상기 레벨 쉬프터에서 상기 제 2 입력신호와 상기 제 1 입력신호는 서로 반전된다.
상기 레벨 쉬프터에서 상기 제 1 내지 제 4 트랜지스터는 피모스(PMOS) 트랜지스터 및 앤모스(NMOS) 트랜지스터 중 어느 하나이다.
상기 레벨 쉬프터에서 상기 커패시터는 상기 제 4 트랜지스터의 온(On)에 따라 상기 제 2 트랜지스터의 게이트-소스간 전압을 저장하고, 저장된 전압을 이용하 여 상기 출력단의 전압이 상기 제 2 전압의 레벨에 도달하도록 상기 제 2 트랜지스터의 온(On) 상태를 유지시킨다.
본 발명의 실시 예에 따른 레벨 쉬프터는 제 1 전원과 출력단 사이에 접속되고 제 1 입력신호에 의해 제어되는 제 1 트랜지스터와, 제 2 전원과 출력단 사이에 접속되고 제 1 노드에 인가된 신호에 의해 제어되는 제 2 트랜지스터와, 상기 출력단에 제 1 전극이 접속되고 제 1 노드에 제 2 전극이 접속된 커패시터와, 상기 출력단과 상기 제 1 노드 사이에 접속되고 상기 제 1 입력신호에 의해 제어되는 제 3 트랜지스터와, 상기 제 1 노드와 상기 제 2 전원에 접속되고 제 2 입력신호에 의해 제어되는 제 4 트랜지스터를 구비한다.
상기 레벨 쉬프터에서 상기 제 1 내지 제 4 트랜지스터는 피모스(PMOS) 트랜지스터 및 앤모스(NMOS) 트랜지스터 중 어느 하나이다.
상기 레벨 쉬프터에서 상기 제 2 입력신호와 상기 제 1 입력신호는 서로 반전된다.
본 발명의 실시 예에 따른 레벨 쉬프터는 제 1 입력신호에 따라 제 1 전압을 출력단으로 공급하기 위한 제 1 패스와, 제 2 입력신호에 따라 상기 제 2 전압을 상기 출력단으로 공급하기 위한 제 2 패스와, 상기 제 1 입력신호에 따라 상기 제 2 패스를 차단하기 위한 제 3 트랜지스터와, 상기 제 2 입력신호에 따라 상기 출력단의 전압이 상기 제 2 전압에 도달하도록 상기 제 2 패스를 유지시키기 위한 커패시터를 구비한다.
상기 레벨 쉬프터에서 상기 제 2 입력신호와 상기 제 1 입력신호는 서로 반 전된다.
상기 레벨 쉬프터에서 상기 제 2 전압은 상기 제 1 전압보다 낮은 것을 특징으로 한다.
상기 레벨 쉬프터에서 상기 제 1 패스는 상기 제 1 전압을 공급하는 제 1 전원과 상기 출력단 사이에 접속되며 상기 제 1 입력신호에 따라 동작되는 제 1 트랜지스터를 구비한다.
상기 레벨 쉬프터에서 상기 제 2 패스는 상기 제 2 전압을 공급하는 제 2 전원과 상기 출력단 사이에 접속되며 상기 커패시터의 양단에 걸린 전압에 따라 동작되는 제 2 트랜지스터를 구비한다.
상기 레벨 쉬프터는 상기 제 2 트랜지스터의 게이트전극에 접속된 제 1 노드와 상기 제 2 전원 사이에 접속되며 상기 제 2 입력신호에 따라 상기 제 2 트랜지스터를 온(On)시키는 제 4 트랜지스터를 더 구비한다.
상기 레벨 쉬프터에서 상기 제 1 내지 제 4 트랜지스터는 피모스(PMOS) 트랜지스터 및 앤모스(NMOS) 트랜지스터 중 어느 하나이다.
상기 레벨 쉬프터에서 상기 커패시터는 상기 출력단에 접속되는 제 1 전극과, 상기 제 1 노드에 접속되는 제 2 전극을 가진다.
상기 레벨 쉬프터에서 상기 제 3 트랜지스터는 상기 제 1 입력신호에 따라 상기 제 1 트랜지스터를 경유하는 상기 제 1 전압을 상기 제 1 노드에 공급한다.
상기 레벨 쉬프터에서 상기 제 2 트랜지스터는 상기 제 1 노드 상의 전압에 따라 상기 제 2 패스를 형성한다.
상기 레벨 쉬프터에서 상기 커패시터는 상기 제 4 트랜지스터의 온(On)에 따라 상기 제 2 트랜지스터의 게이트-소스간의 전압을 저장하고, 저장된 전압을 이용하여 상기 출력단의 전압이 상기 제 2 전압의 레벨에 도달하도록 상기 제 2 트랜지스터의 온(On) 상태를 유지시킨다.
본 발명의 실시 예에 따른 평판 표시장치는 데이터선들과 주사선들의 교차영역에 형성된 화소를 포함하는 화상 표시부와, 상기 데이터선에 데이터신호를 공급하는 데이터 구동부와, 입력되는 스타트 펄스를 순차적으로 쉬프트시키는 쉬프트 레지스터부와, 쉬프트 레지스터부로부터의 출력신호를 레벨 쉬프트시켜 상기 주사선들로 출력하는 상기 레벨 쉬프터가 복수로 구성된 레벨 쉬프터부를 구비한다.
상기 평판 표시장치는 상기 데이터 구동부를 제어함과 아울러 상기 쉬프트 레지스터부에 상기 스타트 펄스를 공급하는 제어부를 더 구비한다.
상기 평판 표시장치는 상기 제어부와 상기 쉬프트 레지스터부 사이에 접속되고 상기 제어부로부터의 상기 스타트 펄스를 레벨 쉬프트시켜 상기 쉬프트 레지스터부에 공급하는 상기 레벨 쉬프터를 더 구비한다.
상기 평판 표시장치는 발광 표시장치이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 가장 바람직한 실시 예를 첨부된 도 1 내지 도 6을 참조하여 상세히 설명하면 다음과 같다.
도 1을 참조하면, 본 발명의 실시 예에 따른 레벨 쉬프터는 제 1 전원(HVDD) 과 출력단(N2) 사이에 접속된 제 1 트랜지스터(M1)와, 출력단(N2)과 제 2 전원(LVSS) 사이에 접속된 제 2 트랜지스터(M2)와, 제 1 전극이 출력단(N2)에 접속되고 제 2 전극이 제 2 트랜지스터(M2)의 게이트전극에 연결된 제 1 노드(N1)에 접속된 커패시터(C)와, 제 1 노드(N1)와 출력단(N2) 및 제 1 트랜지스터(M1)의 게이트전극에 접속된 제 3 트랜지스터(M3)와, 제 1 노드(N1)와 제 2 전원(LVSS) 사이에 접속된 제 4 트랜지스터(M4)를 구비한다. 여기서, 제 1 전원(HVDD)은 제 2 전원(LVSS)보다 크다. 또한, 제 1 내지 제 4 트랜지스터(M1 내지 M4)는 PMOS 트랜지스터이다.
입력전압(Vin)은 도 2에 도시된 바와 같이 제 1 레벨의 전압과 제 1 레벨보다 작은 제 2 레벨의 전압이 교번적으로 반복되는 펄스 형태를 가지게 된다. 그리고 반전된 입력전압(Vinb)은 입력전압(Vin)에 반전된 형태가 된다.
제 1 트랜지스터(M1)의 소스전극은 제 1 전원(HVDD)에 접속되고, 드레인전극은 출력단(N2)에 접속된다. 제 1 트랜지스터(M1)의 게이트전극에는 입력전압(Vin)이 공급된다. 이러한, 제 1 트랜지스터(M1)는 입력전압(Vin)의 레벨에 따라 제 1 레벨의 전압을 출력단(N2)으로 공급하는 제 1 패스를 형성한다.
제 2 트랜지스터(M2)의 게이트 단자는 제 1 노드(N1)에 접속되고, 소스전극은 출력단(N2)에 접속됨과 아울러 드레인전극은 제 2 전원(LVSS)에 접속된다. 이러한, 제 2 트랜지스터(M2)는 제 1 노드(N1), 즉 게이트전극의 전압에 따라 제 2 레벨의 전압을 출력단(N2)에 공급하는 제 2 패스를 형성한다. 이때, 제 1 레벨의 전압은 제 2 레벨의 전압보다 크다.
제 3 트랜지스터(M3)의 소스전극은 출력단(N2)에 접속되고, 드레인전극은 제 1 노드(N1)에 접속된다. 제 3 트랜지스터(M3)의 게이트전극에는 입력전압(Vin)이 공급된다. 이러한, 제 3 트랜지스터(M3)는 입력전압(Vin)의 레벨에 따라 제 1 트랜지스터(M1)를 경유하여 공급되는 제 1 레벨의 전압을 제 1 노드(N1)에 공급한다. 이에 따라, 제 3 트랜지스터(M3)는 로우 레벨의 입력전압(Vin)에 의해 턴-온되어 제 2 트랜지스터(M2)의 게이트-소스간의 전압(Vgs)이 동일하도록, 즉 제로(Zero)가 되도록 하여 제 2 패스를 차단하는 역할을 한다.
제 4 트랜지스터(M4)의 소스전극은 제 1 노드(N1)에 접속되고, 드레인전극은 제 2 전원(LVSS)에 접속된다. 제 4 트랜지스터(M4)의 게이트전극에는 반전된 입력전압(Vinb)이 공급된다. 이러한, 제 4 트랜지스터(M4)는 반전된 입력전압(Vinb)에 따라 제 2 레벨의 전압을 제 1 노드(N1)에 공급한다.
커패시터(C)는 출력단(N2)에 접속되는 제 1 전극과 제 1 노드(N1)에 접속되는 제 2 전극을 가진다. 이러한, 커패시터(C)는 제 4 트랜지스터(M4)의 스위칭에 따라 제 2 트랜지스터(M2)의 게이트-소스간의 전압(Vgs)을 저장한 후, 제 2 트랜지스터(M2)의 게이트-소스간의 전압(Vgs)에 따라 제 2 트랜지스터(M2)를 스위칭시키는 역할을 한다. 이러한, 커패시터(C)는 제 4 트랜지스터(M4)의 스위칭에 따라 제 2 트랜지스터(M2)의 온(On) 상태를 유지시켜 제 2 패스가 지속적으로 유지되도록 한다.
이와 같은 본 발명의 실시 예에 따른 레벨 쉬프터의 동작을 도 2와 결부하여 설명하면 다음과 같다.
먼저, T1 구간에서와 같이 입력전압(Vin)이 로우 레벨인 경우에 제 1 및 제 3 트랜지스터(M1, M3)는 턴-온되고, 제 4 트랜지스터(M4)는 반전된 입력전압(Vinb)에 의해 턴-오프된다. 이에 따라, 제 1 레벨의 전압은 제 1 트랜지스터(M1)를 경유하여 출력단(N2)에 공급됨과 동시에 제 3 트랜지스터(M3)를 경유하여 제 1 노드(N1)에 공급된다. 따라서 T1 구간에서의 출력단(N2)에는 제 1 레벨의 전압이 출력된다.
한편, T1 구간에서 제 2 트랜지스터(M2)는 출력단(N2)과 제 2 전원(LVSS) 사이의 정적전류(Static Current) 패스를 차단하게 된다. 다시 말하여, 제 2 트랜지스터(M2)의 게이트전극에는 제 1 전원(HVDD)으로부터 제 1 및 제 3 트랜지스터(M1, M3)와 제 1 노드(N1)를 경유하여 제 1 레벨의 전압이 공급되고, 소스전극에는 제 1 전원(HVDD)으로부터 제 1 트랜지스터(M1) 및 출력단(N2)을 경유하여 제 1 레벨의 전압이 공급된다. 이로 인하여, T1 구간에서는 제 2 트랜지스터(M2)의 게이트-소스간의 전압(Vgs)이 제로(0)가 되기 때문에 제 2 트랜지스터(M2)의 패스가 차단되어 정적전류에 의한 전류손실이 감소하게 된다.
따라서 본 발명의 실시 예에 따른 레벨 쉬프터는 제 3 트랜지스터(M3)를 이용하여 출력단(N2)에 제 1 레벨의 전압을 출력하는 동안 제 2 트랜지스터(M2)의 게이트-소스간의 전압(Vgs)을 제로(0)로 하여 정적전류 패스를 차단함으로써 소비전력을 감소시킬 수 있다.
이어서, T2 구간에서와 같이 입력전압(Vin)이 하이 레벨인 경우에 제 1 및 제 3 트랜지스터(M1, M3)는 턴-오프되고, 로우 레벨의 반전된 입력전압(Vinb)에 의 해 제 4 트랜지스터(M4)가 턴-온된다.
제 4 트랜지스터(M4)가 턴-온됨에 따라 제 1 노드(N1)의 전압이 강하하여, 커패시터(C)의 제 2 단자와 제 1 단자 사이, 즉 제 2 트랜지스터(M2)의 소스와 게이트 사이에는 제 2 트랜지스터(M2)의 문턱전압의 절대값(|Vth|) 이상의 전압이 인가된다. 이와 같이 동작하여, 제 2 트랜지스터(M2)는 턴-온된다.
그 후, 제 1 노드(N1)의 전압이 계속 강하하여 제 4 트랜지스터(M4)의 소스와 게이트 사이의 전압이 제 4 트랜지스터(M4)의 문턱전압의 절대값 이하가 되면, 제 4 트랜지스터(M4)는 턴-오프된다.
제 4 트랜지스터(M4)는 턴-오프되면, 커패시터(C)의 제 1 단자는 플로팅(floating) 상태가 되어 커패시터(C)의 전압은 일정하게 유지된다. 따라서, 커패시터(C)의 제 2 단자와 제 1 단자 사이의 전압은 제 2 트랜지스터(M2)의 문턱전압의 절대값(|Vth|) 이상의 전압을 유지하게 되므로, 출력단(N2)의 전압이 풀-다운(Full-Down)되는 제 2 레벨의 전압에 도달하도록 제 2 트랜지스터(M2)의 온(On) 상태를 유지하게 된다.
이와 같은, 본 발명의 실시 예에 따른 레벨 쉬프터는 제 3 트랜지스터(M3)를 이용하여 제 1 레벨의 전압을 출력하는 동안에 제 2 트랜지스터(M2)의 정적전류 패스를 차단하여 전류손실을 감소시킴과 아울러 커패시터(C)를 이용하여 제 2 트랜지스터(M2)의 온(On) 상태를 유지시켜 풀-다운되는 제 2 레벨 전압을 출력하게 된다. 결과적으로, 본 발명의 실시 예에 따른 레벨 쉬프터는 도 2에 도시된 바와 같이 풀 스윙(Full Swing)되는 제 1 레벨의 전압과 제 2 레벨의 전압의 출력(Vout)이 가능 함과 아울러 PMOS 트랜지스터의 정적전류에 의한 전류손실을 줄여 소비전력이 감소된다. 여기서, 풀 스윙되는 제 1 레벨의 전압과 제 2 레벨의 전압은 제 1 전압에서 제 2 전압까지 상승(또는 하강)함과 아울러 제 2 전압에서 제 1 전압까지 하강(또는 상승)하는 펄스를 말한다.
한편, 본 발명의 실시 예에 따른 레벨 쉬프터는 PMOS 트랜지스터들 대신에 도 3 및 도 4에 도시된 바와 같이 NMOS 트랜지스터(M1, M2, M3, M4)를 사용하고, 각 NMOS 트랜지스터(M1, M2, M3, M4)의 입력전압(Vin, Vinb)의 PMOS 트랜지스터와 반전되도록 공급하여 풀 스윙되는 제 1 레벨의 전압과 제 2 레벨의 전압의 출력(Vout)이 가능하게 된다.
다른 한편으로, 본 발명의 실시 예에 따른 레벨 쉬프터는 PMOS 트랜지스터를 이용하여 풀-다운되는 로우 레벨의 전압을 출력하는 구동회로와 레벨변환회로(승압회로) 및 평판 표시장치의 주사 구동회로에 포함되는 쉬프트 레지스터와 레벨 쉬프터에 구성될 수 있다.
일례로, 도 5에 도시된 바와 같이 본 발명의 실시 예에 따른 레벨 쉬프터를 가지는 평판 표시장치는 주사선(SL)과 데이터선(DL)의 교차영역에 형성된 화소들(111)을 포함하는 화상표시부(100)와, 주사선들(SL)을 구동하기 위한 주사 구동부(120)와, 데이터선들(DL)을 구동하기 위한 데이터 구동부(130)와, 주사 구동부(120)와 데이터 구동부(130)를 제어함과 아울러 데이터 구동부(130)에 데이터 신호를 공급하기 위한 제어부(108)를 구비한다.
화소들(111) 각각은 주사선(SL)에 선택신호가 인가될 때 선택되고, 데이터선 (DL)에 공급되는 데이터 신호에 대응되는 화상을 표시하게 된다. 이러한, 화소들(111)은 액정 표시장치(Liquid Crystal Display)의 액정셀, 전계방출 표시장치(Field Emission Display)와 플라즈마 표시패널(Plasma Display Panel)의 방전셀, 발광 표시장치(Light Emitting Display)의 발광셀이 될 수 있다. 특히, 화소들(111) 각각은 PMOS 트랜지스터를 이용하여 화소를 구동하는 발광 표시장치를 포함하는 대형 평판 표시장치의 화소이다.
제어부(108)는 주사 구동부(120)의 구동 타이밍을 제어하기 위한 주사 제어신호들을 주사 구동부(120)에 공급하고, 데이터 구동부(120)의 구동 타이밍을 제어하기 위한 데이터 제어신호들을 데이터 구동부(130)에 공급함과 아울러 외부로부터의 데이터 신호를 데이터 구동부(130)에 공급한다.
데이터 구동부(130)는 제어부(108)로부터 공급되는 데이터 제어신호들에 응답하여 제어부(108)로부터의 데이터 신호를 데이터선들(DL)을 통해 화소(111)에 공급한다. 이때, 데이터 구동부(130)는 1 수평기간 마다 1 수평라인 분씩의 데이터 신호를 데이터선들(DL)에 공급한다.
주사 구동부(120)는 제어부(108)로부터의 주사 제어신호들, 즉 스타트 펄스와 클럭신호에 응답하여 주사선들(SL)을 인에이블시키기 위한 선택신호를 발생하여 주사선들(SL)에 순차적으로 공급한다.
이를 위해, 주사 구동부(120)는 제어부(108)로부터의 스타트 펄스를 순차적으로 쉬프트시키기 위한 쉬프트 레지스터부(122)와, 쉬프트 레지스터부(122)로부터 입력되는 입력신호를 레벨 쉬프팅시켜 주사선들(SL)에 공급하는 레벨 쉬프터부 (124)를 구비한다.
쉬프트 레지스터부(122)는 다수의 쉬프트 레지스터를 이용하여 스타트 펄스를 순차적으로 쉬프트시켜 레벨 쉬프터부(124)에 공급한다.
레벨 쉬프터부(124)는 상술한 본 발명의 실시 예에 따른 레벨 쉬프터가 다수로 구성된다. 이러한, 레벨 쉬프터 각각은 쉬프트 레지스터로부터 입력되는 입력신호의 전압 범위를 변환하여 주사선들(SL)에 공급한다.
한편, 도 6에 도시된 바와 같이 본 발명의 실시 예에 따른 레벨 쉬프터를 가지는 평판 표시장치는 제어부(108)와 주사 구동부(120) 사이에 본 발명의 실시 예에 따른 레벨 쉬프터(140)를 구성하여 제어부(108)로부터 출력되는 스타트 펄스의 전압 범위를 쉬프트 레지스터부(122)에서 사용되는 전압 범위로 변환할 수 있다.
상기 발명의 상세한 설명과 도면은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 따라서 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서 본 발명의 기술적 보호 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여 져야만 할 것이다.
상술한 바와 같이, 본 발명의 실시 예에 따른 레벨 쉬프터와 이를 가지는 평 판 표시장치는 제 3 트랜지스터를 이용하여 출력단과 제 2 전원 사이에 접속된 제 2 트랜지스터의 정적전류 패스를 차단하여 누설전류로 인하여 소비전력을 감소시킬 수 있으며, 커패시터를 이용하여 제 2 트랜지스터의 온(On) 상태를 유지시켜 출력단에 풀-다운 레벨(또는 풀-업 레벨)의 전압을 출력할 수 있다.
또한, 본 발명은 제 1 전압에서 제 2 전압까지 상승(또는 하강)함과 아울러 제 2 전압에서 제 1 전압까지 하강(또는 상승)하는 전압을 출력할 수 있다.

Claims (23)

  1. 제 1 입력신호에 따라 제 1 전압을 출력단에 인가하는 제 1 트랜지스터와,
    게이트-소스간 전압에 따라 제 2 전압을 출력단에 인가하는 제 2 트랜지스터와,
    상기 제 1 입력신호에 따라 상기 제 2 트랜지스터의 게이트-소스간 전압을 같게 하는 제 3 트랜지스터와,
    제 2 입력신호에 따라 상기 제 2 트랜지스터가 온(On) 되도록 제 2 트랜지스터의 게이트-소스간 전압을 유지하는 커패시터를 구비하는 레벨 쉬프터.
  2. 제 1 항에 있어서,
    상기 제 2 입력신호에 따라 상기 제 2 트랜지스터를 온(On)시키는 제 4 트랜지스터를 더 구비하는 레벨 쉬프터.
  3. 제 2 항에 있어서,
    상기 제 2 입력신호와 상기 제 1 입력신호는 서로 반전되는 레벨 쉬프터.
  4. 제 2 항에 있어서,
    상기 제 1 내지 제 4 트랜지스터는 피모스(PMOS) 트랜지스터 및 앤모스(NMOS) 트랜지스터 중 어느 하나인 레벨 쉬프터.
  5. 제 2 항에 있어서,
    상기 커패시터는 상기 제 4 트랜지스터의 온(On)에 따라 상기 제 2 트랜지스터의 게이트-소스간 전압을 저장하고, 저장된 전압을 이용하여 상기 출력단의 전압이 상기 제 2 전압의 레벨에 도달하도록 상기 제 2 트랜지스터의 온(On) 상태를 유지시키는 레벨 쉬프터.
  6. 제 1 전원과 출력단 사이에 접속되고 제 1 입력신호에 의해 제어되는 제 1 트랜지스터와,
    제 2 전원과 출력단 사이에 접속되고 제 1 노드에 인가된 신호에 의해 제어되는 제 2 트랜지스터와,
    상기 출력단에 제 1 전극이 접속되고 제 1 노드에 제 2 전극이 접속된 커패시터와,
    상기 출력단과 상기 제 1 노드 사이에 접속되고 상기 제 1 입력신호에 의해 제어되는 제 3 트랜지스터와,
    상기 제 1 노드와 상기 제 2 전원에 접속되고 제 2 입력신호에 의해 제어되는 제 4 트랜지스터를 구비하는 레벨 쉬프터.
  7. 제 6 항에 있어서,
    상기 제 1 내지 제 4 트랜지스터는 피모스(PMOS) 트랜지스터 및 앤모스 (NMOS) 트랜지스터 중 어느 하나인 레벨 쉬프터.
  8. 제 6 항에 있어서,
    상기 제 2 입력신호와 상기 제 1 입력신호는 서로 반전되는 레벨 쉬프터.
  9. 제 1 입력신호에 따라 제 1 전압을 출력단으로 공급하기 위한 제 1 패스와,
    제 2 입력신호에 따라 상기 제 2 전압을 상기 출력단으로 공급하기 위한 제 2 패스와,
    상기 제 1 입력신호에 따라 상기 제 2 패스를 차단하기 위한 제 3 트랜지스터와,
    상기 제 2 입력신호에 따라 상기 출력단의 전압이 상기 제 2 전압에 도달하도록 상기 제 2 패스를 유지시키기 위한 커패시터를 구비하는 레벨 쉬프터.
  10. 제 9 항에 있어서,
    상기 제 2 입력신호와 상기 제 1 입력신호는 서로 반전되는 레벨 쉬프터.
  11. 제 9 항에 있어서,
    상기 제 2 전압은 상기 제 1 전압보다 낮은 것을 특징으로 하는 레벨 쉬프터.
  12. 제 9 항에 있어서,
    상기 제 1 패스는 상기 제 1 전압을 공급하는 제 1 전원과 상기 출력단 사이에 접속되며 상기 제 1 입력신호에 따라 동작되는 제 1 트랜지스터를 구비하는 레벨 쉬프터.
  13. 제 12 항에 있어서,
    상기 제 2 패스는 상기 제 2 전압을 공급하는 제 2 전원과 상기 출력단 사이에 접속되며 상기 커패시터의 양단에 걸린 전압에 따라 동작되는 제 2 트랜지스터를 구비하는 레벨 쉬프터.
  14. 제 13 항에 있어서,
    상기 제 2 트랜지스터의 게이트전극에 접속된 제 1 노드와 상기 제 2 전원 사이에 접속되며 상기 제 2 입력신호에 따라 상기 제 2 트랜지스터를 온(On)시키는 제 4 트랜지스터를 더 구비하는 레벨 쉬프터.
  15. 제 14 항에 있어서,
    상기 제 1 내지 제 4 트랜지스터는 피모스(PMOS) 트랜지스터 및 앤모스(NMOS) 트랜지스터 중 어느 하나인 레벨 쉬프터.
  16. 제 14 항에 있어서,
    상기 커패시터는,
    상기 출력단에 접속되는 제 1 전극과,
    상기 제 1 노드에 접속되는 제 2 전극을 가지는 레벨 쉬프터.
  17. 제 14 항에 있어서,
    상기 제 3 트랜지스터는 상기 제 1 입력신호에 따라 상기 제 1 트랜지스터를 경유하는 상기 제 1 전압을 상기 제 1 노드에 공급하는 레벨 쉬프터.
  18. 제 17 항에 있어서,
    상기 제 2 트랜지스터는 상기 제 1 노드 상의 전압에 따라 상기 제 2 패스를 형성하는 레벨 쉬프터.
  19. 제 14 항에 있어서,
    상기 커패시터는 상기 제 4 트랜지스터의 온(On)에 따라 상기 제 2 트랜지스터의 게이트-소스간의 전압을 저장하고, 저장된 전압을 이용하여 상기 출력단의 전압이 상기 제 2 전압의 레벨에 도달하도록 상기 제 2 트랜지스터의 온(On) 상태를 유지시키는 레벨 쉬프터.
  20. 데이터선들과 주사선들의 교차영역에 형성된 화소를 포함하는 화상 표시부와,
    상기 데이터선에 데이터신호를 공급하는 데이터 구동부와,
    입력되는 스타트 펄스를 순차적으로 쉬프트시키는 쉬프트 레지스터부와,
    쉬프트 레지스터부로부터의 출력신호를 레벨 쉬프트시켜 상기 주사선들로 출력하는 제 1 항 내지 제 19 항 중 어느 한 항에 의한 레벨 쉬프터가 복수로 구성된 레벨 쉬프터부를 구비하는 평판 표시장치.
  21. 제 20 항에 있어서,
    상기 데이터 구동부를 제어함과 아울러 상기 쉬프트 레지스터부에 상기 스타트 펄스를 공급하는 제어부를 더 구비하는 평판 표시장치.
  22. 제 21 항에 있어서,
    상기 제어부와 상기 쉬프트 레지스터부 사이에 접속되고 상기 제어부로부터의 상기 스타트 펄스를 레벨 쉬프트시켜 상기 쉬프트 레지스터부에 공급하는 제 1 항 내지 제 19 항 중 어느 한 항에 의한 레벨 쉬프터를 더 구비하는 평판 표시장치.
  23. 제 20 항에 있어서,
    상기 평판 표시장치는 발광 표시장치인 평판 표시장치.
KR1020040049123A 2004-06-28 2004-06-28 레벨 쉬프터와 이를 가지는 평판 표시장치 KR100583141B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040049123A KR100583141B1 (ko) 2004-06-28 2004-06-28 레벨 쉬프터와 이를 가지는 평판 표시장치
US11/170,782 US7304502B2 (en) 2004-06-28 2005-06-28 Level shifter and flat panel display comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040049123A KR100583141B1 (ko) 2004-06-28 2004-06-28 레벨 쉬프터와 이를 가지는 평판 표시장치

Publications (2)

Publication Number Publication Date
KR20060000317A true KR20060000317A (ko) 2006-01-06
KR100583141B1 KR100583141B1 (ko) 2006-05-23

Family

ID=37103630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040049123A KR100583141B1 (ko) 2004-06-28 2004-06-28 레벨 쉬프터와 이를 가지는 평판 표시장치

Country Status (1)

Country Link
KR (1) KR100583141B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110110502A (ko) * 2010-04-01 2011-10-07 엘지디스플레이 주식회사 쉬프트 레지스터
US8054281B2 (en) 2007-07-27 2011-11-08 Samsung Mobile Display Co., Ltd. Level shifter and flat panel display using the same
US8681142B2 (en) 2010-02-04 2014-03-25 Samsung Display Co., Ltd. Scan driver and flat panel display apparatus including the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100218315B1 (ko) * 1996-09-17 1999-09-01 구본준 레벨시프트 회로
JP2001356741A (ja) 2000-06-14 2001-12-26 Sanyo Electric Co Ltd レベルシフタ及びそれを用いたアクティブマトリクス型表示装置
JP2002353806A (ja) 2001-05-30 2002-12-06 Toshiba Corp レベルシフタ回路
KR100835518B1 (ko) * 2001-12-20 2008-06-04 엘지디스플레이 주식회사 레벨 쉬프트 회로
JP2004096702A (ja) * 2002-02-20 2004-03-25 Mitsubishi Electric Corp 駆動回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8054281B2 (en) 2007-07-27 2011-11-08 Samsung Mobile Display Co., Ltd. Level shifter and flat panel display using the same
US8681142B2 (en) 2010-02-04 2014-03-25 Samsung Display Co., Ltd. Scan driver and flat panel display apparatus including the same
KR20110110502A (ko) * 2010-04-01 2011-10-07 엘지디스플레이 주식회사 쉬프트 레지스터

Also Published As

Publication number Publication date
KR100583141B1 (ko) 2006-05-23

Similar Documents

Publication Publication Date Title
KR101057891B1 (ko) 쉬프트 레지스터
KR101022092B1 (ko) 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
KR101023726B1 (ko) 쉬프트 레지스터
US7050036B2 (en) Shift register with a built in level shifter
US6483889B2 (en) Shift register circuit
KR101137880B1 (ko) 쉬프트 레지스터 및 그 구동 방법
KR20230106558A (ko) 게이트 구동 회로 및 이를 이용한 표시 장치
US6891916B2 (en) Shift register with built-in level shifter
US7301533B2 (en) Buffer circuit and active matrix display using the same
KR20070057410A (ko) 쉬프트 레지스터
KR20140033139A (ko) 주사 신호선 구동 회로, 그것을 구비한 표시 장치 및 주사 신호선의 구동 방법
US7787585B2 (en) Shift registers
KR20100081481A (ko) 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
KR20150028403A (ko) 쉬프트 레지스터
US7304502B2 (en) Level shifter and flat panel display comprising the same
KR101075546B1 (ko) 디스플레이 디바이스의 구동 회로
KR101027827B1 (ko) 쉬프트 레지스터 및 그 구동 방법
KR100896404B1 (ko) 레벨 쉬프터를 갖는 쉬프트 레지스터
KR20160067307A (ko) 표시장치의 발광제어신호 구동부 및 이의 구동방법, 유기발광 표시장치
KR102235950B1 (ko) 시프트 레지스터, 게이트 구동 회로 및 디스플레이 디바이스
KR100583141B1 (ko) 레벨 쉬프터와 이를 가지는 평판 표시장치
KR100592643B1 (ko) 레벨 쉬프터와 이를 가지는 평판 표시장치
KR101073263B1 (ko) 쉬프트 레지스터 및 그 구동 방법
TW202022828A (zh) 脈波產生電路
US11200862B2 (en) Shift register and display device provided with the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 14