KR20050115236A

KR20050115236A - 주파수 분할 다중화 장치 및 방법

Info

Publication number: KR20050115236A
Application number: KR1020057015073A
Authority: KR
Inventors: 케네쓰 에이. 뵐케; 크리슈난 팔라니스와미
Original assignee: 포커스 인핸스먼츠, 인코포레이티드
Priority date: 2003-02-14
Filing date: 2004-02-12
Publication date: 2005-12-07
Also published as: US20080212710A1; WO2004075460A2; US7274754B2; US20040160988A1; TW200423595A; EP1595379A2; JP2006518155A; WO2004075460A3

Abstract

무선 송신기 및 수신기 장치는 송신기 및 수신기를 포함한다. 송신기는 주파수가 채널 간격을 통해 변화하는 전자기 캐리어를 생성하고, 상기 채널 간격 동안의 정보 신호를 사용하여 상기 캐리어를 변조하여, 상기 캐리어가 주파수로 변조되고 상기 채널 간격 동안의 상기 정보 신호에 따라서도 변조된다. 주파수로 변조되고 채널 간격 동안의 정보 신호에 따라서도 변조된 캐리어를 수신하는 무선 수신기는 채널 간격을 통해 주파수가 변화하는 검출 신호를 생성하고, 상기 캐리어와 상기 검출 신호를 혼합하여 상기 정보 신호를 복구한다.

Description

주파수 분할 다중화 장치 및 방법 {METHOD AND APPARATUS FOR FREQUENCY DIVISION MULTIPLEXING}

관련출원의 상호 참조

본 출원은 2003년 2월 14일에 출원된 미국 가출원 제60/447,633호; 2003년 2월 17일에 출원된 미국 가출원 제/448,039호; 2003년 2월 21에 출원된 미국 가출원 제/448,772호; 2003년 3월 28일에 출원된 미국 가출원 제60/450,846호; 2003년 3월 5일에 출원된 미국 가출원 제60/452,512호; 및 2003년 3월 10일에 출원된 미국 가출원 제60/453,643호를 기초로 우선권을 주장하며, 이들 각각에 개시된 내용은 여기에 모든 목적으로 참조에 의해 통합된다.

본 발명은 주파수 분할 다중화 장치 및 방법에 관한 것이다.

몇몇 디지털 변조 기술에 있어서, 입력 데이터 스트림 Di 내의 연속하는 데이터 비트들의 그룹은 심볼로 표현된다. 데이터 비트들의 상이한 조합은 상이한 심볼로 표현된다. 예를 들어, 3비트로 구성되어 있는 그룹의 경우에, 8개의 가능한 조합이 있고 따라서 8개의 상이한 심볼이 있다. 8개의 심볼을 사용하는 디지털 변조의 공통적인 형태 중 하나는 8 레벨 위상 편이 변조(8-level phase shift keying, 8PSK)이다. 8개의 상이한 심볼이 대역통과 표현식(representation)에서 위상 변위의 8개의 등각으로 이격된(quiangularly spaced) 값을 유도한다.

복합 기저대역 표현식(complex baseband representation)에서, 각 심볼은 일반적으로 이중항(doublet)(I, Q)으로 표현된다. 심볼의 I 및 Q 성분은 직각 변조기(quadrature modulator)의 각 포트에 인가된다. 직각 변조기는 또한 캐리어 신호를 수신하고 I 및 Q 성분의 값에 따라 주파수 및/또는 위상 및/또는 진폭이 변조된 신호를 출력한다.

직교 주파수 분할 다중화(orthogonal frequency division multiplexing, OFDM)은 디지털 변조 기술이다. 이 기술에서는 입력 데이터 스트림이 몇 개의 부스트림(ubsidiary stream)으로 분해되며, 각 부 스트림은 심볼의 시퀀스로 표현되고, 몇 개의 심볼 시퀀스(최대 수천 시퀀스)는 일정한 주파수의 캐리어 각각을 변조하기 위해 사용된다. 변조된 캐리어는 합쳐져 전송 신호를 생성한다. 전송 신호는 수신 안테나로 전송하기 위해 송신기 안테나에 공급된다. 수신기의 수는 캐리어 수와 동일하고, 캐리어마다 동조되어 심볼의 시퀀스를 수신하여 검출한다. 심볼의 시퀀스 각각은 그런 다음 대응하는 부 데이터 스트림을 복구하기 위해 사용되며, 부 데이터 스트림은 결합되어 HDTV 신호일 수 있는 원래의 데이터 스트림을 다시 생성한다. 캐리어들은 주파수에 있어 충분히 이격되어 있고, 직교 주파수이다, 즉 각 수신기가 오직 자신의 캐리어만을 인식한다.

본 발명의 보다 나은 이해와 본 발명이 어떻게 실시되는지를 보여주기 위해, 일례로서 첨부도면을 참조한다.

도 1은 본 발명을 구현하는 제1 송신기 및 수신기 장치의 개략 블록도이다.

도 2는 시간의 함수로서 주파수의 변화를 나타낸 그래프이다.

도 3은 본 발명의 제2 실시예를 나타낸 개략 블록도이다.

도 4 내지 도 7은 본 발명의 다른 실시예들을 나타낸 블록도이다.

도 8 및 도 9는 다중경로 신호 에너지를 복구하는 기술을 개략적으로 나타낸 것이다.

도 10은 본 발명을 구현하는 송신기 장치를 사용하여 송신되는 데이터 패킷의 포맷을 개략적으로 나타낸 것이다.

도 11 및 도 12는 본 발명의 다른 실시예들을 나타내는 개략 블록도이다.

도 13은 도 12의 실시예의 동작의 이해를 돕기 위한 그래프이다.

몇몇 도면에서는 유사 또는 동일한 구성요소에 대해서는 동일한 부호가 사용된다.

본 발명의 제1 측면에 따르면, 무선 송신기가 제공된다. 이 무선 송신기는 주파수가 채널 간격을 통해 변화하는 전자기 캐리어를 생성하는 수단, 및 상기 채널 간격 동안의 정보 신호를 사용하여 상기 캐리어를 변조하는 수단을 포함하며, 상기 캐리어가 주파수 및 상기 채널 간격 동안의 상기 정보 신호에 따라 양쪽으로 변조된다.

본 발명의 제2 측면에 따르면, 주파수, 및 채널 간격 동안의 정보 신호에 따라 양쪽 변조된 캐리어를 수신하는 무선 수신기가 제공된다. 이 무선 수신기는 채널 간격을 통해 주파수가 변화하는 검출 신호를 생성하는 제1 수단, 및 상기 캐리어와 검출 신호를 혼합하고 상기 정보 신호를 복구하는 검출 수단을 포함한다.

본 발명의 제3 번째 측면에 따르면, 입력 데이터 워드를 수신하여 캐리어의 체계적 변조(systematic modulation)와 상기 데이터 워드에 따른 상기 캐리어의 변조를 반영하는 디지털 시퀀스를 생성하는 수단을 포함하는 무선 송신기가 제공된다.

본 발명의 제4 측면에 따르면, 입력 데이터 워드를 수신하여 기저대역 신호의 체계적 변조와 상기 데이터 워드에 따른 상기 기저대역 신호의 변조를 반영하는 디지털 시퀀스를 생성하는 수단, 및 체계적 변조되고 상기 데이터 워드에 따라서도 변조된 대역통과 신호를 생성하기 위한 샘플 변환 속도로 상기 디지털 시퀀스를 아날로그 형태로 변환하는 디지털 아날로그 변환기를 포함하는, 무선 송신기가 제공된다.

본 발명의 제5 측면에 따르면, 입력 데이터 워드를 수신하여 캐리어의 주파수 및 상기 데이터 워드에 따른 변조를 반영하는 디지털 시퀀스를 생성하는 수단, 및 상기 디지털 시퀀스를 아날로그 형태로 변환하는 디지털 아날로그 변환기를 포함하는, 무선 송신기가 제공된다.

본 발명의 제6 측면에 따르면, 주파수로 변조되고 디지털 워드의 정보 컨텐트에 따라서도 변조된 캐리어를 수신하는 무선 수신기가 제공된다. 이 무선 수신기는 주파수에 있어 검출 신호의 변조를 반영하는 디지털 시퀀스를 생성하는 제1 수단, 상기 디지털 시퀀스를 아날로그 형태로 변환하여 검출 신호를 제공하는 디지털 아날로그 변환기, 및 상기 검출 신호와 상기 캐리어를 혼합하여 상기 디지털 워드의 상기 정보 컨텐트를 복구하는 검출 수단을 포함한다.

본 발명의 제7 측면에 따르면, 송신기 및 수신기 장치의 식별 코드를 생성하는 방법이 제공된다. 이 방법은 p 코드 칩(하위 코드(bottom code))의 제1 의사 랜덤 시퀀스를 순차적으로 q 코드 칩(중간 코드(middlem code))의 제2 의사 랜덤 시퀀스의 칩(chip) 각각에 곱하여, p*q 코드 칩의 시퀀스를 생성하되, p 코드 칩의 시퀀스는 q 코드 칩의 시퀀스에서 논리 하이 값(logic high value)이 발생할 때마다 한번 재생성되는 단계, 및 상기 p*q 코드 칩의 시퀀스를 r 코드 칩(상위 코드(top code))의 제3 의사 랜덤 시퀀스의 각각에 곱하여, p*q*r ID 코드 칩의 시퀀스를 생성하되, r 코드 칩의 시퀀스는 r 코드 칩의 시퀀스에서 논리 하이 값이 발생할 때마다 한번 재생성되는 단계를 포함한다.

본 발명의 제8 측면에 따르면, 각각이 위상과 주파수 중 적어도 하나에 특징이 있는 심볼들의 메뉴로 나타낸 다지털 데이터를 송신하는 무선 송신기가 제공된다. 이 무선 송신기는 각 심볼의 디지털 표현을 저장하는 룩업 테이블, 디지털 데이터 디지트들(digits)의 그룹에 따라 상기 룩업 테이블의 어드레스를 지정하는 어드레스 지정 수단, 및 선택된 심볼을 아날로그 형태로 변환하는 디지털 아날로그 변환기를 포함한다.

본 발명의 제9 측면에 따르면, 무선 송신기 및 수신기 장치가 제공된다. 이 무선 송신기 및 수신기 장치는, 주파수가 채널 간격을 통해 변화하는 전자기 캐리어를 생성하는 송신기, 및 상기 채널 간격 동안의 정보 신호를 사용하여 상기 캐리어를 변조하여, 상기 캐리어가 주파수로 변조되고 상기 채널 간격 동안의 상기 정보 신호에 따라서도 변조되게 하는 수단을 포함하며, 주파수로 변조되고 채널 간격 사이의 정보 신호에 따라서도 변조된 캐리어를 수신하는 무선 수신기로서, 채널 간격을 통해 주파수가 변화하는 검출 신호를 생성하는 제1 수단, 및 상기 캐리어와 검출 신호를 혼합하여 상기 정보 신호를 복구하는 검출 수단을 포함하는 무선 수신기를 포함한다.

도 1을 참조하면, 마스터 (클록) 발진기(4)는 10 ns 간격으로 마스터 클록 에지를 생성하고, 카운터(6)는 클록 에지를 수신하여 320 ns 간격으로 제어 신호 에지를 생성한다. 마스터 발진기(4)와 카운터(6)는 따라서 계속되는 각 마스터 클록 에지의 주기를 10 ns의 32 슬롯으로 각각 나눈다. 계단형 신호 발생기(stairstep generator)(8)는 각각의 마스터 클록 에지에 응답하여 고정된 양 Vstep 만큼씩 증가하는 전압 V를 가지는 출력 신호를 생성하고, 각각의 제어 신호 에지에 응답하여 초기 전합 레벨 V1으로 리세트 된다. 계단형 신호 발생기(8)의 계단형 출력 신호는 전압 제어 발진기(voltage controlled oscillator, VCO)(10)의 제어 입력으로 입력된다. 이 계단형 신호의 각 계단에 대해, VCO(10)는 일정한 주파수의 웨이블릿(wavelet) 또는 파의 세그먼트(wave segment)를 생성하며, 파의 세그먼트의 주파수는 VCO(10)의 출력 신호의 전압에 따라 달라지므로, 파의 세그먼트에 의해 점유되는 타임 슬롯(time slot)은 바로 앞의 마스터 클록 에지에 비례한다.

VCO(10)의 출력 신호는 반복하는 계단형 신호에 따라 0.1 GHz 간격(step)의 3.2 GHz와 6.4 GHz 사이의 주파수로 계단식으로 스위프 한다(sweep). 발진기의 출력 신호는 복합 변조기(complex modulator)(12)의 캐리어 입력으로 인가된다. 일반적으로, 주기 t = 0 내지 t= 2MT이고, T가 각 계단의 지속시간이고 2M이 계단의 수인 경우에, 시간 슬롯 t = iT 내지 t =(i+l) T (i =-M...M-l)인 경우에 VCO(10)의 출력 신호는 다음의 식으로 기술된다:

V_osc =cos2πω_it

위 식에서, ω_i = ω_o + iω_step 이다. 이 실시예의 경우에, 2πω_o= 3.2 GHz이고, 2πω_step = 0. 1 GHz 이다. 각각의 주파수 ω_o, ... ω_M-1은 송신기/수신기 장치의 통신 채널이다. 따라서, 각각의 타임 슬롯은 주파수 스위프 간격 내의 채널 간격이다.

데이터 소스(14)는 이진 입력 데이터 스트림 Din을 직렬로 공급하고, 병렬 출력하는 레지스터(16)는 세 개의 연속하는 비트의 각 그룹을 사용하여 심볼 룩업 테이블(18)의 어드레스를 지정한다. 이 세 개의 연속하는 비트의 값에 따라, 심볼 록업 테이블은 8개의 이중항(I, Q) 중 하나를 선택하고, 선택된 이중항의 I 및 Q 성분을 복합 변조기(12)의 동위상 및 직각 입력(in-phase and quadrature input)으로 각각 공급한다. 입력 데이터 스트림 Din의 비트율은 계단 파형의 각 계단에 대해 하나의 이중항이 생성되도록 하는 것이다. 복합 변조기의 출력 신호는 VCO(10)의 출력 주파수에서의 신호이고 VCO(10)의 출력 신호에 비례하는 위상 변위(0(영)을 포함한다)의 여덟 개의 등각으로 분포된 값(equiangularly distributed value)을 가진다.

VCO의 출력 신호의 주파수가 계단형 신호 발생기(8)의 출력 신호에 따라 계단식으로 변화하기 때문에, 복합 변조기의 출력 신호의 주파수도 마찬가지로 계단식으로 변화한다.

도 2는 복합 변조기의 출력 신호의 파형을 개략적으로 나타낸 것이며, 도 2가 3.2 GHz와 6.4 GHz 사이의 램프(ramp)에서 각 주파수의 중심에 있는 32개의 변조 포락선(envelope)을 도시하는 것을 알 것이다. 도 2의 경우에, 각 포락선은 위상 변위의 여덟 개의 가능한 값 중의 하나를 나타낸다.

도 1을 다시 참조하면, 복합 변조기의 출력 신호는 증폭기를 통해 송신기 안테나(20)에 인가되고, 대응하는 신호가 수신기 안테나(22)에서 유도되어 직각 혼합기(quadrature mixer)(24)에 공급된다. 슬레이브 발진기(slave oscillator) (26), 카운터(28), 및 계단형 신호 발생기(30)는 송신기의 마스터 발진기(4), 카운터(6) 및 계단형 신호 발생기(8)와 유사한 방식으로 함께 작용하여 VCO(32)의 제어 입력으로 인가되는 계단형 신호를 발생시킨다. 따라서, VCO(32)의 출력 신호는 0.1 GHz의 간격으로 3.2 GHz와 6.4 GHz 사이의 주파수로 계단식으로 변화한다. 타이밍 복구 회로(34)는 마스터 발진기(4) 및 카운터(6)에 동기 되도록 때때로 슬레이브 발진기(26)와 카운터(28)를 리세트 시킨다.

타이밍 복구 회로(34)는 또한 타이밍 신호를 데이터 복구 회로(36)에 공급한다. 데이터 복구 회로(36)는 이 신호들을 사용하여 심볼들을 복구하여 입력 데이터 스트림 Din에 정합하는 출력 데이터 스트림 Dout을 생성한다.

상이한 파의 세그먼트가 주파수상에서 이격되어 있고 시간상으로 중첩하지 않기 때문에, 그것들은 직교하고 입력 데이터 스트림으로부터의 비트를 출력 데이터 스트림으로 바꾸는데 모호함은 없다. 또한 각 파의 세그먼트가 다음의 각 마스터 클록 에지의 320 ns 주기의 10 ns 만을 점유하기 때문에, 임의의 파의 세그먼트의 주파수에서의 평균 파워 레벨은 낮다.

본 발명의 바람직한 실시예에서, 캐리어 주파수는, 도 1 및 도 2를 참조하여 설명한 바와 같이 계단식으로 변화하지 않고, 주파수 스위프 간격을 넘어 주파수에 선형적으로 증가(또는 감소)한다. 주파수 스위프 간격은 다수의 채널 간격으로 분할되며, 각 채널 간격에서, 캐리어의 위상은 전송될 심볼에 대응하는 선택된 값으로 설정된다. 채널 간격의 수가 2M이면, 제k 심볼은 제m 채널 간격으로 송신되고, 각 심볼은 N개의 샘플로부터 합성되며, 변조된 캐리어의 이상적인 또는 프로토타입(prototype) 파형은 두 개의 인터리빙된 시퀀스 Isymbol (n, m, k) 및 Qsymbol (n, m, k)로 나타낼 수 있다:

위 식에서,

A_k _,m, B_k _,m = 채널 m에서의 심볼 k의 진폭 변조,

AΦ_k,m, BΦ_k,m = 채널 m에서의 심볼 k의 위상 변조,

AW_n, BW_n = 심볼 윈도우 함수(symbol windowing function),

N = 샘플의 심볼 길이,

n = 심볼의 샘플 인덱스,

M = 시스템의 직각 샘플율에서의 단일 측대역(sideband) 채널의 수, 그리고

m = 시스템의 채널 인덱스(-M ≤ m < M) 이다.

본 발명의 바람직한 실시예에서, 진폭 변조는 없고 위상 변조는 8 레벨 위상 편이 변조이며, M은 16과 같고, 각 심볼은 32개의 I 샘플 값과 32개의 Q 샘플 값으로 표현된다.

하나의 주파수 스위프 간격에서 2M 채널 각각은 위상 변위 K 값들 중 하나를 가질 수 있으며, 각 파의 세그먼트는 N개의 샘플 값으로 구성된다.

도 3의 변형예에 따르면, 타이밍 발생기(40)는 도 1을 참조하여 설명한 바와 같은 발진기와 카운터 또는 적절한 타이밍 신호들, 320 ns 간격으로 톱니파 발생기(44)의 트리거들을 발생시키는 기능적으로 동등한 수단을 포함할 수 있으며, 그 결과 톱니파 발생기의 출력 신호의 전압은 320 ns의 주기에 걸쳐 초기값 V1로부터 선형적으로 증가한 다음, 순간적으로 초기값 V1로 돌아간다. 톱니파 발생기(44)의 출력 신호는 VCO(10)의 제어 입력으로 인가된다. VCO(10)는, 톱니파 발생기(44)의 연속하는 트리거들 사이에서 각각의 320 ns 간격에 걸쳐 주파수가 3.2 GHz 내지 6.5 GHz 주파수로 선형적으로 증가하는 출력 신호를 발생시킨다.

32개의 주파수 간격(예를 들어 3.2 GHz 내지 3.3 GHz) 각각은 도 3에 도시한 송신기/수신기 장치의 통신 채널이다. 시간과 주파수에 제한을 받는 상이한 채널들은 각각의 채널 간격 또는 주파수 스위프 간격의 타임 슬롯에 제한을 받는다.

도 1의 경우처럼, 심볼 룩업 테이블은 복합 변조기(12)에 공급되는 I 및 Q의 값을 출력하고, 복합 변조기는 I 및 Q 값으로 표현된 심볼에 따라 위상 변조되는 출력 신호를 제공한다. 그러나 도 1의 경우와 달리, 캐리어 주파수는 계산식으로가 아닌 선형적으로 증가한다.

아날로그 디지털 변환기(46I, 46Q)는 직각 혼합기(24)의 아날로그 출력 신호 U, V를 받아서, 그 신호를 디지털 형태로 변환한다. //타이밍 복구 회로(34)는 안테나 신호로부터 타이밍 정보를 추출하고 타이밍 발생기(48)의 동작을 제어하여 톱니파 발생기(52)와 톱니파 발생기(44)를 동기화시킨다. 데이터 복구 회로(50)는 I 및 Q 값을 복구하기 위해 신호 U,V를 복조하고, 이중항(I, Q)로 표현된 심볼의 매핑을 해제하며(demap), 세 개의 데이터 비트에 대응하는 시퀀스를 출력한다. 비록 복합 변조기(12) 및 직각 혼합기(24)의 도 3에 도시된 아날로그 구현이 기능적이지만, 디지털 회로가 전력을 절감하고 구현에 용이하기 때문에 변조 및 복조를 디지털 도메인에서 수행하는 것이 바람직하다. 도 4에 도시된 송신기 및 수신기는 각각 단일의 CMOS 칩으로 구현될 수 있다..

도 4의 경우에, 타이밍 발생기는 3.2 GHz의 주파수 Fclk를 갖는 샘플 변환 클록 신호를 발생하고 데이터 비트를 레지스터(REG)(16)로 클록킹하는 펄스 및 10 ns의 간격으로 증분되는 5비트 신호도 또한 발생한다. 도 4는 (channel , data) 형태의 어드레스에 의해 어드레스 지정이 가능한 심볼 매핑(룩업) 테이블(54)을 도시한다. 어드레스의 channel 부분은 타이밍 발생기(40)에 의해 제공되는 반면, data 부분은 입력 데이터 스트림 Din 내의 세 개의 연속하는 데이터 비트의 그룹에 의해 제공된다. 각각의 어드레스 지정이 가능한 위치에, 심볼 룩업 테이블(54)은 워드 Idigital 및 워드 Qdigital을 저장한다. 위치 (channel _m, data_k)에 저장된 Idigital, Qdigital 워드들은 각각 심볼 k에 매핑되는 데이터 비트들에 응답하여 채널 간격 m의 시작 지점으로부터 비트별 병렬 형태(bit-parallel form)로 판독되고 직렬기(serializer)(58I, 58Q)에 의해 32개의 2비트 워드의 시퀀스로 각각 변환된다. 각각의 직렬기는 채널 간격 m 동안에 일정한 간격으로 24개의 2비트 워드의 적절한 시퀀스를 출력한다. 디지털 워드들의 시퀀스는 샘플 변환 클록 신호의 제어 하에 디지털 워드들을 아날로그 형태로 변환하는, 각각의 디지털 아날로그 변환기(D/A)(62)에 인가된다. 각각의 2비트 워드는 세 개의 정해진 값(legal values) 중 하나를 갖는다. 그 값에 따라, D/A는 받은 2비트 워드 각각을 양의 전압 펄스(+1), 음의 전압 펄스(-1), 또는 전혀 펄스가 없는 (0)으로 변환한다. D/A(62Q)의 변환 시간은 D/A(62I)에 비해 반 클록 사이클만큼 지연되고 따라서 두 개의 D/ADML 출력 펄스 시퀀스는 시간상 상호 오프셋(offset) 된다.

두 개의 D/A의 변환 시간이 인터리빙되기(interleaved) 때문에, 직각 D/A는 6.4 GHz의 효과적인 결합된 샘플 변환 속도를 갖는다. 두 개의 상호 오프셋된 펄스 시퀀스 Ianalog와 Qanalog는 출력 합산기(summer)에 의해 결합되어 송신기 안테나(20)에 인가된다. 송신 안테나는 또한 재구성 필터로 작용하여 적절한 변조된 캐리어 신호를 송신한다.

각 D/A(62)의 출력 신호의 스펙트럼이 Fclk/2의 홀수배(odd multiple)에 중심이 있는 상부 및 하부 측대역을 포함하는 것은 물론이다. 예를 들어, 채널 간격 동안에 각 D/A에 인가된 펄스 시퀀스의 기본 주파수 성분이 1.6 GHz 내지 1.5 GHz의 채널 간격에 걸쳐 선형적으로 감소하면, 주파수 3Fclk/2 (4.8 GHz)에 중심이 있는 하부 측대역은 3.2 GHz 내지 3.3 GHz의 주파수에서 선형적으로 증가할 것이다. 합산기의 출력 신호의 위상은 두 개의 펄스 시퀀스의 기본 주파수 성분의 각각의 위상에 종속될 것이다. 따라서, D/A에 인가된 펄스 시퀀스의 주파수 성분을 조절하는 한편 변환 속도를 일정하게 유지함으로써, 4.8 GHz에 중심이 있는 두 개의 측대역은 3.2 GHz 내지 6.5 GHz의 캐리어 주파수에서 소정의 선형 증가를 제공한다.

예를 들어, 직각 변조기가 전술한 바와 같이 8 레벨 위상 편이 변조를 실행하면, 심볼 간격 동안에 동위상 암(in-phase arm)에 의해 출력 합산기에 공급된 기본 성분은 도 5에 도시된 바와 같이 약간 스위프된 사인파(66)일 것이다.

직각 암(quadrature arm)에 의해 출력 합산기에 공급된 신호의 기본 성분은 동위상으로 사인파(66)에 관련되어 있는 사인파이어서, 합산기의 출력 신호는 D/A(62I)의 출력 신호에 비례하는 소정의 위상을 가지는 사인파이다.

수신기에서, 타이밍 발생기(48)는 송신기 타이밍 발생기(40)와 동기되고, 타임 슬롯마다 한 쌍의 워드 Ic 및 Qc를 출력하는 테이블(52)의 어드레스를 지정한다. 워드 Ic 및 Qc는 k에 종속하는 항(term)을 포함하는 것을 제외하고는 심볼 룩업 테이블(54)에 저장된 워드들과 일치한다. 송신기의 경우처럼, 이들 비트별 병렬 워드는 직렬기에 의해 2비트 워드의 시퀀스로 변환되고, 이 2비트 워드들은 직교 D/A에 의해 펄스의 스퀀스로 변환된다.

이 두 개의 펄스 시퀀스는 재구성되고,그 결과인 스위프된 사인 곡선의 아날로그 신호들은 수신기 안테나 신호와 혼합되어 Uanalog 및 Vanalog 신호를 발생시킨다. 발생된 Uanalog 및 Vanalog 신호는 디지털 형태로 변환되어 타이밍 복구 기능과 복조 및 매핑 해제 기능을 수행하는 DSP 엔진(7)에 공급된다. DSP 엔진은 Uanalog 및 Vanalog 신호를 복조하여 값 I, Q를 복구하고 심볼의 매핑을 해제하여 데이터 비트들 Din과 일치하는 대응하는 데이터 비트들 Dout을 출력한다. DSP 엔진은 또한 제어 신호를 타이밍 발생기(40)에 공급하여 송신기 타이밍 발생기(40)와의 동기를 유지한다.

도 4의 경우에서는 D/A(62)에 공급되는 신호들이 2비트 워트로 구성되어 있지만, 다른 실시예에서는 필요 또는 소망에 따라 D/A(62)에 공급되는 워드는 2비 이상 또는 오직 1비트일 수 있음을 알 수 있을 것이다.

하나의 주파수 스위프 간격 동안에 발생하는 32개의 타임 슬롯마다, 스위프된 사인 곡선의 캐리어 신호의 위상 변위에는 8개의 가능한 값이 있다는 것을 알 수 있을 것이다. 따라서, 송신기 안테나에 공급된 파의 세그먼트는 8*32, 즉 256개의 상이한 파형으로 생각할 수 있다.

도 6에 따르면, 타이밍 발생기(40)는 램프 신호의 주파수 스위프 간격의 채널 간격마다 5비트 카운터(74)를 증분시키고, 카운터의 5비트 출력과 레지스터(16)의 3비트 출력은 룩업 테이블의 어드레스를 지정하는 데 사용된다. 룩업 테이블은 256개의 어드레스 지정 가능한 위치 각각의 64개의 3진 값(세 개가 한 조인 ㄱ가갑값, values)을 나타내는 데이터 세트를 저장한다.

64개의 3진값은 +1, 0 및 -1에 각각 대응하는 세 개의 지정 값(legal value)를 각각 가지는 2비트 워드로서 저장될 수 있다.

선택된 어드레스 지정 가능한 위치의 데이터 세트는 룩업 테이블로부터 판독되어, 그 데이터 세트가 나타내는 64개의 3진값(-1, 0 , +1)의 시퀀스에 대응하는 64개의 전압 펄스(-V 볼트, 0 볼트, +V 볼트)를 출력하는 직렬기에 인가된다.

직렬기는 전압 펄스들을 증폭기에 공급하고, 이것은 송신기 안테나(20)를 구동한다. 따라서, 하나의 주파수 스위프 구간 동안에 연속하는 채널 구간들에 대응하는 카운터의 32개 가능한 출력 값 각각에 대해, 룩업 테이블은 채널 구간 동안에 파의 세그먼트의 8개의 가능한 파형 각각에 대응하는 8개의 데이터 세트를 저장하고, 이들 데이터 세트 중 하나는 레지스터(16)에 의해 제공되는 3비트 데이터 값을 기초로 선택된다. 송신기 안테나는 직렬기에 의해 제공된 전압 펄스의 시퀀스로 표현되는 스위프된 사인 곡선의 파형을 복구한다. 채널 구간들은 동등한 지속 긴간 전부이며, 각 채널 간격에서의 파의 세그먼트는 동일한 샘플 수(64)로 표현되지만 펄스의 패턴은 선택되므로, 파의 세그먼트는 파형의 주파수 범위와 위상 변위에 종속하는 적절한 파형을 갖는다.

수신기에서, 타이밍 발생기(76)는 타이밍 발생기(40)와 동기로 5비트 카운터를 증분시키고, 카운터의 5비트 출력은 룩업 테이블(82)의 어드레스를 지정하는 데 사용된다. 룩업 테이블(82)은 32개의 어드레스 지정 가능한 위치 각각에 32개의 3진값의 두 그룹을 나타내는 데이터 세트를 저장한다. 송신기의 동작과 유사한 방식으로, 선택된 어드레스 지정 가능한 위치의 데이터 세트는 룩업 테이블(82)로부터 판독되고, 32개의 3진값의 두 그룹은 각각의 직렬기에 인가된다. 직렬기 각각은 수신한 3진값의 시퀀스에 대응하는 32개의 전압 펄스(-V, 0, +V)의 시퀀스를 출력한다. 직렬기에 의해 공급된 전압 펄스들은 재구성되어 직각 혼합기에 공급된다. 전압 펄스의 두 개의 시퀀스로부터 발생된 파형은 위상이 90°만큼 오프셋된 약간 스위프된 사인 파형이다. DSP 엔진(86)은 타이밍 발생기와 카운터를 제어하여 룩업 테이블(82)의 어드레스 지정이 심볼 룩업 테이블(54)의 어드레스 지정과 동기가 되도록 한다. 32개의 데이터 세트가 룩업 테이블(82)로부터 연속하여 판독될 때, 그 결과 연쇄된 파의 세그먼트가 직각 혼합기에 소정의 입력 신호를 제공한다.

상이한 방식으로 소정의 효과적인 샘플 변환 속도를 달성하기 위해, 어드레스 지정 가능한 위치 각각에 32개의 2비트 워드를 각각 저장하는 두 개의 룩업 테이블을 사용하고, 다른 시퀀스에 대해 샘플 주기를 반만큼 하나의 전압 펄스 시퀀스를 지연시킬 수 있다는 것을 알 수 있을 것이다.

따라서, 도 3의 경우에는, 송신기가 주파수 변조된 캐리어를 수신하고 그 캐리어를 입력 데이터로부터 얻은 심볼들에 따라 위상으로 변조하는 반면, 도 4의 경우에는 입력 디지털 데이터를 사용하여 소정의 주파수 및 위상 변조를 가지는 기저대역 신호의 시간에 따른 전개를 나타내는 데이터 워드를 생성하고, 적당한 변환 속도로 동작하는 D/A를 사용하여 이 데이터 워드를 아날로그 형태로 변환함으로써 소정의 주파수 및 위상 변조를 갖는 대역통과 신호를 생성한다는 것을 알 수 있을 것이다. 데이터 워드는 전술한 바와 같이 룩업 테이블을 사용하여 생성되거나 디지털 계산에 의해 생성될 수 있다. 도 6에 도시된 장치는 심볼 및 주파수 스위프 구간 이내의 채널 구간의 위치로부터 직접 소정의 파의 세그먼트의 디지털 표현을 발생시켜, 주파수 정보와 위상 정보의 결합을 더욱 업스트림으로 이동시킨다.

도 6은 전송에 적합한 대역통과 신호를 발생시키는 직접적인 방법을 도시한다. 이것은 전송 신호를 생성하기 위해 주파수 자동 중계(translation) 또는 대역통과 변환 방안에 대한 기저 대역을 배제시키지 않는다.

이제까지 설명한 실시예들은, 수신기 안테나에서 연속적인 파의 세그먼트들이 수신되는 동안의 간격은 시간상 중첩하지 않는다는 가정 위에 설계된다. 따라서, 예를 들어 도 1에 도시된 수신기는 계단형 신호 생성기가 3.3 GHz에서의 신호 에너지를 검출하기 위해 VCO(30)의 주파수를 증가시키기 전에, 3.2GHz에서의 모든 신호 에너지를 수신할 수 있다. 하지만, 본 발명의 전형적인 실시예의 경우, 비디오 데이터용 단기 실내(shortrange indoor) 송신기 및 수신기와 같은 것은 송신기 안테나와 수신기 안테나 사이에 다수의 전파 경로가 존재하고, 동일 신간에서의 비행에 있어 다수의 채널(각기 별개의 심볼을 가짐)에서 다중 경로 지연을 초래하여, 제1 채널의 파의 세그먼트의 에너지가 제2 채널에서의 파의 세그먼트의 에너지와 동시에 수신될 수 있다.

다중 경로 환경에서, 수신기는 제1 채널에서의 신호 에너지의 검출을 최대화 하기 위해 최단 지연을 갖는 경로의 수신 간격의 시작 지점에서부터 최장 지연을 갖는 경로의 수신 간격의 끝 지점까지 제1 채널에 머물러야 한다. 따라서 수신기는 다수의 헤테로다인 및 복조 수신기 섹션(section)을 포함해야 한다. 2M 개별 헤테로다인 및 복조 수신기 섹션을 사용하는 것이 하나의 접근방법일 것이다. 그러나, 이것은 불충분할 것이고, 순차적 및 주기적으로 활성화되는 다수의(2M 미만) 수신기 섹션을 사용하는 것이 바람직하다. 도 7은 수신기 안테나(22)가 5개의 수신기 섹션에 연결되어 있는 실시예를 나타낸 것이다.

도 7에 도시된 수신기 섹션들은 도 3에 도시한 실시예에 기초한 것이다. 각각의 수신기 섹션은 VCO(30)에 의해 구동되는 직각 혼합기(24)를 포함한다. ㅇ아아날로그 디지털 변환기(A/D)(46)의 출력 신호는 복조 및 매핑 해제 회로(50)에 공급된다. 공통 타이밍 복구 및 VCO 제어 회로(90)는 5개의 수신기 섹션 각각의 복조 및 매핑 해제 회로의 동작을 제어하기 위한 타이밍 신호를 발생하고 5개의 VCO 각각의 동작을 제어하기 위한 5개의 계단형 신호를 발생한다. 계단형 신호의 파형은 채널 0-5의 타임 슬롯 동안에 채널 0을 복조하는 데 적합한 주파수에서 수신기 섹션 1의 VCO가 동작하도록 하고, 그 후에 채널 6의 주파수로 스위칭하여, 채널 6-11의 타임 슬롯 동안에 그 주파수를 유지하도록 하는 것이다. 유사하게, 수신기 섹션 2의 VCO는 채널 1-6의 타임 슬롯 동안에 복조하는 채널 1의 주파수로 동조되고, 그 다음에 채널 7의 주파수로 스위칭 된다. 일반적으로, P개의 수신기 섹션이 존재하는 경우에, 수신기 섹션들은 (P-1) 시간 슬롯과 동등한 양만큼 시간상 중첩된다. 소정의 주파수 스위프 간격에서의 채널 m의 에너지를 검출하기 위해 선택되는 수신기 섹션은 채널 m의 시작 지점에서 채널 m + (P-1)의 끝 지점까지 채널 m으로 동조된 채로 유지된다. 이런 식으로, 수신기는 다중 경로 에너지를 검출할 수 있다. 디지털 신호 처리 기술을 사용하여 복조 및 매핑 해제 회로는 다중 경로 에너지로부터 위상 정보를 복구하고 신호대잡음비를 증가시킬 수 있다.

도 7은 5개의 수신기 섹션을 포함하여 실시예를 나타낸 것이다. 하지만 본 발명을 실제 구현에서는 수신기 섹션은 5개보다 더 적거나 더 많을 수 있다.

도 7은 5개의 수신기 섹션 각각에 대한 개별 복조 및 매핑 해제 회로(50)를 나타낸 것이다. 하지만, 복조 및 매칭 해제 기능은 단일의 DSP 엔진에 의해 실행될 수도 있다.

도 8은 P개(적어도 3개)의 아날로그 수신기 섹션이 순차적 및 주기적으로 작동되는 구현예를 개략적으로 나타낸 것이다. P개의 수신기 섹션은 동일하며, p번째 섹션(p = 1...p)의 제1 혼합기는 p의 값에 종속하는 주파수로 혼합하는 신호를 수신한다. 도 9는 단 하나의 아날로그 수신기 섹션을 필요로 하는 구현예를 나타낸 것이다. 이 구현예에서 타임 슬롯에 종속하는 주파수의 신호를 사용하는 혼합은 디지털 도메인에서 수행된다.

전술한 무선 송신기 및 수신기 장치는 데이터를 수 개의 장치 사이에서 송수신하는 피코넷(piconet)을 구현하기 위해 사용될 수 있다. 소정의 피코넷의 공간 도메인이 다른 피코넷의 공간 도메인과 중첩할 수 있기 때문에, 하나의 피코넷의 수신기는, 송신기에 의해 자신이 속하는 피코넷에 송신된 데이터를 식별할 수 있어야하고 송신기에 의해 다른 피코넷으로 송신된 데이터를 무시하여야 한다. 또, 수신기는 송신기에 의해 자신이 속하는 피코넷으로 송신된 것으로 식별된 데이터를 고정도의 신뢰성으로 복구할 수 있어야 한다. 또한, 피코넷은 수 개의 송신기를 포함할 수 있으므로, 복수의 송신기에 의해 동일한 피코넷으로 송신된 데이터 사이의 충돌을 피할 수 있어야 한다.

이러한 목표를 달성하기 위해, 송신기는 데이터를 패킷으로 송신하고, 각각의 피코넷은 송신하는 패킷을 식별(label)하기 위해 피코넷 내의 모든 송신기에 의해 사용되는 고유한 식별 코드(ID 코드)를 할당한다. 이 ID 코드는, 수신기가 멤버인 피코넷의 송신기에 의해 송신된 패킷만을 검출할 수 있도록 한다. 또한, 각각의 피코넷은, 피코넷 내의 상이한 송신들에 타임 슬롯을 할당하는 중재기(arbitrator)를 포함한다.

도 10을 참조하면, 각 패킷은 ID(또는 동기) 코드, 균등화 시퀀스(equalization sequence), 헤더 및 페이로드(payload)로 이루어진다. 균등화 시퀀스는 다중 경로 환경을 조사(sound)하고 미세 타이밍 조정을 위해 priori(선험적) 심볼 시퀀스를 수신기에 제공한다. 헤더는 패킷의 길이, 페이로드의 속성(nature), 송신기의 ID, 및 목적하는 수신기의 ID와 같은 데이터를 포함한다. 앞서 설명한 바와 같이, ID 코드는 해당 송신기를 포함하는 피코넷에 고유한 것이다.

도 11에 도시된 송신기는 도 6에 도시된 아키텍처에 기초한 것이다. 제어기(도시되지 않음)은 송신기에 의해 실행되는 동작의 시퀀스를 제어하여, 송신될 데이터(헤더와 페이로드를 포함)의 패킷 각각을, 송신기는 먼저 조립하고 ID 코드를 전송하며, 그런 다음 데이터를 송신한다. 데이터는 ID 코드에 대해 정확히 규정된 시간에 시작하여 송신된다.

송신기는 피코넷의 ID 코드를 발생시키는 PN(pseudo-random number) 발생기(110)를 포함한다. 심볼 룩업 테이블(54)은 데이터 비트의 여러 가능한 시퀀스에 대응하는 심볼들 뿐만 아니라, 세 개의 코드복조 및 매핑 해제 회로(여기서는 하위 코드, 중간 코드 및 상위 코드라고 한다)를 더 저장한다. 편의를 위해, 세 개의 코드 전부는 여기서 2진 코드라고 하지만, 하위 코드 및 중간 코드는 3진 코드(ternary code)일 수도 있다. PN 발생기는 하위 코드를 중간 코드와 곱하는 제1 승산기(118)와, 하위 코드와 중간 코드의 곱을 상위 코드와 곱하는 제2 승산기(122)를 포함하며, 이에 대해서는 이하에 더욱 자세하게 설명한다. 상위 코드는 중간 코드를 확산시키고 중간 코드는 하위 코드를 확산시킨다는 것을 알 수 있을 것이다. 제2 승산기(122)의 출력은 피코넷의 ID 코드이며 직렬기(58)에 공급된다. 본 발명의 실제 구현에 있어서는, 하위 코드는 31개의 2진 칩을 가지고, 중간 코드는 64개의 2진 칩을 가지며, 상위 코드는 16개의 2진 칩을 가진다. 다른 기술에서 사용하는 것보다 더 짧은 3개의 코드를 곱하여 ID 코드를 형성하는 것은 실행해야 하는 가산 연산의 수에 있어 유리하다.

피코넷의 각각의 송신기 및 수신기는 동일한 상위, 중간 및 하위 코드를 저장하고, 따라서 각각은 동일한 ID 코드를 발생시킨다. 비록 상위, 중간 및 하위 코드가 이진수로 구성되어 있지만, 산술적인 처리에 있어서는 논리 하이 값과 논리 로우 값은 각각 1과 0이 아니라 +1과 -1에 각각 매핑되어, 예를 들어, 논리 로우 와 논리 로우 곱은 논리 로우가 아닌 논리 하이를 돌려준다. 따라서, 코드들은 ㅈ정반대의 코드(antipodal code)이고 직렬기(58)에 의해 제공된 대응하는 전압 펄스들은 +V 볼트 및 -V 볼트이다.

본 발명의 바람직한 실시예에서, 하위 코드는 피코넷에 고유하고, 중간 코드는 피코넷에 고유하다. 상위 코드는 피코넷에 고유하지 않아도 되며, 실제 모든 피코넷에 대해 동일한 상위 코드를 사용할 수도 있다. 바람직하게는 상이한 피코넷들의 하위 코드들은 직교하고(피코넷에 각각 할당되는 상이한 코드는 공통성(commonality)이 낮다는 것을 의미) 상이한 피코넷들의 중간 코드는 직교한다.

타이밍 발생기(40)는 PN 발생기(110)를 제어하여 심볼 룩업 테이블이 패킷의 데이터(헤더 및 페이로드)를 제공하기 전에 ID 코드를 직렬기(58)에 즉시 공급한다.

송신될 각각의 패킷에 대해, 31개의 하위 코드 칩이 R_bottom의 속도로 제1 승산기(118)의 제1 입력으로 공급되고, 중간 코드 비트들은 R_bottom*64와 동등한 R_middle의 속도로 제1 승산기(118)의 제2 입력으로 공급된다.

각각의 1/R_bottom 주기 동안에,제1 승산기는 하위 코드의 칩 하나를 중간 코드의 64개 칩 각각과 곱하여, 64개의 중간 칩(intermediate chip)의 시퀀스를 R_middle의 속도로 제2 승산기(122)의 제1 입력으로 제공한다. 따라서, 제1 승산기는 31*64개의 중간 칩의 시퀀스를 제공한다. 하위 코드 칩이 +1인지 -1인지에 따라, 64개의 중간 칩으로 이루어지는 31개의 시퀀스는 중간 코드와 일치하거나 그 역(inverse)이다. 31*64개의 중간 칩의 시퀀스를 여기서는 하위 코드라고 부른다.

16개의 상위 코드 칩은 룩업 테이블로부터 병렬로 판독되어 제2 승산기(122)에 공급된다. 각각의 1/R_middie 주기 동안에, 제2 승산기는 하위 코드의 칩 하나를 상위 코드의 16개 칩 각각과 곱하여 16개의 ID 코드 칩을 병렬로 직렬기에 공급한다. 하위 코드 칩이 +1인지 -1인지에 따라, 16개의 ID 코드 칩의 31*64 그룹 각각은 상위 코드와 일치하거나 그 역이다. 직렬기는 16개의 ID 코드 칩의 (31*64) 그룹을 직렬 형태로 변환하여, ID 코드를 형성하는 31,744 (31*64*16)개의 칩의 시퀀스를 R_middle*16의 속도로 제공한다.

ID1 및 ID2 ID 코드에 의해 규정된 두 개의 피코넷을 고려하자. 각각의 ID 코드는 하나의 채널로 간주될 수 있다. 두 개의 피코넷이 동일한 상위 채널을 공유한다고도 가정하면, 그것들은 상이한 서브 채널들이다.

상위 코드 ID1 = 상위 코드 ID2

중간 코드 ID1｜= 중간 코드 ID2

하위 코드 ID1｜= 하위 코드 ID2

상위, 중간, 및 하위 코드의 모든 자기상관(autocorrelation)은 1과 같다; 모든 교차상관(crosscorrelation)은 1/30과 같다고 가정하자. ID1의 자기상관이 1이고 ID2의 자기상관이 1이다. ID1 및 ID2의 교차상관은 상위 코드들의 교산상관, 중간 코드들의 교차상관, 및 하위 코드들의 교차 상관의 곱, 즉 1*1/30*1/30과 같다. 따라서 피코넷 ID 간에는 거의 60 dB에 가깝게 분리된다.

수신기에서, ID 코드는 하위 코드들과 중간 코드들의 곱을 복구하기 위해 수신기의 상위 코드와 상관관계가 있다. 이러한 기술을 사용하기 위해, 상위 코드 자체는 자기상관 함수가 넓은 피크를 갖도록 어느 정도 낮은 정도의 자기상관 또는 선예도(sharpness)를 가져야 하지만, ID 코드의 자기상관 피크는 상위 코드의 길이와 동등하다.

낮은 정도의 자기상관을 갖는 기준을 충족시키는 공지된 코드 시리즈 중 하나는 Walsh 코드라고 부르는 것이다. 이것은 낮은 자기상관과 낮은 교차상관을 가진다.

직렬기(58)는 ID 코드를 수신하여 대응하는 전압 펄스(논리 하이의 +V, 논리 로우의 -V)의 시퀀스를 출력한다. 직렬기는 이 전압 펄스를 송신기 안테나(20)를 구동하는 증폭기(130)에 공급한다. 송신기 안테나는 직렬기(58)에 의해 제공된 전압 펄스의 시퀀스 파형에 근사한 파형을 재구성한다. 수신기 안테나(22)는 대응하는 ID 코드 신호를, 상위 코드 상관기(148) 및 하위 코드 상관기(152)를 포함하는 상관기(correlator)(144)에 제공한다.

수신기 안테나(22)에 의해 ID 코드 신호가 제공되는 순간이 직렬기(58)의 출력 신호와 정확하게 일치한다고 가정하자. 그러면 상위 코드 상관기(148)는 직렬기(58)에 의해 제공된 전압 펄스의 시퀀스와 정확히 일치하는 전압 펄스의 시퀀스를 수신한다. 상위 코드 상관기는, 시퀀스를 한번에 하나의 펄스를 진행시키면서, 피코넷의 국부적으로(locally) 생성된 상위 코드를 형성하는 6개의 이진 칩의 시퀀스를 수신기 안테나(22)로부터 수신된 ID 코드 신호 내의 16개의 연속하는 전압 펄스의 그룹과 비교한다. 상위 코드 상관기(148)가 16개의 연속하는 펄스의 그룹과 상위 코드의 일치를 검출하면, 국부적으로 생성된 상위 코드가 ID 코드의 상위 코드의 포지티브 반복(positive repetition) 중 하나를 사용하여 시간상 1/R_middle 내에 정렬되어 있다는 것을 의미한다. 이 상관기는 그런 다음, 16개의 펄스의 단계 내의 전압 펄스의 시퀀스 및 국부적으로 생성된 상위 코드의 상관을 통해 진행할 수 있으며(advance), 16개의 연속하는 전압 펄스의 각 그룹은 대응하는 하위 코드의 칩이 +1인 경우에 최대값을, 그리고 대응하는 하위 코드의 칩이 -1인 경우에 최소값을 가질 것이다. 따라서 상위 코드 상관기(148)의 출력 신호는 하위 코드이다.

물론, 상관기(144)가 수신한 신호의 파형은 직렬기(58)에 의해 제공된 전압 펄스의 시퀀스의 파형과 정확하게 일치하지는 않겠지만, 파형들 사이의 어떤 차이는 일치를 결정함에 있어 있음 직한 오류에 영향을 미치고, 이러한 오류는 용인할 수 있을 정도로 작게 유지될 수 있다.

도 11을 참조하면, 상위 코드가 가지는 상관은, ID 코드의 16개 칩에 상당하는 간격, 즉 1/R_middle 동안에 상위 코드 상관기(148)에 의해 수신된 ID 코드를, 상위 코드의 16개의 코드 칩을 정반대의 전압 펄스로 변환하고 1/R_middle 지속 기간에 걸쳐 그 결과 신호를 적분하여 생성된 신호와 승산함으로써, 아날로그 도메인에서 달성된다. 바람직하게는 상위 코드 상관기는, 안테나로부터 직접 수신할 때와 각각 1-15 칩 주기만큼 지연될 때 모두, 상위 코드 펄스 시퀀스를 ID 코드 신호와 동시에 승산하는 16개의 위상을 가진다.

이와는 달리 16개의 위상보다 작은 수의 위상과 최고의 상관을 제공하는 지연을 결정하기 위해 가변하는 양만큼 지연된 ID 코드 신호를 사용할 수 있다. 어느 경우에도, 제어기(도시되지 않음)는 최고의 상관을 제공하는 지연을 선택하고h, 상위 코드 상관기는 선택된 양만큼 지연된 ID 코드 신호와 함께 상위 코드의 상관을 하위 코드 상관기(152)에 공급한다.

상위 코드 상관기의 출력 신호는 하위 코드 상관(152)에 인가된다. 하위 코드 상관(152)는 하위 코드 신호를 국부적으로 생성된 중간 코드 및 하위 코드와 상관 짓는다. 하위 코드 상관기가 상위 코드 상관기에 의해 제공된 신호에서 일치하는(match) 상위 코드의 시퀀스가 중간 코드와 명백하게 상관되고, 일치하는 중간 코드의 시퀀스가 하위 코드와 명백하게 상관되는 것을 발견한 경우에, 하위 코드 상관기는, 전술한 바와 같은 식으로, 패킷의 데이터 부분 내의 심볼을 복조하여 매핑 해제하기 위해, DSP 엔진(64)과 함께 동작하는 복합 혼합기(24)를 인에이블 시키고 타이밍 발생기(48)를 트리거시키는 출력신호를 제공한다.

상위 코드 상관기의 타이밍 해상도(timing resolution)는 중간 코드의 주기, 즉 1/(R_middle)라는 것을 알 수 있을 것이다. 따라서, 타이밍 발생기는 데이터 패킷으로부터 데이터를 추출하기 위해 충분한 정확도로 수신기의 동작 시기를 맞출 수있다.

수신된 신호 칩과 상위 코드 간의 일치의 식별은 일치 검출의 확실성(certainty )과 일치의 타이밍 정확성 사이에 어떤 타협을 수반한다. 만약 교차상관 함수가 시간 도메인에서 좁은 피크를 가지면, 상위 코드에 관계되는 수신된 ID 코드의 시퀀스의 타이밍은 고정도의 정확성으로 결정될 수 있지만, 거기에는 일치를 검출하지 못할 위험이 비교적 높다. 반대로, 교차상관 함수가 실질적인 샘플 수에 걸쳐 직사각형(rectangular)이면, 일치를 검출하지 못할 위험은 거의 없지만, 수신된 ID 코드 칩의 시퀀스의 타이밍을 고정도의 정확성으로 계산하는 것이 불가능하다.

상위 코드가 Walsh 코드인 경우에, 상위코드와 ID 코드의 교차상관 함수는 삼각형 로브(triangular lob)를 가진다. 따라서, 상위 코드와 ID 코드의 상관은 잠재적으로 상당히 고정도의 정확성으로 ID 코드의 타이밍을 추출할 수 있다. 반대로, 실제의 구현에 있어, 상관기가 ID 코드 내의 상위 코드의 발생을 검출하지 못할 가능성이 비교적 높고, 따라서, 일치한다는 결과를 반화하지 않을 것이다. 실제 구현에 있어, 상관기는 높은 확률로 일치를 검출하는 것이 바람직하지만, 그 상관이 고정도의 정확성으로 ID 코드 시퀀스의 타이밍을 나타내야 하는 것을 아니다.

도 13을 참조하면, 본 발명의 바람직한 실시에에서, PN 발생기(110)는 코드 A와 코드 B라고 하는 두 개의 상위 코드를 발생시킨다. 상위 코드 A와 상위 코드 B를 다음과 같이 가정한다:

A = [-1 -1 +1 +1 -1 -1 +1 +1 +1 +1 -1 -1 +1 +1 -1 -1]

B = [-1 +1 -1 +1 +1 -1 +1 -1 +1 -1 +1 -1 -1 +1 -1 +1]

상위 코드 A의 자기상관 함수는 도 13a에 도시되어 있으며, 상위 코드 B의 자기상관 함수는 도 13b에 도시되어 있다. 도 11의 경우에서처럼, 승산기(118)는 31*64개의 중간 코드 칩의 시퀀스로 구성된 하위 코드를 R_middle의 속도로 승산기(122)의 제1 입력으로 제공한다. 각각의 l/R_middle 주기 동안에, 상위 코드 A의 16개 칩과 상위 코드 B의 16개 칩은 병렬로 판독되고, 코드 A의 각 칩과 그에 대응하는 코드 B의 칩의 평균(mean)은 상위 코드 C를 결합한 세 개 한조(+1, 0, -1)로 승산기(122)의 제2 입력으로 공급된다. 송신기는 ID 코드 상위*중간* C를 나타내는 아날로그 신호를 전송한다.

이제 코드 B^*에 대해 정의한다. B^*는 상위 코드 시퀀스 길이를 절반 지연시킨 코드 B와 동일하다. 그러므로 코드 B는 다음과 같다.

[-1 +1 -1 +1 +1 -1 +1 -1 +1 -1 +1 -1 -1 +1 -1 +1]

코드 B^*는 다음과 같다.

[+1 -1 +1 -1 -1 +1 -1 +1 -1 +1 -1 +1 +1 -1 +1 -1]

위에서 정의한 코드 A 및 B의 경우, 코드 B^*의 자동상관 함수의 최대치는 코드 A의 자동상관 함수의 최소치와 일치한다.

ID 코드와 코드 A의 교차상관 함수의 절대값과, ID 코드와 코드 B^*의 교차상관 함수의 절대값의 합이 직사각형 로브(rectangular lobes)를 갖는다는 것을 알 수 있다. 도 13c를 참조하라. 따라서, ID 코드와 코드 A의 교차상관 함수의 절대값과, ID 코드와 코드 B^*의 교차상관 함수의 절대값의 합은 일정하고, 그리고 코드들 A 및 B^*와 ID 코드 사이의 특정한 타이밍 관계를 성취하는 것에 좌우되지 않는다.

도 12를 다시 참조하면, 아날로그 안테나 신호가 채널 A 및 채널 B를 갖는 상관기(170)에 공급되며, 상기 상관기(170)는 상기 신호에 코드 A 및 코드 B^*를 각각 승산한다. 아날로그 적 신호들(analog product signals)은 R_middle 속도로 디지털형으로 변환되며 그 결과적인 디지털 적(product) 신호는 DSP 엔진(174)으로 공급되고 이 엔진(174)은 상기 적 신호들을 중간 및 하부 코드와 상관시킨다. 상기 결과적인 신호는 ID 코드와 코드들 A 및 B와의 상관에 따라 각각 가변하는 파형을 갖는다. 상기 신호들의 절대값들을 계산하고 그 절대값들의 합이 임계 레벨을 초과하는 경우에, 상기 상관기(170)는 전술한 바와 같이 복합 혼합기(24)를 인에이블링시키고 타이밍 발생기(48)를 트리거링한다. 그러므로 상기 상관기(170)는 코드 A 및 B^*에 대하여 아날로그 안테나 신호의 타이밍을 조정할 필요 없이 조잡, 중간 및 미세의 상관을 수행한다는 것을 알 수 있다. 타이밍 복구 회로는 조잡(1/R_middle) 타이밍 분해능을 제공한다. 미세 타이밍은 등화 시퀀스와 priori 코드의 국부적으로 발생된 복제본을 비교함으로써 달성된다.

수신기에서 코드 A에 대하여 코드 B^*를 지연시키는 대신, 송신기에서 코드 A에 관하여 코드 B를 진행시킬 수 있다는 것을 이해할 수 있을 것이다. 게다가, 도 11에서 상위 코드 및 ID 코드 신호 사이의 상대적 지연이 ID 코드 신호를 지연시킴으로써 수행된다는 것이 도시되어 있지만, 상기 상위 코드 신호를 지연시키는 것도 가능하다. 또한, 상위 코드 상관기의 위상을 더 적게 사용할 수 있고 그 지연을 반복적으로 조정할 수 있어 상관을 최대화시킬 수 있다.

바람직하게는, 상위 코드는 Walsh월시 코드이다. 도 12의 실시예의 경우, 코드 A 및 B의 주파수 범위가 어긋나도록 하되 과도하게 겹치지 않도록 해서 코드 A 및 B가 넓은 주파수 범위를 제공하도록 상기 코드 A 및 B를 바람직하게 선택한다.

바람직한 실시예에서 복합 혼합기(24)는 상관기(170)의 상위 코드 혼합기와 시간적으로 공유하고 있다. 마찬가지로, A/D 변환기 및 그외 유사한 회로는 패킷 동기 및 데이터 간격이 겹치지 않고 스위칭 및 세틀링을 위해 가드 간격(guard interval)을 갖고 있기 때문에 타이밍 복구와 심볼 복구의 2가지 기능 사이에 공유될 수 있다.

본 발명의 양호한 실시예는 다중경로 지연과 관련하여 긴 반복 간격(동일한 채널에서의 송신 사이의 간격)을 제공함으로써 심볼 간 간섭을 없애거나 감소시킨다. 밀집한 심볼 대 심볼 주파수 스페이싱으로 디지털 신호 프로세싱 엔진에서 복수의 수신기 위상의 동시 프로세싱이 용이하게 된다. 그렇지만, 낮은 다중경로 에너지가 있는 시선 응용분야(line-of-sight application)에서는, 심볼 대 심볼 주파수 스페이싱은 중요하지 않으며 연속적인 주파수 채널들은 톱니 상에서 이웃할 필요가 없지만 주파수 도메인에서는 떨어져 있을 수 있다. 이 경우, 송신기 및 수신기 모두는 미리 결정된 계획에 따라 주파수 도메인에서 호핑할 수 있다. 도 6을 참조하여 서술된 실시는 이러한 방식에 특히 응용가능한데, 그 이유는 캐리어 주파수가 스웹트(swept) VCO의 동작 대신에 룩-업 테이블의 내용에 기초하여 동기화되기 때문이다.

본 발명은 전술한 특정의 실시예에 제한되지 않으며 첨부된 청구범위 및 그것의 등가에 정의되는 바와 같은 발명의 범주를 벗어나지 않는 변형이 이루어질 수 있다는 것을 이해할 수 있을 것이다. 예를 들어, 본 발명의 전술한 각각의 실시예에서, 캐리어의 주파수가 주파수 스위프 간격 동안 채널마다 증가하지만, 그 채널들이 직각일 때만 필요한 것이므로, 캐리어 주파수가 주파수 스위프 간격 동안 채널마다 감소하는 것과 같은, 일부 다른 방식으로 채널마다 가변하는 것이 가능하다. 또한, 전술한 실시예에서는 하나 이상의 계단 파형이나 톱니 파형만을 언급하였지만, 하나 이상의 계단 파형이나 톱니 파형이 인터리빙하는 것이 가능하여 그러한 파형들이 채널의 직각을 유지하도록 충분하게 떨어져 있도록 할 수도 있다. 또한, 복수의 톱니 파형들을 탠덤식으로 위치시켜(하나를 위치시키고 뒤이어 다른 하나를 위치시키는 방식) 동일한 정보를 송신할 수 있도록 하여 피크 전력 레벨을 증가시키지 않고서도 전력 출력을 증가시킬 수 있다. 이 경우, 제1 톱니의 연속적인 채널들이 심볼 S1, S2, S3, S4 등을 연속적으로 송신하고, 상기 제1 톱니에 대해 1 심볼 간격만큼만 지연된 제2 톱니의 연속적인 채널들은 예를 들어 처음의 것이 보충물을 나타내는 심볼 S1', S2', S3', S4'를 연속적으로 송신한다. 송신기의 에너지의 이러한 시간상의 확산은 또한 램프(ramp)의 기울기로 인해, 송신기의 순간적 대역폭을 증가시켜 일부의 지배권에 있어서 정부 규제에 호응한다. 본 발명은 8-레벨 위상 시프트 키잉을 참조하여 서술하였지만, 동작 원리는 다른 변조 기술에도 응용가능하다. 문맥이 다르지 않다면, 청구범위에서 구성요소의 예에 대한 번호에 대한 참조, 하나의 예 또는 하나 이상의 예에 대한 참조는 적어도 구성요소의 예에 대한 서술된 번호를 요구하지만 청구범위의 범주로부터 그 구성요소의 서술된 것보다 많은 예를 갖는 구조나 방법을 벗어나도록 의도한 것은 아니다.

Claims

주파수가 채널 간격에 통해 변화하는 전자기 캐리어를 발생하는 수단, 및

상기 채널 간격 동안의 정보 신호를 사용하여 상기 캐리어를 변조하는 수단을 포함하며,

상기 캐리어가 주파수로 변조되고 상기 채널 간격 동안의 상기 정보 신호에 따라서도 변조되는

무선 송신기.
제1항에 있어서,

상기 캐리어를 변조하는 수단이 위상 편이 변조(phase shift keying) 방식으로 상기 캐리어를 변조하는 것을 특징으로 하는 무선 송신기.
제1항에 있어서,

상기 전자기 캐리어를 발생하는 장치가

반복성의 톱니파 신호를 발생하는 톱니파 발생기, 및

상기 톱니파 발생기의 출력 신호에 응답하여 상기 캐리어를 발생하는 전압 제어 발진기

를 포함하는 무선 송신기.
제1항에 있어서,

상기 캐리어를 변조하는 수단이

2진 데이터 스트림을 상기 정보 신호로서 수신하는 수단, 및

상기 2진 데이터 스트림을 일련의 연속하는 2진수의 그룹을 분할하는 수단,

연속하는 2진수의 그룹 각각에 응답하여 심볼을 발생시키는 수단

을 포함하는 무선 송신기.
제4항에 있어서,

상기 캐리어를 변조하는 수단이 직각 변조기(quadrature modulator)를 더포함하고,

상기 심볼이 동위상(in-phase) 성분과 직각 성분을 가지는 것을 특징으로 하는 무선 송신기.
제1항에 있어서,

상기 캐리어를 변조하는 수단이 상기 캐리어의 위상 변조를 반영하는 디지털 시퀀스를 발생하는 수단을 포함하는 무선 송신기.
주파수로 변조되고 채널 간격 동안의 정보 신호에 따라서도 변조된 캐리어를 수신하는 무선 수신기로서,

채널 간격을 통해 주파수가 변화하는 검출 신호를 발생하는 제1 수단, 및

상기 캐리어와 검출 신호를 혼합하고 상기 정보 신호를 복구하는 검출 수단

을 포함하는 무선 수신기.
제7항에 있어서,

상기 제1 수단이 톱니파 발생기 및 전압 제어 발진기를 포함하고,

상기 검출 수단이 상기 캐리어를 상기 검출 신호와 위상 편이된 상기 검출 신호의 복제본 양쪽 모두와 혼합하는 직각 혼합기를 포함하는 것을 특징으로 하는 무선 수신기.
입력 데이터 워드를 수신하고, 캐리어의 체계적 변조와 상기 데이터 워드에 따른 상기 캐리어의 변조를 반영하는 디지털 시퀀스를 생성하는 수단을 포함하는 무선 송신기
제9항에 있어서,

입력 데이터 워드를 수신하는 수단이, 복수의 어드레스 지정 가능한 위치를 가지고 각각의 위치가 심볼 세그먼트와 주파수 세그먼트에 의해 어드레스 지정이 가능한 심볼 룩업 테이블을 구비하는 것을 특징으로 하는 무선 송신기.
제9항에 있어서,

상기 캐리어의 체계적 변조는 주파수 변조이고, 상기 데이터 워드에 따른 변조는 위상 변조인 것을 특징으로 하는 무선 송신기.
입력 데이터 워드를 수신하여 기저대역 신호의 체계적 변조와 상기 데이터 워드에 따른 상기 기저대역 신호의 변조를 반영하는 디지털 시퀀스를 생성하는 수단, 및

체계적 변조되고 상기 데이터 워드에 따라서도 변조된 대역통과 신호를 생성하기 위한 샘플 변환 속도로, 상기 디지털 시퀀스를 아날로그 형태로 변환하는 디지털 아날로그 변환기

를 포함하는 무선 송신기.
입력 데이터 워드를 수신하여, 캐리어의 주파수 및 상기 데이터 워드에 따른 변조 모두를 반영하는 디지털 시퀀스를 생성하는 수단, 및

상기 디지털 시퀀스를 아날로그 형태로 변환하는 디지털 아날로그 변환기

를 포함하는 무선 송신기.
주파수로 변조되고 디지털 워드의 정보 컨텐트에 따라서도 변조된 캐리어를 수신하는 무선 수신기로서,

주파수에 있어 검출 신호의 변조를 반영하는 디지털 시퀀스를 생성하는 제1 수단,

상기 디지털 시퀀스를 아날로그 형태로 변환하여 검출 신호를 제공하는 디지털 아날로그 변환기, 및

상기 검출 신호와 상기 캐리어를 혼합하여 상기 디지털 워드의 상기 정보 컨텐트를 복구하는 검출 수단

을 포함하는 무선 수신기.
제14항에 있어서,

상기 검출 수단이 위상 변조에 따른 심볼을 출력하고 심볼의 매핑을 해제하여 상기 디지털 워드를 형성하는 디지털 비트의 시퀀스를 제공하는 수단을 포함하는 무선 수신기.
송신기 및 수신기 장치의 식별 코드를 생성하는 방법으로서,

p 코드 칩(하위 코드(bottom code))의 제1 의사 랜덤 시퀀스(pseudo random sequence)를 순차적으로 q 코드 칩(중간 코드(middlem code))의 제2 의사 랜덤 시퀀스의 칩 각각에 곱하여, p*q 코드 칩의 시퀀스를 생성하되, p 코드 칩의 시퀀스는 q 코드 칩의 시퀀스에서 논리 하이 값(logic high value)이 발생할 때마다 한번 재생성되는 단계, 및

상기 p*q 코드 칩의 시퀀스를 r 코드 칩(상위 코드(top code))의 제3 의사 랜덤 시퀀스의 각각에 곱하여, p*q*r ID 코드 칩의 시퀀스 생성하되, r 코드 칩의 시퀀스는 r 코드 칩의 시퀀스에서 논리 하이 값이 발생할 때마다 한번 재생성되는 단계

를 포함하는 식별 코드의 생성 방법.
제16항에 있어서,

각각의 코드 칩은 논리 하이 및 논리 (2진 및 3진 모두 포함) 로우를 포함하는 그룹에서 선택된 값을 가지고,

논리 하이와 논리 하이의 곱 및 논리 로우와 논리 로우의 곱이 논리 하이가 되도록 하는 규칙에 따라, 상기 코드 칩들을 승산하는 단계를 포함하는 식별 코드의 생성 방법.
제16항에 있어서,

코드 칩의 제1 시퀀스와 제2 시퀀스 중 적어도 하나가 3진(ternary) 칩의 시퀀스인 것을 특징으로 하는 식별 코드의 생성 방법.
제16항에 있어서,

코드 칩의 제1 시퀀스와 제2 시퀀스 중 적어도 하나가 Gold, Kasami 또는 m-시퀀스 코드에 따라서 관련된 값을 가지는 것을 특징으로 하는 식별 코드의 생성 방법.
제16항에 있어서,

상기 코드 칩의 제3 시퀀스는 이진 칩의 시퀀스인 것을 특징으로 하는 식별 코드의 생성 방법.
제16항에 있어서,

논리 하이와 논리 하이의 합이 3진 하이이고, 논리 로우와 논리 로우의 합이 3진 로우이고, 논리 하이와 논리 로우의 합이 3진 0(영)이 되도록 하는 규칙에 따라서, r 이진 코드 칩의 제1 시퀀스와 r 이진 코드 칩의 제2 시퀀스를 칩 단위로 합하여 r 코드 칩의 시퀀스를 발생하는 단계를 포함하는 식별 코드의 생성 방법.
제21항에 있어서,

이진 코드 칩의 제1 시퀀스(코드 A)의 자기상관 계수는 u 요소들(elements)의 지연에서 최대이고, 이진 코드 칩의 제2 시퀀스(코드 B)의 자기상관 계수는 v 요소들의 지연에서 최소이며,

수신기에서의 ID 코드 칩의 시퀀스를 나타내는 ID 코드 신호를, 상기 ID 코드 신호를 갖는 상기 제1 시퀀스 및 상기 제2 시퀀스의 상기 수신기에서의 상관들 사이에 시간 오프셋(time offset)이 존재하도록, 상기 제1 시퀀스와 상기 제2 시퀀스와 상관 짓는 단계를 포함하는 식별 코드의 생성 방법.
제22항에 있어서,

상기 시간 오프셋은 (u-v) 요소들인 것을 특징으로 하는 식별 코드의 생성 방법.
제22항에 있어서,

상기 ID 코드 신호와 상기 제1 시퀀스의 상기 상관의 절대값과, 상기 ID 코드 시호와 상기 제2 시퀀스의 상기 상관의 절대값을 합을 형성하는 단계를 포함하는 식별 코드의 생성 방법.
제21항에 있어서,

상기 r 이진 코드 칩의 제1 시퀀스와 상기 r 이진 코드 칩의 제2 시퀀스는 각각 Walsh 코드를 따라서 관련된 값을 가지는 것을 특징으로 하는 식별 코드의 생성 방법.
제16항에 있어서,

상기 송신기로부터 p*q*r 코드 칩의 시퀀스를 송신하고, 상기 수신기에서 상기 송신된 p*q*r 코드 칩의 시퀀스를 나타내는 신호와 r 코드 칩의 시퀀스를 상관 지어, p*q 코드 칩의 시퀀스를 복구하는 단계를 포함하는 식별 코드의 생성 방법.
제16항에 있어서,

상기 코드 칩의 제3 의사 랜덤 시퀀스가 Walsh 코드를 따라서 관련된 값을 가지는 2진 코드 칩의 시퀀스인 것을 특징으로 하는 식별 코드의 생성 방법.
각각이 위상과 주파수 중 적어도 하나에 특징이 있는 심볼들의 메뉴로 나타낸 다지털 데이터를 송신하는 무선 송신기로서,

각 심볼의 디지털 표현을 저장하는 룩업 테이블,

디지털 데이터 디지트들(digits)의 그룹에 따라 상기 룩업 테이블의 어드레스를 지정하는 어드레스 지정 수단, 및

선택된 심볼을 아날로그 형태로 변환하는 디지털 아날로그 변환기

를 포함하는 무선 송신기.
제28항에 있어서,

각 심볼은 위상에 특징이 있고,

상기 룩업 테이블은 특정 주파수들로 각 심볼의 디지털 표현을 저장하고,

상기 어드레스 지정 수단이 디지털 데이터 디지트들의 그룹 및 미리 선택된 주파수에 따라서 상기 룩업 테이블의 어드레스를 지정하는 것을 특징으로 하는 무선 송신기.
제29항에 있어서,

상기 어드레스 지정 수단은 미리 선택된 주파수의 시퀀스에 따라 상기 룩업 테이블의 어드레스를 지정하는 것을 특징으로 하는 무선 송신기.
제30항에 있어서,

상기 어드레스 지정 수단은 주기적으로 반복하는 주파수의 시퀀스에 따라 상기 룩업 테이블의 어드레스를 지정하는 것을 특징으로 하는 무선 송신기.
주파수가 채널 간격을 통해 변화하는 전자기 캐리어를 생성하는 송신기와, 상기 채널 간격 동안의 정보 신호를 사용하여 상기 캐리어를 변조하여, 상기 캐리어가 주파수로 변조되고 상기 채널 간격 사이의 상기 정보 신호에 따라서도 변조되게 하는 수단, 및

주파수로 변조되고 채널 간격 사이의 정보 신호에 따라서도 변조된 캐리어를 수신하는 무선 수신기로서, 채널 간격을 통해 주파수가 변화하는 검출 신호를 생성하는 제1 수단, 및 상기 캐리어와 검출 신호를 혼합하고 상기 정보 신호를 복구하는 검출 수단을 포함하는 무선 수신기

를 포함하는 무선 송신기 및 수신기 장치.