KR20050114141A - Liquid crystal display device and method of fabricating the same - Google Patents
Liquid crystal display device and method of fabricating the same Download PDFInfo
- Publication number
- KR20050114141A KR20050114141A KR1020040039361A KR20040039361A KR20050114141A KR 20050114141 A KR20050114141 A KR 20050114141A KR 1020040039361 A KR1020040039361 A KR 1020040039361A KR 20040039361 A KR20040039361 A KR 20040039361A KR 20050114141 A KR20050114141 A KR 20050114141A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- wiring
- gate
- hole
- spacer
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
- G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
Abstract
본 발명은 패턴드 스페이서를 구비한 액정표시장치에 관한 것이다. The present invention relates to a liquid crystal display device having a patterned spacer.
종래의 패턴드 스페이서를 구비한 액정표시장치는 상기 패턴드 스페이서가 상기 패턴드 스페이서가 형성된 컬러필터 기판에는 고정되어 있는 반면, 대향되어 합착된 어레이 기판에는 그 끝이 상기 어레이 기판상의 최상층인 보호층 더욱 정확히는 배향막에 접촉하여 있을 뿐 고정되지 않아 상기 패턴드 스페이서의 쉬프트 현상에 의해 문지름 얼룩이 발생하는 문제가 있다. In a conventional LCD having a patterned spacer, the patterned spacer is fixed to the color filter substrate on which the patterned spacer is formed, whereas an oppositely bonded array substrate has a protective layer having an end thereof on the array substrate. More precisely, there is a problem that rubbing unevenness occurs due to the shift phenomenon of the patterned spacer because it is not fixed but only in contact with the alignment layer.
하지만, 본 발명에 있어서는 패턴드 스페이서가 형성된 컬러필터 기판에 대향하는 어레이 기판에 스페이서 홀을 구비함으로써 패턴드 스페이서의 끝단을 상기 스페이서 홀에 삽입 고정시키는 구조를 제안하여 전술한 패턴드 스페이서의 쉬프트에 현상에 의한 문지름 불량의 발생을 방지하고 셀갭의 균일성을 향상시키는 갖는 패턴드 스페이서가 구비된 액정표시장치를 제공한다. However, the present invention proposes a structure in which the end of the patterned spacer is inserted into and fixed to the spacer hole by providing a spacer hole in the array substrate facing the color filter substrate on which the patterned spacer is formed. The present invention provides a liquid crystal display device having a patterned spacer having a rubbing defect caused by a phenomenon and improving cell uniformity.
Description
본 발명은 액정표시장치에 관한 것이며, 특히 패턴드 스페이서(patterned spacer)를 구비한 액정표시장치 및 그 제조 방법에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device having a patterned spacer and a method of manufacturing the same.
최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며, 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다. Recently, liquid crystal displays have been spotlighted as next generation advanced display devices having low power consumption, good portability, high technology value, and high added value.
이러한 액정표시장치 중에서도, 각 화소(pixel)별로 전압의 온(on)/오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.Among the liquid crystal display devices, an active matrix liquid crystal display device having a thin film transistor, which is a switching element that can control voltage on / off for each pixel, has the best resolution and video performance. It is attracting attention.
일반적으로, 액정표시장치는 박막트랜지스터 및 화소 전극을 형성하는 어레이 기판 제조 공정과 컬러필터 및 공통 전극을 형성하는 컬러필터 기판 제조 공정을 통해, 각각 어레이 기판 및 컬러필터 기판을 형성하고, 이 두 기판 사이에 액정을 개재하는 액정셀 공정을 거쳐 완성된다. In general, an LCD device forms an array substrate and a color filter substrate through an array substrate manufacturing process for forming a thin film transistor and a pixel electrode, and a color filter substrate manufacturing process for forming a color filter and a common electrode, respectively. It completes through the liquid crystal cell process through a liquid crystal between them.
도 1은 일반적인 액정표시장치의 일부영역에 대한 입체도로서, 액정이 구동되는 영역으로 정의되는 액티브 영역을 중심으로 도시하였다. FIG. 1 is a three-dimensional view of a portion of a general liquid crystal display, and is shown centering on an active region defined as a region in which a liquid crystal is driven.
도시한 바와 같이, 일반적인 액정표시장치(1)는 서로 일정간격 이격되어 상부 및 하부기판(60, 10)이 대향하고 있고, 이 상부 및 하부기판(60, 10) 사이에는 액정층(80)이 개재되어 있다. As shown in the drawing, the general liquid crystal display device 1 is spaced apart from each other by the upper and lower substrates 60 and 10 to face each other, and the liquid crystal layer 80 is disposed between the upper and lower substrates 60 and 10. Intervened.
상기 하부기판(10) 상부에는 다수 개의 게이트 및 데이터 배선(8, 20)이 서로 교차되어 있고, 이 게이트 및 데이터 배선(8, 20)이 교차되는 지점에 박막트랜지스터(Tr)가 형성되어 있으며, 게이트 및 데이터 배선(8, 20)이 교차되는 영역으로 정의되는 화소영역(P)에는 박막 트랜지스터(Tr)와 연결된 화소전극(30)이 형성되어 있다. A plurality of gates and data lines 8 and 20 cross each other on the lower substrate 10, and a thin film transistor Tr is formed at a point where the gates and data lines 8 and 20 cross each other. A pixel electrode 30 connected to the thin film transistor Tr is formed in the pixel region P defined as a region where the gate and the data lines 8 and 20 intersect.
그리고, 상부기판(60)내에는 컬러필터층(65), 공통전극(70)이 차례대로 형성되어 있다. 도면에 도시하지 않았지만, 컬러필터층(65)은 특정한 파장대의 빛만을 투과시키는 컬러필터와, 컬러필터의 경계부에 위치하여 액정의 배열이 제어되지 않는 영역상의 빛을 차단하는 블랙매트릭스(미도시)로 구성된다. The color filter layer 65 and the common electrode 70 are sequentially formed in the upper substrate 60. Although not shown in the drawing, the color filter layer 65 is a color filter for transmitting only light of a specific wavelength band and a black matrix (not shown) positioned at the boundary of the color filter to block light on an area where the arrangement of liquid crystals is not controlled. It is composed.
전술한 액정표시장치의 구성에 있어서, 도면에 나타나지 않았지만, 상기 두 기판간의 일정한 셀갭을 유지하기 위하여 기판의 테두리에는 씰패턴이 형성되어 있으며, 기판 내부에는 일정한 직경을 갖는 볼 스페이서(ball spacer)가 구비되어 있다. 상기 볼 스페이서(ball spacer)는 통상적으로 어레이 기판의 제조 후, 일정한 크기를 갖는 구형의 물질을 산포 공정을 통해 어레이 기판 또는 컬러필터 기판 전면에 형성시키는 것이 일반적이나, 산포공정 진행시 기판 전면에 고루 산포되지 않아 발생하는 스페이서 뭉침에 의한 불량 및 화소영역(P) 내에 도포되어 빛샘 불량 등을 발생시키는 등의 문제가 발생하고 있다. In the above-described configuration of the liquid crystal display device, although not shown in the drawing, in order to maintain a constant cell gap between the two substrates, a seal pattern is formed at the edge of the substrate, and a ball spacer having a constant diameter is formed inside the substrate. It is provided. The ball spacer is typically formed on the front surface of the array substrate or the color filter substrate through a scattering process, but after the manufacturing of the array substrate, a uniform spherical material is uniformly distributed on the front surface of the substrate during the spreading process Problems such as defects caused by agglomeration of spacers that are not scattered and applied to the pixel region P to cause light leakage defects are generated.
따라서, 최근에는 이러한 볼 스페이서(ball spacer)에 의한 불량 문제를 해결하기 위해 어레이 기판 또는 컬러필터 기판 상에 패터닝되어 일정한 형태의 고른 분포를 가지며 형성할 수 있는 패턴드 스페이서(patterned spacer)가 제안되었다. Accordingly, recently, a patterned spacer has been proposed that can be patterned on an array substrate or a color filter substrate to form a uniform distribution in order to solve the problem caused by the ball spacer. .
도 2는 종래의 패턴드 스페이서가 구비된 액정표시장치의 평면도 일부를 도시한 것이며, 도 3은 도 2를 A-A를 따라 절단한 단면도이다. FIG. 2 is a plan view of a conventional liquid crystal display device having a patterned spacer, and FIG. 3 is a cross-sectional view of FIG. 2 taken along line A-A.
우선 도 2를 참조하면, 도시한 바와 같이, 어레이 기판 상에 가로방향으로 게이트 배선(15)이 형성되어 있으며, 상기 게이트 배선(15)과 교차하며 세로방향으로 데이터 배선(20)이 형성되어 있다. 상기 두 배선(15, 20)이 교차하여 화소영역(P)을 정의하며, 상부의 컬러필터 기판 상에 구비된 적, 녹, 청색의 컬러필터 패턴과 대응하여, 순차적으로 적, 녹, 청색 화소를 형성하고 있다. 상기 각 화소영역(P)내에 상기 게이트 배선(15)과 연결된 게이트 전극(13)과 상기 데이터 배선(20)에서 분기한 소스 전극(23)과 상기 소스 전극(23)과 일정간격 이격하여 형성되는 드레인 전극(25)이 형성되어 있다. 또한, 상기 드레인 전극(25)은 상부의 화소전극(30)과 드레인 콘택홀(29)을 통해 연결되어 있다. 상기 게이트 전극(13)과 소스 및 드레인 전극(23, 25)은 하부의 반도체층(19)과 더불어 스위칭 소자인 박막 트랜지스터(Tr)를 형성하고 있다.Referring first to FIG. 2, as illustrated, a gate wiring 15 is formed in a horizontal direction on an array substrate, and a data wiring 20 is formed in a vertical direction while crossing the gate wiring 15. . The two wires 15 and 20 cross each other to define the pixel region P, and the red, green, and blue pixels are sequentially arranged to correspond to the red, green, and blue color filter patterns provided on the upper color filter substrate. To form. In the pixel region P, the gate electrode 13 connected to the gate line 15 and the source electrode 23 branched from the data line 20 are spaced apart from the source electrode 23 by a predetermined distance. The drain electrode 25 is formed. In addition, the drain electrode 25 is connected to the upper pixel electrode 30 and the drain contact hole 29. The gate electrode 13 and the source and drain electrodes 23 and 25 together with the lower semiconductor layer 19 form a thin film transistor Tr, which is a switching element.
또한, 상기 적, 녹, 청색 화소로 구성되는 액티브 영역(AA)에는 상기 두 기판을 합착하여 액정패널 형성 시, 상부의 컬러필터 기판과의 일정한 갭(gap) 형성을 위한 패턴드 스페이서(patterned spacer)(85)가 일정 간격으로 이격하며 각 화소에 대응하여 주기적으로 형성되어 있다. 이때, 상기 패턴드 스페이서(85)는 빛샘불량 등의 발생을 방지하기 위해 화상을 표시하는 화소영역(P)이 아닌 게이트 배선(15) 상에 일정간격을 가지며 이격되어 형성되어 있음을 알 수 있다.In addition, when the liquid crystal panel is formed by bonding the two substrates to the active region AA including the red, green, and blue pixels, a patterned spacer for forming a constant gap with an upper color filter substrate is formed. 85 are spaced at regular intervals and are periodically formed corresponding to each pixel. In this case, the patterned spacers 85 may be formed to be spaced apart from each other on the gate line 15 instead of the pixel area P displaying the image in order to prevent light leakage. .
다음, 도 3을 참조하여 종래의 패턴드 스페이서를 구비한 액정표시장치의 단면 구조에 대해 간단히 설명한다. Next, a cross-sectional structure of a liquid crystal display device having a conventional patterned spacer will be briefly described with reference to FIG.
우선, 어레이 기판(10) 상에 게이트 전극(13)과 게이트 배선(15)이 형성되어 있으며, 상기 게이트 배선(15) 위로 전면에 게이트 절연막(17)이 형성되어 있다. 또한, 상기 게이트 절연막(17) 위로 액티브층(19a)과 오믹콘택층(19b)으로 구성된 반도체층(19)이 상기 게이트 전극(13)에 대응하여 형성되어 있으며, 상기 반도체층(19) 위로 상기 오믹콘택층(19b)과 각각 접촉하며 게이트 전극(13)을 사이에 두고 일정간격 이격하여 소스 및 드레인 전극(23, 25)이 형성되어 있다. 또한, 상기 소스 및 드레인 전극(23, 25)과 노출된 게이트 절연막(17) 위로 보호층(27)이 형성되어 있으며, 상기 보호층(27) 위로 투명 도전성물질이 증착되어 화소전극(30)이 드레인 콘택홀을 통해 상기 드레인 전극(25)과 접촉하며 형성되어 있다. First, a gate electrode 13 and a gate line 15 are formed on the array substrate 10, and a gate insulating layer 17 is formed on the entire surface of the gate line 15. In addition, a semiconductor layer 19 including an active layer 19a and an ohmic contact layer 19b is formed on the gate insulating layer 17 to correspond to the gate electrode 13. The source and drain electrodes 23 and 25 are formed to be in contact with the ohmic contact layer 19b and spaced apart from each other with the gate electrode 13 interposed therebetween. In addition, a passivation layer 27 is formed on the source and drain electrodes 23 and 25 and the exposed gate insulating layer 17, and a transparent conductive material is deposited on the passivation layer 27 so that the pixel electrode 30 is formed. It is formed in contact with the drain electrode 25 through the drain contact hole.
다음, 전술한 어레이 기판(10)에 대향하여 위치한 컬러필터 기판(60)에 있어서, 개구부(63)를 갖는 블랙매트릭스(62)가 형성되어 있으며, 상기 개구부(63)에는 적, 녹, 청색의 컬러필터 패턴(65a, 65b, 65c)이 순차적으로 배열하며 컬러필터층(65)이 형성되어 있으며, 상기 컬러필터층(65) 하부에 투명도전성 물질로 이루어진 공통전극(70)이 형성되어 있으며, 상기 공통전극(70)과 하부 어레이 기판(10)상의 보호층(27)과 동시에 접촉하며, 일정간격을 가지며 배열된 다수의 패턴드 스페이서(85)가 형성되어 있다. Next, in the color filter substrate 60 positioned opposite to the array substrate 10 described above, a black matrix 62 having an opening 63 is formed, and the opening 63 has red, green, and blue colors. Color filter patterns 65a, 65b, and 65c are sequentially arranged, and a color filter layer 65 is formed. A common electrode 70 made of a transparent conductive material is formed under the color filter layer 65. A plurality of patterned spacers 85 are formed to be in contact with the electrode 70 and the protective layer 27 on the lower array substrate 10 at the same time, and arranged at regular intervals.
이때, 상기 어레이 기판(10)의 보호층(27) 상부 및 컬러필터 기판(60)의 공통전극(70) 하부에는 액정의 초기배향을 위한 배향막(91, 92)이 각각 형성되어 있으며, 상기 두 기판(10, 60)의 배향막(91, 92) 사이의 영역에는 액정이 개재되어 액정층(80)이 형성되어 있다.In this case, alignment layers 91 and 92 for initial alignment of liquid crystal are formed on the passivation layer 27 of the array substrate 10 and below the common electrode 70 of the color filter substrate 60. The liquid crystal layer 80 is formed by interposing liquid crystal in the region between the alignment films 91 and 92 of the substrates 10 and 60.
전술한 바와 같은 패턴드 스페이서를 구비한 액정표시장치에 있어서, 상기 패턴드 스페이서는 어레이 기판 또는 컬러필터 기판 중 어느 기판에 형성되어도 무방하나, 공정의 편의상 통상적으로 컬러필터 기판에 형성되고 있다.In the liquid crystal display device having the patterned spacer as described above, the patterned spacer may be formed on any of the array substrate and the color filter substrate, but is typically formed on the color filter substrate for the convenience of the process.
그러나, 전술한 패턴스 스페이서를 구비한 액정표시장치는 상기 컬러필터 기판 상에 형성된 패턴드 스페이서가 상기 컬러필터 기판에는 고정되어 있으나, 하부기판인 어레이 기판에는 단순히 그 끝이 보호층과 접촉하고 있을 뿐 고정되어 있지 않아서, 패턴드 스페이서의 쉬프트가 발생하고 이에 따라 문지름 얼룩이 발생하는 문제가 있다. However, in the liquid crystal display device having the pattern spacer described above, although the patterned spacer formed on the color filter substrate is fixed to the color filter substrate, the end thereof may simply be in contact with the protective layer on the array substrate which is the lower substrate. Not only fixed, there is a problem that the shift of the patterned spacer occurs, thereby rubbing unevenness occurs.
상기 문제점을 해결하기 위해서, 본 발명에서는 패턴드 스페이서가 형성된 컬러필터 기판에 대응하는 어레이 기판에 상기 패턴드 스페이서가 고정될 수 있도록 스페이서 홀을 구비함으로써 패턴드 스페이서의 쉬프트 발생 및 이에 따른 문지름 불량을 감소시키며, 셀갭의 균일성을 더욱 잘 유지할 수 있는 액정표시장치를 제공하는 것을 그 목적으로 한다. In order to solve the above problems, the present invention provides a spacer hole to fix the patterned spacer to an array substrate corresponding to the color filter substrate on which the patterned spacer is formed. It is an object of the present invention to provide a liquid crystal display device which can reduce and better maintain the uniformity of the cell gap.
상기 목적을 달성하기 위하여 본 발명의 일실시예에 의한 액정표시장치는 제 1 기판과; 상기 제 1 기판 상에 가로방향으로 구비되며, 소정간격으로 패터닝된 다수의 배선홀을 갖는 다수의 게이트 배선과; 상기 홀을 구비한 다수의 게이트 배선과 교차하여 화소를 정의하는 다수의 데이터 배선과; 상기 게이트 배선과 데이트 배선의 교차지점에 구비된 스위칭 소자와; 상기 스위칭 소자를 덮으며 기판 전면에 형성되며, 상기 게이트 배선 내에 구비된 배선 홀과 연결되는 스페이서 홀을 구비한 보호층과; 상기 보호층 위로 스위칭 소자와 접촉하며 형성되는 화소전극과; 상기 제 1 기판과 대향하는 제 2 기판과; 상기 제 2 기판 하부에 상기 제 1 기판의 게이트 배선과 데이터 배선에 대응하여 영역에 구비되며 개구부를 갖는 블랙매트릭스와; 상기 블랙매트릭스 사이의 개구부에 주기적인 적, 녹, 청색 패턴을 가지며 형성된 컬러필터층과; 상기 컬러필터층 하부로 전면에 형성된 공통전극과; 상기 공통전극 하부로 상기 제 1 기판 상의 스페이서 홀에 대응하여 상기 스페이서 홀에 삽입되며 구성되는 패턴드 스페이서와; 상기 제 1, 2 기판 사이에 개재된 액정층을 포함한다.In order to achieve the above object, a liquid crystal display according to an embodiment of the present invention comprises a first substrate; A plurality of gate wirings provided on the first substrate in a horizontal direction and having a plurality of wiring holes patterned at predetermined intervals; A plurality of data lines defining pixels by crossing the plurality of gate lines having the holes; A switching element provided at an intersection point of the gate wiring and the data wiring; A protective layer covering the switching element and formed on an entire surface of the substrate and having a spacer hole connected to a wiring hole provided in the gate wiring; A pixel electrode formed on the protective layer in contact with the switching element; A second substrate facing the first substrate; A black matrix below the second substrate, the black matrix having an opening and corresponding to a gate wiring and a data wiring of the first substrate; A color filter layer having periodic red, green, and blue patterns in the openings between the black matrices; A common electrode formed on an entire surface under the color filter layer; A patterned spacer disposed under the common electrode and inserted into the spacer hole corresponding to the spacer hole on the first substrate; And a liquid crystal layer interposed between the first and second substrates.
본 발명의 또 다른 실시예에 의한 액정표시장치는 제 1 기판과; 상기 제 1 기판 상에 가로방향으로 구비된 다수의 게이트 배선과; 상기 다수의 게이트 배선과 교차하여 화소를 정의하며, 소정간격으로 패터닝된 다수의 배선홀을 갖는 데이터 배선과; 상기 게이트 배선과 데이트 배선의 교차지점에 구비된 스위칭 소자와; 상기 스위칭 소자를 덮으며 기판 전면에 형성되며, 상기 데이터 배선 내에 구비된 배선 홀과 연결되는 스페이서 홀을 구비한 보호층과; 상기 보호층 위로 스위칭 소자와 접촉하며 형성되는 화소전극과; 상기 제 1 기판과 대향하는 제 2 기판과; 상기 제 2 기판 하부에 상기 제 1 기판의 배선 대응하는 영역에 구비되어 화소에 대응하는 대수의 개구부를 형성하며 구비된 블랙매트릭스와; 상기 블랙매트릭스의 개구부에 순차 반복되는 적, 녹, 청색 패턴을 가지며 형성된 컬러필터층과; 상기 컬러필터층 하부로 전면에 형성된 공통전극과; 상기 공통전극 하부로 상기 제 1 기판 상의 스페이서 홀에 대응하여 상기 스페이서 홀에 삽입되며 구성되는 패턴드 스페이서와; 상기 제 1, 2 기판 사이에 개재된 액정층을 포함한다. In another embodiment, a liquid crystal display device includes: a first substrate; A plurality of gate lines provided in the horizontal direction on the first substrate; A data line defining a pixel to cross the plurality of gate lines and having a plurality of wiring holes patterned at predetermined intervals; A switching element provided at an intersection point of the gate wiring and the data wiring; A protective layer covering the switching element and formed on an entire surface of the substrate and having a spacer hole connected to a wiring hole provided in the data line; A pixel electrode formed on the protective layer in contact with the switching element; A second substrate facing the first substrate; A black matrix provided in an area corresponding to the wiring of the first substrate under the second substrate, the number of openings corresponding to pixels being formed; A color filter layer having red, green, and blue patterns which are sequentially repeated in the opening of the black matrix; A common electrode formed on an entire surface under the color filter layer; A patterned spacer disposed under the common electrode and inserted into the spacer hole corresponding to the spacer hole on the first substrate; And a liquid crystal layer interposed between the first and second substrates.
이때, 상기 제 1 기판의 화소전극 상부와 상기 제 2 기판의 공통전극 하부 전면에 각각 배향막이 더욱 구비되는 것이 바람직하다. In this case, it is preferable that the alignment layer is further provided on the upper surface of the pixel electrode of the first substrate and the lower surface of the common electrode of the second substrate, respectively.
또한, 상기 스페이서 홀의 면적은 하부의 배선 홀 면적보다 작게 구성되어 상기 배선 홀 측면으로 금속물질로 이루어진 배선 자체가 노출되지 않는 것이 특징이이다. In addition, the area of the spacer hole is smaller than the area of the wiring hole in the lower portion is characterized in that the wiring itself made of a metal material is not exposed to the wiring hole side.
본 발명의 또 다른 실시예에 의한 액정표시장치는 제 1 기판과; 상기 제 1 기판 상에 가로방향으로 구비된 다수의 게이트 배선과; 상기 게이트 배선 위로 전면에 구비된 게이트 절연막과; 상기 게이트 절연막 위로 세로방향으로 형성되어 상기 다수의 게이트 배선과 교차하여 화소를 정의하는 다수의 데이터 배선과; 상기 게이트 배선과 데이트 배선의 교차지점에 구비된 스위칭 소자와; 상기 스위칭 소자를 덮으며 기판 전면에 형성되는 보호층과; 상기 보호층에 하부의 게이트 배선 또는 데이터 배선에 대응되는 영역 일부가 패터닝되어 소정간격을 가지며 형성된 다수의 스페이서 홀과; 상기 제 1 기판과 대향하는 제 2 기판과; 상기 제 2 기판 하부에 다수의 개구부를 가지며 형성되는 블랙매트릭스와; 상기 다수의 개구부에 주기적인 적, 녹, 청색 패턴을 가지며 형성된 컬러필터층과; 상기 컬러필터층 하부로 상기 제 1 기판 상의 스페이서 홀에 대응하여 상기 스페이서 홀에 삽입되며 구성되는 패턴드 스페이서와; 상기 제 1, 2 기판 사이에 개재된 액정층을 포함하여 구성된다.In another embodiment, a liquid crystal display device includes: a first substrate; A plurality of gate lines provided in the horizontal direction on the first substrate; A gate insulating film provided on a front surface of the gate wiring; A plurality of data lines formed in a vertical direction over the gate insulating layer to define pixels by crossing the plurality of gate lines; A switching element provided at an intersection point of the gate wiring and the data wiring; A protective layer covering the switching element and formed on an entire surface of the substrate; A plurality of spacer holes formed in the passivation layer to have a predetermined interval by patterning a portion of an area corresponding to a lower gate wiring or a data wiring; A second substrate facing the first substrate; A black matrix having a plurality of openings under the second substrate; A color filter layer having periodic red, green and blue patterns in the plurality of openings; A patterned spacer disposed under the color filter layer and inserted into the spacer hole corresponding to the spacer hole on the first substrate; The liquid crystal layer is interposed between the first and second substrates.
이때, 상기 게이트 배선 상부의 보호층에 구성된 스페이서 홀은 상기 보호층 하부의 게이트 절연막까지 연장하여 형성된 것이 특징이다. In this case, the spacer hole formed in the passivation layer above the gate line may extend to the gate insulating layer under the passivation layer.
또한, 상기 스페이서 홀에 대응되는 게이트 배선 또는 데이터 배선의 영역이 패터닝되어 배선 홀이 구비됨으로써 상부의 스페이서 홀과 연결되어 더욱 깊은 스페이서 홀이 구성되는 것을 특징으로 한다.In addition, the region of the gate wiring or the data wiring corresponding to the spacer hole is patterned so that the wiring hole is connected to the upper spacer hole, thereby forming a deeper spacer hole.
본 발명의 또 다른 실시예에 의한 액정표시장치는 제 1 기판과; 상기 제 1 기판 상에 가로방향으로 구비된 다수의 게이트 배선과; 상기 게이트 배선 위로 전면에 구비된 게이트 절연막과; 상기 게이트 절연막 위로 세로방향으로 형성되어 상기 다수의 게이트 배선과 교차하여 화소를 정의하는 다수의 데이터 배선과; 상기 게이트 배선 또는 데이터 배선 내에 상기 게이트 배선 또는 데이터 배선 일부가 패터닝되어 구성된 다수의 배선 홀과; 상기 게이트 배선과 데이트 배선의 교차지점에 구비된 스위칭 소자와; 상기 스위칭 소자를 덮으며 기판 전면에 형성되며, 하부의 게이트 배선 또는 데이터 배선 내에 구비된 배선 홀의 단차에 의해 상기 배선 홀에 대응되는 영역에 그 표면에서 홀 형태의 요철부를 구성하는 보호층과; 상기 제 1 기판과 대향하는 제 2 기판과; 상기 제 2 기판 하부에 다수의 개구부를 가지며 형성되는 블랙매트릭스와; 상기 다수의 개구부에 주기적인 적, 녹, 청색 패턴을 가지며 형성된 컬러필터층과; 상기 컬러필터층 하부로 상기 제 1 기판 상의 홀 형태의 단차부에 대응하여 상기 홀 형태의 단차부에 삽입되며 구성되는 패턴드 스페이서와; 상기 제 1, 2 기판 사이에 개재된 액정층을 포함하여 구성된다. In another embodiment, a liquid crystal display device includes: a first substrate; A plurality of gate lines provided in the horizontal direction on the first substrate; A gate insulating film provided on a front surface of the gate wiring; A plurality of data lines formed in a vertical direction over the gate insulating layer to define pixels by crossing the plurality of gate lines; A plurality of wiring holes formed by patterning a portion of the gate wiring or data wiring in the gate wiring or data wiring; A switching element provided at an intersection point of the gate wiring and the data wiring; A protective layer which covers the switching element and is formed on the entire surface of the substrate and forms hole-shaped concave-convex portions in the area corresponding to the wiring hole by a step of a wiring hole provided in a lower gate wiring or data wiring; A second substrate facing the first substrate; A black matrix having a plurality of openings under the second substrate; A color filter layer having periodic red, green and blue patterns in the plurality of openings; A patterned spacer inserted into and formed in the hole-shaped stepped portion corresponding to the hole-shaped stepped portion on the first substrate under the color filter layer; The liquid crystal layer is interposed between the first and second substrates.
이때, 상기 보호층 위로 각 화소별로 스위칭 소자와 접촉하며 형성되는 화소전극을 더욱 포함한다. At this time, the pixel further includes a pixel electrode formed in contact with the switching element for each pixel on the protective layer.
또한, 상기 컬러필터층과 패턴드 스페이서 사이에는 전면에 공통전극이 더욱 구비되며, 상기 화소전극 상부와 상기 공통전극 하부 전면에 각각 배향막이 더욱 구비된 것이 특징이다. In addition, a common electrode may be further provided on the front surface between the color filter layer and the patterned spacer, and an alignment layer may be further provided on the upper surface of the pixel electrode and the lower surface of the common electrode, respectively.
본 발명의 실시예에 의한 액정표시장치의 제조 방법은 제 1 기판 상에 내부에 소정간격 이격되며 구비된 다수의 배선 홀을 갖는 다수의 게이트 배선과 상기 게이트 배선에서 분기한 게이트 전극을 형성하는 단계와; 상기 게이트 전극 위로 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 게이트 전극에 대응되는 영역에 반도체층을 형성하는 단계와; 상기 게이트 절연막 위로 상기 게이트 배선과 교차하는 화소를 정의하는 다수의 데이터 배선과, 상기 데이터 배선에서 분기하며 상기 반도체층과 접촉하는 소스 전극과, 상기 소스 전극에서 소정간격 이격하며 상기 반도체층과 접촉하는 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극 위로 기판 전면에 하부의 배선홀의 영향으로 홀 형태의 단차부를 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 각 화소별로 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계와; 제 2 기판 상에 개구부를 갖는 블랙매트릭스를 형성하는 단계와; 상기 개구부에 순차 반복되는 적, 녹, 청색 패턴을 갖는 컬러필터층을 형성하는 단계와; 상기 컬러필터층 위로 전면에 공통전극을 형성하는 단계와; 상기 공통전극 위로 제 1 기판의 게이트 배선상에 구비된 배선 홀에 대응하는 영역에 소정의 두께를 갖는 다수의 패턴드 스페이서를 형성하는 단계와; 상기 제 1, 2 기판을 상기 패턴드 스페이서가 상기 홀 형태의 단차부에 삽입되도록 하여 합착하는 단계와; 상기 합착된 제 1, 2 기판 사이에 액정을 주입하는 단계를 포함한다. A method of manufacturing a liquid crystal display device according to an embodiment of the present invention comprises the steps of forming a plurality of gate wirings having a plurality of wiring holes and a gate electrode branched from the gate wiring on the first substrate with a predetermined interval therebetween Wow; Forming a gate insulating film over the gate electrode; Forming a semiconductor layer over the gate insulating layer in a region corresponding to the gate electrode; A plurality of data lines defining a pixel crossing the gate line over the gate insulating layer, a source electrode branching from the data line and in contact with the semiconductor layer, and contacting the semiconductor layer at a predetermined interval from the source electrode. Forming a drain electrode; Forming a protective layer having a stepped portion in the form of a hole on the front surface of the substrate over the source and drain electrodes; Forming a pixel electrode in contact with the drain electrode for each pixel on the passivation layer; Forming a black matrix having an opening on the second substrate; Forming a color filter layer having red, green, and blue patterns sequentially repeated in the openings; Forming a common electrode on an entire surface of the color filter layer; Forming a plurality of patterned spacers having a predetermined thickness in a region corresponding to a wiring hole provided on the gate wiring of the first substrate over the common electrode; Bonding the first and second substrates to insert the patterned spacers into the stepped portions of the hole shape; And injecting liquid crystal between the bonded first and second substrates.
이때, 상기 보호층의 하부의 배선홀에 대응하는 단차부를 패터닝하여 상기 배선홀과 연결된 스페이서 홀을 더욱 형성하는 단계를 포함한다. The method may further include forming a spacer hole connected to the wiring hole by patterning the step portion corresponding to the wiring hole under the protective layer.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.
도 4는 본 발명의 제 1 실시예에 따른 액정표시장치의 평면도이면, 도 5는 도 4를 B-B를 따라 절단한 단면도이다.4 is a plan view of the liquid crystal display according to the first exemplary embodiment of the present invention, and FIG. 5 is a cross-sectional view taken along the line B-B of FIG. 4.
우선 도 4를 참조하면, 도시한 바와 같이, 액정표시장치의 하부기판인 어레이 기판에는 가로방향으로 다수의 게이트 배선(115)이 연장 형성되어 있으며, 상기 다수의 게이트 배선(115)과 교차하여 화소영역(P) 정의하며 세로방향으로 다수의 데이터 배선(130)이 형성되어 있으며, 상기 두 배선(115, 120)의 교차지점에는 스위칭 소자인 박막 트랜지스터(Tr)가 형성되어 있다. First, as shown in FIG. 4, a plurality of gate lines 115 are formed to extend in a horizontal direction on an array substrate, which is a lower substrate of a liquid crystal display, and intersect the plurality of gate lines 115 to form a pixel. A plurality of data lines 130 are defined in the vertical direction and define a region P, and a thin film transistor Tr, which is a switching element, is formed at the intersection of the two lines 115 and 120.
다음, 상부기판인 컬러필터 기판에는 상기 어레이 기판의 화소영역(P)에 대응하여 순차적으로 적, 녹, 청색의 컬러필터 패턴이 형성되어 있으며, 상기 어레이 기판의 게이트 배선(115)과 데이터 배선(120)에 대응하여 블랙매트릭스(미도시)가 형성되어 있다. Next, red, green, and blue color filter patterns are sequentially formed on the color filter substrate, which is the upper substrate, corresponding to the pixel region P of the array substrate, and the gate wiring 115 and the data wiring ( A black matrix (not shown) is formed to correspond to 120.
또한, 상기 어레이 기판의 게이트 배선(115)에 대응하는 블랙매트릭스 하부에는 적정 면적을 갖는 패턴드 스페이서(185)가 형성되어 있다. In addition, a patterned spacer 185 having an appropriate area is formed under a black matrix corresponding to the gate wiring 115 of the array substrate.
이때, 상기 컬러필터 필터 기판에 형성된 패턴드 스페이서(185)에 대응되는 어레이 기판 상의 게이트 배선(115) 상에는 상기 패턴드 스페이서(185)가 쉬프트(shift) 되는 것을 방지하기 위한 스페이서 홀(145)이 구비되어 있는 것이 특징이다. 더욱 정확히는 게이트 배선홀(116)과 상기 게이트 배선홀(116)을 노출시키는 스페이서 홀(145)이 형성되어 있는 것이 특징이다. In this case, a spacer hole 145 for preventing the patterned spacer 185 from being shifted is formed on the gate line 115 on the array substrate corresponding to the patterned spacer 185 formed on the color filter filter substrate. It is characterized by being provided. More precisely, a spacer hole 145 exposing the gate wiring hole 116 and the gate wiring hole 116 is formed.
도 5를 참조하여 제 1 실시예에 의한 액정표시장치의 단면 구조에 대해 설명한다. A cross-sectional structure of the liquid crystal display device according to the first embodiment will be described with reference to FIG. 5.
우선, 상부기판이 컬러필터 기판(160)의 단면구조를 살펴보면, 투명한 기판(161) 하부에 개구부(163)를 갖는 블랙매트릭스(162)가 형성되어 있으며, 상기 블랙매트릭스(162) 및 노출된 기판(161) 하부에 상기 개구부(163)를 채우며, 블랙매트릭스(162) 일부와 중첩되며 적, 녹, 청색 컬러필터 패턴(165a, 165b, 165c)이 순차적으로 배열된 컬러필터층(165)이 형성되어 있다. 또한, 상기 컬러필터층(165) 하부로 전면에 투명도전성 물질로써 공통전극(170)이 형성되어 있으며, 상기 공통전극 하부(170)로 패턴드 스페이서(185)가 형성되어 있다. 이때, 상기 패턴드 스페이서(185)는 하부의 어레이 기판(110)의 게이트 배선(115)에 대응하는 부분에 형성된 것이 특징이다. First, when the upper substrate looks at the cross-sectional structure of the color filter substrate 160, a black matrix 162 having an opening 163 is formed below the transparent substrate 161, and the black matrix 162 and the exposed substrate are formed. A color filter layer 165 is formed below the opening 163 and overlaps a portion of the black matrix 162 and sequentially arranges red, green, and blue color filter patterns 165a, 165b, and 165c. have. In addition, a common electrode 170 is formed on the entire surface of the lower portion of the color filter layer 165 as a transparent conductive material, and a patterned spacer 185 is formed on the lower portion of the common electrode 170. In this case, the patterned spacer 185 is formed on a portion of the lower array substrate 110 corresponding to the gate wiring 115.
다음, 하부기판인 어레이 기판(110)은 투명한 기판(111) 상에 게이트 배선(115)과 상기 게이트 배선(115)에서 분기한 게이트 전극(113)이 형성되어 있으며, 상기 게이트 배선(115)과 게이트 전극(113) 위로 게이트 절연막(117)이 전면에 형성되어 있다. 또한, 게이트 절연막(117) 위로 스위칭 소자 형성부(Tr)에 있어서는 순수 비정질 실리콘층(119a)과 불순물이 섞인 비정질 실리콘층(119b)의 반도체층(119)이 형성되어 있으며, 상기 반도체층(119) 위로 상기 반도체층(119) 일부 중첩하며 소스 및 드레인 전극(123, 125) 형성되어 있다. 이때, 상기 소스 전극(123)은 게이트 배선(115)과 교차하며 형성되는 데이터 배선(120)과 접촉하고 있다. 상기 소스 및 드레인 전극(123, 125) 사이의 이격된 영역에는 불순물이 섞인 비정질실리콘층(119b)이 제거되어 순수 비정질 실리콘층(119a)이 노출되고 있다. 다음 상기 소스 및 드레인 전극(123, 125)과 노출된 순수 비정질 실리콘층(119a) 위로 보호층(127)이 전면에 형성되어 있다. Next, in the lower substrate, the array substrate 110 includes a gate wiring 115 and a gate electrode 113 branched from the gate wiring 115 on a transparent substrate 111. The gate insulating layer 117 is formed on the entire surface of the gate electrode 113. In addition, in the switching element forming unit Tr, the semiconductor layer 119 of the pure silicon layer 119a and the amorphous silicon layer 119b in which impurities are mixed is formed on the gate insulating layer 117. The semiconductor layer 119 partially overlaps the source and drain electrodes 123 and 125. In this case, the source electrode 123 is in contact with the data line 120 formed to cross the gate line 115. The amorphous silicon layer 119b in which impurities are mixed is removed from the source and drain electrodes 123 and 125 to expose the pure amorphous silicon layer 119a. Next, a passivation layer 127 is formed on the entire surface of the source and drain electrodes 123 and 125 and the exposed pure amorphous silicon layer 119a.
다음, 상기 게이트 배선(115) 일부에는 상부의 컬러필터 기판(160)에 구비된 패턴드 스페이서(185)의 끝단이 상기 어레이 기판(110)에서 쉬프트(shift) 되는 것을 방지하기 위해 상기 게이트 배선 자체의 일부가 패터닝되어 기판(111)을 노출시키는 게이트 배선홀(116)을 형성하고 있으며, 또한 상기 게이트 배선홀에 대응되는 부분에 있어 상기 게이트 배선(115) 상부의 게이트 절연막(117)과 보호층(127)이 제거되어 상기 게이트 배선홀(116)을 노출시키는 스페이서 홀(145)을 형성하고 있다. Next, a portion of the gate wiring 115 may be disposed on the gate wiring itself to prevent the end of the patterned spacer 185 provided on the color filter substrate 160 from being shifted from the array substrate 110. A portion thereof is patterned to form a gate wiring hole 116 exposing the substrate 111, and a portion of the gate wiring hole 116 and a protective layer on the gate wiring 115 in a portion corresponding to the gate wiring hole. 127 is removed to form a spacer hole 145 exposing the gate wiring hole 116.
이때, 본 발명의 실시예에 따른 패턴드 스페이서를 구비한 액정표시장치에 있어서, 상기 컬러필터 기판(160) 상에 형성되는 패턴드 스페이서(185)는 종래의 통상적인 패턴드 스페이서의 높이 보다는 더 높게 형성되는 것이 바람직하다. 종래에는 어레이 기판과 컬러필터 기판 사이의 셀갭 정도의 높이 즉 통상적인 셀갭은 2㎛ 내지 6㎛가 되므로 2㎛ 내지 6㎛정도의 높이로 형성되었으나, 본 발명에 있어서는 어레이 기판상의 게이트 배선의 두께와 게이트 절연막과 보호층의 두께를 모두 고려하여 그 높이가 형성됨을 특징을 한다. 통상적으로 게이트 배선과 게이트 절연막과 보호층의 두께는 7,000Å내지 10,000Å가 되므로 이를 고려하여 2.7㎛ 내지 7㎛ 정도의 높이로 형성됨이 바람직하다.In this case, in the liquid crystal display device having the patterned spacer according to the embodiment of the present invention, the patterned spacer 185 formed on the color filter substrate 160 is larger than the height of a conventional patterned spacer. It is preferable that it is formed high. Conventionally, since the height of the cell gap between the array substrate and the color filter substrate, that is, the normal cell gap is 2 μm to 6 μm, the height of the cell gap between the array substrate and the color filter substrate is about 2 μm to 6 μm. The height is formed in consideration of both the thickness of the gate insulating film and the protective layer. In general, the thickness of the gate wiring, the gate insulating film, and the protective layer is 7,000 kPa to 10,000 kPa, so that the thickness of the gate wiring, the gate insulating film, and the protective layer is 2.7 µm to 7 µm.
여기서 간단히 본 발명의 제 1 실시예에 의한 패턴드 스페이서를 구비한 액정표시장치용 컬러필터 기판의 제조 방법과 상기 스페이서 홀을 구비한 어레이 기판의 제조 방법에 대해서 설명한다. Here, a brief description will be made of a method of manufacturing a color filter substrate for a liquid crystal display device having a patterned spacer and a method of manufacturing an array substrate having the spacer holes according to the first embodiment of the present invention.
도 6a 내지 도 6g는 본 발명의 실시예에 따른 패턴드 스페이서를 구비한 액정표시장치용 컬러필터 기판의 제조 공정에 따른 단계별 공정 단면도이다. 6A to 6G are cross-sectional views illustrating the process of manufacturing a color filter substrate for a liquid crystal display device having a patterned spacer according to an exemplary embodiment of the present invention.
도 6a에 도시한 바와 같이, 투명한 기판(111)상에 크롬(Cr) 등을 포함하는 금속물질 또는 카본(Carbon)계 유기물질을 전면에 증착(도포)한 후, 마스크(미도시)를 이용한 사진식각법(photolithography)을 통하여 개구부(163a, 163b, 163c)를 갖는 블랙매트릭스(Black Matrx)(162)를 형성한다. As shown in FIG. 6A, after depositing (coating) a metal material or carbon-based organic material including chromium (Cr) or the like on the transparent substrate 111, a mask (not shown) is used. A black matrix 162 having openings 163a, 163b, and 163c is formed through photolithography.
다음, 도 6b에 도시한 바와 같이, 상기 블랙매트릭스(162)가 형성된 기판(111)에 적, 녹, 청색 중의 한 가지, 예를들면 적색 레지스트(resist)를 스핀코팅(spin coating), 바 코팅(bar coatinhg)등의 방법을 통하여 전면에 도포하여 적색 컬러필터층(164)을 형성한다. 이후, 빛을 통과시키는 투과영역(TA)과 빛을 차단하는 차단영역(BA)을 갖는 마스크(190)를 상기 기판(161) 상의 적색 컬러필터층(164) 위에 위치시킨 후, 상기 마스크(190)를 통한 노광(exposure)을 실시한다. Next, as shown in FIG. 6B, one of red, green, and blue, for example, red resists, for example, a red resist, is spin coated and bar coated on the substrate 111 on which the black matrix 162 is formed. The red color filter layer 164 is formed by coating the entire surface through a method such as (bar coatinhg). Subsequently, a mask 190 having a transmission area TA through which light passes and a blocking area BA that blocks light thereon is positioned on the red color filter layer 164 on the substrate 161, and then the mask 190. Exposure through light is carried out.
다음, 도 6c에 도시한 바와 같이, 노광된 상기 컬러 레지스트층(도 6b의 164)을 현상하면, 상기 적색 레지스트층(도 6b의 164)은 네가티브(negative) 성질을 갖고 있으므로, UV광이 조사된 영역은 기판(161) 상에 남게되고, UV광이 마스크(도 6b의 190)의 차단영역(도 6b의 BA)에 의해 차단되어 조사되지 않은 부분은 제거되어 적색 컬러필터 패턴(165a)이 형성된다. 이후, 경화(curing)공정을 진행하여 상기 적색 컬러필터 패턴(165a)을 완성한다. Next, as shown in FIG. 6C, when the exposed color resist layer 164 of FIG. 6B is developed, the red resist layer 164 of FIG. 6B has a negative property, and thus, UV light is irradiated. The remaining region remains on the substrate 161, and the UV light is blocked by the blocking region (BA of FIG. 6B) of the mask (190 of FIG. 6B) to remove the unirradiated portion, thereby removing the red color filter pattern 165a. Is formed. Thereafter, a curing process is performed to complete the red color filter pattern 165a.
다음, 도 6d에 도시한 바와 같이, 상기 적색 컬러필터 패턴(165a) 형성한 방법과 동일하게 진행하여 녹색 및 청색 컬러필터 패턴(165b, 165c)을 기판(161) 상의 블랙매트릭스(162) 사이의 개구부(163a, 163b, 163c)내에 순차적으로 형성함으로써 적, 녹, 청색의 컬러필터 패턴(165a, 165b, 165c)이 순차적 주기적으로 반복되는 컬러필터 층(165)을 형성한다. Next, as shown in FIG. 6D, the green and blue color filter patterns 165b and 165c may be moved between the black matrix 162 on the substrate 161 in the same manner as the method of forming the red color filter pattern 165a. By sequentially forming in the openings 163a, 163b, and 163c, the color filter layer 165 in which the red, green, and blue color filter patterns 165a, 165b, and 165c are sequentially and periodically repeated is formed.
다음, 도 6e에 도시한 바와 같이, 상기 컬러필터층(165) 위로 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하여 전면에 공통전극(170)을 형성한다. 이때, 상기 공통전극(170)은 액정표시장치의 특성에 따라 생략될 수도 있으며, 상기 컬러필터층(165)과 공통전극(170) 사이에 상기 적, 녹, 청색의 컬러필터 패턴(165a, 165b, 165c)의 보호와 단차 보상을 위해 오버코트층(미도시)을 형성할 수 도 있다. 이 경우, 상기 오버코트층(미도시)은 유기물질로 이루어진 블랙매트릭스로 형성 시 주로 형성되는 것이 일반적이다. Next, as shown in FIG. 6E, the common electrode 170 is formed on the entire surface by depositing indium tin oxide (ITO) or indium zinc oxide (IZO), which are transparent conductive materials, on the color filter layer 165. do. In this case, the common electrode 170 may be omitted depending on the characteristics of the liquid crystal display, and the red, green, and blue color filter patterns 165a, 165b, and 340 may be disposed between the color filter layer 165 and the common electrode 170. An overcoat layer (not shown) may be formed to protect 165c and compensate for the step difference. In this case, the overcoat layer (not shown) is generally formed mainly when formed of a black matrix made of an organic material.
다음, 도 6f에 도시한 바와 같이, 상기 공통전극(또는 오버코트층)(70) 위로 무색 투명한 감광성의 유기물질을 전면에 도포하여 유기물질층(184)을 형성하고, 상기 유기물질층(184) 상부에 기판(161) 상에 패턴드 스페이서를 형성해야 하는 영역에 대응되는 영역이 투과영역(TA), 그 외 영역은 차단영역(BA)으로 이루어진 마스크(193)를 위치시키고, 상기 마스크(193)를 통한 노광을 실시한다. Next, as shown in FIG. 6F, a colorless transparent photosensitive organic material is coated on the common electrode (or overcoat layer) 70 to form an organic material layer 184, and the organic material layer 184. An area corresponding to an area where a patterned spacer is to be formed on the substrate 161 is positioned on the substrate 161, and a mask 193 including a blocking area BA is disposed on the other area. The mask 193 To perform exposure.
다음, 도 6g에 도시한 바와 같이, 상기 마스크(도 6f의 193)를 이용하여 노광공정을 진행한 유기물질층(도 6f의 184)을 현상액에 노출시키는 현상공정을 진행하면, 기판(161)에 있어 마스크(도 6f의 193)의 투과영역(도 6f의 TA)에 대응되어 UV광에 노출된 유기물질층 부분(185)만 남아있고, 그 외 마스크(도 6f의 193)의 차단영역(도 6f의 BA)에 의해 UV광이 조사되지 않은 영역의 유기물질층은 현상액에 현상되어 제거됨으로써, 상기 기판(161) 상에 남아있는 유기물질층(185)이 패턴드 스페이서(185)를 형성함으로써 패턴드 스페이서를 구비한 액정표시장치용 컬러필터 기판(160)을 완성한다. Next, as shown in FIG. 6G, when the developing process of exposing the organic material layer 184 of FIG. 6F to the developing solution using the mask 193 of FIG. 6F is performed, the substrate 161 is exposed. In FIG. 6F, only the organic material layer portion 185 exposed to UV light remains corresponding to the transmission region (TA of FIG. 6F) of the mask (FIG. 6F), and the blocking region (193 of FIG. 6F) of the other mask remains. The organic material layer in the region not irradiated with UV light by BA) of FIG. 6F is developed and removed in the developer, whereby the organic material layer 185 remaining on the substrate 161 forms the patterned spacer 185. By doing so, the color filter substrate 160 for the liquid crystal display device having the patterned spacer is completed.
다음 도 7a 내지 7f를 참조하여 전술한 컬러필터 기판에 대응하는 어레이 기판의 제조 방법에 대해 설명한다.Next, a method of manufacturing an array substrate corresponding to the color filter substrate described above will be described with reference to FIGS. 7A to 7F.
우선 도 7a에 도시한 바와 같이, 투명한 기판(111) 상에 금속물질을 증착하고 패터닝하여 게이트 배선(115)과 상기 게이트 배선(115)에서 분기한 게이트 전극(113)을 형성한다. 이때, 게이트 배선(115)에 있어서는 어레이 기판(110)의 완성 시 대향되는 컬러필터 기판(도 6g의 160)상에 형성된 패턴드 스페이서(도 6g의 185)에 대응하는 부분에는 소정의 면적이 상기 게이트 배선(115)에서 제거됨으로써 게이트 배선(115) 자체에 하부의 기판(111)을 노출시키는 게이트 배선 홀(116)을 형성하는 것이 특징이다. First, as illustrated in FIG. 7A, a metal material is deposited and patterned on the transparent substrate 111 to form a gate wiring 115 and a gate electrode 113 branched from the gate wiring 115. In this case, a predetermined area of the gate wiring 115 corresponds to the patterned spacer (185 of FIG. 6G) formed on the color filter substrate (160 of FIG. 6G) facing the array substrate 110 when the array substrate 110 is completed. The gate wiring hole 116 is formed to expose the lower substrate 111 in the gate wiring 115 by being removed from the gate wiring 115.
다음, 도 7b에 도시한 바와 같이, 상기 게이트 배선 홀(116)을 구비한 게이트 배선(115)과 노출된 기판(111) 위로 전면에 무기절연물질을 증착하여 게이트 절연막(117)을 형성한다. Next, as shown in FIG. 7B, an inorganic insulating material is deposited on the entire surface of the gate wiring 115 having the gate wiring hole 116 and the exposed substrate 111 to form a gate insulating film 117.
다음, 도 7c에 도시한 바와 같이, 상기 게이트 절연막(117) 위로 순수 비정질실리콘 및 불순물이 섞인 비정질실리콘을 연속 증착하여 이층구조의 비정질실리콘층을 형성하고, 상기 이층구조의 비정질실리콘층을 패터닝함으로써 게이트 전극(113)을 포함한 게이트 전극(113) 주위의 게이트 절연막(117) 위로 반도체층(119)을 형성하고, 그 외의 영역에 있어서는 제거함으로써 게이트 절연막(117)을 노출시킨다. Next, as illustrated in FIG. 7C, pure silicon and impurity mixed amorphous silicon are continuously deposited on the gate insulating layer 117 to form an amorphous silicon layer having a two-layer structure, and patterning the amorphous silicon layer having the two-layer structure. The semiconductor insulating layer 119 is formed over the gate insulating film 117 around the gate electrode 113 including the gate electrode 113, and the gate insulating film 117 is exposed by removing the semiconductor layer 119 in other regions.
다음, 도 7d에 도시한 바와 같이, 상기 반도체층(119) 및 노출된 게이트 절연막(117) 위로 금속물질을 전면에 증착하고 패터닝하여 상기 게이트 배선(115)과 교차하는 데이터 배선(120)과 상기 데이터 배선(120)에서 분기하여 상기 반도체층(119)과 일부 중첩하는 소스 전극(123)과 상기 소스 전극(123)에서 소정간격 이격하여 상기 반도체층(119)과 일부 중첩하는 드레인 전극(125)을 형성한다. Next, as shown in FIG. 7D, a metal material is deposited on the entire surface of the semiconductor layer 119 and the exposed gate insulating layer 117 and patterned to intersect the gate line 115 and the data line 120. A source electrode 123 branching from the data line 120 and partially overlapping the semiconductor layer 119 and a drain electrode 125 partially overlapping the semiconductor layer 119 at a predetermined interval from the source electrode 123. To form.
다음, 상기 소스 및 드레인 전극(123, 125) 사이의 이격된 부분으로 노출된 반도체층(119) 중 상부의 불순물이 섞인 비정질실리콘층을 에칭하여 제거함으로써 순수 비정질실리콘층을 노출시킨다. 이때, 상기 소스 및 드레인 전극(123, 125)과 접촉하는 불순물이 섞인 비정질실리콘층은 오믹콘택층(119b)을 이루며, 상기 순수 비정질실리콘층은 채널이 형성되는 액티브층(119a)을 이룬다.Next, a pure amorphous silicon layer is exposed by etching and removing the amorphous silicon layer mixed with impurities of the upper part of the semiconductor layer 119 exposed to the spaced portion between the source and drain electrodes 123 and 125. In this case, the amorphous silicon layer in which the impurities in contact with the source and drain electrodes 123 and 125 are mixed forms an ohmic contact layer 119b, and the pure amorphous silicon layer forms an active layer 119a in which a channel is formed.
다음, 도 7e에 도시한 바와 같이, 상기 데이터 배선(120)과 소스 및 드레인 전극(123, 125)위로 전면에 무기절연물질을 증착하여 보호층(127)을 형성하고, 이후 상기 보호층(127)을 패터닝하여 하부의 드레인 전극(125)을 일부 노출시키는 드레인 콘택홀(129)을 형성하고 동시에 게이트 배선(115) 상에 상기 게이트 배선(115)의 일부 제거되어 기판(111)을 노출시키는 게이트 배선 홀(116)과 대응되는 영역에 있어서는 의 상기 보호층(127)과 게이트 절연막(117)을 제거하여 상기 게이트 배선 홀(116)을 노출시키는 스페이서 홀(145)을 형성한다. 이때, 상기 스페이서 홀(145)은 하부의 게이트 전극(115)에 형성된 게이트 배선 홀(116)보다는 그 면적이 작게 형성됨으로써 게이트 배선 홀(116) 측면부에 있어 금속물질인 게이트 배선(115) 자체가 노출되지 않도록 형성하는 것이 바람직하다. Next, as shown in FIG. 7E, an inorganic insulating material is deposited on the data line 120 and the source and drain electrodes 123 and 125 to form a protective layer 127, and then the protective layer 127. ) To form a drain contact hole 129 partially exposing the lower drain electrode 125, and at the same time a portion of the gate line 115 is removed on the gate line 115 to expose the substrate 111. In the region corresponding to the wiring hole 116, the protective layer 127 and the gate insulating film 117 are removed to form the spacer hole 145 exposing the gate wiring hole 116. In this case, the spacer hole 145 has a smaller area than the gate wiring hole 116 formed in the lower gate electrode 115, so that the gate wiring 115 itself, which is a metal material, is formed at the side surface of the gate wiring hole 116. It is preferable to form so that it may not expose.
다음, 도 7f에 도시한 바와 같이, 상기 드레인 콘택홀(129)과 스페이서 홀(145)이 형성된 보호층(127) 위로 투명도전성물질을 전면에 증착하고 패터닝하여 각 화소영역(P)마다 상기 드레인 콘택홀(129)을 통해 드레인 전극(125)과 접촉하는 화소전극(130)을 형성함으로써 어레이 기판을 완성한다.Next, as illustrated in FIG. 7F, a transparent conductive material is deposited on the entire surface of the protective layer 127 on which the drain contact hole 129 and the spacer hole 145 are formed and patterned, thereby draining the drain for each pixel region P. FIG. The array substrate is completed by forming the pixel electrode 130 in contact with the drain electrode 125 through the contact hole 129.
전술한 바와 같이 제작된 컬러필터 기판과 어레이 기판을 셀공정을 진행함으로써 즉, 상기 두 기판을 접착제인 실란트를 이용하여 합착하고, 상기 합착된 두 기판 사이에 액정을 개재함으로써 도 5에 도시한 바와 같은 패턴드 스페이서를 구비한 액정표시장치를 완성한다. As shown in FIG. 5, the color filter substrate and the array substrate manufactured as described above are subjected to a cell process, that is, the two substrates are bonded together using an adhesive sealant and a liquid crystal is interposed between the two bonded substrates. A liquid crystal display device having the same patterned spacer is completed.
이때, 상기 두 기판(110, 160)을 합착시에는 접착제인 실란트를 어느 한 기판의 테두리를 따라 씰패턴(미도시)을 형성한 후, 상기 두 기판(110, 160)을 화소전극(130)과 공통전극(170)이 서로 마주하도록 대향시키고, 상기 두 기판(110, 160)을 합착 정렬하여 정확히 컬러필터 기판(160)의 적, 녹, 청색의 컬러필터 패턴(165a, 165b, 165c)이 어레이 기판(110)상의 화소(P)와 일치하도록 위치시킨 후, 적정한 압력과 열을 가함으로써 액정표시장치 더욱 정확히는 액정패널을 완성하게 된다. 상기 두 기판(110, 160)의 합착 정렬에 있어서는 화소(P)와 컬러필터 패턴(165a, 165b, 165c)간의 정확한 위치 조정뿐 아니라 컬러필터 기판(160)에 형성된 다수의 패턴드 스페이서(185)의 일끝이 상기 어레이 기판(110)에 구비된 다수의 스페이서 홀(145)에 각각 정확히 삽입되도록 한 후 합착이 진행되는 것이 특징이다.At this time, when the two substrates (110, 160) are bonded to each other, a sealant (not shown) is formed along the edge of one of the sealants, which are adhesives, and then the two substrates (110, 160) are connected to the pixel electrode (130). And the common electrode 170 face each other, and the two substrates 110 and 160 are bonded to each other so that the red, green, and blue color filter patterns 165a, 165b, and 165c of the color filter substrate 160 are precisely aligned. After aligning the pixel P on the array substrate 110 and applying an appropriate pressure and heat, the liquid crystal panel more accurately completes the liquid crystal panel. In the bonding arrangement of the two substrates 110 and 160, a plurality of patterned spacers 185 formed on the color filter substrate 160 as well as accurate position adjustment between the pixel P and the color filter patterns 165a, 165b, and 165c may be used. After one end of each of the plurality of spacer holes 145 provided in the array substrate 110 is correctly inserted, and then the bonding is performed.
전술한 셀공정의 진행에서는 언급하지 않았으나, 상기 두 기판(110, 160)은 합착 전에 상기 두 기판(110, 160)에 각각 형성된 화소전극(130)과 공통전극(170) 각각의 상부 전면에 액정의 초기배향을 하기 위한 배향막(191, 192)이 더욱 형성된다. 이때, 상기 배향막(191, 192)은 전사판(미도시)을 이용한 인쇄방식에 의해 각 기판(110, 160)으로 전사되고 이후에 건조 경화됨으로써 최종적으로 그 두께가 1000㎛이하로 형성되며, 인쇄방식의 특성상 스페이서 홀(145)의 내부까지 완전히 채우며 형성되는 것이 아니므로 합착 정렬시 상기 패턴드 스페이서(185)가 스페이서 홀(145)에 삽입되는 데에는 문제되지 않는다. Although not mentioned in the above-described cell process, the two substrates 110 and 160 are formed on the upper surface of each of the pixel electrode 130 and the common electrode 170 respectively formed on the two substrates 110 and 160 before bonding. Alignment layers 191 and 192 for initial orientation of are further formed. In this case, the alignment layers 191 and 192 are transferred to each of the substrates 110 and 160 by a printing method using a transfer plate (not shown) and subsequently dried and cured to form a thickness of 1000 μm or less, and then printing Due to the nature of the method, since the shape is not completely filled to the inside of the spacer hole 145, the patterned spacer 185 is not a problem when the spacer is aligned with the spacer hole 145.
전술한 바와 같이 본 발명의 실시예에 의해 패턴드 스페이서와 상기 패턴드 스페이서를 고정시키기 위한 스페이서 홀을 각각 구비한 컬러필터 기판과 어레이 기판을 상기 패턴드 스페이서가 상기 스페이서 홀에 삽입되도록 합착함으로써 형성된 액정표시장치는 상기 패턴드 스페이서가 스페이서 홀에 의해 삽입되어 고정됨으로써 상기 스페이서의 쉬프트 현상의 발생을 방지하여 상기 스페이서 쉬프트에 의해 발생하는 문지름 불량을 감소시키며, 셀갭의 균일도를 향상시킬 수 있다.As described above, a color filter substrate and an array substrate each having a patterned spacer and a spacer hole for fixing the patterned spacer are formed by bonding the patterned spacer to be inserted into the spacer hole. In the liquid crystal display, the patterned spacer is inserted into and fixed by the spacer hole, thereby preventing occurrence of the shift phenomenon of the spacer, thereby reducing rub failure caused by the spacer shift, and improving the uniformity of the cell gap.
도 8은 제 1 실시예의 변형예에 의한 액정표시장치의 단면을 도시한 것이다.8 is a sectional view of a liquid crystal display device according to a modification of the first embodiment.
도시한 바와 같이, 어레이 기판(210)의 게이트 배선(215) 상에 기판(211)을 노출시키는 게이트 배선 홀(216)이 형성되어 있으며, 상기 게이트 배선 홀(216)을 구비한 게이트 배선(215) 상부로 게이트 절연막(217)과 보호층(227)이 형성되어 있다. 이때, 상기 게이트 절연막(217)과 보호층(227)에는 상기 게이트 배선(215) 내에 형성된 게이트 배선 홀(216)에 의해 자연적으로 홀 형상의 요철(245)이 형성되어 있음을 알 수 있다. 이는 최상층인 보호층(227) 표면에 하부에 위치한 게이트 배선(215) 내에 구비된 게이트 배선 홀(216)에 의한 단차가 반영되어 형성된 것이다. 이렇게 형성된 홀 형태의 요철(245)을 패턴드 스페이서(285) 일끝의 삽입을 위한 홀로써 이용하여 합착시 패턴드 스페이서를 상기 요철에 삽입 고정하는 구조를 제안하고 있다. As shown, a gate wiring hole 216 is formed on the gate wiring 215 of the array substrate 210 to expose the substrate 211, and the gate wiring 215 having the gate wiring hole 216 is formed. The gate insulating film 217 and the protective layer 227 are formed on the upper side of the. In this case, the gate insulating layer 217 and the protective layer 227 can be seen that the naturally formed hole-shaped irregularities 245 by the gate wiring hole 216 formed in the gate wiring 215. This is formed by reflecting the step by the gate wiring hole 216 provided in the gate wiring 215 disposed on the lower surface of the protective layer 227, which is the uppermost layer. Thus, using the hole-shaped concave-convex 245 formed as a hole for inserting one end of the patterned spacer 285 has been proposed a structure for inserting and fixing the patterned spacer to the concave-convex when bonded.
게이트 배선의 높이가 2000Å 정도이므로 이에 따른 보호층 표면의 요철에 의한 단차 또한 2000Å 정도가 되므로 패턴드 스페이서의 일끝단을 상기 홀 형태의 요철부에 삽입 고정시킴으로써 스페서의 쉬프트 발생을 어느 정도 방지할 수 있다. Since the height of the gate wiring is about 2000 μs, the step difference caused by the unevenness of the surface of the protective layer is also about 2000 μs. Can be.
< 제 2 실시예 >Second Embodiment
본 발명의 제 2 실시예는 게이트 배선 상에는 홀을 구비하지 않고 상기 게이트 전극 상부의 보호층 또는 상기 보호층과 게이트 절연막에 스페이서 홀을 구비한 액정표시장치를 제안한다. 이때, 패턴드 스페이서가 형성된 컬러필터 기판은 제 1 실시예에서와 동일하므로 그 구성 및 제조방법에 대해서는 그 설명을 생략한다. The second embodiment of the present invention proposes a liquid crystal display device having no spacers on the gate lines and a spacer layer on the protective layer on the gate electrode or the protective layer and the gate insulating layer. At this time, since the color filter substrate on which the patterned spacers are formed is the same as in the first embodiment, its configuration and manufacturing method will be omitted.
도 9는 본 발명의 제 2 실시예에 의한 패턴드 스페이서를 구비한 액정표시장치의 평단면도이며, 도 10은 도 9를 C-C를 따라 절단한 본 발명의 제 2 실시예에 에 의한 액정표시장치용 어레이 기판의 단면도이다. FIG. 9 is a plan sectional view of a liquid crystal display device having a patterned spacer according to a second embodiment of the present invention, and FIG. 10 is a liquid crystal display device according to a second embodiment of the present invention, taken along CC. It is sectional drawing of the array substrate for.
본 발명의 제 2 실시예는 스페이서 홀을 형성한 부분을 제외한 타 부분은 제 1 실시예와 동일하므로 상기 타 부분에 대한 설명은 생략하고 상기 차이가 있는 스페이서 홀 부분에 대해서만 간단히 설명한다.The second embodiment of the present invention is the same as the first embodiment except for the portion in which the spacer hole is formed, so the description of the other portion will be omitted and only the spacer hole portion having the difference will be described briefly.
도시한 바와 같이, 본 발명의 제 2 실시예에 의한 어레이 기판(310)은 투명한 기판(311) 상에 게이트 배선(315)과 상기 게이트 배선(315)에서 분기한 게이트 전극(313)이 형성되어 있다. 이때, 상기 게이트 배선(315) 상에는 제 1 실시예와는 달리 기판(311)을 노출시키는 게이트 배선 홀이 구비되지 않는 것이 특징이며, 이때, 컬러필터 기판(360)에 형성된 패턴드 스페이서(385)의 높이는 보호층(327)의 두께 또는 보호층(327) 및 게이트 절연막(317)의 두께와 형성해야 할 셀갭의 두께를 고려하여 형성되는 것을 특징으로 한다. 즉, 제 2 실시예에 의한 액정표시장치의 패턴드 스페이서의 높이는 제 1 실시예에 의한 패턴드 스페이서의 높이보다는 게이트 배선의 두께와 또는 게이트 배선과 게이트 절연막의 두께만큼 낮게 형성됨이 바람직하다. As illustrated, in the array substrate 310 according to the second embodiment of the present invention, a gate wiring 315 and a gate electrode 313 branched from the gate wiring 315 are formed on a transparent substrate 311. have. In this case, unlike the first embodiment, the gate wiring hole exposing the substrate 311 is not provided on the gate wiring 315. In this case, the patterned spacer 385 formed in the color filter substrate 360 is not provided. The height of is characterized in that formed in consideration of the thickness of the protective layer 327 or the thickness of the protective layer 327 and the gate insulating film 317 and the thickness of the cell gap to be formed. That is, the height of the patterned spacer of the liquid crystal display according to the second embodiment is preferably lower than the height of the patterned spacer according to the first embodiment or the thickness of the gate wiring and the gate insulating film.
다음, 상기 게이트 배선과(315) 게이트 전극(313) 위로 전면에 게이트 절연막(317)이 형성되어 있으며, 상기 게이트 절연막(317) 위로 반도체층(319)과 상기 반도체층(319)과 일부 중첩하며 서로 소정간격 이격한 소스 및 드레인 전극(323, 325)과 상기 소스 전극(323)과 연결된 데이터 배선(320)이 형성되어 있으며, 그 위로 전면에 보호층(327)이 형성되어 있다. Next, a gate insulating film 317 is formed on the entire surface of the gate wiring 315 and the gate electrode 313, and partially overlaps the semiconductor layer 319 and the semiconductor layer 319 on the gate insulating film 317. Source and drain electrodes 323 and 325 spaced apart from each other by a predetermined distance and a data line 320 connected to the source electrode 323 are formed, and a protective layer 327 is formed on the entire surface.
이때, 상기 게이트 배선(315)에 대응되는 보호층(327)의 특정영역에는 드레인 전극(325) 일부를 노출시키는 드레인 콘택홀(329)과 상부기판인 컬러필터 기판(360)에 구비된 다수의 패턴드 스페이서(385)의 일끝을 합착 시 삽입 고정시키기 위한 스페이서 홀(345)이 형성되어 있는 것이 특징이다. 상기 스페이서 홀(345)은 보호층(327)에만 형성되어 하부의 게이트 절연막(317)을 노출시키도록 형성될 수 있으며, 또는 상기 스페이서 홀(345)은 상기 보호층(327)과 게이트 절연막(317)을 포함하여 형성됨으로써 상기 게이트 절연막(317) 하부의 게이트 배선(315)을 노출시키도록 형성될 수도 있다. In this case, the specific region of the passivation layer 327 corresponding to the gate wiring 315 may include a plurality of drain contact holes 329 exposing a part of the drain electrode 325 and a plurality of color filter substrates 360 which are upper substrates. A spacer hole 345 for inserting and fixing one end of the patterned spacer 385 is characterized in that it is formed. The spacer hole 345 may be formed only in the protective layer 327 to expose the lower gate insulating layer 317, or the spacer hole 345 may be formed in the protective layer 327 and the gate insulating layer 317. ) May be formed to expose the gate wiring 315 under the gate insulating layer 317.
다음, 상기 드레인 콘택홀(329)과 스페이서 홀(345)을 구비한 보호층(327) 상부에는 각 화소(P)별로 상기 드레인 콘택홀(325)과 접촉하는 화소전극(330)이 형성되어 있다.Next, a pixel electrode 330 in contact with the drain contact hole 325 is formed for each pixel P on the passivation layer 327 including the drain contact hole 329 and the spacer hole 345. .
전술한 바와 같은 구조를 갖는 제 2 실시예에 의한 액정표시장치에 있어서도 보호층에 형성된 스페이서 홀에 의해 패턴드 스페이서의 쉬프트 현상 및 이에 따른 문지름 불량을 방지하며, 셀갭의 균일도를 더욱 향상시킬 수 있다. Also in the liquid crystal display device according to the second embodiment having the structure as described above, the shift phenomenon of the patterned spacer and the poor rubbing due to the spacer hole formed in the protective layer can be prevented, and the uniformity of the cell gap can be further improved. .
< 제 3 실시예 >Third Embodiment
본 발명의 제 3 실시예는 스페이서 홀을 데이터 배선을 포함한 상기 데이터 배선과 대응되는 보호층 상에 형성한 것을 특징으로 한다. A third embodiment of the present invention is characterized in that a spacer hole is formed on a protective layer corresponding to the data line including the data line.
액정표시장치에 있어서 패턴드 스페이서는 빛샘현상 및 개구율 향상을 위해 통상적으로 화상을 표시하는 화소영역에는 형성하지 않고 상기 화소영역 외의 영역 즉 게이트 배선 또는 데이터 배선에 대응하는 부분에 구성되므로, 제 1 실시예와 제 2 실시예에서는 게이트 배선에 대응하는 곳에 패턴드 스페이서 및 스페이서 홀이 형성되는 것을 특징으로 하는 액정표시장치 제안하였으며, 제 3 실시예에서는 데이터 배선에 대응하여 패턴드 스페이서와 스페이서 홀을 구비한 액정표시장치를 제안한다.In the liquid crystal display, the patterned spacer is not formed in a pixel region displaying an image for improving light leakage and opening ratio, and is formed in a region other than the pixel region, that is, a portion corresponding to a gate wiring or a data wiring. In the example and the second embodiment, the liquid crystal display device is characterized in that the patterned spacer and the spacer hole are formed in a position corresponding to the gate wiring. In the third embodiment, the patterned spacer and the spacer hole are provided corresponding to the data wiring. One liquid crystal display device is proposed.
도 11은 제 3 실시예에 의한 패턴드 스페이서를 구비한 액정표시장치의 평면도이며, 도 12는 도 11을 D-D를 따라 절단한 단면도이다.FIG. 11 is a plan view of a liquid crystal display device having a patterned spacer according to a third embodiment, and FIG. 12 is a cross-sectional view taken along line D-D of FIG. 11.
도시한 바와 같이, 어레이 기판(410)에 있어서, 투명한 기판(411) 상에 세로방향으로 구성된 데이터 배선(420) 상에 데이터 배선 홀(421)이 형성되어 있고, 그 상부에 형성된 보호층(427)이 패터닝되어 상기 데이터 배선 홀(421)을 노출시키며 스페이서 홀(445)이 형성되어 있으며, 상기 스페이서 홀(445)에 대응하여 컬러필터 기판(460)에 패턴드 스페이서(485)가 구비되어 있으며, 상기 컬러필터 기판(460)상에 구비된 패턴드 스페이서(485)가 상기 어레이 기판(410)상에 구비된 스페이서 홀(445)에 삽입 고정되어 있음을 알 수 있다. As illustrated, in the array substrate 410, a data wiring hole 421 is formed on a data line 420 formed in a vertical direction on a transparent substrate 411, and a protective layer 427 formed thereon. ) Is patterned to expose the data wiring hole 421 and the spacer hole 445 is formed. The patterned spacer 485 is provided on the color filter substrate 460 corresponding to the spacer hole 445. The patterned spacer 485 provided on the color filter substrate 460 may be inserted into and fixed in the spacer hole 445 provided on the array substrate 410.
상기 제 3 실시예의 변형예로써 상기 데이터 배선에 일부에 상부의 패턴드 스페이서에 대응하여 형성되는 스페이서 홀은 제 1 실시예의 변형예에서와 동일한 기술적 사상을 적용하여 데이터 배선 상에 상기 데이터 배선 자체가 제거됨으로써 형성된 데이터 배선홀만을 형성하여 그 상부에 형성되는 보호층의 단차를 이용하여 형성된 요철로써 상기 스페이서 홀을 대신하는 하는 구조의 액정표시장치도 가능하며, 제 2 실시예의 기술적 사상을 적용하여 상기 데이터 배선 자체에는 데이터 배선 홀을 형성하지 않고 보호층만을 이용하여 데이터 배선의 패턴드 스페이서와 대응되는 위치에 대응하는 보호층에만 스페이서 홀을 형성한 액정표시장치도 가능하다. As a modification of the third embodiment, a spacer hole formed in a portion of the data line corresponding to an upper patterned spacer is applied to the data line itself by applying the same technical idea as in the modification of the first embodiment. A liquid crystal display device having a structure that replaces the spacer hole by forming irregularities formed by using only a step of a protective layer formed thereon by forming only the data wiring hole formed by the removal is also possible. A liquid crystal display device in which a spacer hole is formed only in a protective layer corresponding to a position corresponding to a patterned spacer of the data wiring using only a protective layer without forming a data wiring hole in the data wiring itself is also possible.
전술한 제 3 실시예에 의한 패턴드 스페이서를 구비한 액정표시장치에 있어, 스페이서 홀을 갖는 어레이 기판에 제조 방법에 대해 간단히 도면을 참조하여 설명한다. 패턴드 스페이서를 구비한 컬러필터 기판은 상기 패턴스 스페이서의 위치만이 바뀌었을 뿐 그 적층 구조 및 제조 방법이 이미 제 1 실시예에서 설명한 컬러필터 기판의 제조 방법과 동일하므로 그 설명은 생략한다. In the liquid crystal display device having the patterned spacer according to the third embodiment described above, a manufacturing method for an array substrate having spacer holes will be described with reference to the drawings. Since only the positions of the pattern spacers are changed in the color filter substrate having the patterned spacers, the stacking structure and the manufacturing method thereof are the same as the manufacturing method of the color filter substrate described in the first embodiment, and the description thereof is omitted.
도 13a 내지 도 13e는 본 발명의 제 3 실시예에 의한 패턴드 스페이서를 구비한 액정표시장치용 어레이 기판의 제조 공정에 따른 단계별 제조 공정 단면도로서, 도 11의 D-D를 따라 절단한 부분의 제조 단계별 단면도이다. 13A to 13E are cross-sectional views illustrating a manufacturing process according to a manufacturing process of an array substrate for a liquid crystal display device having a patterned spacer according to a third exemplary embodiment of the present invention. It is a cross section.
우선, 도 13a에 도시한 바와 같이, 한 기판 상에 금속물질을 증착하고 패터닝하여 게이트 배선(미도시)을 포함한 게이트 전극(413)을 형성하고, 상기 게이트 배선(미도시) 위로 기판(411) 전면에 무기절연물질을 증착하여 게이트 절연막(417)을 형성한다. First, as shown in FIG. 13A, a metal material is deposited and patterned on a substrate to form a gate electrode 413 including a gate wiring (not shown), and a substrate 411 over the gate wiring (not shown). An inorganic insulating material is deposited on the entire surface to form a gate insulating film 417.
이후, 상기 게이트 절연막(417) 위로 순수 비정질 실리콘과 불순물이 섞인 비정질실리콘을 연속하여 증착하고 패터닝하여 스위칭 소자 형성부(Tr)에 반도체층(419)을 형성한다.Thereafter, the semiconductor layer 419 is formed on the switching element forming unit Tr by depositing and patterning amorphous silicon mixed with pure amorphous silicon and impurities on the gate insulating layer 417.
다음, 도 13b에 도시한 바와 같이, 상기 반도체층(419) 및 노출된 게이트 절연막(417) 위로 금속물질을 증착하고 패터닝하여 상기 게이트 배선(미도시)과 교차하며, 합착 시 컬러필터 기판에 구비된 패턴드 스페이서가 위치할 부분에 대응되는 영역이 제거되어 데이터 배선 홀(421)을 갖는 데이터 배선(420)과 상기 데이터 배선(420)에서 분기하며 반도체층(419)과 일부 접촉하는 소스 전극(423)과 상기 소스 전극(423)과 일정간격 이격하며 상기 반도체층(419)과 접촉하는 드레인 전극(425)을 형성한다.Next, as shown in FIG. 13B, a metal material is deposited and patterned on the semiconductor layer 419 and the exposed gate insulating layer 417 to intersect with the gate wiring (not shown), and provided on the color filter substrate when bonded. The region corresponding to the portion where the patterned spacers are to be removed is removed so that the data line 420 having the data line hole 421 and the source electrode branching from the data line 420 and partially contacting the semiconductor layer 419 are formed. The drain electrode 425 is spaced apart from the source electrode 423 by a predetermined distance and contacts the semiconductor layer 419.
다음, 도 13c에 도시한 바와 같이, 상기 소스 및 드레인 전극(423, 425)과 데이터 배선(420) 위로 전면에 무기절연물질을 증착하여 보호층(427)을 형성하고, 상기 보호층(427)을 패터닝하여 드레인 전극(425) 일부를 노출시키는 드레인 콘택홀(429)과 상기 데이터 배선 홀(421)을 노출시키는 스페이서 홀(445)을 형성한다. 이때, 상기 스페이서 홀(445)은 그 면적이 하부의 데이터 배선 홀(421)보다 작게 형성되어 상기 데이터 배선 홀(421) 측면의 데이터 배선(420)을 형성하는 금속물질 부분이 직접 외부로 노출되지 않도록 형성하는 것이 바람직하다. Next, as shown in FIG. 13C, an inorganic insulating material is deposited on the entire surface of the source and drain electrodes 423 and 425 and the data line 420 to form a protective layer 427, and the protective layer 427. To form a drain contact hole 429 exposing a part of the drain electrode 425 and a spacer hole 445 exposing the data wiring hole 421. In this case, the spacer hole 445 has a smaller area than the lower data line hole 421 so that the metal material portion forming the data line 420 on the side of the data line hole 421 is not directly exposed to the outside. It is preferable to form it.
다음, 상기 드레인 콘택홀(429) 및 스페이서 홀(445)을 갖는 보호층(427) 위로 투명도전성물질을 증착하고 패터닝하여 상기 드레인 콘택홀(429)을 통해 드레인 전극(425)과 접촉하는 화소전극(430)을 각 화소(P)별로 형성함으로써 어레이 기판(410)을 완성한다. Next, the pixel electrode is in contact with the drain electrode 425 through the drain contact hole 429 by depositing and patterning a transparent conductive material over the passivation layer 427 having the drain contact hole 429 and the spacer hole 445. The array substrate 410 is completed by forming 430 for each pixel P. FIG.
본 발명은 전술한 실시예 및 변형예에 한정되지 않고, 발명의 취지를 벗어나지 않는 한 다양한 변화가 가능하다. The present invention is not limited to the above-described embodiments and modifications, and various changes can be made without departing from the spirit of the invention.
본 발명의 실시예에 따른 패턴드 스페이서를 구비한 액정표시장치는 패턴드 스페이서가 구비된 컬러필터 기판에 대응되는 어레이 기판에 상기 패턴드 스페이서의 일끝단을 삽입하여 고정시킬 수 있는 있는 구조로 구성하여 상기 패턴드 스페이서의 양 끝단이 모두 기판에 고정됨으로써 상기 패턴드 스페이서의 쉬프트에 의한 문지름 불량을 방지하는 효과가 있다.A liquid crystal display device having a patterned spacer according to an embodiment of the present invention has a structure capable of inserting and fixing one end of the patterned spacer to an array substrate corresponding to a color filter substrate having a patterned spacer. Thus, both ends of the patterned spacer are fixed to the substrate, thereby preventing rubbing defects caused by the shift of the patterned spacer.
또한, 패턴드 스페이서가 고정됨으로써 셀갭의 균일성을 더욱 향상시키는 효과가 있다. In addition, by fixing the patterned spacer, there is an effect of further improving the uniformity of the cell gap.
도 1은 일반적인 액정표시장치의 일부영역에 대한 입체도.1 is a three-dimensional view of a portion of a general liquid crystal display device.
도 2는 종래의 패턴드 스페이서를 구비한 액정표시장치의 평면도.2 is a plan view of a liquid crystal display device having a conventional patterned spacer.
도 3은 도 2를 A-A를 따라 절단한 단면도.3 is a cross-sectional view taken along the line A-A of FIG.
도 4는 본 발명의 제 1 실시예에 따른 패턴드 스페이서를 구비한 액정표시장치의 평면도. 4 is a plan view of a liquid crystal display device having a patterned spacer according to a first embodiment of the present invention.
도 5는 도 4를 B-B를 따라 절단한 단면도.5 is a cross-sectional view taken along the line B-B of FIG. 4.
도 6a 내지 도 6g는 본 발명의 실시예에 따른 패턴드 스페이서를 구비한 액정표시장치용 컬러필터 기판의 제조 공정에 따른 단계별 공정 단면도.6A through 6G are cross-sectional views illustrating a process of manufacturing a color filter substrate for a liquid crystal display device having a patterned spacer according to an exemplary embodiment of the present invention.
도 7a 내지 도 7f는 본 발명의 실시예에 따른 패턴드 스페이서를 구비한 액정표시장치용 컬러필터 기판의 제조 공정에 따른 단계별 공정 단면도.7A to 7F are cross-sectional views illustrating a process of manufacturing a color filter substrate for a liquid crystal display device having a patterned spacer according to an embodiment of the present invention.
도 8은 제 1 실시예의 변형예에 의한 패턴드 스페이서를 구비한 액정표시장치의 단면도. Fig. 8 is a sectional view of a liquid crystal display device having a patterned spacer according to a modification of the first embodiment.
도 9는 본 발명의 제 2 실시예에 의한 패턴드 스페이서를 구비한 액정표시장치의 평면도. 9 is a plan view of a liquid crystal display device having a patterned spacer according to a second embodiment of the present invention.
도 10은 도 9를 C-C를 따라 절단한 단면도.10 is a cross-sectional view taken along the line C-C of FIG. 9;
도 11은 제 3 실시예에 의한 패턴드 스페이서를 구비한 액정표시장치의 평면도.Fig. 11 is a plan view of a liquid crystal display device having a patterned spacer according to the third embodiment.
도 12는 도 11을 D-D를 따라 절단한 단면도.12 is a cross-sectional view taken along line D-D of FIG. 11;
도 13a 내지 도 13c는 본 발명의 제 3 실시예에 의한 액정표시장치용 어레이 기판의 제조 공정에 따른 단계별 공정 단면도. 13A to 13C are cross-sectional views illustrating stages of a manufacturing process of an array substrate for a liquid crystal display according to a third exemplary embodiment of the present invention.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
110 : 어레이 기판 111, 161 : 투명한 기판110: array substrate 111, 161: transparent substrate
113 : 게이트 전극 115 : 게이트 배선113: gate electrode 115: gate wiring
116 : 게이트 배선 홀 117 : 게이트 절연막116: gate wiring hole 117: gate insulating film
119 : 반도체층 119a : 액티브층119: semiconductor layer 119a: active layer
119b : 오믹콘택층 120 : 데이터 배선119b: ohmic contact layer 120: data wiring
123 : 소스 전극 125 : 드레인 전극123: source electrode 125: drain electrode
127 : 보호층 129 : 드레인 콘택홀127: protective layer 129: drain contact hole
130 : 화소전극 145 : 스페이서 홀130: pixel electrode 145: spacer hole
160 : 컬러필터 기판 162 : 블랙매트릭스160: color filter substrate 162: black matrix
165 : 컬러필터층 165a, 165b, 165c : 적, 녹, 청색 컬러필터 패턴165: color filter layer 165a, 165b, 165c: red, green, blue color filter pattern
170 : 공통전극 180 : 액정층170: common electrode 180: liquid crystal layer
185 : 패턴드 스페이서 191, 192 : 배향막 185: patterned spacer 191, 192: alignment layer
P : 화소영역 Tr : 스위칭 소자 형성부 P: pixel region Tr: switching element forming portion
Claims (13)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040039361A KR101071135B1 (en) | 2004-05-31 | 2004-05-31 | Liquid crystal display device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040039361A KR101071135B1 (en) | 2004-05-31 | 2004-05-31 | Liquid crystal display device and method of fabricating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050114141A true KR20050114141A (en) | 2005-12-05 |
| KR101071135B1 KR101071135B1 (en) | 2011-10-10 |
Family
ID=37288531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040039361A KR101071135B1 (en) | 2004-05-31 | 2004-05-31 | Liquid crystal display device and method of fabricating the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101071135B1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7965362B2 (en) * | 2007-06-29 | 2011-06-21 | Chimel Innolux Corporation | Liquid crystal panel having recesses for holding spacers |
| KR20130042307A (en) * | 2011-10-18 | 2013-04-26 | 삼성디스플레이 주식회사 | Liquid crystal display and manufacturing method thereof |
| US9496320B2 (en) | 2014-10-17 | 2016-11-15 | Samsung Display Co., Ltd. | Organic light-emitting display apparatus |
| CN106773369A (en) * | 2016-12-26 | 2017-05-31 | 深圳市华星光电技术有限公司 | Color membrane substrates and liquid crystal display panel |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI533065B (en) * | 2014-04-18 | 2016-05-11 | 友達光電股份有限公司 | Display panel |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001142083A (en) | 1999-11-17 | 2001-05-25 | Sanyo Electric Co Ltd | Method of producing display device and display device |
-
2004
- 2004-05-31 KR KR1020040039361A patent/KR101071135B1/en active IP Right Grant
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7965362B2 (en) * | 2007-06-29 | 2011-06-21 | Chimel Innolux Corporation | Liquid crystal panel having recesses for holding spacers |
| KR20130042307A (en) * | 2011-10-18 | 2013-04-26 | 삼성디스플레이 주식회사 | Liquid crystal display and manufacturing method thereof |
| US8614781B2 (en) | 2011-10-18 | 2013-12-24 | Samsung Display Co., Ltd. | Liquid crystal display and manufacturing method thereof having particular capping layer |
| US9496320B2 (en) | 2014-10-17 | 2016-11-15 | Samsung Display Co., Ltd. | Organic light-emitting display apparatus |
| CN106773369A (en) * | 2016-12-26 | 2017-05-31 | 深圳市华星光电技术有限公司 | Color membrane substrates and liquid crystal display panel |
| CN106773369B (en) * | 2016-12-26 | 2019-12-31 | 深圳市华星光电技术有限公司 | Color film substrate and liquid crystal display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101071135B1 (en) | 2011-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101003829B1 (en) | LCD with color-filter on TFT and method of fabricating of the same | |
| KR101031166B1 (en) | Liquid crystal display panel | |
| KR20070036867A (en) | Liquid crystal display device and method of fabricating the same | |
| KR101274715B1 (en) | Thin film transistor substrate and method of fabricating the same | |
| KR101888378B1 (en) | Liquid crystal display device and method of fabricating the same | |
| KR101250316B1 (en) | Liquid crystal display device and method of fabricating the same | |
| JP2004094217A (en) | Manufacturing method for self-aligned pixel electrode for liquid crystal display device | |
| KR20050105571A (en) | Method of fabricating the color filter substrate for liquid crystal display device | |
| KR101071135B1 (en) | Liquid crystal display device and method of fabricating the same | |
| KR20060097924A (en) | Liquid crystal display panel and method of fabricating the same | |
| KR101061762B1 (en) | LCD and its manufacturing method | |
| KR20070063056A (en) | Color filter substrate for liquid crystal display and fabricating method thereof | |
| KR101302550B1 (en) | Liquid crystal display device and method of fabricating the same | |
| KR101060876B1 (en) | An alignment film printing plate, a manufacturing method thereof, and an alignment film printing apparatus including the same | |
| JP2001133790A (en) | Liquid crystal display device | |
| US7601470B2 (en) | Color filter substrate including processing key and method for fabricating the substrate | |
| JP2000187223A (en) | Liquid crystal display device | |
| JP3949945B2 (en) | Liquid crystal display | |
| KR100493866B1 (en) | A method for fabricating a spacer for LCD | |
| KR100919200B1 (en) | Liquid crystal display device | |
| KR101033460B1 (en) | Array substrate for Liquid Crystal Display Device and method for fabricating the same | |
| KR101080133B1 (en) | The color filter on TFT structure liquid crystal display device using plastic substrate and method of fabricating the same | |
| KR100798313B1 (en) | Method for forming spacer of liquid crystal display | |
| KR100780717B1 (en) | Mask for forming seal pattern and spacer of liquid crystal panel and mathod for forming seal pattern and spacer using thereof | |
| JP2004077700A (en) | Liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150818 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160816 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170816 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180816 Year of fee payment: 8 |