KR20050112841A - Charge pumping circuit, power supply and display device using the same - Google Patents

Charge pumping circuit, power supply and display device using the same Download PDF

Info

Publication number
KR20050112841A
KR20050112841A KR1020040038263A KR20040038263A KR20050112841A KR 20050112841 A KR20050112841 A KR 20050112841A KR 1020040038263 A KR1020040038263 A KR 1020040038263A KR 20040038263 A KR20040038263 A KR 20040038263A KR 20050112841 A KR20050112841 A KR 20050112841A
Authority
KR
South Korea
Prior art keywords
transistor
clock signal
main electrode
capacitor
charge pumping
Prior art date
Application number
KR1020040038263A
Other languages
Korean (ko)
Other versions
KR100578847B1 (en
Inventor
박용성
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040038263A priority Critical patent/KR100578847B1/en
Publication of KR20050112841A publication Critical patent/KR20050112841A/en
Application granted granted Critical
Publication of KR100578847B1 publication Critical patent/KR100578847B1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 누설전류 없이 빠른 속도로 전하펌핑이 가능한 전하 펌핑 회로 및 이를 이용한 전원 공급 장치를 제공한다.The present invention provides a charge pumping circuit capable of charge pumping at high speed without leakage current and a power supply using the same.

본 발명에 따른 전하 펌핑 회로는, 제1 트랜지스터의 제1 주전극이 입력단자에 연결되고, 제1 커패시터의 제1 단은 제1 트랜지스터의 제2 주전극에 연결되고 제2 단은 제1 클록 신호가 인가되는 신호선에 연결된다. 그리고 스위칭 소자가 제1 트랜지스터의 제1 주전극과 제1 트랜지스터의 제어전극 사이에 연결되며, 제1 클록 신호에 응답하여 제1 트랜지스터의 제1 주전극과 제어전극 사이의 연결을 스위칭한다. 제2 트랜지스터의 제1 주전극은 제1 커패시터의 제1 단에 연결되고, 제어전극은 제1 주전극에 연결되어 다이오드 연결된다. 또한, 제2 커패시터의 제1 단은 제2 트랜지스터의 제2 주전극에 연결되고 제2 단은 제2 클록 신호가 인가되는 신호선에 연결된다. 여기서 제2 클록 신호는 상기 제1 클록 신호의 반전된 신호이다. In the charge pumping circuit according to the present invention, a first main electrode of the first transistor is connected to an input terminal, a first end of the first capacitor is connected to a second main electrode of the first transistor, and a second end of the first clock is connected. It is connected to a signal line to which a signal is applied. The switching element is connected between the first main electrode of the first transistor and the control electrode of the first transistor, and switches the connection between the first main electrode and the control electrode of the first transistor in response to the first clock signal. The first main electrode of the second transistor is connected to the first end of the first capacitor and the control electrode is diode-connected to the first main electrode. In addition, the first end of the second capacitor is connected to the second main electrode of the second transistor and the second end is connected to the signal line to which the second clock signal is applied. Here, the second clock signal is an inverted signal of the first clock signal.

Description

전하 펌핑 회로, 이를 이용한 전원공급장치 및 표시 장치{Charge pumping circuit, power supply and display device using the same}  Charge pumping circuit, power supply and display device using the same

본 발명은 발광 표시 장치에 관한 것으로, 보다 상세하게는 데이터구동부 및 주사구동부 등에 전원을 공급하는 전원 공급 장치 및 이를 이용한 발광 표시 장치에 관한 것이다.The present invention relates to a light emitting display device, and more particularly, to a power supply device for supplying power to a data driver, a scan driver, and the like and a light emitting display device using the same.

일반적으로 발광 표시 장치는 유기 물질의 전계발광을 이용한 유기EL(Organic Electro Luminescence) 표시장치로서, 행렬 형태로 배열된 N×M 개의 유기 발광셀들을 전압 구동 혹은 전류 구동하여 영상을 표현한다. In general, a light emitting display device is an organic electroluminescence (EL) display device using electroluminescence of an organic material and displays an image by voltage driving or current driving N × M organic light emitting cells arranged in a matrix form.

이러한 유기 발광셀은 다이오드 특성을 가져서 유기 발광 다이오드(Organic Light Emission Diode; OLED)로도 불리며, 도 1에 나타낸 바와 같이 애노드(ITO), 유기 박막, 캐소드 전극층(금속)의 구조를 가지고 있다. 유기 박막은 전자와 정공의 균형을 좋게 하여 발광 효율을 향상시키기 위해 발광층(emitting layer, EML), 전자 수송층(electron transport layer, ETL) 및 정공 수송층(hole transport layer, HTL)을 포함한 다층 구조로 이루어지고, 또한 별도의 전자 주입층(electron injecting layer, EIL)과 정공 주입층(hole injecting layer, HIL)을 포함하고 있다. 이러한 유기 발광셀들이 N×M 개의 매트릭스 형태로 배열되어 유기 EL 표시패널을 형성한다. Such an organic light emitting cell has a diode characteristic and is also called an organic light emitting diode (OLED), and has a structure of an anode (ITO), an organic thin film, and a cathode electrode layer (metal) as shown in FIG. 1. The organic thin film has a multilayer structure including an emitting layer (EML), an electron transport layer (ETL), and a hole transport layer (HTL) to improve the emission efficiency by improving the balance between electrons and holes. It also includes a separate electron injecting layer (EIL) and a hole injecting layer (HIL). These organic light emitting cells are arranged in an N × M matrix to form an organic EL display panel.

이와 같은 유기EL 표시패널을 구동하는 방식에는 단순 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor, 이하 TFT라고 명명함)를 이용한 능동 구동(active matrix) 방식이 있다. 단순 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 구동 방식은 박막 트랜지스터를 각 ITO(indium tin oxide) 화소 전극에 연결하고 박막 트랜지스터의 게이트에 연결된 커패시터 용량에 의해 유지된 전압에 따라 구동하는 방식이다. The organic EL display panel is driven by a simple matrix method and an active matrix method using a thin film transistor (hereinafter, referred to as TFT). In the simple matrix method, the anode and the cathode are orthogonal and the line is selected and driven, whereas the active driving method connects a thin film transistor to each indium tin oxide (ITO) pixel electrode and is maintained by a capacitor capacitance connected to the gate of the thin film transistor. It is driven according to the voltage.

도 2는 능동 구동 방식의 화소 회로를 대표적으로 보여주는 도면이다. 2 is a diagram schematically showing a pixel circuit of an active driving method.

도 2에 나타낸 바와 같이, 화소 회로는 유기 EL 소자(OLED), 2개의 트랜지스터(SM, DM) 및 커패시터(Cst)를 포함한다. 트랜지스터들(SM, DM)은 PMOS형 트랜지스터로 형성된다. As shown in Fig. 2, the pixel circuit includes an organic EL element OLED, two transistors SM and DM and a capacitor Cst. The transistors SM and DM are formed of PMOS transistors.

스위칭 트랜지스터(SM)는 게이트전극이 주사선(Sn)에 연결되고, 소스전극이 데이터선(Dm)에 연결되며 드레인전극은 커패시터(Cst)의 일단 및 구동 트랜지스터(DM)의 게이트전극에 연결된다. 커패시터(Cst)의 타단은 전원전압(VDD)에 연결된다. 구동 트랜지스터(DM)의 소스전극이 전원전압(VDD)에 연결되고, 드레인전극은 유기EL 소자(OLED)의 화소전극에 연결된다. 유기EL 소자(OLED)는 캐소드가 기준 전압(Vss)에 연결되며 구동 트랜지스터(DM)를 통하여 인가되는 전류에 기초하여 발광한다. 여기서, 유기EL 소자(OLED)의 캐소드에 연결되는 전원(VSS)은 전원(Vdd)보다 낮은 레벨의 전압으로서, 그라운드 전압 등이 사용될 수 있다.In the switching transistor SM, the gate electrode is connected to the scan line Sn, the source electrode is connected to the data line Dm, and the drain electrode is connected to one end of the capacitor Cst and the gate electrode of the driving transistor DM. The other end of the capacitor Cst is connected to the power supply voltage VDD. The source electrode of the driving transistor DM is connected to the power supply voltage VDD, and the drain electrode is connected to the pixel electrode of the organic EL element OLED. The organic EL device OLED emits light based on a current of which the cathode is connected to the reference voltage Vss and is applied through the driving transistor DM. Here, the power supply VSS connected to the cathode of the organic EL element OLED is a voltage having a lower level than the power supply Vdd, and a ground voltage or the like may be used.

이와 같은 화소 회로의 동작에 대하여 설명하면, 먼저 주사선(Sn)에 선택신호가 인가되어 스위칭 트랜지스터(SM)가 온되면 데이터 전압이 커패시터(Cst)의 일단 및 구동 트랜지스터(DM)의 게이트전극에 전달된다. 따라서 커패시터(Cst)에 의해 구동 트랜지스터(DM)의 게이트-소스 전압(VGS)은 일정 기간 유지된다. 그리고 구동 트랜지스터(DM)는 게이트-소스 전압(VGS)에 대응하는 전류(IOLED)를 유기EL 소자(OLED)의 화소전극에 인가되어 유기EL 소자(OLED)는 발광한다. 이때, 유기EL 소자(OLED)에 흐르는 전류(IOLED)는 수학식 1과 같다.Referring to the operation of the pixel circuit, first, when the selection signal is applied to the scan line Sn and the switching transistor SM is turned on, the data voltage is transferred to one end of the capacitor Cst and the gate electrode of the driving transistor DM. do. Therefore, the gate-source voltage V GS of the driving transistor DM is maintained for a certain period by the capacitor Cst. In addition, the driving transistor DM applies a current I OLED corresponding to the gate-source voltage V GS to the pixel electrode of the organic EL element OLED, thereby emitting the organic EL element OLED. At this time, the current I OLED flowing through the organic EL device OLED is represented by Equation 1.

수학식 1과 같이, 구동 트랜지스터(DM)의 게이트전극에 높은 데이터 전압(VDATA)이 전달되면 구동 트랜지스터의 게이트-소스 전압(VGS)이 낮아져 적은 량의 전류(IOLED)가 화소 전극으로 인가되어 유기EL 소자(OLED)는 적게 발광하여 낮은 계조를 표시하게 된다. 또 낮은 데이터 전압(VDATA)이 전달되면 구동 트랜지스터의 게이트-소스 전압(VGS)이 높아져 다량의 전류(IOLED)가 화소 전극으로 인가되어 유기EL 소자(OLED)는 많이 발광하여 높은 계조를 표시하게 된다. 이와 같은 화소 회로 각각에 인가되는 데이터 전압은 표시될 영상데이터 신호에 기초하여 데이터 전압(VDATA) 레벨이 결정된다.As shown in Equation 1, when the high data voltage V DATA is transferred to the gate electrode of the driving transistor DM, the gate-source voltage V GS of the driving transistor is lowered, so that a small amount of current I OLED is transferred to the pixel electrode. When applied, the organic EL element OLED emits little light to display low gray scale. In addition, when the low data voltage V DATA is transmitted, the gate-source voltage V GS of the driving transistor is increased, and a large amount of current I OLED is applied to the pixel electrode, so that the organic EL device emits a lot of light and thus high gray levels are generated. Will be displayed. The data voltage applied to each of the pixel circuits is determined based on the data voltage V DATA level to be displayed.

이와 같이, 표시패널은 선택신호 및 데이터신호에 의해 구동되며, 선택신호는 주사선 구동부가 특정의 직류전압을 공급받아 생성한 신호이며, 데이터 신호는 데이터 구동부에서 특정의 직류전압을 공급받아 생성한 신호이다. 또한 표시패널에도 직류전압(VDD) 및 직류전압(VSS)이 공급되어야 한다. As such, the display panel is driven by the selection signal and the data signal, and the selection signal is a signal generated by the scan line driver by receiving a specific DC voltage, and the data signal is generated by receiving a specific DC voltage from the data driver. to be. Also, a direct current voltage VDD and a direct current voltage VSS must be supplied to the display panel.

도 3 내지 도 5를 참조하여 직류전압 등을 생성하기 위한 종래의 전하 펌핑 회로(charge pumping circuit)에 대하여 보다 상세하게 설명한다. A conventional charge pumping circuit for generating a DC voltage or the like will be described in more detail with reference to FIGS. 3 to 5.

도 3은 종래의 전하 펌핑 회로의 구성을 개략적으로 보여주는 도면이고, 도 4는 전하 펌핑 회로에 입력되는 클록 신호의 파형을 보여주는 도면이다.3 is a view schematically showing the configuration of a conventional charge pumping circuit, and FIG. 4 is a diagram showing a waveform of a clock signal input to the charge pumping circuit.

일반적인 전하 펌핑 회로에서는 트랜지스터가 N개 연속적으로 형성되나, 전하 펌핑 회로에서는 설명의 간략화를 위하여 3개의 트랜지스터 및 3개의 커패시터가 연결된 구조만을 예로써 설명한다. 또한, 트랜지스터는 N형 또는 P형이 모두 가능하나 이하에서 N형 트랜지스터로 구성된 전하 펌핑 회로를 예로써 설명한다. In a typical charge pumping circuit, N transistors are formed in succession, but for the sake of simplicity, only a structure in which three transistors and three capacitors are connected will be described as an example. In addition, although the transistor can be either an N type or a P type, the following describes an example of a charge pumping circuit composed of an N type transistor.

도 3에서와 같이, 전하 펌핑 회로는 트랜지스터(M1, M2, M3) 및 커패시터(C1, C2, C3)를 포함하고, 클록 신호(Clk1, Clk2)에 기초하여 입력전압(VDD)을 전하펌핑하여 출력전압(Vout)을 출력한다. 여기서 클록 신호(Clk1, Clk2)의 스윙폭(swing width)은 0∼VDD이다.As shown in FIG. 3, the charge pumping circuit includes transistors M1, M2, and M3 and capacitors C1, C2, and C3, and charge-pumps the input voltage VDD based on the clock signals Clk1 and Clk2. Output the output voltage (Vout). Here, the swing widths of the clock signals Clk1 and Clk2 are 0 to VDD.

트랜지스터(M1)의 드레인에는 전압(VDD)이 인가되고, 트랜지스터(M1)의 소스와 출력단자 사이에 트랜지스터(M2, M3)가 직렬로 연결된다. 커패시터(C1)는 각각 트랜지스터(M1)의 소스와 클록 신호(Clk1)를 전달하는 신호선 사이에 연결되고, 커패시터(C2)는 트랜지스터(M2)의 소스와 클록 신호(Clk2)를 전달하는 신호선 사이에 연결된다. 그리고 커패시터(C3)는 출력단자와 접지선 사이에 연결된다. The voltage VDD is applied to the drain of the transistor M1, and the transistors M2 and M3 are connected in series between the source and the output terminal of the transistor M1. The capacitor C1 is connected between the source of the transistor M1 and the signal line transmitting the clock signal Clk1, respectively, and the capacitor C2 is connected between the source of the transistor M2 and the signal line transmitting the clock signal Clk2. Connected. The capacitor C3 is connected between the output terminal and the ground line.

다음은 도 4을 참조하여 전하 펌핑 회로의 동작에 대하여 구체적으로 설명한다. Next, the operation of the charge pumping circuit will be described in detail with reference to FIG. 4.

도 4에서 시간(T1) 동안 클록 신호(Clk1)이 로우레벨이면 트랜지스터(M1)는 다이오드 커넥션 구조를 가지므로, 입력전압(VDD)이 인가되면 트랜지스터(M1)는 온되어 노드(A)의 전위는 입력전압(VDD)에서 트랜지스터(M1)의 문턱전압(Vth)만큼을 뺀 전압, 즉 VDD-Vth이 된다. In FIG. 4, when the clock signal Clk1 is at a low level during the time T1, the transistor M1 has a diode connection structure. Therefore, when the input voltage VDD is applied, the transistor M1 is turned on and the potential of the node A is turned on. Is the voltage obtained by subtracting the threshold voltage Vth of the transistor M1 from the input voltage VDD, that is, VDD-Vth.

다음에, 시간(T2) 동안에 클록 신호(Clk1)이 하이레벨이 되면, 노드(A)는 2VDD-Vth로 스윙되고, 그 다음 클록 신호(Clk2)이 로우레벨이 되면, 노드(A)의 전위는 다이오드 커넥팅 되어 있는 트랜지스터(M2)에 의해 노드(B)에 전달되어 노드(B)의 전위는 2VDD-2Vth가 된다. Next, when the clock signal Clk1 becomes high during the time T2, the node A swings to 2VDD-Vth, and then when the clock signal Clk2 becomes low, the potential of the node A is Is transferred to the node B by the diode-connected transistor M2 so that the potential of the node B becomes 2VDD-2Vth.

다음, 시간(T3) 동안에 클록 신호(Clk2)이 하이레벨이 되면, 노드(B)는 3VDD-2Vth로 스윙업된다. 그 다음 클록 신호(Clk2)이 로우레벨이 되면, 노드(B)의 전위는 다이오드 커넥팅 되어 있는 트랜지스터(M3)에 의해 노드(C)에 전달되어 노드(C)의 전위는 3VDD-2Vth가 된다. 그리고 노드(B)는 다시 2VDD-2Vth로 스윙다운된다. Next, when the clock signal Clk2 becomes high during the time T3, the node B swings up to 3VDD-2Vth. Then, when the clock signal Clk2 becomes low level, the potential of the node B is transferred to the node C by the diode-connected transistor M3 so that the potential of the node C becomes 3VDD-2Vth. Node B again swings down to 2VDD-2Vth.

도 5는 도 3의 전하 펌핑 회로의 등가회로도이다.FIG. 5 is an equivalent circuit diagram of the charge pumping circuit of FIG. 3.

도 5에서 다이오드 연결된 트랜지스터(M1, M2, M3)를 등가적으로 다이오드(D1)로 표시하였다. 이와 같은 전하 펌핑 회로(510)는 입력단이 항상 VDD에 연결된 상태이므로 트랜지스터(M1)는 항상 온된 상태이고 누설전류가 항상 흐르게 된다. 또한, 트랜지스터(M1)에 존재하는 저항성분(R1)을 통하여 노드(A)에서 입력단 쪽으로 흐르는 역전류가 생성될 수도 있어 전하 펌핑의 시간이 길어진다는 문제점이 있다. In FIG. 5, diode-connected transistors M1, M2, and M3 are equivalently represented as diodes D1. In the charge pumping circuit 510, since the input terminal is always connected to VDD, the transistor M1 is always on and a leakage current always flows. In addition, a reverse current flowing from the node A toward the input terminal may be generated through the resistive component R1 existing in the transistor M1, which causes a problem in that charge pumping takes a long time.

또한 표시패널에 영상을 표시하기 위해서는 직류전압들이 안정적으로 공급되어야 하며, 직류전압의 안정적인 공급은 표시패널의 표시특성과 직결된다. 따라서, 보다 안정적으로 직류전압을 공급할 수 있으며 전하펌핑 시간을 단축시킬 수 있는 직류전압 생성장치의 개발이 절실히 요구되고 있는 실정이다. In addition, in order to display an image on the display panel, DC voltages must be supplied stably, and stable supply of DC voltage is directly connected to display characteristics of the display panel. Therefore, there is an urgent need for the development of a DC voltage generator that can supply DC voltage more stably and shorten the charge pumping time.

본 발명이 이루고자 하는 기술적 과제는, 보다 안정적으로 직류전압을 생성할 수 있는 전원 공급 장치를 제공하는 것이다.The technical problem to be achieved by the present invention is to provide a power supply device capable of generating a DC voltage more stably.

본 발명의 다른 기술적 과제는, 누설전류 없이 전하펌핑이 가능한 전하 펌핑 회로를 제공하는 것이다.Another technical problem of the present invention is to provide a charge pumping circuit capable of charge pumping without a leakage current.

본 발명의 또 다른 기술적 과제는, 보다 안정적으로 직류전압을 생성할 수 있는 전원 공급 장치를 포함하는 발광 표시 장치를 제공하는 것이다.Another object of the present invention is to provide a light emitting display device including a power supply device capable of generating a DC voltage more stably.

본 발명의 하나의 특징에 따른 전하 펌핑 회로는,A charge pumping circuit according to one aspect of the invention,

입력단자에 연결되는 제1 주전극을 가지는 제1 트랜지스터;A first transistor having a first main electrode connected to an input terminal;

상기 제1 트랜지스터의 제2 주전극에 연결되는 제1 단 및 제1 클록 신호가 인가되는 신호선에 연결되는 제2 단을 가지는 제1 커패시터;A first capacitor having a first end connected to a second main electrode of the first transistor and a second end connected to a signal line to which a first clock signal is applied;

상기 제1 트랜지스터의 제1 주전극과 제1 트랜지스터의 제어전극 사이에 연결되며, 상기 제1 클록 신호에 응답하여 상기 제1 트랜지스터의 제1 주전극과 제어전극 사이의 연결을 스위칭하는 스위칭 소자;A switching element connected between the first main electrode of the first transistor and the control electrode of the first transistor and switching a connection between the first main electrode and the control electrode of the first transistor in response to the first clock signal;

상기 제1 커패시터의 제1 단에 연결되는 제1 주전극, 제1 주전극에 연결되는 제어전극을 가지는 제2 트랜지스터; 및A second transistor having a first main electrode connected to a first end of the first capacitor and a control electrode connected to a first main electrode; And

상기 제2 트랜지스터의 제2 주전극에 연결되는 제1 단 및 제2 클록 신호가 인가되는 신호선에 연결되는 제2 단을 가지는 제2 커패시터를 포함한다. And a second capacitor having a first end connected to a second main electrode of the second transistor and a second end connected to a signal line to which a second clock signal is applied.

상기 제2 클록 신호는 상기 제1 클록 신호의 반전된 신호일 수 있다..The second clock signal may be an inverted signal of the first clock signal.

상기 제1 및 제2 트랜지스터는 동일한 타입의 트랜지스터일 수 있고, 상기 스위칭 소자는 상기 제1 및 제2 트랜지스터와는 다른 타입의 트랜지스터일 수 있다.The first and second transistors may be transistors of the same type, and the switching element may be a transistor of a different type from the first and second transistors.

또한, 전하 펌핑 회로는, 상기 제2 커패시터의 제1 단에 연결되는 제1 주전극, 제1 주전극에 연결되는 제어전극을 가지는 제3 트랜지스터; 및The charge pumping circuit may further include a third transistor having a first main electrode connected to a first end of the second capacitor and a control electrode connected to a first main electrode; And

상기 제3 트랜지스터의 제2 주전극에 연결되는 제1 단 및 기준전위가 인가되는 신호선에 연결되는 제2 단을 가지는 제3 커패시터를 더 포함할 수 있다.The display device may further include a third capacitor having a first terminal connected to the second main electrode of the third transistor and a second terminal connected to a signal line to which a reference potential is applied.

본 발명의 다른 특징에 따른 전원공급장치는,Power supply according to another aspect of the present invention,

제1 클록 신호를 출력하는 발진기;An oscillator for outputting a first clock signal;

상기 제1 클록 신호를 반전하여 제2 클록 신호를 출력하는 인버터;An inverter for inverting the first clock signal and outputting a second clock signal;

상기 제1 클록 신호 및 제2 클록 신호를 입력하여 제1 전압을 출력하는 전하 펌핑 회로; 및A charge pumping circuit configured to output the first voltage by inputting the first clock signal and the second clock signal; And

상기 제1 전압과 제2 전압을 비교하여 상기 발진기의 동작을 제어하는 비교기를 포함하고, Comparators for controlling the operation of the oscillator by comparing the first voltage and the second voltage,

상기 전하 펌핑 회로는 The charge pumping circuit is

제1 주전극이 상기 제1 전압이 입력되는 입력단자에 연결되는 제1 트랜지스터;A first transistor having a first main electrode connected to an input terminal to which the first voltage is input;

제1 단이 상기 제1 트랜지스터의 제2 주전극에 연결되고 제2 단이 제1 클록 신호가 인가되는 신호선에 연결되는 제1 커패시터;A first capacitor having a first end connected to a second main electrode of the first transistor and a second end connected to a signal line to which a first clock signal is applied;

상기 제1 트랜지스터의 제1 주전극과 제1 트랜지스터의 제어전극 사이에 연결되며, 상기 제1 클록 신호에 응답하여 상기 제1 트랜지스터를 다이오드 연결시키는 스위칭 소자를 포함한다. And a switching device connected between the first main electrode of the first transistor and the control electrode of the first transistor and diode-connecting the first transistor in response to the first clock signal.

상기 전하 펌핑 회로는, 제1 주전극이 상기 제1 커패시터의 제1 단과 연결되고, 다이오드 연결되는 제2 트랜지스터; 제1 단이 상기 제2 트랜지스터의 제2 주전극에 연결되고, 제2 단이 상기 제2 클록 신호가 인가되는 신호선에 연결되는 제2 커패시터; 제1 주전극이 상기 제2 커패시터의 제1 단과 연결되고, 다이오드 연결되는 제3 트랜지스터; 및 제1 단이 상기 제3 트랜지스터의 제2 주전극에 연결되고, 제2 단이 기준전위가 인가되는 신호선에 연결되는 제3 커패시터를 더 포함할 수 있다. The charge pumping circuit may include: a second transistor having a first main electrode connected to a first end of the first capacitor and diode connected; A second capacitor having a first end connected to a second main electrode of the second transistor, and a second end connected to a signal line to which the second clock signal is applied; A third transistor having a first main electrode connected to a first end of the second capacitor and diode connected; And a third capacitor having a first end connected to a second main electrode of the third transistor and a second end connected to a signal line to which a reference potential is applied.

또한 전원 공급 장치는, 상기 제2 트랜지스터의 제2 주전극과 상기 제3 트랜지스터의 제1 주전극 사이에 직렬로 연결되며 각각이 다이오드 연결되는 제4 및 제5 트랜지스터; 상기 제4 트랜지스터와 상기 제5 트랜지스터의 사이에 제1 단이 연결되고, 상기 제1 클록 신호가 인가되는 신호선에 제2 단이 연결되는 제4 커패시터; 상기 제5 트랜지스터와 상기 제3 트랜지스터의 사이에 제1 단이 연결되고, 상기 제2 클록 신호가 인가되는 신호선에 제2 단이 연결되는 제5 커패시터를 더 포함할 수 있다. The power supply device may further include: fourth and fifth transistors connected in series between the second main electrode of the second transistor and the first main electrode of the third transistor, each of which is diode-connected; A fourth capacitor connected between the fourth transistor and the fifth transistor and having a second end connected to a signal line to which the first clock signal is applied; The display device may further include a fifth capacitor connected between the fifth transistor and the third transistor, and having a second end connected to a signal line to which the second clock signal is applied.

여기서, 상기 제1, 제2, 제3, 제4 및 제5 트랜지스터는 동일 타입의 트랜지스터일 수 있으며, 상기 스위칭 소자는 상기 상기 제1, 제2, 제3, 제4 및 제5 트랜지스터와는 다른 타입의 트랜지스터일 수 있다. The first, second, third, fourth, and fifth transistors may be transistors of the same type, and the switching element is different from the first, second, third, fourth, and fifth transistors. It may be another type of transistor.

상기 제2 클록 신호는 상기 제1 클록 신호가 반전된 신호일 수 있다. The second clock signal may be a signal in which the first clock signal is inverted.

상기 제1 클록 신호 및 제2 클록 신호의 스윙범위는 0 내지 상기 제1 전압 범위 내일 수 있다. The swing range of the first clock signal and the second clock signal may be in the range of 0 to the first voltage range.

본 발명의 또 다른 특징에 따른 발광 표시 장치는, A light emitting display device according to another aspect of the present invention,

복수의 화소 회로를 포함하는 표시 패널;A display panel including a plurality of pixel circuits;

상기 표시 패널에 데이터 신호를 인가하기 위한 데이터 구동부;A data driver for applying a data signal to the display panel;

상기 표시 패널에 선택 신호를 인가하기 위한 주사 구동부;A scan driver for applying a selection signal to the display panel;

상기 데이터 구동부 및 상기 주사 구동부를 제어하기 위한 패널 제어부; 및A panel controller for controlling the data driver and the scan driver; And

상기 표시 패널, 상기 데이터 구동부, 상기 주사 구동부, 및 상기 패널 제어부 중 적어도 하나에 제1 전압을 공급하기 위한 전원 공급 장치를 포함하며,A power supply device for supplying a first voltage to at least one of the display panel, the data driver, the scan driver, and the panel controller,

상기 전원 공급 장치는,The power supply device,

제1 주전극이 상기 제1 전압이 입력되는 입력단자에 연결되는 제1 트랜지스터;A first transistor having a first main electrode connected to an input terminal to which the first voltage is input;

제1 단이 상기 제1 트랜지스터의 제2 주전극에 연결되고 제2 단이 제1 클록 신호가 인가되는 신호선에 연결되는 제1 커패시터;A first capacitor having a first end connected to a second main electrode of the first transistor and a second end connected to a signal line to which a first clock signal is applied;

상기 제1 트랜지스터의 제1 주전극과 제1 트랜지스터의 제어전극 사이에 연결되며, 상기 제1 클록 신호에 응답하여 상기 제1 트랜지스터를 다이오드 연결시키는 스위칭 소자를 포함하는 전하 펌핑 회로를 포함한다. And a charge pumping circuit connected between the first main electrode of the first transistor and the control electrode of the first transistor, the charge pumping circuit including a switching element for diode-connecting the first transistor in response to the first clock signal.

상기 전하 펌핑 회로는, 제1 주전극이 상기 제1 커패시터의 제1 단과 연결되고, 다이오드 연결되는 제2 트랜지스터; 제1 단이 상기 제2 트랜지스터의 제2 주전극에 연결되고, 제2 단이 상기 제2 클록 신호가 인가되는 신호선에 연결되는 제2 커패시터; 제1 주전극이 상기 제2 커패시터의 제1 단과 연결되고, 다이오드 연결되는 제3 트랜지스터; 및 제1 단이 상기 제3 트랜지스터의 제2 주전극에 연결되고, 제2 단이 기준전위가 인가되는 신호선에 연결되는 제3 커패시터를 더 포함할 수 있다. The charge pumping circuit may include: a second transistor having a first main electrode connected to a first end of the first capacitor and diode connected; A second capacitor having a first end connected to a second main electrode of the second transistor, and a second end connected to a signal line to which the second clock signal is applied; A third transistor having a first main electrode connected to a first end of the second capacitor and diode connected; And a third capacitor having a first end connected to a second main electrode of the third transistor and a second end connected to a signal line to which a reference potential is applied.

상기 제2 트랜지스터의 제2 주전극과 상기 제3 트랜지스터의 제1 주전극 사이에 직렬로 연결되며 각각이 다이오드 연결되는 제4 및 제5 트랜지스터; 상기 제4 트랜지스터와 상기 제5 트랜지스터의 사이에 제1 단이 연결되고, 상기 제1 클록 신호가 인가되는 신호선에 제2 단이 연결되는 제4 커패시터; 상기 제5 트랜지스터와 상기 제3 트랜지스터의 사이에 제1 단이 연결되고, 상기 제2 클록 신호가 인가되는 신호선에 제2 단이 연결되는 제5 커패시터를 더 포함할 수 있다. Fourth and fifth transistors connected in series between the second main electrode of the second transistor and the first main electrode of the third transistor and diode-connected to each other; A fourth capacitor connected between the fourth transistor and the fifth transistor and having a second end connected to a signal line to which the first clock signal is applied; The display device may further include a fifth capacitor connected between the fifth transistor and the third transistor, and having a second end connected to a signal line to which the second clock signal is applied.

상기 제1 클록 신호 및 제2 클록 신호의 스윙범위는 0 내지 상기 제1 전압 범위 내일 수 있다.The swing range of the first clock signal and the second clock signal may be in the range of 0 to the first voltage range.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification.

도 6은 본 발명의 제1 실시예에 따른 발광 표시 장치의 구성을 개략적으로 보여주는 도면이다. 6 is a diagram schematically illustrating a configuration of a light emitting display device according to a first embodiment of the present invention.

발광 표시 장치는 표시패널(100), 주사구동부(200), 데이터구동부(300), 제어부(400) 및 직류전압생성부(500)를 포함한다. The light emitting display device includes a display panel 100, a scan driver 200, a data driver 300, a controller 400, and a DC voltage generator 500.

유기EL 표시패널(100)은 열 방향으로 뻗어 있는 복수의 데이터선(D1-Dm), 행 방향으로 뻗어 있는 복수의 주사선(S1-Sn), 및 복수의 화소회로(10)를 포함한다. 데이터선(D1-Dm)은 화상 신호를 나타내는 데이터 신호를 화소회로로 전달하며, 주사선(S1-Sn)은 선택 신호를 화소회로로 전달한다. 화소회로는 이웃한 두 데이터선(D1-Dm)과 이웃한 두 주사선(S1-Sn)에 의해 정의되는 화소 영역에 형성되어 있다.The organic EL display panel 100 includes a plurality of data lines D1 -Dm extending in a column direction, a plurality of scan lines S1 -Sn extending in a row direction, and a plurality of pixel circuits 10. The data lines D1 -Dm transfer data signals representing image signals to the pixel circuits, and the scan lines S1 -Sn transfer selection signals to the pixel circuits. The pixel circuit is formed in a pixel region defined by two neighboring data lines D1-Dm and two neighboring scan lines S1-Sn.

제어부(400)는 외부로부터 R, G, B 영상신호, 동기신호(Vsync) 등을 입력받아 주사구동부(200) 및 데이터구동부(300)를 제어한다. 주사 구동부(200)는 제어부(400)로부터 동기신호(Vsync) 등의 신호를 받아 주사선(S1-Sn)에 각각 선택 신호를 순차적으로 생성하여 인가한다. 데이터 구동부(300)는 제어부(400)로부터 R, G, B 영상신호, 등을 수신하여 데이터선(D1-Dm)에 R, G, B 영상신호에 대응되는 데이터 전압을 인가한다. 직류전압 생성부(500)는 누설전류의 영향을 줄여 빠른 속도록 전하펌핑되는 전하 펌핑 회로를 포함하여 표시패널(100), 주사 구동부(200) 및 데이터 구동부(300)에서 요구되는 소정의 직류전압들을 안정적으로 생성하여 출력한다.The controller 400 receives an R, G, B image signal, a synchronization signal Vsync, and the like from the outside to control the scan driver 200 and the data driver 300. The scan driver 200 receives a signal such as a synchronization signal Vsync from the controller 400 and sequentially generates and applies a selection signal to the scan lines S1 -Sn. The data driver 300 receives the R, G, and B image signals from the controller 400 and applies data voltages corresponding to the R, G, and B image signals to the data lines D1 to Dm. The DC voltage generator 500 includes a charge pumping circuit which is charge-pumped at a rapid rate by reducing the influence of leakage current, and thus, a predetermined DC voltage required by the display panel 100, the scan driver 200, and the data driver 300. It stably generates and outputs them.

도 7은 도 6의 직류전압 생성부(500)의 일부 구성을 개략적으로 보여주는 도면이다. FIG. 7 is a diagram schematically illustrating some components of the DC voltage generator 500 of FIG. 6.

전원 공급 장치인 직류전압 생성부(500)은 전하 펌핑 회로(510), 비교기(520), 오실레이터(530) 및 반전기(540)를 포함하며, 특정 크기의 직류전압을 생성하여 출력한다. The DC voltage generator 500, which is a power supply device, includes a charge pumping circuit 510, a comparator 520, an oscillator 530, and an inverter 540, and generates and outputs a DC voltage having a specific size.

구체적으로, 비교기(520)는 특정의 기준전압(Vref)과 출력전압(Vout)을 비교하여 출력전압(Vout)이 기준전압(Vref)보다 낮으면 인에이블(Enable) 신호를 출력한다. 오실레이터(530)는 비교기(520)로부터 인에이블 신호가 입력되면 특정 클록 신호(Clk1)를 생성하여 출력한다. 반전기(540)는 오실레이터(530)에서 출력된 클록 신호(Clk1)을 반전시켜 반전된 클록 신호(Clk2)을 생성하여 출력한다. 전하 펌핑 회로(510)는 클록 신호(Clk1) 및 클록 신호(Clk2)에 기초하여 전하펌핑하여 출력전압을 증가시킨다. In detail, the comparator 520 compares the specific reference voltage Vref with the output voltage Vout and outputs an enable signal when the output voltage Vout is lower than the reference voltage Vref. The oscillator 530 generates and outputs a specific clock signal Clk1 when the enable signal is input from the comparator 520. The inverter 540 inverts the clock signal Clk1 output from the oscillator 530 to generate and output the inverted clock signal Clk2. The charge pumping circuit 510 charge pumps based on the clock signal Clk1 and the clock signal Clk2 to increase the output voltage.

이하에서는 도 8 및 도 9를 참조하여 본 발명의 제1 실시예에 따른 전하 펌핑 회로에 대하여 보다 상세하게 설명한다. Hereinafter, the charge pumping circuit according to the first embodiment of the present invention will be described in more detail with reference to FIGS. 8 and 9.

도 8은 본 발명의 제1 실시예에 따른 전하 펌핑 회로(510)의 구성을 개략적으로 보여주는 도면이고, 도 9는 전하 펌핑 회로(510)의 동작을 설명하기 위한 클록 신호의 파형을 보여주는 도면이다. FIG. 8 is a diagram schematically showing the configuration of the charge pumping circuit 510 according to the first embodiment of the present invention, and FIG. 9 is a diagram showing a waveform of a clock signal for explaining the operation of the charge pumping circuit 510. .

도 8에서와 같이, 전하 펌핑 회로(510)는 다이오드 연결되는 트랜지스터(M1)에 스위칭소자(M4)를 더 포함한다. As shown in FIG. 8, the charge pumping circuit 510 further includes a switching device M4 in the transistor M1 that is diode-connected.

전하 펌핑 회로(510)는 N형 트랜지스터(M1, M2, M3), P형 트랜지스터(M4) 및 일단에 클록 신호(Clk1, Clk2)가 인가되는 커패시터(C1, C2, C3)를 포함한다. 여기서, 클록 신호(Clk1, Clk2)의 스윙폭(swing width)은 0∼VDD이다. 본 실시예에서는 트랜지스터(M1, M2, M3)는 N형이고, 트랜지스터(M4)는 P형으로 구현하였으나, 이에 한정되는 것은 아니다. The charge pumping circuit 510 includes N-type transistors M1, M2, and M3, P-type transistor M4, and capacitors C1, C2, and C3 to which clock signals Clk1 and Clk2 are applied to one end. Here, the swing widths of the clock signals Clk1 and Clk2 are 0 to VDD. In the present embodiment, the transistors M1, M2, and M3 are N-type, and the transistor M4 is P-type, but the present invention is not limited thereto.

트랜지스터(M1)의 드레인에는 전압(VDD)이 인가되고, 트랜지스터(M1)의 소스와 출력단자 사이에 트랜지스터(M2, M3)가 직렬로 연결된다. 커패시터(C1)는 각각 트랜지스터(M1)의 소스와 클록 신호(Clk1)를 전달하는 신호선 사이에 연결되고, 커패시터(C2)는 트랜지스터(M2)의 소스와 클록 신호(Clk2)를 전달하는 신호선 사이에 연결된다. 커패시터(C3)는 트랜지스터(M3)의 소스와 접지선 사이에 연결된다. 그리고, 트랜지스터(M4)는 게이트전극이 클록 신호(Clk1)를 전달하는 신호선에 연결되어, 클록 신호(Clk1)에 응답하여 트랜지스터(M1)를 다이오드 연결시킨다. The voltage VDD is applied to the drain of the transistor M1, and the transistors M2 and M3 are connected in series between the source and the output terminal of the transistor M1. The capacitor C1 is connected between the source of the transistor M1 and the signal line transmitting the clock signal Clk1, respectively, and the capacitor C2 is connected between the source of the transistor M2 and the signal line transmitting the clock signal Clk2. Connected. The capacitor C3 is connected between the source of the transistor M3 and the ground line. The transistor M4 is connected to a signal line through which a gate electrode transfers the clock signal Clk1, and diode-connects the transistor M1 in response to the clock signal Clk1.

도 9에서 시간(T1) 동안 클록 신호(Clk1)가 로우레벨이면, P형 트랜지스터(M4)는 온되어 트랜지스터(M1)가 다이오드 연결된다. 따라서 입력전압(VDD)은 노드(A)에 전달되어 노드(A)의 전위는 입력전압(VDD)에서 트랜지스터(M1)의 문턱전압(Vth)만큼을 뺀 전압, 즉 VDD-Vth이 된다. In FIG. 9, if the clock signal Clk1 is low during the time T1, the P-type transistor M4 is turned on to diode-connect the transistor M1. Therefore, the input voltage VDD is transmitted to the node A so that the potential of the node A becomes a voltage obtained by subtracting the threshold voltage Vth of the transistor M1 from the input voltage VDD, that is, VDD-Vth.

다음에, 시간(T2) 동안에 클록 신호(Clk1)이 하이레벨이 되면, 노드(A)는 2VDD-Vth로 스윙업된다. 노드(A)의 전위는 다이오드 커넥팅 되어 있는 트랜지스터(M2)에 의해 노드(B)에 전달되어 노드(B)의 전위는 2VDD-2Vth가 된다. Next, when the clock signal Clk1 becomes high during the time T2, the node A swings up to 2VDD-Vth. The potential of the node A is transferred to the node B by the diode-connected transistor M2 so that the potential of the node B becomes 2VDD-2Vth.

다음, 시간(T3) 동안에 클록 신호(Clk2)이 하이레벨이 되면, 노드(B)는 3VDD-2Vth로 스윙업된다. 그 다음 클록 신호(Clk2)이 로우레벨이 되면, 노드(B)의 전위는 다이오드 커넥팅 되어 있는 트랜지스터(M3)에 의해 노드(C)에 전달되어 노드(C)의 전위는 3VDD-2Vth가 된다. 그리고 노드(B)는 다시 2VDD-2Vth로 스윙다운된다. Next, when the clock signal Clk2 becomes high during the time T3, the node B swings up to 3VDD-2Vth. Then, when the clock signal Clk2 becomes low level, the potential of the node B is transferred to the node C by the diode-connected transistor M3 so that the potential of the node C becomes 3VDD-2Vth. Node B again swings down to 2VDD-2Vth.

이와 같이 본 발명의 실시예에 따른 전하 펌핑 회로(510)에 따르면, 트랜지스터(M1)는 트랜지스터(M4)에 의해 클록 신호(Clk1)에 응답하여 턴온 또는 턴오프된다. 따라서 트랜지스터(M1)가 항상 온 되는 전하 펌핑 회로(510)에서 발생하던 누설전류 또는 역전류경로가 형성되지 않아 보다 안정적으로 전하펌핑을 수행할 수 있다. As described above, according to the charge pumping circuit 510, the transistor M1 is turned on or turned off in response to the clock signal Clk1 by the transistor M4. Therefore, since the leakage current or the reverse current path generated in the charge pumping circuit 510 in which the transistor M1 is always on is not formed, charge pumping can be performed more stably.

도 10는 도 8의 전하 펌핑 회로(510)의 등가회로도이다. 10 is an equivalent circuit diagram of the charge pumping circuit 510 of FIG. 8.

도 10에서는, 도 8에서 다이오드 연결된 트랜지스터들(M1, M2, M3)을 등가적으로 다이오드(D1, D2, D3)로 표시하였으며, 트랜지스터(M1)의 저항성분을 저항(R1)으로 표시하였다. In FIG. 10, diode-connected transistors M1, M2, and M3 are equivalently represented as diodes D1, D2, and D3 in FIG. 8, and a resistance component of the transistor M1 is represented by a resistor R1.

도 10에서와 같이, 전하 펌핑 회로(510)는 입력단과 다이오드(D1)의 캐소드전극 사이에 스위치(SW1)를 마련함으로써 다이오드(D1)의 애노드전극이 항상 VDD에 연결된 상태이더라도 누설전류가 발생하지 않을 뿐만 아니라 저항성분(R1)을 통하여 노드(A)에서 입력단 쪽으로 흐르는 역전류가 생성되는 것도 방지할 수 있어 고속으로 전하펌핑을 수행할 수 있다. As shown in FIG. 10, the charge pumping circuit 510 provides a switch SW1 between the input terminal and the cathode electrode of the diode D1 so that a leakage current does not occur even when the anode electrode of the diode D1 is always connected to VDD. In addition, it is possible to prevent the generation of reverse current flowing from the node A to the input terminal through the resistance component R1, thereby performing charge pumping at a high speed.

도 11 및 도 12을 참조하여 본 발명의 제2 실시예에 대하여 설명한다. A second embodiment of the present invention will be described with reference to FIGS. 11 and 12.

도 11은 본 발명의 제2 실시예에 따른 전하 펌핑 회로(610)의 구성을 보여주는 도면이고, 도 12는 전하 펌핑 회로(610)에 인가되는 클록 신호(Clk1) 및 클록 신호(Clk2)의 파형을 보여주는 도면이다. FIG. 11 is a diagram illustrating a configuration of a charge pumping circuit 610 according to a second exemplary embodiment of the present invention, and FIG. 12 is a waveform of a clock signal Clk1 and a clock signal Clk2 applied to the charge pumping circuit 610. The figure showing.

도 11의 전하 펌핑 회로(610)는 6개의 트랜지스터들을 포함한다.The charge pumping circuit 610 of FIG. 11 includes six transistors.

구체적으로, 전하 펌핑 회로(610)는 다이오드 연결된 N형 트랜지스터(M1, M2, M3, M5, M6), P형 트랜지스터(M4) 및 커패시터(C1, C2, C3, C4, C5)를 포함한다. Specifically, the charge pumping circuit 610 includes diode-connected N-type transistors M1, M2, M3, M5, M6, P-type transistor M4, and capacitors C1, C2, C3, C4, C5.

트랜지스터(M1)의 드레인에는 전압(VDD)이 인가되고, 트랜지스터(M1)의 소스와 출력단자 사이에 트랜지스터들(M2 내지 M6)가 직렬로 연결된다. 커패시터(C1, C3)는 각각 트랜지스터(M1) 및 트랜지스터(M3)의 소스와 클록 신호(Clk1)를 전달하는 신호선 사이에 연결되고, 커패시터(C2, C4)는 각각 트랜지스터(M2) 및 트랜재스터(M4)의 소스와 클록 신호(Clk2)를 전달하는 신호선 사이에 연결된다. 커패시터(C5)는 트랜지스터(M3)의 소스와 접지선 사이에 연결된다. 그리고, 트랜지스터(M4)는 게이트전극이 클록 신호(Clk1)를 전달하는 신호선에 연결되어, 클록 신호(Clk1)에 응답하여 트랜지스터(M1)를 다이오드 연결시킨다. The voltage VDD is applied to the drain of the transistor M1, and the transistors M2 to M6 are connected in series between the source and the output terminal of the transistor M1. Capacitors C1 and C3 are connected between the transistor M1 and the source of transistor M3 and the signal line carrying the clock signal Clk1, respectively, and capacitors C2 and C4 are respectively transistors M2 and transistors. It is connected between the source of M4 and the signal line which transfers the clock signal Clk2. The capacitor C5 is connected between the source of the transistor M3 and the ground line. The transistor M4 is connected to a signal line through which a gate electrode transfers the clock signal Clk1, and diode-connects the transistor M1 in response to the clock signal Clk1.

먼저, 도 12에서 시간(T1) 동안, 클록 신호(Clk1)가 로우레벨이면, P형 트랜지스터(M4)는 온되어 트랜지스터(M1)가 다이오드 연결된다. 따라서 입력전압(VDD)은 노드(A)에 전달되어 노드(A)의 전위는 입력전압(VDD)에서 트랜지스터(M1)의 문턱전압(Vth)만큼을 뺀 전압, 즉 VDD-Vth이 된다. First, in the time T1 of FIG. 12, when the clock signal Clk1 is low level, the P-type transistor M4 is turned on so that the transistor M1 is diode connected. Therefore, the input voltage VDD is transmitted to the node A so that the potential of the node A becomes a voltage obtained by subtracting the threshold voltage Vth of the transistor M1 from the input voltage VDD, that is, VDD-Vth.

다음에, 시간(T2) 동안에, 클록 신호(Clk1)이 하이레벨이 되면, 노드(A)는 2VDD-Vth로 스윙업된다. 노드(A)의 전위는 다이오드 커넥팅 되어 있는 트랜지스터(M2)에 의해 노드(B)에 전달되어 노드(B)의 전위는 2VDD-2Vth가 된다. Next, during the time T2, when the clock signal Clk1 becomes high level, the node A swings up to 2VDD-Vth. The potential of the node A is transferred to the node B by the diode-connected transistor M2 so that the potential of the node B becomes 2VDD-2Vth.

다음, 시간(T3) 동안에, 클록 신호(Clk2)이 하이레벨이 되면, 노드(B)는 3VDD-2Vth로 스윙업된다. 그 다음 클록 신호(Clk2)이 로우레벨이 되면, 노드(B)의 전위는 다이오드 커넥팅 되어 있는 트랜지스터(M3)에 의해 노드(C)에 전달되어 노드(C)의 전위는 3VDD-3Vth가 된다. Next, during the time T3, when the clock signal Clk2 goes high, the node B swings up to 3VDD-2Vth. Then, when the clock signal Clk2 is at the low level, the potential of the node B is transferred to the node C by the diode-connected transistor M3 so that the potential of the node C becomes 3VDD-3Vth.

시간(T4) 동안에, 클록 신호(Clk1)이 하이레벨이 되면, 노드(C)는 4VDD-3Vth로 스윙업된다. 노드(C)의 전위는 다이오드 커넥팅 되어 있는 트랜지스터(M5)에 의해 노드(D)에 전달되어 노드(D)의 전위는 4VDD-4Vth가 된다. During the time T4, when the clock signal Clk1 goes high, the node C swings up to 4VDD-3Vth. The potential of the node C is transferred to the node D by the diode-connected transistor M5 so that the potential of the node D becomes 4VDD-4Vth.

시간(T5) 동안에, 클록 신호(Clk2)이 하이레벨이 되면, 노드(D)는 5VDD-4Vth로 스윙업되어 출력전압(Vout)로 5VDD-Vth가 출력된다.During the time T5, when the clock signal Clk2 becomes high, the node D swings up to 5VDD-4Vth and 5VDD-Vth is outputted to the output voltage Vout.

이와 같이 본 발명의 실시예에 따른 전하 펌핑 회로(610)에 따르면, 트랜지스터(M1)는 트랜지스터(M4)에 의해 클록 신호(Clk1)에 응답하여 턴온 또는 턴오프된다. 따라서 트랜지스터(M1)가 항상 온 되는 전하 펌핑 회로(510)에서 발생하던 누설전류 또는 역전류경로가 형성되지 않아 보다 안정적으로 전하펌핑을 수행할 수 있다. As described above, according to the charge pumping circuit 610, the transistor M1 is turned on or turned off in response to the clock signal Clk1 by the transistor M4. Therefore, since the leakage current or the reverse current path generated in the charge pumping circuit 510 in which the transistor M1 is always on is not formed, charge pumping can be performed more stably.

이상에서 본 발명의 바람직한 실시예로서 유기EL 표시장치에 대하여 상세하게 설명하였지만, 본 발명은 유기EL 표시장치에 한정되는 것이 아니라 모든 전원 공급 장치를 필요로 하는 표시장치에 적용될 수 있다. 즉, 본 발명의 권리범위는 앞서 설명한 실시예에 한정되는 것이 아니며, 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the organic EL display device has been described in detail as a preferred embodiment of the present invention, the present invention is not limited to the organic EL display device but can be applied to a display device requiring all power supply devices. That is, the scope of the present invention is not limited to the above-described embodiments, and various modifications and improvements of those skilled in the art using the basic concept of the present invention defined in the claims also belong to the scope of the present invention.

본 발명에 따른 전하 펌핑 회로를 포함하는 직류전압공급장치는, 전압(VDD)이 인가되는 입력단과 게이트전극이 다이오드 연결되는 트랜지스터에 클록 신호에 따라 온/오프되는 스위칭 소자를 연결함으로써, 전하 펌핑 회로에서 발생할 수 있는 누설전류를 방지하여 전하펌핑에 소요되는 시간을 줄일 수 있다. 따라서 보다 빠른 전하펌핑을 수행함으로써 보다 안정적으로 직류전압을 공급할 수 있다.In the DC voltage supply device including the charge pumping circuit according to the present invention, a charge pumping circuit is connected to an input terminal to which a voltage VDD is applied and a switching element turned on / off according to a clock signal to a transistor to which a gate electrode is diode-connected. The time required for charge pumping can be reduced by preventing leakage current that may occur in the system. Therefore, it is possible to supply DC voltage more stably by performing faster charge pumping.

도 1은 유기 전계 발광 소자의 개념도이다.1 is a conceptual diagram of an organic EL device.

도 2는 종래의 능동 구동 방식의 화소 회로를 대표적으로 보여주는 도면이다. 2 is a diagram schematically showing a pixel circuit of a conventional active driving method.

도 3은 종래의 전하 펌핑 회로의 구성을 보여주는 도면이다.3 is a view showing the configuration of a conventional charge pumping circuit.

도 4는 도 3의 전하 펌핑 회로에 입력되는 클록 신호의 파형을 보여주는 도면이다.4 is a diagram illustrating a waveform of a clock signal input to the charge pumping circuit of FIG. 3.

도 5는 도 4의 전하 펌핑 회로의 등가회로도이다.FIG. 5 is an equivalent circuit diagram of the charge pumping circuit of FIG. 4.

도 6은 본 발명의 실시예에 따른 발광 표시 장치의 구성을 개략적으로 보여주는 도면이다. 6 is a diagram schematically illustrating a configuration of a light emitting display device according to an embodiment of the present invention.

도 7은 도 6의 직류전압 생성부(500)의 일부 구성을 개략적으로 보여주는 도면이다. FIG. 7 is a diagram schematically illustrating some components of the DC voltage generator 500 of FIG. 6.

도 8은 본 발명의 제1 실시예에 따른 전하 펌핑 회로(510)의 구성을 개략적으로 보여주는 도면이다.8 is a diagram schematically showing the configuration of the charge pumping circuit 510 according to the first embodiment of the present invention.

도 9는 전하 펌핑 회로(510)의 동작을 설명하기 위한 클록 신호의 파형도이다. 9 is a waveform diagram of a clock signal for explaining the operation of the charge pumping circuit 510.

도 10은 도 8의 전하 펌핑 회로(510)의 등가회로도이다. FIG. 10 is an equivalent circuit diagram of the charge pumping circuit 510 of FIG. 8.

도 11은 본 발명의 제2 실시예에 따른 전하 펌핑 회로(610)의 구성을 보여주는 도면이다. 11 is a diagram illustrating a configuration of a charge pumping circuit 610 according to a second embodiment of the present invention.

도 12는 전하 펌핑 회로(610)에 인가되는 클록 신호(Clk1) 및 클록 신호(Clk2)의 파형을 보여주는 도면이다.12 is a diagram illustrating waveforms of a clock signal Clk1 and a clock signal Clk2 applied to the charge pumping circuit 610.

Claims (16)

전하 펌핑 회로에 있어서,In a charge pumping circuit, 입력단자에 연결되는 제1 주전극을 가지는 제1 트랜지스터;A first transistor having a first main electrode connected to an input terminal; 상기 제1 트랜지스터의 제2 주전극에 연결되는 제1 단 및 제1 클록 신호가 인가되는 신호선에 연결되는 제2 단을 가지는 제1 커패시터;A first capacitor having a first end connected to a second main electrode of the first transistor and a second end connected to a signal line to which a first clock signal is applied; 상기 제1 트랜지스터의 제1 주전극과 제1 트랜지스터의 제어전극 사이에 연결되며, 상기 제1 클록 신호에 응답하여 상기 제1 트랜지스터의 제1 주전극과 제어전극 사이의 연결을 스위칭하는 스위칭 소자;A switching element connected between the first main electrode of the first transistor and the control electrode of the first transistor and switching a connection between the first main electrode and the control electrode of the first transistor in response to the first clock signal; 상기 제1 커패시터의 제1 단에 연결되는 제1 주전극, 제1 주전극에 연결되는 제어전극을 가지는 제2 트랜지스터; 및A second transistor having a first main electrode connected to a first end of the first capacitor and a control electrode connected to a first main electrode; And 상기 제2 트랜지스터의 제2 주전극에 연결되는 제1 단 및 제2 클록 신호가 인가되는 신호선에 연결되는 제2 단을 가지는 제2 커패시터A second capacitor having a first end connected to a second main electrode of the second transistor and a second end connected to a signal line to which a second clock signal is applied 를 포함하는 전하 펌핑 회로.Charge pumping circuit comprising a. 제1항에 있어서, The method of claim 1, 상기 제2 클록 신호는 상기 제1 클록 신호의 반전된 신호인 전하 펌핑 회로.The second clock signal is an inverted signal of the first clock signal. 제1항에 있어서, The method of claim 1, 상기 제1 및 제2 트랜지스터는 동일한 타입의 트랜지스터인 전하 펌핑 회로.And the first and second transistors are transistors of the same type. 제3항에 있어서, The method of claim 3, 상기 스위칭 소자는 상기 제1 및 제2 트랜지스터와는 다른 타입의 트랜지스터인 전하 펌핑 회로.And said switching element is a transistor of a different type from said first and second transistors. 제1항에 있어서,The method of claim 1, 상기 제2 커패시터의 제1 단에 연결되는 제1 주전극, 제1 주전극에 연결되는 제어전극을 가지는 제3 트랜지스터; 및A third transistor having a first main electrode connected to a first end of the second capacitor and a control electrode connected to a first main electrode; And 상기 제3 트랜지스터의 제2 주전극에 연결되는 제1 단 및 기준전위가 인가되는 신호선에 연결되는 제2 단을 가지는 제3 커패시터A third capacitor having a first end connected to a second main electrode of the third transistor and a second end connected to a signal line to which a reference potential is applied 를 더 포함하는 전하 펌핑 회로.Charge pumping circuit further comprising. 전원공급장치에 있어서,In the power supply, 제1 클록 신호를 출력하는 발진기;An oscillator for outputting a first clock signal; 상기 제1 클록 신호를 반전하여 제2 클록 신호를 출력하는 인버터;An inverter for inverting the first clock signal and outputting a second clock signal; 상기 제1 클록 신호 및 제2 클록 신호를 입력하여 제1 전압을 출력하는 전하 펌핑 회로; 및A charge pumping circuit configured to output the first voltage by inputting the first clock signal and the second clock signal; And 상기 제1 전압과 제2 전압을 비교하여 상기 발진기의 동작을 제어하는 비교기를 포함하고, Comparators for controlling the operation of the oscillator by comparing the first voltage and the second voltage, 상기 전하 펌핑 회로는 The charge pumping circuit is 제1 주전극이 상기 제1 전압이 입력되는 입력단자에 연결되는 제1 트랜지스터;A first transistor having a first main electrode connected to an input terminal to which the first voltage is input; 제1 단이 상기 제1 트랜지스터의 제2 주전극에 연결되고 제2 단이 제1 클록 신호가 인가되는 신호선에 연결되는 제1 커패시터;A first capacitor having a first end connected to a second main electrode of the first transistor and a second end connected to a signal line to which a first clock signal is applied; 상기 제1 트랜지스터의 제1 주전극과 제1 트랜지스터의 제어전극 사이에 연결되며, 상기 제1 클록 신호에 응답하여 상기 제1 트랜지스터의 제1 주전극과 제1 트랜지스터의 제어전극 사이에 연결을 스위칭 하는 스위칭 소자를 포함하는 전원 공급 장치.A connection between the first main electrode of the first transistor and the control electrode of the first transistor and switching a connection between the first main electrode of the first transistor and the control electrode of the first transistor in response to the first clock signal. Power supply comprising a switching element. 제6항에 있어서, The method of claim 6, 상기 전하 펌핑 회로는, The charge pumping circuit, 제1 주전극이 상기 제1 커패시터의 제1 단과 연결되고, 다이오드 연결되는 제2 트랜지스터;A second transistor having a first main electrode connected to a first end of the first capacitor and diode connected; 제1 단이 상기 제2 트랜지스터의 제2 주전극에 연결되고, 제2 단이 상기 제2 클록 신호가 인가되는 신호선에 연결되는 제2 커패시터;A second capacitor having a first end connected to a second main electrode of the second transistor, and a second end connected to a signal line to which the second clock signal is applied; 제1 주전극이 상기 제2 커패시터의 제1 단과 연결되고, 다이오드 연결되는 제3 트랜지스터;A third transistor having a first main electrode connected to a first end of the second capacitor and diode connected; 제1 단이 상기 제3 트랜지스터의 제2 주전극에 연결되고, 제2 단에는 기준전위가 인가되는 신호선에 연결되는 제3 커패시터를 더 포함하는 전원 공급 장치.And a first capacitor connected to a second main electrode of the third transistor, and a second capacitor connected to a signal line to which a reference potential is applied. 제7항에 있어서, The method of claim 7, wherein 상기 제2 트랜지스터의 제2 주전극과 상기 제3 트랜지스터의 제1 주전극 사이에 직렬로 연결되며 각각이 다이오드 연결되는 제4 및 제5 트랜지스터;Fourth and fifth transistors connected in series between the second main electrode of the second transistor and the first main electrode of the third transistor and diode-connected to each other; 상기 제4 트랜지스터와 상기 제5 트랜지스터의 사이에 제1 단이 연결되고, 상기 제1 클록 신호가 인가되는 신호선에 제2 단이 연결되는 제4 커패시터;A fourth capacitor connected between the fourth transistor and the fifth transistor and having a second end connected to a signal line to which the first clock signal is applied; 상기 제5 트랜지스터와 상기 제3 트랜지스터의 사이에 제1 단이 연결되고, 상기 제2 클록 신호가 인가되는 신호선에 제2 단이 연결되는 제5 커패시터를 더 포함하는 전원 공급 장치.And a fifth capacitor connected between the fifth transistor and the third transistor, and having a second end connected to a signal line to which the second clock signal is applied. 제6항 내지 제8항 중 어느 한 항에 있어서,The method according to any one of claims 6 to 8, 상기 제1, 제2, 제3, 제4 및 제5 트랜지스터는 동일한 타입의 트랜지스터인 전원 공급 장치.And the first, second, third, fourth and fifth transistors are transistors of the same type. 제9항에 있어서,The method of claim 9, 상기 스위칭 소자는 상기 제1, 제2, 제3, 제4 및 제5 트랜지스터와 다른 타입의 트랜지스터인 전원 공급 장치.And the switching element is a transistor of a different type from the first, second, third, fourth and fifth transistors. 제9항에 있어서,The method of claim 9, 상기 제2 클록 신호는 상기 제1 클록 신호가 반전된 신호인 전원 공급 장치.And the second clock signal is a signal in which the first clock signal is inverted. 제11항에 있어서,The method of claim 11, 상기 제1 클록 신호 및 제2 클록 신호의 스윙범위는 0 내지 상기 제1 전압 범위 내인 전원 공급 장치.And a swing range of the first clock signal and the second clock signal is 0 to the first voltage range. 발광 표시 장치에 있어서, In the light emitting display device, 복수의 화소 회로를 포함하는 표시 패널;A display panel including a plurality of pixel circuits; 상기 표시 패널에 데이터 신호를 인가하기 위한 데이터 구동부;A data driver for applying a data signal to the display panel; 상기 표시 패널에 선택 신호를 인가하기 위한 주사 구동부;A scan driver for applying a selection signal to the display panel; 상기 데이터 구동부 및 상기 주사 구동부를 제어하기 위한 패널 제어부; 및A panel controller for controlling the data driver and the scan driver; And 상기 표시 패널, 상기 데이터 구동부, 상기 주사 구동부, 및 상기 패널 제어부 중 적어도 하나에 제1 전압을 공급하기 위한 전원 공급 장치를 포함하며,A power supply device for supplying a first voltage to at least one of the display panel, the data driver, the scan driver, and the panel controller, 상기 전원 공급 장치는,The power supply device, 제1 주전극이 상기 제1 전압이 입력되는 입력단자에 연결되는 제1 트랜지스터;A first transistor having a first main electrode connected to an input terminal to which the first voltage is input; 제1 단이 상기 제1 트랜지스터의 제2 주전극에 연결되고 제2 단이 제1 클록 신호가 인가되는 신호선에 연결되는 제1 커패시터;A first capacitor having a first end connected to a second main electrode of the first transistor and a second end connected to a signal line to which a first clock signal is applied; 상기 제1 트랜지스터의 제1 주전극과 제1 트랜지스터의 제어전극 사이에 연결되며, 상기 제1 클록 신호에 응답하여 상기 제1 트랜지스터를 다이오드 연결시키는 스위칭 소자를 포함하는 전하 펌핑 회로를 포함하는 발광 표시 장치.A light emitting display comprising a charge pumping circuit connected between a first main electrode of the first transistor and a control electrode of the first transistor, the charge pumping circuit including a switching element for diode-connecting the first transistor in response to the first clock signal Device. 제13항에 있어서, The method of claim 13, 상기 전하 펌핑 회로는, The charge pumping circuit, 제1 주전극이 상기 제1 커패시터의 제1 단과 연결되고, 다이오드 연결되는 제2 트랜지스터;A second transistor having a first main electrode connected to a first end of the first capacitor and diode connected; 제1 단이 상기 제2 트랜지스터의 제2 주전극에 연결되고, 제2 단이 상기 제2 클록 신호가 인가되는 신호선에 연결되는 제2 커패시터;A second capacitor having a first end connected to a second main electrode of the second transistor, and a second end connected to a signal line to which the second clock signal is applied; 제1 주전극이 상기 제2 커패시터의 제1 단과 연결되고, 다이오드 연결되는 제3 트랜지스터;A third transistor having a first main electrode connected to a first end of the second capacitor and diode connected; 제1 단이 상기 제3 트랜지스터의 제2 주전극에 연결되고, 제2 단이 기준전위가 인가되는 신호선에 연결되는 제3 커패시터를 더 포함하는 발광 표시 장치.And a third capacitor having a first end connected to a second main electrode of the third transistor and a second end connected to a signal line to which a reference potential is applied. 제14항에 있어서, The method of claim 14, 상기 제2 트랜지스터의 제2 주전극과 상기 제3 트랜지스터의 제1 주전극 사이에 직렬로 연결되며 각각이 다이오드 연결되는 제4 및 제5 트랜지스터;Fourth and fifth transistors connected in series between the second main electrode of the second transistor and the first main electrode of the third transistor and diode-connected to each other; 상기 제4 트랜지스터와 상기 제5 트랜지스터의 사이에 제1 단이 연결되고, 상기 제1 클록 신호가 인가되는 신호선에 제2 단이 연결되는 제4 커패시터;A fourth capacitor connected between the fourth transistor and the fifth transistor and having a second end connected to a signal line to which the first clock signal is applied; 상기 제5 트랜지스터와 상기 제3 트랜지스터의 사이에 제1 단이 연결되고, 상기 제2 클록 신호가 인가되는 신호선에 제2 단이 연결되는 제5 커패시터를 더 포함하는 발광 표시 장치.And a fifth capacitor connected between the fifth transistor and the third transistor, and having a second end connected to a signal line to which the second clock signal is applied. 제15항에 있어서,The method of claim 15, 상기 제1 클록 신호 및 제2 클록 신호의 스윙범위는 0 내지 상기 제1 전압 범위 내인 전원 공급 장치.And a swing range of the first clock signal and the second clock signal is 0 to the first voltage range.
KR1020040038263A 2004-05-28 2004-05-28 Charge pumping circuit, power supply and display device using the same KR100578847B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040038263A KR100578847B1 (en) 2004-05-28 2004-05-28 Charge pumping circuit, power supply and display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040038263A KR100578847B1 (en) 2004-05-28 2004-05-28 Charge pumping circuit, power supply and display device using the same

Publications (2)

Publication Number Publication Date
KR20050112841A true KR20050112841A (en) 2005-12-01
KR100578847B1 KR100578847B1 (en) 2006-05-11

Family

ID=37287661

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040038263A KR100578847B1 (en) 2004-05-28 2004-05-28 Charge pumping circuit, power supply and display device using the same

Country Status (1)

Country Link
KR (1) KR100578847B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114844348A (en) * 2021-02-02 2022-08-02 圣邦微电子（北京）股份有限公司 Power supply circuit, display panel and display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114844348A (en) * 2021-02-02 2022-08-02 圣邦微电子（北京）股份有限公司 Power supply circuit, display panel and display device
CN114844348B (en) * 2021-02-02 2024-05-10 圣邦微电子（北京）股份有限公司 Power supply circuit, display panel and display device

Also Published As

Publication number Publication date
KR100578847B1 (en) 2006-05-11

Similar Documents

Publication Publication Date Title
US10510293B2 (en) Organic light-emitting display device and driving method thereof
KR100578813B1 (en) Light emitting display and method thereof
KR101058115B1 (en) Pixel circuit, organic electroluminescent display
KR101058114B1 (en) Pixel circuit, organic electroluminescent display
KR100599726B1 (en) Light emitting display device, and display panel and driving method thereof
CN108122540B (en) Organic light emitting diode display device
CN100369096C (en) Luminous display device, display screen and its driving method
KR20200057785A (en) Driving circuit and driving method thereof, and display device
US9779657B2 (en) Organic light emitting display device and method for driving the same
KR101678333B1 (en) Pixel circuit, display device, and drive method therefor
US9552765B2 (en) Pixel, pixel driving method, and display device including the pixel
KR20080011915A (en) Organic light emitting display device
KR102654591B1 (en) Display device and clock and voltage generation circuit
KR100502926B1 (en) Light emitting display device and display panel and driving method thereof
CN114999401A (en) Pixel driving circuit, driving method thereof and display panel
JP2005157275A (en) Flat panel display device
KR100578847B1 (en) Charge pumping circuit, power supply and display device using the same
CN107689211B (en) Display device
KR101408809B1 (en) Pixel circuit for compensating threshold voltage of organic light emitting diode display device
KR100592637B1 (en) Light emitting display
KR20050046927A (en) Power supply and light emitting display device using the power supply
KR100600392B1 (en) Light emitting display
KR100599607B1 (en) Light emitting display and driving method thereof
KR100590066B1 (en) Light emitting display device and display panel thereof
JP7311239B2 (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee