KR20050082359A - 전계방출 소자용 스페이서 제조 방법 - Google Patents

Abstract

본 발명은 전계방출 소자용 스페이서 제조 방법에 관한 것으로, 특히 이상발광을 방지하기 위해 경면 가공으로 스페이서 표면 결함 및 스페이서 전극 평탄도를 개선한 전계방출 소자용 스페이서 제조 방법에 관한 것이다. 종래 전계방출 소자용 스페이서는 에미터로부터 방출되는 전자와 충돌하거나 전극과 접합되는 부분에서 전자를 방출하여 +로 대전되기 쉽고, 이는 전자빔을 왜곡시켜 색순도 및 휘도를 낮추는 문제점이 있으며, 이를 방지하기 위해 구조를 변경하는 경우 공정이 복잡해지고 비용이 상승하는 문제점이 있었다. 또한, 스페이서 일부에 전도성 물질을 형성하여 대전을 방지하고자 하는 경우 대단히 작은 크기의 스페이서를 결함없이 형성하기 어려우며 전도성 물질을 스페이서 상하면에 균일하게 제조하기 어려운 문제점이 있었다. 상기와 같은 문제점을 감안한 본 발명은 벌크형 스페이서 물질 재료를 경면 가공한 벌크체 상하면에 균일한 두께로 전극을 형성하고 크기에 맞추어 절삭한 후 절삭면을 경면 가공함으로써, 스페이서의 표면 결함에 의한 이상 발광 현상을 방지할 수 있으며, 전도성 스페이서 구현시 필요한 전극 물질을 제조하는 경우 발생할 수 있는 전극물질에 의한 전계 왜곡을 줄일 수 있는 것은 물론이고 단순한 공정에 의해 대량 생산이 가능하여 비용을 줄일 수 있는 효과가 있다.

Description

전계방출 소자용 스페이서 제조 방법{SPACER MANUFACTURING METHOD FOR FIELD EMISSSION DEVICE}

본 발명은 전계방출 소자용 스페이서 제조 방법에 관한 것으로, 특히 이상발광을 방지하기 위해 경면 가공으로 스페이서 표면 결함 및 스페이서 전극 평탄도를 개선한 전계방출 소자용 스페이서 제조 방법에 관한 것이다.

정보통신 기술의 급속한 발달과 다양화되는 정보의 시각화 요구에 따라 전자 디스플레이의 수요는 더욱 증가하고 있으며, 요구되는 디스플레이 모습 또한 다양해 지고 있다. 그 예로 휴대형 정보기기와 같이 이동성이 강조되는 환경에서는 무게, 부피 및 소비전력이 작은 디스플레이가 요구되며, 대중을 위한 정보 전달매체로 사용되는 경우에는 시야각이 넓은 대화면의 디스플레이 특성이 요구된다. 또한, 이와 같은 요구를 만족시켜 나가기 위해 전자 디스플레이는 대형화, 저가격화, 고성능화, 고정세화, 박형화, 경량화 등의 조건이 필수적이어서, 이러한 요구사항을 만족시키기 위해서는 기존의 CRT를 대체할 수 있는 가볍고 얇은 평판 디스플레이 장치의 개발이 절실히 필요하게 되었다. 이러한 다양한 표시 소자의 요구에 따라 최근에는 전계방출(field emission)을 이용한 소자가 디스플레이 분야에 적용되면서, 크기 및 전력 소모를 감소시키면서도 높은 해상도를 제공할 수 있는 박막 디스플레이의 개발이 활발해지고 있다.

상기 전계방출소자는 현재 개발 혹은 양산중인 평판 디스플레이들(LCD와 PDP, VFD등)의 단점을 모두 극복한 차세대 정보 통신용 평판 디스플레이로 주목을 받고 있다. 전계방출소자 디스플레이는 전극 구조가 간단하고, CRT와 같은 원리로 고속동작이 가능하며, 무한대의 칼라, 무한대의 그레이 스케일, 높은 휘도, 높은 비디오(video rate) 속도 등 디스플레이가 가져야 할 장점들을 고루 갖추고 있다.

전계방출소자는 진공 속의 금속 또는 도체 표면(에미터)상에 고전계가 인가될 때 전자들이 금속 또는 도체로부터 진공 밖으로 나오는 양자역학적 터널링 현상을 이용한 것이다. 이 때 소자는 파울러-노드하임(Fowler-Nordheim) 법칙에 의하여 전류-전압 특성을 나타내게 된다.

도 1은 종래의 팁(Tip)형 에미터를 구비하는 전계방출소자의 기본구조를 나타낸 단면도이다. 도시된 바와 같이, 종래의 전계방출소자는 기판(20) 상에 형성된 캐소드 전극(22)과, 캐소드 전극(22) 위에 팁 형태로 형성된 에미터(24)와, 에미터(24)를 사이에 두고 캐소드 전극(22) 상에 순차적으로 적층된 절연체(26) 및 게이트 전극(28)과, 스페이서(Spacer)(30)를 사이에 두고 기판(20)에 대향되게 배치된 상부 기판(32)과, 상부 기판(32) 상에 형성된 애노드 전극(34)과, 애노드 전극(34) 및 상부기판(32) 상에 도포된 형광체(36) 및 블랙 매트릭스(38)로 이루어진다.

상기 도시된 3전극 구조의 전계방출소자에서 가시광이 발생되는 과정을 살펴보면, 먼저 캐소드 전극(22)과 게이트 전극(28)에 인가된 전압에 의해 캐소드 전극(22)과 게이트 전극(28) 사이에 고전계가 형성된다. 이러한 고전계에 의해 에미터(24)는 진공 중으로 전자들을 방출시키고, 상기 방출된 전자들은 캐소드 전극(22)과 애노드 전극(34) 간에 인가되는 전압에 의해 가속되어 상부 기판(32) 상에 형성된 형광체(36)에 충돌한다. 이 때 형광체(36)가 여기되어 가시광을 방출함으로써 전계방출소자의 화상이 구현된다. 화소단위를 이루는 각각의 화소셀(44)은 상판(42)에 형성된 블랙 매트릭스(38)에 의해 서로 구분되며, 각각의 화소셀(44)마다 서로 다른 형광체, 즉 적색(R), 녹색(G) 및 청색(B)의 형광체가 각각 도포되어 이들 각 형광체(36)로부터 발생한 가시광들의 혼합에 의해 화면의 색상을 구현하게 된다.

전계방출소자에서 상기 에미터(24)를 통해 방출되는 전자의 집속은 전계방출소자의 화상 품질을 좌우하는 중요한 요소 중의 하나로서, 에미터(24)에서 방출되는 전자는 정확하게 그에 대응하는 형광체(36)에 도달해야만 한다. 만일 전계 왜곡등에 의해 방출되는 전자가 인접하는 형광체(36)를 발광시키게 되면 색순도가 낮아지며 해당 형광체의 휘도 역시 감소하여 표시 품질에 막대한 영향을 주게 된다.

따라서, 이상적으로는 에미터(24)로부터 방출되는 전자빔은 캐소드 전극(22) 면에 수직하게 이동하여 대응하는 형광체(36) 만을 여기시켜야 한다. 근본적으로 전자 빔은 등 전위 면에 수직하게 이동하는 힘을 받게 되므로 평행하게 마주보고 있는 하판과 상판 사이에 전압이 인가되면 상기 두 판과 평행인 등전위면이 형성된다. 따라서, 전자빔은 상기 언급한 바와 같이 캐소드 전극(22)이 형성된 하판과 수직하게 이동해야 하지만, 실제 전계 방출소자에서는 이러한 전자빔의 이동을 방해하여 빔의 왜곡을 발생시키는 요소들이 존재하게 된다.

도 2는 이러한 전자빔의 왜곡에 가장 심각한 영향을 주는 스페이서에 의한 전자빔의 왜곡을 보이는 개념도이다. 도시한 바와 같이, 하판의 캐소드 전극(50)과 상판의 애노드 전극(70)을 지지하는 스페이서(60)는 기본적으로 절연체로 구성되어야 하는데, 절연체는 이차 전자 방출 계수가 1이상이므로 인접한 에미터(55)로부터 방출되는 전자가 충돌(A)하는 경우 2차 전자가 스페이서(60)로부터 방출되어 스페이서(60) 자체는 +로 대전되게 된다. 이러한 스페이서(60)의 + 대전은 스페이서(60) 주변의 전계를 왜곡하며, 그로인해 전자빔의 왜곡이 발생하게 된다.

보다 정확하게, 상기 스페이서(60)는 도시된 바와 같이 에미터(55)로부터 방출되어 충돌하는 부분(A)의 전자 방출과 스페이서 전극(65)이 형성된 삼중점(B)에서의 전자 방출에 의해 +로 대전되게 되는 것이다.

이러한 스페이서(60)의 대전을 방지하기 위하여, 도시된 바와 같이 스페이서에 스페이서 전극(65)을 형성하여 스페이서(60)에 대전된 전자를 외부로 이동시켜 전계 왜곡을 방지할 수 있는 구조들이 사용되고 있는데, 이러한 경우 절연 특성을 가지는 스페이서 재료를 30~200㎛ 두께로 형성한 후 그 상하면에 전극으로 사용될 도전성 물질을 제조해야 하는데, 만일 이러한 전극이 스페이서의 측면 부분에까지 형성되면 전계 불균일을 발생시키므로 공정이 정밀해야 하며, 거친 표면을 가지는 재료의 상하면에 균일한 두께로 도전성 물질을 형성하기 어려운 문제점이 있다.

또한, 스페이서(60)의 옆면에 이차전자 방출계수가 낮을 물질을 증착하는 방법, 스페이서(60) 옆면에 전도성 박막을 증착하는 방법, 스페이서(60) 옆면에 금속의 전극띠를 형성하는 방법, 스페이서(60) 자체에 소정의 전도성을 부여하는 방법등이 제안되었다. 하지만, 이러한 방법들은 스페이서 재료에 후 공정 처리를 통해 실시되는 것으로 제조 단가 가 상승하고, 공정의 정밀도가 높게 요구되는 방법이다.

그리고, 무엇 보다도 종래의 스페이서는 형성후 불순물 함유, 깨짐 또는 핀홀 형성 및 표면 거칠기의 불균형 등이 발생하기 쉬우며, 이러한 결함들로부터 전자가 방출되어 이상 발광 현상이 나타나게 된다.

상기한 바와같은 종래 전계방출 소자용 스페이서는 에미터로부터 방출되는 전자와 충돌하거나 전극과 접합되는 부분에서 전자를 방출하여 +로 대전되기 쉽고, 이는 전자빔을 왜곡시켜 색순도 및 휘도를 낮추는 문제점이 있으며, 이를 방지하기 위해 구조를 변경하는 경우 공정이 복잡해지고 비용이 상승하는 문제점이 있었다. 또한, 스페이서 일부에 전도성 물질을 형성하여 대전을 방지하고자 하는 경우 대단히 작은 크기의 스페이서를 결함없이 형성하기 어려우며 전도성 물질을 스페이서 상하면에 균일하게 제조하기 어려운 문제점이 있었다.

상기와 같은 종래의 문제점을 해결하기 위한 본 발명은 스페이서를 형성할 재료를 벌크 상태로 준비하고 경면 가공하여 표면 평탄도를 높인 후 그 상하면에 전극을 형성하고 원하는 크기로 절삭하여 그 측면 역시 경면 가공함으로써 표면 결함을 크게 줄이며 균일한 전극 형성을 가능하도록 한 전계방출 소자용 스페이서 제조 방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여, 본 발명은 스페이서 원재료를 벌크 형태로 준비하여 각 면을 경면 가공하는 단계와; 상기 벌크체 상하면에 전극 물질을 형성하는 단계와; 상기 형성된 구조물을 스페이서 형태로 절삭하는 단계를 포함하는 것을 특징으로 한다.

상기 구조물을 스페이스 형태로 절삭하는 단계는 절삭된 스페이서 구조물의 절삭면을 경면 가공하는 단계를 포함하는 것을 특징으로 한다.

상기 스페이서 원재료는 유전체 세라믹스, 유리 혹은 10⁶~10¹²Ω㎝의 비저항 영역의 전도성 재료를 이용하여 경면 가공이 가능한 벌크상으로 제조한 것을 특징으로 한다.

상기 벌크체는 그 두께가 0.5~2mm가 되도록 경면 가공하며, 상기 전극 물질은 경면 가공에 의해 평탄화된 면에 스핀 코팅, 스퍼터링, 화학 기상 증착을 포함하는 공정 중 하나를 이용하여 균일한 두께로 형성하는 것을 특징으로 한다.

상기한 바와같은 본 발명을 일 실시예를 통해 상세히 설명하면 다음과 같다.

도 3a 내지 도 3b는 본 발명 일 실시예에 따른 스페이서 제조 과정을 보인 수순 사시도로서, 도시된 바와 같이 비교적 용이하고 저렴한 공정을 통해 제조할 수 있어 제조 비용과 수율을 높일 수 있다.

먼저, 본 발명의 목적은 스페이서 표면 상에 나타날 수 있는 깨짐, 핀홀, 표면 불균일등의 결함을 방지하고, 균일하지 않은 상하면에 전도성 물질을 전극으로 형성하는 경우 발생할 수 있는 전극 두께의 불균일을 방지하고자 하는 것임과 동시에 별도의 복잡한 후 처리 공정 없이 빠르고 간단하게 스페이서를 구현하는 것이다.

따라서, 도 3a에 도시된 바와 같이 본 발명에서는 스페이서를 규격에 맞는 얇고 좁은 재료를 이용하여 형성하는 것이 아니라 원재료를 벌크 상태(100)로 제조한 후 각 면을 경면 가공하여 원하는 두께를 가지도록 형성한다. 이러한 경면 가공은 다양한 가공 기법의 발달로 인해 용이하고 낮은 비용으로 실현할 수 있는 것으로 이러한 경면 가공에 의해 표면이 평탄해지고, 결함 발생 요인을 획기적으로 줄일 수 있게 된다. 상기 벌크 형태의 스페이서 원재료(100)는 그 전기적인 요구조건을 만족하기 위해 유전체 세라믹스, 유리등과 같은 절연체를 포함할 수 있으며, 대전을 방지하기 위해 약간의 도전성을 가지는 재료를 이용할 수도 있다. 하지만, 도전성을 가지는 재료의 경우 높은 전도성을 가지는 재료는 사용할 수 없으며 10⁶~10¹²Ω㎝의 비저항 영역을 사용하는 것이 바람직하다. 상기 재료를 단일 혹은 혼합하여 경면 가공이 가능한 벌크 상태(100)로 제조하고 그 두께가 0.5~2mm가 되도록 경면 가공한다.

그 다음, 도 3b에 도시한 바와 같이, 경면 가공되어 평탄화된 벌크체(100)의 상하면에 전도성 물질을 스핀 코팅, 스퍼터링, 화학 기상 증착 등의 방법으로 균일한 두께로 형성한다. 이러한 균일한 두께의 전극 형성으로 스페이서에 의한 전계 왜곡의 발생을 더욱 방지할 수 있게 된다. 이때의 두께가 스페이서의 실제 두께가 되도록 공정 조건을 설계해야 한다.

그 다음, 도 3c에 도시한 바와 같이 상기 형성된 구조물을 개별적인 스페이서의 규격에 맞추어 절삭하여 스페이서 전극(110)이 형성된 스페이서(200)를 만든 후 절삭면을 경면 가공하여 스페이서(200)의 측면 결함을 최소한으로 억제하도록 한다.

상술한 바와같이 본 발명 전계방출 소자용 스페이서 제조 방법은 벌크형 스페이서 물질 재료를 경면 가공한 벌크체 상하면에 균일한 두께로 전극을 형성하고 크기에 맞추어 절삭한 후 절삭면을 경면 가공함으로써, 스페이서의 표면 결함에 의한 이상 발광 현상을 방지할 수 있으며, 전도성 스페이서 구현시 필요한 전극 물질을 제조하는 경우 발생할 수 있는 전극물질에 의한 전계 왜곡을 줄일 수 있는 것은 물론이고 단순한 공정에 의해 대량 생산이 가능하여 비용을 줄일 수 있는 효과가 있다.

도 1은 일반적인 팁형태의 에미터를 구비한 전계방출소자의 기본 구조를 나타낸 단면도.

도 2는 종래 스페이서에 의한 전계 왜곡을 보이는 개념도.

도 3a 내지 도 3c는 본 발명 일 실시예에 따른 스페이서 제조 과정을 보인 수순 사시도.

***도면의 주요부분에 대한 부호의 설명***

50: 캐소드 전극 55: 에미터

60: 스페이서 65: 스페이서 전극

70: 애노드 전극 75: 형광체

100: 스페이서 물질 110: 스페이서 전극

200: 스페이서

Claims (4)

1. 스페이서 원재료를 벌크 형태로 준비하여 각 면을 경면 가공하는 단계와; 상기 벌크체 상하면에 전극 물질을 형성하는 단계와; 상기 형성된 구조물을 스페이서 형태로 절삭하는 단계를 포함하는 것을 특징으로 하는 전계방출 소자용 스페이서 제조 방법.
2. 제 1항에 있어서, 상기 구조물을 스페이스 형태로 절삭하는 단계는 절삭된 스페이서 구조물의 절삭면을 경면 가공하는 단계를 포함하는 것을 특징으로 하는 전계방출 소자용 스페이서 제조 방법.
3. 제 1항에 있어서, 상기 스페이서 원재료는 유전체 세라믹스, 유리 혹은 10⁶~10¹²Ω㎝의 비저항 영역의 전도성 재료를 이용하여 경면 가공이 가능한 벌크상태로 제조하는 것을 특징으로 하는 전계방출 소자용 스페이서 제조 방법.
4. 제 1항에 있어서, 상기 벌크체는 그 두께가 0.5~2mm가 되도록 경면 가공하며, 상기 전극 물질은 경면 가공에 의해 평탄화된 면에 스핀 코팅, 스퍼터링, 화학 기상 증착을 포함하는 공정 중 하나를 이용하여 균일한 두께로 형성하는 것을 특징으로 하는 전계방출 소자용 스페이서 제조 방법.