KR20050073211A - 반도체 메모리에서의 식각정지막을 이용한 커패시터형성방법 - Google Patents

반도체 메모리에서의 식각정지막을 이용한 커패시터형성방법 Download PDF

Info

Publication number
KR20050073211A
KR20050073211A KR1020040001454A KR20040001454A KR20050073211A KR 20050073211 A KR20050073211 A KR 20050073211A KR 1020040001454 A KR1020040001454 A KR 1020040001454A KR 20040001454 A KR20040001454 A KR 20040001454A KR 20050073211 A KR20050073211 A KR 20050073211A
Authority
KR
South Korea
Prior art keywords
film
storage node
forming
conductive
layer
Prior art date
Application number
KR1020040001454A
Other languages
English (en)
Other versions
KR100549951B1 (ko
Inventor
유영섭
오정환
나기수
남석우
임헌형
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040001454A priority Critical patent/KR100549951B1/ko
Priority to US11/012,403 priority patent/US20050153518A1/en
Publication of KR20050073211A publication Critical patent/KR20050073211A/ko
Application granted granted Critical
Publication of KR100549951B1 publication Critical patent/KR100549951B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B27—WORKING OR PRESERVING WOOD OR SIMILAR MATERIAL; NAILING OR STAPLING MACHINES IN GENERAL
    • B27B—SAWS FOR WOOD OR SIMILAR MATERIAL; COMPONENTS OR ACCESSORIES THEREFOR
    • B27B25/00—Feeding devices for timber in saw mills or sawing machines; Feeding devices for trees
    • B27B25/04—Feeding devices for timber in saw mills or sawing machines; Feeding devices for trees with feed chains or belts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B27—WORKING OR PRESERVING WOOD OR SIMILAR MATERIAL; NAILING OR STAPLING MACHINES IN GENERAL
    • B27B—SAWS FOR WOOD OR SIMILAR MATERIAL; COMPONENTS OR ACCESSORIES THEREFOR
    • B27B17/00—Chain saws; Equipment therefor
    • B27B17/14—Arrangements for stretching the chain saw
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B27—WORKING OR PRESERVING WOOD OR SIMILAR MATERIAL; NAILING OR STAPLING MACHINES IN GENERAL
    • B27B—SAWS FOR WOOD OR SIMILAR MATERIAL; COMPONENTS OR ACCESSORIES THEREFOR
    • B27B29/00—Gripping, clamping, or holding devices for the trunk or log in saw mills or sawing machines; Travelling trunk or log carriages
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B27—WORKING OR PRESERVING WOOD OR SIMILAR MATERIAL; NAILING OR STAPLING MACHINES IN GENERAL
    • B27G—ACCESSORY MACHINES OR APPARATUS FOR WORKING WOOD OR SIMILAR MATERIALS; TOOLS FOR WORKING WOOD OR SIMILAR MATERIALS; SAFETY DEVICES FOR WOOD WORKING MACHINES OR TOOLS
    • B27G3/00—Arrangements for removing bark-zones, chips, waste, or dust, specially designed for use in connection with wood-working machine or in wood-working plants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Forests & Forestry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 하프늄 옥사이드 계열이나 알루미나 계열의 식각정지막을 이용하여 커패시터를 형성하는 방법에 관한 것으로, 본 발명에 따른 커패시터 형성방법은, 하부 절연막에 둘러싸여진 도전성 플러그를 포함하는 하부구조가 형성된 반도체 기판 전면에 지지용 절연막, 알루미나 계열이나 하프늄 옥사이드 계열로 이루어지는 식각 정지막, 및 몰드 절연막을 순차적으로 형성하는 단계와; 상기 몰드 절연막, 상기 식각 정지막 및 상기 지지용 절연막을 순차적으로 패터닝하여 상기 도전성플러그를 노출시키는 개구를 형성하는 단계와; 상기 개구가 형성된 반도체 기판 전면에 상기 도전성 플러그와 전기적으로 연결되는 스토리지 노드용 도전막을 형성함과 동시에 상기 식각 정지막을 어닐링하는 단계와; 상기 스토리지 노드용 도전막을 분리하여 스토리지 노드를 형성하는 단계와; 상기 분리된 스토리지 노드에 의해서 노출되어 잔류하는 상기 몰드 절연막을 상기 식각 정지막이 노출될 때까지 선택적으로 식각하여 상기 스토리지 노드의 외면의 일부를 노출시키는 단계와; 상기 스토리지 노드 상에 유전막을 개재하여 플레이트 노드를 형성하는 단계를 포함함을 특징으로 한다. 본 발명에 따르면, 커패시터의 리닝현상을 방지할 수 있게 된다.

Description

반도체 메모리에서의 식각정지막을 이용한 커패시터 형성방법{method for forming capacitor used to etching stopper layer for use in semiconductor memory}
본 발명은 반도체 소자 형성방법에 관한 것으로, 특히 하프늄 옥사이드 계열이나 알루미나 계열의 식각정지막의 형성을 통해 커패시터를 형성하는 방법에 관한 것이다.
일반적으로, 디램의 메모리 셀은 하나의 억세스 트랜지스터와 하나의 스토리지 커패시터로 구성되어 있다. 그러한 커패시터는 반도체 기판에서 형성되는 위치에 따라 적층형과 트렌치형으로 대별된다.
반도체 유우저들의 다양한 요구에 부응하여, 적층형 커패시터를 채용하는 반도체 메모리를 제조하는 반도체 메이커는 제한된 면적 내에서 보다 높은 커패시턴스를 가지는 커패시터를 제조하기 위해 온갖 연구를 꾸준히 하고 있는 실정이다. 왜냐하면, 메모리 셀의 고집적화로 인하여 보다 타이트해진 임계치수(CD:Critical Dimension)는 커패시턴스를 낮게 하고 있지만, 리프레쉬 동작주기를 규정값 범위 이내로 보장하기 위해서는 커패시턴스는 제한된 면적 내에서 보다 높을 것이 요구되기 때문이다.
최근에 반도체 메모리의 집적도가 더욱 증가함에 따라, 하부전극인 노드인 스토리지 노드(storage node)와 상부전극인 플레이트 노드(plate node)로 통상 이루어지는 커패시터의 패턴 사이즈는 수십 마이크론 미터 이하로 점점 작아지고 있다. 이에 따라 상기 스토리지 노드의 바닥 임계치수가 너무 작아 제조공정에서 본래의 패턴을 유지하지 못하고 커패시터 하부전극이 쓰러지게 되는 이른 바, 리닝(leaning)현상이 흔히 일어난다.
도 1에서는 종래의 방법에 의해 형성된 커패시터의 하부전극인 스토리지 노드를 나타낸 단면도이다.
도 1에 도시된 바와 같이, 스토리지 노드는 트랜지스터 및 비트라인 등이 형성된 반도체 기판(10)에 스토리지 노드(26)가 절연막(12)으로 둘러싸여진 스토리지 노드 콘택 플러그(14)에 전기적으로 연결되어 형성되어 있다. 상기 스토리지 노드(26)는 바닥의 임계치수(critical dimension)가 작고 높이는 높게 형성되기 때문에 리닝현상이 발생되기 쉽다.
도 2는 상기와 같은 스토리지 노드의 리닝 현상을 보여주는 전자현미경 사진 으로, 리닝현상이 발생된 경우의 상태를 잘 보여주고 있다.
이러한 리닝 현상은 상기 커패시터 하부전극의 전기적 쇼트(short) 발생을 초래하게 되고 이는 페일(fail)을 유발한다. 따라서, 이러한 리닝 현상을 최소화 또는 방지하기 위한 기술들이 계속적으로 제안되고 있는 실정이다.
이러한 리닝현상을 방지하기 위하여 제안된 기술중의 하나가, 스토리지 노드 형성시 상기 스토리지 노드가 쓰러지지 않도록 지지층을 형성하는 방법이다.
이러한 지지층 형성을 통한 커패시터 형성방법의 일 예로써, 박동건(Park, Dong-Gun)을 발명자로 하고 삼성전자(주)를 출원인으로 하여 대한민국에 특허 출원되어 특허 공개된 특허 공개 번호 제 2003-0063811호(2003.07.31)가 제목 " 스택형 캐패시터 및 그의 제조방법( Stacked capacitor for a semiconductor device and a method of fabricating the same)" 하에 개시되어 있으며, 이를 우선권으로 하여 미국에 특허 출원되어 특허 공개된 미국 특허 공개번호 제2003/0136996호(2003.07.24)에도 개시되어 있다.
상기한 종래의 커패시터 형성을 위한 공정 중에는, 지지층 형성후에 상기 지지층 상부에 식각정지막 및 절연막이 순차적으로 형성되고, 노드 분리후에 식각공정에 의해 상기 절연막이 제거되는 공정이 수행된다. 상기 절연막은 보통 산화막으로 형성되는 데, 이러한 산화막을 제거하는 공정은 통상적으로 습식 식각 공정이 수행된다. 그리고, 이러한 습식 식각 공정을 제어하기 위해서 상기 산화막의 하부 또는 상기 지지층 상부에 도입되는 식각 정지막으로는 질화 실리콘막이 이용된다.
그러나, 이러한 질화 실리콘막을 식각 정지막으로 도입할 경우에 상기한 산화막을 제거하는 습식 식각 공정에 의해서 식각 정지막 하부에 도입되는 지지층이 손상되는 불량이 발생할 수 있다. 즉, 습식 식각 공정에 이용되는 식각액이, 질화 실리콘막과 스토리지 전극의 계면을 따라 하부의 절연막으로 침습하여 하부의 절연막을 녹여 낼 수 있다. 이러한 현상은 질화 실리콘막과 금속 전극간의 낮은 접착 특성에 크게 기인한다.
상기한 식각 정지막 하부의 지지층을 형성하는 절연막은 스토리지 전극을 지지하는 역할을 하므로, 상기한 바와 같이 하부의 절연막이 녹는 현상에 의해서 스토리지 전극이 쓰러지거나 기울어지는 전극 불량이 발생할 수 있다. 따라서, 상기한 바와 같은 식각 종료막 하부의 절연막이 식각액에 의해서 침식되는 것을 방지할 수 있는 새로운 식각 종료막을 도입하는 것이 요구된다.
따라서, 본 발명의 목적은 종래의 문제점을 극복할 수 있는 식각정지막을 이용한 커패시터 형성방법을 제공하는 데 있다.
본 발명의 다른 목적은 식각공정을 제어할 수 있는 새로운 식각정지막 형성을 통한 커패시터 형성방법을 제공하는데 있다.
본 발명의 또 다른 목적은 커패시터를 구성하는 스토리지 노드의 리닝현상을 방지할 수 있는 커패시터 형성방법을 제공하는 데 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 양상(aspect)에 따라, 본 발명에 따른 커패시터 형성방법은, 하부 절연막에 둘러싸여진 도전성 플러그를 포함하는 하부구조가 형성된 반도체 기판 전면에 지지용 절연막, 알루미나 계열이나 하프늄 옥사이드 계열로 이루어지는 식각 정지막, 및 몰드 절연막을 순차적으로 형성하는 단계; 상기 몰드 절연막, 상기 식각 정지막 및 상기 지지용 절연막을 순차적으로 패터닝하여 상기 도전성플러그를 노출시키는 개구를 형성하는 단계; 상기 개구가 형성된 반도체 기판 전면에 상기 도전성 플러그와 전기적으로 연결되는 스토리지 노드용 도전막을 형성함과 동시에 상기 식각 정지막을 어닐링하는 단계; 상기 스토리지 노드용 도전막을 분리하여 스토리지 노드를 형성하는 단계; 상기 분리된 스토리지 노드에 의해서 노출되어 잔류하는 상기 몰드 절연막을 상기 식각 정지막이 노출될 때까지 선택적으로 식각하여 상기 스토리지 노드의 외면의 일부를 노출시키는 단계; 및 상기 스토리지 노드 상에 유전막을 개재하여 플레이트 노드를 형성하는 단계를 포함한다.
상기 지지용 절연막의 재질은 BPSG 또는 플라즈마 산화막일 수 있으며, 상기 몰드 절연막 및 희생절연막은 BPSG막, PE-TEOS막, 플라즈마 산화막 및 고밀도 플라즈마 산화막으로 이루어지는 일군의 절연막 중에서 선택된 어느 하나의 단일막 또는 두 개이상의 막으로 이루어진 다층막일 수 있다. 또한, 상기 스토리지 노드를 형성하기 위한 도전막은 질화티타늄막, 질화 알루미늄막, 질화텅스텐막, 플레티늄막, 루테늄막, 이리듐막, 산화 루테늄막, 산화 스트론튬 루테늄막 및 도전성 폴리실리콘막으로 이루어지는 일군의 도전막 중에서 선택되는 어느 하나의 도전막일 수 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 다른 양상(aspect)에 따라, 본 발명에 따른 커패시터 형성방법은, 하부 절연막에 둘러싸여진 도전성 플러그를 포함하는 하부구조가 형성된 반도체 기판 전면에 지지용 절연막, 알루미나 계열이나 하프늄 옥사이드 계열로 이루어지는 식각 정지막, 및 몰드 절연막을 순차적으로 형성하는 단계; 상기 몰드 절연막, 상기 식각 정지막 및 상기 지지용 절연막을 순차적으로 패터닝하여 상기 도전성플러그를 노출시키는 개구를 형성하는 단계; 상기 개구가 형성된 반도체 기판 전면에 상기 도전성 플러그와 전기적으로 연결되는 도전막을 상기 개구의 내면을 따라 형성함과 동시에 상기 식각 정지막을 어닐링하는 단계; 상기 도전막이 형성된 반도체 기판 전면에 상기 개구의 오목한 부분을 메우는 희생절연막을 형성하는 단계; 상기 희생절연막이 형성된 반도체 기판 전면에 상기 몰드 절연막이 노출될 때까지 평탄화 공정을 진행하여 스토리지 노드를 분리하는 단계; 상기 노출된 몰드 절연막을 상기 식각 정지막이 노출될 때까지 선택적으로 식각함과 동시에 상기 희생절연막을 식각하여 제거하여 상기 스토리지 노드의 일부를 노출시키는 단계; 및 상기 스토리지 노드 상에 유전막을 개재하여 플레이트 노드를 형성하는 단계를 포함한다.
상기 몰드 절연막 및 희생절연막은 BPSG막, PE-TEOS막, 플라즈마 산화막 및 고밀도 플라즈마 산화막으로 이루어지는 일군의 절연막 중에서 선택된 어느 하나의 단일막 또는 두 개이상의 막으로 이루어진 다층막일 수 있으며, 상기 몰드 절연막 및 상기 희생절연막의 식각은 습식 식각 공정에 의해 수행될 수 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 또 다른 양상(aspect)에 따라, 본 발명에 따른 식각정지막 형성방법은, 반도체 소자의 제조를 위한 식각 공정 중 산화막의 식각을 제어하기 위한 식각정지막의 형성방법에 있어서: 상기 하프늄 옥사이드 계열이나 알루미나 계열의 막을 형성하는 단계와; 상기 하프늄 옥사이드 계열이나 알루미나 계열의 막을 어닐링하는 단계를 포함한다.
상기 산화막의 식각은 습식식각 공정에 의해 수행되며, 상기 하프늄 옥사이드 계열의 막의 어닐링은 400 내지 600℃의 온도에서 행해질 수 있고, 상기 알루미나 계열의 막의 어닐링은 700 내지 900℃의 온도에서 행해질 수 있다. 또한, 상기 산화막은 BPSG막, PE-TEOS막, 플라즈마 산화막 및 고밀도 플라즈마 산화막으로 이루어지는 일군의 절연막 중에서 선택된 어느 하나의 단일막 또는 두 개이상의 막으로 이루어진 다층막일 수 있다.
상기한 바와 같은 방법적 구성에 따르면, 식각공정을 제어하는 새로운 식각정지막의 도입으로 인하여 커패시터의 리닝현상을 방지 또는 최소화가 가능해진다.
이하에서는 본 발명의 바람직한 실시예가, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 철저한 이해를 제공할 의도 외에는 다른 의도 없이, 도 3 내지 도 11을 참조로 설명되어질 것이다.
후술되는 실시예는, 산화막 식각 공정을 제어하는 하프늄 옥사이드 계열이나 알루미나 계열의 새로운 식각정지막을 이용하는 하나의 예로써, 커패시터 형성방법에 적용되는 과정을 나타낸 것이다. 따라서, 상기 식각정지막은 커패시터 형성 공정 외의 다른 제조 공정에서도 공정 조건을 달리하여 적용될 수 있음은 당연한 것이다.
도 3 내지 도 8은 본 발명의 일 실시예에 따른 커패시터의 형성방법을 개략적으로 나타낸 단면도이다.
도 3에 도시된 바와 같이, 반도체 기판(100)에 통상의 스토리지 노드 콘택(storage node contact 또는 buried contact) 공정을 이용하여 스토리지 노드에 전기적으로 연결될 도전성 플러그(plug;114)를 형성한다. 이때, 도전성 플러그(114)는, 층간 절연막(112)에 의해서 에워싸여 반도체 기판(100) 상에 형성된 게이트(gate) 등과 같은 다른 도전성 패턴(도시되지 않음)과 절연되며, 반도체 기판(100)의 활성 영역에 전기적으로 연결된다. 상기 도전성 플러그(114)는 여러 가지 도전성 물질로 형성될 수 있다. 예를 들어, 도전성 폴리 실리콘으로 형성될 수 있다.
트랜지스터 및 비트라인 등을 포함하는 하부구조가 형성되어 있는 반도체 기판(100) 상에 도전성 플러그(114)를 형성한 후 그 상부에 제1식각정지막(116)을 형성한다. 상기 제1식각정지막은 질화막으로 형성될 수 있으며, 후속 공정에서 스토리지 노드 형성을 위한 개구 형성시 식각정지막으로 사용된다. 상기 제1식각정지막(116)의 상부에 지지용 절연막(118)이 형성된다. 상기 지지용 절연막(118)은 후속공정에서 형성되는 스토리지 전극이 쓰러지거나 무너지지 않게 지지하는 역할을 하게 된다. 따라서, 일반적으로 반도체 장치를 제조하는 데 사용되는 절연 물질로 형성될 수 있다. 예를 들어, BPSG 또는 플라즈마 산화막을 층간 절연막(112) 상에 도전성 플러그(114) 등을 덮도록 증착하여 지지용 절연막(118)을 형성한다. 상기 지지용 절연막(118)은 스토리지 전극을 지지할 최소한의 두께 이상으로 형성되어야 한다. 예를 들어, 대략 500 내지 5000Å 정도의 두께로 형성될 수 있다.
이후에, 상기 지지용 절연막(118) 상에 후속 식각 공정에서 사용될 제2식각 정지막(120)을 형성한다. 본 발명의 실시예에서는 상기 제2식각 정지막(120)이 하프늄 옥사이드(HfO2) 계열이나 알루미나(Al2O3) 계열로 형성되도록 한다. 예를 들어, 상기 지지용 절연막(118) 상에 스퍼터링(sputtering)법 또는 CVD(Chemical Vapour Deposition)법 등을 이용하여 식각 정지 역할을 발휘할 수 있는 최소한의 두께 이상으로 형성되는 것이 바람직하다. 예를 들어, 대략 10Å 내지 200Å 정도의 두께로 형성될 수 있으나, 후속의 식각 공정에 따라 그 두께를 달리할 수 있다.
상기 제2식각 정지막(120) 상에 몰드 절연막(122)을 형성한다. 상기 몰드 절연막(122)은, 후속공정에서 패터닝되어 형성되는 스토리지 노드의 높이를 결정하는 역할을 한다. 따라서, 상기 몰드 절연막(122)의 두께는 필요에 따라 달리 설정할 수 있으나, 스토리지 노드의 높이를 고려하여 그 두께를 설정하는 것이 바람직하다. 예를 들어, BPSG막, PE-TEOS막, 플라즈마 산화막 및 고밀도 플라즈마(HDP;High Density Plasma) 산화막 중에서 선택된 어느 하나의 단일막 또는 두 개이상의 막으로 이루어진 다층막을 대략 10000Å 내지 25000Å 정도의 두께로 형성할 수 있다.
도 4에 도시된 바와 같이, 선택적인 건식 식각 방법을 사용하여 몰드 절연막(122) 및 제2식각정지막(120) 및 지지용 절연막(118)을 패터닝하여 스토리지 노드 형성을 위한 개구(124)를 형성한다. 이는 몰드 절연막(122) 상에 사진 공정을 이용하여 포토레지스트 패턴 등과 같은 식각 마스크(도시되지 않음)를 형성한 후, 몰드 절연막(122) 및 제2식각정지막(120) 및 지지용절연막(118)을 순차적으로 식각한다.상기 제2식각정지막(120)은 어닐링이 되지 않았으므로 건식 식각 공정에서는 식각정지막으로써의 기능을 하지 않는다. 상기 식각공정은 상기 제1식각정지막(116)이 노출될 때까지 행해지며, 이후 상기 제1식각정지막(116)을 제거함에 의하여 상기 개구(124)가 형성된다. 상기 개구(124)는 상기 도전성 플러그(114)를 노출시킨다.
도 5에 도시된 바와 같이, 상기 개구(124)가 형성된 반도체 기판 전면에 스토리지 노드용 도전막(125)이 형성된다. 상기 스토리지 노드용 도전막(125)는 필요에 따라 그 두께가 달라질 수 있다. 예를 들어, 실린더 형상으로 스토리지 전극을 형성할 경우에는 상기 개구(124)의 내면을 따라 스토리지 노드용 도전막(125)이 증착되므로 상기 개구(124)의 형상에 의해서 오목한 부분이 발생하게 된다. 상기 스토리지용 도전막(125)은 하부의 도전성 플러그(114)와 전기적으로 연결되도록 형성된다. 상기 스토리지 노드용 도전막(125)은 커패시터의 정전 용량의 증대를 구현하기 위해서, 금속막으로 형성될 수 있다. 예를 들어, 질화 티타늄(TiN)막, 질화 알루미늄 티타늄(TiAlN)막, 질화 탄탈륨(TaN)막, 질화 텅스텐(WN)막, 플레티늄(Pt)막, 루테늄(Ru)막, 이리듐(IR)막, 산화 루테늄(RuO2)막 또는 산화 스트론튬 루테늄(SrRuO3)막 등과 같은 금속막 중에서 어느하나를 선택함에 의하여 형성될 수 있다. 또한, 도전성 폴리 실리콘막으로도 상기 스토리지 노드용 도전막(125)이 형성될 수 있다.
이러한 스토리지 노드용 도전막이 형성된 결과물은 전자 현미경 사진인 도 9 및 도 10을 통하여 확인할 수 있다.
도 9는 BPSG를 3000Å 정도의 두께로 하여 지지용 절연막을 형성하고, 그 상부에 하프늄 옥사이드를 30 Å 정도의 두께로 하여 제2식각정지막을 형성하고, BPSG를 4000Å정도의 두께로 형성하고 그 상부에 TEOS를 11000Å정도의 두께로 형성하여 다층막인 몰드 절연막을 형성한 후에 개구를 형성하여 스토리지 노드용 도전막을 증착한 경우의 사진을 나타낸 것이다.
도 10은 플라즈마 산화막을 3000Å 정도의 두께로 하여 지지용 절연막을 형성하고, 그 상부에 하프늄 옥사이드를 30 Å 정도의 두께로 하여 제2식각정지막을 형성하고, 플라즈마 산화막을 4000Å정도의 두께로 형성하고 그 상부에 TEOS를 11000Å정도의 두께로 형성하여 다층막인 몰드 절연막을 형성한 후에 개구를 형성하여 스토리지 노드용 도전막을 증착한 경우의 사진을 나타낸 것이다.
상기 스토리지 노드용 도전막(125)의 형성시 발생되는 온도에 의해서 상기 제2식각정지막(120)은 어닐링(annealing) 된다. 하프늄 옥사이드 계열로 구성되는 식각정지막의 경우에는 400 내지 600℃ 정도의 온도에서 어닐링이 행해지며, 알루미나 계열로 구성되는 식각정지막은 700 내지 900℃ 정도의 온도에서 어닐링된다.
상기한 어닐링 공정은 상기 스토리지 노드용 도전막(125)의 형성으로 인해 자동으로 행해지므로 별도의 추가적인 어닐링 공정이 필요하지 않다. 상기 제2식각정지막으로 형성되는 하프늄 옥사이드 계열의 막이나 알루미나 계열의 막은 어닐링 공정이 행해지지 않은 경우에는 식각용액에 의해서 식각되는 비율이 보통 산화막과 다를바 없으나 상기와 같은 어닐링 공정이 수행됨으로 인하여 산화막 습식 식각시의 식각 정지막으로서의 역할을 제대로 수행할 수 있게된다.
도 6에 도시된 바와 같이, 스토리지 노드용 도전막(125) 상에 희생 절연막(128)이 형성된다. 상기 희생 절연막(128)은 화학적 기계적 연마(chemical mechanical polishing) 또는 에치 백(etch back) 등에 의한 평탄화 공정을 위해서 도입된다. 상기 희생 절연막(128)은 스토리지 노드용 도전막(125) 상에 스토리지 노드용 도전막(125)이 형성된 결과물의 오목한 부위를 메우도록 형성된다. 상기 희생 절연막(128)은 스토리지 노드용 도전막(125)을 분리하는 데 이용된 후 제거되어야 하므로, 다양한 절연 물질로 형성될 수 있다. 예를 들어, BPSG막, PE-TEOS막, 플라즈마 산화막 및 고밀도 플라즈마 산화막중에서 어느 하나를 선택하여 형성될 수 있다.
여기서 상기 스토리지 노드를 스택형으로 형성하는 경우에는 상기와 같은 희생 절연막(128) 형성 공정이 생략될 수 있다.
도 7에 도시된 바와 같이, 스토리지 노드용 도전막(125)이 형성된 결과물의 오목한 부분을 메우는 희생 절연막(128) 상에 평탄화 공정을 수행한다. 예를 들어, 상기 희생 절연막(128)이 형성된 결과물 상을 화학적 기계적 연마(CMP)한다. 또는 에치 백 공정을 이용하여 평탄화를 수행할 수 있다. 이러한 화학적 기계적 연마 또는 에치 백은 상기 몰드 절연막(122)이 노출될 때까지 수행되는 것이 바람직하다. 이에 따라, 상기 희생 절연막(128) 하부의 상기 몰드 절연막(122)의 상부에 존재하는 스토리지 노드용 도전막(125)의 일부는 제거되어, 스토리지 노드(126)이 형성된다. 따라서, 상기 스토리지 노드(126)는 상기 개구(도 4의 124)의 내면을 따라 증착된 스토리지 노드용 도전막(125) 부분만이 잔류하여 상기 스토리지 노드(126)를 구성한다.
도 8에 도시된 바와 같이, 상기 노출된 몰드 절연막(122) 및 상기 스토리지 노드(126)의 오목한 부분에 잔류하는 희생 절연막(128)을 습식 식각공정으로 선택적으로 제거한다. 습식 식각 방법에서 사용되는 식각액으로는 통상의 선택적 습식 식각 공정에 사용되는 식각액을 사용할 수 있다. 예를 들어, LAL 용액 또는 HF 용액을 포함하는 식각액을 사용하여 상기 몰드 절연막(122) 및 상기 희생 절연막(1280)을 선택적으로 습식 식각할 수 있다.
이러한 습식 식각 공정은 하부의 하프늄 옥사이드 계열이나 알루미나 계열로 구성된 상기 제2식각 정지막(120)에 의해서 식각 종료되어 제어된다. 하프늄 옥사이드 계열이나 알루미나 계열로 구성된 식각정지막(120)이 습식 식각의 종료점으로 이용될 경우, 식각액이 상기 제2식각정지막(120)과 스토리지 노드(126)과의 계면을 통해서 하부의 지지용 절연막(118) 또는 하부의 층간 절연막(112) 등으로 침투하는 것이 억제된다. 이러한 결과는 도 11의 전자현미경(SEM;Scanning Electronic Microscope) 사진에 의해서 입증된다.
도 11는 본 발명의 실시예에 따른 하프늄 옥사이드 계열의 막이나 알루미나 계열의 막을 습식 식각의 식각 종료로 이용한 경우에 대한 결과물을 개략적으로 나타낸 것으로, 도 11에 도시된 바와 같이, 하부의 지지용 절연막 또는 하부 층간 절연막에 대한 식각액의 침식 현상이 발생이 방지되었다. 이러한 결과는 본 발명의 실시예에 따른 하프늄 옥사이드 계열의 막이나 알루미나 계열의 막이 하부의 지지용 절연막 또는 하부 층간 절연막으로 식각액이 스며들거나 또는 침습하는 것을 방지할 수 있음을 입증한다.
이후에 상기 스토리지 노드(126) 상에 유전막을 형성하고 그 상부에 커패시터 상부전극인 플레이트 노드를 형성하여 커패시터를 완성한다.
상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다.
이상 설명한 바와 같이, 본 발명에 따르면, 몰드 절연막 또는 희생 절연막 등을 이용하여 커패시터를 형성하기 위해, 몰드 절연막을 제거하는 습식 식각 공정의 식각 종료막으로 하프늄 옥사이드 계열이나 알루미나 계열의 식각정지막을 도입함에 의하여, 습식 식각 공정에 사용되는 식각액이 상기 식각정지막 하부의 지지용 절연막 또는 하부 층간 절연막 등을 녹여 내는 것을 방지 또는 최소화 할 수 있다. 또한, 커패시터 하부전극인 스토리지 노드의 리닝현상을 방지 또는 최소화 할 수 있다.
도 1은 종래의 방법에 의해 형성된 커패시터의 하부전극인 스토리지 노드를 나타낸 단면도
도 2는 도 1에 의해 형성된 스토리지 노드의 전자 현미경 사진
도 3 내지 도 8은 본 발명의 일 실시예에 따른 커패시터의 형성방법을 개략적으로 나타낸 단면도
도 9 내지 도11은 도 3내지 도 8에 의해 형성된 스토리지 노드의 전자 현미경사진들
*도면의 주요 부분에 대한 부호의 설명*
100 : 반도체 기판 112 : 층간 절연막
114 : 도전성 플러그 116 : 제1식각정지막
118 : 몰드 절연막 120 : 제2식각정지막
126 : 스토리지 노드

Claims (23)

  1. 하부 절연막에 둘러싸여진 도전성 플러그를 포함하는 하부구조가 형성된 반도체 기판 전면에 지지용 절연막, 알루미나 계열이나 하프늄 옥사이드 계열로 이루어지는 식각 정지막, 및 몰드 절연막을 순차적으로 형성하는 단계;
    상기 몰드 절연막, 상기 식각 정지막 및 상기 지지용 절연막을 순차적으로 패터닝하여 상기 도전성플러그를 노출시키는 개구를 형성하는 단계;
    상기 개구가 형성된 반도체 기판 전면에 상기 도전성 플러그와 전기적으로 연결되는 스토리지 노드용 도전막을 형성함과 동시에 상기 식각 정지막을 어닐링하는 단계;
    상기 스토리지 노드용 도전막을 분리하여 스토리지 노드를 형성하는 단계;
    상기 분리된 스토리지 노드에 의해서 노출되어 잔류하는 상기 몰드 절연막을 상기 식각 정지막이 노출될 때까지 선택적으로 식각하여 상기 스토리지 노드의 외면의 일부를 노출시키는 단계; 및
    상기 스토리지 노드 상에 유전막을 개재하여 플레이트 노드를 형성하는 단계를 포함함을 특징으로 하는 커패시터 형성방법.
  2. 제1항에 있어서,
    상기 스토리지 노드용 도전막은 상기 개구를 메우도록 형성되며, 상기 스토리지 노드용 도전막의 분리는 상기 몰드 절연막이 노출될 때까지 상기 스토리지 노드용 도전막을 평탄화하는 공정에 의해 수행됨을 특징으로 하는 커패시터 형성방법.
  3. 제1항에 있어서,
    상기 스토리지 노드용 도전막은 상기 개구의 내면을 따라 형성되며, 상기 스토리지 노드용 도전막의 분리는, 상기 스토리지 노드용 도전막이 형성된 반도체 기판 전면에 상기 개구의 오목한 부분을 메우는 희생절연막을 형성한 후에, 상기 몰드절연막이 노출될 때까지 상기 희생절연막이 형성된 반도체 기판 전면에 평탄화하는 공정에 의해 수행되며, 상기 몰드 절연막을 식각시 상기 희생절연막도 동시에 식각되도록 식각공정이 수행됨을 특징으로 하는 커패시터 형성방법.
  4. 제2항 또는 제3항에 있어서,
    상기 지지용 절연막의 재질은 BPSG 또는 플라즈마 산화막임을 특징으로 하는 커패시터 형성방법.
  5. 제4항에 있어서,
    상기 몰드 절연막 및 희생절연막은 BPSG막, PE-TEOS막, 플라즈마 산화막 및 고밀도 플라즈마 산화막으로 이루어지는 일군의 절연막 중에서 선택된 어느 하나의 단일막 또는 두 개이상의 막으로 이루어진 다층막임을 특징으로 하는 커패시터 형성방법.
  6. 제5항에 있어서,
    상기 스토리지 노드를 형성하기 위한 도전막은 질화티타늄막, 질화 알루미늄막, 질화텅스텐막, 플레티늄막, 루테늄막, 이리듐막, 산화 루테늄막, 산화 스트론튬 루테늄막 및 도전성 폴리실리콘막으로 이루어지는 일군의 도전막 중에서 선택되는 어느 하나의 도전막임을 특징으로 하는 커패시터 형성방법.
  7. 제6항에 있어서,
    상기 개구를 형성하기 위한 식각은 이방성 건식 식각 공정에 의해 수행됨을 특징으로 하는 커패시터 형성방법.
  8. 제7항에 있어서,
    상기 스토리지 노드를 분리하기 위한 평탄화 공정은 화학적 기계적 연마공정이나 에치 백 공정이 이용됨을 특징으로 하는 커패시터 형성방법.
  9. 제8항에 있어서,
    상기 몰드 절연막 및 상기 희생절연막의 식각은 습식 식각 공정에 의해 수행됨을 특징으로 하는 커패시터 형성방법.
  10. 제9항에 있어서,
    상기 지지용 절연막의 두께는 500 내지 5000Å 임을 특징으로 하는 커패시터 형성방법.
  11. 제10항에 있어서,
    상기 식각정지막의 두께는 10 내지 200Å임을 특징으로 하는 커패시터 형성방법.
  12. 제11항에 있어서,
    상기 몰드 절연막의 두께는 10000 내지 25000Å 임을 특징으로 하는 커패시터 형성방법.
  13. 제12항에 있어서,
    상기 지지용 절연막을 형성하기 전에 상기 개구 형성을 위한 건식 식각을 제어하기 위한 식각정지막을 형성하는 공정을 더 포함하고, 상기 개구 형성시 상기 건식 식각을 제어하기 위한 식각정지막을 제거하는 공정을 더 포함함을 특징으로 하는 커패시터 형성방법.
  14. 제13항에 있어서,
    상기 건식식각을 제어하기 위한 식각정지막의 재질은 질화막임을 특징으로 하는 커패시터 형성방법.
  15. 하부 절연막에 둘러싸여진 도전성 플러그를 포함하는 하부구조가 형성된 반도체 기판 전면에 지지용 절연막, 알루미나 계열이나 하프늄 옥사이드 계열로 이루어지는 식각 정지막, 및 몰드 절연막을 순차적으로 형성하는 단계;
    상기 몰드 절연막, 상기 식각 정지막 및 상기 지지용 절연막을 순차적으로 패터닝하여 상기 도전성플러그를 노출시키는 개구를 형성하는 단계;
    상기 개구가 형성된 반도체 기판 전면에 상기 도전성 플러그와 전기적으로 연결되는 도전막을 상기 개구의 내면을 따라 형성함과 동시에 상기 식각 정지막을 어닐링하는 단계;
    상기 도전막이 형성된 반도체 기판 전면에 상기 개구의 오목한 부분을 메우는 희생절연막을 형성하는 단계;
    상기 희생절연막이 형성된 반도체 기판 전면에 상기 몰드 절연막이 노출될 때까지 평탄화 공정을 진행하여 스토리지 노드를 분리하는 단계;
    상기 노출된 몰드 절연막을 상기 식각 정지막이 노출될 때까지 선택적으로 식각함과 동시에 상기 희생절연막을 식각하여 제거하여 상기 스토리지 노드의 일부를 노출시키는 단계; 및
    상기 스토리지 노드 상에 유전막을 개재하여 플레이트 노드를 형성하는 단계를 포함함을 특징으로 하는 커패시터 형성방법.
  16. 제15항에 있어서,
    상기 몰드 절연막 및 희생절연막은 BPSG막, PE-TEOS막, 플라즈마 산화막 및 고밀도 플라즈마 산화막으로 이루어지는 일군의 절연막 중에서 선택된 어느 하나의 단일막 또는 두 개이상의 막으로 이루어진 다층막임을 특징으로 하는 커패시터 형성방법.
  17. 제16항에 있어서,
    상기 스토리지 노드를 형성하기 위한 도전막은 질화티타늄막, 질화 알루미늄막, 질화텅스텐막, 플레티늄막, 루테늄막, 이리듐막, 산화 루테늄막, 산화 스트론튬 루테늄막 및 도전성 폴리실리콘막으로 이루어지는 일군의 도전막 중에서 선택되는 어느 하나의 도전막임을 특징으로 하는 커패시터 형성방법.
  18. 제17항에 있어서,
    상기 몰드 절연막 및 상기 희생절연막의 식각은 습식 식각 공정에 의해 수행됨을 특징으로 하는 커패시터 형성방법.
  19. 반도체 소자의 제조를 위한 식각 공정 중 산화막의 식각을 제어하기 위한 식각정지막의 형성방법에 있어서:
    상기 하프늄 옥사이드 계열이나 알루미나 계열의 막을 형성하는 단계와;
    상기 하프늄 옥사이드 계열이나 알루미나 계열의 막을 어닐링하는 단계를 포함함을 특징으로 하는 식각정지막 형성방법.
  20. 제19항에 있어서,
    상기 산화막의 식각은 습식식각 공정에 의해 수행됨을 특징으로 하는 식각정지막 형성방법.
  21. 제20항에 있어서,
    상기 하프늄 옥사이드 계열의 막의 어닐링은 400 내지 600℃의 온도에서 행해짐을 특징으로 하는 식각정지막 형성방법.
  22. 제21항에 있어서,
    상기 알루미나 계열의 막의 어닐링은 700 내지 900℃의 온도에서 행해짐을 특징으로 하는 식각정지막 형성방법.
  23. 제22항에 있어서,
    상기 산화막은 BPSG막, PE-TEOS막, 플라즈마 산화막 및 고밀도 플라즈마 산화막으로 이루어지는 일군의 절연막 중에서 선택된 어느 하나의 단일막 또는 두 개이상의 막으로 이루어진 다층막임을 특징으로 하는 식각정지막 형성방법.
KR1020040001454A 2004-01-09 2004-01-09 반도체 메모리에서의 식각정지막을 이용한 커패시터형성방법 KR100549951B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040001454A KR100549951B1 (ko) 2004-01-09 2004-01-09 반도체 메모리에서의 식각정지막을 이용한 커패시터형성방법
US11/012,403 US20050153518A1 (en) 2004-01-09 2004-12-15 Method for forming capacitor using etching stopper film in semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040001454A KR100549951B1 (ko) 2004-01-09 2004-01-09 반도체 메모리에서의 식각정지막을 이용한 커패시터형성방법

Publications (2)

Publication Number Publication Date
KR20050073211A true KR20050073211A (ko) 2005-07-13
KR100549951B1 KR100549951B1 (ko) 2006-02-07

Family

ID=34738006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040001454A KR100549951B1 (ko) 2004-01-09 2004-01-09 반도체 메모리에서의 식각정지막을 이용한 커패시터형성방법

Country Status (2)

Country Link
US (1) US20050153518A1 (ko)
KR (1) KR100549951B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100655774B1 (ko) * 2004-10-14 2006-12-11 삼성전자주식회사 식각 저지 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
KR100725173B1 (ko) * 2006-01-20 2007-06-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR100849066B1 (ko) * 2007-02-06 2008-07-30 주식회사 하이닉스반도체 실린더형 엠아이엠 캐패시터 형성방법
KR100855835B1 (ko) * 2007-03-15 2008-09-01 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR100865547B1 (ko) * 2005-12-02 2008-10-28 주식회사 하이닉스반도체 스토리지노드를 갖는 반도체소자의 제조방법
US8026147B2 (en) 2009-08-13 2011-09-27 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor microstructure

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100960467B1 (ko) 2007-09-28 2010-05-28 주식회사 하이닉스반도체 반도체 소자 및 그 형성 방법
KR101586361B1 (ko) * 2009-11-26 2016-01-18 삼성전자주식회사 커패시터 구조물, 이를 포함하는 반도체 장치, 커패시터 형성 방법 및 이를 이용한 반도체 장치 제조 방법
KR101661305B1 (ko) 2010-08-13 2016-09-30 삼성전자 주식회사 커패시터를 포함하는 반도체 메모리 소자 및 그 제조방법
KR101780050B1 (ko) * 2011-02-28 2017-09-20 삼성전자주식회사 반도체 기억 소자 및 반도체 기억 소자의 형성 방법
US9054068B2 (en) 2011-11-03 2015-06-09 Intel Corporation Etchstop layers and capacitors

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6013986A (en) * 1997-06-30 2000-01-11 Candescent Technologies Corporation Electron-emitting device having multi-layer resistor
JP3993972B2 (ja) * 2000-08-25 2007-10-17 富士通株式会社 半導体装置の製造方法と半導体装置
US6465297B1 (en) * 2000-10-05 2002-10-15 Motorola, Inc. Method of manufacturing a semiconductor component having a capacitor
JP3863391B2 (ja) * 2001-06-13 2006-12-27 Ｎｅｃエレクトロニクス株式会社 半導体装置
US6853535B2 (en) * 2002-07-03 2005-02-08 Ramtron International Corporation Method for producing crystallographically textured electrodes for textured PZT capacitors
US20040014327A1 (en) * 2002-07-18 2004-01-22 Bing Ji Method for etching high dielectric constant materials and for cleaning deposition chambers for high dielectric constant materials

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100655774B1 (ko) * 2004-10-14 2006-12-11 삼성전자주식회사 식각 저지 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
US7741222B2 (en) 2004-10-14 2010-06-22 Samsung Electronics Co., Ltd. Etch stop structure and method of manufacture, and semiconductor device and method of manufacture
KR100865547B1 (ko) * 2005-12-02 2008-10-28 주식회사 하이닉스반도체 스토리지노드를 갖는 반도체소자의 제조방법
KR100725173B1 (ko) * 2006-01-20 2007-06-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR100849066B1 (ko) * 2007-02-06 2008-07-30 주식회사 하이닉스반도체 실린더형 엠아이엠 캐패시터 형성방법
US7846809B2 (en) 2007-02-06 2010-12-07 Hynix Semiconductor Inc. Method for forming capacitor of semiconductor device
KR100855835B1 (ko) * 2007-03-15 2008-09-01 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US8026147B2 (en) 2009-08-13 2011-09-27 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor microstructure

Also Published As

Publication number Publication date
US20050153518A1 (en) 2005-07-14
KR100549951B1 (ko) 2006-02-07

Similar Documents

Publication Publication Date Title
KR100311050B1 (ko) 커패시터의 전극 제조 방법
US5576928A (en) High-dielectric-constant material electrodes comprising thin platinum layers
EP1022783B1 (en) Integrated circuit device having dual damascene capacitor
US8159046B2 (en) Capacitor and method for fabricating the same
JP4088052B2 (ja) 半導体装置の製造方法
US20110129982A1 (en) Method for Forming a Capacitor of a Semiconductor Memory Device
US7504300B2 (en) Method for fabricating semiconductor memory device having cylinder type storage node
KR100533971B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100549951B1 (ko) 반도체 메모리에서의 식각정지막을 이용한 커패시터형성방법
US6734061B2 (en) Semiconductor memory device having a plug contacted to a capacitor electrode and method for fabricating the capacitor
KR100555445B1 (ko) 고유전체막을갖는반도체장치의커패시터전극및커패시터형성방법
US6946341B2 (en) Methods for manufacturing storage nodes of stacked capacitors
KR20010039520A (ko) 전기 도금 방법을 이용한 반도체 메모리 소자의 캐패시터제조방법
US20030040162A1 (en) Method for fabricating a capacitor
JP2001210806A (ja) 電気メッキ法を利用して下部電極を形成する方法
US20020074661A1 (en) Semiconductor device and method of manufacturing the same
KR100431744B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100443361B1 (ko) 전기화학증착법을 이용한 캐패시터 제조방법
JP2003218235A (ja) 複合式コンタクトプラグを備える記憶装置とその製造方法
KR100863521B1 (ko) 원통형 전하저장전극을 구비하는 캐패시터 제조 방법
JP4632620B2 (ja) 半導体装置の製造方法
US6853026B2 (en) Semiconductor device
KR100646947B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100255660B1 (ko) 이리듐막의 식각 방법
KR100624926B1 (ko) 반도체 소자의 캐패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee